JP2007034327A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2007034327A JP2007034327A JP2006277499A JP2006277499A JP2007034327A JP 2007034327 A JP2007034327 A JP 2007034327A JP 2006277499 A JP2006277499 A JP 2006277499A JP 2006277499 A JP2006277499 A JP 2006277499A JP 2007034327 A JP2007034327 A JP 2007034327A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- gate
- active layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の画素領域の構成に関する。さらにいうならば、画素電極と並列に接続される補助容量とブラックマトリクス(BM)の構成に関する。 The invention disclosed in this specification relates to a structure of a pixel region of an active matrix liquid crystal display device. More specifically, the present invention relates to a configuration of an auxiliary capacitor and a black matrix (BM) connected in parallel with the pixel electrode.
また広くブラックマトリクスを必要とするフラットパネルディスプテイの画素領域の構成に関する。 The present invention also relates to the configuration of a pixel region of a flat panel display that requires a black matrix.
アクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に多数設けられた画素電極のそれぞに薄膜トランジスタを少なくとも一つ接続し、画素電極に出入りする電荷をこの薄膜トランジスタでもって制御するものである。 An active matrix type liquid crystal display device is known. In this method, at least one thin film transistor is connected to each of a large number of pixel electrodes provided in a matrix, and charges entering and exiting the pixel electrode are controlled by the thin film transistors.
画素電極は液晶を挟んで対向する電極との間で容量(キャパシタ)を形成している。薄膜トランジスタは、この容量に電荷の出入りを制御するスイッチング素子として機能する。 The pixel electrode forms a capacitor (capacitor) between the opposing electrodes across the liquid crystal. The thin film transistor functions as a switching element that controls the input and output of electric charges to and from this capacitor.
しかし、実際の動作においては、この画素電極部分で構成れる容量では、値が小さすぎ、補助の容量を設ける必要がある。 However, in actual operation, the capacitance formed by the pixel electrode portion is too small and it is necessary to provide an auxiliary capacitance.
しかしながら、容量を構成するための電極を金属材料等の導電材料で構成した場合、画素内に光を遮蔽する部分が存在することとなるので、開口率が低下してしまう。 However, when the electrode for forming the capacitor is made of a conductive material such as a metal material, there is a portion that shields light in the pixel, so that the aperture ratio is lowered.
一方で画素電極の周囲には、ブラックマトリクスという光を遮蔽する部材が必要とされる。 On the other hand, a member that blocks light such as a black matrix is required around the pixel electrode.
一般に、格子状に配置されたソース配線(薄膜トランジスタのソース領域に電流を供給するための配線)とゲイト配線((薄膜トランジスタのゲイト電極の信号電位を与えるために配線)が形成されている領域においては、その上部が盛り上がってしまう。 In general, in a region where source wiring (wiring for supplying current to the source region of a thin film transistor) and gate wiring (wiring for supplying a signal potential of the gate electrode of the thin film transistor) arranged in a grid pattern are formed. , The upper part will swell.
この結果、この部分における配向膜に対するラビング処理が上手くいかず、その部分での液晶分子の配向性が乱れてしまう。そしてこのことにより、画素の周辺部において、光が漏れたり、逆に光が所定量で透過しなかったりする現象が現れてしまう。また、この部分において液晶に所定の電気光学的な動作を行わすことができなくなってしまう。 As a result, the rubbing treatment for the alignment film in this portion does not work well, and the orientation of the liquid crystal molecules in that portion is disturbed. As a result, a phenomenon in which light leaks or a light does not pass through a predetermined amount appears in the peripheral portion of the pixel. In addition, it is impossible to perform a predetermined electro-optical operation on the liquid crystal in this portion.
上記の現象が生じると、画素周辺の表示がぼやけたようになり、全体としての画像の鮮明さが失われてしまう。 When the above phenomenon occurs, the display around the pixel becomes blurry, and the overall sharpness of the image is lost.
この問題を解決するための構成として、画素電極の縁の部分を覆うように遮光膜を配置する構成がある。この遮光膜はブラックマトリクス(BM)と称されている。 As a configuration for solving this problem, there is a configuration in which a light shielding film is disposed so as to cover the edge portion of the pixel electrode. This light shielding film is called a black matrix (BM).
このようなブラックマトリクスを配置する構成としては、US.Patent 5,339,181 号公報に記載された構成が公知である。この公報に記載されている技術は、そのFig.2Cに示されているように、画素電極の縁に重ねるようにゲイト線から延在したブラックマトリクスを配置したものである。またこのブラックマトリクスと画素電極の重なり部分で補助容量が形成されるように工夫されている。 As a configuration for arranging such a black matrix, a configuration described in US Pat. No. 5,339,181 is known. In the technique described in this publication, as shown in FIG. 2C, a black matrix extending from the gate line is arranged so as to overlap the edge of the pixel electrode. Further, it is devised that an auxiliary capacitance is formed at the overlapping portion of the black matrix and the pixel electrode.
しかし、上記公報に記載されている技術には以下の2つの問題がある。第1にブラックマトリクスがゲイト線から延在した構成となっているために完全な遮光を行うことができないという問題がある。 However, the technique described in the above publication has the following two problems. First, since the black matrix extends from the gate line, there is a problem that complete light shielding cannot be performed.
これは、クロストークの関係からソース線とブラックマトリクスとを重ねることができないからである。従って、その部分で光が漏れてしまうことを許容しなければならない。 This is because the source line and the black matrix cannot be overlapped due to the crosstalk. Therefore, it must be permitted that light leaks at that portion.
第2の問題として、ゲイト線と同一層にブラックマトリクスが配置されることになるので、当然のことながらゲイト線自身の遮光を行うことができない。また、前述のクロストークの関係からソース線の遮光を行うこともできない。 As a second problem, since the black matrix is arranged in the same layer as the gate line, it is natural that the gate line itself cannot be shielded from light. Further, the source line cannot be shielded from the above-described crosstalk.
近年デジタル機器の発達にともない、低周波からマイクロ波に至るまでの電磁波の影響が問題となっている。即ち、液晶電気光学装置が使用される環境においいては、上記の電磁波の影響が懸念される。 In recent years, with the development of digital equipment, the influence of electromagnetic waves from low frequencies to microwaves has become a problem. That is, in the environment where the liquid crystal electro-optical device is used, there is a concern about the influence of the electromagnetic waves.
従って、液晶電位光学装置もこのような電磁波の影響を受けにくいものとする必要がある。 Therefore, it is necessary that the liquid crystal potential optical device is not easily affected by such electromagnetic waves.
このことを考慮すると、上記のUS.Patent 5,339,181 号公報に記載された構成のような画像信号が伝達されるソース線やゲイト線が外部からの電磁波に曝されてしまうような構成は好ましくない。これは、ソース線やゲイト線がアンテナとして機能してしまうことが懸念されるからである。 In consideration of this, a configuration in which a source line or a gate line to which an image signal is transmitted, such as the configuration described in the above-mentioned US Pat. No. 5,339,181, is not preferable. This is because there is a concern that the source line and the gate line function as an antenna.
本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の画素の構成において、ブラックマトリクスによる効果的な遮光を得る構成を提供することを課題とする。 An object of the invention disclosed in this specification is to provide a configuration for obtaining effective light shielding by a black matrix in a configuration of a pixel of an active matrix liquid crystal display device.
また、装置全体を外部からの電磁波の影響から守る構成を提供することを課題とする。 It is another object of the present invention to provide a configuration that protects the entire apparatus from the influence of external electromagnetic waves.
また、開口率の低下を招かずに、必要とする容量の補助容量を形成することを課題とする。 It is another object of the present invention to form an auxiliary capacity of a required capacity without causing a decrease in aperture ratio.
本明細書で開示する発明の一つは、図1及び図2のその具体的な構成を示すように、
格子状に配置されたソース配線113とゲイト配線110とを有し、
前記ソース配線またはゲイト配線によって囲まれた領域には、少なくも一つの画素電極118が配置され、
前記ソース配線113およびゲイト配線110を覆って可視光を遮蔽する電極116が配置され、
前記画素電極118の周辺部は前記可視光を遮蔽する電極118と重なっており、
該重なった領域(119や120で示される)が補助容量として機能することを特徴とする。
As one of the inventions disclosed in this specification, as shown in FIG. 1 and FIG.
A
At least one
An
The periphery of the
The overlapping region (indicated by 119 and 120) functions as an auxiliary capacity.
上記の構成においては、画素電極118と薄膜トランジスタ103のドレイン領域以外を全て入射光から遮光することができる。特に、ソース線やゲイト線を完全に外部からシールドすることができる。このようにすることにより、外部からソース線やゲイト線に電磁波が飛び込み、装置の誤動作や動作不良が生じてしまうことを防ぐことができる。
In the above structure, all the portions other than the
また開口率の低下の招かずに補助容量を形成することができる。また画素電極以外に対
して完全なる遮光を行うことができる。
In addition, an auxiliary capacitor can be formed without causing a decrease in the aperture ratio. Further, it is possible to completely shield light other than the pixel electrode.
上記構成において、画素電極はITO等の透明導電膜で構成される。基本的な構成においては、画素電極は各画素に一つであるが、一つの画素において、画素電極を複数に分割する構成もある。 In the above configuration, the pixel electrode is formed of a transparent conductive film such as ITO. In the basic configuration, one pixel electrode is provided for each pixel, but there is a configuration in which the pixel electrode is divided into a plurality of pixels in one pixel.
画素電極の周囲の縁の部分と重なる形で配置されるブラックマトリクス116は、チタンやクロムで構成される。このブラックマトリクスは、遮光膜とし機能するのみならず、補助容量を構成する一方の電極としても機能する。
The
この金属電極116は、極力画素電極の周辺部全てにおいて重なるようにすることが好ましい。即ち、金属電極116と画素電極118との重なりは、画素電極118の周辺部の大部分において実現されることが好ましい。
The
他の発明の構成は、例えば図1及ぶ図2の例示するように、
格子状に配置されたソース配線113とゲイト配線110とを有し、
前記ソース配線113またはゲイト配線110によって囲まれた領域には、少なくも一つの画素電極118が配置され、
画素電極の周辺部に重ねて光を遮蔽する電極116が配置され、
前記画素電極118と前記光を遮蔽する電極116とは、絶縁膜117を介して容量を構成しており、
前記光を遮光する電極116と前記ソース線113及びゲイト線110とは異なる層に配置されていることを特徴とする。
The configuration of another invention is, for example, as illustrated in FIG. 1 and FIG.
A
In the region surrounded by the
An
The
The
他の発明の構成は、例えば図1及ぶ図2の例示するように、入射光側(図1の上方)から順に、画素電極118、遮光電極116、ソース配線113、ゲイト配線110、と配置されており、前記画素電極と遮光電極との間で容量(119や120で示される)が形成されていることを特徴とする。
As another example of the configuration of the invention, as illustrated in FIG. 1 and FIG. 2, for example, a
上記の構成は、最も入射光側に画素電極を配置し、次に遮光電極116(ブラックマトリクス)を配置することにより、その下層に配置されるソース線やゲイト線、さらに薄膜トランジスタ(ドレイン領域以外の)を完全に遮光することができる。 In the above configuration, the pixel electrode is disposed closest to the incident light side, and then the light shielding electrode 116 (black matrix) is disposed, whereby the source line and gate line disposed in the lower layer, and the thin film transistor (other than the drain region) are arranged. ) Can be completely shielded from light.
この構成は、遮光のみならず、外部からの電磁波による影響を排除する意味でも非常に有用なものとなる。 This configuration is very useful not only for shielding light but also for eliminating the influence of external electromagnetic waves.
また開口率の低下を招かずに119や120で示される容量を形成することができる。 Further, the capacitance indicated by 119 or 120 can be formed without causing a decrease in the aperture ratio.
画素電極の周辺部を覆うブラックマトリクスと画素電極とを絶縁膜を介して一部重ねることにより、その部分を補助容量として構成することができる。こうすることで、画素の開口率を低下させることがないものとすることができる。また、絶縁膜を薄くすることができるので、その容量値を大きなものとすることができる。 By partially overlapping the black matrix covering the periphery of the pixel electrode and the pixel electrode with an insulating film interposed therebetween, that portion can be configured as an auxiliary capacitor. By doing so, it is possible to prevent the aperture ratio of the pixel from being lowered. Further, since the insulating film can be thinned, the capacitance value can be increased.
即ち、ブラックマトリクスによる効果的な遮光を得る構成を提供できる。 That is, it is possible to provide a configuration for obtaining effective light shielding by the black matrix.
また、装置全体を外部からの電磁波の影響から守る構成を提供できる。 Moreover, the structure which protects the whole apparatus from the influence of the electromagnetic waves from the outside can be provided.
本明細書に開示する発明は、アクティブマトリクス型の液晶電気光学装置のみではなく、画素電極とその周辺を覆うブラックマトリクスと、薄膜トランジスタに接続さえる補助
容量とが必要とされるフラットパネルディスプレイに利用することができる。
The invention disclosed in this specification is used not only in an active matrix type liquid crystal electro-optical device but also in a flat panel display that requires a black matrix covering a pixel electrode and its periphery and an auxiliary capacitor connected to a thin film transistor. be able to.
図1及び図2に本明細書で開示する発明を利用したアクティブマトリクス型の液晶表示装置の構成を示す。 1 and 2 show a structure of an active matrix liquid crystal display device using the invention disclosed in this specification.
図2のA−A’で切った断面が図1である。図1及び図2においては、アクティブマトリクス型の液晶表示装置の画素領域(画素領域は多数の画素から構成されている)を構成する一つの画素の状態が示されている。 A cross section taken along line A-A 'in FIG. 2 is shown in FIG. 1 and 2 show a state of one pixel constituting a pixel region (the pixel region is composed of a large number of pixels) of an active matrix type liquid crystal display device.
また、図1及び図2に示されているのは、薄膜トランジスタが配置された基板側の構成のみを示す。実際には、対向する基板も存在する。そしてその基板と図1に示す基板との間に液晶が数μmの間隔を有して保持されることになる。 Further, FIG. 1 and FIG. 2 show only the structure on the substrate side where the thin film transistor is arranged. In practice, there are also opposing substrates. Then, the liquid crystal is held with a gap of several μm between the substrate and the substrate shown in FIG.
図1及び図2において、薄膜トランジスタは103で示される部分に形成されている。図1及び図2において、101はガラス基板である。ガラス基板の他には石英基板が利用される。102は下地膜を構成する酸化珪素膜である。104、107、105、108、106、で構成されるのが薄膜トランジスタの活性層である。この活性層は、非晶質珪素膜を加熱またはレーザー光の照射によって、結晶化させた結晶性珪素膜で構成されている。
1 and 2, the thin film transistor is formed in a portion indicated by 103. 1 and 2,
この活性層の中で、104がソース領域であり、107と108がオフセットゲイト領域であり、105がチャネル形成領域であり、106がドレイン領域である。 In this active layer, 104 is a source region, 107 and 108 are offset gate regions, 105 is a channel formation region, and 106 is a drain region.
109は、ゲイト絶縁膜として機能する酸化珪素膜である。110はアルミニウムを主成分とするゲイト配線から延在したゲイト電極である。図では、ゲイト電極もゲイト配線も110で示される。
111は、アルミニウムを陽極とした陽極酸化を行うことにより形成される陽極酸化膜である。
112は、酸化珪素膜でなる第1の層間絶縁膜である。113はソース線から延在したソース領域104からの引き出し電極である。図では、ソース電極もソース線も113で示される。
また、115は、ドレイン領域106からの引き出し電極であり、画素電極となるITO電極118に接続されている。また、114は第2の層間絶縁膜であり、117は第3の層間絶縁膜である。
また、116がブラックマトリクスを兼ねるチタン電極である。チタン以外には、クロム等が利用される。このチタン電極116は、ブラックマトリクスとして機能するように画素電極118の周辺部に重なるように配置されている。
そしてこのチタン電極116と画素電極118とが重なった領域が補助容量となる。即ち、119、120で示される部分において、第3の層間絶縁膜117を介して、画素電極118とチタン電極116との間に容量が形成される。この容量は、絶縁膜117を薄いものとすることができるので、大きな容量とすることができる。
A region where the
このチタン電極116は、ゲイト線110やソース線113をも遮光するもので、強光の照射による電荷の発生や蓄積を防ぐことができる。またこのチタン電極は、外部からの
電磁波に対するシールドとしても機能する。即ち、ゲイト線110やソース線113がアンテナとなることによる不要な信号の侵入を防ぐ機能も有する。
The
また、チタン電極116は、薄膜トランジスタ103をも覆うように配置されている。これは、薄膜トランジスタに光が照射されることによって、その動作に影響が出ることを防ぐためである。
Further, the
ここでは、絶縁膜117単層にした構成を示した。しかし、絶縁膜117を多層構造にしてもよい。
Here, a configuration in which the insulating
101 ガラス基板
102 下地膜(酸化珪素膜)
103 薄膜トランジスタ
104 ソース領域
105 チャネル形成領域
106 ドレイン領域
107、108 オフセットゲイト領域
109 ゲイト絶縁膜
110 ゲイト電極(ゲイト線)
111 陽極酸化膜
112 第1の層間絶縁膜
113 ソース電極(ソース線)
114 第2の層間絶縁膜
115 ドレイン電極
116 ブラックマトリクスを構成するチタン電極(容量を構成する電極)
117 第3の層間絶縁膜
118 画素電極(ITO電極)
119、120 補助容量が形成される部分
101
103
114 Second
117 Third
119, 120 Part where auxiliary capacitance is formed
Claims (16)
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the second insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the second insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。 A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277499A JP4011606B2 (en) | 1995-05-08 | 2006-10-11 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13481095 | 1995-05-08 | ||
JP2006277499A JP4011606B2 (en) | 1995-05-08 | 2006-10-11 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006011794A Division JP2006126868A (en) | 1995-05-08 | 2006-01-20 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007034327A true JP2007034327A (en) | 2007-02-08 |
JP4011606B2 JP4011606B2 (en) | 2007-11-21 |
Family
ID=37793572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277499A Expired - Lifetime JP4011606B2 (en) | 1995-05-08 | 2006-10-11 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011606B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104794999A (en) * | 2015-03-26 | 2015-07-22 | 友达光电股份有限公司 | Display panel |
US9482907B2 (en) | 2013-10-14 | 2016-11-01 | Samsung Display Co., Ltd. | Liquid crystal display |
US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
WO2020155253A1 (en) * | 2019-01-30 | 2020-08-06 | 惠科股份有限公司 | Display panel and display device |
-
2006
- 2006-10-11 JP JP2006277499A patent/JP4011606B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9482907B2 (en) | 2013-10-14 | 2016-11-01 | Samsung Display Co., Ltd. | Liquid crystal display |
CN104794999A (en) * | 2015-03-26 | 2015-07-22 | 友达光电股份有限公司 | Display panel |
US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
WO2020155253A1 (en) * | 2019-01-30 | 2020-08-06 | 惠科股份有限公司 | Display panel and display device |
US11079642B2 (en) | 2019-01-30 | 2021-08-03 | HKC Corporation Limited | Display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4011606B2 (en) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100351398B1 (en) | Display device | |
US6005648A (en) | Display device | |
KR100700485B1 (en) | A semiconductor device | |
JP4445077B2 (en) | Active matrix type liquid crystal display device | |
EP0708355B1 (en) | Display device | |
JPH0750381B2 (en) | Color liquid crystal display | |
EP2261730B1 (en) | Pixel designs of improving the aperture ratio in an LCD | |
JP2760462B2 (en) | Active matrix substrate | |
JP2010039413A (en) | Display, and method for manufacturing the same | |
KR101799938B1 (en) | Liquid crystal display device | |
JP4011606B2 (en) | Display device | |
JPH1010581A (en) | Display device | |
JP2870075B2 (en) | Thin film transistor panel and liquid crystal display | |
JPH1010580A (en) | Display device | |
KR102218945B1 (en) | Method of fabricating the thin film transistor substrate | |
JP2001092378A (en) | Active matrix substrate | |
JPH0534679A (en) | Liquid crystal display device | |
KR101327836B1 (en) | Liquid Crystal Display Device | |
JP2006126868A (en) | Display device | |
KR20120007323A (en) | Liquid crystal display device having high aperture ratio and fabricating method of the same | |
KR100695298B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
JPH0950044A (en) | Active matrix display device | |
JPH1138437A (en) | Liquid crystal display device and its manufacture | |
JPH07111521B2 (en) | Active matrix liquid crystal display device | |
JPH0990409A (en) | Liquid crystal display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |