Nothing Special   »   [go: up one dir, main page]

JP2007034327A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2007034327A
JP2007034327A JP2006277499A JP2006277499A JP2007034327A JP 2007034327 A JP2007034327 A JP 2007034327A JP 2006277499 A JP2006277499 A JP 2006277499A JP 2006277499 A JP2006277499 A JP 2006277499A JP 2007034327 A JP2007034327 A JP 2007034327A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
gate
active layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006277499A
Other languages
Japanese (ja)
Other versions
JP4011606B2 (en
Inventor
Hongyong Zhang
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006277499A priority Critical patent/JP4011606B2/en
Publication of JP2007034327A publication Critical patent/JP2007034327A/en
Application granted granted Critical
Publication of JP4011606B2 publication Critical patent/JP4011606B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an auxiliary capacitor laid in a pixel, without decreasing the aperture ratio, in an active matrix display device. <P>SOLUTION: The apparatus includes: a gate wiring line connected to a gate electrode of a thin film transistor; a first insulating film on a gate electrode, the gate wiring line, a gate insulating film, and an active layer; a source wiring line arranged on the first insulating film and connected to a source area; a second insulating film formed on the source wiring line; a light shielding electrode formed of chromium on the second insulating film; a lead electrode formed on the second insulating film, connected directly to a drain area, and made of the same material with the light shielding electrode; a third insulating film on the light shielding electrode and lead electrode; and a pixel electrode formed on the third insulating film and connected directly to the lead electrode. The light shielding electrode has a portion which overlaps a part or the entire periphery of the pixel electrode and is arranged to cover the source wiring line, and the light shielding electrode and lead electrode are formed on the same plane. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の画素領域の構成に関する。さらにいうならば、画素電極と並列に接続される補助容量とブラックマトリクス(BM)の構成に関する。   The invention disclosed in this specification relates to a structure of a pixel region of an active matrix liquid crystal display device. More specifically, the present invention relates to a configuration of an auxiliary capacitor and a black matrix (BM) connected in parallel with the pixel electrode.

また広くブラックマトリクスを必要とするフラットパネルディスプテイの画素領域の構成に関する。   The present invention also relates to the configuration of a pixel region of a flat panel display that requires a black matrix.

アクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に多数設けられた画素電極のそれぞに薄膜トランジスタを少なくとも一つ接続し、画素電極に出入りする電荷をこの薄膜トランジスタでもって制御するものである。   An active matrix type liquid crystal display device is known. In this method, at least one thin film transistor is connected to each of a large number of pixel electrodes provided in a matrix, and charges entering and exiting the pixel electrode are controlled by the thin film transistors.

画素電極は液晶を挟んで対向する電極との間で容量(キャパシタ)を形成している。薄膜トランジスタは、この容量に電荷の出入りを制御するスイッチング素子として機能する。   The pixel electrode forms a capacitor (capacitor) between the opposing electrodes across the liquid crystal. The thin film transistor functions as a switching element that controls the input and output of electric charges to and from this capacitor.

しかし、実際の動作においては、この画素電極部分で構成れる容量では、値が小さすぎ、補助の容量を設ける必要がある。   However, in actual operation, the capacitance formed by the pixel electrode portion is too small and it is necessary to provide an auxiliary capacitance.

しかしながら、容量を構成するための電極を金属材料等の導電材料で構成した場合、画素内に光を遮蔽する部分が存在することとなるので、開口率が低下してしまう。   However, when the electrode for forming the capacitor is made of a conductive material such as a metal material, there is a portion that shields light in the pixel, so that the aperture ratio is lowered.

一方で画素電極の周囲には、ブラックマトリクスという光を遮蔽する部材が必要とされる。   On the other hand, a member that blocks light such as a black matrix is required around the pixel electrode.

一般に、格子状に配置されたソース配線(薄膜トランジスタのソース領域に電流を供給するための配線)とゲイト配線((薄膜トランジスタのゲイト電極の信号電位を与えるために配線)が形成されている領域においては、その上部が盛り上がってしまう。   In general, in a region where source wiring (wiring for supplying current to the source region of a thin film transistor) and gate wiring (wiring for supplying a signal potential of the gate electrode of the thin film transistor) arranged in a grid pattern are formed. , The upper part will swell.

この結果、この部分における配向膜に対するラビング処理が上手くいかず、その部分での液晶分子の配向性が乱れてしまう。そしてこのことにより、画素の周辺部において、光が漏れたり、逆に光が所定量で透過しなかったりする現象が現れてしまう。また、この部分において液晶に所定の電気光学的な動作を行わすことができなくなってしまう。   As a result, the rubbing treatment for the alignment film in this portion does not work well, and the orientation of the liquid crystal molecules in that portion is disturbed. As a result, a phenomenon in which light leaks or a light does not pass through a predetermined amount appears in the peripheral portion of the pixel. In addition, it is impossible to perform a predetermined electro-optical operation on the liquid crystal in this portion.

上記の現象が生じると、画素周辺の表示がぼやけたようになり、全体としての画像の鮮明さが失われてしまう。   When the above phenomenon occurs, the display around the pixel becomes blurry, and the overall sharpness of the image is lost.

この問題を解決するための構成として、画素電極の縁の部分を覆うように遮光膜を配置する構成がある。この遮光膜はブラックマトリクス(BM)と称されている。   As a configuration for solving this problem, there is a configuration in which a light shielding film is disposed so as to cover the edge portion of the pixel electrode. This light shielding film is called a black matrix (BM).

このようなブラックマトリクスを配置する構成としては、US.Patent 5,339,181 号公報に記載された構成が公知である。この公報に記載されている技術は、そのFig.2Cに示されているように、画素電極の縁に重ねるようにゲイト線から延在したブラックマトリクスを配置したものである。またこのブラックマトリクスと画素電極の重なり部分で補助容量が形成されるように工夫されている。   As a configuration for arranging such a black matrix, a configuration described in US Pat. No. 5,339,181 is known. In the technique described in this publication, as shown in FIG. 2C, a black matrix extending from the gate line is arranged so as to overlap the edge of the pixel electrode. Further, it is devised that an auxiliary capacitance is formed at the overlapping portion of the black matrix and the pixel electrode.

しかし、上記公報に記載されている技術には以下の2つの問題がある。第1にブラックマトリクスがゲイト線から延在した構成となっているために完全な遮光を行うことができないという問題がある。   However, the technique described in the above publication has the following two problems. First, since the black matrix extends from the gate line, there is a problem that complete light shielding cannot be performed.

これは、クロストークの関係からソース線とブラックマトリクスとを重ねることができないからである。従って、その部分で光が漏れてしまうことを許容しなければならない。   This is because the source line and the black matrix cannot be overlapped due to the crosstalk. Therefore, it must be permitted that light leaks at that portion.

第2の問題として、ゲイト線と同一層にブラックマトリクスが配置されることになるので、当然のことながらゲイト線自身の遮光を行うことができない。また、前述のクロストークの関係からソース線の遮光を行うこともできない。   As a second problem, since the black matrix is arranged in the same layer as the gate line, it is natural that the gate line itself cannot be shielded from light. Further, the source line cannot be shielded from the above-described crosstalk.

近年デジタル機器の発達にともない、低周波からマイクロ波に至るまでの電磁波の影響が問題となっている。即ち、液晶電気光学装置が使用される環境においいては、上記の電磁波の影響が懸念される。   In recent years, with the development of digital equipment, the influence of electromagnetic waves from low frequencies to microwaves has become a problem. That is, in the environment where the liquid crystal electro-optical device is used, there is a concern about the influence of the electromagnetic waves.

従って、液晶電位光学装置もこのような電磁波の影響を受けにくいものとする必要がある。   Therefore, it is necessary that the liquid crystal potential optical device is not easily affected by such electromagnetic waves.

このことを考慮すると、上記のUS.Patent 5,339,181 号公報に記載された構成のような画像信号が伝達されるソース線やゲイト線が外部からの電磁波に曝されてしまうような構成は好ましくない。これは、ソース線やゲイト線がアンテナとして機能してしまうことが懸念されるからである。   In consideration of this, a configuration in which a source line or a gate line to which an image signal is transmitted, such as the configuration described in the above-mentioned US Pat. No. 5,339,181, is not preferable. This is because there is a concern that the source line and the gate line function as an antenna.

本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の画素の構成において、ブラックマトリクスによる効果的な遮光を得る構成を提供することを課題とする。   An object of the invention disclosed in this specification is to provide a configuration for obtaining effective light shielding by a black matrix in a configuration of a pixel of an active matrix liquid crystal display device.

また、装置全体を外部からの電磁波の影響から守る構成を提供することを課題とする。   It is another object of the present invention to provide a configuration that protects the entire apparatus from the influence of external electromagnetic waves.

また、開口率の低下を招かずに、必要とする容量の補助容量を形成することを課題とする。   It is another object of the present invention to form an auxiliary capacity of a required capacity without causing a decrease in aperture ratio.

本明細書で開示する発明の一つは、図1及び図2のその具体的な構成を示すように、
格子状に配置されたソース配線113とゲイト配線110とを有し、
前記ソース配線またはゲイト配線によって囲まれた領域には、少なくも一つの画素電極118が配置され、
前記ソース配線113およびゲイト配線110を覆って可視光を遮蔽する電極116が配置され、
前記画素電極118の周辺部は前記可視光を遮蔽する電極118と重なっており、
該重なった領域(119や120で示される)が補助容量として機能することを特徴とする。
As one of the inventions disclosed in this specification, as shown in FIG. 1 and FIG.
A source wiring 113 and a gate wiring 110 arranged in a grid pattern;
At least one pixel electrode 118 is disposed in a region surrounded by the source wiring or the gate wiring,
An electrode 116 that covers the source wiring 113 and the gate wiring 110 and shields visible light is disposed,
The periphery of the pixel electrode 118 overlaps the electrode 118 that blocks the visible light,
The overlapping region (indicated by 119 and 120) functions as an auxiliary capacity.

上記の構成においては、画素電極118と薄膜トランジスタ103のドレイン領域以外を全て入射光から遮光することができる。特に、ソース線やゲイト線を完全に外部からシールドすることができる。このようにすることにより、外部からソース線やゲイト線に電磁波が飛び込み、装置の誤動作や動作不良が生じてしまうことを防ぐことができる。   In the above structure, all the portions other than the pixel electrode 118 and the drain region of the thin film transistor 103 can be shielded from incident light. In particular, the source line and the gate line can be completely shielded from the outside. By doing so, it is possible to prevent electromagnetic waves from entering the source line and the gate line from the outside and causing malfunctions and malfunctions of the apparatus.

また開口率の低下の招かずに補助容量を形成することができる。また画素電極以外に対
して完全なる遮光を行うことができる。
In addition, an auxiliary capacitor can be formed without causing a decrease in the aperture ratio. Further, it is possible to completely shield light other than the pixel electrode.

上記構成において、画素電極はITO等の透明導電膜で構成される。基本的な構成においては、画素電極は各画素に一つであるが、一つの画素において、画素電極を複数に分割する構成もある。   In the above configuration, the pixel electrode is formed of a transparent conductive film such as ITO. In the basic configuration, one pixel electrode is provided for each pixel, but there is a configuration in which the pixel electrode is divided into a plurality of pixels in one pixel.

画素電極の周囲の縁の部分と重なる形で配置されるブラックマトリクス116は、チタンやクロムで構成される。このブラックマトリクスは、遮光膜とし機能するのみならず、補助容量を構成する一方の電極としても機能する。   The black matrix 116 arranged so as to overlap with the peripheral edge portion of the pixel electrode is made of titanium or chromium. This black matrix not only functions as a light-shielding film, but also functions as one electrode constituting an auxiliary capacitor.

この金属電極116は、極力画素電極の周辺部全てにおいて重なるようにすることが好ましい。即ち、金属電極116と画素電極118との重なりは、画素電極118の周辺部の大部分において実現されることが好ましい。   The metal electrode 116 is preferably overlapped as much as possible in the entire periphery of the pixel electrode. That is, it is preferable that the overlap between the metal electrode 116 and the pixel electrode 118 is realized in most of the peripheral portion of the pixel electrode 118.

他の発明の構成は、例えば図1及ぶ図2の例示するように、
格子状に配置されたソース配線113とゲイト配線110とを有し、
前記ソース配線113またはゲイト配線110によって囲まれた領域には、少なくも一つの画素電極118が配置され、
画素電極の周辺部に重ねて光を遮蔽する電極116が配置され、
前記画素電極118と前記光を遮蔽する電極116とは、絶縁膜117を介して容量を構成しており、
前記光を遮光する電極116と前記ソース線113及びゲイト線110とは異なる層に配置されていることを特徴とする。
The configuration of another invention is, for example, as illustrated in FIG. 1 and FIG.
A source wiring 113 and a gate wiring 110 arranged in a grid pattern;
In the region surrounded by the source wiring 113 or the gate wiring 110, at least one pixel electrode 118 is disposed.
An electrode 116 is disposed on the periphery of the pixel electrode to shield light,
The pixel electrode 118 and the electrode 116 that shields light constitute a capacitor through an insulating film 117,
The electrode 116 for shielding light, the source line 113 and the gate line 110 are arranged in different layers.

他の発明の構成は、例えば図1及ぶ図2の例示するように、入射光側(図1の上方)から順に、画素電極118、遮光電極116、ソース配線113、ゲイト配線110、と配置されており、前記画素電極と遮光電極との間で容量(119や120で示される)が形成されていることを特徴とする。   As another example of the configuration of the invention, as illustrated in FIG. 1 and FIG. 2, for example, a pixel electrode 118, a light shielding electrode 116, a source wiring 113, and a gate wiring 110 are sequentially arranged from the incident light side (upper side in FIG. 1). A capacitor (indicated by 119 or 120) is formed between the pixel electrode and the light shielding electrode.

上記の構成は、最も入射光側に画素電極を配置し、次に遮光電極116(ブラックマトリクス)を配置することにより、その下層に配置されるソース線やゲイト線、さらに薄膜トランジスタ(ドレイン領域以外の)を完全に遮光することができる。   In the above configuration, the pixel electrode is disposed closest to the incident light side, and then the light shielding electrode 116 (black matrix) is disposed, whereby the source line and gate line disposed in the lower layer, and the thin film transistor (other than the drain region) are arranged. ) Can be completely shielded from light.

この構成は、遮光のみならず、外部からの電磁波による影響を排除する意味でも非常に有用なものとなる。   This configuration is very useful not only for shielding light but also for eliminating the influence of external electromagnetic waves.

また開口率の低下を招かずに119や120で示される容量を形成することができる。   Further, the capacitance indicated by 119 or 120 can be formed without causing a decrease in the aperture ratio.

画素電極の周辺部を覆うブラックマトリクスと画素電極とを絶縁膜を介して一部重ねることにより、その部分を補助容量として構成することができる。こうすることで、画素の開口率を低下させることがないものとすることができる。また、絶縁膜を薄くすることができるので、その容量値を大きなものとすることができる。   By partially overlapping the black matrix covering the periphery of the pixel electrode and the pixel electrode with an insulating film interposed therebetween, that portion can be configured as an auxiliary capacitor. By doing so, it is possible to prevent the aperture ratio of the pixel from being lowered. Further, since the insulating film can be thinned, the capacitance value can be increased.

即ち、ブラックマトリクスによる効果的な遮光を得る構成を提供できる。   That is, it is possible to provide a configuration for obtaining effective light shielding by the black matrix.

また、装置全体を外部からの電磁波の影響から守る構成を提供できる。   Moreover, the structure which protects the whole apparatus from the influence of the electromagnetic waves from the outside can be provided.

本明細書に開示する発明は、アクティブマトリクス型の液晶電気光学装置のみではなく、画素電極とその周辺を覆うブラックマトリクスと、薄膜トランジスタに接続さえる補助
容量とが必要とされるフラットパネルディスプレイに利用することができる。
The invention disclosed in this specification is used not only in an active matrix type liquid crystal electro-optical device but also in a flat panel display that requires a black matrix covering a pixel electrode and its periphery and an auxiliary capacitor connected to a thin film transistor. be able to.

図1及び図2に本明細書で開示する発明を利用したアクティブマトリクス型の液晶表示装置の構成を示す。   1 and 2 show a structure of an active matrix liquid crystal display device using the invention disclosed in this specification.

図2のA−A’で切った断面が図1である。図1及び図2においては、アクティブマトリクス型の液晶表示装置の画素領域(画素領域は多数の画素から構成されている)を構成する一つの画素の状態が示されている。   A cross section taken along line A-A 'in FIG. 2 is shown in FIG. 1 and 2 show a state of one pixel constituting a pixel region (the pixel region is composed of a large number of pixels) of an active matrix type liquid crystal display device.

また、図1及び図2に示されているのは、薄膜トランジスタが配置された基板側の構成のみを示す。実際には、対向する基板も存在する。そしてその基板と図1に示す基板との間に液晶が数μmの間隔を有して保持されることになる。   Further, FIG. 1 and FIG. 2 show only the structure on the substrate side where the thin film transistor is arranged. In practice, there are also opposing substrates. Then, the liquid crystal is held with a gap of several μm between the substrate and the substrate shown in FIG.

図1及び図2において、薄膜トランジスタは103で示される部分に形成されている。図1及び図2において、101はガラス基板である。ガラス基板の他には石英基板が利用される。102は下地膜を構成する酸化珪素膜である。104、107、105、108、106、で構成されるのが薄膜トランジスタの活性層である。この活性層は、非晶質珪素膜を加熱またはレーザー光の照射によって、結晶化させた結晶性珪素膜で構成されている。   1 and 2, the thin film transistor is formed in a portion indicated by 103. 1 and 2, reference numeral 101 denotes a glass substrate. In addition to the glass substrate, a quartz substrate is used. Reference numeral 102 denotes a silicon oxide film constituting the base film. 104, 107, 105, 108, 106 is an active layer of the thin film transistor. This active layer is formed of a crystalline silicon film obtained by crystallizing an amorphous silicon film by heating or laser light irradiation.

この活性層の中で、104がソース領域であり、107と108がオフセットゲイト領域であり、105がチャネル形成領域であり、106がドレイン領域である。   In this active layer, 104 is a source region, 107 and 108 are offset gate regions, 105 is a channel formation region, and 106 is a drain region.

109は、ゲイト絶縁膜として機能する酸化珪素膜である。110はアルミニウムを主成分とするゲイト配線から延在したゲイト電極である。図では、ゲイト電極もゲイト配線も110で示される。   Reference numeral 109 denotes a silicon oxide film functioning as a gate insulating film. Reference numeral 110 denotes a gate electrode extending from a gate wiring mainly composed of aluminum. In the figure, 110 is shown for both the gate electrode and the gate wiring.

111は、アルミニウムを陽極とした陽極酸化を行うことにより形成される陽極酸化膜である。   Reference numeral 111 denotes an anodized film formed by performing anodization using aluminum as an anode.

112は、酸化珪素膜でなる第1の層間絶縁膜である。113はソース線から延在したソース領域104からの引き出し電極である。図では、ソース電極もソース線も113で示される。   Reference numeral 112 denotes a first interlayer insulating film made of a silicon oxide film. Reference numeral 113 denotes an extraction electrode extending from the source line 104 from the source region 104. In the figure, both the source electrode and the source line are indicated by 113.

また、115は、ドレイン領域106からの引き出し電極であり、画素電極となるITO電極118に接続されている。また、114は第2の層間絶縁膜であり、117は第3の層間絶縁膜である。   Reference numeral 115 denotes an extraction electrode from the drain region 106 and is connected to an ITO electrode 118 serving as a pixel electrode. Reference numeral 114 denotes a second interlayer insulating film, and 117 denotes a third interlayer insulating film.

また、116がブラックマトリクスを兼ねるチタン電極である。チタン以外には、クロム等が利用される。このチタン電極116は、ブラックマトリクスとして機能するように画素電極118の周辺部に重なるように配置されている。   Reference numeral 116 denotes a titanium electrode also serving as a black matrix. In addition to titanium, chromium or the like is used. The titanium electrode 116 is disposed so as to overlap the peripheral portion of the pixel electrode 118 so as to function as a black matrix.

そしてこのチタン電極116と画素電極118とが重なった領域が補助容量となる。即ち、119、120で示される部分において、第3の層間絶縁膜117を介して、画素電極118とチタン電極116との間に容量が形成される。この容量は、絶縁膜117を薄いものとすることができるので、大きな容量とすることができる。   A region where the titanium electrode 116 and the pixel electrode 118 overlap is an auxiliary capacitance. That is, in the portions indicated by 119 and 120, a capacitor is formed between the pixel electrode 118 and the titanium electrode 116 via the third interlayer insulating film 117. This capacity can be large because the insulating film 117 can be thin.

このチタン電極116は、ゲイト線110やソース線113をも遮光するもので、強光の照射による電荷の発生や蓄積を防ぐことができる。またこのチタン電極は、外部からの
電磁波に対するシールドとしても機能する。即ち、ゲイト線110やソース線113がアンテナとなることによる不要な信号の侵入を防ぐ機能も有する。
The titanium electrode 116 also shields the gate line 110 and the source line 113, and can prevent the generation and accumulation of charges due to the irradiation of strong light. The titanium electrode also functions as a shield against external electromagnetic waves. In other words, the gate line 110 and the source line 113 also have a function of preventing unnecessary signal intrusion due to the antenna.

また、チタン電極116は、薄膜トランジスタ103をも覆うように配置されている。これは、薄膜トランジスタに光が照射されることによって、その動作に影響が出ることを防ぐためである。   Further, the titanium electrode 116 is disposed so as to cover the thin film transistor 103 as well. This is to prevent the operation of the thin film transistor from being affected by light.

ここでは、絶縁膜117単層にした構成を示した。しかし、絶縁膜117を多層構造にしてもよい。   Here, a configuration in which the insulating film 117 is a single layer is shown. However, the insulating film 117 may have a multilayer structure.

アクティブマトリクス型の液晶表示装置の画素領域の状態を示す。A state of a pixel region of an active matrix liquid crystal display device is shown. アクティブマトリクス型の液晶表示装置の画素領域を上面から見た様子を示す。A state in which a pixel region of an active matrix liquid crystal display device is viewed from above is shown.

符号の説明Explanation of symbols

101 ガラス基板
102 下地膜(酸化珪素膜)
103 薄膜トランジスタ
104 ソース領域
105 チャネル形成領域
106 ドレイン領域
107、108 オフセットゲイト領域
109 ゲイト絶縁膜
110 ゲイト電極(ゲイト線)
111 陽極酸化膜
112 第1の層間絶縁膜
113 ソース電極(ソース線)
114 第2の層間絶縁膜
115 ドレイン電極
116 ブラックマトリクスを構成するチタン電極(容量を構成する電極)
117 第3の層間絶縁膜
118 画素電極(ITO電極)
119、120 補助容量が形成される部分

101 glass substrate 102 base film (silicon oxide film)
103 Thin film transistor 104 Source region 105 Channel formation region 106 Drain region 107, 108 Offset gate region 109 Gate insulating film 110 Gate electrode (gate line)
111 Anodized film 112 First interlayer insulating film 113 Source electrode (source line)
114 Second interlayer insulating film 115 Drain electrode 116 Titanium electrode constituting black matrix (electrode constituting capacitance)
117 Third interlayer insulating film 118 Pixel electrode (ITO electrode)
119, 120 Part where auxiliary capacitance is formed

Claims (16)

画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the second insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the third insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の第1の絶縁膜と、
前記第1の絶縁膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたクロムからなる遮光電極と、当該第2の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第3の絶縁膜と、
前記第3の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the first insulating film on the active layer;
A source wiring disposed on the first insulating film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A second insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the second insulating film and the light-shielding electrode formed on the second insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A third insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the third insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A pixel electrode formed on the second insulating film and directly connected to the extraction electrode;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
画素に、ゲイト電極とゲイト絶縁膜と活性層を有する薄膜トランジスタを配置した表示装置であって、
前記薄膜トランジスタのゲイト電極に電気的に接続されるゲイト配線と、
前記活性層下に形成された酸化珪素膜からなる下地膜と、
前記ゲイト電極、前記ゲイト配線、前記ゲイト絶縁膜及び前記活性層上の酸化珪素膜と、
前記酸化珪素膜上に前記ゲイト配線と格子をなして配置され、前記活性層に設けられたソース領域に電気的に接続されるソース配線と、
前記ソース配線上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたクロムからなる遮光電極と、当該第1の絶縁膜上に形成された、前記活性層に設けられたドレイン領域に直接接続された前記遮光電極と同一材料からなる引き出し電極と、
前記遮光電極および前記引き出し電極上の第2の絶縁膜と、
前記第2の絶縁膜上に形成され、前記引き出し電極と直接接続された複数に分割された画素電極と、を有し、
前記遮光電極は、前記画素電極の一部又は全ての周辺部と重なる部分を有し、前記ソース配線を覆って配置され、
前記遮光電極及び前記引き出し電極は同一平面上に形成されていることを特徴とする表示装置。
A display device in which a thin film transistor having a gate electrode, a gate insulating film, and an active layer is arranged in a pixel,
A gate wiring electrically connected to the gate electrode of the thin film transistor;
A base film made of a silicon oxide film formed under the active layer;
The gate electrode, the gate wiring, the gate insulating film and the silicon oxide film on the active layer;
A source wiring disposed on the silicon oxide film in a lattice with the gate wiring and electrically connected to a source region provided in the active layer;
A first insulating film formed on the source wiring;
The same material as the light-shielding electrode made of chromium formed on the first insulating film and the light-shielding electrode formed on the first insulating film and directly connected to the drain region provided in the active layer An extraction electrode comprising:
A second insulating film on the light shielding electrode and the extraction electrode;
A plurality of divided pixel electrodes formed on the second insulating film and directly connected to the lead electrodes;
The light-shielding electrode has a portion that overlaps a part or all of the periphery of the pixel electrode, and is disposed so as to cover the source wiring,
The display device, wherein the light shielding electrode and the extraction electrode are formed on the same plane.
請求項1乃至請求項11のいずれか一において、前記遮光電極によって前記ソース配線、前記ゲイト電極及び前記ゲイト配線は前記画素電極側から入射する光から遮光されていることを特徴とする表示装置。   12. The display device according to claim 1, wherein the source wiring, the gate electrode, and the gate wiring are shielded from light incident from the pixel electrode side by the light shielding electrode. 請求項1乃至請求項12のいずれか一において、前記画素電極はITOであることを特徴とする表示装置。   13. The display device according to claim 1, wherein the pixel electrode is ITO. 請求項1乃至請求項13のいずれか一において、前記活性層は結晶性珪素膜であることを特徴とする表示装置。   14. The display device according to claim 1, wherein the active layer is a crystalline silicon film. 請求項1乃至請求項14のいずれか一において、前記ゲイト配線及び前記ゲイト電極はアルミニウムを主成分とすることを特徴とする表示装置。   15. The display device according to claim 1, wherein the gate wiring and the gate electrode are mainly composed of aluminum. 請求項1乃至請求項15のいずれか一において、前記薄膜トランジスタの基板は、ガラス又は石英であることを特徴とする表示装置。   16. The display device according to claim 1, wherein a substrate of the thin film transistor is glass or quartz.
JP2006277499A 1995-05-08 2006-10-11 Display device Expired - Lifetime JP4011606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006277499A JP4011606B2 (en) 1995-05-08 2006-10-11 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13481095 1995-05-08
JP2006277499A JP4011606B2 (en) 1995-05-08 2006-10-11 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006011794A Division JP2006126868A (en) 1995-05-08 2006-01-20 Display device

Publications (2)

Publication Number Publication Date
JP2007034327A true JP2007034327A (en) 2007-02-08
JP4011606B2 JP4011606B2 (en) 2007-11-21

Family

ID=37793572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277499A Expired - Lifetime JP4011606B2 (en) 1995-05-08 2006-10-11 Display device

Country Status (1)

Country Link
JP (1) JP4011606B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104794999A (en) * 2015-03-26 2015-07-22 友达光电股份有限公司 Display panel
US9482907B2 (en) 2013-10-14 2016-11-01 Samsung Display Co., Ltd. Liquid crystal display
US10620494B2 (en) 2017-12-27 2020-04-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2020155253A1 (en) * 2019-01-30 2020-08-06 惠科股份有限公司 Display panel and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9482907B2 (en) 2013-10-14 2016-11-01 Samsung Display Co., Ltd. Liquid crystal display
CN104794999A (en) * 2015-03-26 2015-07-22 友达光电股份有限公司 Display panel
US10620494B2 (en) 2017-12-27 2020-04-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2020155253A1 (en) * 2019-01-30 2020-08-06 惠科股份有限公司 Display panel and display device
US11079642B2 (en) 2019-01-30 2021-08-03 HKC Corporation Limited Display panel and display device

Also Published As

Publication number Publication date
JP4011606B2 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100351398B1 (en) Display device
US6005648A (en) Display device
KR100700485B1 (en) A semiconductor device
JP4445077B2 (en) Active matrix type liquid crystal display device
EP0708355B1 (en) Display device
JPH0750381B2 (en) Color liquid crystal display
EP2261730B1 (en) Pixel designs of improving the aperture ratio in an LCD
JP2760462B2 (en) Active matrix substrate
JP2010039413A (en) Display, and method for manufacturing the same
KR101799938B1 (en) Liquid crystal display device
JP4011606B2 (en) Display device
JPH1010581A (en) Display device
JP2870075B2 (en) Thin film transistor panel and liquid crystal display
JPH1010580A (en) Display device
KR102218945B1 (en) Method of fabricating the thin film transistor substrate
JP2001092378A (en) Active matrix substrate
JPH0534679A (en) Liquid crystal display device
KR101327836B1 (en) Liquid Crystal Display Device
JP2006126868A (en) Display device
KR20120007323A (en) Liquid crystal display device having high aperture ratio and fabricating method of the same
KR100695298B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
JPH0950044A (en) Active matrix display device
JPH1138437A (en) Liquid crystal display device and its manufacture
JPH07111521B2 (en) Active matrix liquid crystal display device
JPH0990409A (en) Liquid crystal display element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term