Nothing Special   »   [go: up one dir, main page]

JP2007027346A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置 Download PDF

Info

Publication number
JP2007027346A
JP2007027346A JP2005206398A JP2005206398A JP2007027346A JP 2007027346 A JP2007027346 A JP 2007027346A JP 2005206398 A JP2005206398 A JP 2005206398A JP 2005206398 A JP2005206398 A JP 2005206398A JP 2007027346 A JP2007027346 A JP 2007027346A
Authority
JP
Japan
Prior art keywords
cleaning
manufacturing
semiconductor device
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005206398A
Other languages
English (en)
Other versions
JP4577130B2 (ja
Inventor
Tetsutoshi Aoyanagi
哲理 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005206398A priority Critical patent/JP4577130B2/ja
Publication of JP2007027346A publication Critical patent/JP2007027346A/ja
Application granted granted Critical
Publication of JP4577130B2 publication Critical patent/JP4577130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】フリップチップ実装の半導体装置において、そのフリップチップ実装による接続の信頼性を十分に確保でき、また製造装置構成の複雑化等を招くのを回避する。
【解決手段】半導体チップ１，５，６がフリップチップ実装されてなる半導体装置の製造方法において、前記フリップチップ実装による接続端子１ａ，２ａ，５ａ，６ａ間の少なくとも一方に形成された半田バンプ３に対してプラズマを用いた洗浄を行う洗浄工程と、前記洗浄工程による洗浄後の半田バンプ３を加熱溶融して前記接続端子１ａ，２ａ，５ａ，６ａ間の接合を行う接合工程とを含む。そして、前記洗浄工程では、前記プラズマを用いた洗浄を、不活性ガスと還元性ガスとの混合ガス雰囲気中で行うようにする。
【選択図】図１

Description

本発明は、半導体チップがフリップチップ実装されてなる半導体装置の製造方法および製造装置に関するものである。
半導体装置の中には、その実装の省スペース化を図るべく、半導体チップの下面に設けられた複数の入出力端子の各々が、配線基板の上面に設けられた複数のパッド端子の各々に接合されてなる、いわゆるフリップチップ実装構造のものがある。このようなフリップチップ実装の半導体装置は、半導体チップ側または配線基板側の少なくとも一方に半田バンプを形成しておき、その半田バンプを加熱溶融して半導体チップと配線基板とを接合することで、製造されるのが一般的である。
ただし、近年では環境保護の観点から無鉛半田が広く用いられつつあるが、例えば錫（Ｓｎ）−銀（Ａｇ）等の無鉛半田では、半田バンプの表面に強固な酸化膜が形成され、これにより接合不良や導通不良等が発生してしまい、結果としてフリップチップ実装の信頼性が低下してしまうおそれがある。
このことから、フリップチップ実装の半導体装置を製造するにあたっては、例えば、半田バンプにフラックスを付着させておき、その半田バンプの加熱溶融時にフラックスの還元作用を利用して酸化膜を除去することや（例えば、特許文献１参照）、不活性ガス雰囲気中で発生させたプラズマを用いて金属接合部表面を洗浄して酸化を防ぎ、その処理雰囲気中で加熱により接合を行うことが提案されている（例えば、特許文献２参照）。また、その他にも、半田バンプではなく、金（Ａｕ）バンプを用い、その金バンプをプラズマ溶融して、フリップチップ実装することも提案されている。
特開平０６−７７２８３号公報 特開２００２−６４２６８号公報 特開２００４−２８１５２１号公報
しかしながら、上述した従来技術によるフリップチップ実装では、以下に述べるような難点がある。
例えば、上記特許文献１に開示された手法によるフリップチップ実装では、フラックスを用いているため、接合部分のアンダーフィルによる封止時に、そのフラックスの洗浄残渣等によりボイドが発生する可能性がある。このようなボイドは、ショート発生等を招き、半導体装置の信頼性低下に繋がるおそれがある。
また、上記特許文献２に開示された手法によるフリップチップ実装では、不活性ガス雰囲気中でのプラズマ処理後にその処理雰囲気中で半導体チップを基板上に接合する必要があり、そのために用いる製造装置の構成が複雑化してしまう。この点については、プラズマを用いた洗浄後に、半導体チップと基板との接合を大気中で行うことも考えられる。ところが、不活性ガス雰囲気中でプラズマ処理を行うと、そのプラズマ照射によって半田バンプの表面粗さが荒れる傾向にある。したがって、表面粗さが荒れたまま大気中に曝したのでは、その表面粗さに起因して酸化膜が形成され易くなる可能性があり、結果として接合不良や導通不良等によるフリップチップ実装の信頼性低下を招くおそれがある。
また、上記特許文献３に開示された手法によるフリップチップ実装では、金バンプを用いるため、半田バンプの場合に比べて接続の柔軟性に劣り、例えばＤＲＡＭ（Dynamic Random Access Memory）のセル上への適用が困難である。
そこで、本発明は、フリップチップ実装の半導体装置であっても、そのフリップチップ実装による接続の信頼性を十分に確保でき、しかも製造装置構成の複雑化等を招くことがなく、さらには様々な製品用途への適用に対応可能な汎用性を得ることのできる、半導体装置の製造方法および製造装置を提供することを目的とする。
本発明は、上記目的を達成するために案出された半導体装置の製造方法である。すなわち、半導体チップがフリップチップ実装されてなる半導体装置の製造方法であって、前記フリップチップ実装による接続端子間の少なくとも一方に形成された半田バンプに対してプラズマを用いた洗浄を行う洗浄工程と、前記洗浄工程による洗浄後の半田バンプを加熱溶融して前記接続端子間の接合を行う接合工程とを含み、前記洗浄工程では、前記プラズマを用いた洗浄を、不活性ガスと還元性ガスとの混合ガス雰囲気中で行うことを特徴とする。
上記手順の半導体装置の製造方法では、不活性ガスと還元性ガスとの混合ガス雰囲気中で、半田バンプに対してプラズマを用いた洗浄を行う。「不活性ガス」は、プラズマ発生を励起させるためのもので、代表的なものとして例えばアルゴン（Ａｒ）ガスが挙げられる。また、「還元性ガス」は、酸素と反応する特性を有したものであり、代表的なものとして例えば水素（Ｈ2）ガスが挙げられる。このような不活性ガスと還元性ガスとの混合ガス雰囲気中にて洗浄を行うと、半田バンプの表面では、プラズマによって酸化膜が除去されるとともに、還元性ガスの還元作用によっても酸化膜が除去される。しかも、プラズマのみの場合に比べると、還元性ガスの還元作用により半田バンプの表面粗さが平滑化するため、例えば洗浄後に半田バンプを大気中に曝した場合であっても酸化膜が形成され難くなる。
したがって、洗浄工程による洗浄後の半田バンプについて、接合工程にて加熱溶融を行えば、その半田バンプ表面の酸化膜に起因する接合不良や導通不良等の発生を抑制し得るようになる。また、大気中でも半田バンプ表面に酸化膜が形成され難いことから、接合工程を大気中にて行うことも可能となる。
以上のように、本発明によれば、フリップチップ実装の場合であっても、フラックスを要することなく接続端子間の接合不良や導通不良等の発生を抑制し得ることでき、そのフリップチップ実装の信頼性を十分に確保することができる。しかも、大気中での接合も可能であることから、フリップチップ実装のために用いる製造装置の構成が複雑化するのを回避し得る。さらには、半田バンプを用いることで、例えばＤＲＡＭのセル上への適用が容易であるといったように、様々な製品用途への適用に対応可能な汎用性を得ることができる。
以下、図面に基づき、本発明に係る半導体装置の製造方法および製造装置について説明する。
〔半導体装置についての説明〕
先ず、はじめに、本発明を用いて製造される半導体装置の構成について簡単に説明する。図１は、半導体装置の概略構成例を示す説明図である。
ここで説明する半導体装置は、半導体チップがフリップチップ実装されてなるものである。詳しくは、図１（ａ）に示すように、半導体チップ１の下面に設けられた複数の入出力端子１ａの各々が、配線基板２の上面に設けられた複数のパッド端子２ａの各々と、半田バンプ３を介して接合されてなる、いわゆるフリップチップ実装構造のものである。なお、半導体チップ１と配線基板２との間の接合部分は、アンダーフィル４によって封止されている。
また、半導体装置は、図１（ｂ）に示すように構成されたものであってもよい。すなわち、上側半導体チップ５の下面に設けられた複数の入出力端子５ａの各々が、下側半導体チップ６の上面に設けられた複数の入出力端子６ａの各々と、半田バンプ３を介して接合されてなるものであってもよい。このようなフリップチップ実装構造のものでは、下側半導体チップ６の下面が配線基板７上に固着され、その下側半導体チップ６または上側半導体チップ５の外部端子と配線基板７上の接続端子とがボンディングワイヤを介して電気的に接続されることになる。なお、このようなフリップチップ実装構造においても、上側半導体チップ５と下側半導体チップ６との間の接合部分は、アンダーフィル４によって封止されている。
つまり、半導体装置は、半導体チップ１，５，６がフリップチップ実装されてなる構造のものであればよい。
〔半導体装置の製造装置についての説明〕
次に、以上のような半導体装置を製造する製造装置の構成について簡単に説明する。図２は、本発明に係る半導体装置の製造装置の概略構成例を示す説明図である。
図例のように、ここで説明する半導体装置の製造装置は、洗浄装置１０と、接合装置２０とを含んで構成されている。これらを含んでいれば、さらに他装置を備えていてもよい。
洗浄装置１０は、プラズマを用いた洗浄処理を行うもので、所定雰囲気を実現するチャンバ室１１と、そのチャンバ室１１内でプラズマを発生させるための電極１２とを備えており、チャンバ室１１内に被洗浄物をセットし得るように構成されている。
また、この洗浄装置１０では、チャンバ室１１内に、不活性ガス（希ガス）に加えて、還元性ガスを供給し得るようになっている。すなわち、プラズマを用いた洗浄処理を、不活性ガスと還元性ガスとの混合ガス雰囲気中で行い得るようになっている。
不活性ガスは、プラズマ発生を励起させるためのもので、代表的なものとして例えばアルゴン（Ａｒ）ガスが挙げられる。また、還元性ガスは、酸素と反応する特性を有したものであり、代表的なものとして例えば水素（Ｈ2）ガスが挙げられる。ただし、Ｈ2ガス以外にも、メタン（ＣＨ4）ガス、アンモニア（ＮＨ3）ガス、アセチレン（Ｃ2Ｈ2）ガス等を用いることも考えられる。
なお、プラズマを発生させるための機構の詳細については、公知技術を利用して実現すればよいため、ここではその説明を省略する。
一方、接合装置２０は、半導体チップ１，５，６のフリップチップ実装を行うべく、半田バンプ３に対する加熱溶融を行って、そのフリップチップ実装構造における接合部分を接合するものである。なお、この接合装置２０における機構の詳細についても、公知技術を利用して実現すればよいため、ここではその説明を省略する。
〔半導体装置の製造方法についての説明〕
次に、以上のような製造装置を用いて半導体装置を製造する場合の手順、すなわち半導体装置の製造方法について説明する。図３は、本発明に係る半導体装置の製造方法の一具体例を示す説明図である。図中では、図１（ｂ）に示した構成の半導体装置を製造する場合を例に挙げている。
半導体装置の製造にあたっては、上側半導体チップ５の基になるウエハ基板と、下側半導体チップ６の基になるウエハ基板とのそれぞれに対し、いわゆる前工程によるチップ形成を行った後、それぞれにおける入出力端子５ａ，６ａ上に半田バンプ３を形成する（ステップ１０１、以下ステップを「Ｓ」と略す）。半田バンプ３は、環境保護の観点からＳｎ−Ａｇ等の無鉛半田を用いることが考えられる。ただし、半田バンプ３の形成は、必ずしも上側半導体チップ５と下側半導体チップ６との両方に対して行う必要はなく、いずれか一方のみに対して行ってもよい。すなわち、互いに接合される入出力端子５ａ，６ａ同士の少なくとも一方の側に形成されていればよい。そして、半田バンプ３を形成したら、続いて、研磨による板厚調整（Ｓ１０２）およびダイシングによるチップ切断分離（Ｓ１０３）を行う。
その後は、ダイシングにより得られた上側半導体チップ５と下側半導体チップ６とを互いに接合するボンディング、すなわち接合装置２０を用いた接合工程を行う（Ｓ１０５）。ただし、ここで説明する半導体装置の製造方法では、接合工程に先立って、加熱工程および洗浄工程（Ｓ１０４）を行う点に大きな特徴がある。
加熱工程は、半田バンプ３を形成後から洗浄工程の実施前までのいずれかの時点で行えばよい。加熱工程では、洗浄工程での洗浄対象となる半田バンプ３に対する加熱を行う。この加熱により、半田バンプ３の表面における酸化膜が成長することになる。ただし、加熱による酸化膜の成長には限度があり、ある一定量で収束する。したがって、加熱温度を半田バンプ３の表面における酸化膜を成長させるのに必要十分な温度とし、また加熱時間を酸化膜の成長量が収束するのに十分な時間とすれば、加熱を行うことによって、半田バンプ３の表面における酸化膜の厚さが一定となるようにコントロールし得るとともに、複数の半田バンプ３が存在する場合であっても、それぞれにおける酸化膜の厚さの均一化が図れるようになる。具体的には、例えば大気中にて２００℃で２時間の加熱を行うことが考えられる。なお、加熱は、加熱ヒータ等の公知技術を利用して行えばよい。
洗浄工程は、加熱工程の後から、接合工程の実施前までのいずれかの時点で行えばよい。ただし、接合工程の直前に行うことが最も望ましい。洗浄工程は、半田バンプ３の表面における酸化膜を除去するための行うものであるが、その洗浄工程から接合工程までの間に他工程を挟むと、その他工程の内容によっては、酸化膜が形成されるおそれがあるためである。すなわち、酸化膜を除去する上では、接合工程の直前に行うのが最も有効だからである。
洗浄工程では、洗浄対象となる半田バンプ３が形成されている半導体チップ５，６を、洗浄装置１０のチャンバ室１１内にセットし、その状態でプラズマを用いた洗浄処理を行う。このとき、チャンバ室１１内には、不活性ガスと還元性ガスとを供給し、そのチャンバ室１１内をこれらの混合ガス雰囲気とする。不活性ガスとしては、Ａｒガスを用いることが考えられる。また、還元性ガスとしては、Ｈ2ガスを用いることが考えられる。
ＡｒガスおよびＨ2ガスの混合ガス雰囲気中で、プラズマを用いた洗浄処理を行うと、Ａｒガスの存在によってプラズマ発生が励起される。そして、そのプラズマが半田バンプ３の表面と衝突する作用によって、その半田バンプ３の表面における酸化膜が除去されることになる。また、これと合わせて、Ｈ2ガスも存在しているので、そのＨ2ガスの還元作用によって、酸化膜中の酸素（Ｏ）がＨ2と反応し、水蒸気（Ｈ2Ｏ）となって抽出されることになる。つまり、Ｈ2ガスの還元作用によっても、半田バンプ３の表面における酸化膜が除去されることになる。
このようなＡｒガスとＨ2ガスとの混合ガス雰囲気中にて洗浄処理を行うと、半田バンプ３の表面では、プラズマの作用によって酸化膜が除去されるとともに、Ｈ2の還元作用によっても酸化膜が除去されるので、プラズマのみの場合に比べると、半田バンプ３の表面粗さが平滑化する。これは、プラズマが半田バンプ３の表面と衝突する作用によって酸化膜除去を行うと、その除去後の表面に凹凸が生じてしまい、これにより表面粗さが荒れる傾向にあるが、プラズマによる除去に合わせてＨ2の還元作用による除去を併用すると、その還元作用による除去が主に凸部分に働くことになり、これにより凹凸が均される傾向が強くなるからである。
このときの混合ガス雰囲気中におけるＨ2ガスの濃度は、低過ぎても高過ぎてもいけない。その上限および下限は、実験等を通じて得られた経験則から、２％〜６０％が適用可能範囲であると考えられる。２％未満の場合のように、濃度が低過ぎると、還元作用による除去効果が十分に得られず、また６０％を超える場合のように、濃度が高過ぎると、凹凸の凹部分にまで還元作用が働いてしまい、却って表面の凹凸が顕著になってしまうからである。
最も好適なＨ2ガスの濃度は、２０％程度である。すなわち、Ａｒガス８０％、Ｈ2ガス２０％の混合ガス雰囲気中にて、プラズマを用いた洗浄処理を行うと、半田バンプ３の表面における酸化膜を適切に除去しつつ、その除去後においても平滑な表面粗さが得られることが、実験等を通じて得られた経験則から分かっている。
プラズマを用いた洗浄処理を行う際の処理時間についても、短過ぎても長過ぎてもいけない。あまりに時間が短いと酸化膜を十分に除去することができず、また除去すべき酸化膜の厚さは加熱工程を経て一定量とされているから処理時間が長過ぎても生産効率の点で不利だからである。具体的には、Ｈ2ガスの濃度が２％〜６０％の範囲であれば、３分〜６分程度の処理時間とすれば、酸化膜を十分に除去することができ、かつ、生産効率が極端に悪化してしまうことも回避し得ることが、実験等を通じて得られた経験則から分かっている。
また、処理時間が長くなると、プラズマ照射時間も増え、これに伴い半田バンプ３の表面温度も上昇する。したがって、余りに処理時間が長くなると、例えば半田バンプ３がＳｎ−Ａｇ等の無鉛半田である場合には、Ａｇ3Ｓｎの表面への析出等が発生してしまうことが考えられる。このようなＡｇ3Ｓｎの表面への析出は、半田バンプ３の表面凹凸を顕著にするのみならず、半田バンプ３の融点高温化を招いてしまうおそれがある。
具体的には、Ｓｎ−Ａｇを例に挙げると、通常、半田として使う組成域では、標準的な溶融温度が２２０℃〜２３２℃程度であるが、Ａｇ3Ｓｎが析出した後の組成では、最低溶融温度が４８０℃程度となってしまう。このような融点高温化は、洗浄処理の後の行う接合工程に悪影響を及ぼすため、回避すべきである。
これらのことからも、洗浄処理の処理時間が余りに長くなってしまうのを抑制して６分程度に抑えることは有効であると言える。
以上のような洗浄工程を行った後は、続いて、上側半導体チップ５と下側半導体チップ６とを互いに接合する接合工程を行う（Ｓ１０５）。
このとき、半田バンプ３は、上述した洗浄処理を経た後のものであり、Ｈ2ガスの還元作用により表面粗さが平滑化されたものである。すなわち、その半田バンプ３を大気中に曝した場合であっても、従来のようなプラズマのみの場合に比べると、酸化膜が形成され難い。
したがって、接合工程については、半田バンプ３の加熱溶融、すなわち上側半導体チップ５と下側半導体チップ６との接合を、洗浄装置１０のチャンバ室１１内から取り出して、大気中にて行うことが可能である。つまり、大気中で行っても、洗浄後の半田バンプ３の表面に酸化膜が形成されてしまうのを抑制できることから、接合不良や導通不良等の発生を未然に回避し得るのである。
このことは、接合装置２０を、洗浄装置１０におけるチャンバ室１１内と同等の環境ではなく、大気中で用いることが可能であることを意味する。つまり、洗浄装置１０および接合装置２０を含む装置構成が複雑化してしまうのを回避し得るようになる。
ところで、接合工程では、上側半導体チップ５と下側半導体チップ６との接合にあたり、半田バンプ３に対する加熱溶融を行う必要がある。その一方で、半田バンプ３を加熱すると、既に説明したように、その半田バンプ３の表面における酸化膜の形成および成長が促進されることになる。
これらのことから、接合工程における半田バンプ３に対する加熱温度は、例えば半田バンプ３がＳｎ−Ａｇ等の無鉛半田である場合には、２２０℃〜３６０℃程度とすることが考えられる。２２０℃未満であると標準的な半田溶融温度に達しないからであり、３６０℃を超えると表面の顕著な酸化が起こり接合性が極端に悪化するからである。
また、接合工程に際しては、その接合工程に先立ち、あるいはその接合工程に付随して、律動工程を行うことも考えられる。
律動工程では、接合工程での半導体チップ５，６の各入出力端子５ａ，６ａ間の接合にあたり、その入出力端子５ａ，６ａの律動を行う。律動は、例えば接合装置２０に付設された超音波ヘッドを用いて、規則正しい繰り返し動作（振動や揺動等）を半導体チップ５，６に与えることで実現すればよい。なお、必ずしも半導体チップ５，６の両方が律動する必要はなく、いずれか一方のみであってもよい。
このような律動工程を行えば、半導体チップ５，６の各入出力端子５ａ，６ａの間にて、半田バンプ３同士または半田バンプ３と各入出力端子５ａ，６ａとが互いに接触するときに、その律動工程による律動によってそれぞれが互いに擦れ合い、これにより半田バンプ３への酸化膜の形成防止およびその除去が図れるようになる。したがって、接合工程を大気中で行う場合、洗浄工程から接合工程までにタイムラグがあり、その間半田バンプ３が大気中に曝されたままとなることも考えられるが、その場合であっても律動工程による酸化膜の形成防止およびその除去を経ることで、接合不良や導通不良等の発生防止を確実なものとすることができる。
その後は、上側半導体チップ５と下側半導体チップ６との間の接合部分をアンダーフィル４によって封止封止する封止工程を行うとともに（Ｓ１０６）、その下側半導体チップ６の下面を配線基板７上に固着して、ボンディングワイヤを介して電気的な接続を確保するパッケージング工程を行って（Ｓ１０７）。されることになる。なお、このようなフリップチップ実装構造においても、フリップチップ実装構造の半導体装置を完成させる。
以上のように、本実施形態で説明した半導体装置の製造方法および製造装置によれば、フリップチップ実装の場合であっても、フラックスを要することなく、半田バンプ３を介した各入出力端子５ａ，６ａ間の接合不良や導通不良等の発生を抑制し得ることできる。したがって、ボイドによるショート発生等を招くことなく、各入出力端子５ａ，６ａ間を良好に接合し得るので、フリップチップ実装の信頼性を十分に確保することができる。しかも、大気中での接合も可能であることから、フリップチップ実装のために用いる製造装置の構成が複雑化するのを回避し得るようになる。さらには、半田バンプ３を用いることで、例えばＤＲＡＭのセル上への適用が容易であるといったように、様々な製品用途への適用に対応可能な汎用性を得ることができる。また、半田バンプ３の表面の酸化膜除去を通じてアンダーフィル４の濡れ性が向上し、その充填性が良好になることが期待される。
なお、本実施形態では、上側半導体チップ５と下側半導体チップ６とがフリップチップ実装されてなる構造の場合を主に説明したが、半導体チップ１が配線基板２上にフリップチップ実装されたもの等、他のフリップチップ実装構造のものであっても、全く同様に本発明を適用可能であることは勿論である。
半導体装置の概略構成例を示す説明図である。 本発明に係る半導体装置の製造装置の概略構成例を示す説明図である。 本発明に係る半導体装置の製造方法の一具体例を示す説明図である。
符号の説明
１…半導体チップ、１ａ…入出力端子、２…配線基板、２ａ…パッド端子、３…半田バンプ、４…アンダーフィル、５…上側半導体チップ、５ａ…入出力端子、６…下側半導体チップ、６ａ…入出力端子、７…配線基板、１０…洗浄装置、１１…チャンバ室、１２…電極、２０…接合装置

Claims (4)

  1. 半導体チップがフリップチップ実装されてなる半導体装置の製造方法であって、
    前記フリップチップ実装による接続端子間の少なくとも一方に形成された半田バンプに対してプラズマを用いた洗浄を行う洗浄工程と、
    前記洗浄工程による洗浄後の半田バンプを加熱溶融して前記接続端子間の接合を行う接合工程とを含み、
    前記洗浄工程では、前記プラズマを用いた洗浄を、不活性ガスと還元性ガスとの混合ガス雰囲気中で行う
    ことを特徴とする半導体装置の製造方法。
  2. 前記洗浄工程に先立ち、当該洗浄工程での洗浄対象となる半田バンプを加熱して、当該半田バンプの表面における酸化膜を一定量成長させる加熱工程
    を含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記接合工程での前記接続端子間の接合にあたり、当該接続端子を律動させる律動工程
    を含むことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 半導体チップがフリップチップ実装されてなる半導体装置を製造するための製造装置であって、
    前記フリップチップ実装による接続端子間の少なくとも一方に形成された半田バンプに対してプラズマを用いた洗浄を行う洗浄手段と、
    前記洗浄工程による洗浄後の半田バンプを加熱溶融して前記接続端子間の接合を行う接合手段とを備え、
    前記洗浄手段は、前記プラズマを用いた洗浄を、不活性ガスと還元性ガスとの混合ガス雰囲気中で行うものである
    ことを特徴とする半導体装置の製造装置。
JP2005206398A 2005-07-15 2005-07-15 半導体装置の製造方法 Expired - Fee Related JP4577130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005206398A JP4577130B2 (ja) 2005-07-15 2005-07-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005206398A JP4577130B2 (ja) 2005-07-15 2005-07-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007027346A true JP2007027346A (ja) 2007-02-01
JP4577130B2 JP4577130B2 (ja) 2010-11-10

Family

ID=37787736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005206398A Expired - Fee Related JP4577130B2 (ja) 2005-07-15 2005-07-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4577130B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207805A (ja) * 2006-01-31 2007-08-16 Sony Corp 半導体装置の製造方法及び半導体装置
JP2011077193A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2012104817A (ja) * 2010-11-05 2012-05-31 Raytheon Co はんだ上での酸化物の生成を抑制する方法
WO2014115702A1 (ja) * 2013-01-24 2014-07-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
CN111727494A (zh) * 2018-02-14 2020-09-29 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107921A (ja) * 1990-08-28 1992-04-09 Matsushita Electric Ind Co Ltd プラズマクリーニング装置
JPH10224029A (ja) * 1997-02-05 1998-08-21 Sony Corp バンプ製造方法
JP2000117213A (ja) * 1998-10-13 2000-04-25 Matsushita Electric Ind Co Ltd プラズマ洗浄方法及び装置
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
JP2004134739A (ja) * 2002-10-12 2004-04-30 Samsung Electronics Co Ltd フリップチップの製造及び実装方法
JP2004281521A (ja) * 2003-03-13 2004-10-07 Seiko Instruments Inc 半導体装置の接合方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107921A (ja) * 1990-08-28 1992-04-09 Matsushita Electric Ind Co Ltd プラズマクリーニング装置
JPH10224029A (ja) * 1997-02-05 1998-08-21 Sony Corp バンプ製造方法
JP2000117213A (ja) * 1998-10-13 2000-04-25 Matsushita Electric Ind Co Ltd プラズマ洗浄方法及び装置
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
JP2004134739A (ja) * 2002-10-12 2004-04-30 Samsung Electronics Co Ltd フリップチップの製造及び実装方法
JP2004281521A (ja) * 2003-03-13 2004-10-07 Seiko Instruments Inc 半導体装置の接合方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207805A (ja) * 2006-01-31 2007-08-16 Sony Corp 半導体装置の製造方法及び半導体装置
JP2011077193A (ja) * 2009-09-29 2011-04-14 Toshiba Corp 半導体装置の製造方法
JP2012104817A (ja) * 2010-11-05 2012-05-31 Raytheon Co はんだ上での酸化物の生成を抑制する方法
US8844793B2 (en) 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder
US9132496B2 (en) 2010-11-05 2015-09-15 Raytheon Company Reducing formation of oxide on solder
WO2014115702A1 (ja) * 2013-01-24 2014-07-31 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6045610B2 (ja) * 2013-01-24 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9974191B2 (en) 2013-01-24 2018-05-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
CN111727494A (zh) * 2018-02-14 2020-09-29 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
CN111727494B (zh) * 2018-02-14 2023-09-08 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机

Also Published As

Publication number Publication date
JP4577130B2 (ja) 2010-11-10

Similar Documents

Publication Publication Date Title
JP4663165B2 (ja) 半導体装置およびその製造方法
JP4901933B2 (ja) 半導体装置の製造方法
JP2006179735A (ja) 半導体装置およびその製造方法
JP2008126272A (ja) 接続材料、接続材料の製造方法、および半導体装置
JP2003188294A (ja) 電子部品の製造方法
WO2001052316A1 (fr) Procede de montage de puce
JP2000349123A (ja) 半導体素子の実装方法
JP5031677B2 (ja) 接合構造体の製造方法
JP2005205418A (ja) 接合構造体の製造方法
JPWO2013108706A1 (ja) 半導体装置
JP4577130B2 (ja) 半導体装置の製造方法
JP3998484B2 (ja) 電子部品の接続方法
JP2001060602A (ja) フリップチップ実装構造及びその製造方法
JP3400408B2 (ja) フリップチップ実装方法
CN102543893B (zh) 半导体器件的制造方法
WO2002015258A1 (fr) Procede de fixation
JP4200273B2 (ja) 実装基板の製造方法
KR102142387B1 (ko) 2단계 플라즈마 처리에 의한 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체
JP3543573B2 (ja) 電子部品の実装方法およびチップの実装方法
JPH11307596A (ja) 低温接合方法
JP5070868B2 (ja) 半導体チップの実装方法
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
TWI440110B (zh) 半導體裝置之製造方法
KR102099430B1 (ko) 저온 구리 본딩 방법 및 이에 의한 구리 본딩이 이루어진 접합체
JP4434106B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees