JP2007027166A - Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor - Google Patents
Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor Download PDFInfo
- Publication number
- JP2007027166A JP2007027166A JP2005202643A JP2005202643A JP2007027166A JP 2007027166 A JP2007027166 A JP 2007027166A JP 2005202643 A JP2005202643 A JP 2005202643A JP 2005202643 A JP2005202643 A JP 2005202643A JP 2007027166 A JP2007027166 A JP 2007027166A
- Authority
- JP
- Japan
- Prior art keywords
- retainer ring
- diameter side
- polishing
- outer diameter
- inner diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は半導体装置の製造に関する技術であり、特に化学的機械的研磨(Chemical Mechanical Polishing:CMP)における研磨工程でのリテーナリングの交換ライフの延長に有効な技術である。 The present invention is a technique related to the manufacture of a semiconductor device, and particularly an effective technique for extending the replacement life of retainer rings in a polishing process in chemical mechanical polishing (CMP).
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。 The technology described below has been studied by the present inventors in completing the present invention, and the outline thereof is as follows.
半導体装置の製造に際して、半導体ウエハを平坦に精度良く研磨する工程が必要となる。特に、近年の半導体装置に対する高集積化の要請においては、益々その高度な平坦化の実現が欠かせない。かかる平坦化の技術としては、化学的機械的研磨技術が利用されている。 In manufacturing a semiconductor device, a process for polishing a semiconductor wafer flatly and accurately is required. In particular, in the recent demand for higher integration of semiconductor devices, it is indispensable to realize more advanced planarization. As the planarization technique, a chemical mechanical polishing technique is used.
かかる化学的機械的研磨では、ウエハ面内の研磨量の均一性が重要である。特に、半導体ウエハのエッジ部側における均一性の確保が問題となる。かかるエッジ部側における研磨量の均一性には、リテーナリング(リテーナとも言う)の表面形状が大きく影響している。半導体ウエハの研磨と一緒にリテーナリング表面も研磨されるため、半導体ウエハの保持に関するリテーナリングの凹凸が微妙に影響している。 In such chemical mechanical polishing, the uniformity of the polishing amount within the wafer surface is important. In particular, ensuring uniformity on the edge side of the semiconductor wafer is a problem. The uniformity of the polishing amount on the edge portion side is greatly influenced by the surface shape of the retainer ring (also called retainer). Since the retainer ring surface is polished together with the polishing of the semiconductor wafer, the unevenness of the retainer ring related to the holding of the semiconductor wafer has a delicate influence.
すなわち、リテーナリングのリング下面における凹凸の起伏と逆の起伏が、半導体ウエハのエッジ部に現れることとなる。そのため、リテーナリングには平面度管理が求められ、定期的な交換が必要となる。 That is, undulations opposite to the undulations on the lower surface of the retainer ring appear at the edge of the semiconductor wafer. Therefore, flatness management is required for the retainer ring, and periodic replacement is required.
特許文献1には、傾き調整手段を設けることで、リテーナリングに適当な勾配を付ける構成が開示されている。傾き調整手段は、リテーナリングホルダに設けられるねじ孔と、かかるねじ孔に螺合する調整ボルトと、リテーナリングの上面に面一となるように調整ボルトの先端に当接する当て板等から構成されている。この傾き調整手段により、リテーナリングの下面の内周側端縁と外周側端縁との高低差を、例えは0.1mmに調整することで、エッジ部の偏磨耗が効果的に防止できることが述べられている。
ところが、上記傾き調整手段を設けた技術においては、以下の課題があることを本発明者は見出した。 However, the present inventor has found that the technique provided with the tilt adjusting means has the following problems.
すなわち、上記の如く傾き調整手段は、リテーナリングホルダに設けた複数のねじ孔に螺合する調整ねじにより調整する機構であるが、実際には細かな機構であるため、その調整が十分に行えない場合が多い。また、リテーナリングに設ける傾き調整を、どの時期にどの程度行えばよいかについては全く記載されておらず、リテーナリング下面の傾きの高低差に基づくリテーナリングの調整が0.1mmであることが記載されているのみである。 That is, as described above, the tilt adjusting means is a mechanism that is adjusted by adjusting screws that are screwed into a plurality of screw holes provided in the retainer ring holder. However, since it is actually a fine mechanism, the adjustment can be sufficiently performed. Often not. Further, there is no description as to how much and how much the tilt adjustment provided on the retainer ring should be performed, and the retainer ring adjustment based on the difference in tilt of the lower surface of the retainer ring may be 0.1 mm. It is only described.
上記構成では、使用するリテーナリングの交換寿命については特段触れられてはいないが、リテーナリングの偏磨耗を防止することでその交換寿命は伸びることが予想される。しかし、リテーナリングの偏磨耗を防止するため、傾き調整手段でその都度調整することは、作業が複雑となり現場では容易に採用し難い。 In the above configuration, the replacement life of the retainer ring to be used is not particularly mentioned, but it is expected that the replacement life is extended by preventing uneven wear of the retainer ring. However, in order to prevent uneven wear of the retainer ring, adjusting each time with the tilt adjusting means is complicated and difficult to employ on site.
そこで、本発明者はもっと簡単な構成で、リテーナリングの交換寿命が延ばせないかと考えた。 Therefore, the present inventor considered that the replacement life of the retainer ring could be extended with a simpler configuration.
リテーナリングは半導体ウエハの研磨枚数に伴い、磨耗変形することが分かっている。そのため、エッジ部の研磨レートが変化し、半導体ウエハの面内における研磨量分布に差がでることとなる。すなわち、リテーナリング表面の偏磨耗により、半導体ウエハに与えるリテーナリング近傍のパッドの面圧が変化し、結果として半導体ウエハのエッジ部の研磨レートが変動するというものである。 It has been found that the retainer ring wears and deforms with the number of polished semiconductor wafers. For this reason, the polishing rate of the edge portion changes, and a difference occurs in the polishing amount distribution in the surface of the semiconductor wafer. That is, due to uneven wear of the retainer ring surface, the surface pressure of the pad near the retainer ring applied to the semiconductor wafer changes, and as a result, the polishing rate of the edge portion of the semiconductor wafer varies.
現状では、化学的機械的研磨装置のリテーナリングの交換寿命は、半導体ウエハ上の研磨量の均一性が悪化するのを判断基準として交換している。研磨量の均一性は、研磨枚数の増加に伴い変化するが、新品時はエッジ部の研磨レートは低く、交換時はその研磨レートが高くなる。そこで、交換時の研磨レートの高さがある値以上で、研磨量の均一性が規格外に外れる場合に、リテーナリングの交換が行われている。 At present, the replacement life of the retainer ring of the chemical mechanical polishing apparatus is exchanged based on the fact that the uniformity of the polishing amount on the semiconductor wafer deteriorates. The uniformity of the polishing amount changes with an increase in the number of polished sheets, but the polishing rate of the edge portion is low when it is new, and the polishing rate is high when it is replaced. Therefore, the retainer ring is replaced when the polishing rate at the time of replacement is higher than a certain value and the uniformity of the polishing amount is out of specification.
研磨枚数の増加に伴いエッジ部の研磨レートが高くなる理由は、リテーナリングの厚さ、およびパッド接触面の形状に依存している。特に、リテーナリングのパッド接触面の形状は、研磨ヘッドの特性により、内側の方が外側よりも多く磨耗するため、その断面は、略ハの字形に偏磨耗することが分かった。すなわち、内側が外側よりも磨耗した略ハの字形に変形することより、エッジ部のパッド面圧力が高くなり、結果としてエッジ部の研磨レートが高くなりエッジファーストとなるのである。 The reason why the polishing rate of the edge portion increases with the increase in the number of polishings depends on the thickness of the retainer ring and the shape of the pad contact surface. In particular, the shape of the pad contact surface of the retainer ring is worn more on the inner side than on the outer side due to the characteristics of the polishing head. That is, the inner surface is deformed into a substantially square shape that is worn more than the outer side, so that the pad surface pressure at the edge portion is increased, resulting in a higher polishing rate at the edge portion and edge first.
そこで、研磨量分布の規格が許す範囲で、リテーナリングの形状を当初から変形させておくことで、その交換寿命の延長が図れないかと考えた。 Therefore, it was considered that the replacement life could be extended by changing the shape of the retainer ring from the beginning within the range permitted by the polishing amount distribution standard.
本発明の目的は、半導体装置の製造に際して、化学的機械的研磨による研磨工程のリテーナリングの交換サイクルの延長を、リテーナリングの形状の観点から図ることにある。 An object of the present invention is to extend a retainer ring replacement cycle in a polishing process by chemical mechanical polishing when manufacturing a semiconductor device from the viewpoint of the shape of the retainer ring.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、リテーナリングの形状を、内径側が外径側より早く偏磨耗することを当初から想定して、予め、研磨当初から外径側から内径側に向けて厚くなるようにテーパを形成して、その交換寿命の延長を図った。 That is, assuming the shape of the retainer ring from the beginning that the inner diameter side wears out more quickly than the outer diameter side, in advance, forming a taper so as to become thicker from the outer diameter side toward the inner diameter side from the beginning of polishing, The replacement life was extended.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
本発明では、リテーナリングに当初から外径側から内径側に向けて漸次厚くなるテーパが設けられているため、リテーナリングの交換時期である内径側が外径側よりも磨耗するまでの時間が稼げる。結果として、リテーナリングの交換寿命の延長が図れる。 In the present invention, since the retainer ring is provided with a taper that gradually increases from the outer diameter side toward the inner diameter side from the beginning, it takes time to wear the inner diameter side, which is the replacement time of the retainer ring, from the outer diameter side. . As a result, the replacement life of the retainer ring can be extended.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof may be omitted.
本発明は、半導体ウエハの化学的機械的研磨による研磨技術に関するもので、特に、化学的機械的研磨装置のリテーナリングの交換寿命の延長を図ることができるものである。 The present invention relates to a polishing technique by chemical mechanical polishing of a semiconductor wafer, and in particular, can extend the replacement life of a retainer ring of a chemical mechanical polishing apparatus.
(実施の形態1)
先ず、本発明に係る半導体製造装置としての化学的機械的研磨装置について説明する。
(Embodiment 1)
First, a chemical mechanical polishing apparatus as a semiconductor manufacturing apparatus according to the present invention will be described.
図1は、化学的機械的研磨装置の概要を模式的に示す断面説明図である。図2(a)は化学的機械的研磨装置の研磨ヘッドを模式的に示す断面図であり、(b)は(a)に示すリテーナリングのパッド側から見た平面図であり、(c)は(a)の丸で囲んだリテーナリング部分の拡大図である。 FIG. 1 is an explanatory cross-sectional view schematically showing an outline of a chemical mechanical polishing apparatus. FIG. 2A is a cross-sectional view schematically showing a polishing head of a chemical mechanical polishing apparatus, FIG. 2B is a plan view seen from the pad side of the retainer ring shown in FIG. (A) is the enlarged view of the retainer ring part enclosed with the circle of (a).
化学的機械的研磨装置(CMP装置)10は、図1に示すように、モータ11により回転させられる定盤12に研磨パッド13が設けられている。研磨パッド13の表面に対して、モータ14により回転する研磨ヘッド20に半導体ウエハWの研磨面が対面配置されている。
As shown in FIG. 1, the chemical mechanical polishing apparatus (CMP apparatus) 10 is provided with a
併せて、研磨パッド13の上方にはノズル15が設けられ、スラリーSが研磨パッド13の表面に供給されるようになっている。このようにして研磨パッド13の表面に供給されたスラリーSを用いて、研磨パッド13の研磨面に対面配置された半導体ウエハWの研磨面を互いに回転させながら半導体ウエハWの研磨面の平坦化を行う。
In addition, a
研磨ヘッド20は、図2(a)に示すように、ハウジングハブ21、ハウジングプレート22、ベース取り付け部23、リテーナリング24、ゴム膜等のような可撓膜25等から構成されている。ハウジングハブ21等には、モータ14により回転する回転軸への取り付けが可能な取り付け孔16が設けられている。かかる構成では、半導体ウエハWは、可撓膜25で構成されたマウント面25aに真空吸着され、併せてリテーナリング24により研磨中に外れないように保持されている。
As shown in FIG. 2A, the
かかる状態で、半導体ウエハWは、その研磨面が研磨パッド13に押し付けられている。研磨パッド13面から見たリテーナリング24の様子を、図2(b)に示した。
In this state, the polishing surface of the semiconductor wafer W is pressed against the
リテーナリング24は、図2(c)にその部分拡大図を示すように、外径側26から内径側27に向けて漸次板圧が厚くなるように形成されている。すなわち、リテーナリング24は、これまでの平面フラットな形状とは異なり、パッド13面に対して接触する面が、リテーナリング24の外径側26から内径側27に向けて板厚が厚くなるようにテーパが設けられているのである。このように、本実施の形態で述べるリテーナリング24は、当初から、外径側26と内径側27との厚みが異なるように形成されている。
The
図2(c)に示す場合には、当初から、外径側26の一番板厚が薄い個所と、内径側の一番板厚が厚い個所とは、例えば、50μm以上、100μm以下の高低差の勾配が設けられている。このようにパッド13に面する側が、外径側26より内径側27の方が板厚が厚く形成されたリテーナリング24が、ベース取り付け部23に取り付けられている。
In the case shown in FIG. 2 (c), from the beginning, the portion with the smallest plate thickness on the
一方、ベース取り付け部23のリテーナリング取り付け面23aは、テーパが設けられていない水平面に形成されている。そこで、リテーナリング24のベース取り付け面24aも水平面に形成されているので、ベース取り付け部23にリテーナリング24を取り付けた状態では、パッド13面に対して、外径側26から内径側27に向けて漸次板厚が厚くなるようにテーパが設けられることとなる。
On the other hand, the retainer
リテーナリング24のベース取り付け部23への取り付け手段は、ベース取り付け部23に確実に取り付けられ、且つ取り付け部がリテーナリング24の表面24bに出ないものであれば原則採用できる。例えば、接着剤を介して取り付けても、あるいはねじ止めのような機械的な手段を用いても一向に構わない。因みに、図2(c)に示す場合には、接着剤を介して取り付けた例を示した。
As a means for attaching the
かかる構成のリテーナリング24は、例えば、PPS、PEEK、PET、ポリエチレン、ポリプロピレン、PFA、PTFE等の樹脂が使用できる。
For the
また、外径側26から内径側27に向けて設けるテーパの勾配は、上記の如く、例えば、50μm以上、100μm以下に設定すればよい。本発明者の検討では、高低差が50μm未満の場合には、テーパを付けた効果が確実に把握できず、誤差の範囲内に入る場合がある。また、高低差が100μmを越える場合には、研磨量の均一性という観点から、規格外となる場合も想定される。そこで、50μm以上、100μm以下に設定すれば、安定に研磨できることが確認され好ましいことが分かった。
The taper slope provided from the
かかる構成を採用することで、リテーナリング24の交換寿命は、確実に延長させることができる。すなわち、図3(a)に示すように、当初は外径側26から内径側27に向けて漸次板厚が厚くなるように、例えば、50μm〜100μmのテーパが設けられており、かかる構成で化学的機械的研磨が開始される。
By adopting such a configuration, the replacement life of the
図3(a)に示す状態で化学的機械的研磨が開始され、研磨開始後ある程度の時間が経過すると、図3(b)に示すように化学的機械的研磨の傾向である内径側27が外径側26より偏磨耗され、リテーナリング24の表面が平らになる瞬間が訪れる。すなわち、当初付けていた内径側27の厚みが、研磨の進行と共に漸次解消され、ついにはフラットになるのである。
When chemical mechanical polishing is started in the state shown in FIG. 3 (a) and a certain amount of time has elapsed after the start of polishing, the
この状態は、これまでの平面フラットなリテーナリングを装着した状態と同じであり、リテーナリング24の交換寿命は、図3(a)から(b)に至るまでの時間延びたこととなる。
This state is the same as the state in which the flat flat retainer ring is mounted so far, and the replacement life of the
このようにして図3(b)の状態になったリテーナリング24は、さらに研磨を続けると、図3(c)に示すように、外径側26より内径側27が偏磨耗し始める。例えば、偏磨耗の状況が、外径側26の板厚が内径側27よりも30μm以上、50μm未満であれば、まだ研磨量の均一性が規格内で確保され十分に使用できる状態である。いわゆる安定領域にある状態である。
When the
その後、さらに研磨を続行すると、図3(d)に示すように、偏磨耗が酷くなり、外径側26の方が内径側27よりも板厚が50μm以上と厚くなる。かかる板厚に到達すると、研磨量の均一性が規格から外れることとなる。この時点で、リテーナリング24の交換が行われる。すなわち、エッジ部の研磨レートが増大して、エッジファーストの状態となったとき、リテーナリング24の交換寿命となるのである。
Thereafter, when the polishing is further continued, as shown in FIG. 3D, uneven wear becomes severe, and the
図4(a)〜(c)には、これまでの化学的機械的研磨装置のリテーナリング30の様子を示した。すなわち、図4(a)に示すように、リテーナリング30の装着時には、リテーナリング30の表面はフラットな状態である。かかる状態から化学的機械的研磨が開始され、図4(b)に示すように、外径側26側より内径側27が偏磨耗する。その後、図4(c)に示すように、内径側27が50μm以上偏磨耗した状態で、リテーナリング30の交換が行われる。
4A to 4C show the state of the
尚、図3(a)〜(d)、4(a)〜(c)では、半導体ウエハWのエッジ部側に、パッド13面から受ける面圧が漸次研磨の進行するにつれて高くなる様子を、矢印aで示している。矢印aが太い程、面圧が高くなっている。
3A to 3D and 4A to 3C, the surface pressure received from the
このようにこれまでのリテーナリング30の交換時期は、当初の装着状態が平面フラットな状態からのスタートであったが、本発明では、偏磨耗を予め考慮してその分を上乗せした状態からのスタートであるため、その分交換寿命を延ばすことができるようになった。因みに、交換時期の判断はこれまで通りである。
Thus, the replacement time of the
かかる交換寿命の延長効果は、例えば、図5のウエハ中心から半径方向の研磨レートのプロファイルを見ても明らかである。これまでのリテーナリング30の交換寿命を示す矢印より、リテーナリング24(提案品)の交換寿命を示す矢印の方が長くなっていることが分かる。
The effect of extending the exchange life is apparent from, for example, the profile of the polishing rate in the radial direction from the wafer center in FIG. It can be seen that the arrow indicating the replacement life of the retainer ring 24 (proposed product) is longer than the arrow indicating the replacement life of the
次に上記リテーナリング24の構成を有する化学的機械的研磨装置10を用いて、半導体装置を製造する場合について説明する。
Next, a case where a semiconductor device is manufactured using the chemical
上記構成の化学的機械的研磨装置10を用いた化学的機械的研磨工程は、プロセスのSTI(shallow trench isolation)の埋め込み絶縁膜の形成、層間絶縁膜の平坦化、Wプラグの形成、Cuダマシンの形成等のメタルCMP等で利用される。このように半導体装置の製造プロセスでは、種々の場面で化学的機械的研磨は利用されているが、特に、酸化膜工程の研磨等の研磨時間が長く高い研磨レートが必要な工程で、本発明の交換寿命の延長効果が顕著に感得される。
The chemical mechanical polishing step using the chemical
そこで、以下の説明では、STIの素子間分離絶縁膜の構成で用いるSiO2の研磨工程を例に挙げて説明する。先ず、図6の半導体装置の製造方法を示すフロー図に示すように、ステップS100で半導体ウエハのSTI溝形成工程が施される。すなわち、シリコンのウエハを洗浄後、酸化炉で高温スチームに晒し、所要の膜厚のSiO2を形成する。その後、シランガスとアンモニアガスを用いて化学気相成長法(CVD:chemical vapor deposition)でシリコン窒化膜を形成する。 Therefore, in the following description, the SiO 2 polishing process used in the configuration of the STI inter-element isolation insulating film will be described as an example. First, as shown in the flowchart showing the method of manufacturing the semiconductor device of FIG. 6, a STI groove forming step of the semiconductor wafer is performed in step S100. That is, after cleaning a silicon wafer, it is exposed to high temperature steam in an oxidation furnace to form SiO 2 having a required film thickness. Thereafter, a silicon nitride film is formed by chemical vapor deposition (CVD) using silane gas and ammonia gas.
その後、シリコン窒化膜の上にフォトレジスト膜を形成し、フォトリソグラフィー工程により、ICの回路パターンが焼き付けられているレチクルを用いてレジストパターンを形成する。レジストパターンをマスクにして、シリコン窒化膜とシリコン酸化膜とを順次ドライエッチングで除去し、シリコン基板表面にSTI溝を形成する。 Thereafter, a photoresist film is formed on the silicon nitride film, and a resist pattern is formed by a photolithography process using a reticle onto which an IC circuit pattern is baked. Using the resist pattern as a mask, the silicon nitride film and the silicon oxide film are sequentially removed by dry etching to form STI grooves on the silicon substrate surface.
その後、ステップS200の埋め込み用絶縁酸化膜の形成工程に移る。先ず、酸素プラズマで残っているレジストをアッシングし、洗浄して除去し、さらに高温スチームで熱酸化してSTIの内壁の表面にSiO2を形成する。その後、シランガスと酸化ガスとを用いた化学気相成長法で、STI埋め込み用の厚い絶縁酸化膜を形成する。 Thereafter, the process proceeds to the step of forming a buried insulating oxide film in step S200. First, the remaining resist with oxygen plasma is ashed, washed and removed, and further thermally oxidized with high-temperature steam to form SiO 2 on the surface of the inner wall of the STI. Thereafter, a thick insulating oxide film for STI filling is formed by chemical vapor deposition using silane gas and oxidizing gas.
ステップS300で、STI埋め込み用の絶縁酸化膜を化学的機械的研磨により研磨し、平坦化する。研磨に使用する化学的機械的研磨装置10においては、マウント面25aに真空吸着させた半導体ウエハWが研磨中外れないようにするリテーナリング24を、研磨当初から、外径側26から内径側27に向かって、板厚が漸次厚くテーパに形成されたものを使用する。
In step S300, the insulating oxide film for embedding STI is polished by chemical mechanical polishing and planarized. In the chemical
かかる状態で、図3(a)に示すように、化学的機械的研磨を開始する。所要の研磨枚数をこなす内に、図3(b)に示すように、リテーナリング24は偏磨耗して外径側26より内径側27が板厚が薄くなり、リテーナリング24のパッド13表面へ接触する面がフラットになる。さらに、研磨を続けると、図3(d)に示すように、外径側26より内径側27が50μmも薄くなり、その時点でリテーナリング24の交換を行う。外径側26が内径側27に向けて、板厚が漸次厚くなるようにテーパが形成されたリテーナリング24に交換して、前記STIの埋め込み用絶縁酸化膜の平坦化を続行する。
In such a state, as shown in FIG. 3A, chemical mechanical polishing is started. As shown in FIG. 3 (b), the
このように所要の枚数のSTIの埋め込み用絶縁酸化膜の平坦化が終了した時点で、ステップS400に示すように、半導体ウエハWにさらなる所要の工程が施されて、半導体装置の製造が行われることとなる。 When the planarization of the required number of STI buried insulating oxide films is completed in this manner, as shown in step S400, the semiconductor wafer W is subjected to further required processes to manufacture the semiconductor device. It will be.
(実施の形態2)
本実施の形態では、前記実施の形態1とは異なり、図7(a)に示すように、ベース取り付け部23のリテーナリング取り付け面23aにテーパが設けられている。外径側28から内径側29に向けて、漸次厚みが増すようなテーパが設けられている。例えば、50μm以上、100μm以下の勾配を設けておけばよい。
(Embodiment 2)
In the present embodiment, unlike the first embodiment, as shown in FIG. 7A, the retainer
一方、リテーナリング31の構成は、これまでのものと同様に構成され、平面フラットに形成されている。かかる構成のリテーナリング31を、リテーナリング取り付け面23aに接着剤を介して接着すると、リテーナリング31の外径側26から内径側27に向けて漸次厚くなるテーパが設けられることとなる。例えは、50μm以上、100μm以下のテーパを容易に付けることができる。
On the other hand, the structure of the
リテーナリング31のリテーナリング取り付け面23aへの取り付け手段は、上記接着剤によらず、ねじ止め等の機械的手段で取り付けても構わない。
The attachment means of the
かかる構成を採用すれば、消耗品としてのリテーナリング31の構成は、これまでと同様に平面フラットな形状のままで済ませることができ、リテーナリング31に関しては新たな型起こし等の対策が不要となる。
By adopting such a configuration, the configuration of the
尚、ベース取り付け部23のリテーナリング取り付け面23aに設けるテーパを、内径側29の方が外径側28より漸次薄くなるように構成することもできる。この場合には、リテーナリング32の構成を、図7(b)に示すように、内径側27から外径側26に向けて略凸形に形成しておけばよい。
The taper provided on the retainer
(実施の形態3)
本実施の形態では、リテーナリング33は、ベース取り付け部23との間に、Oリング等の介在物を介して取り付けられている。図8に示すように、ベース取り付け部23のリテーナリング取り付け面23aには、外径側28と内径側29とにそれぞれOリング41、42のOリング取り付け溝が設けられている。Oリング取り付け溝は、内径側29の方が太く、外径側28の方が細く形成されている。
(Embodiment 3)
In the present embodiment, the
一方、ベース取り付け部23に取り付けるリテーナリング33は、平面フラットに形成され、ベース取り付け面33a側には、ベース取り付け部23に設けたと同様のOリング取り付け溝が設けられている。
On the other hand, the
かかる構成のOリング取り付け溝は、Oリング41、42を介在させた場合に、ベース取り付け部23とリテーナリング33との間に、外径側26より内径側27の方が大きな隙間があくように構成されている。
In the O-ring mounting groove having such a configuration, when the O-
このように太いOリング41を内径側27に、細いOリング42を外径側26に介在させて、ベース取り付け部23とリテーナリング33と接合すると、外径側26から内径側27に向けて漸次低くなるようにリテーナリング33が斜めに取り付けられることとなる。リテーナリング33の取り付けテーパを、Oリング41、42の太さを加減することで調整することができ、例えば、50μm以上、100μm以下に設定することもできる。
When the thick O-
尚、ベース取り付け部23とリテーナリング33とを、上記のようにOリング41、42を介して取り付けると、取り付け面へのスラリー侵入の防止効果も得られることが分かった。
In addition, when the
また、上記構成ではOリング41、42を介在物として採用したが、Oリング以外の介在物を介在させて、平面フラットなリテーナリングを外径側26から内径側27に向けて、漸次低くなるように斜めに取り付けても構わない。
In the above configuration, the O-
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、ベース取り付け部へのリテーナリングの取り付けに際して、前記実施の形態では、リテーナリング取り付け面とベース取り付け面とは双方が平面構成であったが、両者を互いにかみ合う段差を設けて面構成として、より確実に両者の固定が行えるようにしても構わない。 For example, when the retainer ring is attached to the base attachment portion, in the above-described embodiment, both the retainer ring attachment surface and the base attachment surface have a planar configuration. You may make it possible to fix both more reliably.
本発明は、半導体の製造技術で用いる化学的機械的研磨の分野で利用できる。 The present invention can be used in the field of chemical mechanical polishing used in semiconductor manufacturing technology.
10 化学的機械的研磨装置
11 モータ
12 定盤
13 研磨パッド
14 モータ
15 ノズル
16 取り付け孔
20 研磨ヘッド
21 ハウジングハブ
22 ハウジングプレート
23 ベース取り付け部
23a リテーナリング取り付け面
24 リテーナリング
24a ベース取り付け面
24b 表面
25 可撓膜
25a マウント面
26 外径側
27 内径側
28 外径側
29 内径側
30 リテーナリング
31 リテーナリング
32 リテーナリング
33 リテーナリング
33a ベース取り付け面
41 Oリング
42 Oリング
a 矢印
S スラリー
S100 ステップ
S200 ステップ
S300 ステップ
S400 ステップ
DESCRIPTION OF
Claims (5)
前記研磨工程では、前記半導体ウエハの周縁に設けるリテーナリングは、新規なリテーナリング取り付け時点においてパッド面に対して、外径側から内径側に向けて厚く形成されており外径側の下面の高さが内径側の下面の高さより高く設定されていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a polishing step by chemical mechanical polishing of a semiconductor wafer,
In the polishing step, the retainer ring provided on the periphery of the semiconductor wafer is formed thicker from the outer diameter side to the inner diameter side with respect to the pad surface at the time of the new retainer ring attachment, and the height of the lower surface on the outer diameter side is increased. Is set higher than the height of the lower surface on the inner diameter side.
前記研磨工程では、前記半導体ウエハの周縁に設けるリテーナリングは、研磨当初からパッド面に対して、外径側から内径側に向けて、50μm以上、100μm以下の範囲で厚くなるようにテーパが設けられていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a polishing step by chemical mechanical polishing of a semiconductor wafer,
In the polishing step, the retainer ring provided on the peripheral edge of the semiconductor wafer is tapered so as to become thicker in the range of 50 μm to 100 μm from the outer diameter side to the inner diameter side with respect to the pad surface from the beginning of polishing. A method for manufacturing a semiconductor device, wherein:
前記研磨工程では、前記半導体ウエハの周縁に設けるリテーナリングを取り付けるベース部のリテーナリング取り付け面には、研磨当初から、外径側から内径側に向けて漸次厚くなるテーパが設けられていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a polishing step by chemical mechanical polishing of a semiconductor wafer,
In the polishing step, the retainer ring mounting surface of the base portion to which the retainer ring provided on the periphery of the semiconductor wafer is attached has a taper that gradually increases from the outer diameter side toward the inner diameter side from the beginning of polishing. A method of manufacturing a semiconductor device.
前記研磨工程では、前記半導体ウエハの周縁に設けるリテーナリングを取り付けるベース部に対して、内径側が外径側より厚い介在物を介して、前記リテーナリングが取り付けられていることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a polishing step by chemical mechanical polishing of a semiconductor wafer,
In the polishing step, the retainer ring is attached to the base portion to which the retainer ring provided on the peripheral edge of the semiconductor wafer is attached via an inclusion whose inner diameter side is thicker than the outer diameter side. Manufacturing method.
前記半導体製造装置では、前記半導体ウエハの周縁に設けるリテーナリングは、研磨当初からパッド面に対して、外径側から内径側に向けて漸次厚くなるテーパが設けられていることを特徴とする半導体製造装置。 A semiconductor manufacturing apparatus for polishing a semiconductor wafer by chemical mechanical polishing,
In the semiconductor manufacturing apparatus, the retainer ring provided on the periphery of the semiconductor wafer is provided with a taper that gradually increases from the outer diameter side toward the inner diameter side with respect to the pad surface from the beginning of polishing. Manufacturing equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202643A JP2007027166A (en) | 2005-07-12 | 2005-07-12 | Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202643A JP2007027166A (en) | 2005-07-12 | 2005-07-12 | Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027166A true JP2007027166A (en) | 2007-02-01 |
Family
ID=37787598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005202643A Pending JP2007027166A (en) | 2005-07-12 | 2005-07-12 | Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027166A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100928450B1 (en) * | 2009-03-12 | 2009-11-26 | 에스엠21씨(주) | Template assembly for cmp system of silicon wafer for semiconductor |
US9539696B2 (en) | 2013-12-26 | 2017-01-10 | Kabushiki Kaisha Toshiba | Retainer ring, polish apparatus, and polish method |
JP2017074639A (en) * | 2015-10-14 | 2017-04-20 | 株式会社荏原製作所 | Substrate holding device, substrate polishing device, and manufacturing method of substrate holding device |
CN110732953A (en) * | 2019-10-31 | 2020-01-31 | 惠州市嘉圣德电子有限公司 | speaker plastic blank pressing grinding device for production and processing |
JP2020110909A (en) * | 2019-01-11 | 2020-07-27 | 株式会社ブイ・テクノロジー | Polishing head and polishing device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001025963A (en) * | 1999-06-24 | 2001-01-30 | Samsung Electronics Co Ltd | Retaining ring for chemical mechanical polishing and its usage |
JP2005011999A (en) * | 2003-06-19 | 2005-01-13 | Tokyo Seimitsu Co Ltd | Workpiece holding head and polishing apparatus having the same |
WO2005049274A2 (en) * | 2003-11-13 | 2005-06-02 | Applied Materials, Inc. | Retaining ring with shaped surface |
-
2005
- 2005-07-12 JP JP2005202643A patent/JP2007027166A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001025963A (en) * | 1999-06-24 | 2001-01-30 | Samsung Electronics Co Ltd | Retaining ring for chemical mechanical polishing and its usage |
JP2005011999A (en) * | 2003-06-19 | 2005-01-13 | Tokyo Seimitsu Co Ltd | Workpiece holding head and polishing apparatus having the same |
WO2005049274A2 (en) * | 2003-11-13 | 2005-06-02 | Applied Materials, Inc. | Retaining ring with shaped surface |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100928450B1 (en) * | 2009-03-12 | 2009-11-26 | 에스엠21씨(주) | Template assembly for cmp system of silicon wafer for semiconductor |
US9539696B2 (en) | 2013-12-26 | 2017-01-10 | Kabushiki Kaisha Toshiba | Retainer ring, polish apparatus, and polish method |
JP2017074639A (en) * | 2015-10-14 | 2017-04-20 | 株式会社荏原製作所 | Substrate holding device, substrate polishing device, and manufacturing method of substrate holding device |
KR20170044045A (en) | 2015-10-14 | 2017-04-24 | 가부시키가이샤 에바라 세이사꾸쇼 | Substrate holding device, substrate polishing device and method of manufacturing the substrate holding device |
US10486284B2 (en) | 2015-10-14 | 2019-11-26 | Ebara Corporation | Substrate holding device, and substrate polishing apparatus |
US11478895B2 (en) | 2015-10-14 | 2022-10-25 | Ebara Corporation | Substrate holding device, substrate polishing apparatus, and method of manufacturing the substrate holding device |
JP2020110909A (en) * | 2019-01-11 | 2020-07-27 | 株式会社ブイ・テクノロジー | Polishing head and polishing device |
JP7343886B2 (en) | 2019-01-11 | 2023-09-13 | 株式会社ブイ・テクノロジー | Polishing head and polishing device |
CN110732953A (en) * | 2019-10-31 | 2020-01-31 | 惠州市嘉圣德电子有限公司 | speaker plastic blank pressing grinding device for production and processing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11552041B2 (en) | Chemical mechanical polishing for hybrid bonding | |
US7393759B2 (en) | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device | |
KR20000006580A (en) | Method for fabricating semiconductor device | |
TWI845333B (en) | Retaining ring for cmp | |
JP4824210B2 (en) | Structure of CMP pad and manufacturing method thereof | |
JP2007027166A (en) | Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor | |
JP2003303793A (en) | Polishing equipment and method for manufacturing semiconductor device | |
US20080064308A1 (en) | Polishing apparatus and manufacturing method of an electronic apparatus | |
KR100564125B1 (en) | Polishing element, cmp polishing device and production method for semiconductor device | |
TW202108295A (en) | Chemical mechanical planarization tool | |
JP2008238367A (en) | Polishing method, polishing device and manufacturing method of semiconductor device | |
JP2000156360A (en) | Manufacture of semiconductor device | |
JP2010040993A (en) | Semiconductor device fabricating method, and semiconductor fabricating device | |
JP2008226935A (en) | Manufacturing method of semiconductor device | |
JP4630778B2 (en) | Alignment mark formation method | |
JP2005177897A (en) | Polishing method, polishing device, and method of manufacturing semiconductor device | |
WO2004001829A1 (en) | Polishing body, polishing device, semiconductor device, and method of manufacturing semiconductor device | |
JP2003311539A (en) | Polishing method, polishing apparatus, and method for producing semiconductor device | |
JP2001212752A (en) | Polishing body, polishing device, semiconductor device manufacturing method and semiconductor device | |
TWI589400B (en) | Carrier head with shims | |
JP2007305745A (en) | Polishing object, polishing device, device manufacturing method using the same, and semiconductor device manufactured through the method | |
JP2004296600A (en) | Method for producing semiconductor device | |
JPWO2004105113A1 (en) | Polishing body for CMP polishing, CMP polishing apparatus, CMP polishing method, and method for manufacturing semiconductor device | |
JP2008036735A (en) | Polishing pad, polishing device, polishing method | |
JP2008227413A (en) | Cmp method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |