Nothing Special   »   [go: up one dir, main page]

JP2007019154A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2007019154A
JP2007019154A JP2005197440A JP2005197440A JP2007019154A JP 2007019154 A JP2007019154 A JP 2007019154A JP 2005197440 A JP2005197440 A JP 2005197440A JP 2005197440 A JP2005197440 A JP 2005197440A JP 2007019154 A JP2007019154 A JP 2007019154A
Authority
JP
Japan
Prior art keywords
chip
stage
semiconductor chip
lead
covering lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005197440A
Other languages
Japanese (ja)
Other versions
JP4742706B2 (en
Inventor
Toshinao Suzuki
利尚 鈴木
Hiroshi Saito
博 斉藤
Masayoshi Omura
昌良 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005197440A priority Critical patent/JP4742706B2/en
Priority to TW095108588A priority patent/TWI303094B/en
Priority to KR1020077023360A priority patent/KR20070116097A/en
Priority to PCT/JP2006/305060 priority patent/WO2006098339A1/en
Priority to US11/908,590 priority patent/US20090230487A1/en
Priority to EP06729094A priority patent/EP1860694A1/en
Publication of JP2007019154A publication Critical patent/JP2007019154A/en
Application granted granted Critical
Publication of JP4742706B2 publication Critical patent/JP4742706B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Measuring Fluid Pressure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve manufacturing efficiency and reduce manufacturing cost in a semiconductor device which is provided with semiconductor chips such as a sound pressure sensor chip or the like. <P>SOLUTION: The semiconductor device 1 is provided with a nearly plate-like stage 3 wherein a chip penetrating hole 3c penetrating in the direction of thickness; a semiconductor chip 7 which is fixed on one surface 3a of the stage 3 to cover the chip penetrating hole 3c; a lead 5 electrically connected with the semiconductor chip 7; a chip covering body 13 which is provided on the surface 3a of the stage 3 to cover the semiconductor chip 7; and a resin mold 17 which integrally fixes the stage 3, the lead 5, and the chip covering body 13 so that a first space 33 may be formed between the semiconductor chip 7 and itself by means of the chip covering body 13 while the lead 5 is being exposed outward. Furthermore, a second space 43 is formed in a resin mold 15 so that the chip penetrating hole 3c may be communicated with the outside of the resin mold 17 from the other surface 3b of the stage 3. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device including a semiconductor chip such as a sound pressure sensor chip and a pressure sensor chip, and a manufacturing method thereof.

従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、可動部分を有する半導体チップを回路基板の表面に実装している（例えば、特許文献１参照。）。このため、この種の半導体装置では、半導体チップを中空空間に配すると共に外部空間と連通させる必要がある。この従来の半導体装置では、半導体チップを搭載した回路基板の表面にカバーを被せて前記中空空間を形成している。このカバーには、外部空間と連通する開口部が形成されている。   Conventionally, in a semiconductor device such as a silicon microphone or a pressure sensor, a semiconductor chip having a movable part such as a sound pressure sensor chip or a pressure sensor chip is mounted on the surface of a circuit board (see, for example, Patent Document 1). ). For this reason, in this type of semiconductor device, it is necessary to arrange the semiconductor chip in the hollow space and to communicate with the external space. In this conventional semiconductor device, the hollow space is formed by covering a surface of a circuit board on which a semiconductor chip is mounted. The cover has an opening communicating with the external space.

ところで、音圧センサチップや圧力センサチップ等の半導体チップは、可動部分として音響等の圧力変動を検出するダイヤフラムを備えている。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空間が形成されることになる。ここで、ダイヤフラムを振動させて前記圧力変動を正しく検出するためには、前記空間として十分な大きさを確保する必要があり、また、前記空間の大きさは、半導体チップの特性に応じて変更する必要がある。従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、前記空間を確保している。
特表２００４―５３７１８２号公報 By the way, a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip includes a diaphragm for detecting pressure fluctuations such as sound as a movable part. In a state where this type of semiconductor chip is arranged on the surface of the circuit board, a space is formed between the diaphragm and the surface of the circuit board. Here, in order to correctly detect the pressure fluctuation by vibrating the diaphragm, it is necessary to secure a sufficient size as the space, and the size of the space is changed according to the characteristics of the semiconductor chip. There is a need to. In the conventional semiconductor device, the space is ensured by forming a recess recessed from the surface of the circuit board.
Special Table 2004-537182

しかしながら、上記従来の半導体装置においては、半導体チップの特性に応じて回路基板に形成される凹部のサイズを変更する必要があるため、回路基板の製造が面倒となり、半導体装置の製造効率が低下すると共に、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図ることができる半導体装置及びその製造方法を提供することを目的としている。 However, in the conventional semiconductor device described above, since it is necessary to change the size of the recess formed in the circuit board in accordance with the characteristics of the semiconductor chip, the manufacturing of the circuit board becomes troublesome and the manufacturing efficiency of the semiconductor device decreases. At the same time, the manufacturing cost of the semiconductor device may increase.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a semiconductor device and a method for manufacturing the same that can improve manufacturing efficiency and reduce manufacturing costs.

上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、前記チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定した樹脂モールド部とを備え、前記チップ用貫通孔が前記ステージ部の他方の表面側から前記樹脂モールド部の外方に連通するように、前記樹脂モールド部に中空の第２の空洞部が形成されていることを特徴とする半導体装置を提案している。 In order to solve the above problems, the present invention proposes the following means.
According to the first aspect of the present invention, there is provided a substantially plate-like stage portion in which a chip through-hole penetrating in the thickness direction is formed, and a semiconductor fixed to one surface of the stage portion so as to cover the chip through-hole. A chip, a lead disposed around the stage portion and electrically connected to the semiconductor chip, a chip covering lid disposed on one surface of the stage portion so as to cover the semiconductor chip, The stage portion, the lead, and the chip covering lid so as to provide a hollow first cavity with the semiconductor chip via the chip covering lid with the lead exposed to the outside. A resin mold part integrally fixed to the chip, and a hollow second hole is formed in the resin mold part so that the chip through-hole communicates with the outside of the resin mold part from the other surface side of the stage part. It proposes a semiconductor device, wherein a cavity is formed.

本発明に係る半導体装置によれば、上述した半導体チップが、ダイヤフラムを備える音圧センサチップや圧力センサチップ等からなる場合には、音響等の圧力変動が外方から開口部、第２の空洞部及びステージ部のチップ用貫通孔を介してダイヤフラムに到達した際に、この圧力変動に基づいて半導体チップのダイヤフラムが振動することで、前記圧力変動を検出することができる。
そして、チップ被覆蓋体及びステージ部により画定される第１の空洞部の容積は、ステージ部の設計を変更することなく、チップ被覆蓋体のみの形状や大きさに応じて容易に変更することができる。したがって、第１の空洞部の容積を十分に確保することができ、ダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。 According to the semiconductor device of the present invention, when the above-described semiconductor chip is composed of a sound pressure sensor chip, a pressure sensor chip, or the like provided with a diaphragm, pressure fluctuations such as sound are generated from the outside to the opening and the second cavity. When the diaphragm reaches the diaphragm via the chip through-holes of the part and the stage part, the pressure fluctuation can be detected by vibrating the diaphragm of the semiconductor chip based on the pressure fluctuation.
The volume of the first cavity defined by the chip cover lid and the stage part can be easily changed according to the shape and size of the chip cover lid only without changing the design of the stage part. Can do. Therefore, the volume of the first cavity portion can be sufficiently secured, and the pressure change of the first cavity portion based on the vibration of the diaphragm can be suppressed small. For this reason, the diaphragm of a semiconductor chip can vibrate correctly with respect to pressure vibrations such as sound from the outside without being affected by the pressure change of the first cavity.

請求項２に係る発明は、請求項１に記載の半導体装置において、前記第２の空洞部が、前記ステージ部の他方の表面を覆うステージ被覆蓋体により形成され、該ステージ被覆蓋体が、前記第２の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置を提案している。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the second cavity is formed by a stage covering lid that covers the other surface of the stage portion, and the stage covering lid is The semiconductor device is provided with an opening that exposes the second cavity to the outside of the resin mold part.

この発明に係る半導体装置によれば、ステージ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。そして、半導体チップ及びチップ用貫通孔が開口部を介して外方に直接露出しないように、チップ用貫通孔及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第２の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。   According to the semiconductor device of the present invention, it is possible to easily change the position of the opening portion with respect to the stage portion and the semiconductor chip without increasing the manufacturing cost of the semiconductor device only by changing the shape of the stage covering lid. . Then, the chip through hole and the opening are arranged so as not to overlap in the thickness direction of the stage so that the semiconductor chip and the chip through hole are not directly exposed to the outside through the opening. Thus, even if dust or water droplets enter the second cavity from the outside through the opening, it is possible to easily prevent these dust or water droplets from reaching the semiconductor chip directly.

請求項３に係る発明は、厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、前記チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記ステージ部の他方の表面に配されたステージ被覆蓋体と、前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、かつ、前記ステージ被覆蓋体を介して前記他方の表面との間に中空の第２の空洞部を設けるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定した樹脂モールド部とを備え、前記チップ被覆蓋体が、前記第１の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置を提案している。   According to a third aspect of the present invention, there is provided a substantially plate-like stage portion in which a chip through-hole penetrating in the thickness direction is formed, and a semiconductor fixed to one surface of the stage portion so as to cover the chip through-hole. A chip, a lead disposed around the stage portion and electrically connected to the semiconductor chip, a chip covering lid disposed on one surface of the stage portion so as to cover the semiconductor chip, The chip with the stage covering lid disposed on the other surface of the stage portion so as to cover the other surface of the stage portion including the chip through-hole and the lead exposed to the outside A hollow second cavity so as to provide a hollow first cavity between the semiconductor chip and the semiconductor chip via the cover lid, and between the other surface via the stage cover lid So as to provide before A stage part, the lead, the chip cover lid, and a resin mold part integrally fixing the stage cover lid, wherein the chip cover lid has the first cavity part outside the resin mold part. A semiconductor device characterized by having an opening exposed to the surface is proposed.

本発明に係る半導体装置によれば、ステージ被覆蓋体及びステージ部により画定される第２の空洞部の容積は、ステージ部の設計を変更することなく、ステージ被覆蓋体のみの形状や大きさに応じて容易に変更することができる。したがって、第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、ダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。   According to the semiconductor device of the present invention, the volume of the second cavity defined by the stage covering lid and the stage portion is the shape and size of only the stage covering lid without changing the design of the stage portion. It can be easily changed according to. Therefore, a sufficient volume of the second cavity portion can be ensured, and the pressure change in the second cavity portion based on the vibration of the diaphragm of the semiconductor chip can be suppressed small. For this reason, the diaphragm can vibrate correctly with respect to pressure vibration such as sound from the outside without being affected by the pressure change of the second cavity.

また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。   In addition, the position of the opening portion with respect to the stage portion and the semiconductor chip can be easily changed without changing the manufacturing cost of the semiconductor device by simply changing the shape of the chip covering lid. For this reason, by arranging the semiconductor chip and the opening so as not to overlap each other in the thickness direction of the stage part so that the semiconductor chip is not directly exposed to the outside through the opening, Even if dust or water droplets enter the first cavity through the opening, it is possible to easily prevent these dust or water droplets from directly reaching the semiconductor chip.

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記ステージ部及び前記チップ被覆蓋体が導電性を有し、前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ部の一方の表面に固定され、前記チップ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、導電性を有するステージ部及びチップ被覆蓋体が、半導体チップを取り囲むため、半導体装置の外方側において発生した電気的なノイズが、樹脂モールド部に侵入しても、ステージ部及びチップ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the stage portion and the chip covering lid have conductivity, and the semiconductor chip is the stage. Proposing a semiconductor device characterized in that it is fixed to one surface of the stage part in a state of being electrically insulated from the part, and the chip cover lid is electrically connected to the stage part. Yes.
According to the semiconductor device of the present invention, since the conductive stage portion and the chip covering lid surround the semiconductor chip, electrical noise generated on the outer side of the semiconductor device enters the resin mold portion. However, it is possible to prevent the noise from entering the first cavity portion in the stage portion and the chip covering lid body, and to reliably prevent reaching the semiconductor chip.

請求項５に係る発明は、請求項４に記載の半導体装置において、前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料からなるチップ絶縁部が設けられていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、チップ被覆蓋体と半導体チップとの間にチップ絶縁部を設けることにより、導電性を有するチップ被覆蓋体が、半導体チップや半導体チップから延びるワイヤー等の電気配線と直接触れるなどして電気的に導通することを防ぐことができるため、半導体装置の電気回路がショートすることを防止できる。 According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, a chip insulating portion made of an electrically insulating material is provided on the inner surface of the chip covering lid that faces the semiconductor chip. A semiconductor device having a feature is proposed.
According to the semiconductor device of the present invention, by providing the chip insulating portion between the chip covering lid and the semiconductor chip, the conductive chip covering lid is electrically connected to the semiconductor chip or an electric wire such as a wire extending from the semiconductor chip. Since it is possible to prevent electrical conduction by directly touching the wiring, the electrical circuit of the semiconductor device can be prevented from being short-circuited.

請求項６に係る発明は、請求項２又は請求項３に記載の半導体装置において、前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ部の一方の表面に固定され、該ステージ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、導電性を有するステージ部及びステージ被覆蓋体が、ステージ部の厚さ方向に重ねて配されることになるため、半導体装置の外方側において発生した電気的なノイズが、ステージ部の他方の表面側から樹脂モールド部に侵入しても、ステージ部及びステージ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。 According to a sixth aspect of the present invention, in the semiconductor device according to the second or third aspect, the stage part and the stage covering lid have conductivity, and the semiconductor chip is electrically insulated from the stage part. In this state, the semiconductor device is proposed, which is fixed to one surface of the stage portion and the stage covering lid is electrically connected to the stage portion.
According to the semiconductor device of the present invention, the conductive stage portion and the stage covering lid are arranged so as to overlap in the thickness direction of the stage portion. Even if a typical noise enters the resin mold part from the other surface side of the stage part, the noise is prevented from entering the first cavity part in the stage part and the stage covering lid, and reaches the semiconductor chip. Can be surely prevented.

請求項７に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記半導体チップと前記リードとの電気接続が、前記半導体チップから、前記厚さ方向に前記ステージ部を貫通し、前記樹脂モールド部を介して前記リードまで到達する電気配線手段により構成されていることを特徴とする半導体装置を提案している。   According to a seventh aspect of the present invention, in the semiconductor device according to any one of the first to sixth aspects, the electrical connection between the semiconductor chip and the lead extends from the semiconductor chip in the thickness direction. There is proposed a semiconductor device characterized in that it is constituted by electric wiring means that penetrates through a stage portion and reaches the lead through the resin mold portion.

また、請求項８に係る発明は、請求項７に記載の半導体装置において、前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、前記電気配線手段が、前記ステージ部に対して電気的に絶縁した状態で前記配線用貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１のワイヤーと、前記リード及び前記挿通端子部を相互に電気接続する第２のワイヤーとを備えることを特徴とする半導体装置を提案している。   According to an eighth aspect of the present invention, in the semiconductor device of the seventh aspect, a wiring through-hole penetrating in the thickness direction is formed in the stage portion, and the electric wiring means is formed in the stage portion. An insertion terminal portion fixed to the stage portion so as to be exposed on one surface and the other surface of the stage portion through the wiring through-hole in an electrically insulated state, the semiconductor chip, and A semiconductor device is proposed, comprising: a first wire that electrically connects the insertion terminal portion to each other; and a second wire that electrically connects the lead and the insertion terminal portion to each other.

これらの発明に係る半導体装置によれば、リードが、半導体チップを配した第１の空洞部の外方側に配されていても、半導体チップとリードとをワイヤーや挿通端子部からなる電気配線手段により相互に電気的に接続することができる。なお、この半導体装置を製造する際には、予め電気配線手段により半導体チップとリードとを相互に電気接続した状態で、チップ被覆蓋体をステージ部の一方の表面に配置し、その後に樹脂モールド部を形成すればよい。   According to the semiconductor device according to these inventions, even if the lead is disposed on the outer side of the first cavity portion where the semiconductor chip is disposed, the semiconductor chip and the lead are electrically connected to each other by a wire or an insertion terminal portion. It can be electrically connected to each other by means. When manufacturing this semiconductor device, the chip covering lid is placed on one surface of the stage portion in a state where the semiconductor chip and the lead are electrically connected to each other in advance by electric wiring means, and then the resin mold is formed. What is necessary is just to form a part.

請求項９に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記リードが、前記第１の空洞部に露出して配されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、半導体チップとリードとの電気接続をワイヤーにより行っても、ワイヤーは第１の空洞部に配されることになるため、ワイヤーが樹脂モールド部に触れることはない。このため、半導体装置の製造において、溶融した樹脂を用いて樹脂モールド部を形成する際に、ワイヤーが溶融樹脂の流れに押されて変形することを確実に防止することができる。 According to a ninth aspect of the present invention, in the semiconductor device according to any one of the first to sixth aspects, the lead is disposed so as to be exposed in the first cavity. A semiconductor device is proposed.
According to the semiconductor device according to the present invention, even if the electrical connection between the semiconductor chip and the lead is performed by the wire, the wire is arranged in the first cavity portion, so that the wire touches the resin mold portion. Absent. For this reason, when forming a resin mold part using molten resin in manufacture of a semiconductor device, it can prevent certainly that a wire is pushed and deformed by the flow of molten resin.

請求項１０に係る発明は、一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記半導体チップと前記リードを相互に電気接続する配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。   The invention according to claim 10 comprises a metal thin plate in which a substantially plate-like stage portion on which a semiconductor chip is placed on one surface and leads arranged around the same are joined together, and the stage portion A frame preparation step of preparing a lead frame having a through hole for a chip penetrating in the thickness direction, and the semiconductor chip on one side of the stage portion so as to overlap the through hole for the chip in the thickness direction A chip adhering step for adhering to the surface; a wiring step for electrically connecting the semiconductor chip and the lead to each other; and a chip covering lid on one surface of the stage portion so as to cover the semiconductor chip, A chip cover body forming step of forming a hollow first cavity portion including the semiconductor chip by the chip covering cover body and the stage portion; and exposing the leads to the outside A molding step of forming a resin mold portion that integrally fixes the stage portion, the lead, and the chip cover lid so that the chip through-hole communicates outward from the other surface. A method for manufacturing a semiconductor device is proposed.

本発明に係る半導体装置の製造方法によれば、第１の空洞部の容積は、チップ蓋体配置工程において載置するチップ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。 According to the semiconductor device manufacturing method of the present invention, the volume of the first cavity can be easily changed according to the shape and size of the chip cover lid placed in the chip lid placement step. . Therefore, a sufficient volume of the first cavity can be secured, and the pressure change of the first cavity based on the vibration of the diaphragm of the semiconductor chip can be suppressed to a small level. For this reason, the diaphragm of a semiconductor chip can vibrate correctly with respect to pressure vibrations such as sound from the outside without being affected by the pressure change of the first cavity.
In addition, the stage portion on which the semiconductor chip is arranged, the chip through-hole, the lead and the wiring through-hole formed therein can be formed by simply pressing the metal thin plate in the frame preparation process. As compared with the conventional case where the circuit board is used, the semiconductor device can be manufactured at a low cost.

請求項１１に係る発明は、一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記半導体チップと前記リードを相互に電気接続する配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。   According to an eleventh aspect of the present invention, there is provided a metal thin plate in which a substantially plate-like stage portion on which a semiconductor chip is placed on one surface and leads arranged around the semiconductor plate are integrally connected, and the stage portion. A frame preparation step of preparing a lead frame having a through hole for a chip penetrating in the thickness direction, and the semiconductor chip on one side of the stage portion so as to overlap the through hole for the chip in the thickness direction A chip adhering step for adhering to the surface; a wiring step for electrically connecting the semiconductor chip and the lead to each other; and a chip covering lid on one surface of the stage portion so as to cover the semiconductor chip, A chip cover arrangement step of forming a hollow first cavity portion containing the semiconductor chip by the chip cover lid body and the stage portion; and the step including the chip through hole. A stage lid placing step in which a stage covering lid is disposed on the other surface so as to cover the other surface of the die portion, and a second hollow portion is formed by the stage covering lid and the stage portion; The stage portion, the lead, and the chip covering lid so that the lead is exposed to the outside and the first cavity portion is exposed to the outside through an opening formed in the chip covering lid body. And a molding process for forming a resin mold part for integrally fixing the body and the stage covering lid, a method for manufacturing a semiconductor device is proposed.

本発明に係る半導体装置の製造方法によれば、第２の空洞部の容積は、ステージ蓋体配置工程において載置するステージ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。   According to the method for manufacturing a semiconductor device of the present invention, the volume of the second cavity can be easily changed according to the shape and size of the stage cover lid placed in the stage lid placement step. . Therefore, the volume of the second cavity can be sufficiently secured, and the pressure change of the second cavity due to the vibration of the diaphragm of the semiconductor chip can be suppressed to a small level. For this reason, the diaphragm of a semiconductor chip can vibrate correctly with respect to pressure vibrations such as sound from the outside without being affected by the pressure change of the second cavity.

また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。 In addition, the position of the opening portion with respect to the stage portion and the semiconductor chip can be easily changed without changing the manufacturing cost of the semiconductor device by simply changing the shape of the chip covering lid. For this reason, by arranging the semiconductor chip and the opening so as not to overlap each other in the thickness direction of the stage part so that the semiconductor chip is not directly exposed to the outside through the opening, Even if dust or water droplets enter the first cavity through the opening, it is possible to easily prevent these dust or water droplets from directly reaching the semiconductor chip.
In addition, the stage portion on which the semiconductor chip is arranged, the chip through-hole, the lead and the wiring through-hole formed therein can be formed by simply pressing the metal thin plate in the frame preparation process. As compared with the conventional case where the circuit board is used, the semiconductor device can be manufactured at a low cost.

請求項１２に係る発明は、請求項１０又は請求項１１に記載の半導体装置の製造方法において、前記チップ蓋体配置工程において、前記リードが前記第１の空洞部に露出するように、前記チップ被覆蓋体を配することを特徴とする半導体装置の製造方法を提案している。
本発明の半導体装置の製造方法によれば、配線工程において、半導体チップとリードとをワイヤー等により直接電気接続しても、ワイヤーも半導体チップと共に第１の空洞部内に配することができる。すなわち、配線工程を容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。 The invention according to claim 12 is the method of manufacturing a semiconductor device according to claim 10 or claim 11, wherein the lead is exposed to the first cavity in the chip lid placing step. A method for manufacturing a semiconductor device, characterized by providing a covering lid, is proposed.
According to the method for manufacturing a semiconductor device of the present invention, even if the semiconductor chip and the lead are directly electrically connected by a wire or the like in the wiring step, the wire can be arranged in the first cavity together with the semiconductor chip. That is, since the wiring process can be easily performed, the manufacturing efficiency of the semiconductor device can be improved.

請求項１３に係る発明は、一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。   The invention according to claim 13 comprises a metal thin plate in which a substantially plate-like stage portion on which a semiconductor chip is placed on one surface and leads arranged around the semiconductor plate are integrally connected, and the stage portion. A frame preparation step of preparing a lead frame having a through-hole for chip and a through-hole for wiring penetrating in the thickness direction, and the semiconductor chip so as to overlap with the through-hole for chip in the thickness direction A chip adhering step for adhering to one surface of the stage portion, and a terminal portion attaching step for attaching the conductive insertion terminal portion to the stage portion so as to be exposed from both surfaces of the stage portion via the wiring through-holes And a first wiring step for electrically connecting the semiconductor chip and the insertion terminal portion to each other, and a chip coating on one surface of the stage portion so as to cover the semiconductor chip A chip lid body arranging step of forming a hollow first cavity portion including the semiconductor chip by the chip covering lid body and the stage portion, and electrically connecting the lead and the insertion terminal portion to each other The stage portion, the lead, and the chip covering lid are integrated so that the second wiring step is performed and the lead is exposed to the outside and the chip through hole is communicated to the outside from the other surface. And a molding process for forming a resin mold part to be fixed in a fixed manner.

本発明に係る半導体装置の製造方法によれば、第１の空洞部の容積は、チップ蓋体配置工程において載置するチップ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。   According to the semiconductor device manufacturing method of the present invention, the volume of the first cavity can be easily changed according to the shape and size of the chip cover lid placed in the chip lid placement step. . Therefore, a sufficient volume of the first cavity can be secured, and the pressure change of the first cavity based on the vibration of the diaphragm of the semiconductor chip can be suppressed to a small level. For this reason, the diaphragm of a semiconductor chip can vibrate correctly with respect to pressure vibrations such as sound from the outside without being affected by the pressure change of the first cavity.

また、半導体チップを配するステージ部やリード、チップ用貫通孔、配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
さらに、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。 In addition, since the stage part and leads for arranging the semiconductor chip, the through hole for chip, and the through hole for wiring can be formed by simply pressing the metal thin plate in the frame preparation process, Compared with the case where a circuit board is used, a semiconductor device can be manufactured at low cost.
Furthermore, from the chip bonding step to the chip lid placement step, the second wiring step is performed with one surface of the stage portion facing upward, and then the other surface of the stage portion facing upward. Therefore, the semiconductor device can be easily manufactured.

請求項１４に係る発明は、一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及びステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。   The invention according to claim 14 comprises a metal thin plate in which a substantially plate-like stage portion on which a semiconductor chip is placed on one surface and leads arranged around the same are joined together, and the stage portion A frame preparation step of preparing a lead frame having a through-hole for chip and a through-hole for wiring penetrating in the thickness direction, and the semiconductor chip so as to overlap with the through-hole for chip in the thickness direction A chip adhering step for adhering to one surface of the stage portion, and a terminal portion attaching step for attaching the conductive insertion terminal portion to the stage portion so as to be exposed from both surfaces of the stage portion via the wiring through-holes And a first wiring step for electrically connecting the semiconductor chip and the insertion terminal portion to each other, and a chip coating on one surface of the stage portion so as to cover the semiconductor chip A chip lid body arranging step of forming a hollow first cavity portion including the semiconductor chip by the chip covering lid body and the stage portion, and electrically connecting the lead and the insertion terminal portion to each other A second covering step, and a stage covering lid disposed on the other surface so as to cover the other surface of the stage including the chip through hole, and the stage covering lid and the stage The stage lid body disposing step for forming a hollow second cavity portion by means of the above, the lead is exposed to the outside, and the first cavity portion is outwardly exposed through the opening formed in the chip covering lid body And a molding step for forming a resin mold portion that integrally fixes the stage portion, the lead, the chip covering lid, and the stage covering lid so as to be exposed to the semiconductor device. We have proposed a method of manufacturing.

本発明に係る半導体装置の製造方法によれば、第２の空洞部の容積は、ステージ蓋体配置工程において載置するステージ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。 According to the method for manufacturing a semiconductor device of the present invention, the volume of the second cavity can be easily changed according to the shape and size of the stage cover lid placed in the stage lid placement step. . Therefore, the volume of the second cavity can be sufficiently secured, and the pressure change of the second cavity due to the vibration of the diaphragm of the semiconductor chip can be suppressed to a small level. For this reason, the diaphragm of a semiconductor chip can vibrate correctly with respect to pressure vibrations such as sound from the outside without being affected by the pressure change of the second cavity.
In addition, the position of the opening portion with respect to the stage portion and the semiconductor chip can be easily changed without changing the manufacturing cost of the semiconductor device by simply changing the shape of the chip covering lid. For this reason, by arranging the semiconductor chip and the opening so as not to overlap each other in the thickness direction of the stage part so that the semiconductor chip is not directly exposed to the outside through the opening, Even if dust or water droplets enter the first cavity through the opening, it is possible to easily prevent these dust or water droplets from directly reaching the semiconductor chip.

また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。 In addition, the stage portion on which the semiconductor chip is arranged, the chip through-hole, the lead and the wiring through-hole formed therein can be formed by simply pressing the metal thin plate in the frame preparation process. As compared with the conventional case where the circuit board is used, the semiconductor device can be manufactured at a low cost.
Further, from the chip bonding step to the chip lid arranging step, the second wiring step is performed with one surface of the stage portion facing upward, and then the other surface of the stage portion facing upward. Therefore, the semiconductor device can be easily manufactured.

請求項１，請求項３，請求項１０，請求項１１，請求項１３及び請求項１４に係る発明によれば、チップ被覆蓋体やステージ被覆蓋体のみの形状や大きさに応じて、第１の空洞部や第２の空洞部の大きさを容易に変更することができる、すなわち、半導体チップの特性に応じた半導体装置の設計変更を容易に行うことができるため、半導体装置の製造効率の向上及び半導体装置の製造コストの削減を容易に図ることができる。   According to the inventions according to claims 1, 3, 10, 11, 13, and 14, according to the shape and size of only the chip covering lid and the stage covering lid, The size of the first cavity and the second cavity can be easily changed, that is, the design of the semiconductor device can be easily changed in accordance with the characteristics of the semiconductor chip. It is possible to easily improve the semiconductor device and reduce the manufacturing cost of the semiconductor device.

また、請求項２，請求項３，請求項１１及び請求項１４に係る発明によれば、開口部を備えるステージ被覆蓋体により第２の空洞部を形成したり、開口部を備えるチップ被覆蓋体により第１の空洞部を形成することにより、半導体装置の製造コストを増加させることなく、半導体チップ及びチップ用貫通孔が開口部を介して外方に直接露出しないように、チップ用貫通孔及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部を介して第２の空洞部や第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。   Further, according to the inventions according to claim 2, claim 3, claim 11 and claim 14, the second cavity is formed by the stage covering lid provided with the opening, or the chip covering lid provided with the opening. By forming the first cavity portion with the body, the through hole for chip is prevented from being directly exposed to the outside through the opening without increasing the manufacturing cost of the semiconductor device. In addition, the openings can be arranged so as to be shifted from each other so as not to overlap in the thickness direction of the stage portion. Therefore, even if dust and water droplets enter the second cavity and the first cavity through the opening from the outside, it is possible to easily prevent these dust and water droplets from reaching the semiconductor chip directly.

また、請求項４に係る発明によれば、導電性を有するステージ部及び前記チップ被覆蓋体により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップの誤作動を確実に防止することができる。   According to the fourth aspect of the present invention, the electrically conductive stage portion and the chip cover lid body reliably prevent electrical noise generated on the outer side of the semiconductor device from reaching the semiconductor chip. Therefore, it is possible to reliably prevent malfunction of the semiconductor chip due to noise.

また、請求項５に係る発明によれば、チップ被覆蓋体と半導体チップとの間にチップ絶縁部を設けることにより、導電性を有するチップ被覆蓋体が、半導体チップや半導体チップから延びるワイヤー等の電気配線と電気的に導通することを防ぐことができるため、半導体装置の電気回路がショートすることを防止できる。   According to the invention of claim 5, by providing a chip insulating portion between the chip covering lid and the semiconductor chip, the conductive chip covering lid can be a semiconductor chip, a wire extending from the semiconductor chip, or the like. Therefore, the electrical circuit of the semiconductor device can be prevented from being short-circuited.

また、請求項６に係る発明によれば、導電性を有するステージ部及びステージ被覆蓋体により、半導体装置の外方側において発生した電気的なノイズが、ステージ部の他方の表面側から半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップの誤作動を確実に防止することができる。   According to the sixth aspect of the present invention, the electrical noise generated on the outer side of the semiconductor device is caused from the other surface side of the stage portion by the conductive stage portion and the stage covering lid body. Therefore, it is possible to reliably prevent malfunction of the semiconductor chip based on noise.

また、請求項７及び請求項８に係る発明によれば、電気配線手段により半導体チップから延びるワイヤー等の配線をステージ部の厚さ方向に貫通させると共に、樹脂モールド部を介してリードに到達させることで、リードが、半導体チップを配した第１の空洞部の外方側に配されていても、半導体チップとリードとをワイヤーにより相互に電気的に接続することができる。   According to the seventh and eighth aspects of the invention, the wiring such as a wire extending from the semiconductor chip is penetrated in the thickness direction of the stage portion by the electric wiring means, and the lead is reached through the resin mold portion. Thus, even if the lead is disposed on the outer side of the first cavity where the semiconductor chip is disposed, the semiconductor chip and the lead can be electrically connected to each other by the wire.

また、請求項９に係る発明によれば、半導体チップとリードとの間に配されたワイヤーが溶融樹脂に触れることを防いで、ワイヤーの変形を防止することができるため、半導体チップとリードとをワイヤーにより接続しても、半導体チップとリードとの電気的な接続を容易に確保することができる。   According to the ninth aspect of the invention, since the wire disposed between the semiconductor chip and the lead can be prevented from touching the molten resin and the deformation of the wire can be prevented, the semiconductor chip and the lead Even if they are connected by a wire, the electrical connection between the semiconductor chip and the leads can be easily ensured.

また、請求項１０，請求項１１，請求項１３及び請求項１４に係る発明によれば、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板に例えばプレス加工等を施すだけで形成することができるため、半導体装置を安価に製造することができる。   Further, according to the inventions according to claim 10, claim 11, claim 13 and claim 14, the stage portion for arranging the semiconductor chip, the chip through hole, the lead and the wiring through hole formed therein are In the frame preparation step, the metal thin plate can be formed simply by, for example, pressing, so that the semiconductor device can be manufactured at low cost.

また、請求項１２に係る発明によれば、チップ蓋体配置工程において、リードを第１の空洞部に露出させておくことにより、配線工程において、半導体チップとリードとをワイヤー等により直接電気接続できるため、半導体装置の製造効率の向上を図ることができる。   According to the twelfth aspect of the present invention, the lead is exposed to the first cavity in the chip lid arranging step, so that the semiconductor chip and the lead are directly electrically connected by a wire or the like in the wiring step. Therefore, the manufacturing efficiency of the semiconductor device can be improved.

また、請求項１３及び請求項１４に係る発明によれば、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。   According to the inventions according to claims 13 and 14, from the chip adhering step to the chip lid arranging step, it is carried out with one surface of the stage portion facing upward, and thereafter the other of the stage portions. Since the second wiring step may be performed with the surface of the semiconductor device facing upward, the semiconductor device can be easily manufactured.

図１から図５は、本発明の一実施形態を示している。図１〜３に示すように、半導体装置１は、略板状に形成された金属製のステージ部３と、ステージ部３の周囲に配された複数の金属製のリード５，６と、ステージ部３の裏面（一の表面）３ａに配された半導体チップ７、ＩＣ９及び貫通電極１１と、ステージ部３の裏面３ａに配されたチップ被覆蓋体１３と、ステージ部３の表面（他方の表面）３ｂに配されたステージ被覆蓋体１５と、ステージ部３、リード５，６、チップ被覆蓋体１３及びステージ被覆蓋体１５を一体的に固定する樹脂モールド部１７とを備えている。   1 to 5 show an embodiment of the present invention. As shown in FIGS. 1 to 3, the semiconductor device 1 includes a metal stage portion 3 formed in a substantially plate shape, a plurality of metal leads 5 and 6 arranged around the stage portion 3, and a stage. Semiconductor chip 7, IC 9 and penetrating electrode 11 disposed on the back surface (one surface) 3 a of the portion 3, chip covering lid 13 disposed on the back surface 3 a of the stage portion 3, and the surface of the stage portion 3 (the other surface) A stage covering lid 15 disposed on the front surface 3b and a stage portion 3, leads 5 and 6, a chip covering lid 13, and a resin mold portion 17 for fixing the stage covering lid 15 integrally are provided.

ステージ部３は、平面視略矩形状に形成されており、ステージ部３の厚さ方向に貫通して形成された複数のチップ用貫通孔３ｃ及び配線用貫通孔３ｄを備えている。
複数のリード５，６は、ステージ部３の表面３ｂ及び裏面３ａに沿う方向に並べて配置されており、その先端部は樹脂モールド部１７の側部から突出している。なお、特に図示はしていないが、各リード５，６の先端部をステージ部３の厚さ方向に延ばすように形成し、半導体装置１が所謂ＱＦＰ（Quad Flat Package）として構成されるようにしてもよい。また、一部のリード６は、ステージ部３に連結されており、他のリード５は、ステージ部３との間に隙間を介して配されている。そして、これら他のリード５の一部は、貫通電極１１及びＩＣ９を介して後述する半導体チップ７に電気的に接続されている。 The stage portion 3 is formed in a substantially rectangular shape in plan view, and includes a plurality of chip through holes 3c and wiring through holes 3d formed through the stage portion 3 in the thickness direction.
The plurality of leads 5, 6 are arranged side by side in a direction along the front surface 3 b and the back surface 3 a of the stage portion 3, and the tip portions protrude from the side portions of the resin mold portion 17. Although not particularly illustrated, the tips of the leads 5 and 6 are formed so as to extend in the thickness direction of the stage portion 3 so that the semiconductor device 1 is configured as a so-called QFP (Quad Flat Package). May be. Some leads 6 are connected to the stage unit 3, and other leads 5 are arranged between the stage unit 3 via a gap. A part of these other leads 5 is electrically connected to a semiconductor chip 7 to be described later via a through electrode 11 and an IC 9.

半導体チップ７は、ステージ部３のチップ用貫通孔３ｃを覆うように、電気的な絶縁性を有する絶縁性接着剤１８ａを介してステージ部３の裏面３ａに接着固定されている。すなわち、半導体チップ７はステージ部３に対して電気的に絶縁されている。この半導体チップ７は、音響を電気信号に変換する所謂音圧センサチップであり、半導体チップ７に到達する音響に応じて振動するダイヤフラム７ａを備えている。このダイヤフラム７ａは、チップ用貫通孔３ｃに対向するようにステージ部３の裏面３ａに沿って配されている。   The semiconductor chip 7 is bonded and fixed to the back surface 3a of the stage portion 3 via an insulating adhesive 18a having electrical insulation so as to cover the chip through hole 3c of the stage portion 3. That is, the semiconductor chip 7 is electrically insulated from the stage unit 3. The semiconductor chip 7 is a so-called sound pressure sensor chip that converts sound into an electric signal, and includes a diaphragm 7 a that vibrates in accordance with sound that reaches the semiconductor chip 7. The diaphragm 7a is disposed along the back surface 3a of the stage portion 3 so as to face the chip through hole 3c.

貫通電極１１は、導電性材料から形成された複数の挿通端子部１９、及び、電気的な絶縁材料から形成され、各挿通端子部１９を周囲から支持する絶縁支持ブロック２１を備えている。この貫通電極１１は、配線用貫通孔３ｄを塞ぐように、半導体チップ７と同様に、絶縁性接着剤１８ｂを介してステージ部３の裏面３ａに接着固定されている。複数の挿通端子部１９は、ステージ部３の裏面３ａ側だけでなく、配線用貫通孔３ｄを介してステージ部３の表面３ｂ側にも露出しており、配線用貫通孔３ｄを介してワイヤー（第２のワイヤー）２３により複数のリード５と電気的に接続されている。   The through electrode 11 includes a plurality of insertion terminal portions 19 formed of a conductive material and an insulating support block 21 formed of an electrically insulating material and supporting each insertion terminal portion 19 from the periphery. The through electrode 11 is bonded and fixed to the back surface 3a of the stage portion 3 via an insulating adhesive 18b, like the semiconductor chip 7, so as to close the through hole 3d for wiring. The plurality of insertion terminal portions 19 are exposed not only on the back surface 3a side of the stage portion 3 but also on the front surface 3b side of the stage portion 3 through the wiring through holes 3d, and the wires are connected through the wiring through holes 3d. (Second wire) 23 is electrically connected to the plurality of leads 5.

ＩＣ９は、半導体チップ７を駆動制御するためのものであり、半導体チップ７と貫通電極１１との間に位置するように、半導体チップ７と同様に、絶縁性接着剤１８ｃを介してステージ部３の裏面３ａに接着固定されている。このＩＣ９は、複数のワイヤー（第１のワイヤー）２５により半導体チップ７及び貫通電極１１の各挿通端子部１９と電気的に接続されている。
これらＩＣ９、貫通電極１１及びワイヤー２３，２５により、半導体チップ７とリード５とを電気接続する電気配線手段２７が構成されている。 The IC 9 is for controlling the driving of the semiconductor chip 7, and is located between the semiconductor chip 7 and the through electrode 11, as in the case of the semiconductor chip 7, via the insulating adhesive 18 c. It is adhesively fixed to the back surface 3a. The IC 9 is electrically connected to each insertion terminal portion 19 of the semiconductor chip 7 and the through electrode 11 by a plurality of wires (first wires) 25.
The IC 9, the through electrode 11, and the wires 23 and 25 constitute an electrical wiring unit 27 that electrically connects the semiconductor chip 7 and the lead 5.

チップ被覆蓋体１３は、半導体チップ７、ＩＣ９及び貫通電極１１を覆うように、ステージ部３の裏面３ａに配されている。このチップ被覆蓋体１３は、ステージ部３の裏面３ａから厚さ方向に離間した位置に配される略板状の上端壁部２９と、上端壁部２９の周縁からステージ部３の裏面３ａに向けて突出する側壁部３１とを備えている。すなわち、チップ被覆蓋体１３は、これら上端壁部２９及び側壁部３１により側壁部３１の先端部側に開口する略凹状に形成されている。
したがって、側壁部３１の先端部をステージ部３の裏面３ａに配した状態においては、ステージ部３の裏面３ａと、上端壁部２９及び側壁部３１の内面とにより中空の第１の空洞部３３が画定される。なお、この状態において、上端壁部２９及び側壁部３１の内面は、第１の空洞部３３に配された半導体チップ７やワイヤー２５等に触れないように位置している。 The chip covering lid 13 is arranged on the back surface 3 a of the stage portion 3 so as to cover the semiconductor chip 7, the IC 9 and the through electrode 11. The chip covering lid 13 is formed in a substantially plate-like upper end wall portion 29 disposed at a position spaced apart from the rear surface 3 a of the stage portion 3 in the thickness direction, and from the peripheral edge of the upper end wall portion 29 to the rear surface 3 a of the stage portion 3. And a side wall portion 31 protruding toward the surface. That is, the chip cover lid 13 is formed in a substantially concave shape that opens to the tip end side of the side wall 31 by the upper end wall 29 and the side wall 31.
Therefore, in a state in which the front end portion of the side wall portion 31 is arranged on the back surface 3 a of the stage portion 3, the first hollow portion 33 that is hollow by the back surface 3 a of the stage portion 3 and the inner surfaces of the upper end wall portion 29 and the side wall portion 31. Is defined. In this state, the inner surfaces of the upper end wall portion 29 and the side wall portion 31 are positioned so as not to touch the semiconductor chip 7 and the wires 25 arranged in the first cavity portion 33.

このチップ被覆蓋体１３は、導電性材料から形成されると共に、第１の空洞部３３に面する上端壁部２９及び側壁部３１の内面に電気的な絶縁材料からなる絶縁性ペースト（チップ絶縁部）３５を塗布して構成されている。また、チップ被覆蓋体１３は、ステージ部３と電気的に接続されている。したがって、半導体チップ７及びＩＣ９は、導電性を有するチップ被覆蓋体１３及びステージ部３によって電気的にも囲繞されることになる。また、絶縁性ペースト３５により第１の空洞部３３に配された半導体チップ７、ＩＣ９、貫通電極１１及びワイヤー２５がチップ被覆蓋体１３と電気的に導通することを防止することができる。   The chip covering lid 13 is made of a conductive material, and has an insulating paste (chip insulating material) made of an electrically insulating material on the inner surfaces of the upper end wall 29 and the side wall 31 facing the first cavity 33. Part) 35 is applied. The chip covering lid 13 is electrically connected to the stage unit 3. Therefore, the semiconductor chip 7 and the IC 9 are also electrically surrounded by the conductive chip covering lid 13 and the stage unit 3. Further, it is possible to prevent the semiconductor chip 7, the IC 9, the through electrode 11, and the wire 25 disposed in the first cavity portion 33 from being electrically connected to the chip covering lid body 13 by the insulating paste 35.

ステージ被覆蓋体１５は、チップ用貫通孔３ｃを覆うようにステージ部３の表面３ｂに配されている。このステージ被覆蓋体１５は、ステージ部３の表面３ｂから厚さ方向に離間した位置に配される略板状の上端壁部３７と、上端壁部３７の周縁からステージ部３の表面３ｂに向けて突出する側壁部３９と、上端壁部３７からステージ部３の表面３ｂから離間する方向に突出する略筒状の開口部４１とを備えている。すなわち、このステージ被覆蓋体１５は、これら上端壁部３７及び側壁部３９により側壁部３９の先端部側に開口する略凹状に形成されている。
したがって、側壁部３９の先端部をステージ部３の表面３ｂに配した状態においては、ステージ部３の表面３ｂと、上端壁部３７及び側壁部３９の内面とにより中空の第２の空洞部４３が画定されることになる。 The stage covering lid 15 is disposed on the surface 3b of the stage portion 3 so as to cover the chip through-hole 3c. The stage covering lid 15 includes a substantially plate-like upper end wall portion 37 disposed at a position spaced in the thickness direction from the surface 3 b of the stage portion 3, and a surface 3 b of the stage portion 3 from the periphery of the upper end wall portion 37. A side wall portion 39 that protrudes toward the surface, and a substantially cylindrical opening 41 that protrudes from the upper end wall portion 37 in a direction away from the surface 3 b of the stage portion 3 are provided. That is, the stage covering lid 15 is formed in a substantially concave shape that opens to the tip end side of the side wall 39 by the upper end wall 37 and the side wall 39.
Therefore, in a state where the tip end portion of the side wall portion 39 is disposed on the surface 3 b of the stage portion 3, the second cavity portion 43 is hollow by the surface 3 b of the stage portion 3 and the inner surfaces of the upper end wall portion 37 and the side wall portion 39. Will be defined.

略筒状の開口部４１は、第２の空洞部４３を樹脂モールド部１７の外方に露出させる役割を果たしており、半導体チップ７が、チップ用貫通孔３ｃ、第２の空洞部４３及び開口部４１を介して外方に連通する位置に配されることになる。すなわち、チップ用貫通孔３ｃや半導体チップ７は、ステージ被覆蓋体１５の開口部４１から直接外方に露出しないように、開口部４１とステージ部３の厚さ方向に重ならないようにズラして配されている。
また、ステージ被覆蓋体１５は、チップ被覆蓋体１３と同様に、導電性材料から形成されると共に、ステージ部３と電気的に接続されている。したがって、第２の空洞部４３は、導電性を有するステージ被覆蓋体１５及びステージ部３によって電気的にも囲繞されることになる。 The substantially cylindrical opening 41 plays a role of exposing the second cavity 43 to the outside of the resin mold part 17, and the semiconductor chip 7 has the chip through-hole 3 c, the second cavity 43, and the opening. It will be arranged at a position communicating with the outside through the portion 41. That is, the chip through-hole 3c and the semiconductor chip 7 are shifted so as not to overlap the opening 41 and the stage 3 in the thickness direction so as not to be directly exposed to the outside from the opening 41 of the stage cover lid 15. Are arranged.
The stage cover lid 15 is formed of a conductive material and is electrically connected to the stage unit 3, similarly to the chip cover lid 13. Therefore, the second cavity 43 is also electrically surrounded by the stage cover lid 15 and the stage 3 having conductivity.

次に、以上のように構成された半導体装置１の製造方法について説明する。
はじめに、薄板状の金属板にプレス加工もしくはエッチング加工、あるいはこの両方の加工を施すことにより、図４に示すように、ステージ部３及び複数のリード５，６が一体的につなぎ合わされたリードフレーム５１を形成する（フレーム準備工程）。すなわち、複数のリード５，６は、ステージ部３を囲繞して形成された矩形枠部５３によってつなぎ合わされており、電気接続用のリード５及びステージ部３は、この矩形枠部５３及び連結用のリード６を介して相互につながっている。
また、このフレーム準備工程においては、ステージ部３の厚さ方向に貫通するチップ用貫通孔３ｃ及び配線用貫通孔３ｄが、前述のプレス加工やエッチング加工によってステージ部３やリード５，６、矩形枠部５３と同時に形成される。 Next, a method for manufacturing the semiconductor device 1 configured as described above will be described.
First, as shown in FIG. 4, a lead frame in which the stage portion 3 and the plurality of leads 5, 6 are integrally connected by subjecting a thin metal plate to press processing, etching processing, or both processing. 51 is formed (frame preparation step). That is, the plurality of leads 5 and 6 are connected by a rectangular frame portion 53 formed so as to surround the stage portion 3, and the lead 5 for electrical connection and the stage portion 3 are connected to the rectangular frame portion 53 and the connecting portion. The leads 6 are connected to each other.
In this frame preparation process, the chip through-hole 3c and the wiring through-hole 3d penetrating in the thickness direction of the stage portion 3 are formed in the stage portion 3, the leads 5, 6 and the rectangular shape by the above-described pressing or etching. It is formed simultaneously with the frame portion 53.

次いで、図５に示すように、半導体チップ７がチップ用貫通孔３ｃとステージ部３の厚さ方向に重なるように、絶縁性接着剤１８ａを介して半導体チップ７をステージ部３の裏面３ａに接着固定する（チップ接着工程）。
また、半導体チップ７と同様に、絶縁性接着剤１８ｂを介して貫通電極１１をステージ部３の裏面３ａに接着固定する（端子部取付工程）。この際、貫通電極１１は、その挿通端子部１９がステージ部３の配線用貫通孔３ｄを介してステージ部３の両面３ａ，３ｂから露出している。また、配線用貫通孔３ｄは貫通電極１１により完全に塞がれている。この端子部取付工程は、チップ接着工程の前後に行ってもよいし、同時に行うとしても構わない。
さらに、上述の半導体チップ７や貫通電極１１と同様に、ＩＣ９も絶縁性接着剤１８ｃを介してステージ部３の裏面３ａに接着する。このＩＣ９の接着は、チップ接着工程や端子部取付工程の前後に行ってもよいし、同時に行うとしても構わない。 Next, as shown in FIG. 5, the semiconductor chip 7 is attached to the back surface 3 a of the stage portion 3 via the insulating adhesive 18 a so that the semiconductor chip 7 overlaps the chip through-hole 3 c and the thickness direction of the stage portion 3. Bonding and fixing (chip bonding process).
Similarly to the semiconductor chip 7, the through electrode 11 is bonded and fixed to the back surface 3 a of the stage portion 3 through the insulating adhesive 18 b (terminal portion mounting step). At this time, the through electrode 11 has its insertion terminal portion 19 exposed from both surfaces 3 a and 3 b of the stage portion 3 through the wiring through hole 3 d of the stage portion 3. Further, the wiring through hole 3 d is completely closed by the through electrode 11. This terminal portion attaching step may be performed before or after the chip bonding step, or may be performed simultaneously.
Further, like the semiconductor chip 7 and the through electrode 11 described above, the IC 9 is also bonded to the back surface 3a of the stage portion 3 through the insulating adhesive 18c. The bonding of the IC 9 may be performed before or after the chip bonding step and the terminal portion mounting step, or may be performed simultaneously.

そして、半導体チップ７とＩＣ９との間、及び、ＩＣ９と貫通電極１１との間にそれぞれワイヤー２５を配して、ＩＣ９を介して半導体チップ７と貫通電極１１の挿通端子部１９とを電気的に接続する（第１の配線工程）。さらに、半導体チップ７、ＩＣ９及び貫通電極１１を覆うように、チップ被覆蓋体１３をステージ部３の裏面３ａにチップ被覆蓋体１３を配し、チップ被覆蓋体１３及びステージ部３により半導体チップ７を内包した中空の第１の空洞部３３を形成する（チップ蓋体配置工程）。
これらチップ接着工程、端子部取付工程、第１の配線工程及びチップ蓋体配置工程は、ステージ部３の裏面３ａを上に向けた状態で行われる。 Then, wires 25 are respectively disposed between the semiconductor chip 7 and the IC 9 and between the IC 9 and the through electrode 11, and the semiconductor chip 7 and the insertion terminal portion 19 of the through electrode 11 are electrically connected via the IC 9. (First wiring process). Further, the chip covering lid 13 is arranged on the back surface 3 a of the stage portion 3 so as to cover the semiconductor chip 7, the IC 9 and the through electrode 11, and the semiconductor chip is formed by the chip covering lid 13 and the stage portion 3. A hollow first cavity portion 33 including 7 is formed (chip lid body arranging step).
These chip bonding step, terminal portion mounting step, first wiring step, and chip lid arrangement step are performed with the back surface 3a of the stage portion 3 facing upward.

その後、図６に示すように、ステージ部３の表面３ｂを上に向けた状態で、ワイヤボンディングにより配線用貫通孔３ｄを介して複数のリード５と挿通端子部１９との間にワイヤー２３を配して、リード５と貫通電極１１とを電気的に接続する（第２の配線工程）。
また、チップ用貫通孔３ｃを含んでステージ部３の表面３ｂを覆うように、ステージ部３の表面３ｂにステージ被覆蓋体１５を配し、ステージ被覆蓋体１５及びステージ部３により中空の第２の空洞部４３を形成する（ステージ蓋体配置工程）。このステージ蓋体配置工程は、第２の配線工程の前に行ってもよいし、第２の配線工程の後に行うとしても構わない。 Thereafter, as shown in FIG. 6, with the surface 3b of the stage portion 3 facing upward, the wires 23 are placed between the plurality of leads 5 and the insertion terminal portions 19 through the wiring through holes 3d by wire bonding. The lead 5 and the through electrode 11 are electrically connected (second wiring process).
A stage covering lid 15 is arranged on the surface 3b of the stage portion 3 so as to cover the surface 3b of the stage portion 3 including the chip through hole 3c. 2 cavities 43 are formed (stage lid arrangement step). This stage lid arrangement step may be performed before the second wiring step or after the second wiring step.

その後、ステージ部３の表面３ｂ側及び裏面３ａ側に樹脂モールド部形成用の一対の金型Ｅ，Ｆを配し、これら一対の金型Ｅ、Ｆの表面Ｅ１，Ｆ１によりリード５，６の先端部及び矩形枠部５３を挟み込む。ステージ部３の裏面３ａ側に配される一方の金型Ｅは、表面Ｅ１から窪んだ凹部Ｅ２を有しており、ステージ部３の表面３ｂ側に配される他方の金型Ｆは、表面Ｆ１から窪んだ凹部Ｆ２を有している。
この一対の金型Ｅ，Ｆによる挟み込み状態においては、チップ被覆蓋体１３が一方の金型Ｅの凹部Ｅ２に収容されると共に、その上端壁部２９の一部が凹部Ｅ２の底面Ｅ３から突出して形成された突起部Ｅ４に当接する。この際、チップ被覆蓋体１３は一方の金型Ｅの突起部Ｅ４によりステージ部３の裏面３ａに押し付けられる。 Thereafter, a pair of molds E, F for forming a resin mold part are arranged on the front surface 3b side and the back surface 3a side of the stage unit 3, and the leads 5, 6 are formed by the front surfaces E1, F1 of the pair of molds E, F. The front end portion and the rectangular frame portion 53 are sandwiched. One mold E arranged on the back surface 3a side of the stage part 3 has a recess E2 recessed from the surface E1, and the other mold F arranged on the surface 3b side of the stage part 3 is a surface It has a recess F2 that is recessed from F1.
In the sandwiched state between the pair of molds E and F, the chip cover lid 13 is accommodated in the recess E2 of one mold E, and a part of the upper end wall portion 29 projects from the bottom surface E3 of the recess E2. Abuts against the protrusion E4 formed. At this time, the chip cover lid 13 is pressed against the back surface 3 a of the stage portion 3 by the protrusion E 4 of one mold E.

また、この状態においては、ステージ被覆蓋体１５が他方の金型Ｆの凹部Ｆ２に収容されると共に、その開口部４１の先端が凹部Ｆ２の底面Ｆ３に当接して、この凹部Ｆ２の底面Ｆ３により開口部４１が塞がれる。この際には、ステージ被覆蓋体１５が他方の金型Ｆによってステージ部３の表面３ｂに押し付けられる。
なお、これら一対の金型Ｅ，Ｆによりリード５，６及び矩形枠部５３を挟み込む際には、チップ被覆蓋体１３と一方の金型Ｅとの隙間、及び、ステージ被覆蓋体１５と他方の金型Ｆとの隙間に、樹脂モールド部を形成する樹脂と各金型Ｅ，Ｆとの離型性を良好とする薄膜状の樹脂製シート（不図示）を配しておくことが好ましい。この樹脂製シートは、例えばフッ素樹脂から形成される。 In this state, the stage covering lid 15 is accommodated in the recess F2 of the other mold F, and the tip of the opening 41 abuts against the bottom surface F3 of the recess F2, so that the bottom surface F3 of the recess F2 As a result, the opening 41 is closed. At this time, the stage covering lid 15 is pressed against the surface 3 b of the stage portion 3 by the other mold F.
When the leads 5 and 6 and the rectangular frame 53 are sandwiched between the pair of molds E and F, the gap between the chip cover lid 13 and one mold E, and the stage cover lid 15 and the other It is preferable to arrange a thin-film resin sheet (not shown) in the gap between the metal mold F and the resin forming the resin mold part and the molds E and F with good mold releasability. . This resin sheet is made of, for example, a fluororesin.

その後、一対の金型Ｅ，Ｆにより形成される樹脂形成空間に、エポキシ樹脂等の熱硬化樹脂を溶融した状態で注入し、ステージ部３、チップ被覆蓋体１３、ステージ被覆蓋体１５及びリード５，６を一体的に固定する樹脂モールド部１７を形成する（モールド工程）。
このモールド工程においては、一方の金型Ｅの突起部Ｅ４がチップ被覆蓋体１３をステージ部３の裏面３ａに押し付けるため、チップ被覆蓋体１３とステージ部３の裏面３ａとの隙間を確実に塞ぐことができる。また、他方の金型Ｆの底面Ｆ３がステージ被覆蓋体１５の開口部４１をステージ部３の表面３ｂに押し付けるため、ステージ被覆蓋体１５とステージ部３の表面３ｂとの隙間、及び、ステージ被覆蓋体１５の開口部４１と他方の金型Ｆの底面Ｆ３との隙間を確実に塞ぐことができる。 Thereafter, a molten thermosetting resin such as an epoxy resin is poured into a resin forming space formed by the pair of molds E and F, and the stage portion 3, the chip covering lid 13, the stage covering lid 15 and the leads. The resin mold part 17 which fixes 5 and 6 integrally is formed (molding process).
In this molding step, the protrusion E4 of one mold E presses the chip cover lid 13 against the back surface 3a of the stage unit 3, so that the gap between the chip cover lid 13 and the back surface 3a of the stage unit 3 is ensured. Can be closed. Further, since the bottom surface F3 of the other mold F presses the opening 41 of the stage covering lid 15 against the surface 3b of the stage portion 3, the gap between the stage covering lid 15 and the surface 3b of the stage portion 3 and the stage The gap between the opening 41 of the cover lid 15 and the bottom surface F3 of the other mold F can be reliably closed.

以上のことから、樹脂形成空間に注入された溶融樹脂が第１の空洞部３３及び第２の空洞部４３に流入することを防止できる。また、配線用貫通孔３ｄも貫通電極１１により完全に塞がれているため、溶融樹脂が配線用貫通孔３ｄを介して第１の空洞部３３に流れ込むこともない。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図１〜３に示すように、樹脂モールド部１７が形成されることになる。最後に、矩形枠部５３を切り落として樹脂モールド部１７の外方に突出するリード５，６を個々に切り分けることで、半導体装置１の製造が終了する。 From the above, it is possible to prevent the molten resin injected into the resin formation space from flowing into the first cavity portion 33 and the second cavity portion 43. Further, since the wiring through hole 3d is also completely closed by the through electrode 11, the molten resin does not flow into the first cavity 33 through the wiring through hole 3d.
In this molding step, the resin mold portion 17 is formed as shown in FIGS. 1 to 3 by heating and curing the resin after filling the resin forming space with the molten resin. Finally, the rectangular frame portion 53 is cut off, and the leads 5 and 6 protruding outward from the resin mold portion 17 are individually cut, thereby completing the manufacture of the semiconductor device 1.

以上のように製造された半導体装置１を携帯電話機等の各種電子機器に搭載する場合には、例えば、樹脂モールド部１７から外方に突出するリード５，６と電子機器の他の電子部品や電気部品とを相互に電気接続する。
この半導体装置１において、音響等の圧力変動が開口部４１、第２の空洞部４３及びステージ部３のチップ用貫通孔３ｃを介して半導体チップ７のダイヤフラム７ａに到達した際には、この圧力変動に基づいてダイヤフラム７ａが振動することで、前記圧力変動を検出することができる。 When the semiconductor device 1 manufactured as described above is mounted on various electronic devices such as a mobile phone, for example, the leads 5 and 6 protruding outward from the resin mold portion 17 and other electronic components of the electronic device, Electrically connect electrical components to each other.
In the semiconductor device 1, when pressure fluctuations such as sound reach the diaphragm 7 a of the semiconductor chip 7 through the opening 41, the second cavity 43, and the chip through hole 3 c of the stage 3, The pressure fluctuation can be detected by vibrating the diaphragm 7a based on the fluctuation.

上記の半導体装置１及びその製造方法によれば、第１の空洞部３３の容積は、ステージ部３の形状や大きさを変更させることなく、チップ蓋体配置工程において載置するチップ被覆蓋体１３のみの形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部３３の容積を十分に確保することができ、半導体チップ７のダイヤフラム７ａの振動に基づく第１の空洞部３３の圧力変化を小さく抑えることができる。このため、半導体チップ７のダイヤフラム７ａは、第１の空洞部３３の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、半導体チップ７の特性に応じた半導体装置１の設計変更も容易に行うことができるため、半導体装置１の製造効率の向上及び半導体装置１の製造コスト削減を容易に図ることができる。 According to the semiconductor device 1 and the method for manufacturing the semiconductor device 1, the volume of the first cavity portion 33 is set so that the chip covering lid body is mounted in the chip lid body arranging step without changing the shape and size of the stage portion 3. It can be easily changed according to the shape and size of only 13. Therefore, a sufficient volume of the first cavity portion 33 can be ensured, and the pressure change of the first cavity portion 33 based on the vibration of the diaphragm 7a of the semiconductor chip 7 can be suppressed small. For this reason, the diaphragm 7a of the semiconductor chip 7 can vibrate correctly against pressure vibration such as sound from the outside without being affected by the pressure change of the first cavity 33.
In addition, since the design of the semiconductor device 1 can be easily changed according to the characteristics of the semiconductor chip 7, it is possible to easily improve the manufacturing efficiency of the semiconductor device 1 and reduce the manufacturing cost of the semiconductor device 1.

また、上記の半導体装置１によれば、開口部４１を備えるステージ被覆蓋体１５により第２の空洞部４３を形成することにより、チップ用貫通孔３ｃや半導体チップ７に対する開口部４１の位置を容易に変えることができる。すなわち、半導体装置１の製造コストを増加させることなく、チップ用貫通孔３ｃ及び開口部４１をステージ部３の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部４１を介して第２の空洞部４３に侵入しても、これら塵埃や水滴が直接半導体チップ７に到達することを容易に防止できる。   Further, according to the semiconductor device 1 described above, the second cavity 43 is formed by the stage covering lid 15 having the opening 41, so that the position of the opening 41 with respect to the chip through-hole 3 c and the semiconductor chip 7 is determined. Can be easily changed. That is, without increasing the manufacturing cost of the semiconductor device 1, the chip through-hole 3 c and the opening 41 can be arranged so as not to overlap each other in the thickness direction of the stage portion 3. Therefore, even if dust and water droplets enter the second cavity 43 through the opening 41 from the outside, these dust and water droplets can be easily prevented from reaching the semiconductor chip 7 directly.

さらに、導電性を有するステージ部３及びチップ被覆蓋体１３が、半導体チップ７を取り囲むため、半導体装置１の外方側において発生した電気的なノイズが、樹脂モールド部１７に侵入しても、ステージ部３及びチップ被覆蓋体１３においてノイズが第１の空洞部３３内に侵入することを防いで、半導体チップ７に到達することを確実に防止できる。
また、導電性を有するステージ部３及びステージ被覆蓋体１５が、ステージ部３の厚さ方向に重ねて配されるため、半導体装置１の外方側において発生した電気的なノイズが、ステージ部３の表面３ｂ側から樹脂モールド部１７に侵入しても、ステージ部３及びステージ被覆蓋体１５においてノイズが第１の空洞部３３内に侵入することを防いで、半導体チップ７に到達することを確実に防止できる。
以上のことから、このノイズに基づく半導体チップ７の誤作動を確実に防止することができる Furthermore, since the conductive stage portion 3 and the chip cover lid 13 surround the semiconductor chip 7, even if electrical noise generated on the outer side of the semiconductor device 1 enters the resin mold portion 17, It is possible to prevent the noise from entering the first cavity portion 33 in the stage portion 3 and the chip covering lid body 13, and to reliably prevent reaching the semiconductor chip 7.
In addition, since the conductive stage unit 3 and the stage covering lid 15 are arranged so as to overlap in the thickness direction of the stage unit 3, electrical noise generated on the outer side of the semiconductor device 1 is 3, even if it enters the resin mold part 17 from the surface 3 b side, noise can be prevented from entering the first cavity part 33 in the stage part 3 and the stage covering lid 15 and reach the semiconductor chip 7. Can be reliably prevented.
From the above, malfunction of the semiconductor chip 7 based on this noise can be reliably prevented.

さらに、チップ被覆蓋体１３の内面に絶縁性ペースト３５を塗布することにより、導電性を有するチップ被覆蓋体１３が、半導体チップ７や半導体チップ７から延びるワイヤー２５等の電気配線と電気的に導通することを防ぐことができるため、半導体装置１の電気回路がショートすることを防止できる。
また、配線用貫通孔３ｄ及び貫通電極１１を介して、半導体チップ７及びリード５から各々延びるワイヤー２５，２３を相互に電気的に接続することにより、リード５が半導体チップ７を配した第１の空洞部３３の外方側に配されていても、半導体チップ７とリード５とを相互に電気的に接続することができる。 Further, by applying the insulating paste 35 to the inner surface of the chip cover lid 13, the conductive chip cover lid 13 is electrically connected to the electrical wiring such as the semiconductor chip 7 and the wires 25 extending from the semiconductor chip 7. Since conduction can be prevented, the electrical circuit of the semiconductor device 1 can be prevented from being short-circuited.
Also, the wires 5 and 23 extending respectively from the semiconductor chip 7 and the lead 5 are electrically connected to each other through the wiring through hole 3d and the through electrode 11 so that the lead 5 has the first semiconductor chip 7 disposed thereon. The semiconductor chip 7 and the lead 5 can be electrically connected to each other even if the semiconductor chip 7 is disposed on the outer side of the hollow portion 33.

さらに、半導体装置１の製造方法によれば、半導体チップ７を配するステージ部３やリード５、チップ用貫通孔３ｃ、配線用貫通孔３ｄは、フレーム準備工程において、金属製薄板にプレス加工やエッチング加工を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置１を安価に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部３の裏面３ａを上に向けた状態で実施し、その後、ステージ部３の表面３ｂを上に向けた状態で第２の配線工程を実施すればよいため、半導体装置１を簡便に製造することができる。 Furthermore, according to the manufacturing method of the semiconductor device 1, the stage part 3 and the lead 5, the chip through hole 3c, and the wiring through hole 3d on which the semiconductor chip 7 is arranged are pressed into a thin metal plate in the frame preparation process. Since the semiconductor device 1 can be formed only by performing etching processing, the semiconductor device 1 can be manufactured at a lower cost compared to the case of using a circuit board as in the prior art.
Further, from the chip bonding process to the chip lid arranging process, the second wiring process is performed with the back surface 3a of the stage unit 3 facing upward, and then the surface 3b of the stage unit 3 facing upward. Therefore, the semiconductor device 1 can be easily manufactured.

なお、上記の実施の形態において、貫通電極１１は、絶縁性接着剤１８ｂを介してステージ部３の裏面３ａに接着固定としたが、これに限ることはなく、少なくとも配線用貫通孔３ｄを塞ぐように、ステージ部３に対して電気的に絶縁された状態で固定されていればよい。すなわち、例えば、貫通電極１１はステージ部３の表面３ｂに接着されるとしても構わない。   In the above embodiment, the through electrode 11 is bonded and fixed to the back surface 3a of the stage portion 3 via the insulating adhesive 18b. However, the present invention is not limited to this, and at least closes the wiring through hole 3d. Thus, it is only necessary to be fixed in an electrically insulated state with respect to the stage unit 3. That is, for example, the through electrode 11 may be bonded to the surface 3 b of the stage portion 3.

また、例えば、図７に示すように、貫通電極６１は配線用貫通孔３ｄに隙間無く挿通して固定されるとしても構わない。なお、この構成の場合でも、各挿通端子部６２は周囲から絶縁支持ブロック６３により支持されているため、ステージ部３に接触することがない、すなわち、ステージ部３に対して電気的に絶縁されることになる。この構成の場合には、配線用貫通孔３ｄを容易かつ確実に塞ぐことができると共に、ステージ部３に対する貫通電極６１の位置決めを容易に行うことができる。   Further, for example, as shown in FIG. 7, the through electrode 61 may be inserted and fixed in the wiring through hole 3d without a gap. Even in this configuration, each insertion terminal portion 62 is supported by the insulating support block 63 from the periphery, so that it does not come into contact with the stage portion 3, that is, is electrically insulated from the stage portion 3. Will be. In the case of this configuration, the wiring through-hole 3d can be easily and reliably closed, and the through-electrode 61 can be easily positioned with respect to the stage portion 3.

また、図７に示すように、各ワイヤー２３，２５の端部をボンディングする各挿通端子部６２の接続面６２ａ，６２ｂがステージ部３の表面３ｂや裏面３ａから突出した位置に配されている場合には、挿通端子部６２の接続面６２ａ，６２ｂからこれと同一平面をなす絶縁支持ブロック６３の端面６３ａ，６３ｂに渡って導電性メッキ６５を施してもよい。この場合には、導電性メッキ６５により各ワイヤー２３，２５の接着面積を拡大させることができる。したがって、ワイヤー２３，２５を接着するためのワイヤーボンダーの位置決めを高精度に行うことなく、各ワイヤー２３，２５を容易に接着することができる。   Moreover, as shown in FIG. 7, the connection surfaces 62a and 62b of each insertion terminal part 62 which bonds the edge part of each wire 23 and 25 are distribute | arranged to the position protruded from the surface 3b and the back surface 3a of the stage part 3. In this case, the conductive plating 65 may be applied from the connection surfaces 62a and 62b of the insertion terminal portion 62 to the end surfaces 63a and 63b of the insulating support block 63 that are in the same plane. In this case, the bonding area of the wires 23 and 25 can be increased by the conductive plating 65. Therefore, the wires 23 and 25 can be easily bonded without positioning the wire bonder for bonding the wires 23 and 25 with high accuracy.

さらに、複数のリード５，６は、樹脂モールド部１７の側部から外方に突出して構成されるとしたが、これに限ることはない。例えば、図８に示すように、複数のリード６７は、樹脂モールド部１７の下面１７ａから直接露出して構成されるとしても構わない、すなわち、半導体装置６９を所謂ＱＦＮ（Quad Flat Non-lead）として構成するとしてもよい。   Furthermore, although the plurality of leads 5 and 6 are configured to protrude outward from the side portion of the resin mold portion 17, the present invention is not limited thereto. For example, as shown in FIG. 8, the plurality of leads 67 may be configured to be directly exposed from the lower surface 17a of the resin mold portion 17, that is, the semiconductor device 69 is formed by a so-called QFN (Quad Flat Non-lead). It may be configured as.

また、ステージ部３の表面３ｂにはステージ被覆蓋体１５が配されるとしたが、これに限ることはなく、少なくともチップ用貫通孔３ｃがステージ部３の表面３ｂから樹脂モールド部１７の外方に連通するように、第２の空洞部が形成されていればよい。すなわち、例えば、図９に示すように、チップ用貫通孔３ｃを外方に露出させる孔７１を樹脂モールド部１７に形成し、この孔７１により第２の空洞部７３が構成されるとしても構わない。   Further, the stage covering lid 15 is arranged on the surface 3b of the stage part 3, but the present invention is not limited to this. At least the chip through-hole 3c extends from the surface 3b of the stage part 3 to the outside of the resin mold part 17. It is only necessary that the second cavity is formed so as to communicate with the direction. That is, for example, as shown in FIG. 9, a hole 71 that exposes the chip through hole 3 c to the outside may be formed in the resin mold portion 17, and the second cavity portion 73 may be configured by the hole 71. Absent.

ここで、第２の空洞部７３は、例えば、ステージ部３の表面３ｂに当接する突起を樹脂モールド部形成用の金型に設けておくことにより、形成することができる。この構成の場合には、上記実施形態のように、ステージ被覆蓋体１５やステージ蓋体配置工程が不要となるため、半導体装置７４の製造効率向上を図ることができる。
なお、この第２の空洞部７３を構成する孔７１の内面に導電性材料を形成する場合には、外方において発生したノイズが樹脂モールド部１７を介して半導体チップ７に到達することを防止できる。 Here, the second cavity portion 73 can be formed by, for example, providing a protrusion that contacts the surface 3b of the stage portion 3 on a mold for forming the resin mold portion. In the case of this configuration, the stage covering lid 15 and the stage lid placing step are not required as in the above-described embodiment, so that the manufacturing efficiency of the semiconductor device 74 can be improved.
When a conductive material is formed on the inner surface of the hole 71 that constitutes the second cavity 73, noise generated outside is prevented from reaching the semiconductor chip 7 through the resin mold portion 17. it can.

さらに、チップ被覆蓋体１３は、ステージ部３の裏面３ａ側に開口する略凹状に形成されているとしたが、例えばこれに加えて、図１０に示すように、上端壁部２９よりもステージ部３の裏面３ａからさらに離間する方向に延びる突起部７５を一体的に形成して、チップ被覆蓋体７７を構成するとしてもよい。なお、この突起部７５の先端部は、ステージ部３の裏面３ａと同方向を向く樹脂モールド部１７の下面１７ａから外方に露出する。   Further, the chip cover lid 13 is formed in a substantially concave shape that opens to the back surface 3a side of the stage portion 3. For example, in addition to this, as shown in FIG. The chip covering lid 77 may be configured by integrally forming a protrusion 75 extending in a direction further away from the back surface 3 a of the portion 3. Note that the tip of the protrusion 75 is exposed outward from the lower surface 17a of the resin mold portion 17 that faces in the same direction as the back surface 3a of the stage portion 3.

この構成の場合には、上記実施形態と同様にモールド工程において、一対の金型Ｅ、Ｆによりステージ部３の厚さ方向から挟み込む際に、突起部７５を一方の金型Ｅの底面Ｅ３に当接させることができる（図６参照）。このため、一方の金型Ｅによりチップ被覆蓋体７７をステージ部３の裏面３ａに押さえつけることができる。すなわち、上記実施形態のように、一方の金型Ｅに上端壁部２９を押さえるための突起部Ｅ４を形成する必要が無くなり、一方の金型Ｅを安価に製造することができる。   In the case of this configuration, as in the above embodiment, in the molding process, when the pair of molds E and F are sandwiched from the thickness direction of the stage unit 3, the protrusion 75 is placed on the bottom surface E3 of one mold E. It can be contacted (see FIG. 6). For this reason, the chip covering lid 77 can be pressed against the back surface 3 a of the stage portion 3 by one mold E. That is, it is not necessary to form the protrusion E4 for pressing the upper end wall portion 29 in one mold E as in the above embodiment, and the one mold E can be manufactured at low cost.

また、この状態においては、突起部７５により上端壁部２９と一方の金型Ｅの底面Ｅ３との間に隙間が形成されるため、上端壁部２９全体を樹脂モールド部１７の内部に埋設することができる。
さらに、上記構成において、各突起部７５をチップ被覆蓋体７７の上端壁部２９に対して弾性変形可能としておくことにより、一方の金型Ｅによるチップ被覆蓋体７７の押さえつけ力を適度な大きさに制御することができる。 Further, in this state, a gap is formed between the upper end wall portion 29 and the bottom surface E3 of one mold E by the protrusion 75, so that the entire upper end wall portion 29 is embedded in the resin mold portion 17. be able to.
Further, in the above configuration, each protrusion 75 can be elastically deformed with respect to the upper end wall portion 29 of the chip covering lid 77, so that the pressing force of the chip covering lid 77 by one mold E can be appropriately increased. Can be controlled.

また、電気配線手段２７は、ＩＣ９、貫通電極１１及びワイヤー２３，２５とから構成されるとしたが、これに限ることはなく、少なくとも半導体チップ７とリード５とを電気接続する構成であればよい。すなわち、例えば、図１１〜１３に示すように、リード８１が第１の空洞部８３に露出するように配されるとしても構わない。
ただし、上記構成の場合には、各リード８１とステージ部８７との隙間、及び、相互に隣り合うリード８１，８１間の隙間から、第１の空洞部８３に樹脂が入り込まないようにする必要がある。具体的には、例えば、ステージ被覆蓋体８９に各リード８１とステージ部８７との隙間を覆う被覆部９１を一体的に形成すると共に、被覆部９１及びチップ被覆蓋体９３の側壁部９５の先端部を相互に当接させて相互に隣り合うリード８１，８１間の隙間を埋めればよい。 Further, the electrical wiring means 27 is composed of the IC 9, the through electrode 11, and the wires 23 and 25. However, the electrical wiring means 27 is not limited to this. Good. That is, for example, as shown in FIGS. 11 to 13, the lead 81 may be arranged so as to be exposed in the first cavity 83.
However, in the case of the above configuration, it is necessary to prevent the resin from entering the first cavity 83 from the gap between each lead 81 and the stage portion 87 and the gap between the leads 81 and 81 adjacent to each other. There is. Specifically, for example, a covering portion 91 that covers the gap between each lead 81 and the stage portion 87 is integrally formed on the stage covering lid body 89, and the covering portion 91 and the side wall portion 95 of the chip covering lid body 93 are formed. What is necessary is just to make the front-end | tip part contact | abut mutually and to fill the clearance gap between the leads 81 and 81 which mutually adjoin.

特に、ポリイミドテープを介して被覆部９１及びチップ被覆蓋体９３の側壁部９５の先端部を相互に当接させる場合には、ポリイミドテープを変形させることによって各リード８１間の隙間を確実に埋めることができ、第１の空洞部８３への樹脂の流入を確実に防ぐことができる。また、ポリイミドテープは絶縁性を有するため、チップ被覆蓋体９３及びステージ被覆蓋体８９とリード８１とを電気的に絶縁することも可能となる。   In particular, when the cover 91 and the tip of the side wall 95 of the chip cover lid 93 are brought into contact with each other via a polyimide tape, the gap between the leads 81 is reliably filled by deforming the polyimide tape. It is possible to reliably prevent the resin from flowing into the first cavity 83. In addition, since the polyimide tape has an insulating property, it is possible to electrically insulate the chip covering lid 93 and the stage covering lid 89 from the leads 81.

そして、この構成の場合には、上記実施形態のように貫通電極１１を使用することなく、ＩＣ９とリード８１とをワイヤー８５により直接電気接続することができる。
また、この構成の場合には、前述のワイヤー８５が第１の空洞部８３に配されるため、ワイヤー８５が樹脂モールド部１７に触れることがない。このため、モールド工程において溶融樹脂により樹脂モールド部１７を形成する際に、ワイヤー８５が溶融樹脂の流れに押されて変形することを確実に防止できる。したがって、半導体チップ７とリード８１との電気的な接続を容易に確保することができる。 In the case of this configuration, the IC 9 and the lead 81 can be directly electrically connected by the wire 85 without using the through electrode 11 as in the above embodiment.
Further, in the case of this configuration, the wire 85 is arranged in the first cavity portion 83, so that the wire 85 does not touch the resin mold portion 17. For this reason, when forming the resin mold part 17 with a molten resin in a molding process, it can prevent reliably that the wire 85 is pushed and deform | transformed by the flow of molten resin. Therefore, the electrical connection between the semiconductor chip 7 and the lead 81 can be easily ensured.

さらに、第１の配線工程において、半導体チップ７とＩＣ９とをワイヤー２５により電気接続すると共に、ＩＣ９とリード８１とをワイヤー８５により直接電気接続することができるため、上記実施形態のように、第２の配線工程を行う必要が無くなり、半導体装置９７の製造効率の向上を図ることができる。
なお、この構成の半導体装置９７を製造する際には、上記実施形態の製造方法のチップ蓋体載置工程において、リード８１が第１の空洞部８３に露出するようにチップ被覆蓋体９３を配すると共に、ステージ蓋体配置工程において、リード８１が被覆部９１に覆われるようにステージ被覆蓋体８９を配すればよい。 Furthermore, in the first wiring step, the semiconductor chip 7 and the IC 9 can be electrically connected by the wire 25, and the IC 9 and the lead 81 can be directly electrically connected by the wire 85. It is not necessary to perform the second wiring step, and the manufacturing efficiency of the semiconductor device 97 can be improved.
When manufacturing the semiconductor device 97 having this configuration, in the chip lid mounting step of the manufacturing method of the above embodiment, the chip cover lid 93 is placed so that the leads 81 are exposed to the first cavity 83. In addition, the stage cover lid 89 may be disposed so that the lead 81 is covered with the cover 91 in the stage lid layout step.

なお、図１１〜１３に示す上記構成においては、ステージ被覆蓋体８９に被覆部９１が形成されるとしたが、これに限ることはなく、少なくとも第１の空洞部８３に溶融樹脂が入り込まないように半導体装置９７が構成されていればよい。すなわち、例えば、リード８１及びステージ部８７の表面（他方の表面）８７ｂに各リード８１とステージ部８７との隙間を塞ぐ絶縁性の目隠しシールを貼り付けるとしても構わない。この構成の場合には、図９に示す半導体装置の構成に適用することで、ステージ被覆蓋体８９やステージ蓋体配置工程を不要とすることもできる。   In the above-described configuration shown in FIGS. 11 to 13, the covering portion 91 is formed on the stage covering lid 89. However, the present invention is not limited to this, and the molten resin does not enter at least the first cavity 83. As long as the semiconductor device 97 is configured as described above. That is, for example, an insulating blindfold seal that closes the gap between each lead 81 and the stage portion 87 may be attached to the surface of the lead 81 and the stage portion 87 (the other surface) 87b. In the case of this configuration, the stage covering lid body 89 and the stage lid body arranging step can be omitted by applying to the configuration of the semiconductor device shown in FIG.

また、上記実施形態においては、半導体チップ７を内包する第１の空洞部３３が外方に対して密閉されるとしたが、例えば、図１４に示すように、第１の空洞部１０１を外方に露出するとしても構わない。
すなわち、ステージ部３の裏面３ａに配するチップ被覆蓋体１０３は、その上端壁部１０５からステージ部３の裏面３ａから離間する方向に突出する略筒状の開口部１０７を備えるとしてもよい。この開口部１０７は、第１の空洞部１０１を樹脂モールド部１７の外方に露出させる役割を果たしている。また、この開口部１０７は、半導体チップ７が直接外方に露出しないように、半導体チップ７とステージ部３の厚さ方向に重ならない位置に形成されている。 Further, in the above embodiment, the first cavity portion 33 that encloses the semiconductor chip 7 is hermetically sealed from the outside. However, for example, as shown in FIG. You may be exposed to
That is, the chip cover lid 103 disposed on the back surface 3a of the stage unit 3 may include a substantially cylindrical opening 107 protruding from the upper end wall 105 in a direction away from the back surface 3a of the stage unit 3. The opening 107 serves to expose the first cavity 101 to the outside of the resin mold portion 17. The opening 107 is formed at a position where the semiconductor chip 7 and the stage 3 do not overlap in the thickness direction so that the semiconductor chip 7 is not directly exposed to the outside.

この構成においては、音響等の圧力変動が開口部１０７及び第１の空洞部１０１を介して半導体チップ７のダイヤフラム７ａに到達した際に、この圧力変動に基づいてダイヤフラム７ａが振動することで、前記圧力変動を検出することができる。したがって、ステージ部３の表面３ｂに配されるステージ被覆蓋体１０９は、第２の空洞部１１１を外方に対して密閉させるように構成しても構わない。すなわち、このステージ被覆蓋体１０９に上記実施形態と同様の開口部を形成する必要が無くなる。
なお、この半導体装置１１５を製造する際には、モールド工程において開口部１０７から第１の空洞部１０１に溶融樹脂が流入しないように、樹脂モールド部形成用の金型により開口部１０７を塞げばよい。 In this configuration, when a pressure fluctuation such as sound reaches the diaphragm 7a of the semiconductor chip 7 through the opening 107 and the first cavity 101, the diaphragm 7a vibrates based on the pressure fluctuation. The pressure fluctuation can be detected. Therefore, the stage covering lid 109 arranged on the surface 3b of the stage portion 3 may be configured to seal the second cavity portion 111 with respect to the outside. That is, it is not necessary to form an opening similar to the above embodiment in the stage covering lid 109.
When manufacturing the semiconductor device 115, the opening 107 is closed with a mold for forming the resin mold so that the molten resin does not flow into the first cavity 101 from the opening 107 in the molding process. Good.

この構成の場合でも、上記実施形態の場合と同様に、ステージ被覆蓋体１０９のみの形状や大きさに応じて、密閉された第２の空洞部１１１の大きさを容易に変更することができるため、半導体装置１１５の製造効率の向上や半導体装置１１５の製造コスト削減を容易に図ることができる。
また、開口部１０７を備えるチップ被覆蓋体１０３によって第１の空洞部１０１を形成することにより、半導体装置１１５の製造コストを増加させることなく、半導体チップ７が開口部１０７を介して外方に直接露出しないように、半導体チップ７及び開口部１０７をステージ部３の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部１０７を介して第１の空洞部１０１に侵入しても、これら塵埃や水滴が直接半導体チップ７に到達することを容易に防止できる。 Even in the case of this configuration, the size of the sealed second cavity 111 can be easily changed according to the shape and size of only the stage covering lid 109 as in the case of the above embodiment. Therefore, it is possible to easily improve the manufacturing efficiency of the semiconductor device 115 and reduce the manufacturing cost of the semiconductor device 115.
Further, the first cavity 101 is formed by the chip covering lid 103 having the opening 107, so that the semiconductor chip 7 can be moved outward through the opening 107 without increasing the manufacturing cost of the semiconductor device 115. The semiconductor chip 7 and the opening 107 can be shifted from each other so as not to overlap in the thickness direction of the stage unit 3 so as not to be directly exposed. Therefore, even if dust or water droplets enter the first cavity 101 through the opening 107 from the outside, it is possible to easily prevent these dust and water droplets from reaching the semiconductor chip 7 directly.

なお、この半導体装置１１５の場合でも、図１３に示す半導体装置と同様に、リード５を第１の空洞部１０１に露出させたり、ステージ被覆蓋体１０９に被覆部を形成することで、配線用貫通孔３ｄを形成したり貫通電極１１を使用することなく、半導体チップ７とリード５とを電気的に接続することができる。また、この場合には、上記実施形態のように第２の配線工程を行う必要も無くなるため、半導体装置１１５の製造効率の向上を図ることもできる。   Even in the case of this semiconductor device 115, as in the semiconductor device shown in FIG. 13, the lead 5 is exposed to the first cavity portion 101 or the covering portion is formed on the stage covering lid body 109, so The semiconductor chip 7 and the lead 5 can be electrically connected without forming the through hole 3d or using the through electrode 11. In this case, it is not necessary to perform the second wiring step as in the above embodiment, so that the manufacturing efficiency of the semiconductor device 115 can be improved.

さらに、上記実施形態において、チップ被覆蓋体１３やステージ被覆蓋体１５は、導電性材料から形成され、その内面に絶縁性ペースト３５を塗布して構成されるとしたが、これに限ることはなく、少なくともステージ部３と電気的に接続されるように導電性を有していればよい。
したがって、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、導電性材料から形成されると共に、その外面に絶縁性ペーストを塗布して構成されるとしてもよい。また、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、電気的な絶縁材料から形成されると共に、その外面若しくは内面に導電性を有するペーストを塗布したり、その内面側や外面側に絶縁性を有する別体の蓋体（チップ絶縁部）を配して構成されるとしても構わない。
なお、半導体チップ７やＩＣ９、貫通電極１１、ワイヤー２５とチップ被覆蓋体１３との電気的な絶縁性を確保する場合には、少なくともチップ被覆蓋体１３の内面側が絶縁性を有していることが望ましい。 Furthermore, in the above embodiment, the chip cover lid 13 and the stage cover lid 15 are made of a conductive material, and are configured by applying the insulating paste 35 to the inner surface thereof. It is only necessary to have conductivity so as to be electrically connected to at least the stage portion 3.
Therefore, the chip cover lid 13 and the stage cover lid 15 may be formed of, for example, a conductive material and coated with an insulating paste on the outer surface thereof. The chip cover lid 13 and the stage cover lid 15 are formed of, for example, an electrically insulating material, and a conductive paste is applied to the outer surface or the inner surface of the chip cover lid 13 or the stage cover lid 15. A separate lid (chip insulating portion) having insulating properties may be provided.
In addition, when ensuring electrical insulation between the semiconductor chip 7, the IC 9, the through electrode 11, the wire 25, and the chip covering lid 13, at least the inner surface side of the chip covering lid 13 has insulating properties. It is desirable.

また、上記実施形態において、ステージ部３やリード５，６、リードフレーム５１は金属製であるとしたが、これに限ることはなく、少なくとも導電性を有していればよい。また、第１の空洞部３３へのノイズの侵入防止を考慮しない場合には、ステージ部３は電気的な絶縁材料から形成されるとしても構わない。そして、ステージ部３が絶縁材料からなる場合には、半導体チップ７やＩＣ９、貫通電極１１をステージ部３に接着する際に導電性を有する接着剤を使用するとしてもよい。   Moreover, in the said embodiment, although the stage part 3, the lead | read | reeds 5,6, and the lead frame 51 were metal, it is not restricted to this, What is necessary is just to have electroconductivity at least. Further, when the prevention of noise intrusion into the first cavity portion 33 is not taken into consideration, the stage portion 3 may be formed of an electrically insulating material. And when the stage part 3 consists of an insulating material, when bonding the semiconductor chip 7, IC9, and the penetration electrode 11 to the stage part 3, you may use the adhesive agent which has electroconductivity.

さらに、半導体チップ７は、ダイヤフラム７ａを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ７を構成するダイヤフラム７ａのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであってもよいし、加速度を検知する加速度センサチップであっても構わない。   Furthermore, although the semiconductor chip 7 is composed of a sound pressure sensor chip provided with the diaphragm 7a, the present invention is not limited to this, and it is sufficient that the semiconductor chip 7 has at least a movable part such as the diaphragm 7a constituting the semiconductor chip 7. Therefore, the semiconductor chip may be, for example, a pressure sensor chip that measures the pressure or pressure change in the external space of the semiconductor device 1 or may be an acceleration sensor chip that detects acceleration.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

この発明の一実施形態に係る半導体装置をステージ部の裏面から見た状態を示す概略平断面図である。1 is a schematic plan sectional view showing a state in which a semiconductor device according to an embodiment of the present invention is viewed from the back surface of a stage portion. 図１の半導体装置をステージ部の表面から見た状態を示す概略平断面図である。FIG. 2 is a schematic plan sectional view showing a state where the semiconductor device of FIG. 1 is viewed from the surface of a stage unit. 図１の半導体装置の概略側断面図である。FIG. 2 is a schematic sectional side view of the semiconductor device of FIG. 1. 図１の半導体装置の製造方法に使用するリードフレームを示す概略平面図である。FIG. 2 is a schematic plan view showing a lead frame used in the method for manufacturing the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing a method for manufacturing the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing a method for manufacturing the semiconductor device of FIG. 1. この発明の他の実施形態に係る半導体装置に使用する貫通電極を示す概略側断面図である。It is a schematic sectional side view which shows the penetration electrode used for the semiconductor device which concerns on other embodiment of this invention. この発明の他の実施形態に係る半導体装置を示す概略側断面図である。It is a schematic sectional side view which shows the semiconductor device which concerns on other embodiment of this invention. この発明の他の実施形態に係る半導体装置を示す概略側断面図である。It is a schematic sectional side view which shows the semiconductor device which concerns on other embodiment of this invention. この発明の他の実施形態に係る半導体装置を示す概略側断面図である。It is a schematic sectional side view which shows the semiconductor device which concerns on other embodiment of this invention. この発明の他の実施形態に係る半導体装置をステージ部の表面から見た状態を示す概略平断面図である。It is a schematic plane sectional view which shows the state which looked at the semiconductor device which concerns on other embodiment of this invention from the surface of the stage part. 図１１の半導体装置をステージ部の裏面から見た状態を示す概略平断面図である。FIG. 12 is a schematic plan sectional view showing a state where the semiconductor device of FIG. 11 is viewed from the back surface of the stage unit. 図１１の半導体装置の概略側断面図である。FIG. 12 is a schematic sectional side view of the semiconductor device of FIG. 11. この発明の他の実施形態に係る半導体装置を示す概略側断面図である。It is a schematic sectional side view which shows the semiconductor device which concerns on other embodiment of this invention.

符号の説明Explanation of symbols

１，６９，７４，９７，１１５・・・半導体装置、３，８７・・・ステージ部、３ａ・・・裏面（一方の表面）、３ｂ，８７ｂ・・・表面（他方の表面）、３ｃ・・・チップ用貫通孔、３ｄ・・・配線用貫通孔、５，６７，８１・・・リード、７・・・半導体チップ、１３，７７，９３，１０３・・・チップ被覆蓋体、１５，８９，１０９・・・ステージ被覆蓋体、１７・・・樹脂モールド部、１９，６２・・・挿通端子部、２３・・・ワイヤー（第２のワイヤー）、２５・・・ワイヤー（第１のワイヤー）、２７・・・電気配線手段、３３，８３，１０１・・・第１の空洞部、３５・・・絶縁性ペースト（チップ絶縁部）、４１・・・開口部、４３，７３，１１１・・・第２の空洞部、５１・・・リードフレーム、１０７・・・開口部

1, 69, 74, 97, 115... Semiconductor device, 3, 87... Stage part, 3a... Back surface (one surface), 3b, 87b. ..Chip through hole, 3d... Through hole for wiring, 5, 67, 81... Lead, 7... Semiconductor chip, 13, 77, 93, 103. 89, 109 ... stage covering lid, 17 ... resin mold part, 19, 62 ... insertion terminal part, 23 ... wire (second wire), 25 ... wire (first Wire), 27 ... electrical wiring means, 33,83,101 ... first cavity, 35 ... insulating paste (chip insulating part), 41 ... opening, 43,73,111 ... Second cavity, 51 ... Lead frame, 107 ... Opening

Claims (14)

厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、
前記チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、
前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、
前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、
前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定した樹脂モールド部とを備え、
前記チップ用貫通孔が前記ステージ部の他方の表面側から前記樹脂モールド部の外方に連通するように、前記樹脂モールド部に中空の第２の空洞部が形成されていることを特徴とする半導体装置。 A substantially plate-like stage portion in which a through-hole for a chip penetrating in the thickness direction is formed;
A semiconductor chip fixed to one surface of the stage portion so as to cover the through-hole for chip; and
A lead disposed around the stage portion and electrically connected to the semiconductor chip;
A chip covering lid disposed on one surface of the stage portion so as to cover the semiconductor chip;
The stage portion, the lead, and the chip covering lid so as to provide a hollow first cavity portion between the semiconductor chip and the semiconductor chip through the chip covering lid body with the lead exposed to the outside. A resin mold part integrally fixing the body,
A hollow second cavity portion is formed in the resin mold portion so that the chip through-hole communicates with the outside of the resin mold portion from the other surface side of the stage portion. Semiconductor device. 前記第２の空洞部が、前記ステージ部の他方の表面を覆うステージ被覆蓋体により形成され、
該ステージ被覆蓋体が、前記第２の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする請求項１に記載の半導体装置。 The second cavity is formed by a stage covering lid that covers the other surface of the stage part,
The semiconductor device according to claim 1, wherein the stage covering lid includes an opening that exposes the second cavity to the outside of the resin mold part. 厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、
前記チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、
前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、
前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記ステージ部の他方の表面に配されたステージ被覆蓋体と、
前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、かつ、前記ステージ被覆蓋体を介して前記他方の表面との間に中空の第２の空洞部を設けるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定した樹脂モールド部とを備え、
前記チップ被覆蓋体が、前記第１の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置。 A substantially plate-like stage portion in which a through-hole for a chip penetrating in the thickness direction is formed;
A semiconductor chip fixed to one surface of the stage portion so as to cover the through-hole for chip; and
A lead disposed around the stage portion and electrically connected to the semiconductor chip;
A chip covering lid disposed on one surface of the stage portion so as to cover the semiconductor chip;
A stage covering lid disposed on the other surface of the stage portion so as to cover the other surface of the stage portion including the chip through hole;
With the lead exposed to the outside, a hollow first cavity is provided between the semiconductor chip and the chip covering lid, and the stage covering lid is used to A resin mold portion integrally fixing the stage portion, the lead, the chip covering lid and the stage covering lid so as to provide a hollow second cavity portion between the other surface,
The semiconductor device according to claim 1, wherein the chip covering lid includes an opening that exposes the first cavity to the outside of the resin mold portion. 前記ステージ部及び前記チップ被覆蓋体が導電性を有し、
前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ部の一方の表面に固定され、
前記チップ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。 The stage part and the chip covering lid have conductivity,
The semiconductor chip is fixed to one surface of the stage part in a state of being electrically insulated from the stage part,
4. The semiconductor device according to claim 1, wherein the chip covering lid is electrically connected to the stage portion. 5. 前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料からなるチップ絶縁部が設けられていることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein a chip insulating portion made of an electrically insulating material is provided on an inner surface of the chip covering lid facing the semiconductor chip. 前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、
前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ部の一方の表面に固定され、
該ステージ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする請求項２又は請求項３に記載の半導体装置。 The stage part and the stage covering lid have conductivity,
In a state where the semiconductor chip is electrically insulated from the stage portion, it is fixed to one surface of the stage portion,
The semiconductor device according to claim 2, wherein the stage covering lid is electrically connected to the stage portion. 前記半導体チップと前記リードとの電気接続が、前記半導体チップから、前記厚さ方向に前記ステージ部を貫通し、前記樹脂モールド部を介して前記リードまで到達する電気配線手段により構成されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。   The electrical connection between the semiconductor chip and the lead is constituted by electrical wiring means that penetrates the stage portion in the thickness direction from the semiconductor chip and reaches the lead through the resin mold portion. The semiconductor device according to claim 1, wherein: 前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、
前記電気配線手段が、前記ステージ部に対して電気的に絶縁した状態で前記配線用貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１のワイヤーと、前記リード及び前記挿通端子部を相互に電気接続する第２のワイヤーとを備えることを特徴とする請求項７に記載の半導体装置。 A wiring through-hole penetrating in the thickness direction is formed in the stage portion,
The electric wiring means is fixed to the stage portion so as to be exposed to one surface and the other surface of the stage portion through the wiring through hole in a state of being electrically insulated from the stage portion. A first wire that electrically connects the semiconductor chip and the insertion terminal portion to each other, and a second wire that electrically connects the lead and the insertion terminal portion to each other. The semiconductor device according to claim 7. 前記リードが、前記第１の空洞部に露出して配されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the lead is disposed so as to be exposed in the first cavity. 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。 It consists of a thin metal plate that integrally connects a substantially plate-shaped stage part on which one surface is placed with a semiconductor chip and leads arranged around it, and penetrates the stage part in the thickness direction. A frame preparation step of preparing a lead frame in which through holes for chips are formed;
A chip bonding step of bonding the semiconductor chip to one surface of the stage portion so as to overlap the chip through-hole in the thickness direction;
A wiring step of electrically connecting the semiconductor chip and the lead to each other;
A chip covering lid is disposed on one surface of the stage portion so as to cover the semiconductor chip, and a hollow first cavity portion including the semiconductor chip is formed by the chip covering lid and the stage portion. A chip lid arrangement step;
A resin mold portion for integrally fixing the stage portion, the lead and the chip covering lid so that the lead is exposed to the outside and the chip through-hole is communicated to the outside from the other surface; A method for manufacturing a semiconductor device, comprising: a molding step for forming. 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。 It consists of a thin metal plate that integrally connects a substantially plate-shaped stage part on which one surface is placed with a semiconductor chip and leads arranged around it, and penetrates the stage part in the thickness direction. A frame preparation step of preparing a lead frame in which through holes for chips are formed;
A chip bonding step of bonding the semiconductor chip to one surface of the stage portion so as to overlap the chip through-hole in the thickness direction;
A wiring step of electrically connecting the semiconductor chip and the lead to each other;
A chip covering lid is disposed on one surface of the stage portion so as to cover the semiconductor chip, and a hollow first cavity portion including the semiconductor chip is formed by the chip covering lid and the stage portion. A chip lid arrangement step;
A stage covering lid is arranged on the other surface so as to cover the other surface of the stage portion including the chip through-hole, and the second hollow portion is hollow by the stage covering lid and the stage portion. Forming a stage lid, and
The stage portion, the lead, and the chip cover lid are formed so that the lead is exposed to the outside and the first cavity is exposed to the outside through an opening formed in the chip cover lid. And a molding step of forming a resin mold portion that integrally fixes the stage covering lid. 前記チップ蓋体配置工程において、前記リードが前記第１の空洞部に露出するように、前記チップ被覆蓋体を配することを特徴とする請求項１０又は請求項１１に記載の半導体装置の製造方法。   12. The manufacturing method of a semiconductor device according to claim 10, wherein in the chip lid arranging step, the chip covering lid is arranged so that the lead is exposed in the first cavity. Method. 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、
前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。 It consists of a thin metal plate that integrally connects a substantially plate-shaped stage part on which one surface is placed with a semiconductor chip and leads arranged around it, and penetrates the stage part in the thickness direction. A frame preparation step of preparing a lead frame in which through holes for chips and through holes for wiring are formed;
A chip bonding step of bonding the semiconductor chip to one surface of the stage portion so as to overlap the chip through-hole in the thickness direction;
A terminal part attaching step for attaching an insertion terminal part having conductivity to the stage part so as to be exposed from both surfaces of the stage part via the through hole for wiring;
A first wiring step of electrically connecting the semiconductor chip and the insertion terminal portion to each other;
A chip covering lid is disposed on one surface of the stage portion so as to cover the semiconductor chip, and a hollow first cavity portion including the semiconductor chip is formed by the chip covering lid and the stage portion. A chip lid arrangement step;
A second wiring step for electrically connecting the lead and the insertion terminal portion to each other;
A resin mold portion for integrally fixing the stage portion, the lead and the chip covering lid so that the lead is exposed to the outside and the chip through-hole is communicated to the outside from the other surface; A method for manufacturing a semiconductor device, comprising: a molding step for forming. 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及びステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。

It consists of a thin metal plate that integrally connects a substantially plate-shaped stage part on which one surface is placed with a semiconductor chip and leads arranged around it, and penetrates the stage part in the thickness direction. A frame preparation step of preparing a lead frame in which through holes for chips and through holes for wiring are formed;
A chip bonding step of bonding the semiconductor chip to one surface of the stage portion so as to overlap the chip through-hole in the thickness direction;
A terminal part attaching step for attaching an insertion terminal part having conductivity to the stage part so as to be exposed from both surfaces of the stage part via the through hole for wiring;
A first wiring step of electrically connecting the semiconductor chip and the insertion terminal portion to each other;
A chip covering lid is disposed on one surface of the stage portion so as to cover the semiconductor chip, and a hollow first cavity portion including the semiconductor chip is formed by the chip covering lid and the stage portion. A chip lid arrangement step;
A second wiring step for electrically connecting the lead and the insertion terminal portion to each other;
A stage covering lid is arranged on the other surface so as to cover the other surface of the stage portion including the chip through-hole, and the second hollow portion is hollow by the stage covering lid and the stage portion. Forming a stage lid, and
The stage portion, the lead, and the chip cover lid are formed so that the lead is exposed to the outside and the first cavity is exposed to the outside through an opening formed in the chip cover lid. And a molding step of forming a resin mold part for integrally fixing the stage covering lid.

JP2005197440A 2005-03-16 2005-07-06 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4742706B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005197440A JP4742706B2 (en) 2005-07-06 2005-07-06 Semiconductor device and manufacturing method thereof
TW095108588A TWI303094B (en) 2005-03-16 2006-03-14 Semiconductor device, method for manufacturing semiconductor device, and cover frame
KR1020077023360A KR20070116097A (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and cover frame
PCT/JP2006/305060 WO2006098339A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and cover frame
US11/908,590 US20090230487A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and lid frame
EP06729094A EP1860694A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and cover frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197440A JP4742706B2 (en) 2005-07-06 2005-07-06 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007019154A true JP2007019154A (en) 2007-01-25
JP4742706B2 JP4742706B2 (en) 2011-08-10

Family

ID=37756073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197440A Expired - Fee Related JP4742706B2 (en) 2005-03-16 2005-07-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4742706B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012083124A (en) * 2010-10-07 2012-04-26 Denso Corp Sensor device and manufacturing method for the same
JP2013069961A (en) * 2011-09-26 2013-04-18 Nec Corp Manufacturing method of hollow sealed structure and hollow sealed structure
WO2013081156A1 (en) * 2011-11-30 2013-06-06 京セラ株式会社 Image pickup element housing package, and image pickup device
JP2013534320A (en) * 2010-08-20 2013-09-02 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Sensor module for housing pressure sensor chip and assembling to sensor housing
US8742559B2 (en) 2011-03-16 2014-06-03 Renesas Electronics Corporation Manufacturing method of semiconductor device, and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2000031349A (en) * 1998-03-17 2000-01-28 Denso Corp Semiconductor device and manufacture of it
JP2002077346A (en) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd Portable communication terminal
JP2003125495A (en) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd Electret capacitor microphone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2000031349A (en) * 1998-03-17 2000-01-28 Denso Corp Semiconductor device and manufacture of it
JP2002077346A (en) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd Portable communication terminal
JP2003125495A (en) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd Electret capacitor microphone

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534320A (en) * 2010-08-20 2013-09-02 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Sensor module for housing pressure sensor chip and assembling to sensor housing
US9006847B2 (en) 2010-08-20 2015-04-14 Robert Bosch Gmbh Sensor module for accommodating a pressure sensor chip and for installation into a sensor housing
JP2012083124A (en) * 2010-10-07 2012-04-26 Denso Corp Sensor device and manufacturing method for the same
US8742559B2 (en) 2011-03-16 2014-06-03 Renesas Electronics Corporation Manufacturing method of semiconductor device, and semiconductor device
JP2013069961A (en) * 2011-09-26 2013-04-18 Nec Corp Manufacturing method of hollow sealed structure and hollow sealed structure
WO2013081156A1 (en) * 2011-11-30 2013-06-06 京セラ株式会社 Image pickup element housing package, and image pickup device
US9276023B2 (en) 2011-11-30 2016-03-01 Kyocera Corporation Image pickup element housing package, and image pickup device

Also Published As

Publication number Publication date
JP4742706B2 (en) 2011-08-10

Similar Documents

Publication Publication Date Title
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
KR100966681B1 (en) Semiconductor device, lead frame, and microphone package therefor
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
JP2009164475A (en) Microphone package, lead frame, mold substrate, and mounting structure of microphone package
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
CN104254045A (en) Pre-mold for microphone assembly and method of producing same
JP4049160B2 (en) Lid frame, semiconductor device, and manufacturing method thereof
JP2009038053A (en) Semiconductor sensor device
CN109495831B (en) Packaging structure of MEMS microphone and manufacturing method thereof
JP2010016096A (en) Electronic component
JP4779614B2 (en) Semiconductor device
JP4742706B2 (en) Semiconductor device and manufacturing method thereof
JP2008066983A (en) Microphone package
JP2009005077A (en) Semiconductor device and method of manufacturing the same
JP2008014875A (en) Semiconductor device and manufacturing method therefor
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP2007199049A (en) Semiconductor device
JP4049167B2 (en) Lid frame, semiconductor device, and manufacturing method thereof
JP6032171B2 (en) Mold package manufacturing method
JP4609477B2 (en) Semiconductor device
JP2010040656A (en) Semiconductor package, semiconductor device and method of manufacturing the same, and microphone package
JP4609478B2 (en) Lid frame and manufacturing method thereof
JP4049176B2 (en) Semiconductor device and manufacturing method thereof
JP4609476B2 (en) Encapsulation resin layer for semiconductor device and method for forming encapsulation resin layer for semiconductor device
JP2014236125A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees