JP2007005778A - 半導体装置 - Google Patents

Abstract

【課題】静電容量の配置面積の縮小化ができ、また共振周波数の調整が容易となる半導体装置を提供する。
【解決手段】アンテナと、前記アンテナと並列に接続した容量とを含む共振回路を有し、前記容量は、第１の容量がｘ個（ｘは任意の自然数）、第２の容量がｙ個（ｙは任意の自然数）、第３の容量がｚ個（ｚは任意の自然数）、並列に接続してなり、前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれ容量値が異なる。第１の容量と第２の容量と第３の容量とは、それぞれＭＩＳ容量であることが好ましい。また、第１の容量及び第２の容量及び第３の容量の少なくとも一は、複数の容量が並列に接続してなることが好ましい。
【選択図】図１

Description

本発明は、共振回路を有する半導体装置に関する。また、本発明は、無線通信によりデータ送受信が可能な半導体装置に関する。

近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネットワークにアクセスできる環境整備が行われてきた。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送受信が可能な半導体装置が利用され始めている。

非接触状態でデータの送受信を行ってデータの記録、消去などが行える送受信体の半導体装置は、アンテナを配置し、そのアンテナに集積回路を実装した構造を有しているこの半導体装置と読み取り書き込み装置（Ｒｅａｄｅｒ／Ｗｒｉｔｅｒ）との間で電磁波を介在させてデータのやり取りを行えるようにするために予め共振周波数が定められている。

従来、定められた共振周波数が得られるようにするため半導体装置では、半導体装置上のアンテナ本体に絶縁物を介して複数の板状導電物を積層し静電容量を設ける。複数の板状導電物が接続されている一本の導電線の他端を半導体装置のアンテナ本体に接続し、その導電線の複数の板状導電物が接続されている引き込み部を半導体装置のアンテナ本体の垂線上に存在しない位置にして設け、その導電線の引き込み部を分断して静電容量を調整し、定められた共振周波数を得る（例えば、特許文献１参照）。
特開２００２−２４６８２９号公報

従来、半導体装置の静電容量は半導体装置のアンテナに絶縁物を介して板状導電物を積層させる平行平板型の構成（以下、平行平板型容量１と記す）か、板状導電物に絶縁物を介して板状導電物を積層させる平行平板型の構成（以下、平行平板型容量２と記す）等が用いられている。

しかしながら、板状導電物を用いて半導体装置の静電容量を構成すると配置面積が広くなり微細化を検討する際に不具合が生じる。

また、等しい静電容量値のみで半導体装置の静電容量を構成すると、その静電容量値以下の値で静電容量を調整し、共振周波数の微調整が必要な場合に手間が生じる。同様に、等しい静電容量値のみで半導体装置の静電容量を構成すると、その静電容量値以上の値で静電容量を調整し、共振周波数の粗調整が必要な場合にも手間が生じる。

よって、本発明では静電容量の配置面積の縮小化ができ、また共振周波数の調整が容易となる半導体装置を提供することを課題とする。

本発明の半導体装置は大きさ（容量値［ｐＦ］）が異なる複数のＭＩＳ容量を配置して半導体装置の静電容量を構成し、半導体装置の静電容量を構成するＭＩＳ容量の配線を切断し半導体装置の静電容量全体から分離させることで、容量値を減らし所望の共振周波数を得ることができる構成を有する半導体装置である。複数の容量のなかには、大きさが同じである容量が含まれていてもよい。例えば、容量値Ｃ_１［ｐＦ］である容量がｘ個（ｘは任意の自然数）と、容量値Ｃ_２［ｐＦ］である容量がｙ個（ｙは任意の自然数）と、容量値Ｃ_３［ｐＦ］である容量がｚ個（ｚは任意の自然数）配置された構成であってもよい。なお、ＭＩＳ容量とは、金属（Ｍｅｔａｌ）からなる電極と半導体層（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）との間に絶縁物（Ｉｎｓｕｌａｔｏｒ）が挟まれた構造を有する容量である。ここで、絶縁物には酸化珪素、窒化珪素等が用いられるのが好ましい。但し、ここに記載したものに限らずその他の高誘電率の絶縁物等を用いても良い。 また、個々の容量は、さらに小さい容量に分割されていてもよい。さらに小さく分割された容量は、それぞれ並列に接続していてもよいし、直列に接続していてもよい。

本発明の半導体装置は異なる容量値のＭＩＳ容量を複数配置して半導体装置の静電容量を構成し、半導体装置の静電容量を構成する異なる静電容量値のＭＩＳ容量の配線を切断し半導体装置の静電容量全体から分離させることで、容量値を微調整もしくは粗調整し所望の共振周波数を得ることが容易にできる半導体装置である。

式（１）において、ｆは共振周波数、Ｌはコイルのインダクタンス、Ｃは共振容量である。

本発明の半導体装置の静電容量を構成しているＭＩＳ容量は絶縁物を挟んでゲート電極と共に形成された電極と半導体層が対峙しているため平行平板型の容量（以下ＭＩＳ容量と記す）を形成する。ゲート電極と共に形成された電極と半導体層との距離が平行平板型容量１や平行平板型容量２等の板状導電物と板状導電物との距離よりも短くすることが容易な為、等しい容量値の静電容量を形成する際にＭＩＳ容量の方が配置面積を狭くすることが可能になる。

Ｃ＝ε_Ｓ×ε_０×Ｓ／ｄ （２）
式（２）において、Ｃは静電容量値、ε_Ｓは比誘電率、ε_０は真空中の誘電率、Ｓは面積、ｄは距離である。ＭＩＳ容量のｄは平行平板型容量１や平行平板型容量２等のｄと比較すると短くすることが容易な為、ＭＩＳ容量と平行平板型容量１や平行平板型容量２等とで容量Ｃの値を等しくする場合はＭＩＳ容量の方が面積Ｓを小さくすることができる。

以下、本発明の半導体装置の構成について具体的に説明する。

本発明の一は、アンテナと、前記アンテナと並列に接続した容量とを含む共振回路を有し、前記容量は、複数の容量が並列に接続してなる半導体装置である。前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節することを特徴とする半導体装置である。また、並列に接続された容量のうち、少なくとも１つは、他の容量と容量値が異なることが好ましい。該複数の容量は、それぞれＭＩＳ容量であることが好ましい。

本発明の一は、アンテナと、前記アンテナと並列に接続した容量とを含む共振回路を有し、前記容量は、第１の容量がｘ個（ｘは任意の自然数）、第２の容量がｙ個（ｙは任意の自然数）、第３の容量がｚ個（ｚは任意の自然数）、並列に接続してなり、前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれ容量値が異なることを特徴とする半導体装置である。かつ、ｘ個の前記第１の容量、ｙ個の前記第２の容量およびｚ個の前記第３の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節する半導体装置である。

第１の容量と第２の容量と第３の容量とは、それぞれＭＩＳ容量であることが好ましい。また、第１の容量及び第２の容量及び第３の容量の少なくとも一は、複数の容量が並列に接続してなることが好ましい。つまり、第１乃至第３の容量は、１つの容量素子で構成される、又は複数の容量素子が並列接続された回路で構成されている。共振容量の微調整のための容量は、容量値の小さな容量素子で構成すればよい。共振容量を粗調整するための容量は、容量素子を複数並列接続して、その容量値を大きくすればよい。

本発明の一は、アンテナと容量と第１及び第２の配線とを含む共振回路を有し、前記容量は、容量値が異なる複数の容量が並列に接続してなり、前記複数の容量は、それぞれ、半導体層と導電層との間に絶縁層を挟んでなり、前記半導体層は、前記第１の配線を介して前記アンテナと電気的に接続し、前記導電層は、前記第２の配線を介して前記アンテナと電気的に接続していることを特徴とする半導体装置である。かつ、前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節することを特徴とする。本発明において、容量の分離にはレーザの照射またはエッチングなどで配線を除去する方法などを用いることができる。

本発明の実施によって、共振周波数を所望の周波数に容易に調整できる半導体装置を得ることができる。また、本発明の実施によって、容量の占有面積を減らし高精細化した半導体装置を得ることができる。

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の一態様について図１〜３を用いて説明する。

本発明の半導体装置は、図１（Ａ）で表されるように、共振回路１０１と、電磁波を変調する処理を行う変調復調回路１０２と、信号を処理する為の演算回路１０３とを有する。共振回路１０１は、アンテナ１０４と容量１０５とを有する。

容量１０５の構成について図１（Ｂ）を用いて説明する。本形態の半導体装置においては、容量１０５は、２個の第１の容量１１１と、１個の第２の容量１１２と７個の第３の容量１１３とからなり、これらの容量は並列に接続している。第１の容量１１１と第２の容量１１２と第３の容量１１３とは、それぞれ容量値が異なる。第１の容量１１１の容量値をＣ_１、第２の容量の容量値をＣ_２、第３の容量の容量値をＣ_３（Ｃ_１＞Ｃ_２＞Ｃ_３）とすると、容量１０５の容量値Ｃ_５はこれらすべての容量値の和（＝２×Ｃ_１＋１×Ｃ_２＋７×Ｃ_３）となる。

このように、容量１０５を、大きさが異なる複数の容量に分割することで、容量１０５の容量値を調整し易くなり、共振周波数を所望の周波数に合わせることが容易になる。例えば、共振周波数が所望の周波数と大きく異なる場合は、最も大きい容量値である第１の容量１１１の両端（図２（Ａ）の×印で表される部分）を切断して容量１０５から分離させ、容量１０５の容量値を変えることで周波数を調整することができる。また、共振周波数が所望の周波数と大差無く微調整をする場合は、最も小さい容量値である第３の容量１１３の両端（図２（Ｂ）の×印で表される部分）を切断して容量１０５から分離させ、容量１０５の大きさを変えることで周波数を調整することができる。なお、容量の分離方法に限定は無いが、レーザの照射やエッチングで配線を除去する方法などを用いることができる。

容量１０５から分離させる容量の個数について特に限定はなく、１個でも２個以上でもよい。例えば、第１の容量１１１を１個と、第３の容量１１３を２個とを容量１０５から分離させて、Ｃ_５＝１×Ｃ_１＋１×Ｃ_２＋５×Ｃ_３としてもよい。例えば第２の容量１１２を１個と、第３の容量を７個とを容量１０５から分離させて、Ｃ_５＝２×Ｃ_１としてもよい。

以上のように、本発明の半導体装置は、容量１０５の大きさを調整する自由度が高く、より精密に周波数を調整できるものである。また、このようにして周波数が調整された半導体装置を用いることで、リーダ／ライタとのデータのやり取りをより正確に行うことができる。

なお、共振周波数や容量の大きさ、分割する容量の個数等について特に限定はなく、発明の実施者が適宜選択すればよい。また、第１の容量１１１、第２の容量１１２、第３の容量は、それぞれ、図３（Ａ）で表されるように、複数の容量が並列に接続されてなる構成とすることが好ましい。図３（Ｂ）で表されるように、複数の容量が直列に接続されてなる構成であってもよい。また、変調復調回路１０２および演算回路１０３の構成について特に限定はない。例えば演算回路１０３には、メモリ、メモリコントローラ、信号処理回路、符号化回路、抵抗、容量、整流回路、フィルタ、解析回路、クロック補正回路、カウンタ回路、コード抽出回路、コード認識回路、コード判定回路等が設けられてもよい。

以上に説明した本発明の半導体装置は図４で表されるように、リーダ／ライタ４０１と組み合わせて用いられる。具体的には、リーダ／ライタ４０１に本発明の半導体装置を接近させると、リーダ／ライタ４０１から搬送波が送られる。そして本発明の半導体装置に送られた搬送波は共振回路１０１によって交流の電気信号に変換される。また、変調復調回路１０２により、復調された後、演算回路１０３で処理される。また、演算回路１０３からリーダ／ライタ４０１へ信号を送る場合は次の通りである。まず、演算回路１０３から変調復調回路１０２へ送られた信号は、変調復調回路１０２にて復調され、共振回路１０１において磁界が発生する。この磁界の発生により、リーダ／ライタ４０１は本発明の半導体装置において処理された信号を受け取ることができる。このようにして本発明の半導体装置に記録された情報を読み取る、または本発明の半導体装置へ情報を記録することができる。

（実施の形態２）
本形態では、本発明の半導体装置の作製方法の一態様について図５〜８を用いて説明する。

ここでは、変調回路に設けられるトランジスタの断面構造、及び共振回路に設けられる容量の断面構造について、特に具体的になるように説明する。従って、図５〜８には、変調回路部７６１、共振回路部７６２の断面を表す。

基板７０１の一表面に、剥離層７０２を形成する（図５（Ａ）参照）。基板７０１は、絶縁表面を有する。基板７０１がガラスからなる場合は、その面積や形状に大きな制限はない。そのため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形の単結晶シリコン基板を用いる場合と比較すると、大きな優位点である。また、基板７０１がプラスチックからなる場合、作製工程の処理温度に耐えうる耐熱性のプラスチックを用いる必要がある。なお、後述するが、好適には、ガラスからなる基板７０１上に薄膜トランジスタを設けた後、当該薄膜トランジスタを剥離して、プラスチックからなる基板上に設けてもよい。

なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法とエッチング法により所定の形状に加工して、選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。

剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）等から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。

次に、絶縁層７０３上に、非晶質半導体層７０４を形成する。非晶質半導体層７０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により形成する。続いて、非晶質半導体層７０４をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状に加工して、結晶質半導体層７０５〜７０７を形成する（図５（Ｂ）参照）。なお、結晶質半導体層７０６、７０７には、トランジスタの閾値を調整するために不純物（Ｎ型の不純物とするかＰ型の不純物とするかは、発明の実施者が適宜選択すればよい。）が添加されていることが好ましい。また、結晶質半導体層７０５のように容量を形成するために設けられる半導体層には、Ｎ型の不純物（例えば、リンやヒ素等）が添加されることが好ましい。

結晶質半導体層７０５〜７０７の作製工程の一例について、以下に説明する。結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層７０４上に保持させた後、非晶質半導体層７０４に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法とエッチング法用いたパターニング処理によって結晶質半導体層７０５〜７０７を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、気体レーザ又は固体レーザを用いる。気体レーザと固体レーザは、連続発振又はパルス発振のどちらでもよい。

なお、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。

次に、結晶質半導体層７０５〜７０７を覆うゲート絶縁層７０８を形成する。ゲート絶縁層７０８は、プラズマＣＶＤ法やスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。なお、ゲート絶縁層７０８を形成する際、高電子密度のプラズマを用いて結晶質半導体層７０５〜７０７の表面を酸化する処理を行うことが好ましい。これによって、結晶質半導体層７０５〜７０７表面に緻密な酸化膜を形成することができ、トランジスタ特性が向上する。

次に、ゲート絶縁層７０８上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、プラズマＣＶＤ法やスパッタリング法により、１００ｎｍ〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタルからなる層とタングステンからなる層、窒化タングステンからなる層とタングステンからなる層、窒化モリブデンからなる層とモリブデンからなる層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデンからなる層とアルミニウムからなる層とモリブデンからなる層の積層構造を採用するとよい。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成した後、ゲート電極と配線を形成するためのエッチング処理を行って、容量の電極として機能し導電層７０９の上に導電層７１０が積層してなる導電層、ゲート電極として機能し導電層７１１の上に導電層７１２が積層してなる導電層、ゲート電極として機能し導電層７１３の上に導電層７１４が積層してなる導電層、配線として機能し、導電層７１５の上に導電層７１６が積層してなる導電層を形成する。

次に、結晶質半導体層７０５、７０６に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、不純物領域７１７、７１８を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。結晶質半導体層７０５、７０６のうち導電層と積層した部分には不純物は添加されず、チャネル形成領域となる。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を高濃度で添加して、不純物領域７１９を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。結晶質半導体層７０７のうち導電層と積層した部分には不純物は添加されず、チャネル形成領域となる。

次に、ゲート絶縁層７０８と導電層７０９〜７１６を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法、ＬＰＣＶＤ法やスパッタリング法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を単層で、又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７０９〜７１６の側面にサイドウォール７２０〜７２３を形成する（図５（Ｃ）参照）。また、サイドウォール７２０〜７２３の作製と同時に、絶縁層７０８はエッチングされ、絶縁層７２４〜７２７を形成する。絶縁層７２４〜７２７は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして機能する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、そのレジストマスクとサイドウォール７２０〜７２３をマスクとして用いて、結晶質半導体層７０５、７０６にＮ型を付与する不純物元素を高濃度で添加して、第１の不純物領域７２８、７２９を形成する。不純物領域７１７、７１８のうちサイドウォール７２０および７２１によりマスクされ、高濃度のＮ型の不純物が添加されなかった領域は、第２の不純物領域７３０、７３１（ＬＤＤ領域ともよぶ）となる。第１の不純物領域７２８、７２９の不純物元素の濃度は、第２の不純物領域７３０、７３１の不純物元素の濃度よりも高い。上記工程を経て、Ｎチャネル型のトランジスタ７３２と、Ｐチャネル型のトランジスタ７３３、容量７３４、配線７３５が完成する。なお、容量７３４の導電層７０９、７１０と配線７３５の導電層７１５、７１６とは接続している（但し、図５（Ｃ）の断面図で表される部分と異なる部分で接続している）。

続いて、トランジスタ７３２、７３３、容量７３４、配線７３５を覆うように、絶縁層を単層又は積層して形成する（図６（Ａ）参照）。トランジスタ７３２、７３３、容量７３４、配線７３５を覆う絶縁層は、塗布法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基としてアルキル基またはフルオロ基を有する化合物である。

例えば、トランジスタ７３２、７３３、容量７３４、配線７３５を覆う絶縁層が３層構造の場合、１層目の絶縁層７３６として酸化珪素を含む層を形成し、２層目の絶縁層７３７として樹脂を含む層を形成し、３層目の絶縁層７３８として窒化珪素を含む層を形成するとよい。

なお、絶縁層７３６〜７３８を形成する前、又は絶縁層７３６〜７３８のうちの１つ又は複数を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、フォトリソグラフィ法によりマスクを形成し、マスクを用いて絶縁層７３６〜７３８をエッチングして、第１の不純物領域７２８、７２９、不純物領域７１９、導電層７１６を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成し、当該導電層をパターン加工して、トランジスタ７３２、７３３、容量７３４へ信号を送るための配線として機能する導電層７３９〜７４５を形成する。

導電層７３９〜７４５は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、アルミニウムを主成分とし珪素を含む材料、アルミニウムを主成分とし、ニッケル、炭素及び珪素から選択された１種又は複数種とを含む材料に相当する。導電層７３９〜７４５は、例えば、バリア層と珪素を含むアルミニウム層とバリア層の積層構造、バリア層と珪素を含むアルミニウム層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、アルミニウムシリコンが含むシリコンは、０．１ｗｔ％〜５ｗｔ％とする。また、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムや珪素を含むアルミニウムは、抵抗値が低く、安価であるため、導電層７３９〜７４５を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムや珪素を含むアルミニウムのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元するため、結晶質半導体層とバリア層の接続不良の発生を抑制することができる。

次に、導電層７３９〜７４５を覆うように、絶縁層７４６を形成する（図６（Ｂ）参照）。絶縁層７４６は、塗布法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。絶縁層７４６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法によりマスクを形成し、マスクを用いて絶縁層７４６をエッチングして、導電層７３９、７４１、７４５を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成する。導電層は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７４７〜７４９を形成する。

次に、導電層７４７〜７４９を覆うように、絶縁層７５０を形成する。絶縁層７５０は、塗布法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７５０は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層７５０をエッチングして、導電層７４７〜７４９を露出させる開口部を形成する。

次に、導電層７４７〜７４９に接し、アンテナとして機能する導電層７５１を形成する（図７（Ａ）参照）。導電層７５１は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法を用いて、導電性材料により形成する。好ましくは、導電層７５１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７５１は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００℃の加熱処理を行うとよい。

次に、アンテナとして機能する導電層７５１を覆うように、塗布法、液滴吐出法等により、保護層として機能する絶縁層７５２を形成する。絶縁層７５２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料（好ましくはエポキシ樹脂）により形成する。

次に、剥離層７０２が露出するように、フォトリソグラフィ法によりマスクを形成し、マスクを用いて絶縁層７０３、７３６、７３７、７３８、７４６、７５０、７５２をエッチングして、開口部７５３を形成する（図７（Ａ）参照）。

次に、開口部７５３にエッチング剤を導入して、剥離層７０２を除去する（図７（Ｂ）参照）。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。例えば、三フッ化塩素（ＣｌＦ_３）、三フッ化窒素（ＮＦ_３）、三フッ化臭素（ＢｒＦ_３）、フッ化水素（ＨＦ）がある。なお、エッチング剤として、フッ化水素を使用する場合は、剥離層７０２として、酸化珪素からなる層を用いる。上記工程を経て、トランジスタ７３２、７３３、容量７３４等の素子群と、アンテナとして機能する導電層７５１とを含む集積回路７５４を、基板７０１から分離する。

集積回路７５４が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７５２は、剥離層７０２を除去した後に、集積回路７５４が飛散しないように、設けたものである。集積回路７５４は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、集積回路７５４上に絶縁層７５２を形成することで、集積回路７５４に重みが付き、基板７０１からの飛散を防止することができる。また、集積回路７５４単体では薄くて軽いが、絶縁層７５２を形成することで、応力によって撓んでしまうことを防ぐことができ、ある程度の強度を確保することができる。

次に、集積回路７５４の一方の面を、第１の基体７５５に接着させて、基板７０１から完全に剥離する（図８参照）。続いて、集積回路７５４の他方の面を、第２の基体７５６に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、集積回路７５４を、第１の基体７５５と第２の基体７５６により封止する。第１の基体７５５と第２の基体７５６は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧処理により接着する。また、第１の基体７５５と第２の基体７５６の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。

第１の基体７５５と第２の基体７５６がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。

以上のように、共振回路に設けられる容量７３４を、ゲート電極として機能する導電層と同時に形成された導電層７０９、７１０とからなる電極と、トランジスタにおいてチャネルが形成される半導体層と同時に形成された半導体層７０５との間に、絶縁層７２４が挟まれた構成となるように形成することによって、容量を形成する為の工程をさらに設けることなく形成することができる。従って、工程が簡略化され、製造コストが低減される。

以上のようにして本発明の半導体装置を作製することができる。なお、共振回路部７６２に設けられた配線の接続関係は、図９の上面図で表されるようになっている。図９において、半導体層７７１、７７２に設けられた高濃度の第１の不純物領域７９１、７９２、７９３、７９４は、配線７７３、７７４によって電気的に接続している。また、配線７７３、７７４は、それぞれ、配線７７５に接続している。ゲート電極として機能する導電層と共に設けられた電極７７６、７７７は、それぞれ、配線７７８、７７９を介して、配線７７３、７７４、７７５と同じ層に設けられた配線７８０、７８１と電気的に接続している。また、配線７８０、７８１は配線７８２に接続している。配線７７５は、配線７７５と異なる層に設けられた導電層からなる配線７８４を介してアンテナ７８５に接続している。また、配線７８２は、配線７７５と異なる層に設けられた導電層からなる配線７８３を介してアンテナ７８５と電気的に接続している。なお、配線７７３、７７４、７７５、７８０、７８１、７８２は同時に形成され、また電極７７６、７７７、配線７７８、７７９は同時に形成される。また、配線７８３、７８４も同時に形成される。半導体層７７１と電極７７６とを含んでなる第１の容量と、半導体層７７２と電極７７７と含んでなる第２の容量とは並列に接続している。また、第１の容量は第２の容量よりも大きい。共振回路部には、第１の容量および第２の容量の他にも、複数の容量が含まれている。それぞれの容量は、並列または直列に接続している。なお、図７（Ａ）の共振回路部７６２の断面図は、図９の破線Ａ―Ａ’で表される部分に対応する。具体的には、配線７７３は導電層７３９、７４０に対応する（図６（Ａ）参照）。配線７７８は導電層７１６を含む配線７３５に対応する（図５（Ｃ）参照）。配線７８０は配線７４５に対応し、配線７８３は導電層７４７に対応し、配線７８４は導電層７４８に対応する（図６（Ｂ）参照）。

以上のような構成の共振回路部において、容量の大きさを調整する場合、図９のバツ印で表される部位を切断することで、容量を共振回路から分離することができる。配線の切断には、レーザ照射などを用いることができる。なお、各配線のコーナーは、丸みを帯びた形状となるようにすることが好ましい。これによって、コーナーに溜まる電荷量を低減したりすることによって、半導体装置へ付着するゴミ等を低減することができる。

（実施の形態３）
本発明の半導体装置に設けられるトランジスタおよび容量の構造は、実施の形態２において説明した構造に限定されるものではない。本形態では、実施の形態２において説明した構造とは異なる構造のトランジスタ容量の態様について図１３を参照して説明する。

なお、ゲート絶縁層を形成する以前の工程および、トランジスタ等を覆う絶縁層を形成する以後の工程は実施の形態２と同様の為、実施の形態２の記載を準用する。

ゲート絶縁層９０８上に、第１の導電層と第２の導電層を積層して形成する。なお、第１の導電層と第２の導電層は実施の形態２における第１の導電層と第２の導電層と同様である。第１の導電層よりも上層に設けられる第２の導電層上にレジスタからなるマスクをフォトリソグラフィによって形成した後、第１および第２の導電層をエッチングする。このとき、露光に用いるマスク（レチクルともよばれる。）には、遮光層が設けられていない領域と、遮光層が設けられた領域と、遮光層が設けられていない領域よりも光透過率が低く、遮光層が設けられた領域よりも光透過率が高い領域とを設けたパターンが形成されていることが好ましい。これによって、フォトリソグラフィの際に、レジストに照射される光の露光量を部分ごとに変え、現像後に残るレジストの厚さを局所的に異ならせることができる。レジストの厚さを局所的に異ならせることによって、導電層のエッチング後に、例えば、図１３（Ａ）のように、レジストが厚く残った部分は第２の導電層９１０、９１２、９１４、９１６が残り、レジストが薄く残った部分は第１の導電層９０９、９１１、９１３、９１５が残るように第１および第２の導電層をエッチングすることができる。

次に、導電層９０９、９１０、９１１、９１２をマスクとして（Ｐチャネル型のトランジスタ９３０となる部分はマスクで保護し）、結晶質半導体層９０５、９０６へＮ型の不純物を添加する。これによって、結晶質半導体層９０５、９０６には、それぞれ、低濃度の不純物が添加された第１の不純物領域９２０、９２１と、高濃度の不純物が添加された第２の不純物領域９１７、９１８とが設けられる。

次にＮチャネル型のトランジスタ９３１となる部分および容量９３２となる部分をレジストマスクで保護し、結晶質半導体層９０７へＰ型の不純物を添加し、高濃度の不純物領域９１９を設ける。

以上のようにして、トランジスタ及び容量を形成することで、セルフアラインによって低濃度の不純物領域（第１の不純物領域９２１）を設けることができ、好ましい。また、容量の結晶質半導体層９０５への不純物添加も、第１の不純物領域および第２の不純物領域の形成と同時に行うことができ、好ましい。なお、容量９３２において、第１の不純物領域と第２の不純物領域が接した領域が設けられていることが好ましい。また、容量９３２において、導電層９１０は導電層９０９の抵抗を緩和する補助配線として機能する。

以上のようにして、実施の形態２とは異なる構造のトランジスタ及び容量を形成した後、図１３（Ｂ）に表されるように、実施の形態２に説明したようにトランジスタを覆う絶縁層、配線、アンテナ等を設け、本発明の半導体装置を得ることができる。

本発明の半導体装置を用いて共振周波数ｆが１３．５６ＭＨｚとなるように調整する方法について説明する。

式（１）において、ｆは共振周波数、Ｌはコイルのインダクタンス、Ｃは共振容量である。
上式（１）のＬが４．５９２ｍＨ、Ｃが３０ｐＦとすると、ｆはほぼ所望の１３．５６ＭＨｚとなるような構成の半導体装置において、初期容量が５０ｐＦとなるように設けられている。

ここで、例えば、Ｌを４．５９２ｍＨとし、初期状態における容量Ｃを図１０に示すように並列に接続された１０ｐＦの第１の容量８０１を３個と、５ｐＦの第２の容量８０２を２個と、１ｐＦの第３の容量８０３を１０個との合計５０ｐＦで構成し、第１、第２、第３の容量の中から適宜選択して分離させてＣを３０ｐＦにし、ｆを所望の１３．５６ＭＨｚに調整した場合のＣの構成について説明する。

図１０において、第１の容量８０１は２ｐＦの５つの容量を並列接続したものでなる。第２の容量８０２は２ｐＦの２つの容量と、１ｐＦの１つの容量とを並列接続したものでなる。第３の容量８０３は、１ｐＦの１つの容量でなる。

表１には、第１の容量８０１と第２の容量８０２と第３の容量８０３の個数および大きさ（容量値）、およびこれらの容量の組み合わせによって得られた共振容量の大きさ（容量値）Ｃを示している。なお、調整方法１〜５に示されているのは、過剰となっている容量を分離した後に残った容量の個数である。

上記表のように計５種類の調整方法がある。調整方法１は、第２の容量８０２を２個と第３の容量８０３を１０個分離して、第１の容量８０１が３個からなる３０ｐＦの容量とした場合である。調整方法１の場合、１ｐＦずつ容量を変えることができる為、容量の微調整を容易に行うことができる。また、調整方法２では、最初に第１の容量８０１を分離したのち、第３の容量８０３を少しずつ分離することによって微調整が可能となる。

本実施例では、本発明の半導体装置１００１の用途について図１１及び図１２を用いて説明する。半導体装置１００１は、例えば、紙幣、硬貨、有価証券、株券、無記名債券類、証書類（運転免許証や住民票や保険証や契約書等、図１２（Ａ）参照）、包装用容器類（包装紙やボトル等、図１２（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープやＭＤやＭＯやＦＤ等の記録媒体（図１２（Ｃ）参照）、車やバイクや自転車等の乗物類（図１２（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１２（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。

半導体装置１００１は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置１００１を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置１００１を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置１００１を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。

以上のように、本発明の半導体装置１００１は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。

半導体装置１００１は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。

次に、半導体装置１００１を用いたシステムの一形態について、図１１を用いて説明する。表示部１３０１を含む携帯端末の側面には、リーダ／ライタ１３０２が設けられ、物品１３０３の側面には半導体装置１００１が設けられる（図１１（Ａ）参照）。物品１３０３が含む半導体装置１００１にリーダ／ライタ１３０２をかざすと、表示部１３０１に物品１３０３の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。また別のシステムとして、物品１３０５をベルトコンベアにより搬送する際に、リーダ／ライタ１３０４と半導体装置１００１とを用いて、物品１３０５の検品を行うことができる（図１１（Ｂ）参照）。このように、システムに本発明の半導体装置１００１を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。

本発明の半導体装置の態様について説明する図。 本発明の半導体装置の態様について説明する図。 本発明の半導体装置の態様について説明する図。 本発明の半導体装置について説明する図。 本発明の半導体装置の作製方法の態様について説明する図。 本発明の半導体装置の作製方法の態様について説明する図。 本発明の半導体装置の作製方法の態様について説明する図。 本発明の半導体装置の作製方法の態様について説明する図。 本発明の半導体装置に設けられる容量の構成について説明する上面図。 実施例１の半導体装置の構成について説明する図。 本発明の半導体装置の用途について説明する図。 本発明の半導体装置の用途について説明する図。 本発明の半導体装置の態様について説明する図。

符号の説明

１０１ 共振回路
１０２ 変調復調回路
１０３ 演算回路
１０４ アンテナ
１０５ 容量

Claims (6)

1. アンテナと、前記アンテナと並列に接続した容量とを含む共振回路を有し、
   前記容量は、複数の容量が並列に接続してなり、
   前記複数の容量の少なくとも１つは、他の容量と容量値が異なり、
   前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節することを特徴とする半導体装置。
2. 前記複数の容量は、それぞれＭＩＳ容量であることを特徴とする請求項１に記載の半導体装置。
3. アンテナと、前記アンテナと並列に接続した容量とを含む共振回路を有し、
   前記容量は、第１の容量がｘ個（ｘは任意の自然数）、第２の容量がｙ個（ｙは任意の自然数）、第３の容量がｚ個（ｚは任意の自然数）、並列に接続してなり、
   前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれ容量値が異なり、
   ｘ個の前記第１の容量、ｙ個の前記第２の容量およびｚ個の前記第３の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節することを特徴とする半導体装置。
4. 前記第１の容量と前記第２の容量と前記第３の容量とは、それぞれＭＩＳ容量であることを特徴とする請求項３に記載の半導体装置。
5. 前記第１の容量及び前記第２の容量及び前記第３の容量の少なくとも一は、複数の容量が並列に接続してなることを特徴とする請求項４に記載の半導体装置。
6. アンテナと容量と第１及び第２の配線とを含む共振回路を有し、
   前記容量は、複数の容量が並列に接続してなり、
   前記複数の容量の少なくとも１つは、他の容量と容量値が異なり、
   前記複数の容量は、それぞれ、半導体層と導電層との間に絶縁層を挟んでなり、
   前記半導体層は、前記第１の配線を介して前記アンテナと電気的に接続し、
   前記導電層は、前記第２の配線を介して前記アンテナと電気的に接続し、
   前記複数の容量から選ばれた少なくとも１つの容量を、前記共振回路の容量から電気的に分離することで、前記共振回路の容量の容量値を調節することを特徴とする半導体装置。

Images