JP2007060485A

JP2007060485A - Ｃｍｏｓ定電流回路および差動増幅器

Info

Publication number: JP2007060485A
Application number: JP2005245687A
Authority: JP
Inventors: Minoru Sudo; 稔須藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2005-08-26
Filing date: 2005-08-26
Publication date: 2007-03-08

Abstract

【課題】高温度でも安定に動作させることのできるＣＭＯＳ定電流回路の提供。
【解決手段】ＣＭＯＳ定電流回路の出力端に、ゲート・ソース間を短絡したＭＯＳトランジスタＭＰ１０を接続し、高温時にＭＯＳトランジスタに発生したリーク電流を利用して安定動作させる構成とした。ＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２と抵抗Ｒ２からなる定電流回路と、ＭＯＳトランジスタＭＰ３からなる定電流出力部と、Ｓ１からなるスタート・アップ部とからなる。
【選択図】図１

Description

本発明は、高温で安定に動作するＣＭＯＳ定電流回路および差動増幅器に関する。

従来のＣＭＯＳ定電流回路としては、図７に示されるような回路が知られていた（例えば、特許文献１参照。）。

電源電圧は、VDD端子とGND間に印加される。

定電流回路は、ＭＯＳトランジスタMP1、MP2、MN1、MN2、と抵抗R1からなる定電流発生回路と、ＭＯＳトランジスタMP3からなる定電流出力部と、S1からなるスタート・アップ回路と、ＭＯＳトランジスタMP4からなる温度補償回路とからなる。
OLE_LINK1 定電流発生回路は、MP1とMP2のカレントミラー回路によって、ＭＯＳトランジスタMP1、MP2、MN1、MN2には同じ電流が流れる。

ＭＯＳトランジスタの飽和領域での電流Ｉは、一般に式（１）のように扱うことが出来る。

Ｉ＝β／２×（Ｖgs−Ｖth）² （１）
ここで、βはＷ／Lに比例するパラメータであり、Ｖgsはゲート・ソース間電圧、Ｖthはしきい値電圧である。

ＭＯＳトランジスタMN1とMN2のＶgs及びβをそれぞれ、Ｖgs₁、Ｖgs₂及びβ₁、β₂とすれば、
Ｉ＝β₁／２×（Ｖgs₁−Ｖth）²＝β₂／2×（Ｖgs₂−Ｖth−I×R）² （２）
となる。ここで、Rは抵抗R1の抵抗値である。

これより、ＭＯＳトランジスタMN1とMN2のサイズ比及び、抵抗R1の値を適当に設定することで、ＭＯＳトランジスタMP1、MP2、MN1、MN2に所望の電流を流すことが出来る。

定電流出力部のＭＯＳトランジスタMP3は、定電流発生回路のＭＯＳトランジスタMP1、MP2とカレントミラー回路を構成し、MP1、MP2とのサイズ比に応じた定電流をＩout端子に出力することができる。

スタート・アップ回路のS1は、定電流発生回路が、電流ゼロでも安定動作点をもつため、正常に動作するように、スタート・アップ時に電流を流す回路で、通常動作時の電流は無視することができる。

温度補償回路のＭＯＳトランジスタMP4は、温度が変化しても、定電流回路の出力電流、すなわち、MP3のドレイン電流が、一定になるように接続されている。これによって、温度に対して、一定となる電流を供給している。
公開特許公報特開2001−216038号（第2図）

しかしながら、従来のＣＭＯＳ定電流回路では、高温時にＭＯＳトランジスタのリーク電流が増大することで、回路動作が安定しなくなるという課題があった。

そこで、本発明の目的は従来のこのような課題を解決して、高温時でも安定して動作するＣＭＯＳ定電流回路を提供することを目的としている。

本発明は、ＣＭＯＳ定電流回路の定電流出力端に、ゲートとソースを接続したＭＯＳトランジスタを接続し、高温時にＭＯＳトランジスタのリーク電流分を定電流回路に加えることで、上記課題を解決したものである。

以上のような本発明のＣＭＯＳ定電流回路によれば、定電流出力端にＭＯＳトランジスタのリーク電流分を加えることで、高温時でも安定して動作することが出来る。

図１は、本発明のＣＭＯＳ定電流回路の第一の実施例を示す回路図である。

ＭＯＳトランジスタMP1、MP2、MN1、MN2、と抵抗R1からなる定電流発生回路と、ＭＯＳトランジスタMP3からなる定電流出力部と、S1からなるスタート・アップ回路とからなる。図7のｐチャネル型ＭＯＳトランジスタMP4は、あってもなくても構わない。第一の実施例のＣＭＯＳ定電流回路は、定電流出力部にソースとゲートを接続したｐチャネル型ＭＯＳトランジスタMP10を設けている。ｐチャネル型ＭＯＳトランジスタMP10は、ゲートとソースがＶＤＤに接続され、ドレインが定電流回路の出力端Ｉoutに接続されている。

次に、本発明のＣＭＯＳ定電流回路の動作について説明する。定電流発生回路は、MP1とMP2のカレントミラー回路によって、ＭＯＳトランジスタMP1、MP2、MN1、MN2には同じ電流が流れる。ＭＯＳトランジスタMN1とMN2のサイズ比及び、抵抗R1の値を適当に設定することで、ＭＯＳトランジスタMP1、MP2、MN1、MN2に所望の電流を流すことが出来る。

ｐチャネル型ＭＯＳトランジスタMP10は、ゲートとソースが接続されているのでOFFしている。従って常温では、ｐチャネル型ＭＯＳトランジスタMP10にはほとんど電流が流れない。しかしながら高温度になると、ｐチャネル型ＭＯＳトランジスタMP10にリーク電流が発生し、ＣＭＯＳ定電流回路の出力端Ｉoutの電流には、ｐチャネル型ＭＯＳトランジスタMP10のリーク電流が加えられる。

図２は、ＣＭＯＳ定電流回路の出力電流の温度特性を示す図である。図２のａは、図7の従来のＣＭＯＳ定電流回路の温度特性であり、温度に対して一定の電流を出力端Ｉoutから出力することを示している。

図２の破線ｂは、本発明のＣＭＯＳ定電流回路の温度特性を示している。ｐチャネル型ＭＯＳトランジスタMP10は、常温ではほとんど電流が流れないが、高温度になるとリーク電流が発生し、指数関数的に電流が増大することになる。

一般に、MOSトランジスタは高温度においてリーク電流が増大する。図１において、ＣＭＯＳ定電流回路の出力端Ｉoutに、MOSトランジスタで構成された負荷が接続される場合、高温度において負荷となるMOSトランジスタのリーク電流以上の電流を、定電流回路で負荷に供給する必要がある。本発明のCMOS定電流回路によれば、常温では低消費電流を保持しながら、高温度ではMOSトランジスタのリーク電流分を増加して負荷を駆動することが出来るため、低消費電流で、かつ、高温度でも安定に負荷を動作させることが可能である。

図３に、本発明のＣＭＯＳ定電流回路の第二の実施例を示す回路図である。

第一の実施例との違いは、定電流出力部のＭＯＳトランジスタMP3と出力端Ｉoutの間にｎチャネル型ＭＯＳトランジスタMN3およびMN4からなるカレントミラー回路と、ｐチャネル型ＭＯＳトランジスタMP20とが設けられている点である。
ｐチャネル型ＭＯＳトランジスタMP20は、ゲートとソースが接続され、ゲートとソースが定電流回路の出力端Ｉoutに接続されている。

次に、本発明の定電流回路の動作について説明する。

ＭＯＳトランジスタMP1、MP2、MP3、MN1、MN2、抵抗R1、スタート・アップ回路S1の動作は、第一の実施例と同様である。ｎチャネル型ＭＯＳトランジスタMN3およびMN4で構成されるカレントミラー回路は、ＭＯＳトランジスタMP3の電流をミラーする役割を果たす。

図１に示す第一の実施例のＣＭＯＳ定電流回路が出力端Ｉoutから電流を出力するのに対して、図３に示す第一の実施例のＣＭＯＳ定電流回路は、出力端Ｉoutから電流を吸い込む。このような構成のＣＭＯＳ定電流回路においても、出力端ＩoutとＧＮＤ間にｐチャネル型ＭＯＳトランジスタMP20を設けることによって、常温ではほとんど電流が流れないが、高温度になるとリーク電流が発生し、出力端Ｉoutの吸い込み電流は指数関数的に増大することになり、同様の効果がある。

図４に、本発明のＣＭＯＳ定電流回路の第三の実施例を示す回路図である。

ｐチャネル型ＭＯＳトランジスタMP5とMP6は差動増幅回路の能動負荷、ｎチャネル型ＭＯＳトランジスタMN5とMN6は差動増幅回路の差動入力段である。ｎチャネル型ＭＯＳトランジスタMN１とMN2のソースには、定電流回路T30が接続されている。定電流回路T30は従来と同様に、温度に対して依存しない一定電流を吸い込む回路となっている。

ｐチャネル型ＭＯＳトランジスタMP30は、ソースとドレインが定電流回路T30に並列に接続されている。ｐチャネル型ＭＯＳトランジスタMP30は、ゲートとソースが接続されているので、ＭＯＳトランジスタとしてはOFF状態にある。従って、常温ではほとんど電流が流れないが、高温度になるとリーク電流が指数関数的に増大する。

仮に、ｐチャネル型ＭＯＳトランジスタMP5とMP6が、同じサイズ（W／L）の場合、それぞれのｐチャネル型ＭＯＳトランジスタMP5とMP6で同じリーク電流Ｉleakが発生する。即ち、2×Ｉleakの電流が発生することになる。

定電流回路T30の電流値Ｉ_T30が、Ｉ_T30＜2×Ｉleakとなるとｐチャネル型ＭＯＳトランジスタMP5とMP6は飽和で動作しなくなり、差動増幅回路の電圧ゲインは大幅に低下する。

ｐチャネル型ＭＯＳトランジスタMP30のサイズ(W／L)を、ｐチャネル型ＭＯＳトランジスタMP5およびMP6のサイズ(W／L)の2倍以上のサイズとすることで、ｐチャネル型ＭＯＳトランジスタMP5とMP6で発生したリーク電流を、ｐチャネル型ＭＯＳトランジスタMP30が吸い込むため、高温度でも正常に動作させることができる。

尚、図４の回路構成の場合は、ｐチャネル型ＭＯＳトランジスタMP30の基板(well)は、ソースに接続されている必要がある。ｐチャネル型ＭＯＳトランジスタMP30の基板がVDDに接続されている場合、バックゲート・バイアスがかかり、ｐチャネル型ＭＯＳトランジスタMP1、MP2とMP30のトランジスタのしきい値電圧が異なり、リーク電流が異なってしまう。従って、ｐチャネル型ＭＯＳトランジスタＭＰ30はｐ型基板である必要がある。

ｎ型基板であって、電気的に独立なn−wellを作製できない場合は、図５に示すような回路構成とする必要がある。ゲートとソースを接続したｐチャネル型ＭＯＳトランジスタMP40のドレイン電流を、ｎチャネル型ＭＯＳトランジスタMN7とMN8で構成するカレントミラー回路によってミラーすることで、ｐチャネル型ＭＯＳトランジスタMP5とMP6で発生するリーク電流をｎチャネル型ＭＯＳトランジスタMN7で吸い込むことができる。この場合、前述のように、ｐチャネル型ＭＯＳトランジスタMP40のサイズ(W／L)を、ｐチャネル型ＭＯＳトランジスタMP5およびMP6のサイズ(W／L)の2倍以上のサイズとするのが良い。

超低消費電流のＣＭＯＳ回路においては、差動増幅回路の電流値Ｉ_T30を0.1μA以下に設定することはめずらしくない。高温において、ＭＯＳトランジスタのリーク電流が、しきい値電圧によっては、0.1μAを超えることも珍しくない。本発明の回路によって、リーク電流分を加算することで、常温では低消費電流を保持しながら、高温でのみ電流を増加させて、高温での動作の安定性を確保することが出来る。

図６に、本発明のＣＭＯＳ定電流回路の第四の実施例を示す回路図である。

ｎチャネル型ＭＯＳトランジスタMN9とMN10は差動増幅回路の能動負荷、ｐチャネル型ＭＯＳトランジスタMP7とMP8は差動増幅回路の差動入力段である。ｐチャネル型ＭＯＳトランジスタMP7とMP8のソースには、定電流回路T40が接続されている。定電流回路T40は従来と同様に、温度に対して依存しない一定電流を出力する回路となっている。

ｐチャネル型ＭＯＳトランジスタMP50は、ソースとドレインが定電流回路T40に並列に接続されている。P50はゲートとソースが接続されているので、ＭＯＳトランジスタとしてはOFF状態にある。従って、常温ではほとんど電流が流れないが、高温度になるとリーク電流が指数関数的に増大することになる。

仮に、ｐチャネル型ＭＯＳトランジスタMP7とMP8が、同じサイズ（W／L）の場合、それぞれのｐチャネル型ＭＯＳトランジスタMP7とMP8で同じリーク電流Ｉleakが発生する。即ち、2×Ｉleakの電流が発生することになる。

定電流回路T40の電流値Ｉ_T40がＩ_T40＜2×Ｉleakの時、ｐチャネル型ＭＯＳトランジスタMP7とMP8は飽和で動作しなくなり、差動増幅回路の電圧ゲインは大幅に低下する。

ｐチャネル型ＭＯＳトランジスタMP50のサイズ(W／L)を、ｐチャネル型ＭＯＳトランジスタMP7およびMP8のサイズ(W／L)の2倍以上のサイズとすることで、ｐチャネル型ＭＯＳトランジスタMP7とMP8で発生したリーク電流を、ｐチャネル型ＭＯＳトランジスタMP50が出力するため、高温度でｐチャネル型ＭＯＳトランジスタMP1およびMP2にリーク電流が発生しても、正常に動作することができる。

以上の実施例では、ｐチャネル型トランジスタのリーク電流を加えるＣＭＯＳ定電流回路について述べたが、ｎチャネル型トランジスタのリーク電流を加えても構わないし、ｐチャネル型トランジスタとｎチャネル型トランジスタの両方のリーク電流をＣＭＯＳ定電流回路に加える構成としても同様の効果を得ることが出来る。

本発明のＣＭＯＳ定電流回路の第一の実施例を示す回路図である。ＣＭＯＳ定電流回路の出力電流の温度特性を示す図である。本発明のＣＭＯＳ定電流回路の第二の実施例を示す回路図である。本発明のＣＭＯＳ定電流回路の第三の実施例を示す回路図である。本発明のＣＭＯＳ定電流回路の第三の実施例を示す回路図である。本発明のＣＭＯＳ定電流回路の第四の実施例を示す回路図である。従来のＣＭＯＳ定電流回路の回路図である。

符号の説明

T30、T40 定電流回路
S1 スタート・アップ回路

Claims

ドレイン・ソース間に所望の電流が流れるように、ゲート・ソース間に所定の電圧が印加され、定電流回路として動作する第一の導電チャネル型の第一のＭＯＳトランジスタと、ドレインとソースを前記第一のＭＯＳトランジスタのドレインとソースに接続した、第一の導電チャネル型の第二のＭＯＳトランジスタを有し、
前記第二のＭＯＳトランジスタのゲートは、前記第二のＭＯＳトランジスタのソースに接続することを特徴とするＣＭＯＳ定電流回路。
ドレイン・ソース間に所望の電流が流れるように、ゲート・ソース間に所定の電圧が印加され、定電流回路として動作する第一の導電チャネル型の第一のＭＯＳトランジスタと、ドレインとソースを前記第一のＭＯＳトランジスタのソースとドレインに接続した、第二の導電チャネル型の第二のＭＯＳトランジスタを有し、
前記第二のＭＯＳトランジスタのゲートは、前記第二のＭＯＳトランジスタのソースに接続することを特徴とするＣＭＯＳ定電流回路。
前記第一のＭＯＳトランジスタが差動増幅回路の定電流回路として機能し、かつ前記第二のＭＯＳトランジスタのサイズ（Ｗ／Ｌ）が、前記差動増幅回路の能動負荷となるＭＯＳトランジスタのサイズ（Ｗ／Ｌ）の2倍以上であることを特徴とする請求項１から２のいずれかに記載のＣＭＯＳ定電流回路。
前記第一のＭＯＳトランジスタが差動増幅回路の定電流回路として機能し、かつ前記第二のＭＯＳトランジスタのサイズ（Ｗ／Ｌ）が、前記差動増幅回路の差動入力段となるＭＯＳトランジスタのサイズ（Ｗ／Ｌ）の2倍以上であることを特徴とする請求項１から２のいずれかに記載のＣＭＯＳ定電流回路。
温度変化に対して一定の電流を出力するＣＭＯＳ定電流回路において、
前記ＣＭＯＳ定電流回路の出力ＭＯＳトランジスタと並列に、ゲートとソースを接続した第二のＭＯＳトランジスタを設け、
高温になった時に前記第二のＭＯＳトランジスタのリーク電流が増大して安定に動作することを特徴とするＣＭＯＳ定電流回路。
前記出力ＭＯＳトランジスタは、ＶＤＤと出力端子の間に接続したｐチャネル型ＭＯＳトランジスタであり、
前記第二のＭＯＳトランジスタは、ｐチャネル型ＭＯＳトランジスタである請求項５記載のＣＭＯＳ定電流回路。
前記出力ＭＯＳトランジスタは、ＶＤＤに接続したｐチャネル型ＭＯＳトランジスタであり、
前記出力ＭＯＳトランジスタとＧＮＤの間にカレントミラー回路を設け、前記出力端子は前記カレントミラー回路の出力ｎチャネル型ＭＯＳトランジスタのドレインと接続されており、
前記第二のＭＯＳトランジスタは、前記出力ｎチャネル型ＭＯＳトランジスタと並列に接続したｐチャネル型ＭＯＳトランジスタである請求項５記載のＣＭＯＳ定電流回路。
二つの入力端子の電圧の差を増幅する差動増幅器において、前記差動増幅器を構成する定電流回路と並列にゲートとソースを接続したＭＯＳトランジスタを設け、高温になった時に前記ＭＯＳトランジスタのリーク電流が増大して安定に動作することを特徴とする差動増幅器。
二つの入力端子の電圧の差を増幅する差動増幅器において、ＶＤＤに接続されたゲートとソースを接続したＭＯＳトランジスタと、前記ＭＯＳトランジスタの電流を前記差動増幅器を構成する定電流回路の両端にミラーするように接続されたカレントミラー回路とを設け、高温になった時に前記ＭＯＳトランジスタのリーク電流が増大して安定に動作することを特徴とする差動増幅器。
前記ＭＯＳトランジスタのサイズ（Ｗ／Ｌ）が、前記差動増幅回路の能動負荷となるＭＯＳトランジスタのサイズ（Ｗ／Ｌ）の2倍以上であることを特徴とする請求項８から９のいずれかに記載の差動増幅器。
前記ＭＯＳトランジスタのサイズ（Ｗ／Ｌ）が、前記差動増幅回路の差動入力段となるＭＯＳトランジスタのサイズ（Ｗ／Ｌ）の2倍以上であることを特徴とする請求項８から９のいずれかに記載の差動増幅器。