Nothing Special   »   [go: up one dir, main page]

JP2006324703A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2006324703A
JP2006324703A JP2006241143A JP2006241143A JP2006324703A JP 2006324703 A JP2006324703 A JP 2006324703A JP 2006241143 A JP2006241143 A JP 2006241143A JP 2006241143 A JP2006241143 A JP 2006241143A JP 2006324703 A JP2006324703 A JP 2006324703A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor wafer
semiconductor device
die bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006241143A
Other languages
Japanese (ja)
Other versions
JP4480701B2 (en
Inventor
Yoshiyuki Abe
由之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006241143A priority Critical patent/JP4480701B2/en
Publication of JP2006324703A publication Critical patent/JP2006324703A/en
Application granted granted Critical
Publication of JP4480701B2 publication Critical patent/JP4480701B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent warpage of a semiconductor wafer when thinning the same. <P>SOLUTION: A semiconductor element is formed on a semiconductor wafer (S1), a masking tape is attached on the surface of the semiconductor wafer (S2), and the rear surface of the semiconductor wafer is ground until the predetermined thickness of the semiconductor wafer is obtained (S3). A die bond film is applied on the rear surface of the semiconductor wafer (S5), and a dicing tape is attached on the rear surface of the semiconductor wafer (S6). The dicing tape attached on the semiconductor wafer is held by a holding jig. The masking tape is peeled off from the surface of the semiconductor wafer (S7), adhesiveness between the semiconductor wafer and die bond film is enhanced by heating the die bond film (S8), and the semiconductor wafer is subjected to dicing (S9) to be separated into each semiconductor chip. The semiconductor chip is die-bonded on a wiring board (S11), and a semiconductor device is produced. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造技術に関し、特に、ウエハに接着シートを貼り付けて行う半導体装置の製造方法に適用して有効な技術に関する。   The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to a semiconductor device manufacturing method performed by attaching an adhesive sheet to a wafer.

日本特開平10−112494号公報には、半導体ウエハにダイボンディング用の接着シートを貼り付ける技術が記載されているが、接着シートから剥離フィルムをはがしてから半導体ウエハに接着シートを貼り付け、半導体ウエハの外周部分の接着シートを切断している(特許文献1参照)。   Japanese Patent Application Laid-Open No. 10-112494 describes a technique for adhering an adhesive sheet for die bonding to a semiconductor wafer. After peeling the release film from the adhesive sheet, the adhesive sheet is attached to the semiconductor wafer. The adhesive sheet at the outer peripheral portion of the wafer is cut (see Patent Document 1).

日本特開2002−26039号公報には、ウエハの表面にバックグラインド用保護テープを貼り付けてバックグラインド処理をした後、バックグラインド用保護テープを貼り付けた状態でウエハの裏面にダイスボンド用テープ状接着剤を貼り付け、その後、バックグラインド用保護テープを剥がし、プロービングし、ダイスボンド用テープ状接着剤にダイシング用保護テープを貼り付け、ダイシングした後、ダイスボンド用テープ状接着剤を利用してダイスボンドする技術が記載されている(特許文献2参照)。   In Japanese Patent Laid-Open No. 2002-26039, a backgrinding protective tape is applied to the front surface of a wafer to perform a backgrinding process, and then the backgrinding protective tape is applied to the backside of the wafer. Adhesive adhesive, then peel off the protective tape for back grinding, probe, attach the protective tape for dicing to the adhesive tape for dice bonding, dice, and then use the adhesive tape for dice bonding. A technique for die bonding is described (see Patent Document 2).

日本特開平8−181197号公報には、ウエハの表面に保護テープを貼り付け、保護テープが貼り付けられているウエハの裏面を研削し、その後に保護テープが貼り付けられているウエハの裏面にダイシングテープを貼り付け、ウエハが貼り付けられているダイシングテープにおけるウエハの周辺にダイシングテープを保持するための保持治具を貼り付け、ダイシングする技術が記載されている(特許文献3参照)。   In JP-A-8-181197, a protective tape is applied to the front surface of the wafer, the back surface of the wafer to which the protective tape is applied is ground, and then the back surface of the wafer to which the protective tape is applied is applied. A technique for attaching a dicing tape, attaching a holding jig for holding the dicing tape around the wafer in the dicing tape to which the wafer is attached, and dicing is described (see Patent Document 3).

日本特開平7−22358号公報には、ウエハの表面に保護・補強用テープを貼り付けた状態でウエハ裏面の研削を行い、ウエハの表面に保護・補強用テープを貼り付けたままでウエハ裏面をダイシングテープに貼り付け、その後、保護・補強用テープを剥離してダイシングする技術が記載されている(特許文献4参照)。
特開平10−112494号公報 特開2002−26039号公報 特開平8−181197号公報 特開平7−22358号公報
In Japanese Patent Laid-Open No. 7-22358, the back surface of the wafer is ground with the protective / reinforcing tape affixed to the front surface of the wafer, and the back surface of the wafer is attached with the protective / reinforcing tape affixed to the front surface of the wafer. A technique is described in which a dicing tape is attached to a dicing tape, and then the protective / reinforcing tape is peeled off and then diced (see Patent Document 4).
JP-A-10-112494 JP 2002-26039 A JP-A-8-181197 JP-A-7-22358

薄型の半導体装置を製造するために半導体ウエハを厚みを薄くすると、半導体ウエハが反りやすくなり、各製造工程中や各工程間の搬送時などに半導体ウエハが割れたり欠けたりしやすくなる。これは半導体装置の製造歩留まりを低下させ、半導体装置の製造コストを増大させる。   If the thickness of the semiconductor wafer is reduced in order to manufacture a thin semiconductor device, the semiconductor wafer is likely to warp, and the semiconductor wafer is likely to be broken or chipped during each manufacturing process or during transportation between the processes. This reduces the manufacturing yield of the semiconductor device and increases the manufacturing cost of the semiconductor device.

剥離フィルムをはがしてから接着シートを貼り付ける方法では、接着シートを半導体ウエハに貼り付ける際に、接着シートの張力のバランスなどにより半導体ウエハに貼り付けられた接着シートに皺(しわ)が発生しやすい等の問題がある。また、接着シートに皺が生じた場合は、接着シートの貼りなおしが困難であるため、その半導体ウエハを不良品として除去しなければならず、半導体装置の製造コストを著しく増大させる等の問題がある。   In the method of attaching the adhesive sheet after peeling off the release film, wrinkles occur on the adhesive sheet attached to the semiconductor wafer due to the balance of the tension of the adhesive sheet when the adhesive sheet is attached to the semiconductor wafer. There are problems such as easy. In addition, when wrinkles occur in the adhesive sheet, it is difficult to reattach the adhesive sheet, so that the semiconductor wafer must be removed as a defective product, which causes problems such as significantly increasing the manufacturing cost of the semiconductor device. is there.

ウエハからバックグラインド用保護テープを剥がした後に、ダイスボンド用テープ状接着剤上にダイシング用保護テープを貼り付ける方法では、ダイシング用保護テープを貼る前や貼る工程中では、ウエハにはダイスボンド用テープ状接着剤しか存在せず、ウエハが反ってしまう恐れがある。半導体ウエハが反ると、半導体装置の製造工程中や各工程間の搬送時などに半導体ウエハが割れたり欠けたりしやすくなり、また半導体ウエハにひびなども生じやすくなる。これは半導体装置の製造歩留まりを低下させ、半導体装置の製造コストを増大させる。   After peeling off the protective tape for back grinding from the wafer, the method of applying the protective tape for dicing on the adhesive tape for dice bonding is used for dice bonding to the wafer before applying the protective tape for dicing or during the application process. Only the tape-like adhesive is present, and the wafer may be warped. If the semiconductor wafer is warped, the semiconductor wafer is likely to be cracked or chipped during the manufacturing process of the semiconductor device or during transfer between the processes, and the semiconductor wafer is likely to be cracked. This reduces the manufacturing yield of the semiconductor device and increases the manufacturing cost of the semiconductor device.

ウエハにダイボンディング用の接着剤層は形成しないでダイシングテープを貼り付ける方法では、銀ペーストなどを用いて半導体チップのダイボンディングを行うことが必要であり、製造工程が複雑化し、半導体装置の製造コストが増大する等の問題がある。   In the method of attaching a dicing tape without forming an adhesive layer for die bonding on a wafer, it is necessary to perform die bonding of a semiconductor chip using a silver paste or the like, which complicates the manufacturing process and manufactures a semiconductor device. There are problems such as an increase in cost.

本発明の目的は、ウエハの反りを防止できる半導体装置の製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device manufacturing method capable of preventing wafer warpage.

本発明の他の目的は、半導体装置の製造コストを低減できる半導体装置の製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device manufacturing method capable of reducing the manufacturing cost of the semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明の半導体装置の製造方法は、ウエハの第1の面に保護テープを貼り付け、ウエハの第1の面と反対側の第2の面を研削し、ウエハの第2の面にダイボンドフィルムを貼り付け、ウエハの第2の面のダイボンドフィルム上にダイシングテープを貼り付け、保護テープをウエハの第1の面から剥離し、ウエハをダイシングするものである。   In the method for manufacturing a semiconductor device of the present invention, a protective tape is attached to a first surface of a wafer, a second surface opposite to the first surface of the wafer is ground, and a die bond film is applied to the second surface of the wafer. Is attached, a dicing tape is attached on the die-bonding film on the second surface of the wafer, the protective tape is peeled off from the first surface of the wafer, and the wafer is diced.

すなわち、裏面研削用の保護シートを貼り付けた状態で、ダイシングテープを貼り付けることにより、ウエハの反り等を防止するものである。   That is, warping of the wafer or the like is prevented by attaching a dicing tape in a state where a protective sheet for back surface grinding is attached.

また、本発明の半導体装置の製造方法は、ダイボンドフィルムとセパレータフィルムとの積層体をダイボンドフィルムが内側になるようにウエハの裏面に貼り付け、セパレータフィルムを剥離し、ダイボンドフィルムをウエハの外周に沿って切断するものである。   In addition, in the method for manufacturing a semiconductor device of the present invention, a laminate of a die bond film and a separator film is attached to the back surface of the wafer so that the die bond film is inside, the separator film is peeled off, and the die bond film is placed on the outer periphery of the wafer. It cuts along.

すなわち、セパレータフィルムごとダイボンドフィルムをウエハの裏面に貼り付けた後、セパレータフィルムを剥離することにより、セパレータフィルムのしわ等を防止するものである。   That is, after the die-bonding film is attached to the back surface of the wafer together with the separator film, the separator film is peeled off to prevent wrinkles of the separator film.

本願に内示されたその他の発明の概要は以下のごとくである。   The outline | summary of the other invention shown in this application is as follows.

項1:(a)複数の半導体素子が形成されたウエハを準備する工程、
(b)前記ウエハの第1の面に保護テープを貼り付ける工程、
(c)前記ウエハの前記第1の面と反対側の第2の面を研削する工程、
(d)前記ウエハの前記第2の面にダイボンドフィルムを貼り付ける工程、
(e)前記ウエハの前記第2の面の前記ダイボンドフィルム上にダイシングテープを貼り付ける工程、
(f)前記保護テープを前記ウエハの前記第1の面から剥離する工程、
(g)前記ウエハをダイシングする工程。
Item 1: (a) preparing a wafer on which a plurality of semiconductor elements are formed,
(B) applying a protective tape to the first surface of the wafer;
(C) grinding a second surface opposite to the first surface of the wafer;
(D) a step of attaching a die bond film to the second surface of the wafer;
(E) a step of attaching a dicing tape on the die-bonding film on the second surface of the wafer;
(F) peeling the protective tape from the first surface of the wafer;
(G) A step of dicing the wafer.

を有する半導体装置の製造方法であって、
前記(d)工程は、
(d1)前記ダイボンドフィルムとセパレータフィルムとの積層体を前記ダイボンドフィルムが内側になるように前記ウエハの前記第2の面に貼り付ける工程、
(d2)前記セパレータフィルムを剥離する工程、
(d3)前記ダイボンドフィルムを前記ウエハの外周に沿って切断する工程、
を有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device having
The step (d)
(D1) A step of attaching the laminate of the die bond film and the separator film to the second surface of the wafer so that the die bond film is inside,
(D2) a step of peeling the separator film,
(D3) cutting the die bond film along the outer periphery of the wafer;
A method for manufacturing a semiconductor device, comprising:

項2:以下の工程を有することを特徴とする半導体装置の製造方法;
(a)複数の半導体素子が形成されたウエハを準備する工程、
(b)ダイボンドフィルムとセパレータフィルムとの積層体を前記ダイボンドフィルムが内側になるように前記ウエハの裏面に貼り付ける工程、
(c)前記セパレータフィルムを剥離する工程、
(d)前記ダイボンドフィルムを前記ウエハの外周に沿って切断する工程。
Item 2: A method of manufacturing a semiconductor device comprising the following steps;
(A) preparing a wafer on which a plurality of semiconductor elements are formed;
(B) a step of attaching a laminate of a die bond film and a separator film to the back surface of the wafer so that the die bond film is on the inside;
(C) a step of peeling the separator film;
(D) A step of cutting the die bond film along the outer periphery of the wafer.

項3:項2記載の半導体装置の製造方法において、
前記ダイボンドフィルムが熱可塑性樹脂材料を含むことを特徴とする半導体装置の製造方法。
Item 3: In the method of manufacturing a semiconductor device according to Item 2,
A method of manufacturing a semiconductor device, wherein the die bond film includes a thermoplastic resin material.

項4:項2記載の半導体装置の製造方法において、
前記セパレータフィルムは、前記ダイボンドフィルムよりも硬いことを特徴とする半導体装置の製造方法。
Item 4: In the method for manufacturing a semiconductor device according to Item 2,
The method of manufacturing a semiconductor device, wherein the separator film is harder than the die bond film.

項5:項2記載の半導体装置の製造方法において、
前記ダイボンドフィルムは、前記ウエハをダイシングすることにより得られるチップをダイボンディングする際の接着剤層として機能することを特徴とする半導体装置の製造方法。
Item 5: In the method of manufacturing a semiconductor device according to Item 2,
The said die-bonding film functions as an adhesive bond layer at the time of die-bonding the chip | tip obtained by dicing the said wafer, The manufacturing method of the semiconductor device characterized by the above-mentioned.

項6:以下の工程を有することを特徴とする半導体装置の製造方法;
(a)複数の半導体素子が形成されたウエハを準備する工程、
(b)前記ウエハの第1の面に保護テープを貼り付ける工程、
(c)前記ウエハの前記第1の面と反対側の第2の面を研削する工程、
(d)ダイボンドフィルムとセパレータフィルムとの積層体を前記ダイボンドフィルムが内側になるように前記ウエハの前記第2の面に貼り付ける工程、
(e)前記セパレータフィルムを剥離する工程、
(f)前記ダイボンドフィルムを前記ウエハの外周に沿って切断する工程、
(g)前記ウエハの前記第2の面の前記ダイボンドフィルム上にダイシングテープを貼り付ける工程、
(h)前記保護テープを前記ウエハの前記第1の面から剥離する工程、
(i)前記ウエハをダイシングする工程。
Item 6: A method of manufacturing a semiconductor device comprising the following steps;
(A) preparing a wafer on which a plurality of semiconductor elements are formed;
(B) applying a protective tape to the first surface of the wafer;
(C) grinding a second surface opposite to the first surface of the wafer;
(D) a step of attaching a laminate of a die bond film and a separator film to the second surface of the wafer so that the die bond film is on the inside;
(E) a step of peeling the separator film;
(F) cutting the die bond film along the outer periphery of the wafer;
(G) a step of attaching a dicing tape on the die-bonding film on the second surface of the wafer;
(H) a step of peeling the protective tape from the first surface of the wafer;
(I) A step of dicing the wafer.

項7:項6記載の半導体装置の製造方法において、
前記ダイボンドフィルムが熱可塑性樹脂材料を含むことを特徴とする半導体装置の製造方法。
Item 7: In the method of manufacturing a semiconductor device according to Item 6,
A method of manufacturing a semiconductor device, wherein the die bond film includes a thermoplastic resin material.

項8:項6記載の半導体装置の製造方法において、
前記ダイボンドフィルムは、前記(i)工程で前記ウエハをダイシングすることにより得られたチップをダイボンディングする際の接着剤層として機能することを特徴とする半導体装置の製造方法。
Item 8: In the method of manufacturing a semiconductor device according to Item 6,
The said die-bonding film functions as an adhesive bond layer at the time of die-bonding the chip | tip obtained by dicing the said wafer at the said (i) process, The manufacturing method of the semiconductor device characterized by the above-mentioned.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

ウエハの第1の面に保護テープを貼り付け、ウエハの第1の面と反対側の第2の面を研削し、ウエハの第2の面にダイボンドフィルムを貼り付け、ウエハの第2の面のダイボンドフィルム上にダイシングテープを貼り付け、保護テープをウエハの第1の面から剥離し、ウエハをダイシングするので、ウエハに反りが生じるのを防止できる。   A protective tape is applied to the first surface of the wafer, a second surface opposite to the first surface of the wafer is ground, a die bond film is applied to the second surface of the wafer, and the second surface of the wafer Since the dicing tape is pasted on the die bond film, the protective tape is peeled off from the first surface of the wafer and the wafer is diced, it is possible to prevent the wafer from being warped.

ダイボンドフィルムとセパレータフィルムとの積層体をダイボンドフィルムが内側になるようにウエハの裏面に貼り付け、セパレータフィルムを剥離し、ダイボンドフィルムをウエハの外周に沿って切断するので、ウエハに貼り付けられたダイボンドフィルムに皺が生じるのを防止できる。   The laminate of the die bond film and the separator film is attached to the back surface of the wafer so that the die bond film is on the inside, the separator film is peeled off, and the die bond film is cut along the outer periphery of the wafer. It is possible to prevent wrinkles from forming on the die bond film.

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。   Before describing the present invention in detail, the meaning of terms in the present application will be described as follows.

1.PET(ポリエチレンテレフタレート)等物質名を言う場合、特にその旨記載した場合を除き、表示された物質のみを示すものではなく、示された物質(元素,原子群,分子,高分子,共重合体,化合物等)を主要な成分,組成成分とするものを含むものとする。   1. When a substance name such as PET (polyethylene terephthalate) is mentioned, it does not indicate only the indicated substance, unless specifically stated to that effect, the indicated substance (element, atom group, molecule, polymer, copolymer) , Compounds, etc.) as main components and compositional components.

すなわち、シリコン領域等といっても,特にそうでない旨明示したときを除き、純粋シリコン領域、不純物をドープしたシリコンを主要な成分とする領域、GeSiのようにシリコンを主要な構成要素とする混晶領域等を含むものとする。更に、MOSというときの「M」は、特にそうでない旨明示したときを除き、純粋な金属に限定されるものではなく、ポリシリコン(アモルファスを含む)電極、シリサイド層、その他の金属類似の性質を示す部材を含むものとする。更に、MOSというときの「O」は、特にそうでない旨明示したときを除き、酸化シリコン膜等の酸化膜に限定されず、窒化膜,酸窒化膜、アルミナ膜その他の通常誘電体、高誘電体、強誘電体膜等を含むものとする。   In other words, a silicon region is a pure silicon region, a region containing impurity-doped silicon as a main component, or a mixture containing silicon as a main component, such as GeSi, unless otherwise specified. Crystal region and the like. Further, “M” in the case of MOS is not limited to pure metal unless explicitly stated otherwise, but is not limited to a pure metal, but includes a polysilicon (including amorphous) electrode, a silicide layer, and other metal-like properties. It shall include the member which shows. Further, “O” in the case of MOS is not limited to an oxide film such as a silicon oxide film unless otherwise specified, and is not limited to a nitride film, an oxynitride film, an alumina film, or other ordinary dielectrics, high dielectrics. Body, ferroelectric film and the like.

2.ウエハとは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板(一般にほぼ円板形、半導体ウエハ、その他それらを単位集積回路領域に分割した半導体チップ又はペレット並びにその基体領域)、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。   2. A wafer is a silicon or other semiconductor single crystal substrate (generally a substantially disk shape, a semiconductor wafer, or other semiconductor chips or pellets obtained by dividing them into unit integrated circuit regions and a base region thereof), a sapphire substrate. , Glass substrates, other insulating, anti-insulating or semiconductor substrates, etc. and their composite substrates.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。   Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。   In the drawings used in the present embodiment, hatching may be added even in a plan view for easy understanding of the drawings.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本実施の形態の半導体装置(半導体集積回路装置)の製造工程を示す工程フロー図である。図2および図3は、本実施の形態の半導体装置の製造工程中の断面図である。   FIG. 1 is a process flow diagram showing a manufacturing process of the semiconductor device (semiconductor integrated circuit device) of the present embodiment. 2 and 3 are cross-sectional views during the manufacturing process of the semiconductor device of the present embodiment.

まず、図2に示されるように、例えば単結晶シリコンなどからなるウエハ(半導体集積回路製造用半導体基板)または半導体ウエハ1を準備する。それから、半導体ウエハ(ウエハ)1に、公知の半導体装置製造技術などを用いて、複数の半導体素子、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などを形成する(ステップS1)。半導体ウエハ1に形成される半導体素子はMOSFETには限定されず、種々の半導体素子を形成することができる。   First, as shown in FIG. 2, a wafer (semiconductor substrate for manufacturing a semiconductor integrated circuit) or a semiconductor wafer 1 made of, for example, single crystal silicon is prepared. Then, a plurality of semiconductor elements such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) are formed on the semiconductor wafer (wafer) 1 using a known semiconductor device manufacturing technique (step S1). The semiconductor elements formed on the semiconductor wafer 1 are not limited to MOSFETs, and various semiconductor elements can be formed.

次に、図3に示されるように、半導体ウエハ1の表面(半導体ウエハ1の半導体素子形成側の主面または半導体集積回路パターン形成面:第1の面)1aに、裏面研削用の保護テープ(BGシート、保護シート)2を貼り付ける(ステップS2)。保護テープ2は、後述する半導体ウエハ1の裏面研削(BG:バックグラインド)工程において半導体ウエハ1の表面1aやそこに形成されている半導体素子を保護し、また裏面研削により薄くなった半導体ウエハ1の反りを防止するように機能する。保護テープ2は、常温で半導体ウエハの反りを防止できる程度の強度を有していればよい。保護テープ2の一方の面は粘着性(接着性)を有しており、その粘着性を有する面(粘着面、接着面)が半導体ウエハ1の表面1aに接するように保護テープ2が貼り付けられる。保護テープ2は種々の材料により形成することができ、例えば、PET(ポリエチレンテレフタレート)とEVA(エチレン酢酸ビニル共重合体)との積層体や塩化ビニルなどにより形成することができる。   Next, as shown in FIG. 3, a protective tape for back surface grinding is applied to the surface of the semiconductor wafer 1 (the main surface on the semiconductor element forming side of the semiconductor wafer 1 or the semiconductor integrated circuit pattern forming surface: first surface) 1a. (BG sheet, protective sheet) 2 is pasted (step S2). The protective tape 2 protects the front surface 1a of the semiconductor wafer 1 and semiconductor elements formed thereon in a back grinding (BG: back grinding) process of the semiconductor wafer 1 to be described later, and the semiconductor wafer 1 thinned by back grinding. It functions to prevent warping. The protective tape 2 should just have the intensity | strength which can prevent the curvature of a semiconductor wafer at normal temperature. One surface of the protective tape 2 has adhesiveness (adhesiveness), and the protective tape 2 is attached so that the adhesive surface (adhesive surface, adhesive surface) is in contact with the surface 1 a of the semiconductor wafer 1. It is done. The protective tape 2 can be formed of various materials, for example, a laminate of PET (polyethylene terephthalate) and EVA (ethylene vinyl acetate copolymer), vinyl chloride, or the like.

図4〜図6は、半導体ウエハ1に保護テープ2を貼り付ける工程の説明図である。   4-6 is explanatory drawing of the process of affixing the protective tape 2 on the semiconductor wafer 1. FIG.

図4に示されるように、保護テープ2は粘着面にセパレータまたはセパレータフィルム3が貼り付けられた(積層された)状態で保護テープ繰出しロール4に巻かれている。保護テープ繰出しロール4からは、セパレータフィルム3がセパレータ巻取りロール5に送られて巻き取られ、セパレータフィルム3がはがされた保護テープ2が、ローラ6、7および8を介して保護テープ巻取りロール9に送られて巻き取られる。ローラ7および8は、図4の横方向(半導体ウエハ1の主面に平行な方向)に移動可能に構成されており、載置台10上に(半導体ウエハ1の表面1a側が上になるように)配置された半導体ウエハ1上に保護テープ2を押圧しながら横方向に移動して、半導体ウエハ1の表面1a上に保護テープ2を貼り付ける。それから、シートカッタ11が半導体ウエハ1上に降下し、図5に示されるように、シートカッタ11のブレード11aによって保護テープ2を半導体ウエハ1の外周(形状)に沿って切断する。このとき、シートカッタ11が回転することによって、シートカッタ11のブレード11aが、半導体ウエハ1の外周に沿って移動し、保護テープ2を半導体ウエハ1の外周に沿って切断する。保護テープ2の切断後、シートカッタ11は上昇し、図6に示されるように、ローラ7および8が横方向に移動して、半導体ウエハ1に接着した部分以外の保護テープ2(半導体ウエハ1に接着した部分がくりぬかれた状態の保護テープ2)が半導体ウエハ1から離され、保護テープ巻取りロール9で巻き取られる。これにより、半導体ウエハ1の表面1a上には保護テープ2が貼り付けられた(接着された)状態で残存する。   As shown in FIG. 4, the protective tape 2 is wound around the protective tape feeding roll 4 in a state where the separator or the separator film 3 is attached (laminated) to the adhesive surface. From the protective tape feed roll 4, the separator film 3 is sent to the separator take-up roll 5 and taken up, and the protective tape 2 from which the separator film 3 has been peeled off passes through the rollers 6, 7 and 8. It is sent to the take-up roll 9 and taken up. The rollers 7 and 8 are configured to be movable in the lateral direction of FIG. 4 (a direction parallel to the main surface of the semiconductor wafer 1), and are placed on the mounting table 10 (so that the surface 1a side of the semiconductor wafer 1 is up). ) The protective tape 2 is moved laterally while pressing the protective tape 2 on the semiconductor wafer 1, and the protective tape 2 is attached to the surface 1 a of the semiconductor wafer 1. Then, the sheet cutter 11 is lowered onto the semiconductor wafer 1, and the protective tape 2 is cut along the outer periphery (shape) of the semiconductor wafer 1 by the blade 11a of the sheet cutter 11, as shown in FIG. At this time, when the sheet cutter 11 rotates, the blade 11 a of the sheet cutter 11 moves along the outer periphery of the semiconductor wafer 1 and cuts the protective tape 2 along the outer periphery of the semiconductor wafer 1. After the protective tape 2 is cut, the sheet cutter 11 is raised, and as shown in FIG. 6, the rollers 7 and 8 move in the horizontal direction and the protective tape 2 (semiconductor wafer 1) other than the part adhered to the semiconductor wafer 1. The protective tape 2) in a state in which the portion adhered to is removed is separated from the semiconductor wafer 1 and taken up by the protective tape take-up roll 9. As a result, the protective tape 2 remains on the surface 1a of the semiconductor wafer 1 in a state of being adhered (adhered).

上記のようにして半導体ウエハ1の表面(第1の面)1a上に保護テープ2を貼り付けた後、半導体ウエハ1の表面1aとは反対側の面、すなわち半導体ウエハ1の裏面(第2の面)1bを研削する(ステップS3)。これにより、半導体ウエハ1の厚みを薄くする。図7は、半導体ウエハ1の裏面研削工程の説明図である。   After affixing the protective tape 2 on the surface (first surface) 1a of the semiconductor wafer 1 as described above, the surface opposite to the surface 1a of the semiconductor wafer 1, that is, the back surface (second surface) of the semiconductor wafer 1. The surface 1b is ground (step S3). Thereby, the thickness of the semiconductor wafer 1 is reduced. FIG. 7 is an explanatory diagram of the back surface grinding process of the semiconductor wafer 1.

図7に示されるように、半導体ウエハ1の保護テープ2を貼り付けた表面1a側をBGチャックテーブル21で保持し、半導体ウエハ1の裏面(第2の面)1bを研削(研磨)する。これは、例えば、BGチャックテーブル21で保持した半導体ウエハ1を回転させ、純粋などからなる研削水22を供給しながら回転する砥石23を半導体ウエハ1に押圧して半導体ウエハ1の裏面1bを削り取る(研磨する)ことなどにより行うことができる。   As shown in FIG. 7, the front surface 1a side of the semiconductor wafer 1 to which the protective tape 2 is attached is held by a BG chuck table 21, and the back surface (second surface) 1b of the semiconductor wafer 1 is ground (polished). For example, the semiconductor wafer 1 held by the BG chuck table 21 is rotated, and the rotating grindstone 23 is pressed against the semiconductor wafer 1 while supplying the grinding water 22 made of pure or the like to scrape the back surface 1b of the semiconductor wafer 1. (Polishing) or the like.

次に、必要に応じて、半導体ウエハ1の裏面1bをエッチング液などによってエッチングする(ステップS4)。これにより、半導体ウエハ1の裏面1bは清浄化され、より平坦化される。図8は、半導体ウエハ1の裏面のエッチング工程の説明図である。   Next, if necessary, the back surface 1b of the semiconductor wafer 1 is etched with an etchant or the like (step S4). Thereby, the back surface 1b of the semiconductor wafer 1 is cleaned and further flattened. FIG. 8 is an explanatory diagram of the etching process of the back surface of the semiconductor wafer 1.

図8に示されるように、半導体ウエハ1の保護テープ2を貼り付けた表面1a側をエッチャチャックテーブル24で保持し、半導体ウエハ1の裏面1bをエッチングする。これは、例えば、エッチャチャックテーブル24で保持した半導体ウエハ1を回転させ、フッ酸と硝酸の混合液などからなるエッチング液25をノズル26から半導体ウエハ1の裏面1b上に供給して半導体ウエハ1の裏面1bをエッチングすることにより行われる。ノズル26から半導体ウエハ1の裏面1b上に供給されたエッチング液25は、エッチング液回収窓27から回収される。半導体ウエハ1の裏面1bのエッチング工程は省略することもできる。   As shown in FIG. 8, the front surface 1a side of the semiconductor wafer 1 to which the protective tape 2 is attached is held by the etcher chuck table 24, and the back surface 1b of the semiconductor wafer 1 is etched. For example, the semiconductor wafer 1 held by the etcher chuck table 24 is rotated, and an etching solution 25 made of a mixed solution of hydrofluoric acid and nitric acid is supplied from the nozzle 26 onto the back surface 1b of the semiconductor wafer 1. This is carried out by etching the back surface 1b of 1. The etching solution 25 supplied from the nozzle 26 onto the back surface 1 b of the semiconductor wafer 1 is recovered from the etching solution recovery window 27. The etching process of the back surface 1b of the semiconductor wafer 1 can be omitted.

次に、半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付ける(ステップS5)。図9は、半導体ウエハ1にダイボンドフィルム30を貼り付けた状態を示す断面図である。ダイボンドフィルム30は、後述するように半導体ウエハ1をダイシングして各半導体チップ(チップ)に分離した後に、各半導体チップをダイボンディングするための接着層(接着剤層)として機能する。   Next, the die bond film 30 is affixed to the back surface 1b of the semiconductor wafer 1 (step S5). FIG. 9 is a cross-sectional view showing a state where the die bond film 30 is attached to the semiconductor wafer 1. The die-bonding film 30 functions as an adhesive layer (adhesive layer) for die-bonding each semiconductor chip after the semiconductor wafer 1 is diced and separated into each semiconductor chip (chip) as described later.

半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付ける工程を図10〜図12を参照してより詳細に説明する。   The process of attaching the die bond film 30 to the back surface 1b of the semiconductor wafer 1 will be described in more detail with reference to FIGS.

図10に示されるように、ダイボンドフィルム30を貼り付ける際には、ダイボンドフィルム30にセパレータまたはセパレータフィルム31を貼り付けた状態のシート(積層体)32が使用される。セパレータフィルム31は、例えばポリエステルやPETなどからなる。セパレータフィルム31は比較的硬く(固く)てこしがあり、その厚さは比較的厚くすることもでき、例えば100μm程度とすることができる。ダイボンドフィルム30の主成分は熱可塑性樹脂材料からなり、例えばポリイミドなどからなる。ダイボンドフィルム30は比較的薄くてやわらかく、その厚みは例えば25μm程度とすることができる。   As shown in FIG. 10, when the die bond film 30 is attached, a sheet (laminate) 32 in a state where a separator or a separator film 31 is attached to the die bond film 30 is used. The separator film 31 is made of, for example, polyester or PET. The separator film 31 has a relatively hard (hard) leverage, and the thickness can be made relatively thick, for example, about 100 μm. The main component of the die bond film 30 is made of a thermoplastic resin material, such as polyimide. The die bond film 30 is relatively thin and soft, and its thickness can be set to about 25 μm, for example.

ダイボンドフィルム30とセパレータフィルム31とからなるシート(積層シート)32は、ダイボンドフィルム繰出しロール33に巻かれている。ダイボンドフィルム繰出しロール33に巻かれたシート32は、ダイボンドフィルム繰出しロール33からローラ34および35を介して送られ、ローラ35でダイボンドフィルム30とセパレータフィルム31とに剥離し、ダイボンドフィルム30がダイボンドフィルム巻取りロール36に巻き取られ、セパレータフィルム31がセパレータ巻取りロール37に巻き取られる。ローラ37は、図10の横方向(半導体ウエハ1の主面に平行な方向)に移動可能に構成されており、載置台38上に(半導体ウエハ1の裏面1b側が上になるように)配置された半導体ウエハ1の裏面1b上にシート32を押圧しながら横方向に移動して、半導体ウエハ1の裏面1b上にシート32を貼り付ける。この際、シート32のダイボンドフィルム30側が半導体ウエハ1の裏面1bに接するようにする。すなわち、ダイボンドフィルム30とセパレータフィルム31とからなるシート32を、ダイボンドフィルム30が内側になるように半導体ウエハ1の裏面1bに貼り付ける。   A sheet (laminated sheet) 32 composed of a die bond film 30 and a separator film 31 is wound around a die bond film feeding roll 33. The sheet 32 wound around the die bond film supply roll 33 is fed from the die bond film supply roll 33 through rollers 34 and 35, and is peeled off by the roller 35 into the die bond film 30 and the separator film 31, and the die bond film 30 is die bonded film. The separator film 31 is wound around the separator winding roll 37. The roller 37 is configured to be movable in the lateral direction of FIG. 10 (a direction parallel to the main surface of the semiconductor wafer 1), and is disposed on the mounting table 38 (so that the back surface 1b side of the semiconductor wafer 1 is on the upper side). The sheet 32 is moved in the lateral direction while pressing the sheet 32 on the back surface 1 b of the semiconductor wafer 1, and the sheet 32 is pasted on the back surface 1 b of the semiconductor wafer 1. At this time, the die bond film 30 side of the sheet 32 is in contact with the back surface 1 b of the semiconductor wafer 1. That is, the sheet 32 composed of the die bond film 30 and the separator film 31 is attached to the back surface 1b of the semiconductor wafer 1 so that the die bond film 30 is on the inner side.

次に、図11に示されるように、ローラ35が(シート32の貼り付け時とは逆方向に)移動し、セパレータ巻取りロール37によってセパレータフィルム31が巻き取られて、セパレータフィルム31がダイボンドフィルム30から剥がされる。これにより、半導体ウエハ1の裏面1b上には、ダイボンドフィルム30だけが残存した状態となる。それから、シートカッタ39が半導体ウエハ1上に降下し、シートカッタ39のブレード39aによってダイボンドフィルム30を半導体ウエハ1の外周(形状)に沿って切断する。このとき、シートカッタ39が回転することによって、シートカッタ39のブレード39aが、半導体ウエハ1の外周に沿って移動し、ダイボンドフィルム30を半導体ウエハ1の外周に沿って切断する。   Next, as shown in FIG. 11, the roller 35 moves (in the direction opposite to that when the sheet 32 is attached), the separator film 31 is taken up by the separator take-up roll 37, and the separator film 31 is die-bonded. The film 30 is peeled off. As a result, only the die bond film 30 remains on the back surface 1 b of the semiconductor wafer 1. Then, the sheet cutter 39 is lowered onto the semiconductor wafer 1, and the die bond film 30 is cut along the outer periphery (shape) of the semiconductor wafer 1 by the blade 39 a of the sheet cutter 39. At this time, when the sheet cutter 39 rotates, the blade 39 a of the sheet cutter 39 moves along the outer periphery of the semiconductor wafer 1 and cuts the die bond film 30 along the outer periphery of the semiconductor wafer 1.

ダイボンドフィルム30の切断後、シートカッタ39は上昇し、図12に示されるように、ダイボンドフィルム巻取りロール36の巻取りにより、半導体ウエハ1に接着した部分以外のダイボンドフィルム30(半導体ウエハ1に接着した部分がくりぬかれた状態のダイボンドフィルム30)が半導体ウエハ1から離され、ダイボンドフィルム巻取りロール36で巻き取られる。これにより、半導体ウエハ1の裏面1b上にはダイボンドフィルム30が貼り付けられた(接着された)状態で残存する。そして、図示しない加熱装置(例えば載置台38に内蔵したヒータ)などを用いて、半導体ウエハ1を加熱して半導体ウエハ1とダイボンドフィルム30とを仮接着させる。このときの加熱温度(第1の温度)は、比較的低い温度であり、例えば100℃程度である。この半導体ウエハ1とダイボンドフィルム30の仮接着のための加熱温度は比較的低いので、半導体ウエハ1の表面1aに貼り付けられている保護テープ2が反ることはない。従って、半導体ウエハ1が反るのを防止することができる。ここで、仮接着とは、この後の工程(後述する第2の温度での加熱工程まで)や工程間の搬送中などに半導体ウエハ1とダイボンドフィルム30とが剥離しない程度の接着力を有していればよい。加熱しなくともダイボンドフィルム30と半導体ウエハ1との接着性がある程度確保される場合は、この仮接着のための加熱工程は省略することもできる。   After the die bond film 30 is cut, the sheet cutter 39 is raised, and the die bond film 30 (on the semiconductor wafer 1) other than the portion bonded to the semiconductor wafer 1 is wound by winding the die bond film winding roll 36 as shown in FIG. The die bond film 30) in a state where the bonded portion is hollowed is separated from the semiconductor wafer 1 and taken up by the die bond film take-up roll 36. As a result, the die bond film 30 remains on the back surface 1b of the semiconductor wafer 1 in a state of being adhered (adhered). Then, using a heating device (not shown) (for example, a heater built in the mounting table 38) or the like, the semiconductor wafer 1 is heated to temporarily bond the semiconductor wafer 1 and the die bond film 30 together. The heating temperature (first temperature) at this time is a relatively low temperature, for example, about 100 ° C. Since the heating temperature for temporary bonding between the semiconductor wafer 1 and the die bond film 30 is relatively low, the protective tape 2 attached to the surface 1a of the semiconductor wafer 1 does not warp. Therefore, the semiconductor wafer 1 can be prevented from warping. Here, the temporary bonding means that the semiconductor wafer 1 and the die bond film 30 have an adhesive force that does not peel off during the subsequent process (up to a heating process at a second temperature described later) or during the transfer between processes. If you do. If the adhesiveness between the die bond film 30 and the semiconductor wafer 1 is secured to some extent without heating, the heating step for temporary bonding can be omitted.

本実施の形態では、上記のように、ダイボンドフィルム30をセパレータフィルム31とともに半導体ウエハ1の裏面1b上に貼り付け、その後セパレータフィルム31のみを剥がしてダイボンドフィルム30を所定の形状に切断する。もし、ダイボンドフィルム30を単独で半導体ウエハ1の裏面1b上に貼り付けたとしたら、ダイボンドフィルム30は比較的薄くてやわらかいので、貼り付けられたダイボンドフィルム30に皺ができ、ダイボンドフィルム30と半導体ウエハ1との間に気泡が入りやすい。そのように半導体ウエハ1に貼ったダイボンドフィルム30に皺ができたり気泡が侵入したりした場合、ダイボンドフィルム30を剥がす(ダイボンドフィルム30を剥がして別のダイボンドフィルムを貼りなおす)のは容易ではなく、半導体ウエハ1全体が不良となってしまい、半導体装置の製造には使用できなくなる。これは、半導体装置の製造歩留まりを著しく低下させ、半導体装置の製造コストを増大させる。本実施の形態では、半導体ウエハ1へのダイボンドフィルム30貼り付け時には比較的固くてこしがあるセパレータフィルム31とともにダイボンドフィルム30を貼り付けるので、半導体ウエハ1の裏面1b上に貼り付けられたダイボンドフィルム30に皺などが生じるのを防止することができる。半導体ウエハ1とダイボンドフィルム30との間に気泡などが侵入するのも防止できる。また、セパレータフィルム31はダイボンドフィルム30の切断前に剥離するので、セパレータフィルム31の厚みは比較的厚くすることができ、セパレータフィルム31を比較的硬く(固く)してダイボンドフィルム30の皺を防止しやすくすることは容易である。また、本実施の形態ではダイボンドフィルム30の主成分は熱可塑性樹脂からなるので、シート32を半導体ウエハ1に貼り付けた後にセパレータフィルム31だけを剥がすことが可能である。   In the present embodiment, as described above, the die bond film 30 is attached to the back surface 1b of the semiconductor wafer 1 together with the separator film 31, and then only the separator film 31 is peeled off to cut the die bond film 30 into a predetermined shape. If the die bond film 30 is attached to the back surface 1b of the semiconductor wafer 1 alone, the die bond film 30 is relatively thin and soft, so that the attached die bond film 30 is wrinkled, and the die bond film 30 and the semiconductor wafer are bonded. Air bubbles easily enter between 1 and 1. When the die bond film 30 stuck on the semiconductor wafer 1 is wrinkled or air bubbles enter, it is not easy to peel off the die bond film 30 (removing the die bond film 30 and reattaching another die bond film). The entire semiconductor wafer 1 becomes defective and cannot be used for manufacturing a semiconductor device. This significantly reduces the manufacturing yield of the semiconductor device and increases the manufacturing cost of the semiconductor device. In the present embodiment, since the die bond film 30 is attached together with the separator film 31 that is relatively hard and sticky when the die bond film 30 is attached to the semiconductor wafer 1, the die bond film attached to the back surface 1b of the semiconductor wafer 1 is attached. It is possible to prevent wrinkles and the like from occurring at 30. It is possible to prevent air bubbles and the like from entering between the semiconductor wafer 1 and the die bond film 30. Moreover, since the separator film 31 is peeled before the die bond film 30 is cut, the thickness of the separator film 31 can be made relatively thick, and the separator film 31 is made relatively hard (hard) to prevent wrinkles of the die bond film 30. It is easy to do. In the present embodiment, since the main component of the die bond film 30 is made of a thermoplastic resin, only the separator film 31 can be peeled off after the sheet 32 is attached to the semiconductor wafer 1.

また、半導体ウエハ1から保護テープ2を剥がした後に半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付けた場合、半導体ウエハ1から保護テープ2が剥がされたことによって、薄い半導体ウエハ1が反ってしまい、反った状態の半導体ウエハ1にダイボンドフィルム30を貼ることとなり、半導体ウエハ1の裏面1bに貼ったダイボンドフィルム30に皺などができやすい。しかしながら、本実施の形態では、半導体ウエハ1の表面1aに保護テープ2を貼り付けた状態で半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付ける。このため、保護テープ2により半導体ウエハ1の反りを抑制した状態でダイボンドフィルム30を貼り付けることができる。従って、半導体ウエハ1の裏面1bに貼ったダイボンドフィルム30に皺などが生じるのをより確実に防止することができる。   Further, when the die bonding film 30 is attached to the back surface 1 b of the semiconductor wafer 1 after the protective tape 2 is peeled off from the semiconductor wafer 1, the thin semiconductor wafer 1 is warped due to the protective tape 2 being peeled off from the semiconductor wafer 1. Therefore, the die bond film 30 is pasted on the warped semiconductor wafer 1, and the die bond film 30 stuck on the back surface 1 b of the semiconductor wafer 1 is likely to be wrinkled. However, in the present embodiment, the die bond film 30 is attached to the back surface 1 b of the semiconductor wafer 1 in a state where the protective tape 2 is attached to the front surface 1 a of the semiconductor wafer 1. For this reason, the die-bonding film 30 can be attached in a state where the warp of the semiconductor wafer 1 is suppressed by the protective tape 2. Therefore, wrinkles and the like can be more reliably prevented from occurring in the die bond film 30 attached to the back surface 1b of the semiconductor wafer 1.

上記のようにして半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付けた後、半導体ウエハ1の裏面1b(ダイボンドフィルム30が貼り付けられた面:第2の面)側にダイシングテープ(ウエハシート)40を貼り付ける(ウエハマウント:ステップS6)。図13は、半導体ウエハ1にダイシングテープ40を貼り付けた状態を示す平面(上面)図であり、図14はそのA−A線の断面図である。   After the die bond film 30 is attached to the back surface 1b of the semiconductor wafer 1 as described above, the dicing tape (wafer sheet) is attached to the back surface 1b (surface on which the die bond film 30 is attached: second surface) side of the semiconductor wafer 1. ) 40 is attached (wafer mount: step S6). FIG. 13 is a plan (top) view showing a state where the dicing tape 40 is attached to the semiconductor wafer 1, and FIG. 14 is a cross-sectional view taken along the line AA.

ダイシングテープ40は一方の面が粘着性を有する伸展性を有するテープ(シート)であり、その粘着性を有する面(粘着面)に半導体ウエハ1の裏面1bが貼り付けられる。従って、半導体ウエハ1の裏面1b上のダイボンドフィルム30上にダイシングテープ40が貼り付けられる。ダイシングテープ40は、半導体ウエハ1の周囲に配置された保持治具(キャリア治具、キャリアリング、フレーム:保持具)41によって保持されている。保持治具41は、例えば、金属材料(例えばSUS)などからなり、半導体ウエハ1より大きな例えばリング状の保持治具である。ダイシングテープ40は、後述する半導体ウエハ1のダイシング工程後に各切断片(半導体チップ)を保持するように機能する。   The dicing tape 40 is an extensible tape (sheet) having one surface having adhesiveness, and the back surface 1b of the semiconductor wafer 1 is attached to the adhesive surface (adhesive surface). Therefore, the dicing tape 40 is affixed on the die bond film 30 on the back surface 1 b of the semiconductor wafer 1. The dicing tape 40 is held by a holding jig (carrier jig, carrier ring, frame: holder) 41 arranged around the semiconductor wafer 1. The holding jig 41 is made of, for example, a metal material (for example, SUS) or the like, and is, for example, a ring-shaped holding jig larger than the semiconductor wafer 1. The dicing tape 40 functions to hold each cut piece (semiconductor chip) after a dicing process of the semiconductor wafer 1 described later.

図15は、半導体ウエハ1にダイシングテープ40を貼り付ける工程の説明図である。図15に示されるように、半導体ウエハ1の裏面1b側にダイシングテープ40が貼り付けられ、半導体ウエハ1の周辺(周囲)のダイシングテープ40に半導体ウエハ1より大きな例えばリング状の保持治具41が貼り付けられ、半導体ウエハ1とダイシングテープ40との密着性を高めるために、載置台42上に配置した半導体ウエハ1の裏面1b(ダイボンドフィルム30)に貼り付けたダイシングテープ40を貼り付けローラ43によって押圧する。ダイシングテープ40に半導体ウエハ1を貼り付けた後に、保持治具41をダイシングテープ40に貼り付けることができるが、保持治具41にダイシングテープ40を貼り付けた後に、保持治具41に保持されたダイシングテープ40に半導体ウエハ1の裏面1b側を貼り付けることもできる。   FIG. 15 is an explanatory diagram of a process of attaching the dicing tape 40 to the semiconductor wafer 1. As shown in FIG. 15, a dicing tape 40 is attached to the back surface 1 b side of the semiconductor wafer 1, and a ring-shaped holding jig 41 larger than the semiconductor wafer 1 is attached to the peripheral (peripheral) dicing tape 40 of the semiconductor wafer 1. In order to improve the adhesion between the semiconductor wafer 1 and the dicing tape 40, the dicing tape 40 attached to the back surface 1b (die bond film 30) of the semiconductor wafer 1 disposed on the mounting table 42 is applied to the application roller. 43 is pressed. After attaching the semiconductor wafer 1 to the dicing tape 40, the holding jig 41 can be attached to the dicing tape 40. After the dicing tape 40 is attached to the holding jig 41, the holding jig 41 is held by the holding jig 41. The back surface 1b side of the semiconductor wafer 1 can also be attached to the dicing tape 40.

次に、半導体ウエハ1の表面1aから保護テープ2を剥離する(ステップS7)。図16は、半導体ウエハ1から保護テープ2を剥離する工程の説明図である。   Next, the protective tape 2 is peeled from the surface 1a of the semiconductor wafer 1 (step S7). FIG. 16 is an explanatory diagram of a process of peeling the protective tape 2 from the semiconductor wafer 1.

図16に示されるように、剥離テープ繰出しロール51に巻かれている剥離テープ52は、ローラ53および54を介して送られて剥離テープ巻取りロール55に巻き取られる。剥離テープ52の一方の面は高い粘着性(保護テープ2の粘着面より強い粘着性)を有しており、その粘着性を有する面(粘着面)が図16の横方向(半導体ウエハ1の主面に平行な方向)に移動するローラ54によって半導体ウエハ1の表面1a、すなわち保護テープ2に押圧されて貼り付けられる。それから、ローラ54が(剥離テープ52の貼り付け時と逆方向に)移動し、剥離テープ52が剥離テープ巻取りロール55に巻き取られる。このとき、剥離テープ52の保護テープ2に接する面は高い粘着性を有しているため、保護テープ2は剥離テープ52とともに半導体ウエハ1から剥離する。これにより、半導体ウエハ1の表面1aから保護テープ2を剥離することができ、半導体ウエハ1の表面(半導体素子形成面)1aが露出する。   As shown in FIG. 16, the peeling tape 52 wound around the peeling tape feeding roll 51 is fed through the rollers 53 and 54 and wound around the peeling tape take-up roll 55. One surface of the release tape 52 has high adhesiveness (adhesiveness stronger than the adhesive surface of the protective tape 2), and the adhesive surface (adhesive surface) is in the horizontal direction of FIG. It is pressed and affixed to the surface 1a of the semiconductor wafer 1, that is, the protective tape 2, by a roller 54 that moves in a direction parallel to the main surface. Then, the roller 54 is moved (in the direction opposite to that when the release tape 52 is attached), and the release tape 52 is wound around the release tape take-up roll 55. At this time, since the surface of the peeling tape 52 that contacts the protective tape 2 has high adhesiveness, the protective tape 2 is peeled from the semiconductor wafer 1 together with the peeling tape 52. Thereby, the protective tape 2 can be peeled from the surface 1a of the semiconductor wafer 1, and the surface (semiconductor element formation surface) 1a of the semiconductor wafer 1 is exposed.

次に、半導体ウエハ1とダイボンドフィルム30との間の密着性を上げる(向上する)ために、半導体ウエハ1(ダイボンドフィルム30)を第2の温度に加熱する(ステップS8)。図17は、半導体ウエハ1の加熱工程の説明図である。   Next, in order to improve (improve) the adhesion between the semiconductor wafer 1 and the die bond film 30, the semiconductor wafer 1 (die bond film 30) is heated to a second temperature (step S8). FIG. 17 is an explanatory diagram of the heating process of the semiconductor wafer 1.

図17に示されるように、保持治具41によって保持されているダイシングテープ40に貼り付けられている半導体ウエハ1は、ヒータ60によって加熱される。このときの加熱温度(第2の温度)は、上記半導体ウエハ1とダイボンドフィルム30とを仮接着するための加熱温度(第1の温度)よりも高く、例えば180℃程度(加熱時間は例えば2秒程度)である。これにより、熱可塑性樹脂材料を主成分とするダイボンドフィルム30は軟化し、その後冷却により硬化(キュア)して、半導体ウエハ1とダイボンドフィルム30とが密着する。   As shown in FIG. 17, the semiconductor wafer 1 attached to the dicing tape 40 held by the holding jig 41 is heated by the heater 60. The heating temperature (second temperature) at this time is higher than the heating temperature (first temperature) for temporarily bonding the semiconductor wafer 1 and the die bond film 30 to, for example, about 180 ° C. (heating time is, for example, 2). Seconds). As a result, the die bond film 30 containing the thermoplastic resin material as a main component is softened and then cured (cured) by cooling, so that the semiconductor wafer 1 and the die bond film 30 are in close contact with each other.

この加熱工程は、比較的高い温度(第2の温度:例えば180℃)で行われるので、半導体ウエハ1の反りを招きやすい。このため、半導体ウエハ1へのダイボンドフィルム30の貼り付け後でダイシングテープ40の貼り付け前に第2の温度への加熱が行われると、半導体ウエハ1が反る恐れがある。これは、以降の工程や搬送時における半導体ウエハ1の割れなどを引き起こす。本実施の形態では、第2の温度への加熱工程は、ダイシングテープ40の貼り付け後に行う。このため、保持治具41によって保持されているダイシングテープ40に半導体ウエハ1が貼り付けられた状態で、第2の温度への加熱工程が行われる。保持治具41によって保持されたダイシングテープ40がそこに貼り付けられている半導体ウエハ1を保持(補強)するので、加熱工程における半導体ウエハ1の反りを的確に防止することができる。   Since this heating process is performed at a relatively high temperature (second temperature: for example, 180 ° C.), the semiconductor wafer 1 is likely to warp. For this reason, if the heating to the second temperature is performed after the die bond film 30 is attached to the semiconductor wafer 1 and before the dicing tape 40 is attached, the semiconductor wafer 1 may be warped. This causes cracking of the semiconductor wafer 1 during the subsequent processes and conveyance. In the present embodiment, the heating step to the second temperature is performed after the dicing tape 40 is attached. For this reason, the heating step to the second temperature is performed in a state where the semiconductor wafer 1 is attached to the dicing tape 40 held by the holding jig 41. Since the dicing tape 40 held by the holding jig 41 holds (reinforces) the semiconductor wafer 1 attached thereto, warping of the semiconductor wafer 1 in the heating process can be accurately prevented.

また、本実施の形態では、この加熱工程(第2の温度での加熱工程)の前に保護テープ2が剥離されているので、保護テープ2には高耐熱性の材料を用いなくともよい。たとえ保護テープ2が第2の温度で変形するような材料から構成されていても、保護テープ2がない状態(剥離した後)で第2の温度に加熱するので、保護テープ2に起因して半導体ウエハ1が反ることはない。保護テープ2の剥離工程はこの加熱工程の後に行うこともでき、その場合は保護テープ2を耐熱性が高く第2の温度でも変形しにくい材料で形成することがより好ましい。そのような材料で保護テープ2を形成しておけば、保護テープ2が変形して半導体ウエハ1が反ることや、あるいは後で保護テープ2を剥離するときに剥離が困難となることを防止することができる。また、ダイシングテープ40は、第2の温度にも耐え得る(変形しにくい)材料を用いることがより好ましい。   Moreover, in this Embodiment, since the protective tape 2 is peeled before this heating process (heating process at 2nd temperature), it is not necessary to use a highly heat-resistant material for the protective tape 2. Even if the protective tape 2 is made of a material that deforms at the second temperature, the protective tape 2 is heated to the second temperature in the absence of the protective tape 2 (after peeling). The semiconductor wafer 1 does not warp. The peeling process of the protective tape 2 can also be performed after this heating process. In this case, it is more preferable to form the protective tape 2 from a material that has high heat resistance and is not easily deformed even at the second temperature. If the protective tape 2 is formed of such a material, the protective tape 2 is prevented from being deformed to warp the semiconductor wafer 1 or to be difficult to peel off when the protective tape 2 is peeled later. can do. The dicing tape 40 is more preferably made of a material that can withstand the second temperature (not easily deformed).

次に、半導体ウエハ1をダイシングする(ステップS9)。図18は、半導体ウエハ1のダイシング工程の説明図である。   Next, the semiconductor wafer 1 is diced (step S9). FIG. 18 is an explanatory diagram of the dicing process of the semiconductor wafer 1.

図18に示されるように、載置台71上に配置され、保持治具41によって保持されたダイシングテープ40に貼り付けられている半導体ウエハ1を、ダイシング装置のスピンドル72によって高速回転されたブレード(ダイシングブレード)73によって表面1a側からダイシングまたは切断する。半導体ウエハ1には、上記のように複数の半導体素子(図示せず)が形成されており、各半導体素子形成領域の間のスクライブ領域(スクライブライン)に沿ってダイシングされる。図18においては、ダイシングテープ40の途中までダイシングまたは切断されている。ダイシングにより半導体ウエハ1は、チップ領域(単位集積回路領域)または単にチップ(単位集積回路領域またはその基体部分)あるいは半導体チップ80に分離され、各半導体チップ(チップ)80はダイシングテープ40によって保持される。また、ダイシングの深さをダイボンドフィルム30の途中、あるいは半導体ウエハ1の途中までとすることもできる。また、半導体ウエハ1の厚みの半分程度の深さまでダイシングするハーフカット、半導体ウエハ1を若干残してダイシングするセミフルカット、あるいは半導体ウエハ1を完全に切断するフルカットなどのダイシング方式を用いることもできる。   As shown in FIG. 18, a blade (on a semiconductor wafer 1 disposed on a mounting table 71 and affixed to a dicing tape 40 held by a holding jig 41 is rotated at high speed by a spindle 72 of a dicing apparatus ( Dicing blade 73) is used for dicing or cutting from the surface 1a side. A plurality of semiconductor elements (not shown) are formed on the semiconductor wafer 1 as described above, and dicing is performed along scribe areas (scribe lines) between the semiconductor element formation areas. In FIG. 18, the dicing tape 40 is diced or cut halfway. The semiconductor wafer 1 is separated into a chip area (unit integrated circuit area) or simply a chip (unit integrated circuit area or a base portion thereof) or a semiconductor chip 80 by dicing, and each semiconductor chip (chip) 80 is held by a dicing tape 40. The Further, the depth of dicing can be set to the middle of the die bond film 30 or the middle of the semiconductor wafer 1. Also, a dicing method such as a half cut for dicing to a depth of about half the thickness of the semiconductor wafer 1, a semi-full cut for dicing while leaving the semiconductor wafer 1 slightly, or a full cut for completely cutting the semiconductor wafer 1 can be used. .

次に、ダイシングテープ40の接着性(粘着性)を低下させる処理を行う。例えば、紫外線(UV)を照射することによってダイシングテープ40の接着性を低下させる(ステップS10)。図19は、ダイシングテープ40の接着性を低下させる工程の説明図である。   Next, the process which reduces the adhesiveness (adhesiveness) of the dicing tape 40 is performed. For example, the adhesiveness of the dicing tape 40 is reduced by irradiating with ultraviolet rays (UV) (step S10). FIG. 19 is an explanatory diagram of a process for reducing the adhesiveness of the dicing tape 40.

図19に示されるように、UV照射装置またはUVランプ(紫外線ランプ)81を用いて、保持治具41によって保持されたダイシングテープ40に貼り付けられ、ダイシングされた半導体ウエハ1に対して、紫外線(UV)を照射する。UVランプ81からの紫外線は、直接または反射板82で反射して、ダイシングテープ40に照射される。本実施の形態では、ダイシングテープ40(またはダイシングテープ40の接着層)に、紫外線により接着性が低下する材料が用いられ、例えば紫外線硬化性樹脂などが用いられる。これにより、紫外線照射によってダイシングテープ40の接着強度、すなわちダイシングテープ40とダイボンドフィルム30との接着強度を低下させることができる。   As shown in FIG. 19, a UV irradiation device or a UV lamp (ultraviolet lamp) 81 is used to apply ultraviolet light to the diced semiconductor wafer 1 attached to the dicing tape 40 held by the holding jig 41. Irradiate (UV). Ultraviolet rays from the UV lamp 81 are directly or reflected by the reflecting plate 82 and irradiated onto the dicing tape 40. In the present embodiment, a material whose adhesiveness is lowered by ultraviolet rays is used for the dicing tape 40 (or an adhesive layer of the dicing tape 40). For example, an ultraviolet curable resin or the like is used. Thereby, the adhesive strength of the dicing tape 40, that is, the adhesive strength between the dicing tape 40 and the die bond film 30 can be reduced by ultraviolet irradiation.

次に、半導体チップ(チップ)80をダイボンディングする(ステップS11)。図20は、半導体チップ80のダイボンディング工程の説明図である。   Next, the semiconductor chip (chip) 80 is die-bonded (step S11). FIG. 20 is an explanatory diagram of the die bonding process of the semiconductor chip 80.

上記のように、ダイシング工程により半導体ウエハ1は複数の半導体チップ80に分離され、各半導体チップ80(およびその裏面のダイボンドフィルム30)は、紫外線照射によってダイシングテープ40との接着性が低下されている。図20に示されるように、半導体チップ80は、ダイボンダ(ダイボンディング装置)のコレット90によって吸着され、配線基板91上の所定の位置に配置(搭載)される。ダイシングされた半導体ウエハ1から半導体チップ80をコレット91で吸着して移送する際には、半導体ウエハ1の裏面側(ダイシングテープ40側)から針状のピン92を突き上げて(チップ突上げ)、半導体チップ80を分離吸着させる。また、配線基板91に半導体チップ80を配置する際には、半導体チップ80の裏面側(ダイボンドフィルム30が接着している側:第2の面側)が配線基板91側(下側)になるようにする。従って、半導体チップ80はダイボンドフィルム30を介して配線基板91に配置される。   As described above, the semiconductor wafer 1 is separated into a plurality of semiconductor chips 80 by the dicing process, and the adhesiveness between each semiconductor chip 80 (and the die bond film 30 on the back surface thereof) and the dicing tape 40 is reduced by the ultraviolet irradiation. Yes. As shown in FIG. 20, the semiconductor chip 80 is adsorbed by a collet 90 of a die bonder (die bonding apparatus), and is arranged (mounted) at a predetermined position on the wiring board 91. When the semiconductor chip 80 is attracted and transferred from the diced semiconductor wafer 1 by the collet 91, the needle-shaped pins 92 are pushed up from the back surface side (dicing tape 40 side) of the semiconductor wafer 1 (chip pushing up), The semiconductor chip 80 is separated and adsorbed. Further, when the semiconductor chip 80 is disposed on the wiring substrate 91, the back surface side (side to which the die bond film 30 is bonded: the second surface side) of the semiconductor chip 80 is the wiring substrate 91 side (lower side). Like that. Accordingly, the semiconductor chip 80 is disposed on the wiring substrate 91 via the die bond film 30.

配線基板91上に1つの半導体チップ80だけを搭載することもできるが、図20に示されるように、配線基板91上に他の半導体チップ(半導体装置)80aをまず配置し、その半導体チップ80a上に半導体チップ80を配置することもできる。半導体チップ80aは半導体チップ80と同様にして製造することができ、その裏面にはダイボンドフィルム30と同様のダイボンドフィルム30aが貼り付けられている。配線基板91上に積まれる(積層される)半導体チップの数は、任意の数とすることができる。   Although it is possible to mount only one semiconductor chip 80 on the wiring board 91, as shown in FIG. 20, another semiconductor chip (semiconductor device) 80a is first arranged on the wiring board 91, and the semiconductor chip 80a. The semiconductor chip 80 can also be disposed on the top. The semiconductor chip 80a can be manufactured in the same manner as the semiconductor chip 80, and a die bond film 30a similar to the die bond film 30 is attached to the back surface thereof. The number of semiconductor chips stacked (stacked) on the wiring board 91 can be any number.

次に、半導体チップ80および80aを搭載した配線基板91を所定の温度(例えば約180℃)に加熱して(すなわちダイボンドフィルム30および30aを加熱して)、ダイボンドフィルム30および30aを軟化させる。これにより、半導体チップ80をダイボンドフィルム30を介して半導体チップ80aに接着し、半導体チップ80aをダイボンドフィルム30aを介して配線基板91に接着する。その後冷却してダイボンドフィルム30および30aを硬化し、半導体チップ80をダイボンドフィルム30を介して半導体チップ80aに固着させ、半導体チップ80aをダイボンドフィルム30aを介して配線基板91に固着させる。半導体チップ80が配線基板上91に直接搭載される場合は、ダイボンドフィルム30が加熱されて軟化し、その後冷却されて硬化して、半導体チップ80がダイボンドフィルム30を介して直接配線基板91に固着される。   Next, the wiring substrate 91 on which the semiconductor chips 80 and 80a are mounted is heated to a predetermined temperature (for example, about 180 ° C.) (that is, the die bond films 30 and 30a are heated) to soften the die bond films 30 and 30a. Thus, the semiconductor chip 80 is bonded to the semiconductor chip 80a through the die bond film 30, and the semiconductor chip 80a is bonded to the wiring substrate 91 through the die bond film 30a. Thereafter, the die-bonding films 30 and 30a are cured by cooling, the semiconductor chip 80 is fixed to the semiconductor chip 80a via the die-bonding film 30, and the semiconductor chip 80a is fixed to the wiring substrate 91 via the die-bonding film 30a. When the semiconductor chip 80 is directly mounted on the wiring substrate 91, the die bond film 30 is heated and softened, and then cooled and cured, so that the semiconductor chip 80 is directly fixed to the wiring substrate 91 through the die bond film 30. Is done.

ダイボンドフィルム30を用いずに銀ペーストなどを用いて半導体チップのダイボンディングを行った場合、有機溶剤を含んだ銀ペーストなどの接着剤を半導体チップの裏面に塗布するため、有機溶剤がクリーンルーム内で揮発して拡散する恐れがあり、作業環境上問題がある。また半導体チップの裏面に銀ペーストなどの接着剤を塗布して配線基板などに接着するため製造工程が複雑化して、半導体装置の製造コストを増大させる。また、上記のように半導体チップ上に他の半導体チップを搭載する場合(複数の半導体チップを積層する場合)には、上側の半導体チップを下側の半導体チップに接着するための銀ペーストが下側の半導体チップの電極パッドにまで広がる恐れがあり、半導体装置の信頼性を低下させてしまう。本実施の形態では、ダイボンドフィルム30を用いて半導体チップ80のダイボンディングを行う。ダイボンドフィルム30によって半導体チップ80をダイボンディング(接着)するので、作業環境上の問題もなくなり、また操作性が向上し、製造工程が簡略化される。また、複数の半導体チップの積層も容易に行うことができる。このため、半導体装置の信頼性が向上する。また、半導体装置の製造歩留まりが向上し、半導体装置の製造コストを低減することも可能となる。   When die bonding of a semiconductor chip using a silver paste or the like without using the die bond film 30, an adhesive such as a silver paste containing an organic solvent is applied to the back surface of the semiconductor chip. There is a risk of volatilization and diffusion, and there is a problem in the working environment. In addition, since an adhesive such as a silver paste is applied to the back surface of the semiconductor chip and adhered to a wiring board or the like, the manufacturing process becomes complicated, increasing the manufacturing cost of the semiconductor device. Further, when mounting other semiconductor chips on the semiconductor chip as described above (when stacking a plurality of semiconductor chips), the silver paste for bonding the upper semiconductor chip to the lower semiconductor chip is lower. There is a risk of spreading to the electrode pads of the semiconductor chip on the side, reducing the reliability of the semiconductor device. In the present embodiment, die bonding of the semiconductor chip 80 is performed using the die bond film 30. Since the semiconductor chip 80 is die-bonded (adhered) by the die-bonding film 30, there are no problems in the working environment, the operability is improved, and the manufacturing process is simplified. In addition, a plurality of semiconductor chips can be easily stacked. For this reason, the reliability of the semiconductor device is improved. In addition, the manufacturing yield of the semiconductor device can be improved, and the manufacturing cost of the semiconductor device can be reduced.

上記のようなダイボンディング工程の後、図21に示されるように、半導体チップ80および80aの表面上の電極パッドと配線基板91上の配線とをボンディングワイヤ92および92aなどによってそれぞれ電気的に接続する。それから、半導体チップ80および80aとボンディングワイヤ92および92aとを覆うように配線基板91上に封止樹脂(モールド樹脂)93を形成し、配線基板91の底面に外部接続端子として半田ボール94などを形成し、必要に応じて配線基板91を切断する。これにより、図21に示されるような本実施の形態の半導体装置100が製造される。   After the die bonding process as described above, as shown in FIG. 21, the electrode pads on the surfaces of the semiconductor chips 80 and 80a and the wiring on the wiring board 91 are electrically connected by bonding wires 92 and 92a, respectively. To do. Then, a sealing resin (mold resin) 93 is formed on the wiring board 91 so as to cover the semiconductor chips 80 and 80a and the bonding wires 92 and 92a, and solder balls 94 and the like are provided as external connection terminals on the bottom surface of the wiring board 91. The wiring board 91 is cut as necessary. Thereby, the semiconductor device 100 of the present embodiment as shown in FIG. 21 is manufactured.

図21の半導体装置100は、配線基板91上に、上記半導体チップ80と同様にして製造され、半導体チップ80とは外形寸法が異なる半導体チップ80aと、半導体チップ80とが配線基板91上に積層された2段積層型の半導体装置である。半導体チップ80および半導体チップ80aには、必要に応じて種々の半導体素子が形成された半導体チップを用いることができるが、例えば、下層(下段)の半導体チップ80aは8MのSRAMであり、上層(上段)の半導体チップ80は4MのSRAMである。図21の半導体装置100では、上層の半導体チップ80および下層の半導体チップ80aの両方がワイヤボンディング92および92aによって配線基板91(の配線)に電気的に接続されているが、下層側の半導体チップ80aはフリップチップ接続などによって配線基板91(の配線)に電気的に接続することもできる。   The semiconductor device 100 of FIG. 21 is manufactured on the wiring board 91 in the same manner as the semiconductor chip 80, and the semiconductor chip 80a having a different external dimension from the semiconductor chip 80 and the semiconductor chip 80 are stacked on the wiring board 91. This is a two-stage stacked semiconductor device. As the semiconductor chip 80 and the semiconductor chip 80a, a semiconductor chip in which various semiconductor elements are formed can be used as necessary. For example, the lower (lower) semiconductor chip 80a is an 8M SRAM, and the upper layer ( The upper semiconductor chip 80 is a 4M SRAM. In the semiconductor device 100 of FIG. 21, both the upper semiconductor chip 80 and the lower semiconductor chip 80a are electrically connected to the wiring substrate 91 (wiring) by wire bonding 92 and 92a. 80a can also be electrically connected to the wiring substrate 91 (wiring thereof) by flip-chip connection or the like.

このような複数の半導体チップを積層した形態の半導体装置(多段積層型の半導体装置)では、複数の半導体チップを積むことによる半導体装置の厚みの増加を抑制するために、各半導体チップの厚みを比較的薄くする必要がある。例えば、図21に示される半導体装置100では、縦および横方向の寸法が6.5mm程度であり、厚み方向の寸法が1.4mm程度であり、半導体チップ80および80aの厚みはそれぞれ例えば150μm程度である。このような厚みが比較的薄い半導体チップ80および80aを製造する際には、半導体ウエハを(例えば150μm程度まで)薄くする必要がある。しかしながら、半導体ウエハを裏面研削などにより薄くすると、半導体ウエハが反りやすくなり、半導体ウエハが割れたり欠けたりしやすくなる。これは半導体装置の製造歩留まりを低減させる。本実施の形態では、半導体ウエハ1に保護テープ2を貼り付けた後は、ダイシング工程まで、保護テープ2または(保持治具41によって保持された)ダイシングテープ40によって半導体ウエハ1が保持(固定、補強)された状態にあり、半導体ウエハ1の反りを抑制または防止することができる。また、本実施の形態では、半導体ウエハ1の表面1aに保護テープ2を貼り付けた状態で半導体ウエハ1の裏面1bにダイボンドフィルム30を貼り付け、また、半導体ウエハ1を(保持治具41によって保持された)ダイシングテープ40に貼り付けて固定した後に半導体ウエハ1とダイボンドフィルム30との密着性(接着性)を向上するための加熱を行うので、加熱による半導体ウエハ1の反りは防止される。従って、裏面研削により半導体ウエハ1の厚みを薄くしたとしても、半導体ウエハ1はほとんど反らず、各工程中や工程間の搬送中などでの半導体ウエハ1の割れや欠けなどを防止することができる。このため、半導体ウエハ1から製造される半導体チップ(半導体装置)およびその半導体チップを搭載した半導体装置の製造歩留まりを向上することができ、製造コストも低減できる。また、半導体装置の小型化、薄型化も可能となる。   In such a semiconductor device in which a plurality of semiconductor chips are stacked (multi-layer semiconductor device), the thickness of each semiconductor chip is reduced in order to suppress an increase in the thickness of the semiconductor device due to the stacking of the plurality of semiconductor chips. It needs to be relatively thin. For example, in the semiconductor device 100 shown in FIG. 21, the vertical and horizontal dimensions are about 6.5 mm, the thickness dimension is about 1.4 mm, and the thicknesses of the semiconductor chips 80 and 80a are each about 150 μm, for example. It is. When manufacturing such semiconductor chips 80 and 80a having a relatively small thickness, it is necessary to make the semiconductor wafer thin (for example, up to about 150 μm). However, if the semiconductor wafer is thinned by back grinding or the like, the semiconductor wafer is likely to warp, and the semiconductor wafer is likely to crack or chip. This reduces the manufacturing yield of the semiconductor device. In the present embodiment, after the protective tape 2 is attached to the semiconductor wafer 1, the semiconductor wafer 1 is held (fixed, fixed) by the protective tape 2 or the dicing tape 40 (held by the holding jig 41) until the dicing step. The warped state of the semiconductor wafer 1 can be suppressed or prevented. In the present embodiment, the die bond film 30 is attached to the back surface 1b of the semiconductor wafer 1 with the protective tape 2 attached to the front surface 1a of the semiconductor wafer 1, and the semiconductor wafer 1 is attached (by the holding jig 41). Since the heating for improving the adhesion (adhesiveness) between the semiconductor wafer 1 and the die bond film 30 is performed after being attached to the dicing tape 40 and fixed, the warpage of the semiconductor wafer 1 due to the heating is prevented. . Therefore, even if the thickness of the semiconductor wafer 1 is reduced by backside grinding, the semiconductor wafer 1 is hardly warped, and it is possible to prevent cracking or chipping of the semiconductor wafer 1 during each process or during conveyance between processes. it can. For this reason, the manufacturing yield of the semiconductor chip (semiconductor device) manufactured from the semiconductor wafer 1 and the semiconductor device on which the semiconductor chip is mounted can be improved, and the manufacturing cost can be reduced. In addition, the semiconductor device can be reduced in size and thickness.

図22は、4つの半導体チップ80b〜80eを積層した4段積層型の半導体装置100aである。配線基板91上に積層された(積まれた)各半導体チップ80b〜80eは、上記半導体チップ80と同様にして製造することができ、ダイボンドフィルム30と同様のダイボンドフィルム30b〜30eによってダイボンディングされている。   FIG. 22 shows a four-stage stacked semiconductor device 100a in which four semiconductor chips 80b to 80e are stacked. The semiconductor chips 80b to 80e stacked (stacked) on the wiring substrate 91 can be manufactured in the same manner as the semiconductor chip 80, and are die-bonded by the same die bond films 30b to 30e as the die bond film 30. ing.

図22の半導体装置100aでは、配線基板91上に半導体チップ80bが搭載され、半導体チップ80b上にはスペーサ101が搭載され、スペーサ101上に半導体チップ80c〜80eが順に搭載されている。各半導体チップ80b〜80eの電極パッドは、ボンディングワイヤ92b〜92eを介して配線基板91の電極パッドに電気的に接続されている。半導体チップ80b〜80eには、必要に応じて種々の半導体素子が形成された半導体チップを用いることができ、例えば、半導体チップ80bは64Mのフラッシュメモリであり、半導体チップ80cは32Mのフラッシュメモリであり、半導体チップ80dは8MのSRAMであり、半導体チップ80eは32MのPSRAMである。スペーサ101には、例えば、半導体素子を形成していない半導体ウエハを所定の形状にダイシングして得られたチップなどを用いることができ、ダイボンドフィルム102によって半導体チップ80b上に搭載されている。   In the semiconductor device 100a of FIG. 22, the semiconductor chip 80b is mounted on the wiring substrate 91, the spacer 101 is mounted on the semiconductor chip 80b, and the semiconductor chips 80c to 80e are sequentially mounted on the spacer 101. The electrode pads of the semiconductor chips 80b to 80e are electrically connected to the electrode pads of the wiring board 91 through bonding wires 92b to 92e. As the semiconductor chips 80b to 80e, semiconductor chips on which various semiconductor elements are formed can be used as necessary. For example, the semiconductor chip 80b is a 64M flash memory, and the semiconductor chip 80c is a 32M flash memory. The semiconductor chip 80d is an 8M SRAM, and the semiconductor chip 80e is a 32M PSRAM. As the spacer 101, for example, a chip obtained by dicing a semiconductor wafer on which a semiconductor element is not formed into a predetermined shape can be used, and the chip is mounted on the semiconductor chip 80 b by a die bond film 102.

スペーサ101は、例えば、半導体チップ80bに接続するボンディングワイヤ92bが半導体チップ80cに接触しないようにするために、半導体チップ80bと半導体チップ80cとの間に挿入され、半導体チップ80bおよび80cより小さい外形寸法を有している。例えば、半導体チップ80bの外形寸法と半導体チップ80cの外形寸法とが近い場合などに、半導体チップ80bと半導体チップ80cとの間にスペーサ101を挿入すれば有効である。   For example, the spacer 101 is inserted between the semiconductor chip 80b and the semiconductor chip 80c so that the bonding wire 92b connected to the semiconductor chip 80b does not contact the semiconductor chip 80c, and has an outer shape smaller than the semiconductor chips 80b and 80c. Have dimensions. For example, when the outer dimensions of the semiconductor chip 80b and the outer dimensions of the semiconductor chip 80c are close, it is effective to insert the spacer 101 between the semiconductor chip 80b and the semiconductor chip 80c.

半導体装置100aは、縦および横方向の寸法が例えば10mmおよび11.5mm程度であり、厚み方向の寸法が1.4mm程度である。図22の半導体装置100aは、図21の半導体装置100よりも積層する半導体チップ(およびスペーサ)の数が多いので、半導体チップ80b〜80eおよびスペーサ101の厚みは相対的に薄く、それぞれ例えば90μm程度である。このため、半導体装置100a(半導体チップ80b〜80e)を製造する場合は、半導体ウエハをより薄く(例えば90μm程度まで)裏面研削する必要があるが、本実施の形態の半導体装置の製造方法によれば、そのように半導体ウエハを極めて薄くした場合でも、半導体ウエハの反りや割れなどを防止でき、半導体ウエハから製造される半導体チップおよびその半導体チップを用いた半導体装置の製造歩留まりを向上できる。従って、半導体チップおよび半導体装置の製造コストを低減できる。   The semiconductor device 100a has vertical and horizontal dimensions of about 10 mm and 11.5 mm, for example, and a thickness direction of about 1.4 mm. Since the semiconductor device 100a in FIG. 22 has a larger number of semiconductor chips (and spacers) than the semiconductor device 100 in FIG. 21, the thickness of the semiconductor chips 80b to 80e and the spacer 101 is relatively thin, for example, about 90 μm. It is. For this reason, when manufacturing the semiconductor device 100a (semiconductor chips 80b to 80e), it is necessary to make the semiconductor wafer thinner (for example, up to about 90 μm) by back surface grinding. However, according to the manufacturing method of the semiconductor device of the present embodiment. For example, even when the semiconductor wafer is made extremely thin, warping or cracking of the semiconductor wafer can be prevented, and the manufacturing yield of a semiconductor chip manufactured from the semiconductor wafer and a semiconductor device using the semiconductor chip can be improved. Therefore, the manufacturing cost of the semiconductor chip and the semiconductor device can be reduced.

本実施の形態の製造工程は、比較的厚みが薄い半導体チップ(半導体装置)を製造する場合に好適であり、例えば約200μm以下の厚みに半導体ウエハを研削して約200μm以下の厚みの半導体チップ(半導体装置)を製造するのにより好適である。半導体ウエハの厚みが約200μm以下になると半導体ウエハが反りやすくなるが、本実施の形態によれば、半導体ウエハの反りを抑制して半導体装置を製造することが可能になる。また、(配線基板などの上に)複数の半導体チップを積層して形成される半導体装置を製造する場合も、各半導体チップの厚みが比較的薄くなるので、本実施の形態の半導体装置の製造工程を適用すれば、効果が大きい。   The manufacturing process of the present embodiment is suitable for manufacturing a semiconductor chip (semiconductor device) having a relatively small thickness. For example, the semiconductor wafer is ground to a thickness of about 200 μm or less, and the semiconductor chip has a thickness of about 200 μm or less. It is more preferable to manufacture (semiconductor device). When the thickness of the semiconductor wafer is about 200 μm or less, the semiconductor wafer is likely to warp. However, according to the present embodiment, it is possible to manufacture the semiconductor device while suppressing the warpage of the semiconductor wafer. Also, in the case of manufacturing a semiconductor device formed by stacking a plurality of semiconductor chips (on a wiring board or the like), the thickness of each semiconductor chip is relatively thin, so that the manufacturing of the semiconductor device of the present embodiment If the process is applied, the effect is great.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、例えばウエハに接着シートを貼り付けて行う半導体装置の製造方法に適用して好適なものである。   The present invention is suitable for application to a method for manufacturing a semiconductor device, for example, by attaching an adhesive sheet to a wafer.

本発明の一実施の形態である半導体装置の製造工程を示す工程フロー図である。It is a process flow figure showing a manufacturing process of a semiconductor device which is one embodiment of the present invention. 本発明の一実施の形態の半導体装置の製造工程中の断面図である。It is sectional drawing in the manufacturing process of the semiconductor device of one embodiment of this invention. 図2に続く半導体装置の製造工程中における断面図である。FIG. 3 is a cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 2; 半導体ウエハに保護テープを貼り付ける工程の説明図である。It is explanatory drawing of the process of affixing a protective tape on a semiconductor wafer. 図4に続く半導体装置の製造工程の説明図である。FIG. 5 is an explanatory diagram of the manufacturing process of the semiconductor device, following FIG. 4; 図5に続く半導体装置の製造工程の説明図である。FIG. 6 is an explanatory diagram of the manufacturing process of the semiconductor device, following FIG. 5; 半導体ウエハの裏面研削工程の説明図である。It is explanatory drawing of the back surface grinding process of a semiconductor wafer. 半導体ウエハの裏面のエッチング工程の説明図である。It is explanatory drawing of the etching process of the back surface of a semiconductor wafer. 半導体ウエハにダイボンドフィルムを貼り付けた状態を示す断面図である。It is sectional drawing which shows the state which affixed the die-bonding film on the semiconductor wafer. 半導体ウエハの裏面にダイボンドフィルムを貼り付ける工程の説明図である。It is explanatory drawing of the process of affixing a die bond film on the back surface of a semiconductor wafer. 図10に続く半導体装置の製造工程の説明図である。FIG. 11 is an explanatory diagram of the manufacturing process of the semiconductor device, following FIG. 10; 図11に続く半導体装置の製造工程の説明図である。FIG. 12 is an explanatory diagram of the manufacturing process of the semiconductor device, following FIG. 11; 半導体ウエハにダイシングテープを貼り付けた状態を示す平面図である。It is a top view which shows the state which affixed the dicing tape on the semiconductor wafer. 図13のA−A線の断面図である。It is sectional drawing of the AA line of FIG. 半導体ウエハにダイシングテープを貼り付ける工程の説明図である。It is explanatory drawing of the process of affixing a dicing tape on a semiconductor wafer. 半導体ウエハから保護テープを剥離する工程の説明図である。It is explanatory drawing of the process of peeling a protective tape from a semiconductor wafer. 半導体ウエハの加熱工程の説明図である。It is explanatory drawing of the heating process of a semiconductor wafer. 半導体ウエハのダイシング工程の説明図である。It is explanatory drawing of the dicing process of a semiconductor wafer. ダイシングテープの接着性を低下させる工程の説明図である。It is explanatory drawing of the process of reducing the adhesiveness of a dicing tape. 半導体チップのダイボンディング工程の説明図である。It is explanatory drawing of the die-bonding process of a semiconductor chip. 本発明の一実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of one embodiment of this invention. 本発明の他の実施の形態である半導体装置の断面図である。It is sectional drawing of the semiconductor device which is other embodiment of this invention.

符号の説明Explanation of symbols

1 半導体ウエハ
1a 表面
1b 裏面
2 保護テープ
3 セパレータフィルム
4 繰出しロール
5 セパレータ巻取りロール
6 ローラ
7 ローラ
8 ローラ
9 保護テープ巻取りロール
10 載置台
11 シートカッタ
11a ブレード
21 BGチャックテーブル
22 研削水
23 砥石
24 エッチャチャックテーブル
25 エッチング液
26 ノズル
27 エッチング液回収窓
30 ダイボンドフィルム
30b〜30f ダイボンドフィルム
31 セパレータフィルム
32 シート
33 ダイボンドフィルム繰出しロール
34 ローラ
35 ローラ
36 ダイボンドフィルム巻取りロール
37 セパレータ巻取りロール
38 載置台
39 シートカッタ
39a ブレード
40 ダイシングテープ
41 保持治具
42 載置台
43 貼り付けローラ
51 剥離テープ繰出しロール
52 剥離テープ
53 ローラ
54 ローラ
55 剥離テープ巻取りロール
56 載置台
60 ヒータ
71 載置台
72 スピンドル
73 ブレード
80a〜80e 半導体チップ
81 UVランプ
82 反射板
90 コレット
91 配線基板
92a〜92f ボンディングワイヤ
93 封止樹脂
94 半田ボール
100 半導体装置
100a 半導体装置
101 スペーサ
102 ダイボンドフィルム
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1a Front surface 1b Back surface 2 Protective tape 3 Separator film 4 Feeding roll 5 Separator take-up roll 6 Roller 7 Roller 8 Roller 9 Protective tape take-up roll 10 Mounting stand 11 Sheet cutter 11a Blade 21 BG chuck table 22 Grinding water 23 Grinding stone 24 Etcher Chuck Table 25 Etching Solution 26 Nozzle 27 Etching Solution Recovery Window 30 Die Bond Films 30b-30f Die Bond Film 31 Separator Film 32 Sheet 33 Die Bond Film Feeding Roll 34 Roller 35 Roller 36 Die Bond Film Winding Roll 37 Separator Winding Roll 38 Mounting table 39 Sheet cutter 39a Blade 40 Dicing tape 41 Holding jig 42 Mounting table 43 Adhering roller 51 Release tape feeding roll 5 Release tape 53 Roller 54 Roller 55 Release tape take-up roll 56 Mounting table 60 Heater 71 Mounting table 72 Spindle 73 Blades 80a to 80e Semiconductor chip 81 UV lamp 82 Reflector 90 Collet 91 Wiring substrates 92a to 92f Bonding wire 93 Sealing resin 94 Solder ball 100 Semiconductor device 100a Semiconductor device 101 Spacer 102 Die bond film

Claims (12)

以下の工程を有することを特徴とする半導体装置の製造方法;
(a)複数の半導体素子が形成されたウエハを準備する工程、
(b)前記ウエハの第1の面に保護テープを貼り付ける工程、
(c)前記ウエハの前記第1の面と反対側の第2の面を研削する工程、
(d)前記ウエハの前記第2の面にダイボンドフィルムを貼り付ける工程、
(e)前記ウエハの前記第2の面の前記ダイボンドフィルム上にダイシングテープを貼り付ける工程、
(f)前記保護テープを前記ウエハの前記第1の面から剥離する工程、
(g)前記ウエハをダイシングする工程。
A method of manufacturing a semiconductor device comprising the following steps:
(A) preparing a wafer on which a plurality of semiconductor elements are formed;
(B) applying a protective tape to the first surface of the wafer;
(C) grinding a second surface opposite to the first surface of the wafer;
(D) a step of attaching a die bond film to the second surface of the wafer;
(E) a step of attaching a dicing tape on the die-bonding film on the second surface of the wafer;
(F) a step of peeling the protective tape from the first surface of the wafer;
(G) A step of dicing the wafer.
請求項1記載の半導体装置の製造方法において、
前記ダイボンドフィルムが熱可塑性樹脂材料を含むことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the die bond film includes a thermoplastic resin material.
請求項1記載の半導体装置の製造方法において、
前記ウエハの前記第1の面が前記複数の半導体素子の形成面であることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the first surface of the wafer is a surface on which the plurality of semiconductor elements are formed.
請求項1記載の半導体装置の製造方法において、
前記ダイボンドフィルムは、前記ウエハをダイシングすることにより得られるチップをダイボンディングする際の接着剤層として機能することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The said die-bonding film functions as an adhesive bond layer at the time of die-bonding the chip | tip obtained by dicing the said wafer, The manufacturing method of the semiconductor device characterized by the above-mentioned.
請求項1記載の半導体装置の製造方法において、
前記(e)工程の後で前記(f)工程の前に、前記ダイボンドフィルムを加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising the step of heating the die bond film after the step (e) and before the step (f).
請求項1記載の半導体装置の製造方法において、
前記(f)工程の後で前記(g)工程の前に、前記ダイボンドフィルムを加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising the step of heating the die bond film after the step (f) and before the step (g).
請求項1記載の半導体装置の製造方法において、
前記(e)工程の後で前記(f)工程の前に、前記ダイボンドフィルムと前記ウエハとの密着性を向上するために前記ダイボンドフィルムを加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A step of heating the die bond film after the step (e) and before the step (f) in order to improve the adhesion between the die bond film and the wafer. Method.
請求項1記載の半導体装置の製造方法において、
前記(f)工程の後で前記(g)工程の前に、前記ダイボンドフィルムと前記ウエハとの密着性を向上するために前記ダイボンドフィルムを加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
After the step (f) and before the step (g), the method includes the step of heating the die bond film in order to improve the adhesion between the die bond film and the wafer. Method.
請求項1記載の半導体装置の製造方法において、
前記(d)工程の後で前記(e)工程の前に、前記ダイボンドフィルムを第1の温度に加熱する工程を有し、
前記(e)工程の後で前記(f)工程の前に、前記ダイボンドフィルムを前記第1の温度より高い第2の温度に加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
After the step (d) and before the step (e), the step of heating the die bond film to a first temperature,
A method of manufacturing a semiconductor device, comprising the step of heating the die bond film to a second temperature higher than the first temperature after the step (e) and before the step (f).
請求項1記載の半導体装置の製造方法において、
前記(d)工程の後で前記(e)工程の前に、前記ダイボンドフィルムを第1の温度に加熱する工程を有し、
前記(f)工程の後で前記(g)工程の前に、前記ダイボンドフィルムを前記第1の温度より高い第2の温度に加熱する工程を有することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
After the step (d) and before the step (e), the step of heating the die bond film to a first temperature,
A method of manufacturing a semiconductor device, comprising the step of heating the die bond film to a second temperature higher than the first temperature after the step (f) and before the step (g).
請求項1記載の半導体装置の製造方法において、
前記(e)工程では、前記ダイシングテープは前記ウエハの周囲に配置された保持具によって保持され、
前記(g)工程では、前記保持具によって保持された前記ダイシングテープに貼り付けられた前記ウエハがダイシングされることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
In the step (e), the dicing tape is held by a holder disposed around the wafer,
In the step (g), the wafer attached to the dicing tape held by the holder is diced.
請求項1記載の半導体装置の製造方法において、
前記(c)工程では、前記ウエハは200μm以下の厚みになるように研削されることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the wafer is ground so as to have a thickness of 200 μm or less.
JP2006241143A 2006-09-06 2006-09-06 Manufacturing method of semiconductor device Expired - Lifetime JP4480701B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006241143A JP4480701B2 (en) 2006-09-06 2006-09-06 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241143A JP4480701B2 (en) 2006-09-06 2006-09-06 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002310787A Division JP4471563B2 (en) 2002-10-25 2002-10-25 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2006324703A true JP2006324703A (en) 2006-11-30
JP4480701B2 JP4480701B2 (en) 2010-06-16

Family

ID=37544089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241143A Expired - Lifetime JP4480701B2 (en) 2006-09-06 2006-09-06 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4480701B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130417A (en) * 2014-01-08 2015-07-16 日東電工株式会社 Film adhesive, dicing tape with film adhesive, method for manufacturing semiconductor device and semiconductor device
JP2019220513A (en) * 2018-06-15 2019-12-26 リンテック株式会社 Sheet sticking device and sticking method
JP7503363B2 (en) 2020-05-14 2024-06-20 株式会社ディスコ Method and device for cutting workpiece

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130417A (en) * 2014-01-08 2015-07-16 日東電工株式会社 Film adhesive, dicing tape with film adhesive, method for manufacturing semiconductor device and semiconductor device
JP2019220513A (en) * 2018-06-15 2019-12-26 リンテック株式会社 Sheet sticking device and sticking method
JP7503363B2 (en) 2020-05-14 2024-06-20 株式会社ディスコ Method and device for cutting workpiece

Also Published As

Publication number Publication date
JP4480701B2 (en) 2010-06-16

Similar Documents

Publication Publication Date Title
JP4471563B2 (en) Manufacturing method of semiconductor device
JP4409014B2 (en) Manufacturing method of semiconductor device
CN108807253B (en) Expansion method, semiconductor device manufacturing method, and semiconductor device
JP5027460B2 (en) Wafer bonding method, thinning method, and peeling method
JP5354149B2 (en) Expanding method
KR100517075B1 (en) Method for manufacturing semiconductor device
JP3553551B2 (en) Method of manufacturing semiconductor device using semiconductor wafer
US20070196588A1 (en) Film bonding method, film bonding apparatus, and semiconductor device manufacturing method
JP2002026039A (en) Method for manufacturing semiconductor device
TW200303071A (en) Manufacturing method of semiconductor device
JP2011023393A (en) Method for manufacturing semiconductor device
JP2006191144A (en) Pickup device and pickup method
TW201501222A (en) Method for manufacturing semiconductor chip
JP4324788B2 (en) Wafer mounter
JP2003209073A (en) Method of processing semiconductor wafer
JP4480701B2 (en) Manufacturing method of semiconductor device
JP2008258412A (en) Method for singulating silicon wafer
JP2004281659A (en) Holding member and method for manufacturing semiconductor device
JPH1174230A (en) Manufacture of thin-film semiconductor device
JP2008159724A (en) Manufacturing method of semiconductor device
JP2005209940A (en) Method for manufacturing semiconductor device
JP2011054648A (en) Method of manufacturing semiconductor device
JP2005260154A (en) Method of manufacturing chip
JP2001156028A (en) Method of manufacturing semiconductor device
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4480701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350