JP2006324603A - Plasma treatment method and apparatus as well as plasma cvd method and apparatus - Google Patents
Plasma treatment method and apparatus as well as plasma cvd method and apparatus Download PDFInfo
- Publication number
- JP2006324603A JP2006324603A JP2005148574A JP2005148574A JP2006324603A JP 2006324603 A JP2006324603 A JP 2006324603A JP 2005148574 A JP2005148574 A JP 2005148574A JP 2005148574 A JP2005148574 A JP 2005148574A JP 2006324603 A JP2006324603 A JP 2006324603A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate holder
- plasma processing
- dielectrics
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005268 plasma chemical vapour deposition Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title abstract description 12
- 238000009832 plasma treatment Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 239000003989 dielectric material Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 54
- 239000007789 gas Substances 0.000 claims description 46
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 18
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000003672 processing method Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 229960001730 nitrous oxide Drugs 0.000 claims description 2
- 235000013842 nitrous oxide Nutrition 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 27
- 238000004088 simulation Methods 0.000 description 23
- 230000004907 flux Effects 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000013316 zoning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- -1 nitrogen ion Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、特に液晶分野で用いられる大面積基板に薄膜を均一に形成するのに用いられ得るプラズマ処理方法及び装置並びにプラズマCVD方法及び装置に関するものである。 The present invention relates to a plasma processing method and apparatus and a plasma CVD method and apparatus that can be used to uniformly form a thin film on a large-area substrate used particularly in the field of liquid crystal.
近年、大画面で高品質で低価格の液晶ディスプレイや有機エレクトロルミネッセンスディスプレイパネルの需要が増大するのに伴い、それらの生産に用いられるマザーガラスの基板サイズの大型化が加速している。 In recent years, as the demand for large-screen, high-quality, low-cost liquid crystal displays and organic electroluminescence display panels has increased, the increase in the size of the mother glass substrate used for production thereof has been accelerated.
今日、大画面で高品質で低価格の液晶ディスプレイや有機エレクトロルミネッセンスディスプレイパネルの需要が増大し、それらの生産に用いられるマザーガラスの基板サイズの大型化が加速している。それに伴い、基板上にデバイスを製作する工程において、プラズマを周いた成膜、エッチング、表面改質等の処理工程では、処理面積の大型化と処理性能の面内均一性が重要な課題とされている。 Today, the demand for large-sized, high-quality, low-priced liquid crystal displays and organic electroluminescence display panels is increasing, and the increase in the size of the mother glass used for production thereof is accelerating. Along with this, in the process of manufacturing devices on a substrate, in the process steps such as film formation around the plasma, etching, surface modification, etc., increasing the processing area and in-plane uniformity of processing performance are important issues. ing.
従来から薄膜トランジスタを形成するためには、高周波のプラズマCVD法により、アモルファスシリコン(a−Si)、窒化珪素(SiNx)、酸化珪素(SiOx)、酸化窒化珪素(SiOxNy)、nドープアモルファスシリコン(n+a−Si)を基板上に堆積する方法が採られてきた。 Conventionally, in order to form a thin film transistor, amorphous silicon (a-Si), silicon nitride (SiNx), silicon oxide (SiOx), silicon oxynitride (SiOxNy), n-doped amorphous silicon (n + a) are formed by high-frequency plasma CVD. A method of depositing -Si) on a substrate has been employed.
これらの薄膜を基板上に形成する際には、プラズマCVD装置において高周波電力を用いて成膜ガスをプラズマ化する。しかし、基板の大型化に伴い高周波電力を供給する電極の大きさが大きくなればなるほど電極上で発生する定在波がプラズマ密度の面内均一性に影響し、堆積膜の膜厚の不均一性の悪化を招くことが知られている。 When these thin films are formed on the substrate, the film forming gas is turned into plasma using high frequency power in a plasma CVD apparatus. However, the larger the size of the electrode that supplies high-frequency power with an increase in the size of the substrate, the more the standing wave generated on the electrode affects the in-plane uniformity of the plasma density, resulting in a non-uniform deposition film thickness. It is known to cause sexual deterioration.
従来から薄膜トランジスタを形成するためには、高周波のプラズマCVD法によるアモルファスシリコンや窒化シリコン膜、nドープアモルファスシリコンを基板上に堆積するが、基板の大型化に伴う電極の大型化により定在波の問題がある。一方で薄膜トランジスタを形成する薄膜においては低ダメージの成膜が望ましいとされており、そのためには工業周波数である13.56MHzより高い周波数で成膜することが望ましい。しかし、定在波の影響は周波数が上がるほどより短い距離でも影響を受けやすくなるため高い周波数を利用するためにはカソード分割などの方法が提案されてきたが、これにも問題がある。 Conventionally, in order to form a thin film transistor, amorphous silicon, a silicon nitride film, and n-doped amorphous silicon are deposited on a substrate by a high-frequency plasma CVD method. There's a problem. On the other hand, low-damage film formation is desirable for a thin film forming a thin film transistor. For this purpose, film formation at a frequency higher than the industrial frequency of 13.56 MHz is desirable. However, since the influence of the standing wave is more susceptible to a shorter distance as the frequency increases, a method such as cathode division has been proposed to use a higher frequency, but this also has a problem.
定在波の影響より具体的には電極面内にて電圧分布が生じるためにプラズマ強度に分布が生じることなる。そのため堆積された薄膜の膜質、膜厚に分布が生じる。 More specifically, since the voltage distribution is generated in the electrode plane than the influence of the standing wave, the plasma intensity is distributed. Therefore, distribution occurs in the film quality and film thickness of the deposited thin film.
同時に、使用する基板の大きさが大きくなるほど、電極の大きさも大きくなり、電極及び基板ホルダーの配置される真空槽も大きくなり、プラズマに供給される高周波電力も大きくなるが、電極の真空槽に対する相対的な大きさは小さくされるため、基板を載置する基板ホルダーから真空槽壁を介して接地電位へ流れる電流分布のプラズマへの影響が無視できなくなることも知られている。 At the same time, the larger the size of the substrate used, the larger the size of the electrode, the larger the vacuum chamber in which the electrode and the substrate holder are arranged, and the higher the high-frequency power supplied to the plasma. Since the relative size is reduced, it is also known that the influence of plasma on the current distribution flowing from the substrate holder on which the substrate is placed to the ground potential via the vacuum chamber wall cannot be ignored.
添付図面の図17には従来のプラズマCVD装置の一例を示す。図17において、Aは真空槽で、この真空槽Aの内部には基板ホルダーBと電極Cとが対向して配置されている。基板ホルダーBは真空槽Aの底壁に取り付けられ、内部にヒーターDを備え、上面に基板Eが載置される。 FIG. 17 of the accompanying drawings shows an example of a conventional plasma CVD apparatus. In FIG. 17, A is a vacuum chamber, and a substrate holder B and an electrode C are disposed inside the vacuum chamber A so as to face each other. The substrate holder B is attached to the bottom wall of the vacuum chamber A, has a heater D inside, and a substrate E is placed on the upper surface.
電極Cは絶縁部材Fを介して真空槽Aの頂部に取り付けられ、そして成膜ガス供給口Gを介して図示していない成膜ガス導入系に接続される。
また、図示していないが、電極Cは図示していないが高周波電源に接続されて、また真空槽Aには真空排気系が設けられている。
The electrode C is attached to the top of the vacuum chamber A through an insulating member F, and is connected to a film forming gas introduction system (not shown) through a film forming gas supply port G.
Although not shown, the electrode C is not shown, but is connected to a high frequency power source, and the vacuum chamber A is provided with an evacuation system.
このように構成した従来の装置では、高周波電源として、通常13.56MHz又は27.12MHzの周波数の高周波電源が用いられ得る。そして基板Eのサイズが1m×1m以下では、堆積すべき膜の種類に応じて成膜条件を最適化することにより、得られる膜厚分布は±10%以下にすることができる。 In the conventional apparatus configured as described above, a high-frequency power source having a frequency of 13.56 MHz or 27.12 MHz is usually used as the high-frequency power source. When the size of the substrate E is 1 m × 1 m or less, the film thickness distribution obtained can be made ± 10% or less by optimizing the film formation conditions according to the type of film to be deposited.
しかし、基板サイズが1m×1m以上になると、上述の理由で膜厚分布の所望の均一性を確保することができなくなる。 However, when the substrate size is 1 m × 1 m or more, the desired uniformity of the film thickness distribution cannot be ensured for the reasons described above.
このような問題点を解決するため、従来、高周波電力を供給する電極を中心部と周辺部との分割し、電極の中心部と周辺部における電極と基板ホルダーとの距離を調節可能にしてプラズマ分布を調節し、膜厚分布を均一化するようにしたプラズマCVD装置が提案されている(特許文献1参照)。 In order to solve such problems, conventionally, an electrode for supplying high-frequency power is divided into a central portion and a peripheral portion, and the distance between the electrode and the substrate holder in the central portion and the peripheral portion of the electrode can be adjusted to make plasma. A plasma CVD apparatus has been proposed in which the distribution is adjusted and the film thickness distribution is made uniform (see Patent Document 1).
また、電極を複数の小電極に分割して、分割した電極の境界部分において電極と基板ホルダーとの距離が連続となるようにし、また各小電極に供給する高周波電力を調整し、それにより膜厚分布を均一化するようにしたプラズマ処理装置も従来提案されている(特許文献2参照)。 Further, the electrode is divided into a plurality of small electrodes so that the distance between the electrode and the substrate holder is continuous at the boundary between the divided electrodes, and the high-frequency power supplied to each small electrode is adjusted, thereby A plasma processing apparatus that makes the thickness distribution uniform has also been proposed (see Patent Document 2).
さらに、プラズマ形成装置において、間に放電空間を画定する一対の電極の一方の放電空間に対向した境界面に導電性領域と絶縁性領域とを交互に形成して、絶縁性領域の表面における電荷の蓄積により表面近傍における電界を局所的に増強し、それにより表面全体にわたって一様に電子を放出させ、プラズマの一様性及び安定性を向上させるようにすることも従来提案されている(特許文献3参照)。
しかし、特許文献1に記載された装置では、電極の中心部と周辺部との境界が不連続であるために、プラズマが不安定となり、薄膜を均一に形成することができないという問題がある。
However, the apparatus described in
また、特許文献2に記載された発明では、実際上、分割された小電極間の境界部分でプラズマの安定化が困難であり、異常放電も発生し易く、薄膜を均一化する条件を見出すことが困難であるという問題がある。また、電極間の境界面には反応生成物が付着、剥離し易く、そのため装置内のパーティクルの発生源となり、異常放電の発生源ともなり、その結果製品の歩留まりを低下させるという問題もある。
In addition, in the invention described in
さらに、特許文献3に記載された発明では、電極表面が導電性領域と絶縁性領域とで段差があり、平坦ではないため、導電性領域と絶縁性領域との段差部で異常放電が発生しやすく、安定したプラズマ形成は維持できなくなるという問題がある。また特許文献3の図4a、図4cに示すように誘電体の形状が矩形のような角部を持つ構造である場合には、特に高周波を使用した放電においてはその角部に局所的に電界が集中するために異常放電の原因となり、これにより表面の金属−誘電体境界に放電が集中することで金属部分の溶融現象等によりダストの原因となる。また、段差境界に反応生成物が付着し、剥離し易いという問題もある。
Furthermore, in the invention described in
そこで、本発明は、従来技術に伴うこのような問題点を解決して、一様で安定したプラズマを形成でき、大面積基板に均一な膜厚及び膜質分布で成膜できるプラズマ処理方法及び装置並びにプラズマCVD方法及び装置を提供することを目的としている。 Therefore, the present invention solves such problems associated with the prior art, and can form a uniform and stable plasma, and a plasma processing method and apparatus capable of forming a film with a uniform film thickness and film quality distribution on a large-area substrate. It is another object of the present invention to provide a plasma CVD method and apparatus.
上記の目的を達成するために、本発明の第1の発明によれば、
真空槽内に、基板ホルダーと電極とを対向させて配置し、前記真空槽内にガスを導入すると共に前記電極に高周波電力を供給することによりプラズマを発生し、前記基板ホルダーに載置した基板に対してプラズマ処理を行う容量結合型グロー放電を用いるプラズマ処理装置において、
前記電極が、金属製電極本体と、前記基板ホルダーに対向する前記金属製電極本体の表面に埋め込まれた複数個の誘電体とで構成され、前記基板ホルダーに対向する前記電極の表面が平坦であり、該表面に埋め込まれる複数個の誘電体の端表面が前記電極の表面と同じ平面内に位置していること
を特徴としている。
In order to achieve the above object, according to the first invention of the present invention,
A substrate placed on the substrate holder, placed in the vacuum chamber, with a substrate holder and an electrode facing each other, introducing a gas into the vacuum chamber and supplying high-frequency power to the electrode. In a plasma processing apparatus using capacitively coupled glow discharge for performing plasma processing on
The electrode includes a metal electrode body and a plurality of dielectrics embedded in the surface of the metal electrode body facing the substrate holder, and the surface of the electrode facing the substrate holder is flat. And the end surfaces of a plurality of dielectrics embedded in the surface are located in the same plane as the surface of the electrode.
本発明の第1の発明によるプラズマ処理装置において、基板ホルダーに対向する電極の表面が平坦であり、電極に供給する高周波電力の周波数の波長をλとする時、電極の中心を中心とする直径が1/8〜1/4λの範囲に設定された第1の円形領域では、電極の表面における金属の表面積と誘電体の表面積の割合が7:3〜5:5であり、第1の円形領域外で電極の中心を中心とする直径が1/4〜1/3λの範囲に設定された第2の円形領域では、電極の表面における金属の表面積と誘電体の表面積の割合が8:2〜7:3であり、また第2の円形領域外で電極の中心を中心とする直径が1/3〜1/2λの範囲に設定された第3の円形領域では、電極の表面における金属の表面積と誘電体の表面積の割合がほぼ8:2であるように構成され得る。 In the plasma processing apparatus according to the first aspect of the present invention, when the surface of the electrode facing the substrate holder is flat and the wavelength of the frequency of the high frequency power supplied to the electrode is λ, the diameter centered on the center of the electrode Is 1/8 to 1 / 4λ, the ratio of the surface area of the metal to the surface area of the dielectric on the surface of the electrode is 7: 3 to 5: 5. In the second circular region where the diameter centered on the center of the electrode outside the region is set to a range of 1/4 to 1 / 3λ, the ratio of the surface area of the metal to the surface area of the dielectric on the surface of the electrode is 8: 2. In the third circular region in which the diameter around the center of the electrode is set to the range of 1/3 to 1 / 2λ outside the second circular region, the metal on the surface of the electrode Configured so that the ratio of surface area to dielectric surface area is approximately 8: 2. Get.
また、各誘電体は、横断面形状が楕円形又は円形の柱状構造であり得る。 Each dielectric may be a columnar structure having an elliptical or circular cross section.
各誘電体が円柱上である場合に、基板ホルダーに対向する電極の表面に埋め込まれた複数個の各円柱状誘電体は、直径5〜20mm、高さ5〜20mmの範囲に寸法決めされ得る。 When each dielectric is on a cylinder, each of the plurality of cylindrical dielectrics embedded in the surface of the electrode facing the substrate holder can be dimensioned in a range of 5-20 mm in diameter and 5-20 mm in height. .
基板ホルダーに対向する電極の表面に埋め込まれる複数個の誘電体は電極の表面に等間隔に配列され、電極の表面の中央部に埋め込まれる各誘電体の直径が電極の周辺部に埋め込まれる各誘電体の直径より大きくされ得る A plurality of dielectrics embedded in the surface of the electrode facing the substrate holder are arranged at equal intervals on the surface of the electrode, and the diameter of each dielectric embedded in the center of the surface of the electrode is embedded in the peripheral part of the electrode Can be larger than the diameter of the dielectric
基板ホルダーに対向する電極の表面に埋め込まれる複数個の誘電体の数は、電極の中央部で多く、周縁部で少なく配置され得る。 The number of the plurality of dielectrics embedded in the surface of the electrode facing the substrate holder can be large at the center portion of the electrode and small at the peripheral portion.
代わりに、基板ホルダーに対向する電極の表面の中央部には高さの高い柱状誘電体が埋め込まれ、また電極の表面の周縁部には高さの低い柱状誘電体が埋め込まれ得る。 Instead, a columnar dielectric having a high height may be embedded in the center of the surface of the electrode facing the substrate holder, and a columnar dielectric having a low height may be embedded in the peripheral portion of the surface of the electrode.
基板ホルダーに対向する前記電極の表面に埋め込まれる複数個の誘電体は電極の表面に同心円状に配列され得る。 A plurality of dielectrics embedded in the surface of the electrode facing the substrate holder may be concentrically arranged on the surface of the electrode.
基板ホルダーに対向する電極の表面に埋め込まれる複数個の誘電体は電極の表面に等間隔に配列され得る。 A plurality of dielectrics embedded in the surface of the electrode facing the substrate holder may be arranged at equal intervals on the surface of the electrode.
各誘電体は、アルミナ、A1N、マセライト等のセラミクスとこれらの組み合わせたものを含むグループから選択された材料から成り得る。 Each dielectric may be made of a material selected from the group comprising ceramics such as alumina, A1N, macerite, and combinations thereof.
電極は、アルミニウム及びその合金を基材とし、アルマイト、アルミナ溶射、Y2O3溶射のいずれかの表面処理が施され得る。 The electrode is made of aluminum and its alloy as a base material, and can be subjected to any surface treatment of alumite, alumina spraying, Y2O3 spraying.
電極は、一体に構成したシャワーヘッドとシャワープレートから構成され得る。 The electrode may be composed of a shower head and a shower plate that are integrally formed.
本発明の第2の発明によれば、真空槽内に、基板ホルダーと電極とを対向させて配置し、真空槽内に成膜ガスを導入すると共に電極に高周波電力を供給することにより導入した成膜ガスをプラズマ化して、基板ホルダーに載置した基板上に成膜するようにした容量結合型グロー放電を用いるプラズマCVD装置において、
電極が、金属製電極本体と、基板ホルダーに対向する金属製電極本体の表面に埋め込まれた複数個の誘電体とで構成され、基板ホルダーに対向する電極の表面が平坦であり、該表面に埋め込まれる複数個の誘電体の端表面が電極の表面と同じ平面内に位置していること
を特徴としている。
According to the second aspect of the present invention, the substrate holder and the electrode are arranged in the vacuum chamber so as to face each other, and the film forming gas is introduced into the vacuum chamber and the high frequency power is supplied to the electrode. In a plasma CVD apparatus using capacitively coupled glow discharge in which a film forming gas is converted into plasma and formed on a substrate placed on a substrate holder,
The electrode is composed of a metal electrode body and a plurality of dielectrics embedded in the surface of the metal electrode body facing the substrate holder, and the surface of the electrode facing the substrate holder is flat, A feature is that end surfaces of a plurality of embedded dielectrics are located in the same plane as the surface of the electrode.
本発明の第3の発明によれば、真空槽内に、基板ホルダーと電極とを対向させて配置し、真空槽内にガスを導入すると共に電極に高周波電力を供給することによりプラズマを発生し、基板ホルダーに載置した基板に対してプラズマ処理を行う容量結合型グロー放電を用いるプラズマ処理方法において、
高周波電力を供給する電極として、放電に対向する金属製電極本体の表面に複数個の誘電体を埋め込みそれぞれの誘電体の端表面が金属製電極本体の表面と同じ平面内に位置する構造の金属電極を使用し、大面積基板に均一に成膜できるようにしたこと
を特徴としている。
According to the third aspect of the present invention, the substrate holder and the electrode are disposed in the vacuum chamber so as to face each other, and plasma is generated by introducing gas into the vacuum chamber and supplying high-frequency power to the electrode. In a plasma processing method using capacitively coupled glow discharge for performing plasma processing on a substrate placed on a substrate holder,
As an electrode for supplying high-frequency power, a metal having a structure in which a plurality of dielectrics are embedded in the surface of a metal electrode body facing the discharge and the end surfaces of the respective dielectrics are located in the same plane as the surface of the metal electrode body It is characterized in that an electrode can be used to uniformly form a film on a large area substrate.
本発明の第3の発明による方法では、金属電極に供給する高周波電力の周波数に応じて、金属電極表面と誘電体の端表面との面積比の異なる構造の金属電極が使用され得る。 In the method according to the third aspect of the present invention, a metal electrode having a structure in which the area ratio between the surface of the metal electrode and the end surface of the dielectric differs depending on the frequency of the high-frequency power supplied to the metal electrode can be used.
本発明の第4の発明によれば、成膜ガスとしてモノシラン、ジシランのいずれか及び希釈ガスとしてアンモニア、窒素、アルゴン、一酸化二窒素、水素、ヘリウムガスのいずれか一種類または複数のガスを混合ガスとして真空槽内に供給しグロー放電プラズマを形成し、基板上に薄膜を成膜するプラズマCVD方法であって
高周波電力を供給する電極として、放電に対向する金属製電極本体の表面に複数個の誘電体を埋め込みそれぞれの誘電体の端表面が金属製電極本体の表面と同じ平面内に位置する構造の金属電極を使用し、大面積基板に均一に成膜できるようにしたこと
を特徴としている。
According to the fourth aspect of the present invention, any one or a plurality of gases such as monosilane and disilane as a deposition gas and ammonia, nitrogen, argon, dinitrogen monoxide, hydrogen, and helium as a dilution gas are used. A plasma CVD method in which a glow discharge plasma is formed as a mixed gas to form a glow discharge plasma and a thin film is formed on a substrate. A plurality of electrodes are provided on the surface of the metal electrode body facing the discharge as electrodes for supplying high-frequency power. It is characterized by using a metal electrode with a structure in which each dielectric is embedded and the end surface of each dielectric is located in the same plane as the surface of the metal electrode body, so that it can be uniformly formed on a large area substrate It is said.
本発明の第4の発明による方法では、金属電極に供給する高周波電力の周波数に応じて、金属電極表面と誘電体の端表面との面積比の異なる構造の金属電極が使用され得る。 In the method according to the fourth aspect of the present invention, a metal electrode having a structure in which the area ratio between the surface of the metal electrode and the end surface of the dielectric is different depending on the frequency of the high-frequency power supplied to the metal electrode.
本発明の第2の発明による方法は、ガラス基板上に薄膜トランジスタを形成するのに用いられ得る。 The method according to the second invention of the present invention can be used to form a thin film transistor on a glass substrate.
本明細書において、用語“大面積基板”は、縦横の長さ1m×1m以上、長辺又は長径の長さが1m以上のサイズをもつ任意の形状の基板を意味するものとする。 In the present specification, the term “large area substrate” means a substrate having an arbitrary shape having a size of 1 m × 1 m or more in length and width and a length of a long side or a long diameter of 1 m or more.
以上説明してきたように、本発明の第1、第2の発明による装置においては、電極が、金属製電極本体と、基板ホルダーに対向する金属製電極本体の表面に埋め込まれた複数個の誘電体とで構成したことにより、プラズマを制御するファクターの一つであるプラズマ電流をコントロールすることによって27.12MHzといった高周波数においても大面積基板上に均一なプラズマを形成し、基板面内でその膜質および膜厚分布が均一な膜を得ることができるようになる。 As described above, in the apparatus according to the first and second inventions of the present invention, a plurality of dielectrics in which the electrode is embedded in the surface of the metal electrode body and the metal electrode body facing the substrate holder. By forming a body, a uniform plasma is formed on a large area substrate even at a high frequency of 27.12 MHz by controlling the plasma current, which is one of the factors controlling the plasma, A film having uniform film quality and uniform film thickness distribution can be obtained.
また、前記基板ホルダーに対向する金属製電極本体の表面が平坦であり、該表面に埋め込まれる複数個の誘電体の端表面が金属製電極本体の表面と同じ平面内に位置するように構成したことにより、誘電体と金属と接合部に局所的に電界が集中しないため異常放電の発生が抑えられ、これにより表面の金属と誘電体との境界に放電が集中することがなく、金属部分の溶融現象等によるダストの発生は防止できる。 Further, the surface of the metal electrode body facing the substrate holder is flat, and the end surfaces of the plurality of dielectrics embedded in the surface are positioned in the same plane as the surface of the metal electrode body. As a result, the electric field is not concentrated locally at the junction between the dielectric and the metal, so that the occurrence of abnormal discharge is suppressed, so that the discharge does not concentrate at the boundary between the metal and the dielectric on the surface. Generation of dust due to a melting phenomenon or the like can be prevented.
また、本発明の第1の発明によるプラズマ処理装置において、各誘電体を、横断面形状が楕円形又は円形の柱状構造とすることにより、特に高周波を使用した放電においては局所的に電界が集中する角部がないため異常放電が防止でき、これにより表面の金属と誘電体との境界に放電が集中するのが避けられ、ダストの原因となる金属部分の溶融現象等を防ぐことができる。 Further, in the plasma processing apparatus according to the first aspect of the present invention, each dielectric has a columnar structure with an elliptical or circular cross-sectional shape, so that an electric field is locally concentrated particularly in a discharge using a high frequency. Abnormal discharge can be prevented because there are no corners to prevent the discharge from concentrating on the boundary between the metal on the surface and the dielectric, and the melting phenomenon of the metal part that causes dust can be prevented.
また、本発明の第1の発明によるプラズマ処理装置において、各誘電体が円柱上である場合に、基板ホルダーに対向する電極の表面に埋め込まれた複数個の各円柱状誘電体を、直径5〜30mm、高さ5〜20mmの範囲に寸法決めすることにより、誘電体を金属電極に埋め込む際のハンドリングが容易でありしかも特にガラス上に薄膜トランジスタを形成するプラズマCVD法での標準的な成膜条件により基板上に成摸する際に、誘電体露出部での堆積エリアと金属露出部での堆積エリアにおいて顕著な差が生じないようにでき、さらに電圧分布の均等効果が改善される。 In the plasma processing apparatus according to the first aspect of the present invention, when each dielectric is on a cylinder, a plurality of columnar dielectrics embedded in the surface of the electrode facing the substrate holder are provided with a diameter of 5 Dimensioning in a range of ˜30 mm and a height of 5-20 mm facilitates handling when a dielectric is embedded in a metal electrode, and is particularly a standard film formation in a plasma CVD method in which a thin film transistor is formed on glass. When growing on the substrate depending on the conditions, it is possible to prevent a significant difference between the deposition area at the dielectric exposure portion and the deposition area at the metal exposure portion, and the voltage distribution equalization effect is further improved.
また、本発明の第1の発明によるプラズマ処理装置において、基板ホルダーに対向する電極の表面に埋め込まれる複数個の誘電体の数を、電極の中央部で多く、周縁部で少なく配置することにより、電極の電極の中央部における単位面積当りのインピーダンス(直流で考えた場合の抵抗に相当する)を大きくし、電極中央部でのプラズマ電流を少なくしプラズマ強度を小さくし、電極端部でのプラズマ強度を大きくしプラズマ強度を大きくする効果がある。 In the plasma processing apparatus according to the first aspect of the present invention, the number of the plurality of dielectrics embedded in the surface of the electrode facing the substrate holder is increased at the central portion of the electrode and decreased at the peripheral portion. , Increase the impedance per unit area at the center of the electrode (corresponding to resistance when considered in terms of direct current), decrease the plasma current at the center of the electrode, decrease the plasma intensity, This has the effect of increasing the plasma intensity and increasing the plasma intensity.
本発明の第3、第4の発明による方法においては、高周波電力を供給する電極として、放電に対向する金属製電極本体の表面に複数個の誘電体を埋め込みそれぞれの誘電体の端表面が金属製電極本体の表面と同じ平面内に位置する構造の金属電極を使用し、大面積基板に均一に成膜できるようにしたことにより、電極と基板ホルダーとの間の良好な電界強度分布を得ることができ、基板上において成膜ガスを均一にプラズマ化させることができ、反応生成物の均一な膜厚の薄膜を大面積基板上に形成することができるようになる。 In the method according to the third and fourth aspects of the present invention, a plurality of dielectrics are embedded in the surface of the metal electrode body facing the discharge as electrodes for supplying high-frequency power, and the end surfaces of the respective dielectrics are made of metal. By using a metal electrode with a structure that lies in the same plane as the surface of the electrode body, it is possible to form a uniform film on a large-area substrate, thereby obtaining a good electric field strength distribution between the electrode and the substrate holder. In addition, the deposition gas can be uniformly converted to plasma on the substrate, and a thin film of a uniform thickness of the reaction product can be formed on the large-area substrate.
以下、添付図面の図1〜図6を参照して本発明の実施形態について説明する。 Embodiments of the present invention will be described below with reference to FIGS.
図1には、本発明の一実施形態によるプラズマCVD装置を示す。図1において、1は真空槽であり、この真空槽1の内部にはアノードとして機能する基板ホルダー2及びカソードとして機能する電極3が互いに対向して配置されている。基板ホルダー2は真空槽1の底壁に取り付けられ、内部にヒーター4を備え、そして基板ホルダー2の上面に大面積基板5が載置される。電極3はアルミニウム及びその合金を基材とし、アルマイト、アルミナ溶射、Y2O3溶射のいずれかの表面処理がなされる。使用する金属基材及び表面処理はすべてセルフクリーニングの際に使用するNF3やF2あるいはCF系ガスに対して腐食耐性がある必要がある。なお、プラズマCVD装置に限らず、エッチング処理や表面改質のためのプラズマ処理にも同様に適用できる。
FIG. 1 shows a plasma CVD apparatus according to an embodiment of the present invention. In FIG. 1,
基板ホルダー2は、図示していない昇降機構によって昇降可能であり、これにより電極3との距離を調節可能にして、成膜時及びクリーニング時に基板ホルダー2と電極3との間の距離を変えるようにされる。この場合、昇降機構はまた、真空槽1の外部から内部へ処理すべき大面積基板5を搬入したり、真空槽1の内部から外部へ処理済みの大面積基板5を搬出する際の搬送動作における基板の昇降動作にも用いることができる。
The
電極3は絶縁部材6を介して真空槽1の頂部に取り付けられている。そして電極3の基板ホルダー2に対向した面は平面状に形成されている。また、電極3の外寸は、基板ホルダー2に載置される大面積基板5の外寸より大きく構成されている。
The
電極3は、電極基体7と、一体に構成したシャワーヘッド8と、金属製電極本体を成すシャワープレート9とを備え、シャワーヘッド8とシャワープレート9は一体に構成されている。シャワープレート9には、同一太さ及び同一高さの円柱状の誘電体10が埋め込まれ、各円柱状の誘電体10の露出端面はシャワープレート9の基板ホルダー2に対向した面と同じ平面内に位置している。円柱状の誘電体10は図示したように、シャワープレート9の中央部には高い密度で、シャワープレート9の周辺部には低い密度で埋め込まれている。
The
誘電体10の材質としては、セルフクリーニングの際に使用するNF3やF2あるいはCF系ガスヘの腐食耐性があるアルミナ、AlN(窒素化アルミ)、マセライト等のセラミクスとこれらの組み合わせとからなるグループから選択される。 The material of the dielectric 10 is selected from the group consisting of ceramics such as alumina, AlN (aluminum nitride), macerite, etc., which have corrosion resistance to NF3, F2 or CF gas used for self-cleaning, and combinations thereof. Is done.
図1には示されてないが、シャワープレート9には図2に示すように、円柱状の誘電体10を除いた部位に多数のガス放出孔11が設けられている。これにより、図示していない成膜ガス供給源から成膜ガス供給口12を介してシャワーヘッド8の内側に供給された成膜ガスは、シャワーヘッド8の内側で拡散、混合され、そしてシャワープレート9における多数のガス放出孔11から基板ホルダー2上の大面積基板5に向って供給される。
Although not shown in FIG. 1, the
図3には、シャワープレート9の表面におけるゾーン分けを示している。第1ゾーンAは、電極3に供給する高周波電力の周波数の波長をλとする時、電極3の中心を中心とする直径が1/8〜1/4λの範囲に設定される第1の円形領域であり、第2ゾーンBは、第1ゾーンA外で電極の中心を中心とする直径が1/4〜1/3λの範囲に設定される第2の円形領域であり、また第3ゾーンCは、第2ゾーンB外で電極の中心を中心とする直径が1/3〜1/2λの範囲に設定される第3の円形領域である。
FIG. 3 shows zoning on the surface of the
なお、ゾーン分けは三つに限定されるものではなく電極の大きさに応じて二つまたは四つ以上にすることもできる。また電極の形状も矩形である必要はなく、他の形状、例えば円形でも同様に適用できる。 Note that the zoning is not limited to three, but can be two or four or more according to the size of the electrode. Further, the shape of the electrode need not be rectangular, and other shapes such as a circle can be similarly applied.
電極3は、図示していないが、高周波電源から整合器を介して高周波電力が供給される。また、真空槽1及び基板ホルダー2は接地電位に接続されている。
Although not shown, the
また、図示していないが、真空槽1には、外部の成膜ガス供給源から真空槽1内へ成膜ガスを導入する成膜ガス導入系並びに真空槽1内の真空排気及び成膜ガスの排気を行なう真空排気系が設けられる。
Although not shown, the
図4には、本発明の別の実施形態によるプラズマCVD装置を示す。図4において、図1の装置における対応した部分は同じ符号で示す。図1の装置の場合と同様に、真空槽1の内部にはアノードとして機能する基板ホルダー2及びカソードとして機能する電極3が互いに対向して配置されている。基板ホルダー2は真空槽1の底壁に取り付けられ、内部にヒーター4を備え、そして基板ホルダー2の上面に大面積基板5が載置される。
FIG. 4 shows a plasma CVD apparatus according to another embodiment of the present invention. In FIG. 4, corresponding parts in the apparatus of FIG. As in the case of the apparatus of FIG. 1, a
また、基板ホルダー2は、図示していない昇降機構によって昇降可能であり、これにより電極3との距離を調節可能にして、成膜時及びクリーニング時に基板ホルダー2と電極3との間の距離を変えるようにされる。この場合、昇降機構はまた、真空槽1の外部から内部へ処理すべき大面積基板5を搬入したり、真空槽1の内部から外部へ処理済みの大面積基板5を搬出する際の搬送動作における基板の昇降動作にも用いることができる。
The
電極3は、電極基体7と、一体に構成したシャワーヘッド8と、金属製電極本体を成すシャワープレート9とを備え、シャワーヘッド8とシャワープレート9は一体に構成されている。シャワープレート9には、同一太さの円柱状の誘電体10が埋め込まれ、各円柱状の誘電体10の露出端面はシャワープレート9の基板ホルダー2に対向した面と同じ平面内に位置している。図5に示したように、シャワープレート9の中央部には高さの高い円柱状の誘電体10が埋め込まれ、シャワープレート9の周辺部には高さの低い円柱状の誘電体10が埋め込まれている。
The
また図1に示す実施形態の場合と同様に、図示されてないが、シャワープレート9には図2に示すように、円柱状の誘電体10を除いた部位に多数のガス放出孔11が設けられている。これにより、図示していない成膜ガス供給源から成膜ガス供給口12を介してシャワーヘッド8の内側に供給された成膜ガスは、シャワーヘッド8の内側で拡散、混合され、そしてシャワープレート9における多数のガス放出孔11から基板ホルダー2上の大面積基板5に向って供給される。
As in the case of the embodiment shown in FIG. 1, although not shown, the
シャワープレート9の表面における円柱状の誘電体10の配列パターンは図3に示す例と同様にされ、この場合には、誘電体10の直径及び誘電体10の間の間隔は固定し、第1ゾーンAには10mm間隔で直径10mm、長さ10mmの円柱状の誘電体10が同心円状に埋め込まれ、第2ゾーンBには間隔10mmで長さ7mmの誘電体10が同心円状に埋め込まれ、また第3ゾーンCには間隔10mmで長さ4mmの誘電体10が同心円状に埋め込まれる。
The arrangement pattern of the
また、図示していないが、真空槽1には、真空槽1内の真空排気及び成膜ガスの排気を行なう真空排気系が設けられる。また、電極3の外寸は、基板ホルダー2に載置される大面積基板5の外寸より大きく構成されている。
Although not shown, the
このように構成した図1及び図4の装置の動作において、図示していない高周波電源からそれぞれ整合器を介して高周波電力が電極3に供給されると、図示していない外部の成膜ガス供給源から真空槽1内へ導入された成膜ガスは、基板ホルダー2をアノード、電極3をカソードとした容量結合型グロー放電により、真空槽1内でプラズマ化される。この場合、電極3に誘電体10を埋め込んでいるため、異常放電を発生させることなしに、面内におけるインピーダンスを変化させて面内での電流分布を均一にし、それにより均一なプラズマを形成することができる。
In the operation of the apparatus of FIG. 1 and FIG. 4 configured as described above, when high-frequency power is supplied to the
一方、大面積基板5は、基板ホルダー2に内蔵されたヒーター4によって予め所定の温度に加熱されている。それでプラズマ化した成膜ガスによる反応生成物は基板5の表面に到達し、良好な膜厚分布をもつ所望の薄膜を基板上に形成する。
On the other hand, the
ところで、図4の実施形態では、円筒状の誘電体の長さは、電極表面の中央部と周辺部とで階段状に変えているが、代わりに図6に示すように電極表面の中央部から周辺部へ向かって連続して長さを短くすることもできる。 By the way, in the embodiment of FIG. 4, the length of the cylindrical dielectric is changed stepwise between the central portion and the peripheral portion of the electrode surface. Instead, as shown in FIG. The length can also be shortened continuously from the edge toward the periphery.
また、図示実施形態では、誘電体として円柱状のものを用いているが、放電空間内においては角の無い形状であればよく、断面楕円形の楕円柱上の誘電体を用いることもできる。 Further, in the illustrated embodiment, a cylindrical material is used as the dielectric, but it may be a shape having no corners in the discharge space, and a dielectric on an elliptic cylinder having an elliptical cross section may be used.
次に図7〜図16を参照してシミュレーションに基いて本発明をさらに説明する。
実際の電極は平面であるが、シミュレーションの都合上、二次元直角座標を用いる。また形状の対称性を考慮して縦の中心線を対称面とし、全体の1/2(1800mm)を解析領域とした。座標軸は図7〜図9に示すように取る。
Next, the present invention will be further described with reference to FIGS.
Although the actual electrode is a plane, two-dimensional rectangular coordinates are used for the sake of simulation. Further, considering the symmetry of the shape, the vertical center line was set as the symmetry plane, and 1/2 (1800 mm) of the whole was set as the analysis region. The coordinate axes are taken as shown in FIGS.
図7に示す従来構造の駆動電極(シャワープレート)は厚さ80mmであり、アース電極すなわち基板ホルダーまでの距離を15mmとする。 The drive electrode (shower plate) having the conventional structure shown in FIG. 7 has a thickness of 80 mm, and the distance to the ground electrode, that is, the substrate holder, is 15 mm.
また図8にはケース1として、駆動電極(シャワープレート)に直径10mm、長さ10mmのアルミナ(ε=9.0)から成る円柱状の誘電体を中心線X=0から1250mmまでの中央領域は間隔w=5mmで同心円状に配置し、X=1250〜1650mmまでの領域は間隔w=10mmで同心円状に配置し、X=1650〜1800mmまでの領域は間隔w=15mmで同心円状に配置した例を示す。
Further, in FIG. 8, as a
さらに図9にはケース2として、駆動電極(シャワープレート)の中心線X=0から1250mmまでの中央領域には直径10mm、長さh=10mmのアルミナ(ε=9.0)から成る円柱状の誘電体を間隔w=10mmで同心円状に配置し、X=1250〜1650mmまでの領域には直径10mm、長さh=7mmのアルミナ(ε=9.0)から成る円柱状の誘電体を間隔w=10mmで同心円状に配置し、X=1650〜1800mmまでの領域には直径10mm、長さh=4mmのアルミナ(ε=9.0)から成る円柱状の誘電体を間隔w=10mmで同心円状に配置した例を示す。
Further, in FIG. 9, as a
シミュレーションにおける計算条件は次のとおりである。
ガ ス 種 : 窒素ガス(N2)
荷電粒子種 : 電子(e)、窒素イオン(N2(+))
考慮した反応 : e+N2 → e+N2 弾性衝突
e+N2 → 2e+N2(+) 電離
e+N2 → e+2N 解離
e+N2 → e+N2(*) 励起
N2(+)+N2 → N2(+)+N2 電荷交換
ガス圧力 : 150Pa
供給電圧 : V(t)=V0*sin(2πft)+Vdc (tは時間(sec))
V0=200(V)、f=27.12(MHz)、Vdc=0(V)
境界条件 : 駆動電極にV(t)を供給
アース電極(y=0mm) V=0(V)
仮想境界(x=1800mm)、遠方(x=3000mm)においてV=0(V)
対称軸(x=0)
二次電子放出係数:0.0
なお、1/2モデルであるため電極サイズ2.4m×2.6mの対角線の長さを半分にした長さで考察する。
The calculation conditions in the simulation are as follows.
Gas species: Nitrogen gas (N 2 )
Charged particle type: electron (e), nitrogen ion (N 2 (+))
Reaction considered: e + N 2 → e + N 2 elastic collision
e + N 2 → 2e + N 2 (+) ionization
e + N 2 → e + 2N dissociation
e + N 2 → e + N 2 (*) Excitation
N 2 (+) + N 2 → N 2 (+) + N 2 charge exchange gas pressure: 150 Pa
Supply voltage: V (t) = V0 * sin (2πft) + Vdc (t is time (sec))
V0 = 200 (V), f = 27.12 (MHz), Vdc = 0 (V)
Boundary condition: V (t) is supplied to the drive electrode
Earth electrode (y = 0mm) V = 0 (V)
Virtual boundary (x = 1800 mm), V = 0 (V) at a distance (x = 3000 mm)
Axis of symmetry (x = 0)
Secondary electron emission coefficient: 0.0
In addition, since it is a 1/2 model, the length of the diagonal of the electrode size of 2.4 m × 2.6 m is considered to be half.
また、計算方法としては、プラズマハイブリッドモジュール法(PHM)を使用し、電子及びイオンフラックスの計算にはドリフト・拡散モデルを用い、電子及びイオン密度の計算には連続の式を用い、電子温度(エネルギー)、輸送パラメータ(移動度・拡散係数)、ソースレートの計算にはモンテカルロ法を用いた。 As a calculation method, a plasma hybrid module method (PHM) is used, a drift / diffusion model is used for calculating electron and ion flux, a continuous equation is used for calculating electron and ion density, and an electron temperature ( The Monte Carlo method was used to calculate energy), transport parameters (mobility / diffusion coefficient), and source rate.
シミュレーション結果として図10には、アース電極近傍における水平方向電子密度分布を示し、グラフ(イ)は図7に示す平面電極の場合であり、グラフ(ロ)は図8に示すケース1の場合であり、グラフ(ハ)は図9に示すケース2の場合である。図11にはプラズマ中心部における水平方向電子密度分布を示し、グラフ(イ)は図7に示す平面電極の場合であり、グラフ(ロ)は図8に示すケース1の場合であり、グラフ(ハ)は図9に示すケース2の場合である。図10及び図11から認められるように平面電極の場合に比較して本発明に従って構成したケース1及びケース2の場合の方が面内均一なプラズマ処理、プラズマCVDでは面内均一な成膜速度を実現し得る。
As a simulation result, FIG. 10 shows the horizontal electron density distribution in the vicinity of the ground electrode. Graph (A) is for the planar electrode shown in FIG. 7, and graph (B) is for
また、シミュレーション結果として図12には、アース電極に入射するN2+イオンフラックスを示し、グラフ(イ)は図7に示す平面電極の場合であり、グラフ(ロ)は図8に示すケース1の場合であり、グラフ(ハ)は図9に示すケース2の場合である。図12において平面電極の場合に比較して本発明に従って構成したケース1及びケース2の場合の方がN2+イオンフラックスは均一となり、従って膜質は均一となることがわかる。
Further, as a simulation result, FIG. 12 shows N 2 + ion flux incident on the ground electrode, graph (A) shows the case of the planar electrode shown in FIG. 7, and graph (B) shows
図3に示すゾーン分けに関して上述のシミュレーションでは、周波数に27.12MHzを使用した場合の例であり、プラズマ密度及びイオンフラックス密度について計算している。各領域はゾーンA、B、Cに分かれており、上述のように第1ゾーンAは、電極に供給する高周波電力の周波数の波長をλとする時、電極の中心を中心とする直径が1/8〜1/4λの範囲に設定され、第2ゾーンBは、第1ゾーンA外で電極の中心を中心とする直径が1/4〜1/3λの範囲に設定され、また第3ゾーンCは、第2ゾーンB外で電極の中心を中心とする直径が1/3〜1/2λの範囲に設定される。このゾーンAについては1波長中の腹と節が1つづつ含まれるλの1/4の長さである直径2.77m以下でかつλの1/8の長さである直径1.38m以上であることが重要であり、より望ましくは直径2.5m程度の円であることが望ましい。ゾーンBについては波長λの1/3の長さである直径3.69m以下でかつλの1/4の長さである直径2.77m以上であることが重要であり、より望ましくは直径3.3m程度の円であることが望ましい。なお、このシミュレーションで扱う電極より大きい、例えば3.6mm×3.8mの電極の場合には、第3ゾーンCの外周直径を設定して第4ゾーンを画定する必要があり、1/2λ=5.54m、一層望ましくは5.0mに設定され得る。 The above-described simulation regarding the zoning shown in FIG. 3 is an example in which 27.12 MHz is used as the frequency, and the plasma density and the ion flux density are calculated. Each region is divided into zones A, B, and C. As described above, the first zone A has a diameter around the center of the electrode of 1 when the wavelength of the frequency of the high-frequency power supplied to the electrode is λ. The second zone B is set to have a diameter of 1/4 to 1 / 3λ outside the first zone A and centered at the center of the electrode. C is set so that the diameter around the center of the electrode outside the second zone B is 1/3 to 1 / 2λ. For this zone A, a belly and a node in one wavelength are included one by one. The diameter is ¼ of λ, which is a length of 2.77 m or less, and the length of 8 is a length of 1.38 m or more. It is important that it is a circle with a diameter of about 2.5 m. For zone B, it is important that the diameter is 3.69 m or less, which is 1/3 of the wavelength λ, and the diameter is 2.77 m or more, which is 1/4 of λ. A circle of about 3m is desirable. In the case of an electrode larger than the electrode handled in this simulation, for example, 3.6 mm × 3.8 m, it is necessary to define the fourth zone by setting the outer diameter of the third zone C, and 1 / 2λ = It can be set to 5.54 m, more preferably 5.0 m.
以下図8に示す解析モデルケース1を用いて計算したシミュレーション結果について説明する。
図13には、一つの誘電体の直径とフラックスとの関係のシミュレーション結果を示し、縦軸の“フラックス”は金属部、誘電体部それぞれへのイオン入射のフラックスを表し、またシミュレーションは電極間距離20mmで行った。グラフ1は金属、グラフ2は誘電体を示している。図13のシミュレーション結果に示すように誘電体の直径が30mmを越すような大きなサイズの場合、特にガラス上に薄膜トランジスタを形成するプラズマCVD法での標準的な成膜条件により載置した基板上に成摸した場合には、誘電体露出部に対向する堆積エリアと金属露出部に対向する堆積エリアにおいて顕著な差が出てきてしまう。なお本発明において誘電体の直径を5mm以上としているのは誘電体の加工上の問題及び5mm以下とした場合は金属電極に埋め込む個数が非常に多くなりかつハンドリングが現実的に困難であるためである。
Hereinafter, simulation results calculated using the
FIG. 13 shows a simulation result of the relationship between the diameter of one dielectric and the flux, where “flux” on the vertical axis represents the flux of ion incidence on each of the metal part and the dielectric part. The distance was 20 mm.
図14には、誘電体の埋め込み深さすなわち誘電体の高さと面内でのプラズマ密度分布との関係のシミュレーション結果を示し、誘電体の埋め込み深さは5mm〜20mmであるのが好ましいことがシミュレーション結果から確認できた。これは金属と誘電体の面積比7:3にて埋め込み深さを変化させた条件において確認した。20mm以下としているのは誘電体の加工上の問題及び20mm以上とした場合は電圧分布の均等効果が改善しないこと及び金属電極に埋め込む際の折れなどの問題によりハンドリングが現実的に困難であるためである。 FIG. 14 shows a simulation result of the relationship between the dielectric embedding depth, that is, the height of the dielectric and the in-plane plasma density distribution, and the dielectric embedding depth is preferably 5 mm to 20 mm. It was confirmed from the simulation results. This was confirmed under the condition that the filling depth was changed at a metal / dielectric area ratio of 7: 3. The reason why the thickness is 20 mm or less is that it is difficult to handle due to problems in processing of the dielectric material, and if it is 20 mm or more, the uniformity effect of the voltage distribution is not improved and the problem is caused when the metal electrode is embedded. It is.
図15には、誘電体の埋め込み深さによる誘電体の占める面積割合と面内でのプラズマ
密度分布との関係のシミュレーション結果を示し、グラフ1は誘電体の埋め込み深さが5m
mの場合であり、またグラフ2は誘電体の埋め込み深さが10mmの場合であり、誘電体の占める面積比と電極面内全体でのプラズマ密度分布との相関を示す。シミュレーション結果に示すように、深さ5mmの場合は50%程度の表面積のとき±8%程度になりそれ以上面積比を増やすと逆効果になることがわかる。一方10mmの場合は30%程度の表面積のとき±10%程度になり、改善していることがわかる。
FIG. 15 shows a simulation result of the relationship between the area ratio occupied by the dielectric according to the embedded depth of the dielectric and the in-plane plasma density distribution.
The
図16には、図3に示す第1ゾーンA、第2ゾーンB及び第3ゾーンCにおける誘電体の占める面積割合とフラックスとの関係のシミュレーション結果を示し、誘電体を3ゾーンに分けて配置するパターンを採用した際の、各ゾーンでの“フラックス”がゾーン内の誘電体占有面積とどういう相関を持っているかを示す。これらのグラフから、ゾーンA:30〜50%、ゾーンB:20〜:30%、ゾーンC:0〜20%、とすればゾーンAからCに渡って全体的にフラックスが均一であるようにすることができる。言い換えれば、プラズマ密度がそれぞれのゾーンにおいて均一になるのは、ゾーンAでは金属と誘電体との面積割合が7:3〜5:5、ゾーンBでは金属と誘電体との面積割合が8:2〜7:3、またゾーンCでは金属と誘電体との面積割合がほぼ8:2であることがみてとれる。 FIG. 16 shows a simulation result of the relationship between the area ratio of the dielectric in the first zone A, the second zone B and the third zone C shown in FIG. 3 and the flux, and the dielectric is divided into three zones. It shows how the “flux” in each zone has a correlation with the area occupied by the dielectric in the zone when the pattern is used. From these graphs, it is assumed that zone A: 30-50%, zone B: 20-30: 30%, zone C: 0-20%, so that the flux is uniformly uniform from zone A to zone C. can do. In other words, the plasma density is uniform in each zone because the area ratio of metal to dielectric is 7: 3 to 5: 5 in zone A, and the area ratio of metal to dielectric is 8 in zone B. 2 to 7: 3, and in zone C, the area ratio of metal to dielectric can be seen to be approximately 8: 2.
なお、上記のシミュレーションにおいては、誘電体の材料としてアルミナを用いているが、アルミナに代えてAlNを用いても同等の結果が得られる。 In the above simulation, alumina is used as the dielectric material, but equivalent results can be obtained by using AlN instead of alumina.
上記のシミュレーションにおけるケース1(図8)に基き、電極を作製し、誘電体を図3に示すように同心円状に配置した。誘電体の材料としてはアルミナ(Al2O3)を使用し、直径10mm、高さ10mmの円柱状のものとし、ゾーン別に誘電体の埋め込み間隔を変化させた。成膜条件は真空槽内のガス圧を200Pa、電力密度を0.5W/cm2とし、ガスにはSiH4/N2/NH3を使用した。 Based on Case 1 (FIG. 8) in the above simulation, electrodes were prepared, and the dielectrics were arranged concentrically as shown in FIG. Alumina (Al 2 O 3 ) was used as the dielectric material, and it was a cylindrical shape having a diameter of 10 mm and a height of 10 mm, and the embedding interval of the dielectric was changed for each zone. Film formation conditions were such that the gas pressure in the vacuum chamber was 200 Pa, the power density was 0.5 W / cm 2, and SiH 4 / N 2 / NH 3 was used as the gas.
成膜結果を従来の平面電極の場合と比較して表1に示す。 The film formation results are shown in Table 1 in comparison with the conventional planar electrode.
表1において、誘電体埋め込み電極は従来の平面電極に比べて、成膜速度の値が同等で、膜厚分布、膜質(エッチングレート)分布が大幅に改善されていることがわかる。 In Table 1, it can be seen that the dielectric-embedded electrode has the same film formation speed value as the conventional planar electrode, and the film thickness distribution and film quality (etching rate) distribution are greatly improved.
本発明は、特に、薄膜トランジスタの成膜に有利に用いられるが、他の大型基板をプラズマ処理するプラズマ処理装置に同様に適用することができる。 The present invention is particularly advantageously used for forming a thin film transistor, but can be similarly applied to a plasma processing apparatus for plasma processing other large substrates.
1:真空槽
2:基板ホルダー
3:電極
4:ヒーター
5:大面積基板
6:絶縁部材
7:電極基体
8:シャワーヘッド
9:シャワープレート
10:誘電体
11:ガス放出孔
12:成膜ガス供給口
1: Vacuum chamber 2: Substrate holder 3: Electrode 4: Heater 5: Large area substrate 6: Insulating member 7: Electrode substrate 8: Shower head 9: Shower plate 10: Dielectric 11: Gas discharge hole 12: Supply of film forming gas mouth
Claims (22)
前記電極が、金属製電極本体と、前記基板ホルダーに対向する前記金属製電極本体の表面に埋め込まれた複数個の誘電体とで構成され、前記基板ホルダーに対向する前記電極の表面が平坦であり、該表面に埋め込まれる複数個の誘電体の端表面が前記電極の表面と同じ平面内に位置していること
を特徴とするプラズマ処理装置。 A substrate placed on the substrate holder, placed in the vacuum chamber, with a substrate holder and an electrode facing each other, introducing a gas into the vacuum chamber and supplying high-frequency power to the electrode. In a plasma processing apparatus using capacitively coupled glow discharge for performing plasma processing on
The electrode includes a metal electrode body and a plurality of dielectrics embedded in the surface of the metal electrode body facing the substrate holder, and the surface of the electrode facing the substrate holder is flat. A plasma processing apparatus, wherein end surfaces of a plurality of dielectrics embedded in the surface are located in the same plane as the surface of the electrode.
前記電極が、金属製電極本体と、前記基板ホルダーに対向する前記金属製電極本体の表面に埋め込まれた複数個の誘電体とで構成され、前記基板ホルダーに対向する前記電極の表面が平坦であり、該表面に埋め込まれる複数個の誘電体の端表面が前記電極の表面と同じ平面内に位置していること
を特徴とするプラズマCVD装置。 In the vacuum chamber, the substrate holder and the electrode are arranged to face each other, and the film formation gas introduced into the vacuum chamber by introducing high frequency power into the vacuum chamber is converted into plasma, In a plasma CVD apparatus using capacitively coupled glow discharge, which is designed to form a film on a substrate placed on a substrate holder,
The electrode includes a metal electrode body and a plurality of dielectrics embedded in the surface of the metal electrode body facing the substrate holder, and the surface of the electrode facing the substrate holder is flat. A plasma CVD apparatus characterized in that end surfaces of a plurality of dielectrics embedded in the surface are located in the same plane as the surface of the electrode.
高周波電力を供給する電極として、放電に対向する金属製電極本体の表面に複数個の誘電体を埋め込みそれぞれの誘電体の端表面が金属製電極本体の表面と同じ平面内に位置する構造の金属電極を使用し、大面積基板に均一に成膜できるようにしたこと
を特徴とするプラズマ処理方法。 A substrate placed on the substrate holder, placed in the vacuum chamber, with a substrate holder and an electrode facing each other, introducing a gas into the vacuum chamber and supplying high-frequency power to the electrode. In a plasma processing method using capacitively coupled glow discharge for performing plasma processing on
As an electrode for supplying high-frequency power, a metal having a structure in which a plurality of dielectrics are embedded in the surface of the metal electrode body facing the discharge, and the end surfaces of the respective dielectrics are located in the same plane as the surface of the metal electrode body A plasma processing method characterized in that an electrode can be used to uniformly form a film on a large-area substrate.
高周波電力を供給する電極として、放電に対向する金属製電極本体の表面に複数個の誘電体を埋め込みそれぞれの誘電体の端表面が金属製電極本体の表面と同じ平面内に位置する構造の金属電極を使用し、大面積基板に均一に成膜できるようにしたこと
を特徴とするプラズマCVD方法。 Glow discharge by supplying mono- or disilane as a deposition gas and one or more gases of ammonia, nitrogen, argon, dinitrogen monoxide, hydrogen, helium gas as a mixed gas into the vacuum chamber A plasma CVD method in which plasma is formed and a thin film is formed on a substrate. As electrodes for supplying high-frequency power, a plurality of dielectrics are embedded in the surface of a metal electrode body facing a discharge, A plasma CVD method characterized in that a metal electrode having a structure in which an end surface is located in the same plane as a surface of a metal electrode body can be used to uniformly form a film on a large area substrate.
The plasma CVD method according to claim 20 or 21, wherein a thin film transistor is formed on a glass substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148574A JP4672436B2 (en) | 2005-05-20 | 2005-05-20 | Plasma processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148574A JP4672436B2 (en) | 2005-05-20 | 2005-05-20 | Plasma processing equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271548A Division JP2011071544A (en) | 2010-12-06 | 2010-12-06 | Plasma processing method and device, and plasma cvd method and device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324603A true JP2006324603A (en) | 2006-11-30 |
JP4672436B2 JP4672436B2 (en) | 2011-04-20 |
Family
ID=37544026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148574A Active JP4672436B2 (en) | 2005-05-20 | 2005-05-20 | Plasma processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4672436B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010104122A1 (en) * | 2009-03-11 | 2010-09-16 | 株式会社イー・エム・ディー | Plasma processing apparatus |
WO2010104120A1 (en) * | 2009-03-11 | 2010-09-16 | 株式会社イー・エム・ディー | Plasma processing apparatus |
KR101761191B1 (en) * | 2010-03-16 | 2017-07-25 | 도쿄엘렉트론가부시키가이샤 | Electrode and plasma processing apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363552A (en) * | 2003-02-03 | 2004-12-24 | Okutekku:Kk | Plasma treatment apparatus, electrode plate for plasma treatment apparatus and electrode plate manufacturing method |
JP2005019508A (en) * | 2003-06-24 | 2005-01-20 | Hitachi High-Technologies Corp | Plasma processing apparatus and processing method |
-
2005
- 2005-05-20 JP JP2005148574A patent/JP4672436B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363552A (en) * | 2003-02-03 | 2004-12-24 | Okutekku:Kk | Plasma treatment apparatus, electrode plate for plasma treatment apparatus and electrode plate manufacturing method |
JP2005019508A (en) * | 2003-06-24 | 2005-01-20 | Hitachi High-Technologies Corp | Plasma processing apparatus and processing method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010104122A1 (en) * | 2009-03-11 | 2010-09-16 | 株式会社イー・エム・ディー | Plasma processing apparatus |
WO2010104120A1 (en) * | 2009-03-11 | 2010-09-16 | 株式会社イー・エム・ディー | Plasma processing apparatus |
JP2010212105A (en) * | 2009-03-11 | 2010-09-24 | Emd:Kk | Plasma processing device |
JP2010212104A (en) * | 2009-03-11 | 2010-09-24 | Emd:Kk | Plasma processing device |
JP4621287B2 (en) * | 2009-03-11 | 2011-01-26 | 株式会社イー・エム・ディー | Plasma processing equipment |
KR101761191B1 (en) * | 2010-03-16 | 2017-07-25 | 도쿄엘렉트론가부시키가이샤 | Electrode and plasma processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4672436B2 (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10373809B2 (en) | Grooved backing plate for standing wave compensation | |
CN101540277B (en) | Plasma processing apparatus | |
KR20080106413A (en) | Process tuning gas injection from the substrate edge | |
JP2002343787A (en) | Plasma treatment equipment and its cleaning method | |
CN1460288A (en) | Device and method for plasma processing and slow-wave plate | |
CN111354672B (en) | Electrostatic chuck and plasma processing apparatus | |
US7927455B2 (en) | Plasma processing apparatus | |
JP5377749B2 (en) | Plasma generator | |
JP2007027086A (en) | Inductively coupled plasma processing apparatus | |
JP4672436B2 (en) | Plasma processing equipment | |
JP2011071544A (en) | Plasma processing method and device, and plasma cvd method and device | |
KR102224586B1 (en) | Coating material for processing chambers | |
JP5329796B2 (en) | Plasma processing equipment | |
JP3417328B2 (en) | Plasma processing method and apparatus | |
JP4778700B2 (en) | Plasma CVD method and apparatus | |
JP4194466B2 (en) | Plasma process apparatus and electronic device manufacturing method using the same | |
WO2009116579A1 (en) | Plasma processing method and plasma processing apparatus | |
JP2013131475A (en) | Plasma processing apparatus and semiconductor device | |
JP2006049640A (en) | Plasma process device and method for manufacturing liquid crystal display apparatus using the same | |
TWI856290B (en) | Plasma processing device, lower electrode assembly and forming method thereof | |
US12136538B2 (en) | Deposition chamber system diffuser with increased power efficiency | |
JP2005353636A (en) | Plasma processing apparatus | |
JP2630089B2 (en) | Microwave plasma processing equipment | |
CN1700427A (en) | Device and method for plasma processing, and slow-wave plate | |
JP2005116740A (en) | Plasma processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4672436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |