Nothing Special   »   [go: up one dir, main page]

JP2006237587A - 半導体装置、電子機器、及び半導体装置の作製方法 - Google Patents

半導体装置、電子機器、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2006237587A
JP2006237587A JP2006017052A JP2006017052A JP2006237587A JP 2006237587 A JP2006237587 A JP 2006237587A JP 2006017052 A JP2006017052 A JP 2006017052A JP 2006017052 A JP2006017052 A JP 2006017052A JP 2006237587 A JP2006237587 A JP 2006237587A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
semiconductor device
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006017052A
Other languages
English (en)
Other versions
JP4761981B2 (ja
JP2006237587A5 (ja
Inventor
Toshiyuki Isa
敏行 伊佐
Masafumi Morisue
将文 森末
Ikuko Kawamata
郁子 川俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006017052A priority Critical patent/JP4761981B2/ja
Publication of JP2006237587A publication Critical patent/JP2006237587A/ja
Publication of JP2006237587A5 publication Critical patent/JP2006237587A5/ja
Application granted granted Critical
Publication of JP4761981B2 publication Critical patent/JP4761981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な半導体装置、表示装置及びその作製技術を提供することを目的とする。また、それらの半導体装置、表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により、第1の線上に中心を有する第1の液滴を吐出し、複数の液滴の第2の吐出工程により、第1の液滴の間に、第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴を吐出することにより、側端部が連続した波状形状である導電層を形成する。
【選択図】図1

Description

本発明は、印刷法を用いた半導体装置、電子機器、及び半導体装置の作製方法に関する。
薄膜トランジスタ(以下、「TFT」とも記す。)及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。
従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている(例えば、特許文献1参照。)。
特開平11−251259号公報
本発明は、TFT及びそれを用いる電子回路並びにTFTによって形成される表示装置、半導体装置の製造工程においてフォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、一辺が1メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
また、本発明は、それらの半導体装置、表示装置を構成する配線等の構成物を、複雑、微細な形状で形成できる技術を提供することも目的とする。
本発明では、導電層、または導電層を形成する際のマスク層などを液状の組成物を、ぬれ性を制御された被形成領域に、数回にわけて付着させた後、焼成、乾燥等によって固化させて導電層や絶縁層を形成する。組成物を数回にわけて吐出すると、液滴の凝集などが生じず断線のない安定したパターン形状となる。このように形成する導電層、絶縁層の形状は、後から吐出された液滴が形成領域のぬれ性の違いにより着弾位置に留まらず、ぬれ性の高い領域に移動し、連続する導電層、又は絶縁層となって安定する。
本発明では、前述のように連続した導電層を複数回の吐出工程によって形成する。第1の吐出工程によって、導電性材料を含む組成物の液滴は被形成領域に付着し、島状の第1の導電層を線上に一定間隔で形成する。第1の導電層は液滴の形状を反映したほぼ円状であり、それらの中心は直線の第1の中心線上に存在する。次に、第1の導電層間を埋め、第1の導電層間を接続するように第2の吐出工程を行う。第2の吐出工程においても組成物の液滴を第2の導電層を形成するために線上に一定間隔で吐出する。この時、第2の吐出工程によって吐出する液滴の中心が、先ほどの第1の中心線上と重ならないように(一致しないように)、ずらして吐出する。よって、第2の吐出工程における液滴の中心を結ぶ線である第2の中心線は、第1の中心線と一定間隔を有して平行である。
第1の吐出工程における液滴の第1の中心線と、第2の吐出工程における液滴の第2の中心線とが一定間隔を有して平行にずれているので、形成される導電層は、側端部に連続的して繰り返される波状パターンを有し、左右に蛇行する導電層となる。よって上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。
また、本発明で形成する導電層(配線)又は絶縁層は、側端部だけでなく膜厚方向にも膜厚が異なる部分を有し、表面には液滴の形状を反映した凹凸形状を有する。これは導電性材料又は絶縁性材料を含む液状の組成物を吐出した後、乾燥や焼成によって固化して導電層を形成するためである。これは本発明を用いて形成するマスク層であっても同様であり、膜厚が異なる部分を有し表面に凹凸形状を有するマスク層となる。よってそのようなマスク層を用いて加工される導電層又は絶縁層もマスク層の形状を反映する。またその表面の凹凸形状の形状や大きさは、液状の組成物の粘度や溶媒を除去し固化する際の乾燥工程などによって異なる。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層や、プロセッサ回路を有するチップ(以下、プロセッサチップともいう)などの半導体装置を作製することができる。
本発明は表示機能を有する装置である表示装置にも用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス(以下「EL」ともいう。)と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とTFTとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。
本発明の半導体装置の一は、連続した波状形状の側端部を有する配線を有し、配線は有機材料を含む。
本発明の半導体装置の一は、左右に蛇行している配線を有し、配線は有機材料を含む。
本発明の半導体装置の一は、周期的なうねり形状の側端部を有する配線を有し、配線は有機材料を含む。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は連続した波状形状の側端部を有する。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は左右に蛇行している。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ゲート電極層は周期的なうねり形状の側端部を有する。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は連続した波状形状の側端部を有する。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は左右に蛇行している。
本発明の半導体装置の一は、ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、ソース電極層及びドレイン電極層は周期的なうねり形状の側端部を有する。
本発明の半導体装置の一は、基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により吐出された基板面内の第1の線上に中心を有する第1の液滴と、複数の液滴の第2の吐出工程により第1の液滴の間に吐出された第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴とにより形成された配線を有し、配線は有機材料を含む。
本発明の半導体装置の作製方法の一は、基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により、基板面内の第1の線上に中心を有するように第1の液滴を吐出し、複数の液滴の第2の吐出工程により、第1の液滴の間に、第1の線と一定の間隔を有する第2の線上に中心を有するように第2の液滴を吐出することにより形成する。
本発明の半導体装置の作製方法の一は、基板上に、導電膜を形成し、導電膜上にマスク層材料を含む組成物からなる複数の液滴の第1の吐出工程により、基板面内の第1の線上に中心を有するように第1の液滴を吐出し、複数の液滴の第2の吐出工程により、第1の液滴の間に、第1の線と一定の間隔を有する第2の線上に中心を有するように第2の液滴を吐出することによりマスク層を形成し、マスク層を用いて、導電膜を加工し、配線を形成する。
上記本発明の方法によって形成される配線、及びマスク層は、上面より見ると連続した波状形状、または周期的なうねり形状の側端部を有していたり、もしくは蛇行していたりする。
本発明により、半導体装置、表示装置等を構成する配線等の構成物を、所望の形状で安定して形成できる。また。材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の半導体装置及び表示装置を歩留まりよく作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本発明の実施の形態について、図1を用いて説明する。
本発明は、配線層若しくは電極を形成する導電層や、所定のパターンに形成するためのマスク層など半導体装置、表示装置などを作製するために必要な構成物のうち、少なくとも一つ若しくはそれ以上を、選択的に所望な形状に形成可能な方法により形成して、半導体装置、表示装置を作製することを特徴とするものである。本発明において、構成物(パターンともいう)とは、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。選択的に所望なパターンで形成物を形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンに導電層や絶縁層などを形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。また、構成物が所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)、ディスペンサ法、選択的な塗布法なども用いることができる。
本実施の形態は、流動体である構成物形成材料を含む組成物を、液滴として吐出(噴出)し、所望なパターンに形成する方法を用いている。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
液滴吐出法に用いる液滴吐出装置の一態様を図12に示す。液滴吐出手段1403の個々のヘッド1405、ヘッド1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これを撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。撮像手段1404としては、電荷結合素子(CCD)や相補型金属酸化物半導体を利用したイメージセンサなどを用いることができる。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、ヘッド1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。
ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405とヘッド1412のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1405、ヘッド1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層(または絶縁層)においては、スパッタ法などで形成した導電層(または絶縁層)が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
本発明の実施の形態の概念を導電層の形成方法を用いて、図1により説明する。図1は、導電層の上面図である。
図1に示すように、導電層は、基板50上に形成される。よって、導電層の被形成領域である基板50表面は、導電層を形成する導電性材料を含む液状の組成物に対するぬれ性を制御しておく必要がある。ぬれ性の程度は、形成する導電層の線幅やパターン形状によって適宜設定すればよく、以下に示す処理によってぬれ性を制御することができる。本実施の形態において、導電層を形成する際、導電性材料を含む組成物に対する被形成領域の接触角は、好ましくは20度以上、より好ましくは20度以上40度以下である。
固体表面のぬれ性は、表面の状態に影響をうける。液状の組成物に対して、ぬれ性が低い物質を形成するとその表面は液状の組成物に対してぬれ性の低い領域(以下、低ぬれ性領域ともいう)となり、液状の組成物に対して、ぬれ性の高い物質を形成するとその表面は、液状の組成物に対してぬれ性の高い領域(以下、高ぬれ性領域ともいう)となる。本発明において表面のぬれ性を制御するという処理は、液状の組成物の付着領域を、液状の組成物に対して所望の形状の形成物を形成するのに適した状態とすることである。
ぬれ性の程度は接触角の値にも影響する。液状の組成物の接触角が大きい領域はよりぬれ性が低い領域(以下、低ぬれ性領域ともいう)となり、接触角が小さい領域はぬれ性の高い領域(以下、高ぬれ性領域ともいう)となる。接触角が大きいと、流動性を有する液状の組成物は、領域表面上で広がらず、はじかれるので、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。よって、ぬれ性が異なる領域は、表面エネルギーも異なる。ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
まず、ぬれ性は低い物質を形成し、被形成領域表面のぬれ性を低めるように制御する方法を示す。このようなぬれ性が低い物質として、フッ化炭素基(フッ化炭素鎖)を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤は、Rn−Si−X(4−n)(n=1、2、3)の化学式で表される。ここで、Rは、アルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
また、シランカップリング剤の代表例として、Rにフルオロアルキル基を有するフッ素系シランカップリング剤(フルオロアルキルシラン(FAS))を用いることにより、よりぬれ性を低めることができる。FASのRは、(CF)(CF(CH(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下、FASともいう。)が挙げられる。
ぬれ性が低い物質として、シランカップリング剤のRにフッ化炭素鎖を有さず、アルキル基を有す物質も用いることができ、例えば有機シランとしてオクタデシルトリメトキシシラン等を用いることができる。
ぬれ性が低い物質を含む溶液の溶媒としては、n−ペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いる。
また、ぬれ性を低めるように制御し、低ぬれ性領域を形成する組成物の一例として、フッ化炭素(フルオロカーボン)鎖を有する材料(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。
また、無機材料、有機材料にCFプラズマ等による処理を行うと、ぬれ性を低めることができる。例えば、有機材料としてポリビニルアルコール(PVA)のような水溶性樹脂を、HO等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。有機材料(有機樹脂材料)(ポリイミド、アクリル)やシロキサン材料を用いてもよい。なお、シロキサン材料とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
本実施の形態では、FASをスピンコート法により基板50表面に形成し、基板50表面のぬれ性を調整する。このぬれ性は後工程で形成する導電層を構成する液状の導電性材料を含む組成物に対してである。
導電層を形成する際、1回の吐出で形成すると、液滴が凝集してしまいバルジといわれる液だまりが生じ、導電層が断線してしまうことがある。本発明では、導電層を複数回の吐出によって形成する。つまり、第1の吐出工程でお互いの液滴が接しないように被形成領域に点在して導電性材料を含む液状の組成物を付着させる。次に、2回目の吐出による導電性材料を含む組成物によって、第1の吐出工程で吐出した導電性材料の液滴との間を埋め、連続した導電層を形成するのである。第1の吐出工程で吐出した導電性材料を含む組成物は時間が経過しているので、乾燥により固化しているため、第2の吐出工程による導電性材料と凝集することがない。このように導電層を作製すると、細線であろうと安定した導電層を形成することができる。
表面のぬれ性を制御された基板50上に、第1の吐出工程として液滴吐出法を用いて導電性材料を含む組成物の液滴を、線上に吐出し、島状の導電層51a、導電層51b、導電層51c、導電層51d、導電層51eを形成する(図1(A)参照。)。島状の導電層51a、導電層51b、導電層51c、導電層51d、導電層51eは液滴の形状を反映しており、それらの中心を結ぶ線は、第1の中心線Q1−R1である。
次に、第2の吐出工程として、導電性材料を含む組成物の液滴を、その液滴の中心が第1の中心線Q1−R1より間隔dずらした位置にくるように、導電層51a、導電層51b、導電層51c、導電層51d、導電層51eの間に吐出する(図1(B)参照。)。第2の吐出工程で吐出された液滴は、基板50に着弾(付着)直後、導電層52a、導電層52b、導電層52c、導電層52dを形成し、導電層51a、導電層51b、導電層51c、導電層51d、導電層51e間を埋め、連続した導電層53を形成する(図1(C)参照。)。第2の吐出工程により吐出された液滴の中心を結ぶ線は、第2の中心線Q2−R2であり、第1の中心線Q1−R1と一定の間隔dを有し、平行に位置している。
第1の吐出工程と第2の吐出工程とで、吐出する液滴の中心線がずれているので導電層53は、側端部54a及び側端部54bに連続する波状形状を有する左右に蛇行した形状となる。側端部は振幅を有するような波状形状である。蛇行の範囲(導電層の線幅方向の範囲)は、液滴の直径の4倍以下が好ましい。第1の吐出工程により吐出した導電層51a〜51e、及び第2の吐出工程により吐出した導電層52a〜52dの中心を結ぶと、直線ではなく、周期的に左右に折れ曲がる線となる。このように形成された配線である導電層53は、少なくとも一部屈曲した部分を有し、側端部に凹凸を有する。よって上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。本実施の形態では、導電層53の側端部54aの凸部と側端部54bの凹部、側端部54aの凹部と側端部54bの凸部とが、中心線を挟んで対応しているので、導電層53の線幅はほぼ一定となっている。
しかし、導電層53は、線幅が不均一になることもあり得る。第1の吐出工程で吐出した導電性材料を含む組成物が固化した導電層表面と、先ほどのぬれ性を制御した基板50表面とでは、液状の導電性材料を含む組成物に対してぬれ性が異なる。2回目に吐出される液状の導電性材料を含む組成物は、第1の吐出工程による導電層と、基板50表面との両方に跨るように両方へ吐出される。表面のぬれ性に大きく影響を受ける液状の導電性材料を含む組成物の一部は、よりぬれ性の高い第1の吐出工程の吐出によって形成された導電層上に流れ込むように移動する。結果、第1の吐出工程によって形成された領域の導電層の線幅は太くなり、第2の吐出工程によって形成された領域の導電層の線幅は細くなってしまうことがあり得る。このような場合、線幅の不均一な、周期的に線幅が変化している導電層が形成されることもある。
上記のような左右に蛇行する、側端部に波状形状を有する導電層を隣接して形成する場合、凸部同士が隣接すると、凸部におけるその導電層間の間隔は狭くなり、凹部同士が隣接すると、凹部におけるその導電層間の間隔は狭くなるというように、導電層間の間隔にばらつきが生じ、不均一となってしまう可能性がある。また、導電層同士が接触してしまうという形状不良の問題も起こりうる、微細な設計の導電層、絶縁層を、安定した間隔で形成することが困難となる場合もある。
導電層を隣接して形成する例を、図2を用いて説明する。本実施の形態では、図2のようにまず、第1の吐出工程によって導電層61a〜導電層61e、導電層61f〜導電層61jを形成する。このとき、第1の導電層の一部である導電層61a〜導電層61eの液滴の中心と、隣接する第2の導電層の一部である導電層61f〜導電層61jの中心が線幅方向に重ならないようにする。導電層61aの中心と導電層61bの中心との間、好ましくは、導電層61aの中心と導電層61bの中心とを3分割した中央の領域の線幅方向に、導電層61fの中心が位置するようにする。
次に、図2(B)に示すように、第1の吐出工程で形成した導電層61a〜導電層61eの間を埋めるように導電性材料を含む組成物の第2の吐出工程により導電層62a〜導電層62dを形成し、第1の導電層63aを形成する。同様に、導電層61f〜導電層61jの間を埋めるように、導電性材料を含む組成物の第2の吐出工程により導電層62e〜導電層62hを形成し、第2の導電層63bを形成する。図2(B)のように、第1の吐出工程で形成した導電層61a〜導電層61eの中心線、及び導電層61f〜導電層61iの中心線のそれぞれ外側に中心線を有する第2の吐出工程で形成される導電層62a〜導電層62d、及び導電層62e〜導電層62hが形成される。
その後、乾燥、焼成等により固化し、図2(C)のように周期的に、連続した波形形状を有する第1の導電層63aと、第2の導電層63bが形成される。第1の導電層63aと第2の導電層63bとは、本発明の吐出方法により、凸部同士が隣り合わず、ずれて形成される。第1の導電層63aと第2の導電層63bとの間隔は、第1の導電層と、第2の導電層とがそれぞれ有する第1の吐出工程と第2の吐出工程における中心線間の距離の和より狭くすることができる。よって、第1の導電層63aと第2の導電層63bとは狭い間隔であっても安定して形成することができる。また、絶縁性材料を同様に吐出して絶縁層を形成することもできる。均一な間隔で形成することができるので、このように形成されたマスク層を用いると、微細かつ、正確な加工を行うことができる。微細な加工による所望な形状を得られるので、この導電層をソース電極層、ドレイン電極層として用いればチャネル幅を狭くすることができる。従って、高速動作を行うことができる高性能、かつ高信頼性の半導体装置を作製することができる。作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。
本実施の形態では、導電層53、第1の導電層63a、第2の導電層63bの形成を液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、1つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、0.02〜100μm(好適には0.02μm以上30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には0.1pl以上40pl以下、より好ましくは0.1pl以上10pl以下)に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には0.1mm以上1mm以下)程度に設定する。
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料として、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の一種又は複数種の金属の微粒子又は分散性ナノ粒子に相当する。また前記導電性材料には、Cd、Znの金属硫化物、Fe、Ti、Ge、Si、Zr、Baなどの酸化物、ハロゲン化銀の一種又は複数種の微粒子又は分散性ナノ粒子を混合してもよい。また、導電性材料として、透明導電膜として用いられるインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いてもよい。導電性材料は、単一元素、又は複数種の元素の粒子を混合して用いることができる。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン(NiB)を用いるとことができる。
吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれてもよい。特にバインダーに関しては、焼成時にクラックや融着状態のムラが発生するのを防止する働きを持つ。よって、形成される導電層には、有機材料が含まれることがある。含まれる有機材料は、加熱温度、雰囲気、時間により異なる。この有機材料は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂などであり、代表的には、ポリイミド樹脂、アクリル樹脂、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂が挙げられる。
また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン(NiB)がコーティングされ、その周囲に銀がコーティングされている3層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、又は水を用いる。組成物の粘度は20mPa・s以下が好適であり、これは、吐出時に乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、40mN/m以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・sに設定するとよい。
また、導電層は、複数の導電性材料を積層して形成しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学(無電界)めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸して行ってもよいが、基板を斜め(または垂直)に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、大面積の基板であっても工程に用いる装置が小型化できる利点がある。
各ノズルの径や所望の導電層のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物中の導電性材料の粒子は、電解法、アトマイズ法又は湿式還元法等の方法で形成されるものであり、その粒子サイズは、一般的に約0.01〜10μmである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。
液状の組成物を吐出する工程は、減圧下で行ってもよい。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度(℃)で3分間、焼成は200〜550度(℃)で15分間〜60分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には100〜800度(℃)(好ましくは200〜550度(℃))とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO、GdVO等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板を破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
また、液滴吐出法により組成物を吐出し、導電層、絶縁層などを形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状の物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面を平坦化する場合適用することができる。
本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、所望なパターンに安定して良好な形状で形成することができ、信頼性、生産性を向上させることができる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の半導体装置、表示装置を歩留まりよく作製することができる。
(実施の形態2)
本実施の形態では本発明を適用した、表示装置の例を説明する。
図6(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであってRGBを用いたフルカラー表示であれば1024×768×3(RGB)、UXGAであってRGBを用いたフルカラー表示であれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させ、RGBを用いたフルカラー表示であれば1920×1080×3(RGB)とすれば良い。
画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極が走査線と、ソース電極若しくはドレイン電極が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。
図6(A)に示すように、COG(Chip on Glass)方式により、走査線及び信号線へ信号を入力するドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図6(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図6において、ドライバIC2751は、FPC2750と接続している。
また、画素に設けるTFTを、結晶性が高い多結晶(微結晶)半導体で形成する場合には、走査線側駆動回路を基板上に形成することもできる。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、走査線駆動回路と、信号線駆動回路を基板上に一体形成することもできる。
本発明の実施の形態について、図4、図14を用いて説明する。より詳しくは、本発明を適用した、発光素子を有する発光表示装置の作製方法について説明する。図4は表示装置画素部の上面図であり、図4の線A−Bの断面図は、図14(B)に示してある。また、図14(A)は表示装置の上面図であり、図14(B)は、図14(A)における線L−K(I−Jを含む)による断面図である。
基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板100の表面が平坦化されるようにCMP法などによって、研磨しても良い。なお、基板100上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板100からの汚染物質などを遮断する効果がある。
基板100上に、ゲート電極層103及びゲート電極層104を形成する。ゲート電極層103及びゲート電極層104は、CVD法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層103及びゲート電極層104は、Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン(WN)膜とモリブデン(Mo)膜との2層構造としてもよいし、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
ゲート電極層103及びゲート電極層104の形状に加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。
加工のためのマスクは組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成すると加工の工程が簡略化する効果がある。マスクは、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
ゲート電極層103、ゲート電極層104の形成は、導電膜を形成後、マスク層によって所望の形状に加工して形成してもよい。
次に、ゲート電極層103、ゲート電極層104の上にゲート絶縁層114を形成する。ゲート絶縁層114としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜の2層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、3層以上からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やNiB膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
次に半導体層を形成する。一導電性型を有する半導体層は必要に応じて形成すればよい。またn型を有する半導体層を形成し、nチャネル型TFTのNMOS構造、p型を有する半導体層を形成したpチャネル型TFTのPMOS構造、nチャネル型TFTとpチャネル型TFTとのCMOS構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、nチャネル型TFT、pチャネル型TFTを形成することもできる。n型を有する半導体層を形成するかわりに、PHガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。
半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。半導体層は様々な手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜することができる。
SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端化するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。この珪素を含む気体をH、又は、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体層としてフッ素系ガスより形成されるSAS層に水素系ガスより形成されるSAS層を積層してもよい。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。また酸化亜鉛(ZnO)も用いることができ、ZnOを半導体層に用いる場合、ゲート絶縁層をY、Al、TiO、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ITO、Au、Tiなどを用いるとよい。また、ZnOにInやGaなどを添加することもできる。
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、様々な方法(レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等)を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜(例えば非晶質珪素膜)にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質半導体膜の含有水素濃度を1×1020atoms/cm以下にまで放出させ、低減するとよい。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
半導体として、有機半導体材料を用い、印刷法、ディスペンサ法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。
ゲート絶縁層114上に、半導体層105及び半導体層106を形成する。本実施の形態では、半導体層105及び半導体層106として非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素(触媒元素、金属元素とも示す)を添加し、熱処理(550℃〜750℃で3分〜24時間)により結晶化を行う。この半導体層の結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができ、本実施の形態ではニッケルを用いる。
結晶化を促進する元素を結晶性半導体層から除去、又は低減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、n型を付与する不純物元素、p型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。本実施の形態では、ゲッタリングシンクとして機能する不純物元素を含む半導体層として、アルゴンを含む半導体層を形成する。結晶化を促進する元素を含む結晶性半導体層に、アルゴンを含む半導体層を形成し、熱処理(550℃〜750℃で3分〜24時間)を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、アルゴンを含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は低減される。その後、ゲッタリングシンクとなったアルゴンを含む半導体層を除去する。半導体層上に、n型を付与する不純物元素であるリン(P)を含むn型を有する半導体層を形成する。n型を有する半導体層は、ソース領域及びドレイン領域として機能する。本実施の形態では、セミアモルファス半導体を用いてn型を有する半導体層を形成する。以上の工程で形成する半導体層、n型を有する半導体層を所望の形状に加工し、半導体層105、半導体層106、n型を有する半導体層を形成する。半導体層105上のn型を有する半導体層は、後の加工によって、n型を有する半導体層115a、n型を有する半導体層115bとなる。半導体層、n型を有する半導体層の加工に用いるマスク層も液滴吐出法を用いると、側端部に波状形状を有する形状に半導体層の形状も反映される。
レジストやポリイミド等の絶縁体からなるマスクを液滴吐出法を用いて形成し、そのマスクを用いて、エッチング加工によりゲート絶縁層114の一部に貫通孔を形成して、その下層側に配置されているゲート電極層104の一部を露出させる。エッチング加工はプラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NF、Cl、BCl、などのフッ素系又は塩素系のガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
貫通孔を形成するための加工に用いるマスクも組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成すると加工の工程が簡略化する効果がある。マスクは、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
また、本実施の形態で、所望の形状への加工を行うためのマスクを液滴吐出法によって形成する際、前処理として、被形成領域のぬれ性を制御することが好ましい。ぬれ性と、吐出時の液滴径を制御することによって、所望な形状(線幅など)に安定して形成することができる。この工程は、液状材料を用いる場合、あらゆる形成物(絶縁層、導電層、マスク層、配線層など)の前処理として適用することができる。
n型を有する半導体層上に、ソース電極層又はドレイン電極層107、ソース電極層又はドレイン電極層108、電極層109、ソース電極層又はドレイン電極層110、ソース電極層又はドレイン電極層111を形成する。
本実施の形態では、電源線112a、電源線112b、電源線112cに本発明を適用する。電源線112a、電源線112b、電源線112cを実施の形態1で示した方法を用い液滴吐出法により作製し、左右に蛇行するような形状とする。第1の吐出工程で吐出する液滴の中心線と、第2の吐出工程で吐出する液滴の中心線を線幅方向にずらして形成するためである。このような蛇行した形状の電源線であると、直線形状の電源線よりも、大きな電流を流すことができるため、より大きな電力を供給することができる。
電源線112a、電源線112b、電源線112cを形成する前に、被形成領域のぬれ性の制御を行うために形成した物質は、電源線形成後に、残存する物質を残してもよいし、不必要な部分は除去してしまってもよい。除去は、酸素等によるアッシング、エッチングなどにより除去すればいい。その電源線112a、電源線112b、電源線112cをマスクとして用いることもできる。
ソース電極層又はドレイン電極層107、ソース電極層又はドレイン電極層108、電極層109、ソース電極層又はドレイン電極層110、ソース電極層又はドレイン電極層111を形成した後、半導体層、n型を有する半導体層を所望の形状に加工する。本実施の形態では、液滴吐出法によりマスクを形成し加工を行うが、ソース電極層及びドレイン電極層をマスクとして、半導体層、n型を有する半導体層をエッチングにより加工してもよい。
ソース電極層又はドレイン電極層及び電源線を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)、Mo(モリブデン)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
ゲート絶縁層114に形成した貫通孔において、ソース電極層又はドレイン電極層108とゲート電極層104とを電気的に接続させる。電極層109は容量素子を形成する。
液滴吐出法を組み合わせることで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。本発明により、配線等が、小型化、薄膜化により密集、複雑に配置される設計であっても、安定して形成することができる。
続いて、ゲート絶縁層114上に、第1の電極層113を形成する。発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。第1の電極層113は、基板100側から光を放射する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(indium zinc oxide))、酸化亜鉛(ZnO)、ZnOにガリウム(Ga)をドープしたもの、酸化スズ(SnO)などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。
また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で形成した酸化珪素を含む酸化インジウムスズを用いる。この他、ZnOにガリウム(Ga)をドープした導電性材料、酸化珪素を含み酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたインジウム亜鉛酸化物(IZO(indium zinc oxide))膜を用いても良い。スパッタリング法で第1の電極層113を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第1の電極層113は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ITOと酸化珪素から構成されるITSOを用いて形成する。
第1の電極層113は、ソース電極層又はドレイン電極層111の形成前に、ゲート絶縁層114上に選択的に形成することもできる。この場合、本実施の形態とはソース電極層又はドレイン電極層111と、第1の電極層113の接続構造が、第1の電極層の上にソース電極層又はドレイン電極層111が積層する構造となる。第1の電極層113をソース電極層又はドレイン電極層111より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、CMPなどの研磨処理も十分に行えるので平坦性よく形成できる。
また、ソース電極層又はドレイン電極層111上に層間絶縁層となる絶縁層を形成し、配線層によって、第1の電極層113と電気的に接続する構造を用いてもよい。この場合、開口部(コンタクトホール)を絶縁層を除去して形成するのではなく、絶縁層に対してぬれ性が低い物質をソース電極層又はドレイン電極層111上に形成することもできる。その後、絶縁層を含む組成物を塗布法などで塗布すると、ぬれ性が低い物質の形成されている領域を除いた領域に絶縁層は形成される。
加熱、乾燥等によって絶縁層を固化して形成した後、ぬれ性が低い物質を除去し、開口部を形成する。この開口部を埋めるように配線層を形成し、この配線層に接するように第1の電極層113を形成する。この方法を用いると、エッチングによる開口部の形成が必要ないので工程が簡略化する効果がある。
また、発光した光を基板100側とは反対側に放射させる構造とする場合、上面放射型のEL表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を第1の電極層113に用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第1の電極層113を形成しても良い。
第1の電極層113は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層113の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
以上の工程により、基板100上にボトムゲート型のTFTと第1の電極層113が接続された表示パネル用のTFT基板が完成する。また本実施の形態のTFTは逆スタガ型である。
次に、絶縁層121(隔壁、土手とも呼ばれる)を選択的に形成する。絶縁層121は、第1の電極層113上に開口部を有するように形成する。本実施の形態では、絶縁層121を全面に形成し、レジスト等のマスクによって、エッチングし所望の形状に加工する。絶縁層121を、直接選択的に形成できる液滴吐出法、印刷法、ディスペンサ法などを用いて形成する場合は、エッチングによる加工は必ずしも必要はない。また絶縁層121も本発明の前処理によって、所望の形状に形成できる。
絶縁層121は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層121は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層122、第2の電極層123の被覆性が向上する。
また、液滴吐出法により、絶縁層121を組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面を平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。
表示パネル用のTFT基板である基板100の上に、発光素子を形成する。
電界発光層122を形成する前に、大気圧中で200℃の熱処理を行い第1の電極層113、絶縁層121中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに電界発光層122を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
電界発光層122として、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色(R)、緑色(G)、青色(B)の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき(低分子または高分子材料など)、この場合マスクを用いずとも、RGBの塗り分けを行うことができるため好ましい。電界発光層122上に第2の電極層123を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する。発光は、全て一重項励起状態から基底状態に戻る際の発光(蛍光)であっても、全て三重項励起状態から基底状態に戻る際の発光(リン光)でもよいし、一色が蛍光(又はリン光)あとの2色がリン光(又は蛍光)というように組み合わせでも良い。Rのみにリン光を用いて、G、Bに蛍光を用いてもよい。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq)膜を設けた積層構造としてもよい。Alqにキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
但し、以上の例は電界発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。電界発光層の材料としては、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料などが用いることができる。発光層、電荷輸送層または電荷注入層を自由に組み合わせて電界発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施の形態では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造としても良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。
図示しないが、第2の電極層123を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設ける保護膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素(SiN)、酸化珪素(SiO)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)を含む絶縁膜、又は該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜(CN)、窒化珪素(SiN)のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シロキサン材料を用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。
図14(B)に示すように、シール材136を形成し、封止基板140を用いて封止する。その後、ゲート電極層103と電気的に接続して形成されるゲート配線層に、フレキシブル配線基板を接続し、外部との電気的な接続をしても良い。これは、ソース電極層又はドレイン電極層107と電気的に接続して形成されるソース配線層も同様である。
素子を有する基板100と封止基板140の間には充填剤135を封入して封止する。充填剤の封入には、液晶材料と同様に滴下法を用いることもできる。充填剤135の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。乾燥剤の設置場所は、封止基板140側でも、素子を有する基板100側でもよく、シール材136が形成される領域に基板に凹部を形成して設置してもよい。また、封止基板140の駆動回路領域や配線領域など表示に寄与しない領域に対応する場所に設置すると、乾燥剤が不透明な物質であっても開口率を低下させることがない。充填剤135に吸湿性の材料を含むように形成し、乾燥剤の機能を持たせても良い。以上により、発光素子を用いた表示機能を有する表示装置が完成する(図14参照。)。
また、表示装置内部と外部を電気的に接続するための端子電極層137に、異方性導電膜138によってFPC139を接着し、端子電極層137とFPC139を電気的に接続する。
図14(A)に、表示装置の上面図を示す。図14(A)で示すように、画素領域150、走査線駆動領域151a、走査線駆動領域151b、接続領域153が、シール材136によって、基板100と封止基板140との間に封止され、基板100上にICドライバによって形成された信号線駆動回路152が設けられている。駆動回路領域には、薄膜トランジスタ133、薄膜トランジスタ134、画素領域には、薄膜トランジスタ101、薄膜トランジスタ102がそれぞれ設けられている。
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側から光を放射させる場合カバー材は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子から放射される光を妨げないように、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との間の空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
本実施の形態では、スイッチングTFTはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。
また、本発明を薄膜トランジスタに適用することもできる。実施の形態1で作製したような蛇行する導電層を用いて薄膜トランジスタを作製する例を図16に示す。図16(A)は、ゲート電極層401、半導体層402、ソース電極層又はドレイン電極層403a、ソース電極層又はドレイン電極層403bを有する薄膜トランジスタである。図16(A)の薄膜トランジスタにおいて、ゲート電極層401に本発明を用いており、ゲート電極層401は側端部が連続した波状形状である導電層となっている。また。図16(B)は、ゲート電極層411、半導体層412、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bを有する薄膜トランジスタである。図16(B)の薄膜トランジスタにおいて、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bに本発明を用いており、ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bは側端部が連続した波状形状である導電層となっている。ソース電極層又はドレイン電極層413a、ソース電極層又はドレイン電極層413bは一定の間隔を有して安定して形成されている。そのほか、必要とする薄膜トランジスタの特性、形状に応じて、半導体層、又は一方のソース電極層又はドレイン電極層のみに本発明を適用することもできる。
以上示したように、本実施の形態では、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。
本発明により、必要な機能を有する所望なパターンを微細な加工で安定して形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。
(実施の形態3)
本発明の実施の形態について、図3、図13を用いて説明する。より詳しくは、本発明を適用した、表示装置の作製方法について説明する。図3は表示装置画素部の上面図であり、図13(B)は、図3における線E−Fによる断面図である。図13(A)も表示装置の上面図であり、図13(B)は、図13(A)における線O−P(U−Wを含む)による断面図である。なお本実施の形態では、表示素子として液晶材料を用いた液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
基板200は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。なお、基板200上に、絶縁層を形成してもよい。絶縁層は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板200からの汚染物質などを遮断する効果がある。
基板200上に、ゲート電極層202を形成する。また、容量配線層203a、容量配線層203b、容量配線層203cを、本発明を用いた蛇行する導電層で形成する。ゲート電極層202は、CVD法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層202、容量配線層203a、容量配線層203b、容量配線層203cの材料は、Ag、Au、Ni、Pt、Pd、Ir、Rh、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン(WN)膜とモリブデン(Mo)膜との2層構造としてもよいし、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。
本実施の形態では、導電膜上に液滴吐出法を用いてマスク層を形成し、導電膜を所望の形状に加工し、容量配線層203a、容量配線層203b、容量配線層203cを形成する。よって実施の形態1で示したように、蛇行する形状のマスク層を形成する。導電膜表面のマスク層形成材料を含む組成物に対するぬれ性を制御する。マスク層形成材料に対する被形成領域の接触角は、好ましくは20度以上、より好ましくは20度以上40度以下である。本実施の形態では、フッ化炭素鎖を含む物質、あるいはシランカップリング剤を含む物質を形成し、マスク層形成領域のぬれ性を制御する。
マスク層形成材料を含む組成物を、液滴吐出装置によって、液滴の中心線をずらして2段階に分けて吐出し、蛇行する形状のマスク層を形成する。マスク層を用いて導電膜を所望の形状に加工し、容量配線層203a、容量配線層203b、容量配線層203cを形成する。蛇行する形状の容量配線層により、より多く容量を得ることができる。また作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。よって本実施の形態における容量配線層は、上面より見ると、ジグザグとした配線(導電層)のようであり、少なくとも一部が曲がっており側端部に左右にうねうねとしたうねり形状を有するように見える。
本実施の形態では、容量配線層203a、容量配線層203b、容量配線層203cを形成後、マスク層を除去した後、紫外光を照射し、フッ化炭素鎖を含む物質、あるいはシランカップリング剤を含む物質を分解し、除去する。
ゲート絶縁層208を形成し、半導体層204、n型を有する半導体層209a、n型を有する半導体層209b、ソース電極層又はドレイン電極層205、ソース電極層又はドレイン電極層206を形成し、薄膜トランジスタ201を作製する。
ソース電極層又はドレイン電極層206に接続して画素電極層207を形成する。画素電極層207は、実施の形態2の第1の電極層113と同様な材料を用いることができ、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO)などを含む組成物により所定のパターンに形成し、焼成によって形成しても良い。
次に、画素電極層207及び薄膜トランジスタ201を覆うように、印刷法、ディスペンサ法、スピンコート法により、配向膜と呼ばれる絶縁層261を形成する。なお、絶縁層261は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビングを行う。続いて、シール材282を液滴吐出法により画素を形成した周辺の領域に形成する。
その後、配向膜として機能する絶縁層263、カラーフィルタとして機能する着色層264、対向電極として機能する導電体層265、偏光板267が設けられた対向基板266とTFTを有する基板200とをスペーサ281を介して貼り合わせ、その空隙に液晶層262を設けることにより液晶表示装置を作製することができる。また基板200のTFTを有していない側にも偏光板268を形成する。シール材にはフィラーが混入されていても良く、さらに対向基板266には、遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板266を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。
スペーサは数μmの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これを所望の形状に加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。
以上の工程で形成された表示装置内部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、CF、NF、CHFから選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。
続いて、画素部と電気的に接続されている端子電極層287に、異方性導電体層285を介して、接続用の配線基板であるFPC286を設ける(図13(B)参照。)。FPC286は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。
図13(A)に、液晶表示装置の上面図を示す。図13(A)で示すように、画素領域290、走査線駆動領域291a、走査線駆動領域291bが、シール材282によって、基板200と対向基板280との間に封止され、基板200上にICドライバによって形成された信号線駆動回路292が設けられている。駆動領域には薄膜トランジスタ283及び薄膜トランジスタ284を有する駆動回路が設けられている。
本実施の形態における周辺駆動回路は、薄膜トランジスタ283はnチャネル型薄膜トランジスタであり、薄膜トランジスタ284は、pチャネル型薄膜トランジスタであり、薄膜トランジスタ283及び薄膜トランジスタ284で構成されるCMOSの回路が設けられている。
本実施の形態では、駆動回路領域において、CMOS構成を用いてインバーターとして機能させている。PMOSのみ、NMOSの構成の場合においては、一部のTFTのゲート電極層とソース電極層又はドレイン電極層とを接続させる。
本実施の形態では、スイッチングTFTはシングルゲート構造としたが、ダブルゲート構造でもよく、より複数のマルチゲート構造でもよい。また半導体をSASや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と重畳する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。
以上示したように、本実施の形態では、液滴吐出法を用いて基板上に直接的に各種の導電層、絶縁層を形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。
本発明により、必要な機能を有する所望な導電層、絶縁層を微細な加工で安定して形成できる。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。
(実施の形態4)
本実施の形態では、本発明を適用したIPS(In−Plane−Switching)モードの液晶表示装置の例を示す。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、MVA(Multi−domain Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCBモードなどを用いることができる。
IPSモードは、液晶分子を基板に対してほぼ平行に配向させ、基板面に平行な電界を発生させることにより液晶分子を基板面内で回転させるため視野角特性が優れている。本実施の形態の液晶表示装置の上面図を図8に示す。
図8の液晶表示装置は、ゲート電極層401、共通電極層402a、共通電極層402b、共通電極層402c、半導体層403、ソース電極層又はドレイン電極層404a、ソース電極層又はドレイン電極層404b、薄膜トランジスタ405、画素電極層406a、画素電極層406b、画素電極層406cを有している。
共通電極層402a、共通電極層402b、共通電極層402cは連続的に形成され、画素電極層406a、画素電極層406b、画素電極層406cも連続的に形成されている。本実施の形態は、共通電極層及び画素電極層に、本発明を用いている。よって、共通電極層402a、共通電極層402b、共通電極層402c、画素電極層406a、画素電極層406b、画素電極層406cを実施の形態1で示したように液滴吐出法により形成し、側端部に連続的な波状形状を有する形状となっている。
側端部に連続的な波状形状を有する形状であると、屈曲点の上下方向で発生する電界の方向が異なり、そのため液晶分子の回転する方向が異なる。よって、視野角特性が向上する。本実施の形態の共通電極層及び画素電極層の波状形状は、微細な加工で作製することができる。よって視野角特性の向上により効果的である。また、材料のロスも少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。
(実施の形態5)
本発明を用いた保護回路の一例について説明する。
図6で示すように、外部回路と内部回路の間に保護回路2713を形成することができる。保護回路は、TFT、ダイオード、抵抗素子及び容量素子等から選択された1つ又は複数の素子によって構成されるものであり、保護回路を設けることで電位の急激な変動を防いで、素子の破壊又は損傷を防ぐことができ、信頼性が向上する。
本実施の形態で作製する保護回路は、本発明を用いて配線層の一部を、蛇行する形状に形成する。本実施の形態で作製される保護回路の配線層の例を、図7を用いて説明する。
図7(A)、(B)、(C)は実施の形態1で作製したように、曲がりくねり、蛇行した配線層となっている。図7(A)の配線層301a、配線層301b、配線層301c、配線層301dは蛇行した形状になっており、実施の形態1で示した様に一定の間隔を有して隣接する。
図7(B)、(C)は、配線層311、配線層321自体も、周辺に凹凸を有し、蛇行するような形状であり、なおかつ、矩形である。配線層を矩形に設けると、配線層間で容量を形成する。容量の大きさは、図7(B)、図7(C)で示すように、配線層間の間隔を適宜制御することで決定することができる。
このように蛇行する形状、配線層が折れ曲がるように矩形であると、配線層の抵抗を高くすることができ、保護回路としての機能を果たす。静電気をブロックして静電破壊などの半導体装置への不良を防止することができる。保護回路は、本実施の形態に限定されず、TFTや容量、ダイオードなども適宜組み合わせて用いればよい。保護回路により、半導体装置の信頼性はさらに向上する。
本実施の形態は、実施の形態1乃至4とそれぞれ組み合わせて用いることが可能である。
(実施の形態6)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。実施の形態3で示した、液晶を用いる液晶表示モジュール、実施の形態2で示したEL素子を用いるEL表示モジュールを、図9(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。EL表示モジュールを用いると、ELテレビジョン装置を、液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
筐体2001に表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。
また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。
図9(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、表示部2011、操作部であるリモコン装置2012、スピーカー部2013等を含む。本発明は、表示部2011の作製に適用される。図9(B)のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
(実施の形態7)
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの例を図10に示す。
図10(A)は、パーソナルコンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。本発明は、表示部2103の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
図10(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示するが、本発明は、これら表示部A2203、表示部B2204の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
図10(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。本発明により作製される表示装置を表示部2304に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。
図10(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、操作キー2409等を含む。本発明は、表示部2402に適用することができる。本発明により作製される表示装置を表示部2402に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態8)
本実施の形態では、無線チップ、無線タグ、無線IC、RFID、ICタグなどプロセッサ回路を有するチップにおいて、無線によるデータの受信や送信、又は双方向で送受信をするためのアンテナに本発明の導電層を用いる例を示す。
図5(A)に、本発明の半導体装置の一つであるプロセッサ回路を有するチップの一形態を、斜視図で示す。集積回路として、いろいろな信号処理機能を有する集合体であるプロセッサ、プロセッサをシステムとして有するシステムプロセッサを用いることができる。1101は集積回路、1105はアンテナに相当し、アンテナ1105は集積回路1101に接続されている。1103はカバー材としても機能する支持体、1104はカバー材に相当する。集積回路1101及びアンテナ1105は、支持体1103上に形成されており、カバー材1104は集積回路1101及びアンテナ1105を覆うように支持体1103と重なっている。なおカバー材1104は必ずしも用いる必要はないが、集積回路1101及びアンテナ1105をカバー材1104で覆うことで、プロセッサ回路を有するチップの機械的強度を高めることができる。
集積回路1101に用いられる半導体素子は、薄膜トランジスタ、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
集積回路1101は、上部、又は支持体1103と集積回路1101との間に、保護膜を設けることにより、集積回路1101が水分などに汚染されることなく、信頼性を向上させたプロセッサ回路を有するチップを提供することができる。保護膜としては、窒化珪素膜等のバリア機能をもつ膜を用いるとよい。
アンテナ1105における領域1102を拡大した上面図を図5(B)に示す。領域1102には、アンテナ1105a、アンテナ1105b、アンテナ1105c、アンテナ1105dが隣接するように設けられている。これらのアンテナ1105は、実施の形態1で示した方法を用い液滴吐出法により作製し、左右に蛇行するような形状となっている。一段階目に吐出する液滴の中心線と、2段階目に吐出する液滴の中心線を線幅方向にずらして形成するためである。隣接するアンテナ1105a、アンテナ1105b、アンテナ1105c、アンテナ1105dは、実施の形態1で示した様に、均一な間隔に、所望な形状で安定して形成することができる。このように形成されたアンテナ1105は、形状不良による電気的特性不良などが生じず信頼性が高い半導体装置を作製することができる。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
アンテナの特性は、アンテナの形態に依存する。アンテナがリーダライタで共振したときに発生する起電力は、アンテナのコイルの周波数、巻数、面積等に依存し、起電力が高い時の周波数である共振周波数は、コイルのインダクタンス、容量に依存する。そしてコイルのインダクタンスは、コイルの大きさ、形状、巻き数、隣接するコイル間の距離など、コイルの形態に依存するからである。本発明を用いると、アンテナの形状を、より微細に加工できるため、アンテナの形状の自由度、選択性が向上する。よって、より、要求される機能に合わせた特性を有する半導体装置を作製することができる。
本実施の形態では、集積回路と、集積回路の層間絶縁膜上に形成されたアンテナとを有する積層体を異なるカバー材で接着した例を示したが、これに限定されず、アンテナが形成されたカバー材と集積回路とを接着材で固定しても良い。このとき、異方性導電接着剤又は異方性導電フィルムを用いて、UV処理又は超音波処理を行うことで集積回路とアンテナとを接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。また、アンテナはプロセッサ回路を有するチップのサイズと必ずしも同等である必要はなく、より大きくてもよいし小さくてもよく適宜設定すればよい。また、信号の送受信は、無線などの電磁波、光などを用いることができる。
集積回路を支持体に直接形成し、カバー膜として窒化珪素等の緻密な膜で覆う構造としてもよく、剥離プロセスによって、集積回路を形成し、支持体とカバー材に接着する構造でもよい。支持体、カバー材は、プラスチック、有機樹脂、紙、繊維、カーボングラファイト等可とう性を有する材料を用いることができる。カバー材に生分解性樹脂を用いることにより、バクテリア等に分解され土壌に還元される。また、さらに、本実施の形態の集積回路は、シリコン、アルミニウム、酸素、窒素等で形成されているため、無公害性のプロセッサ回路を有するチップを形成することが可能である。また、カバー材に紙、繊維、カーボングラファイト等の焼却無公害素材を用いることにより、使用済みプロセッサ回路を有するチップの焼却、又は裁断することが可能である。また、これらの材料を用いたプロセッサ回路を有するチップは、焼却しても有毒ガスを発生しないため、無公害である。
剥離プロセスによって形成された集積回路を支持体、カバー材に接着する場合、支持体、カバー材に挟まれた集積回路の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように形成するとよい。また、支持体、カバー材を重ねたときの厚さをdとしたとき、支持体、カバー材の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。また、支持体1103、第2のカバー材の厚さは10μm〜200μmであることが望ましい。さらに、集積回路1101の面積は5mm角(25mm)以下であり、望ましくは0.3mm角〜4mm角(0.09mm〜16mm)の面積を有するとよい。支持体1103、カバー材は、有機樹脂材料で形成すると、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した集積回路であると、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、集積回路と、支持体、カバー材とは空隙がないように、密着させることができるため、完成したプロセッサ回路を有するチップ自体も折り曲げに対して強い特性を有する。このような支持体、カバー材で囲われた集積回路は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
本実施の形態は、上記の実施の形態1乃至8のいずれとも自由に組み合わせることができる。
(実施の形態9)
実施の形態8で示したように、本発明を用いてプロセッサ回路を有するチップ(無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ90を設けることができる(図11(A)参照)。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ91を設けることができる(図11(B)参照)。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ97を設けることができる(図11(C)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ93を設けることができる(図11(D)参照)。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ94を設けることができる(図11(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指、プロセッサ回路を有するチップ95を設けることができる(図11(F)参照)。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ96を設けることができる(図11(G)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にプロセッサ回路を有するチップを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にプロセッサ回路を有するチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にプロセッサ回路を有するチップを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。プロセッサ回路を有するチップの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
また、本発明より形成することが可能なプロセッサ回路を有するチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるプロセッサ回路を有するチップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。
本実施例では、ぬれ性が制御された表面を有する基板上に、本発明を用いてマスク層を作製した例を示す。
基板上に、加工される導電膜を2層積層し、その上にマスク層を形成した。導電膜を加工によって、2つの並列する導電層を形成することを想定し、マスク層を所望とする導電層の形状に作製する。
基板としてガラス基板を用い、TaNからなる第1の導電膜、Wからなる第2の導電膜を積層した。第2の導電膜上にFASを塗布法により形成し、マスク層の被形成領域のぬれ性を制御した。このぬれ性を制御された第2の導電膜表面に、液滴吐出法を用いてマスク層形成材料を含む液状の組成物を吐出した。基板は加熱しており、加熱温度は45度(℃)であった。マスク層形成材料を含む組成物の主成分は、ポリイミドであり、溶媒としてサーフロン、エチレングリコール−n−モノブチルエーテルを混合した。液滴の被形成領域に付着直後の液滴径は70μmであり、液滴のオーバーラップ(重なり)は20μmであった。作製されたマスク層の光学顕微鏡写真を図15(A)に示す。図15(A)に示すように、マスク層83とマスク層84が隣接して形成されている。
液滴の吐出方法について図15(B)を用いて詳しく述べる。図15(B)は模式図であり、形成されたマスク層と、被形成領域への液滴の付着直後の形状を模式的に図示してある。液滴の吐出は大きく分けて4段階で行われ、各段階の吐出によって付着した液滴は模式図の横に示すように、1段階目は左斜めの斜線が入った円形、2段階目は右斜めの斜線が入った円形、3段階目は一点鎖線で示された円形、4段階目は点線で示された円形となっている。また線85は1段階目に吐出された液滴の中心結んだ線を示し、線86は2段階目に吐出された液滴の中心結んだ線を示し、線87は3段階目に吐出された液滴の中心結んだ線を示し、線88は4段階目に吐出された液滴の中心結んだ線を示している。
各段階目ともに、同一段階で吐出する液滴同士は接しないように吐出される。本実施例では、同一段階で吐出する液滴の間隔は100μmである。また、3段階目、4段階目の吐出は、1段階目、2段階目で吐出された液滴間の中央に対応する各線87、線88上に、液滴の中心が位置するように吐出した。
マスク層83、マスク層84とも一回の吐出により連続したマスク層が形成されるのではなく、2段階の吐出工程により連続したマスク層として形成される。本実施例では、マスク層83は、1段階目と3段階目の吐出工程によって形成され、マスク層84は2段階目と4段階目の吐出工程によって形成される。1段階目の吐出工程によって吐出される液滴は、線85上に中心を有し、3段階目の吐出工程によって吐出される液滴は、線87上に中心を有して吐出される。同様に2段階目の吐出工程によって吐出される液滴は、線86上に中心を有し、4段階目の吐出工程によって吐出される液滴は、線88上に中心を有して吐出される。1段階目と3段階目の吐出する液滴の中心を結ぶ線85と線87とは一定の15μmの間隔を有しており、線86と線88とも、間隔を15μm有している。よって、液滴の中心線がずれているのでマスク層83及びマスク層84は、側端部に連続する波状形状を有する蛇行した形状となる。
本実施例では、隣り合うマスク層を形成する際、まず線85及び線86上に液滴の中心が位置するように液滴を吐出し、次に線85及び86から線幅方向にずれた場所にそれぞれ位置する線87及び線88上に液滴の中心が位置するように液滴を吐出している。よって、マスク層83、マスク層84が有する側端部の波状形状の凸部、凹部の位置もずれているので、マスク層83とマスク層84とは接することなく間隔を有して形成される。よって本実施例において、微細に加工された形状のマスク層を作製できることが確認できた。
このようなマスク層83、マスク層84を用いて第1の導電膜と第2の導電膜を加工すれば、狭い間隔を有して配置された、微細な形状に加工された導電層を形成することができる。導電層の間隔を狭めることが出来るので、この導電層をソース電極層、ドレイン電極層として用いればチャネル幅を狭くすることができる。従って、高速動作を行うことができる高性能、かつ高信頼性の半導体装置を作製することができる。作製時に形状不良による不良が減少するため、歩留まりも向上し、生産性を高める効果もある。
本発明を説明する概念図。 本発明を説明する概念図。 本発明の表示装置を説明する上面図。 本発明の表示装置を説明する上面図。 本発明の半導体装置を説明する図。 本発明の表示装置を説明する上面図。 本発明の表示装置の作製方法を説明する図。 本発明を用いた保護回路を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される半導体装置を示す図。 本発明に適用することのできる液滴吐出装置の構成を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 実施例1で作製した試料の実験データ。 本発明の半導体装置を説明する上面図。

Claims (22)

  1. 連続した波状形状の側端部を有する配線を有し、
    前記配線は有機材料を含むことを特徴とする半導体装置。
  2. 蛇行している配線を有し、
    前記配線は有機材料を含むことを特徴とする半導体装置。
  3. 周期的なうねり形状の側端部を有する配線を有し、
    前記配線は有機材料を含むことを特徴とする半導体装置。
  4. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ゲート電極層は連続した波状形状の側端部を有することを特徴とする半導体装置。
  5. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ゲート電極層は蛇行していることを特徴とする半導体装置。
  6. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ゲート電極層は周期的なうねり形状の側端部を有することを特徴とする半導体装置。
  7. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ソース電極層及び前記ドレイン電極層は連続した波状形状の側端部を有することを特徴とする半導体装置。
  8. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ソース電極層及び前記ドレイン電極層は蛇行していることを特徴とする半導体装置。
  9. ゲート電極層と、ゲート絶縁層と、半導体層と、ソース電極層と、ドレイン電極層とを有し、
    前記ソース電極層及び前記ドレイン電極層は周期的なうねり形状の側端部を有することを特徴とする半導体装置。
  10. 基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により吐出された前記基板面内の第1の線上に中心を有する第1の液滴と、複数の液滴の第2の吐出工程により前記第1の液滴の間に吐出された前記第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴とにより形成された配線を有し、
    前記配線は有機材料を含むことを特徴とする半導体装置。
  11. 請求項1乃至10のいずれか一項において、前記半導体装置は、表示装置、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、または携帯情報端末であることを特徴とする電子機器。
  12. 基板上に、導電性材料を含む組成物からなる複数の液滴の第1の吐出工程により、前記基板面内の第1の線上に中心を有する第1の液滴を吐出し、
    複数の液滴の第2の吐出工程により、前記第1の液滴の間に、前記第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴を吐出することにより、配線を形成することを特徴とする半導体装置の作製方法。
  13. 請求項12において、前記配線の側端部を連続した波状形状とすることを特徴とする半導体装置の作製方法。
  14. 請求項12において、前記配線は蛇行していることを特徴とする半導体装置の作製方法。
  15. 請求項12において、前記配線の側端部を周期的なうねり形状とすることを特徴とする半導体装置の作製方法。
  16. 請求項12乃至15のいずれか一項において、前記導電性材料を含む組成物からなる複数の液滴が付着する領域に、前記導電性材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。
  17. 基板上に、導電膜を形成し、
    前記導電膜上にマスク層材料を含む組成物からなる複数の液滴の第1の吐出工程により、前記基板面内の第1の線上に中心を有する第1の液滴を吐出し、
    複数の液滴の第2の吐出工程により、前記第1の液滴の間に、前記第1の線と一定の間隔を有する第2の線上に中心を有する第2の液滴を吐出することによりマスク層を形成し、
    前記マスク層を用いて、前記導電膜を加工し、配線を形成することを特徴とする半導体装置の作製方法。
  18. 請求項17において、前記マスク層の側端部を連続した波状形状とすることを特徴とする半導体装置の作製方法。
  19. 請求項17において、前記マスク層は蛇行していることを特徴とする半導体装置の作製方法。
  20. 請求項17において、前記マスク層の側端部を周期的なうねり形状とすることを特徴とする半導体装置の作製方法。
  21. 請求項17乃至20のいずれか一項において、前記導電膜上に、前記マスク層材料を含む組成物に対するぬれ性を制御する処理を行うことを特徴とする半導体装置の作製方法。
  22. 請求項16又は請求項21において、前記ぬれ性を制御する処理として、フッ化炭素基を有する物質、又はシランカップリング剤を含む物質を形成することを特徴とする半導体装置の作製方法。
JP2006017052A 2005-01-28 2006-01-26 半導体装置の作製方法 Expired - Fee Related JP4761981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017052A JP4761981B2 (ja) 2005-01-28 2006-01-26 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005022248 2005-01-28
JP2005022248 2005-01-28
JP2006017052A JP4761981B2 (ja) 2005-01-28 2006-01-26 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006260488A Division JP5171003B2 (ja) 2005-01-28 2006-09-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2006237587A true JP2006237587A (ja) 2006-09-07
JP2006237587A5 JP2006237587A5 (ja) 2006-11-09
JP4761981B2 JP4761981B2 (ja) 2011-08-31

Family

ID=37044839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017052A Expired - Fee Related JP4761981B2 (ja) 2005-01-28 2006-01-26 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4761981B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251829A (ja) * 2007-03-30 2008-10-16 Brother Ind Ltd パターン形成方法及びパターン形成装置。
JP2008268817A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp アクティブマトリクス基板及びその製造方法、電気光学装置及びその製造方法、電子機器
JP2008270757A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009111002A (ja) * 2007-10-26 2009-05-21 Ricoh Co Ltd 有機薄膜トランジスタの製造方法
JP2009272511A (ja) * 2008-05-09 2009-11-19 Mimaki Engineering Co Ltd 配線形成装置及び配線形成方法
JP2010021483A (ja) * 2008-07-14 2010-01-28 Sony Corp 電子装置およびその製造方法
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
JP2011181929A (ja) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2015122531A (ja) * 2009-10-09 2015-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015130514A (ja) * 2009-10-09 2015-07-16 株式会社半導体エネルギー研究所 半導体装置
WO2016163258A1 (ja) * 2015-04-09 2016-10-13 ソニー株式会社 可撓性デバイス
JP2018019099A (ja) * 2008-10-03 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
CN108242445A (zh) * 2016-12-23 2018-07-03 乐金显示有限公司 用于薄膜晶体管的阵列基板及其显示装置
JP2023015110A (ja) * 2009-02-20 2023-01-31 株式会社半導体エネルギー研究所 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004335849A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 膜パターンの形成方法、膜パターンの形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004335849A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 膜パターンの形成方法、膜パターンの形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354724B2 (en) 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2008270757A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008251829A (ja) * 2007-03-30 2008-10-16 Brother Ind Ltd パターン形成方法及びパターン形成装置。
JP2008268817A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp アクティブマトリクス基板及びその製造方法、電気光学装置及びその製造方法、電子機器
JP2009111002A (ja) * 2007-10-26 2009-05-21 Ricoh Co Ltd 有機薄膜トランジスタの製造方法
JP2009272511A (ja) * 2008-05-09 2009-11-19 Mimaki Engineering Co Ltd 配線形成装置及び配線形成方法
KR101541548B1 (ko) 2008-07-14 2015-08-03 소니 주식회사 전자 장치 및 그 제조 방법
US8120038B2 (en) 2008-07-14 2012-02-21 Sony Corporation Electronic device and method of manufacturing the same
JP4697270B2 (ja) * 2008-07-14 2011-06-08 ソニー株式会社 電子装置およびその製造方法
JP2010021483A (ja) * 2008-07-14 2010-01-28 Sony Corp 電子装置およびその製造方法
US10685985B2 (en) 2008-10-03 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2018019099A (ja) * 2008-10-03 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
US8742418B2 (en) 2008-10-08 2014-06-03 Sony Corporation Thin film transistor and display device
US12136629B2 (en) 2009-02-20 2024-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US11824062B2 (en) 2009-02-20 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP7376663B2 (ja) 2009-02-20 2023-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2023015110A (ja) * 2009-02-20 2023-01-31 株式会社半導体エネルギー研究所 半導体装置
JP2015122531A (ja) * 2009-10-09 2015-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9941413B2 (en) 2009-10-09 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having different types of thin film transistors
US9911856B2 (en) 2009-10-09 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349791B2 (en) 2009-10-09 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor channel
JP2015130514A (ja) * 2009-10-09 2015-07-16 株式会社半導体エネルギー研究所 半導体装置
JP2011181929A (ja) * 2010-03-02 2011-09-15 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
WO2016163258A1 (ja) * 2015-04-09 2016-10-13 ソニー株式会社 可撓性デバイス
CN108242445A (zh) * 2016-12-23 2018-07-03 乐金显示有限公司 用于薄膜晶体管的阵列基板及其显示装置
JP2018107440A (ja) * 2016-12-23 2018-07-05 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板及び表示装置
US10290692B2 (en) 2016-12-23 2019-05-14 Lg Display Co., Ltd. Array substrate for thin film transistor and display device of the same
CN108242445B (zh) * 2016-12-23 2022-06-24 乐金显示有限公司 用于薄膜晶体管的阵列基板及其显示装置

Also Published As

Publication number Publication date
JP4761981B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5707373B2 (ja) 液晶表示装置
JP4761981B2 (ja) 半導体装置の作製方法
JP4777078B2 (ja) 半導体装置の作製方法
KR101139714B1 (ko) 반도체 장치 제조 방법, 다이오드 및 표시 장치
JP4777203B2 (ja) 半導体装置
JP5171003B2 (ja) 半導体装置
JP4845491B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110503

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees