Nothing Special   »   [go: up one dir, main page]

JP2006216020A - 電子メモリを備えたアクティブセキュリティデバイス - Google Patents

電子メモリを備えたアクティブセキュリティデバイス Download PDF

Info

Publication number
JP2006216020A
JP2006216020A JP2005375135A JP2005375135A JP2006216020A JP 2006216020 A JP2006216020 A JP 2006216020A JP 2005375135 A JP2005375135 A JP 2005375135A JP 2005375135 A JP2005375135 A JP 2005375135A JP 2006216020 A JP2006216020 A JP 2006216020A
Authority
JP
Japan
Prior art keywords
security device
integrated circuit
connection
information
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005375135A
Other languages
English (en)
Other versions
JP4456066B2 (ja
Inventor
Alain Rhelimi
アラン レーリミ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26231546&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2006216020(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from FR9413886A external-priority patent/FR2727226B1/fr
Application filed by Schlumberger SA filed Critical Schlumberger SA
Publication of JP2006216020A publication Critical patent/JP2006216020A/ja
Application granted granted Critical
Publication of JP4456066B2 publication Critical patent/JP4456066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来のセキュリティデバイスよりも一層有効でかつ標準形の製造方法との相容性を有する製造方法で製造できる電子セキュリティデバイスを提供する。
【解決手段】秘密情報を収納しかつ外部探索手段による前記情報へのアクセスを防止するように設計されたセキュリティデバイスであって、前記情報を受け入れるメモリ領域を備えた集積回路と、探索に対する防護を形成すべく少なくとも前記メモリ領域を覆いかつ該メモリ領域に固定される保護手段とを有する形式のセキュリティデバイスにおいて、前記保護手段が少なくとも第２集積回路（２）を有し、保護手段が、２つの集積回路間の相互作用接続手段（９、９′）と、両集積回路の接続が遮断または混乱されると秘密情報を破壊する手段とをし、更に、少なくとも第２集積回路を認証する認証手段を有していることを特徴とする。
【選択図】図２

Description

本発明は、電子メモリを備えておりかつメモリ内に収納された秘密情報を保護するように設計されたアクティブセキュリティデバイスに関する。
このようなデバイスは、例えば、電子セキュリティアプリケーションモジュール（security application module: ＳＡＭ）内のポータブルペイメント端末内に含まれる。これらのモジュールは非常に重要である。なぜならば、これらのモジュールが秘密情報（例えば、銀行鍵）を収納しているため、秘密情報が発見されるとシステム全体へのアクセスが可能になるからである。
情報は必然的に集積回路の電子層内に存在し、一般に、パッシベーション層が電子層を覆っている。
パッシベーション層を介して情報を読み取るのに複雑な読取り手段が用いられる場合には、パッシベーション層が、秘密情報へのアクセスに対する充分な防護とはならないことがある。これらの読取り手段には、例えば、粒子ビーム形走査技術を使用できる。
このような情報を保護するための既存技術として、慣用的な侵入センサを用いて、情報を収納する電子メモリを収容する包囲体を保護する技術がある。
また、複雑な機器の補助により、集積回路を読取りから直接保護する手段も既存技術として知られており、これらの手段として２つの形式がある。すなわち、第１の形式は、例えばダミー回路のグリッドまたはダイヤモンドカーボン層の金属溶射により半導体パターンをマスキングするものであり、第２の形式は、RAM 形メモリ内の情報を記憶しかつ該情報と連続変更可能な乱数とを組み合わせるものである。情報には、該情報へのアクセスを制御する操作システムを介してのみアクセスできる。使用される原理は、マイクロプロセッサカードの原理と同じである。この第２形式の手段では、構成部品への給電が遮断されると、ＲＡＭ内に収納された秘密情報が必ず消失されてしまう。この場合には、次の事柄、すなわち、
・通電されているとき、情報の消失をもたらす短絡を生じさせることなく、構成部品のケーシングからいかにして樹脂を除去するか、
・構成部品の正確な系統図、
・メモリの「スクランブリング」テーブル、
・メモリプレーン中の秘密のアドレス、および、
・アドレスバスおよびデータバスのリアルタイムでの書込みおよび読取りを行なう正しい方法、
が知られていても、情報へのアクセスが全体として不可能である。
上記種々の従来技術は、高度に複雑な手段を使用する場合には有効でなく、或いは、特にダイヤモンドカーボンマスクを使用する場合にはコストが嵩んでしまう。
本発明の目的は、従来のセキュリティデバイスよりも一層有効でかつ標準形の製造方法との相容性を有する製造方法で製造できる電子セキュリティデバイスを提供することにある。
上記目的を達成するため、本発明によれば、秘密情報を収納しかつ外部探索手段による前記情報へのアクセスを防止するように設計されたセキュリティデバイスであって、前記情報を受け入れるメモリ領域を備えた集積回路と、探索に対する防護を形成すべく少なくとも前記メモリ領域を覆いかつ該メモリ領域に固定される保護手段とを有する形式のセキュリティデバイスにおいて、前記保護手段が少なくとも第２集積回路を有し、保護手段が、２つの集積回路間の相互作用接続手段と、両集積回路の接続が遮断または混乱されると秘密情報を破壊する手段とを更に有することを特徴とするセキュリティデバイスが提供される。
本発明の１つの特徴によれば、セキュリティデバイスは、少なくとも第２集積回路を認証する認証手段を有している。
本発明の第１実施例では、集積回路は互いに並べて配置されかつこれらの集積回路を互いに接続する外部電気接続部を有している。
本発明の第２実施例では、集積回路は面対面構造に配置されかつこれらの集積回路を互いに接続する内部電気接続部を有している。
本発明の他の特徴および長所は、添付図面を参照して述べる本発明の実施例についての以下の説明により明らかになるであろう。
図１に示すように、本発明のセキュリティデバイスは、互いに上下に配置された２つの電子回路を有し、第１回路すなわち「マスター」回路１は、保護第２回路すなわち「スレーブ」回路２の下で保護されている。この場合、これらの回路は、互いに一体に固定されかつ接続手段により一体に接続された２つの集積回路１、２である。接続手段は、マスター回路とスレーブ回路との間の相互作用、すなわち任意の種類（磁気、電気、光学、容量性等）のフラックスまたは信号の交換または循環ができなくてはならない。接続手段は、簡単な電気的接触で構成できる。相互作用は、２つの回路の相対変位によって相互作用が遮断されまたは混乱するように、両集積回路間の距離に基づくことが好ましい。
この好ましい接続手段の代わりにまたはこれに加えて、本発明の接続手段は両回路間の通信をも含み、その場合には、接続手段は送信器および／または受信器であると考えることができる。
各集積回路は、基板３、３′と、該基板上の電子層４、４′と、該電子層を覆うパッシベーション層５、５′とを有している。基板は、半導体、通常はシリコンまたはガリウムひ素である。この層の厚さは、１００〜３００μｍである。電子層は、ファンクションおよび秘密情報を収納するためのメモリ領域６、６′を有している。この層の厚さは約１０μｍである。電子層の頂部上のパッシベーション層は、例えば窒化シリコンのような不活性物質の層である。この層の厚さは数十μｍである。
第２集積回路の構造は、その寸法を除き、第１回路の構造とほぼ同じである。電子層には、秘密情報の或るものを収納できるメモリ領域を設けることもできる。第２集積回路は、該集積回路が、少なくとも秘密情報を収納するメモリ領域を覆うようにして第１集積回路の頂部上に配置される。また、第２集積回路は、プロセッサ、バス、メモリおよび秘密情報を取り出す任意の回路要素等の鋭敏回路を覆うこともできる。
両集積回路は、例えば、第１集積回路のパッシベーション層５と第２集積回路の基板３′との間のシアノアクリレート接着剤の層７により一体に接合される。この接着剤は、両集積回路を分離させようとどのように試みても、パッシベーション層または基板のいずれかが引き裂かれてしまう接着力をもつものが選択される。
複数の接着領域を設けることができ、各接着領域は異種類の接着剤にするか、接着剤と他の固定技術との組合せで構成することもできる。
第１集積回路は、その電源および接続部にアクセスできるように、第２集積回路よりも大きい。両集積回路は、接続手段により外部から接続され、この目的のため、接続部８、８′が各集積回路のそれぞれの自由表面１０、１０′上に開放している。これらの接続部８、８′は、集積回路の外部に配置される金またはアルミニウムのワイヤ９により接続される。この電子システムは、外部バックアップバッテリ（図示せず）により常時給電される。マスター回路の構成部品として、環境、例えばＳＡＭの構成部品に接続するための接続部１５がある。慣用的な方法では、樹脂のようなコーティング材料中にワイヤが埋入される。
第１集積回路のメモリはＲＡＭであり、第２集積回路のメモリもＲＡＭで構成できる。
本発明の優れた特徴によれば、セキュリティデバイスは更に、少なくとも第２電子回路を認証するための認証手段（authentication means）を有している。認証は、任意の時点で、周期的にまたはランダムに行なうことができる。周期は、第２回路をシミュレーション回路に代えるのに要する時間より短くなくてはならない。これらの手段は、両方の集積回路に組み込むのが好ましい。これらの手段は、協働して少なくとも第２集積回路の認証を確実なものとする。このようにして、認証は、単一方向または双方向で行なうことができる。２つの集積回路を含む認証手順は、暗号信号または電子信号を交換する慣用的な方法に基づいて行なわれる。
本発明のデバイスの他の優れた特徴によれば、認証手段が、ダイナミックセッション秘密鍵（これ自体は既知である）を用いた手段を使用できることである。使用すべき手段は、米国標準規格ＡＮＳＩ 9.24 に記載されている。
本発明のセキュリティデバイスは、認証が存在しない場合または一方の電子回路が遮断または破壊された場合に秘密情報を破壊する手段を有している。これらの手段は第１集積回路の少なくとも一部であり、これらの手段自体は、メモリの再立上げ手段（means for reinitializing）として知られている。
図２は、本発明による別の形態のセキュリティデバイスを示す。このセキュリティデバイスも２つの集積回路から構成されている。各集積回路の構造は、前の実施例の集積回路の構造と全体的に同一である。従って、同じ参照番号は同じ構成部品を示す。本質的な相違は、２つの集積回路が面対面構造に配置されていることである。
この構成によれば、２つの集積回路のパッシベーション層は、機械的に一体に固定されている。これらの集積回路は、これらの接続部が互いに整合するようにして一体に固定されている。両集積回路は、前述のように、シアノアクリレート接着剤の層で一体に固定することもできる。
両回路間の電気的接触は、例えば銀ベース接着剤のような導電性接着剤で行なうことができる。接続部の一実施例では、接続は、例えばインジウムボールを用いた慣用的な接着技術で行なわれる。
両集積回路を接触させることだけでなく、一体固定するにも同じ導電性接着剤を使用できる。この方法によれば、接着剤を溶解させる溶剤を使用して構成部品を分離させると、電気的接続も破壊されてしまう。
スレーブ回路の構成部品は、最初に外部から付勢され、次に、電力が構成部品間の内部電気接続部を通ってマスター回路の構成部品を付勢すること（またはこの逆）が有効である。
従って、回路が分離されると、マスター回路の構成部品への給電が遮断されて、情報がＲＡＭ（バックアップ給電が行なわれない揮発性メモリ）内に収納されている場合には消失してしまう。
この構成は、両集積回路間の接続部が内部にある（これは、セキュリティデバイスの破壊行為に対する別のバリヤを構成する）ときに特に有効である。
秘密情報は、マスター回路の構成部品とスレーブ回路の構成部品との間で分割できる。構成部品は同じ重要度に構成し、マスターとスレーブとを交替して機能させることができる。
本発明の保護原理は、３つ以上の集積回路にも適用できる。集積回路は、互いに上下に積み重ねることができる。
マスター回路の構成部品は、保護すべきｎ個の表面（各表面はスレーブ回路の構成部品により覆われる）をもつものでもよい。
同じ電子層に複数のマスター電子回路（各マスター電子回路は秘密情報の一部を収納しかつスレーブ回路の構成部品により保護される）を設けることができる。
デバイスは、標準の「マルチチップモジュール（ＭＣＭ）」製造技術を用いて２つの集積回路から構成できる。従って、このデバイスは経済的であるという長所を有する。
図３の構造では、２つの構成部品が、図２の構造と同様に面対面構造に配置されている。同じ構成部品については同じ参照番号が使用されている。しかしながら、固定手段は電気的接続手段とは別に構成されている。
各接続手段は、各構成部品の半導体にエッチングされた電磁コイルからなる。これらのコイルは面対面構造に配置され、かつ電磁気的に密接して連結されるのが好ましい。これにより、両構成部品間に磁気的相互作用が確立される。
この磁気的相互作用は、例えば前述の手順により認証を行なう目的で、両構成部品間に通信情報を搬送するのに有効に使用できる。また、この磁気的相互作用は、一方の構成部品に、他方の構成部品を通して給電することを可能にする。
データ伝達のための通信および給電は、同じコイルを介して同時に行なうのが好ましい。使用すべき手段（該手段自体は既知である）はＩＳＯ規格（ＩＥＣ 10536 パート３）に記載されている。これらは、２つの位相外れ信号を用いてコイルを付勢する。非常に近接した電磁結合により、一方の構成部品が他方の構成部品に対して事実上変位することはできない。極めて小さい変位によっても、送信コイルと受信コイルとの間の相互作用が混乱しまたは遮断される。同様に、接続部同士の間に信号方路変更部材（signal rerouting member）を挿入しようとするいかなる試みによっても検出可能な相互作用の混乱または遮断が引き起こされる。
ＲＡＭ内の情報を収納する構成部品への給電の遮断により情報が消失し、また混乱により通信の全部または一部が変更されかつ２つの構成部品間のメッセージの完全性が改ざんされる。
メッセージの完全性の改ざんを検出する１つの方法として、ハミングコード（Hamming code）またはＣＲＣ１６コード（多項式コード）等の慣用的なエラー矯正またはエラー検出コードを用いる方法がある。
エラーが検出されると、破壊手段が付勢されて、秘密情報が消去される。ＲＡＭが使用されている場合には、破壊手段は、構成部品への給電を遮断する手段（例えばメモリの給電バスに直列に接続されるトランジスタ）で構成できる。
構成部品には、電磁コイルの代わりに他の接続手段を設けることができる。回路要素１３、１３′、１４、１４′は、容量的相互作用または光電子的相互作用を行なう、それぞれコンデンサまたは光ダイオードで構成できる。
光電子結合の場合には、構成部品１３、１３′と構成部品１４、１４′との間に透明窓が設けられる。これは、これらの構成部品の間に部材を設けないようにするか、透明材料（図示せず）を用いることにより行なう。
このような信号を利用しかつ処理する手段は慣用手段である。認証手段および情報破壊手段は、図１および図２に関連して説明した手段と同一に構成できる。
第１集積回路には、容量結合により給電することもできる。
給電およびデータ伝達を行なうのに２つの異なる接続形式、例えば一方には電磁結合を、他方には容量結合を使用できる。
図１のセキュリティデバイスは、次のように作動する。
例えば外部バックアップバッテリからデバイスに給電すると、両構成部品間に周期的通信が確立され、例えば、ＩＳＯ／ＩＥＣ標準 9594-8 により規定された双方向認証手順を遂行する。両構成部品のうちの一方の構成部品が通信を遮断しおよび／または正しく認証されない場合には、他方の構成部品の認証を行なわない構成部品の秘密情報が消去される。必要ならば、問題とする構成部品のいかなるシミュレーションをも防止するため、秘密認証鍵は、アクティブセキュリティモジュールの立上がりにより創出されるダイナミックセッション鍵である。
第１集積回路内に収納された秘密に到達する上で最初に必要なことは、第１集積回路上に配置された集積回路を、破壊または変更することがないように除去することである。２つの集積回路が、例えばシアノアクリレート接着剤により一体に固定されているならば、第２回路を破壊することなく第２回路を分離することを試みることは事実上不可能であるか、極めて危険である。
第２集積回路を破壊または除勢することなく第１集積回路から分離する手段を入手できると考えるならば、その場合には、第２実施例のセキュリティデバイス（図２および図３）を使用できる。
図１および図２のデバイスは次のように作動する。
電気的接続が、簡単な接触、接着またはインジウムボールを用いたロウ付けにより内部で確保されているならば、接触を破壊することなく２つの集積回路を分離することは不可能である。
接続が電磁気的、容量的、光学的に行なわれるならば、一方の構成部品に対する他方の構成部品の単なる移動が相互作用を混乱させ、かつこれは破壊された接続部として扱われる。
接続部が集積回路に給電する場合には、接続部が破壊されると揮発性ＲＡＭ内に収納された情報が消去される。
接続部がセキュリティデバイスの中央近くにある場合、すなわち、マスター回路の構成部品およびスレーブ回路の構成部品のそれぞれの接触面の中央近くにある場合には、分離は一層困難になる。
第２実施例のセキュリティデバイスの認証手段は、第１実施例の認証手段と正確に同じ態様で作動する。
電気的接続部が認証手順の文脈条件（context）の通信に使用される場合には、接続部が破壊されると許容時間内にいかなる認証も行なえず、かつ情報を破壊する手段が付勢されて、例えば全てのメモリ位置を同じレベルに設定する。
秘密情報の収納にＲＡＭが使用される好ましい実施例の場合には、破壊手段は、構成部品への給電を遮断する手段である。
この第２実施例では、一方の回路に対する他方の回路の変位により、必ず秘密情報が消失される。
図４では、図２及び図３と同様に二つの部品が面対面構造で配置されており、同じ構成部品については同じ参照番号が使用されている。
しかしながら、この例では固定手段が前の例と異なる。この例では、電気的接続はマイクロボール９０"によって形成された非等方性の導電性フィルム９"によってなされる。このマイクロボール９０"は、接着フォイル９１"内で互いに離された、例えば金でコーティングされた１０〜２０μｍのポリマー性のボールであり、接着フォイル９１"は絶縁性のエポキシ樹脂又は熱可塑性樹脂である。組み立てた状態で圧力を加えると、接続部８、８′の間の領域にあるマイクロボールが接続部と接触して二つの回路の間の導電経路を構成する。一方、これと直交する方向ではマイクロボール９０"は接触しておらず、接着フォイル９１"は絶縁状態を維持して電流が流れるのを防ぐ。このような非等方性の導電性フィルムは、Alpha Bondという名称の会社CDSから提供される。
図５に示したこの実施例の変形例では、秘密情報を含んでいるメモリ領域は、側方肩部４１を有している。このようすると、このデバイスに対して側方から探索してメモリ領域に到達することが困難となり、仮にそのように試みても、側方肩部４１があることによって、機能している第１の集積回路に対しての外乱となって、第２の集積回路との間の相互認証を妨げ、これによって秘密情報の破壊につながる。
実際には、メモリ領域４上に配置された第１の集積回路のパッシベーション層５も肩部を有しており、このため前記第１の回路の断面形状は凹型を呈している。したがって、第２の集積回路はパッシベーション層５′の断面形状が、第１の回路の凹型部分と嵌まり合うように突出した形とされている。このため、二つの回路を単に面対面構造となるように互いに向かい合わせればよい。二つのパッシベーション層５、５′の間には、テフロンを充填するのが好ましい。
図１は、本発明の第１実施例の構造を示す断面図である。 図２は、本発明の第２実施例の構造を示す断面図である。 図３は、特定の相互作用接続モードをもつ本発明のセキュリティデバイスを示す図面である。 図４は、本発明の第３実施例の構造を示す断面図である。 図５は、本発明の実施例の変形例の断面図である。

Claims (16)

  1. 秘密情報を収納しかつ外部探索手段による前記情報へのアクセスを防止するように設計されたセキュリティデバイスであって、前記情報を受け入れるメモリ領域を備えた集積回路と、探索に対する防護を形成すべく少なくとも前記メモリ領域を覆いかつ該メモリ領域に固定される保護手段とを有する形式のセキュリティデバイスにおいて、前記保護手段が少なくとも第２集積回路（２）を有し、保護手段が、２つの集積回路間の相互作用接続手段（９、９′）と、両集積回路の接続が遮断または混乱されると秘密情報を破壊する手段とをし、更に、少なくとも第２集積回路を認証する認証手段を有していることを特徴とするセキュリティデバイス。
  2. 前記認証手段はダイナミックセッション秘密鍵を用いる手順を使用していることを特徴とする請求の範囲第１項に記載のセキュリティデバイス。
  3. 前記集積回路は互いに並べて配置されかつこれらの集積回路を互いに接続する外部電気接続部（９）を有していることを特徴とする請求の範囲第１項又は第２項に記載のセキュリティデバイス。
  4. 前記集積回路は面対面構造に配置されかつこれらの集積回路を互いに接続する内部電気接続部（９′）を有していることを特徴とする請求の範囲第１項又は第２項に記載のセキュリティデバイス。
  5. 前記集積回路は面対面構造に配置された電気接続部（８、８′）を有していることを特徴とする請求の範囲第４項に記載のセキュリティデバイス。
  6. 前記集積回路はロウ付けにより接続されていることを特徴とする請求の範囲第５項に記載のセキュリティデバイス。
  7. 前記接続は導電性接着剤により行なわれることを特徴とする請求の範囲第５項に記載のセキュリティデバイス。
  8. 前記集積回路は面対面構造に配置されかつ電磁的または容量的な内部接続部を有していることを特徴とする請求の範囲第１項又は第２項に記載のセキュリティデバイス。
  9. 同一接続部が第１集積回路に給電しかつデータを伝達することを特徴とする請求の範囲第８項に記載のセキュリティデバイス。
  10. 前記集積回路の接続部が集積回路のそれぞれの接触面の中央領域にあることを特徴とする請求の範囲第４項〜第９項のいずれか１項に記載のセキュリティデバイス。
  11. 前記集積回路が接着剤の層（７）により一体に固定されていることを特徴とする請求の範囲第１項〜第１０項のいずれか１項に記載のセキュリティデバイス。
  12. 前記集積回路の固定および電気的接続が導電性接着剤により行なわれることを特徴とする請求の範囲第７項〜第１１項のいずれか１項に記載のセキュリティデバイス。
  13. 前記第２集積回路が更にメモリ領域（６′）を有し、前記電子回路には双方向認証手段が設けられていることを特徴とする請求の範囲第１項〜第１２項のいずれか１項に記載のセキュリティデバイス。
  14. 少なくとも１つの集積回路が、秘密情報を収納するＲＡＭを有していることを特徴とする請求の範囲第１項〜第１３項のいずれか１項に記載のセキュリティデバイス。
  15. 各集積回路が、秘密情報を得ることができる他の集積回路の回路要素（６、６′）を覆っていることを特徴とする請求の範囲第１項〜第１４項のいずれか１項に記載のセキュリティデバイス。
  16. 前記第１集積回路または第２集積回路への給電が内部電気接続部（９′）を介して行なわれることを特徴とする請求の範囲第４項に記載のセキュリティデバイス。
JP2005375135A 1994-11-17 2005-12-27 電子メモリを備えたアクティブセキュリティデバイス Expired - Fee Related JP4456066B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9413886A FR2727226B1 (fr) 1994-11-17 1994-11-17 Dispositif de securite actif a memoire electronique
FR9502796A FR2727227B1 (fr) 1994-11-17 1995-03-08 Dispositif de securite actif a memoire electronique

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51661296A Division JP4278176B2 (ja) 1994-11-17 1995-11-15 電子メモリを備えたアクティブセキュリティデバイス

Publications (2)

Publication Number Publication Date
JP2006216020A true JP2006216020A (ja) 2006-08-17
JP4456066B2 JP4456066B2 (ja) 2010-04-28

Family

ID=26231546

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51661296A Expired - Fee Related JP4278176B2 (ja) 1994-11-17 1995-11-15 電子メモリを備えたアクティブセキュリティデバイス
JP2005375135A Expired - Fee Related JP4456066B2 (ja) 1994-11-17 2005-12-27 電子メモリを備えたアクティブセキュリティデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP51661296A Expired - Fee Related JP4278176B2 (ja) 1994-11-17 1995-11-15 電子メモリを備えたアクティブセキュリティデバイス

Country Status (7)

Country Link
US (1) US5877547A (ja)
EP (1) EP0792497B1 (ja)
JP (2) JP4278176B2 (ja)
DE (1) DE69504208T2 (ja)
ES (1) ES2122702T3 (ja)
FR (1) FR2727227B1 (ja)
WO (1) WO1996016378A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19526672A1 (de) * 1995-07-21 1997-01-23 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
FR2746962B1 (fr) * 1996-04-01 1998-04-30 Schlumberger Ind Sa Dispositif de securite d'une pastille semi-conductrice
US5965867A (en) * 1996-07-19 1999-10-12 Gieseke & Devrient Gmbh Data medium incorporating integrated circuits
DE19639033C1 (de) * 1996-09-23 1997-08-07 Siemens Ag Analysierschutz für einen Halbleiterchip
FR2764403B1 (fr) * 1997-06-09 1999-09-10 Ckd Sa Procede pour la protection physique de l'echange de donnees confidentielles, ainsi qu'un equipement mettant en oeuvre ledit procede
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
FR2767966B1 (fr) * 1997-08-28 1999-12-03 Schlumberger Ind Sa Dispositif a circuit integre securise et procede de fabrication
US6310400B1 (en) * 1997-12-29 2001-10-30 Intel Corporation Apparatus for capacitively coupling electronic devices
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
AU1065300A (en) * 1998-11-12 2000-06-05 International Data Limited doing business as Cardtalk Unlimi ted Interactive communication system
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
JP4470242B2 (ja) * 1999-04-23 2010-06-02 ソニー株式会社 半導体メモリカード
DE19938890C2 (de) 1999-08-17 2001-08-09 Infineon Technologies Ag Integrierter Schaltkreis und Schaltungsanordnung zur Stromversorgung eines integrierten Schaltkreises
DE19957120A1 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung
JP3553457B2 (ja) * 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
FR2831331B1 (fr) * 2001-10-22 2004-11-19 Commissariat Energie Atomique Procede de fabrication d'une micro-batterie
US20060094155A1 (en) * 2002-09-17 2006-05-04 Leibenguth Joseph J Method of manufacturing a wafer assembly
US6853093B2 (en) * 2002-12-20 2005-02-08 Lipman Electronic Engineering Ltd. Anti-tampering enclosure for electronic circuitry
US7343496B1 (en) * 2004-08-13 2008-03-11 Zilog, Inc. Secure transaction microcontroller with secure boot loader
FR2875082B1 (fr) * 2004-09-03 2006-11-10 Atmel Nantes Sa Sa Circuit integre a signal de securisation code, procede de securisation, dispositif et signal de securisation code au moyen d'une cle dynamique correspondants
US20070177363A1 (en) * 2006-01-31 2007-08-02 Symbol Technologies, Inc. Multilayer printed circuit board having tamper detection circuitry
EP2078272B1 (en) * 2006-10-06 2010-12-15 Agere Systems, Inc. Protecting secret information in a programmed electronic device
US7497378B2 (en) * 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
EP2009693A1 (fr) * 2007-06-29 2008-12-31 Axalto S.A. Procédé de fabrication d'un système électronique sécurisé, dispositif de sécurisation de circuit intégré et système électronique correspondants
US7843339B2 (en) 2007-08-27 2010-11-30 Verifone, Inc. Secure point of sale device employing capacitive sensors
US7812428B2 (en) * 2007-12-05 2010-10-12 Atmel Rousset S.A.S. Secure connector grid array package
US7772514B2 (en) * 2007-12-20 2010-08-10 Verifone, Inc. Capacitive user-interface switches
US9013336B2 (en) 2008-01-22 2015-04-21 Verifone, Inc. Secured keypad devices
US8595514B2 (en) 2008-01-22 2013-11-26 Verifone, Inc. Secure point of sale terminal
WO2010111655A1 (en) * 2009-03-26 2010-09-30 Hypercom Corporation Keypad membrane security
CN101697182B (zh) * 2009-09-29 2011-10-05 广州广电运通金融电子股份有限公司 一种加密键盘
US8358218B2 (en) 2010-03-02 2013-01-22 Verifone, Inc. Point of sale terminal having enhanced security
US8330606B2 (en) * 2010-04-12 2012-12-11 Verifone, Inc. Secure data entry device
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
EP2594123A4 (en) 2010-07-18 2013-08-21 Graeme John Freedman FALSE-SAFETY DEVICE FOR INTEGRATED CIRCUITS
US8405506B2 (en) 2010-08-02 2013-03-26 Verifone, Inc. Secure data entry device
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8593824B2 (en) 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US8621235B2 (en) 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US9691066B2 (en) 2012-07-03 2017-06-27 Verifone, Inc. Location-based payment system and method
US9213869B2 (en) 2013-10-04 2015-12-15 Verifone, Inc. Magnetic stripe reading device
US20160026275A1 (en) 2014-07-23 2016-01-28 Verifone, Inc. Data device including ofn functionality
EP3284027B1 (en) * 2015-04-14 2021-09-22 Capital One Services, LLC Tamper-resistant dynamic transaction card and method of providing a tamper-resistant dynamic transaction card
EP3543892B1 (en) * 2015-04-14 2021-05-26 Capital One Services, LLC Systems and methods for secure firmware validation
US9595174B2 (en) 2015-04-21 2017-03-14 Verifone, Inc. Point of sale terminal having enhanced security
FR3078422B1 (fr) * 2018-02-28 2021-05-07 Smart Packaging Solutions Carte a puce sans contact a modules electroniques multiples communicants
US10544923B1 (en) 2018-11-06 2020-01-28 Verifone, Inc. Devices and methods for optical-based tamper detection using variable light characteristics
CN109979320B (zh) * 2019-05-13 2021-04-23 京东方科技集团股份有限公司 显示装置及其工作方法
EP3937055A1 (en) 2020-07-10 2022-01-12 Nagravision SA Integrated circuit device with protection against malicious attacks
FR3144685A1 (fr) 2022-12-29 2024-07-05 Smart Packaging Solutions Carte à puce sans contact à modules électroniques multiples communicants

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105156A (en) * 1976-09-06 1978-08-08 Dethloff Juergen Identification system safeguarded against misuse
DE3347483A1 (de) * 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
US5142345A (en) * 1989-04-13 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Structure of input protection transistor in semiconductor device including memory transistor having double-layered gate and method of manufacturing semiconductor device including such input protection transistor
FR2647929A1 (fr) * 1989-05-30 1990-12-07 Paul Mayet Dispositif electronique de protection contre le vol ou l'utilisation frauduleuse
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
JPH0433085A (ja) * 1990-05-24 1992-02-04 Toshiba Corp 携帯可能媒体および情報処理装置
DE4018688C2 (de) * 1990-06-11 1998-07-02 Siemens Ag Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten
EP0509567A3 (en) * 1991-03-28 1993-04-07 N.V. Philips' Gloeilampenfabrieken Device with protection against access to secure information
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
DE69504208D1 (de) 1998-09-24
ES2122702T3 (es) 1998-12-16
EP0792497B1 (fr) 1998-08-19
DE69504208T2 (de) 1999-04-29
US5877547A (en) 1999-03-02
JPH10509260A (ja) 1998-09-08
WO1996016378A1 (fr) 1996-05-30
FR2727227A1 (fr) 1996-05-24
EP0792497A1 (fr) 1997-09-03
JP4456066B2 (ja) 2010-04-28
JP4278176B2 (ja) 2009-06-10
FR2727227B1 (fr) 1996-12-20

Similar Documents

Publication Publication Date Title
JP4456066B2 (ja) 電子メモリを備えたアクティブセキュリティデバイス
US6414884B1 (en) Method and apparatus for securing electronic circuits
EP0860881B1 (en) Anti-tamper integrated circuit
US6233339B1 (en) Physical property based cryptographics
US5389738A (en) Tamperproof arrangement for an integrated circuit device
US11080222B2 (en) Secure crypto module including optical glass security layer
US20180004980A1 (en) Secure crypto module including security layers
US20110260162A1 (en) Device for Protecting an Electronic Integrated Circuit Housing Against Physical or Chemical Ingression
US10715337B2 (en) Secure crypto module including conductor on glass security layer
US10489614B2 (en) Tamper detecting cases
CN112069552A (zh) 一种利用光电二极管的加密卡保护方法
US7389542B2 (en) Authentication system having a semiconductor device containing data which are difficult to analyze through illegitimate access, and semiconductor device therefor
US11017124B2 (en) Secure crypto module including optical security pathway
FR2727226A1 (fr) Dispositif de securite actif a memoire electronique
JP4836995B2 (ja) 集積回路モジュール
JP3772852B2 (ja) 情報処理装置
JP4181068B2 (ja) 集積回路モジュール
MXPA98001451A (en) Circuit integrated to proof of violation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees