Nothing Special   »   [go: up one dir, main page]

JP2006253380A - Organic ferroelectric memory and its manufacturing method - Google Patents

Organic ferroelectric memory and its manufacturing method Download PDF

Info

Publication number
JP2006253380A
JP2006253380A JP2005067267A JP2005067267A JP2006253380A JP 2006253380 A JP2006253380 A JP 2006253380A JP 2005067267 A JP2005067267 A JP 2005067267A JP 2005067267 A JP2005067267 A JP 2005067267A JP 2006253380 A JP2006253380 A JP 2006253380A
Authority
JP
Japan
Prior art keywords
organic
layer
organic ferroelectric
ferroelectric memory
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005067267A
Other languages
Japanese (ja)
Inventor
Junichi Karasawa
潤一 柄沢
Eiki Hirai
栄樹 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005067267A priority Critical patent/JP2006253380A/en
Publication of JP2006253380A publication Critical patent/JP2006253380A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic ferroelectric memory in which a manufacturing method is facilitated while enhancing the degree of freedom, and to provide its manufacturing method. <P>SOLUTION: The manufacturing method of an organic ferroelectric memory comprises (a) a step for forming an organic thin film transistor 120 having a source electrode 110, a drain electrode 112, an organic semiconductor layer 114, a gate insulation layer 116 and a gate electrode 128 above a substrate 100, (b) a step for forming a first contact layer 124 connected electrically with the organic thin film transistor 120 while penetrating an interlayer insulation layer 122, and a second contact layer 126 connected electrically with the organic thin film transistor 120 while penetrating the interlayer insulation layer 122, (c) a step for forming a wiring layer 130 connected electrically with the first contact layer 124, and (d) a step for forming an organic ferroelectric capacitor 140 connected electrically with the second contact layer 126 and having a lower electrode 142, an organic ferroelectric layer 144 and an upper electrode 146. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、有機強誘電体メモリ及びその製造方法に関する。   The present invention relates to an organic ferroelectric memory and a method for manufacturing the same.

強誘電体メモリとして、PZT系又はSBT系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに600℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やプラスチックなどのフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体層はPb、Biなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
特開平5−89661号公報
As a ferroelectric memory, a structure of a ferroelectric capacitor including an inorganic ferroelectric layer such as a PZT system or an SBT system is well known. The inorganic ferroelectric layer needs to be annealed at a high temperature of 600 ° C. or higher when it is formed. For this reason, the substrate for forming the ferroelectric capacitor is limited to one having heat resistance, and it is impossible to use a flexible substrate such as a glass substrate or plastic as the substrate. Furthermore, since the inorganic ferroelectric layer contains heavy metals such as Pb and Bi, it is harmful to the environment and its handling is complicated.
Japanese Patent Application Laid-Open No. 5-89661

本発明の目的の1つは、製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。   One of the objects of the present invention is to provide an organic ferroelectric memory and a method of manufacturing the same that can facilitate the manufacturing process and improve design flexibility.

(1)本発明に係る有機強誘電体メモリの製造方法は、
有機強誘電体メモリの製造方法であって、
(a)基板の上方に、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタを形成すること、
(b)前記有機薄膜トランジスタの上方に層間絶縁層を形成すること、
(c)前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第1のコンタクト層、及び前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第2のコンタクト層を形成すること、
(d)前記第1のコンタクト層と電気的に接続する配線層を形成すること、
(e)前記第2のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタを形成すること、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタとを形成するので、例えば全体として150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(2)この有機強誘電体メモリの製造方法において、
前記(a)〜(e)工程を液相プロセスにより行ってもよい。これにより、安価かつ容易な製造プロセスを実現することができる。
(3)この有機強誘電体メモリの製造方法において、
前記(a)工程で、前記ソース電極、前記ドレイン電極、前記有機半導体層、前記ゲート絶縁層及び前記ゲート電極の少なくとも一つを液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(4)この有機強誘電体メモリの製造方法において、
前記(a)工程で、前記有機半導体層を、フルオレン―チオフェン共重合体により形成してもよい。
(5)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極、前記有機強誘電体層及び前記上部電極の少なくとも一つを液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
(6)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングしてもよい。これによれば、上部電極をマスクとして利用することにより、有機強誘電体層をパターニングするためのマスクを形成する必要がなくなり、製造プロセスの容易化を図ることができる。
(7)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成してもよい。これによれば、有機強誘電体キャパシタのヒステリシス特性が良好になる。
(8)この有機強誘電体メモリの製造方法において、
前記(e)工程で、前記有機強誘電体層を、ポリ(フッ化ビニリデン/トリフルオロエチレン)、ポリフッ化ビニリデン、(フッ化ビニリデン/トリフルオロエチレン)コオリゴマー、フッ化ビニリデンオリゴマー、及び奇数ナイロンのいずれかにより形成してもよい。
(9)この有機強誘電体メモリの製造方法において、
前記基板は有機系基板であってもよい。
(10)この有機強誘電体メモリの製造方法において、
前記(d)工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記(e)工程で、前記有機強誘電体キャパシタを前記中間絶縁層の上方に形成してもよい。これによれば、有機強誘電体キャパシタを配線層よりも後工程において形成することができる。
(11)本発明に係る有機強誘電体メモリは、
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタの上方に形成された層間絶縁層と、
前記層間絶縁層に形成された第1のコンタクト層と、
前記層間絶縁層に形成された第2のコンタクト層と、
前記第1のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続された配線層と、
前記第2のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタを有するので、例えば全体として150℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(12)本発明に係る有機強誘電体メモリは、
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
前記有機強誘電体キャパシタの上方に形成された層間絶縁層と、
前記層間絶縁層の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタと電気的に接続された第1のコンタクト層と、
前記第1のコンタクト層と電気的に接続された配線層と、
前記層間絶縁層を貫通し、かつ前記有機薄膜トランジスタと前記有機強誘電体キャパシタとを電気的に接続する第2のコンタクト層と、
を含む。本発明によれば、有機強誘電体層を含む有機強誘電体キャパシタと、有機半導体層を含む有機薄膜トランジスタを有するので、例えば全体として140℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
(13)この有機強誘電体メモリにおいて、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されていてもよい。
(14)この有機強誘電体メモリにおいて、
前記有機半導体層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されていてもよい。
(15)この有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成されていてもよい。
(16)この有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ソース及び前記ドレイン電極が形成されていてもよい。
(17)この有機強誘電体メモリにおいて、
前記基板は有機系基板であってもよい。
(1) A method for manufacturing an organic ferroelectric memory according to the present invention includes:
An organic ferroelectric memory manufacturing method comprising:
(A) forming an organic thin film transistor having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer and a gate electrode above the substrate;
(B) forming an interlayer insulating layer above the organic thin film transistor;
(C) forming a first contact layer electrically connected to the organic thin film transistor in the interlayer insulating layer and a second contact layer electrically connected to the organic thin film transistor in the interlayer insulating layer;
(D) forming a wiring layer electrically connected to the first contact layer;
(E) forming an organic ferroelectric capacitor electrically connected to the second contact layer and having a lower electrode, an organic ferroelectric layer and an upper electrode;
including. According to the present invention, since an organic ferroelectric capacitor including an organic ferroelectric layer and an organic thin film transistor including an organic semiconductor layer are formed, a low-temperature process of, for example, 150 ° C. or less as a whole becomes possible. Therefore, the restriction on the heat resistance of the substrate is relaxed, and the degree of freedom of selection of the substrate is improved. In addition, since the organic ferroelectric material can be processed with low energy, the manufacturing process can be facilitated. Furthermore, there is no problem of environmental load due to heavy metals, it can be easily disposed of and it is easy to handle.
(2) In this method of manufacturing an organic ferroelectric memory,
The steps (a) to (e) may be performed by a liquid phase process. Thereby, an inexpensive and easy manufacturing process can be realized.
(3) In this method of manufacturing an organic ferroelectric memory,
In the step (a), at least one of the source electrode, the drain electrode, the organic semiconductor layer, the gate insulating layer, and the gate electrode may be formed in a predetermined pattern by a droplet discharge method. Thereby, since a pattern can be directly formed, the manufacturing process can be facilitated.
(4) In this method of manufacturing an organic ferroelectric memory,
In the step (a), the organic semiconductor layer may be formed of a fluorene-thiophene copolymer.
(5) In this method of manufacturing an organic ferroelectric memory,
In the step (e), at least one of the lower electrode, the organic ferroelectric layer, and the upper electrode may be formed in a predetermined pattern by a droplet discharge method. Thereby, since a pattern can be directly formed, the manufacturing process can be facilitated.
(6) In this method of manufacturing an organic ferroelectric memory,
In the step (e), the organic ferroelectric layer is formed by ashing the organic ferroelectric layer using the upper electrode having the predetermined pattern as a mask by forming the upper electrode to have a predetermined pattern. The layer may be patterned. According to this, by using the upper electrode as a mask, it is not necessary to form a mask for patterning the organic ferroelectric layer, and the manufacturing process can be facilitated.
(7) In the method of manufacturing the organic ferroelectric memory,
In the step (e), at least one of the lower electrode and the upper electrode may be formed of a conductive organic material. According to this, the hysteresis characteristic of the organic ferroelectric capacitor is improved.
(8) In this method of manufacturing an organic ferroelectric memory,
In the step (e), the organic ferroelectric layer is made of poly (vinylidene fluoride / trifluoroethylene), polyvinylidene fluoride, (vinylidene fluoride / trifluoroethylene) co-oligomer, vinylidene fluoride oligomer, and odd-number nylon. You may form by either.
(9) In this method of manufacturing an organic ferroelectric memory,
The substrate may be an organic substrate.
(10) In this method of manufacturing an organic ferroelectric memory,
After the step (d), further comprising forming an intermediate insulating layer above the wiring layer;
In the step (e), the organic ferroelectric capacitor may be formed above the intermediate insulating layer. According to this, the organic ferroelectric capacitor can be formed in a later process than the wiring layer.
(11) An organic ferroelectric memory according to the present invention comprises:
A storage capacitor type organic ferroelectric memory,
A substrate,
An organic thin film transistor formed above the substrate and having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer, and a gate electrode;
An interlayer insulating layer formed above the organic thin film transistor;
A first contact layer formed on the interlayer insulating layer;
A second contact layer formed on the interlayer insulating layer;
A wiring layer electrically connected to the organic thin film transistor through the first contact layer;
An organic ferroelectric capacitor electrically connected to the organic thin film transistor through the second contact layer and having a lower electrode, an organic ferroelectric layer, and an upper electrode;
including. According to the present invention, since the organic ferroelectric capacitor including the organic ferroelectric layer and the organic thin film transistor including the organic semiconductor layer are included, a low-temperature process of, for example, 150 ° C. or less is possible as a whole. Therefore, the restriction on the heat resistance of the substrate is relaxed, and the degree of freedom of selection of the substrate is improved. In addition, since the organic ferroelectric material can be processed with low energy, the manufacturing process can be facilitated. Furthermore, there is no problem of environmental load due to heavy metals, it can be easily disposed of and it is easy to handle.
(12) An organic ferroelectric memory according to the present invention comprises:
A storage capacitor type organic ferroelectric memory,
A substrate,
An organic ferroelectric capacitor formed above the substrate and having a lower electrode, an organic ferroelectric layer and an upper electrode;
An interlayer insulating layer formed above the organic ferroelectric capacitor;
An organic thin film transistor formed above the interlayer insulating layer and having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer and a gate electrode;
A first contact layer electrically connected to the organic thin film transistor;
A wiring layer electrically connected to the first contact layer;
A second contact layer penetrating the interlayer insulating layer and electrically connecting the organic thin film transistor and the organic ferroelectric capacitor;
including. According to the present invention, since the organic ferroelectric capacitor including the organic ferroelectric layer and the organic thin film transistor including the organic semiconductor layer are included, a low-temperature process of, for example, 140 ° C. or less is possible as a whole. Therefore, the restriction on the heat resistance of the substrate is relaxed, and the degree of freedom of selection of the substrate is improved. In addition, since the organic ferroelectric material can be processed with low energy, the manufacturing process can be facilitated. Furthermore, there is no problem of environmental load due to heavy metals, it can be easily disposed of and it is easy to handle.
(13) In this organic ferroelectric memory,
The organic semiconductor layer is formed above the source electrode and the drain electrode,
The gate insulating layer is formed above the organic semiconductor layer,
The gate electrode may be formed above the gate insulating layer.
(14) In this organic ferroelectric memory,
The source electrode and the drain electrode are formed above the organic semiconductor layer,
The gate insulating layer is formed above the source electrode and the drain electrode,
The gate electrode may be formed above the gate insulating layer.
(15) In this organic ferroelectric memory,
The gate insulating layer is formed above the gate electrode,
The source electrode and the drain electrode are formed above the gate insulating layer,
The organic semiconductor layer may be formed above the source electrode and the drain electrode.
(16) In this organic ferroelectric memory,
The gate insulating layer is formed above the gate electrode,
The organic semiconductor layer is formed above the gate insulating layer,
The source and drain electrodes may be formed above the organic semiconductor layer.
(17) In this organic ferroelectric memory,
The substrate may be an organic substrate.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1〜図7は本実施の形態に係る有機強誘電体メモリの製造方法を示す図であり、図8及び図9はそれぞれ本実施の形態に係る有機強誘電体メモリ及びその回路を示す図である。   1 to 7 are diagrams showing a method of manufacturing an organic ferroelectric memory according to the present embodiment. FIGS. 8 and 9 are diagrams showing an organic ferroelectric memory and a circuit thereof according to the present embodiment, respectively. It is.

(有機強誘電体メモリの製造方法)
本実施の形態では、蓄積容量型(例えばいわゆる1トランジスタ1キャパシタ型)の有機強誘電体メモリを製造する。
(Manufacturing method of organic ferroelectric memory)
In the present embodiment, a storage capacitor type (for example, a so-called one-transistor one-capacitor type) organic ferroelectric memory is manufactured.

(1)図1〜図4に示すように、基板100上に有機薄膜トランジスタ(有機TFT)120を形成する。   (1) As shown in FIGS. 1 to 4, an organic thin film transistor (organic TFT) 120 is formed on a substrate 100.

まず、図1に示すように、基板100を用意する。基板100は、有機系基板(樹脂基板、プラスチック基板)であってもよい。有機系基板は、有機系材料を少なくとも一部に含み、例えば、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリアラミド基板、ポリフェニリンサルファイド基板、ポリオレフィン系基板、ポリイミド基板、エポキシ基板などが挙げられる。有機系基板としてフィルム状のフレキシブル基板を使用してもよい。変形例として、基板100は、ガラス基板や、液晶素子やEL素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものを用いることもできる。本実施の形態では、基板100に対して行う全てのプロセスを低温(例えば最高温度140℃程度)により行うことができるため、熱による制約を受けることがなく、基板100等の材料選択自由度の向上が図れる。   First, as shown in FIG. 1, a substrate 100 is prepared. The substrate 100 may be an organic substrate (resin substrate, plastic substrate). The organic substrate contains an organic material in at least a part thereof, and examples thereof include a polyethylene terephthalate substrate, a polyethylene naphthalate substrate, a polyaramid substrate, a polyphenylin sulfide substrate, a polyolefin substrate, a polyimide substrate, and an epoxy substrate. A film-like flexible substrate may be used as the organic substrate. As a modification, the substrate 100 may be a glass substrate, an electro-optical element such as a liquid crystal element or an EL element, or another electronic component mounted or built therein. In this embodiment mode, all processes performed on the substrate 100 can be performed at a low temperature (for example, a maximum temperature of about 140 ° C.). Improvement can be achieved.

(1−1)図1に示すように、基板100上にソース電極110及びドレイン電極112を形成する。ソース電極110及びドレイン電極112は、基板100の上面に形成してもよいし、基板100上に図示しないバッファー層、又は表面改質層を介して形成してもよい。   (1-1) As shown in FIG. 1, a source electrode 110 and a drain electrode 112 are formed on a substrate 100. The source electrode 110 and the drain electrode 112 may be formed on the upper surface of the substrate 100 or may be formed on the substrate 100 via a buffer layer or a surface modification layer (not shown).

ソース電極110及びドレイン電極112は、液滴吐出部(例えばプリンタヘッド)102からインク104を吐出する液滴吐出法により形成することができる。インク104は、導電性微粒子を含む分散液(例えば導電性有機材料インク、金属インク)であってもよい。導電性微粒子としては、例えば金、銀、銅、白金、パラジウム、ニッケル、アルミニウムなどの金属微粒子、導電性有機材料の微粒子、超電導体又は導電性酸化物などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していてもよい。導電性有機材料としては、例えば、導電性高分子であるポリスチレンサルフォネート(PSS)をドープしたポリエチレンジオキサンチオフェン(PEDOT)、又はポリアニリンなどが挙げられる。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。   The source electrode 110 and the drain electrode 112 can be formed by a droplet discharge method in which the ink 104 is discharged from the droplet discharge portion (for example, a printer head) 102. The ink 104 may be a dispersion liquid containing conductive fine particles (for example, a conductive organic material ink or a metal ink). Examples of the conductive fine particles include metal fine particles such as gold, silver, copper, platinum, palladium, nickel, and aluminum, fine particles of a conductive organic material, and other fine particles such as a superconductor or a conductive oxide. The fine particles are not particularly limited in size, and are particles that can be discharged together with the dispersion. The conductive fine particles may be coated with a coating material such as organic matter in order to suppress the reaction. The dispersion may be difficult to dry and re-dissolvable. The conductive fine particles may be uniformly dispersed in the dispersion. Examples of the conductive organic material include polyethylene dioxane thiophene (PEDOT) doped with polystyrene sulfonate (PSS), which is a conductive polymer, or polyaniline. If necessary, a treatment for volatilizing the dispersion and a treatment (heating) for bonding (for example, sintering) the conductive fine particles to each other are performed.

液滴吐出法としては、スピンコート法、マイクロディスペンス法、インクジェット法、バブルジェット(登録商標)法、ジェルジェット(登録商標)法、又は溶液霧化法(LSMCD:Liquid Source Misted Chemical Deposition)を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するソース電極110及びドレイン電極112を直接形成することが可能になる。   As a droplet discharge method, a spin coating method, a micro-dispensing method, an ink jet method, a bubble jet (registered trademark) method, a gel jet (registered trademark) method, or a solution atomizing method (LSMCD: Liquid Source Misted Chemical Deposition) is applied. can do. For example, according to the ink jet method, by applying a technique that has been put to practical use for an ink jet printer, ink can be provided at high speed and without waste. By applying the droplet discharge method, the source electrode 110 and the drain electrode 112 having a predetermined pattern can be directly formed without using expensive and time-consuming photolithography technology and etching technology.

インク104を塗布する前に、必要に応じて、基板100の上面を表面処理してもよい。例えば、ソース電極110及びドレイン電極112を形成するための領域以外の領域に撥液処理を行う。これにより、吐出されたインク104がソース電極110及びドレイン電極112を形成するための領域に滴下されなかった場合でも、所定のパターンのソース電極110及びドレイン電極112を形成することができる。   Before applying the ink 104, the upper surface of the substrate 100 may be surface-treated as necessary. For example, a liquid repellent treatment is performed on a region other than the region for forming the source electrode 110 and the drain electrode 112. Accordingly, even when the ejected ink 104 is not dropped on the region for forming the source electrode 110 and the drain electrode 112, the source electrode 110 and the drain electrode 112 having a predetermined pattern can be formed.

なお、ソース電極110及びドレイン電極112の成膜方法としては、上述した液滴吐出法に限定されず、その他のプロセスとして、スパッタ法、蒸着法、メッキ法等の公知の方法を適用することもできる。   Note that the film formation method of the source electrode 110 and the drain electrode 112 is not limited to the above-described droplet discharge method, and other methods such as a sputtering method, a vapor deposition method, and a plating method may be applied. it can.

(1−2)図2に示すように、ソース電極110及びドレイン電極112上に有機半導体層114を形成する。有機半導体層114の材料を含む液体を使用し、液相プロセス(例えばスピンコート法又は液滴吐出法)により有機半導体層114を形成することができる。例えば上述した液滴吐出法を適用して、所定のパターンを有する有機半導体層114を直接形成してもよい。すなわち、図2に示すように、ソース電極110を露出する穴114a及びドレイン電極112を露出する穴114bが形成されるように、有機半導体層114を所定のパターンに形成する。   (1-2) As shown in FIG. 2, the organic semiconductor layer 114 is formed on the source electrode 110 and the drain electrode 112. The liquid containing the material of the organic semiconductor layer 114 is used, and the organic semiconductor layer 114 can be formed by a liquid phase process (for example, a spin coat method or a droplet discharge method). For example, the organic semiconductor layer 114 having a predetermined pattern may be directly formed by applying the above-described droplet discharge method. That is, as shown in FIG. 2, the organic semiconductor layer 114 is formed in a predetermined pattern so that a hole 114a exposing the source electrode 110 and a hole 114b exposing the drain electrode 112 are formed.

有機半導体層114の材料としては、例えばフルオレン−チオフェン共重合体の一つであるF8T2が挙げられる。また、有機半導体層としては、この他にも、以下の高分子系有機半導体材料、低分子系有機半導体材料のいずれも使用することができる。高分子系有機半導体材料としては、例えば、ポリ(3−アルキルチオフェン)(ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、フルオレン−チオフェン共重合体、ポリ(3,4−エチレンジオキシチオフェン/スチレンスルホン酸)(PEDOT/PSS)、ポリチオフェン、ポリ(チオフェンビニレン)、ポリ(2,2’−チエニルピロール)、ポリアニリン等等が挙げられる。低分子系有機半導体としては、例えば、C60、或いは、金属フタロシアニン、或いは、それらの置換誘導体、或いは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、或いは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクチチオフェン(8T)、ジヘキシルクォーターチオフェン(DH4T)、ジヘキルセキシチオフェン(DH6T)、等が挙げられる。   As a material of the organic semiconductor layer 114, for example, F8T2 which is one of fluorene-thiophene copolymers can be given. As the organic semiconductor layer, any of the following high molecular organic semiconductor materials and low molecular organic semiconductor materials can be used. Examples of the polymer organic semiconductor material include poly (3-alkylthiophene) (poly (3-hexylthiophene) (P3HT), poly (3-octylthiophene), poly (2,5-thienylenevinylene) (PTV). ), Poly (para-phenylene vinylene) (PPV), poly (9,9-dioctylfluorene-co-bis-N, N ′-(4-methoxyphenyl) -bis-N, N′-phenyl-1,4 -Phenylenediamine) (PFMO), poly (9,9 dioctylfluorene-co-benzothiadiazole) (BT), fluorene-triallylamine copolymer, triallylamine-based polymer, fluorene-thiophene copolymer, poly (3,4) -Ethylenedioxythiophene / styrene sulfonic acid) (PEDOT / PSS), polythiophene, poly (thio Fenvinylene), poly (2,2′-thienylpyrrole), polyaniline, etc. Examples of the low molecular organic semiconductor include C60, metal phthalocyanine, substituted derivatives thereof, anthracene, Acene molecular materials such as tetracene, pentacene, hexacene, etc., or α-oligothiophenes, specifically quarterthiophene (4T), sexithiophene (6T), octithiophene (8T), dihexyl quarterthiophene (DH4T), dihe Examples include kirsekithiophene (DH6T).

半導体層の材料として有機材料を用いることにより、低温プロセスが可能となり、例えばシリコンを用いる場合と比べてきわめて簡便に半導体層を形成することができる。なお有機半導体層114の形成法として、蒸着法など公知の方法を適用することができる。   By using an organic material as the material for the semiconductor layer, a low-temperature process can be performed, and for example, the semiconductor layer can be formed very easily compared to the case of using silicon. Note that a known method such as an evaporation method can be applied as a method of forming the organic semiconductor layer 114.

(1−3)図3に示すように、有機半導体層114上にゲート絶縁層116を形成する。ゲート絶縁層116の材料を含む液体を使用し、液体材料を用いた成膜プロセスによりゲート絶縁層116を形成することができる。例えば上述した液滴吐出法を適用して、所定のパターンを有するゲート絶縁層116を直接形成してもよい。すなわち、図3に示すように、ソース電極110を露出する穴116a及びドレイン電極112を露出する穴116bが形成されるように、ゲート絶縁層116を所定のパターンに形成する。   (1-3) As shown in FIG. 3, the gate insulating layer 116 is formed on the organic semiconductor layer 114. The gate insulating layer 116 can be formed by a film formation process using a liquid material using a liquid containing the material of the gate insulating layer 116. For example, the above-described droplet discharge method may be applied to directly form the gate insulating layer 116 having a predetermined pattern. That is, as shown in FIG. 3, the gate insulating layer 116 is formed in a predetermined pattern so that the hole 116a exposing the source electrode 110 and the hole 116b exposing the drain electrode 112 are formed.

ゲート絶縁層116の成膜温度は、有機半導体層114の耐熱温度よりも低温であることが好ましい。例えば、ポリメタクリル酸メチル(PMMA)などの絶縁性有機材料を使用すると、ゲート絶縁層116を有機半導体層114の耐熱温度よりも低温により成膜することが可能になる。   The deposition temperature of the gate insulating layer 116 is preferably lower than the heat resistant temperature of the organic semiconductor layer 114. For example, when an insulating organic material such as polymethyl methacrylate (PMMA) is used, the gate insulating layer 116 can be formed at a temperature lower than the heat resistant temperature of the organic semiconductor layer 114.

(1−4)図4に示すように、ゲート絶縁層116上にゲート電極118を形成する。ゲート電極118の材料を含む液体を使用し、液相プロセス(例えば液滴吐出法)によりゲート電極118を形成することができる。例えば上述した液滴吐出法を適用して、所定のパターンを有するゲート電極118を直接形成してもよい。ゲート電極118の材料は、ソース電極110及びドレイン電極112において説明した内容を適用することができ、例えばソース電極110及びドレイン電極112と同じ材料であってもよい。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。その他のゲート電極118の成膜方法としては、スパッタ法、蒸着法、メッキ法等が挙げられる。   (1-4) As shown in FIG. 4, the gate electrode 118 is formed on the gate insulating layer 116. The liquid containing the material of the gate electrode 118 can be used, and the gate electrode 118 can be formed by a liquid phase process (for example, a droplet discharge method). For example, the above-described droplet discharge method may be applied to directly form the gate electrode 118 having a predetermined pattern. The material described for the source electrode 110 and the drain electrode 112 can be applied to the material of the gate electrode 118; for example, the same material as that of the source electrode 110 and the drain electrode 112 may be used. If necessary, a treatment for volatilizing the dispersion and a treatment (heating) for bonding (for example, sintering) the conductive fine particles to each other are performed. Examples of other film formation methods for the gate electrode 118 include sputtering, vapor deposition, and plating.

また、ゲート絶縁層116の材質によっては、ゲート電極118を成膜する前に、受容層(図示しない)を形成してもよい。例えばゲート絶縁層116が、撥水性の高い材質からなり、かつゲート電極118の液体材料が水溶性である場合、所望の形状にゲート電極118を塗布するのは困難である。そこで、ポリビニルフェノール(PVP)等からなる受容層を予め形成することによって、より簡便に所望の形状のゲート電極118を形成することができる。   Depending on the material of the gate insulating layer 116, a receiving layer (not shown) may be formed before the gate electrode 118 is formed. For example, when the gate insulating layer 116 is made of a material having high water repellency and the liquid material of the gate electrode 118 is water-soluble, it is difficult to apply the gate electrode 118 in a desired shape. Thus, by forming a receiving layer made of polyvinylphenol (PVP) or the like in advance, the gate electrode 118 having a desired shape can be formed more easily.

こうして、有機薄膜トランジスタ120を形成することができる。有機薄膜トランジスタ120は、ソース電極110、ドレイン電極112、有機半導体層114、ゲート絶縁層116及びゲート電極118を含む。図4に示す有機薄膜トランジスタ120は、いわゆるトップゲート・ボトムコンタクト型の有機TFTである。   Thus, the organic thin film transistor 120 can be formed. The organic thin film transistor 120 includes a source electrode 110, a drain electrode 112, an organic semiconductor layer 114, a gate insulating layer 116, and a gate electrode 118. The organic thin film transistor 120 shown in FIG. 4 is a so-called top gate / bottom contact type organic TFT.

(2)図5に示すように、有機薄膜トランジスタ120上に層間絶縁層122を形成する。   (2) As shown in FIG. 5, an interlayer insulating layer 122 is formed on the organic thin film transistor 120.

層間絶縁層122の材料としては、有機半導体層114の耐熱温度より低い温度で成膜できるものが好ましい。例えば、テトラメチルシラン(TMS)、ポリメタクリル酸メチル(PMMA)又は光硬化型樹脂(例えばUV硬化型樹脂)等が挙げられる。これらを用いることにより、有機半導体層114に与える熱によるダメージを低減することができる。   As a material of the interlayer insulating layer 122, a material that can be formed at a temperature lower than the heat resistant temperature of the organic semiconductor layer 114 is preferable. For example, tetramethylsilane (TMS), polymethyl methacrylate (PMMA), photocurable resin (for example, UV curable resin), or the like can be given. By using these, damage to the organic semiconductor layer 114 due to heat can be reduced.

成膜方法としては、CVD法、液滴吐出法などが挙げられる。例えば、図5に示すように、上述した液滴吐出法を適用して、所定のパターンを有する層間絶縁層122を直接形成してもよい。詳しくは、ソース電極110を露出する穴122a及びドレイン電極112を露出する穴122bが形成されるように、層間絶縁層122を所定のパターンに形成する。   Examples of the film forming method include a CVD method and a droplet discharge method. For example, as shown in FIG. 5, an interlayer insulating layer 122 having a predetermined pattern may be directly formed by applying the above-described droplet discharge method. Specifically, the interlayer insulating layer 122 is formed in a predetermined pattern so that the hole 122a exposing the source electrode 110 and the hole 122b exposing the drain electrode 112 are formed.

(3)次に、図6及び図7に示すように、第1及び第2のコンタクト層124,126、配線層130、有機強誘電体キャパシタ140を形成する。   (3) Next, as shown in FIGS. 6 and 7, first and second contact layers 124 and 126, a wiring layer 130, and an organic ferroelectric capacitor 140 are formed.

(3−1)第1のコンタクト層124は、層間絶縁層122を貫通して有機薄膜トランジスタ120(例えばドレイン電極112)と電気的に接続するように形成される。詳しくは、第1のコンタクト層124は、穴114b、116b、122bを埋めるように形成される。第1のコンタクト層124の材料を含む液体を使用し、液相プロセス(例えば液滴吐出法)により第1のコンタクト層124を形成してもよい。   (3-1) The first contact layer 124 is formed so as to penetrate the interlayer insulating layer 122 and be electrically connected to the organic thin film transistor 120 (for example, the drain electrode 112). Specifically, the first contact layer 124 is formed so as to fill the holes 114b, 116b, and 122b. The liquid containing the material of the first contact layer 124 may be used, and the first contact layer 124 may be formed by a liquid phase process (for example, a droplet discharge method).

第1のコンタクト層124は、所定の穴(穴114b、116b、122b)の内部のみに形成してもよいし、その内部のみならずさらに層間絶縁層122の上面に至るように形成してもよい。後者の場合、図6に示すように、第1のコンタクト層124と配線層130とを一体的(連続的)に形成してもよい。液滴吐出法により、インク量及びインク塗布領域を制御すれば、第1のコンタクト層124及び配線層130を同一の液滴吐出工程により形成することができる。そのため、製造プロセスの簡略化を図ることができる。あるいは、第1のコンタクト層124を形成した後に、同一又は異なる手法により配線層130を別個に形成してもよい。なお、第1のコンタクト層124、配線層130の材料及び成膜方法の詳細は、上述した内容を適用することができる。   The first contact layer 124 may be formed only inside a predetermined hole (holes 114b, 116b, 122b), or may be formed so as to reach not only the inside but also the upper surface of the interlayer insulating layer 122. Good. In the latter case, as shown in FIG. 6, the first contact layer 124 and the wiring layer 130 may be formed integrally (continuously). If the ink amount and the ink application region are controlled by the droplet discharge method, the first contact layer 124 and the wiring layer 130 can be formed by the same droplet discharge step. Therefore, the manufacturing process can be simplified. Alternatively, after the first contact layer 124 is formed, the wiring layer 130 may be formed separately by the same or different technique. Note that the above-described contents can be applied to the materials of the first contact layer 124 and the wiring layer 130 and details of the film formation method.

(3−2)第2のコンタクト層126は、層間絶縁層122を貫通して有機薄膜トランジスタ120(例えばソース電極110)と電気的に接続するように形成される。詳しくは、第2のコンタクト層126は、穴114a、116a、122aを埋めるように形成される。   (3-2) The second contact layer 126 is formed so as to penetrate the interlayer insulating layer 122 and be electrically connected to the organic thin film transistor 120 (for example, the source electrode 110). Specifically, the second contact layer 126 is formed so as to fill the holes 114a, 116a, and 122a.

図6に示すように、第2のコンタクト層126と有機強誘電体キャパシタ140の下部電極142とを一体的(連続的)に形成してもよい。液滴吐出法により、インク量及びインク塗布領域を制御すれば、第2のコンタクト層126及び下部電極142を同一の液滴吐出工程により形成することができる。そのため、製造プロセスの簡略化を図ることができる。あるいは、第2のコンタクト層126を形成した後に、同一又は異なる手法により別個に下部電極142を形成してもよい。なお、第2のコンタクト層126のその他の内容は、第1のコンタクト層124及び上述の説明を適用することができる。   As shown in FIG. 6, the second contact layer 126 and the lower electrode 142 of the organic ferroelectric capacitor 140 may be formed integrally (continuously). If the ink amount and the ink application region are controlled by the droplet discharge method, the second contact layer 126 and the lower electrode 142 can be formed by the same droplet discharge step. Therefore, the manufacturing process can be simplified. Alternatively, after the second contact layer 126 is formed, the lower electrode 142 may be formed separately by the same or different technique. Note that the first contact layer 124 and the above description can be applied to other contents of the second contact layer 126.

(3−3)図7に示すように、下部電極142、有機強誘電体層144及び上部電極146を有する有機強誘電体キャパシタ140を形成する。例えば、下部電極142と第2のコンタクト層126を相互に電気的に接続する。下部電極142及び配線層130は、層間絶縁層122上に形成することができる。すなわち、有機強誘電体キャパシタ140及び配線層130を同一レベル層に形成することができる。   (3-3) As shown in FIG. 7, the organic ferroelectric capacitor 140 having the lower electrode 142, the organic ferroelectric layer 144, and the upper electrode 146 is formed. For example, the lower electrode 142 and the second contact layer 126 are electrically connected to each other. The lower electrode 142 and the wiring layer 130 can be formed on the interlayer insulating layer 122. That is, the organic ferroelectric capacitor 140 and the wiring layer 130 can be formed in the same level layer.

下部電極142の材料及び成膜方法は、ソース電極110等の内容を適用することができる。特に、下部電極142の材料が導電性有機材料であれば、有機強誘電体キャパシタ140のヒステリシス特性が良好になる。   The contents of the source electrode 110 and the like can be applied to the material and the film formation method of the lower electrode 142. In particular, when the material of the lower electrode 142 is a conductive organic material, the hysteresis characteristic of the organic ferroelectric capacitor 140 is improved.

次に、下部電極142上に有機強誘電体層144を形成する。有機強誘電体層144の有機強誘電体材料としては、例えばポリ(フッ化ビニリデン/トリフルオロエチレン)(P(VDF/TrFE))、ポリフッ化ビニリデン(PVDF)、フッ化ビニリデン/トリフルオロエチレン)コオリゴマー(VDF/TrFE)、フッ化ビニリデンオリゴマー(VDF)、及び奇数ナイロンなどが挙げられる。例えば、VDF:TrFE比が75:25のポリ(フッ化ビニリデン/トリフルオロエチレン)を溶媒(例えばケトン系の溶媒)に溶かして所定の溶液にした後、下部電極142を含む領域上に成膜し、140℃程度でアニールし、結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。そのため、製造プロセスに使用する基板100の選択自由度が高い。また、配線層130に熱によるダメージを与えることがないので、配線層130を有機強誘電体キャパシタ140よりも前工程に形成することが可能になり製造自由度も高い。また、低エネルギー処理により製造プロセスの容易化を図ることができる。さらに、有機強誘電体材料の配向性は、下地(下部電極142)にはあまり依存しないため、下部電極142の材料選択自由度の向上を図ることもできる。なお、有機強誘電体材料は重金属を含まないので、環境負荷の問題がなく、容易に廃棄可能である取り扱いが簡単である。   Next, an organic ferroelectric layer 144 is formed on the lower electrode 142. Examples of the organic ferroelectric material of the organic ferroelectric layer 144 include poly (vinylidene fluoride / trifluoroethylene) (P (VDF / TrFE)), polyvinylidene fluoride (PVDF), and vinylidene fluoride / trifluoroethylene). Examples include co-oligomers (VDF / TrFE), vinylidene fluoride oligomers (VDF), and odd-numbered nylons. For example, after poly (vinylidene fluoride / trifluoroethylene) having a VDF: TrFE ratio of 75:25 is dissolved in a solvent (for example, a ketone-based solvent) to form a predetermined solution, a film is formed on a region including the lower electrode 142. Then, it is annealed at about 140 ° C. and crystallized. In the case of an organic ferroelectric material, annealing can be performed at an extremely low temperature as compared with an inorganic ferroelectric material. Therefore, the degree of freedom in selecting the substrate 100 used in the manufacturing process is high. Further, since the wiring layer 130 is not damaged by heat, the wiring layer 130 can be formed in a pre-process before the organic ferroelectric capacitor 140, and the manufacturing flexibility is high. Further, the manufacturing process can be facilitated by low energy treatment. Furthermore, since the orientation of the organic ferroelectric material does not depend much on the base (lower electrode 142), the degree of freedom in selecting the material of the lower electrode 142 can be improved. In addition, since the organic ferroelectric material does not contain heavy metal, there is no problem of environmental load, and handling that can be easily disposed of is easy.

有機強誘電体層144の成膜方法は、真空蒸着法、LB(Langmuir-Blodgett)法、上述した液滴吐出法などが挙げられる。液滴吐出法によれば、所定のパターンを有する有機強誘電体層144を直接形成することができる。また、液滴吐出法の場合、選択成長技術を組み合わせることにより、同様に所定のパターンに直接形成することができる。また、その他の方法の場合、必要に応じて有機強誘電体層144をエッチングによりパターニングしてもよい。   Examples of the method for forming the organic ferroelectric layer 144 include a vacuum deposition method, an LB (Langmuir-Blodgett) method, and the above-described droplet discharge method. According to the droplet discharge method, the organic ferroelectric layer 144 having a predetermined pattern can be directly formed. In the case of the droplet discharge method, it can be directly formed in a predetermined pattern in the same manner by combining selective growth techniques. In the case of other methods, the organic ferroelectric layer 144 may be patterned by etching as necessary.

その後、有機強誘電体層144上に上部電極146を形成する。上部電極146の材料及び形成方法としては、上述した下部電極142の内容を適用することができる。例えば上部電極146の材料が導電性有機材料であれば、上述したように有機強誘電体キャパシタ140のヒステリシス特性が向上する。上部電極146の場合、下地となる有機強誘電体層144にダメージが与えられないよう成膜することが好ましい。   Thereafter, the upper electrode 146 is formed on the organic ferroelectric layer 144. As the material and formation method of the upper electrode 146, the contents of the lower electrode 142 described above can be applied. For example, if the material of the upper electrode 146 is a conductive organic material, the hysteresis characteristic of the organic ferroelectric capacitor 140 is improved as described above. In the case of the upper electrode 146, it is preferable to form the film so that the organic ferroelectric layer 144 serving as a base is not damaged.

こうして、有機強誘電体キャパシタ140を形成することができる。この有機強誘電体キャパシタ140は、第2のコンタクト層126を介して有機薄膜トランジスタ120(例えばソース電極110)に電気的に接続されている。有機薄膜トランジスタ120は、有機強誘電体キャパシタ140への電荷蓄積のオン・オフを選択する選択トランジスタとして機能する。   Thus, the organic ferroelectric capacitor 140 can be formed. The organic ferroelectric capacitor 140 is electrically connected to the organic thin film transistor 120 (for example, the source electrode 110) through the second contact layer 126. The organic thin film transistor 120 functions as a selection transistor that selects on / off of charge accumulation in the organic ferroelectric capacitor 140.

(4)その後、図8に示すように、有機強誘電体キャパシタ140上に絶縁層150を形成する。絶縁層150は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。絶縁層150は、有機強誘電体キャパシタ140を被覆して形成する。絶縁層150の成膜温度が、例えば有機強誘電体層144の成膜温度よりも低くければ、有機強誘電体キャパシタ140の熱によるダメージを低減することができる。絶縁層150の材料及び成膜方法は、層間絶縁層122の内容を適用することができる。   (4) Thereafter, as shown in FIG. 8, an insulating layer 150 is formed on the organic ferroelectric capacitor 140. The insulating layer 150 may be an interlayer insulating layer for further forming a device thereon, or may be an uppermost passivation layer. The insulating layer 150 is formed so as to cover the organic ferroelectric capacitor 140. If the film formation temperature of the insulating layer 150 is lower than the film formation temperature of the organic ferroelectric layer 144, for example, the heat damage of the organic ferroelectric capacitor 140 can be reduced. The material of the insulating layer 150 and the film formation method can employ the contents of the interlayer insulating layer 122.

以上の工程により、図8に示すように有機強誘電体メモリ1000を製造することができる。上述の全ての成膜プロセスを液相プロセスにより行うことができる。特に、液滴吐出法を適用すれば、液滴材料を変えるだけで同一の吐出装置を用いて製造できるため、極めて安価かつ容易な製造プロセスを実現することができる。   Through the above steps, an organic ferroelectric memory 1000 can be manufactured as shown in FIG. All the above film forming processes can be performed by a liquid phase process. In particular, if the droplet discharge method is applied, it is possible to manufacture using the same discharge device by simply changing the droplet material, so that an extremely inexpensive and easy manufacturing process can be realized.

(有機強誘電体メモリの構造)
図8に示すように、有機強誘電体メモリ1000は、基板100と、有機薄膜トランジスタ120と、層間絶縁層122と、第1及び第2のコンタクト層124,126と、配線層130と、有機強誘電体キャパシタ140と、を含む。図8に示す例では、有機薄膜トランジスタ120はいわゆるトップゲート・ボトムコンタクト型の構造を有する。詳しくは、ソース電極110及びドレイン電極112上に有機半導体層114が形成され、有機半導体層114上にゲート絶縁層116が形成され、ゲート絶縁層116上にゲート電極118が形成されている。なお、有機薄膜トランジスタの構造は図8に示すものに限定されず、後述のように様々な態様をとることができる。
(Structure of organic ferroelectric memory)
As shown in FIG. 8, the organic ferroelectric memory 1000 includes a substrate 100, an organic thin film transistor 120, an interlayer insulating layer 122, first and second contact layers 124 and 126, a wiring layer 130, and an organic strong memory. And a dielectric capacitor 140. In the example shown in FIG. 8, the organic thin film transistor 120 has a so-called top gate / bottom contact type structure. Specifically, the organic semiconductor layer 114 is formed over the source electrode 110 and the drain electrode 112, the gate insulating layer 116 is formed over the organic semiconductor layer 114, and the gate electrode 118 is formed over the gate insulating layer 116. Note that the structure of the organic thin film transistor is not limited to that shown in FIG. 8, and can take various forms as described later.

図9の回路図を参照すると、ワード線(WL)が有機薄膜トランジスタ120のゲート電極118に電気的に接続され、ビット線(BL)が配線層130に電気的に接続され、プレート線(PL)が有機強誘電体キャパシタ140の上部電極146に電気的に接続されている。   Referring to the circuit diagram of FIG. 9, the word line (WL) is electrically connected to the gate electrode 118 of the organic thin film transistor 120, the bit line (BL) is electrically connected to the wiring layer 130, and the plate line (PL). Is electrically connected to the upper electrode 146 of the organic ferroelectric capacitor 140.

この有機強誘電体メモリ1000によれば、上述した効果のほか、特に、有機系基板、有機半導体、導電性有機材料、絶縁性有機材料等の他のフレキシブル材料と組み合わせることにより、互いにかける負荷を軽減し、より高性能なフレキシブルメモリを提供することができる。   According to this organic ferroelectric memory 1000, in addition to the effects described above, in particular, the load applied to each other can be reduced by combining with other flexible materials such as organic substrates, organic semiconductors, conductive organic materials, and insulating organic materials. It is possible to reduce and provide a flexible memory with higher performance.

なお、本実施の形態に係る有機強誘電体メモリは、上述の製造方法から導くことができる内容を含む。   The organic ferroelectric memory according to the present embodiment includes contents that can be derived from the manufacturing method described above.

(第1の変形例)
図10は、本実施の形態の第1の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。
(First modification)
FIG. 10 is a diagram showing a first modification of the present embodiment, and is a diagram for explaining an organic ferroelectric memory and a manufacturing method thereof.

本変形例では、有機強誘電体キャパシタ240を配線層130よりも上層に形成する。すなわち、配線層130を形成した後、配線層130上に中間絶縁層160を形成し、中間絶縁層160上に有機強誘電体キャパシタ240を形成する。その場合、層間絶縁層122及び中間絶縁層160を連続して貫通する第2のコンタクト層226により、有機薄膜トランジスタ120及び有機強誘電体キャパシタ240の電気的接続を図ることができる。中間絶縁層160の形成方法及び材料は、層間絶縁層122の内容を適用することができる。   In this modification, the organic ferroelectric capacitor 240 is formed above the wiring layer 130. That is, after forming the wiring layer 130, the intermediate insulating layer 160 is formed on the wiring layer 130, and the organic ferroelectric capacitor 240 is formed on the intermediate insulating layer 160. In that case, the organic thin film transistor 120 and the organic ferroelectric capacitor 240 can be electrically connected by the second contact layer 226 that continuously passes through the interlayer insulating layer 122 and the intermediate insulating layer 160. The content of the interlayer insulating layer 122 can be applied to a method and a material for forming the intermediate insulating layer 160.

本変形例によれば、有機強誘電体層を含む有機強誘電体キャパシタ240を形成するので、例えば、必要な層間絶縁層160、配線層130、層間絶縁層122、有機薄膜トランジスタの成膜温度が、有機強誘電体キャパシタ240の耐熱温度より高い場合でも、配線層130等の素子に熱によるダメージを与えることがない。また、有機薄膜トランジスタ120及びその他の導電部(配線層130など)の形成工程と、有機強誘電体キャパシタ240の形成工程とを分離して行うことができるので、いずれか一方の工程が他方により制約されることがなく、製造自由度の向上を図ることができる。   According to this modification, since the organic ferroelectric capacitor 240 including the organic ferroelectric layer is formed, for example, the necessary film formation temperatures of the interlayer insulating layer 160, the wiring layer 130, the interlayer insulating layer 122, and the organic thin film transistor are set. Even when the temperature is higher than the heat resistant temperature of the organic ferroelectric capacitor 240, the elements such as the wiring layer 130 are not damaged by heat. Further, since the formation process of the organic thin film transistor 120 and other conductive parts (such as the wiring layer 130) and the formation process of the organic ferroelectric capacitor 240 can be performed separately, any one process is restricted by the other. Thus, the manufacturing flexibility can be improved.

(第2の変形例)
図11は、本実施の形態の第2の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。
(Second modification)
FIG. 11 is a diagram showing a second modification of the present embodiment, and is a diagram for explaining an organic ferroelectric memory and a manufacturing method thereof.

本変形例では、基板100から順番に、有機強誘電体キャパシタ340、有機薄膜トランジスタ320が配置されている。詳しくは、基板100上に有機強誘電体キャパシタ340が形成され、有機強誘電体キャパシタ340上に層間絶縁層122が形成され、層間絶縁層122上に有機薄膜トランジスタ320が形成され、有機薄膜トランジスタ320上に絶縁層150が形成されている。有機強誘電体キャパシタ340及び有機薄膜トランジスタ320の詳細は、基板100を基準とする位置が異なる点を除き、上述した内容を適用することができる。図11に示す例では、第1のコンタクト層324が有機薄膜トランジスタ320(図ではドレイン電極312)上に設けられ、絶縁層150上に配線層330が形成されているがこの形態に限定されるものではなく、配線層330を有機強誘電体キャパシタ340と同一レベル層(すなわち基板100上)に形成してもよい。第2のコンタクト層326は、層間絶縁層122を貫通し、かつ有機強誘電体キャパシタ340及び有機薄膜トランジスタ320を電気的に接続するもので、例えば上部電極346及びソース電極310を電気的に接続している。   In this modification, an organic ferroelectric capacitor 340 and an organic thin film transistor 320 are arranged in order from the substrate 100. Specifically, the organic ferroelectric capacitor 340 is formed on the substrate 100, the interlayer insulating layer 122 is formed on the organic ferroelectric capacitor 340, the organic thin film transistor 320 is formed on the interlayer insulating layer 122, and the organic thin film transistor 320 is formed. An insulating layer 150 is formed on the substrate. The details described above can be applied to the details of the organic ferroelectric capacitor 340 and the organic thin film transistor 320 except that the positions relative to the substrate 100 are different. In the example shown in FIG. 11, the first contact layer 324 is provided on the organic thin film transistor 320 (the drain electrode 312 in the figure), and the wiring layer 330 is formed on the insulating layer 150. Instead, the wiring layer 330 may be formed on the same level layer as the organic ferroelectric capacitor 340 (that is, on the substrate 100). The second contact layer 326 penetrates the interlayer insulating layer 122 and electrically connects the organic ferroelectric capacitor 340 and the organic thin film transistor 320. For example, the second contact layer 326 electrically connects the upper electrode 346 and the source electrode 310. ing.

本変形例によれば、有機強誘電体キャパシタ340の上方に有機薄膜トランジスタ320を形成することによって、有機薄膜トランジスタ320を形成する前に有機強誘電体キャパシタ340を形成することができる。これにより、例えば有機強誘電体層の成膜温度が有機半導体層の耐熱温度より高い場合に、有機半導体層が有機強誘電体層の成膜時のアニール処理によって受けるダメージを防止することができる。   According to this modification, by forming the organic thin film transistor 320 above the organic ferroelectric capacitor 340, the organic ferroelectric capacitor 340 can be formed before the organic thin film transistor 320 is formed. Thereby, for example, when the film formation temperature of the organic ferroelectric layer is higher than the heat resistant temperature of the organic semiconductor layer, it is possible to prevent the organic semiconductor layer from being damaged by the annealing process during the film formation of the organic ferroelectric layer. .

(第3の変形例)
図12〜図14は、本実施の形態の第3の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。本変形例では、有機薄膜トランジスタの構造が上述と異なっている。
(Third Modification)
12 to 14 are views showing a third modification of the present embodiment, and are diagrams for explaining an organic ferroelectric memory and a manufacturing method thereof. In this modification, the structure of the organic thin film transistor is different from that described above.

(1)図12に示す例では、有機薄膜トランジスタ420は、いわゆるトップゲート・トップコンタクト型の構造を有する。詳しくは、有機半導体層414上にソース電極410及びドレイン電極412が形成され、ソース電極410及びドレイン電極412上にゲート絶縁層416が形成され、ゲート絶縁層416上にゲート電極418が形成されている。なお、それらの材料及び成膜方法は、上述した内容を適用することができる。   (1) In the example shown in FIG. 12, the organic thin film transistor 420 has a so-called top gate / top contact type structure. Specifically, the source electrode 410 and the drain electrode 412 are formed over the organic semiconductor layer 414, the gate insulating layer 416 is formed over the source electrode 410 and the drain electrode 412, and the gate electrode 418 is formed over the gate insulating layer 416. Yes. Note that the above-described contents can be applied to these materials and film formation methods.

(2)図13に示す例では、有機薄膜トランジスタ520は、いわゆるボトムゲート・ボトムコンタクト型の構造を有する。詳しくは、ゲート電極518上にゲート絶縁層516が形成され、ゲート絶縁層516上にソース電極510及びドレイン電極512が形成され、ソース電極510及びドレイン電極512上に有機半導体層514が形成されている。なお、それらの材料及び成膜方法は、上述した内容を適用することができる。   (2) In the example shown in FIG. 13, the organic thin film transistor 520 has a so-called bottom gate / bottom contact type structure. Specifically, a gate insulating layer 516 is formed over the gate electrode 518, a source electrode 510 and a drain electrode 512 are formed over the gate insulating layer 516, and an organic semiconductor layer 514 is formed over the source electrode 510 and the drain electrode 512. Yes. Note that the above-described contents can be applied to these materials and film formation methods.

(3)図14に示すように、有機薄膜トランジスタ620は、いわゆるボトムゲート・トップコンタクト型の構造を有する。詳しくは、ゲート電極618上にゲート絶縁層616が形成され、ゲート絶縁層616上に有機半導体層614が形成され、有機半導体層614上にソース電極610及びドレイン電極612が形成されている。なお、それらの材料及び成膜方法は、上述した内容を適用することができる。   (3) As shown in FIG. 14, the organic thin film transistor 620 has a so-called bottom gate / top contact type structure. Specifically, a gate insulating layer 616 is formed over the gate electrode 618, an organic semiconductor layer 614 is formed over the gate insulating layer 616, and a source electrode 610 and a drain electrode 612 are formed over the organic semiconductor layer 614. Note that the above-described contents can be applied to these materials and film formation methods.

(第4の変形例)
図15は、本実施の形態の第4の変形例を示す図であり、有機強誘電体メモリの回路図である。上述の内容では、1トランジスタ1キャパシタ型の例を説明したが、本発明はこれに限定されるものではなく、いわゆる2トランジスタ2キャパシタ型の有機強誘電体メモリについて適用することができる。このメモリ構造によれば、上述した効果に加え、動作安定性が高く、製造工程等に起因する特性ばらつきに対して強いという特徴がある。あるいは、上述の1T1C型、2T2C型とは別の他の蓄積容量型について本発明の内容を適用してもよい。
(Fourth modification)
FIG. 15 is a diagram showing a fourth modification of the present embodiment, and is a circuit diagram of an organic ferroelectric memory. In the above description, an example of a one-transistor one-capacitor type has been described. However, the present invention is not limited to this, and can be applied to a so-called two-transistor two-capacitor type organic ferroelectric memory. According to this memory structure, in addition to the above-described effects, the operation stability is high, and there is a feature that the memory structure is strong against characteristic variation caused by a manufacturing process or the like. Alternatively, the contents of the present invention may be applied to another storage capacity type other than the above-described 1T1C type and 2T2C type.

(第5の変形例)
図16〜図19は、本実施の形態の第5の変形例を示す図であり、有機強誘電体メモリの製造方法を示す図である。本変形例では、有機強誘電体キャパシタ140のパターニング方法が上述と異なっている。
(Fifth modification)
16 to 19 are views showing a fifth modification of the present embodiment, and are diagrams showing a method for manufacturing an organic ferroelectric memory. In this modification, the patterning method of the organic ferroelectric capacitor 140 is different from that described above.

まず、図16に示すように、所定のパターン及びその周囲を含む領域に、下部電極142a、有機強誘電体層144a、上部電極146aを順に積層する。その後、図17に示すように上部電極146をパターニングして形成する。例えばウエットエッチングによりパターニングすることができる。あるいは、所定のパターンを有する上部電極146を液滴吐出法により直接的に有機強誘電体層144aに形成してもよい。   First, as shown in FIG. 16, a lower electrode 142a, an organic ferroelectric layer 144a, and an upper electrode 146a are sequentially stacked in a region including a predetermined pattern and its periphery. Thereafter, as shown in FIG. 17, the upper electrode 146 is formed by patterning. For example, patterning can be performed by wet etching. Alternatively, the upper electrode 146 having a predetermined pattern may be directly formed on the organic ferroelectric layer 144a by a droplet discharge method.

その後、図17に示すように、所定のパターンを有する上部電極146をマスクとして有機強誘電体層144aをアッシングする。すなわち、反応性ガス(例えばプラズマ酸素ガスなど)により、有機強誘電体層144aのうちマスク(上部電極146)から露出する領域を揮発させて除去する。こうして、図18に示すように、有機強誘電体層144を上部電極146と同一パターンに形成することができる。   Thereafter, as shown in FIG. 17, the organic ferroelectric layer 144a is ashed using the upper electrode 146 having a predetermined pattern as a mask. That is, a region exposed from the mask (upper electrode 146) in the organic ferroelectric layer 144a is volatilized and removed by a reactive gas (for example, plasma oxygen gas). Thus, as shown in FIG. 18, the organic ferroelectric layer 144 can be formed in the same pattern as the upper electrode 146.

あるいは、ドライエッチングにより上部電極146をパターニングすることにより、アッシングと同様の作用によって有機強誘電体層144を同時にパターニングしてもよい。   Alternatively, by patterning the upper electrode 146 by dry etching, the organic ferroelectric layer 144 may be simultaneously patterned by the same action as ashing.

なお、図19に示すように、下部電極142を所定の方法によりパターニングすることで、有機強誘電体キャパシタ140を形成することができる。   In addition, as shown in FIG. 19, the organic ferroelectric capacitor 140 can be formed by patterning the lower electrode 142 by a predetermined method.

本変形例によれば、上部電極146をマスクとして利用することにより、有機強誘電体層144をパターニングするためのマスクを形成する必要がなくなり、製造プロセスの容易化を図ることができる。   According to this modification, by using the upper electrode 146 as a mask, it is not necessary to form a mask for patterning the organic ferroelectric layer 144, and the manufacturing process can be facilitated.

なお、本発明は、上述した複数の変形例の少なくとも2つ以上の内容を組み合わせて導くことができる形態をさらに含む。   In addition, this invention further contains the form which can be guide | induced by combining the content of at least 2 or more of the some modified example mentioned above.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。It is a figure which shows the manufacturing method of the organic ferroelectric memory which concerns on embodiment of this invention. 本発明の実施の形態に係る有機強誘電体メモリを示す図である。1 is a diagram showing an organic ferroelectric memory according to an embodiment of the present invention. 本発明の実施の形態に係る有機強誘電体メモリの回路図である。1 is a circuit diagram of an organic ferroelectric memory according to an embodiment of the present invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention. 本発明の実施の形態の変形例を示す図である。It is a figure which shows the modification of embodiment of this invention.

符号の説明Explanation of symbols

100…基板 110…ソース電極 112…ドレイン電極 114…有機半導体層
116…ゲート絶縁層 118…ゲート電極 120…有機薄膜トランジスタ
122…層間絶縁層 124…第1のコンタクト層 126…第2のコンタクト層
130…配線層 140…有機強誘電体キャパシタ 142…下部電極
144…有機強誘電体層 146…上部電極 150…絶縁層 160…中間絶縁層
226…第2のコンタクト層 240…有機強誘電体キャパシタ 310…ソース電極
312…ドレイン電極 320…有機薄膜トランジスタ 324…第1のコンタクト層
326…第2のコンタクト層 330…配線層 340…有機強誘電体キャパシタ
410…ソース電極 412…ドレイン電極 416…ゲート絶縁層
418…ゲート電極 420…有機薄膜トランジスタ 510…ソース電極
512…ドレイン電極 514…有機半導体層 516…ゲート絶縁層
520…有機薄膜トランジスタ 610…ソース電極 612…ドレイン電極
614…有機半導体層 616…ゲート絶縁層 620…有機薄膜トランジスタ
DESCRIPTION OF SYMBOLS 100 ... Substrate 110 ... Source electrode 112 ... Drain electrode 114 ... Organic semiconductor layer 116 ... Gate insulating layer 118 ... Gate electrode 120 ... Organic thin film transistor 122 ... Interlayer insulating layer 124 ... First contact layer 126 ... Second contact layer 130 ... Wiring layer 140 ... Organic ferroelectric capacitor 142 ... Lower electrode 144 ... Organic ferroelectric layer 146 ... Upper electrode 150 ... Insulating layer 160 ... Intermediate insulating layer 226 ... Second contact layer 240 ... Organic ferroelectric capacitor 310 ... Source Electrode 312 ... Drain electrode 320 ... Organic thin film transistor 324 ... First contact layer 326 ... Second contact layer 330 ... Wiring layer 340 ... Organic ferroelectric capacitor 410 ... Source electrode 412 ... Drain electrode 416 ... Gate insulating layer 418 ... Gate Electrode 420 ... Organic thin film Transistor 510 ... source electrode 512 ... drain electrode 514: organic semiconductor layer 516 ... gate insulating layer 520 ... organic film transistor 610 ... source electrode 612 ... drain electrode 614: organic semiconductor layer 616 ... gate insulating layer 620 ... organic film transistor

Claims (17)

有機強誘電体メモリの製造方法であって、
(a)基板の上方に、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタを形成すること、
(b)前記有機薄膜トランジスタの上方に層間絶縁層を形成すること、
(c)前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第1のコンタクト層、及び前記層間絶縁層に前記有機薄膜トランジスタと電気的に接続する第2のコンタクト層を形成すること、
(d)前記第1のコンタクト層と電気的に接続する配線層を形成すること、
(e)前記第2のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタを形成すること、
を含む、有機強誘電体メモリの製造方法。
An organic ferroelectric memory manufacturing method comprising:
(A) forming an organic thin film transistor having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer and a gate electrode above the substrate;
(B) forming an interlayer insulating layer above the organic thin film transistor;
(C) forming a first contact layer electrically connected to the organic thin film transistor in the interlayer insulating layer and a second contact layer electrically connected to the organic thin film transistor in the interlayer insulating layer;
(D) forming a wiring layer electrically connected to the first contact layer;
(E) forming an organic ferroelectric capacitor electrically connected to the second contact layer and having a lower electrode, an organic ferroelectric layer and an upper electrode;
A method for manufacturing an organic ferroelectric memory, comprising:
請求項1記載の有機強誘電体メモリの製造方法において、
前記(a)〜(e)工程を液相プロセスにより行う、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory of Claim 1,
A method of manufacturing an organic ferroelectric memory, wherein the steps (a) to (e) are performed by a liquid phase process.
請求項1又は請求項2記載の有機強誘電体メモリの製造方法において、
前記(a)工程で、前記ソース電極、前記ドレイン電極、前記有機半導体層、前記ゲート絶縁層及び前記ゲート電極の少なくともいずれか一つを液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory of Claim 1 or Claim 2,
In the step (a), at least one of the source electrode, the drain electrode, the organic semiconductor layer, the gate insulating layer, and the gate electrode is formed in a predetermined pattern by a droplet discharge method. Manufacturing method of body memory.
請求項1から請求項3のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(a)工程で、前記有機半導体層を、フルオレン−チオフェン共重合体により形成する、強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-3,
A method for manufacturing a ferroelectric memory, wherein in the step (a), the organic semiconductor layer is formed of a fluorene-thiophene copolymer.
請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極、前記有機強誘電体層及び前記上部電極の少なくともいずれか一つを液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-4,
In the step (e), at least one of the lower electrode, the organic ferroelectric layer, and the upper electrode is formed in a predetermined pattern by a droplet discharge method.
請求項1から請求項4のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングする、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-4,
In the step (e), the organic ferroelectric layer is formed by ashing the organic ferroelectric layer using the upper electrode having the predetermined pattern as a mask by forming the upper electrode to have a predetermined pattern. A method of manufacturing an organic ferroelectric memory, wherein a layer is patterned.
請求項1から請求項6のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成する、有機強誘電体メモリ。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-6,
An organic ferroelectric memory, wherein at least one of the lower electrode and the upper electrode is formed of a conductive organic material in the step (e).
請求項1から請求項7のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(e)工程で、前記有機強誘電体層を、ポリ(フッ化ビニリデン/トリフルオロエチレン)、ポリフッ化ビニリデン、(フッ化ビニリデン/トリフルオロエチレン)コオリゴマー、フッ化ビニリデンオリゴマー、及び奇数ナイロンのいずれかにより形成する、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-7,
In the step (e), the organic ferroelectric layer is made of poly (vinylidene fluoride / trifluoroethylene), polyvinylidene fluoride, (vinylidene fluoride / trifluoroethylene) co-oligomer, vinylidene fluoride oligomer, and odd-number nylon. A method of manufacturing an organic ferroelectric memory formed by any of the above.
請求項1から請求項8のいずれかに記載の有機強誘電体メモリの製造方法において、
前記基板は有機系基板である、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-8,
The method for manufacturing an organic ferroelectric memory, wherein the substrate is an organic substrate.
請求項1から請求項9のいずれかに記載の有機強誘電体メモリの製造方法において、
前記(d)工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記(e)工程で、前記有機強誘電体キャパシタを前記中間絶縁層の上方に形成する、有機強誘電体メモリの製造方法。
In the manufacturing method of the organic ferroelectric memory in any one of Claims 1-9,
After the step (d), further comprising forming an intermediate insulating layer above the wiring layer;
A method of manufacturing an organic ferroelectric memory, wherein the organic ferroelectric capacitor is formed above the intermediate insulating layer in the step (e).
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタの上方に形成された層間絶縁層と、
前記層間絶縁層に形成された第1のコンタクト層と、
前記層間絶縁層に形成された第2のコンタクト層と、
前記第1のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続された配線層と、
前記第2のコンタクト層を介して前記有機薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
を含む、有機強誘電体メモリ。
A storage capacitor type organic ferroelectric memory,
A substrate,
An organic thin film transistor formed above the substrate and having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer, and a gate electrode;
An interlayer insulating layer formed above the organic thin film transistor;
A first contact layer formed on the interlayer insulating layer;
A second contact layer formed on the interlayer insulating layer;
A wiring layer electrically connected to the organic thin film transistor through the first contact layer;
An organic ferroelectric capacitor electrically connected to the organic thin film transistor through the second contact layer and having a lower electrode, an organic ferroelectric layer, and an upper electrode;
Including an organic ferroelectric memory.
蓄積容量型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する有機強誘電体キャパシタと、
前記有機強誘電体キャパシタの上方に形成された層間絶縁層と、
前記層間絶縁層の上方に形成され、かつソース電極、ドレイン電極、有機半導体層、ゲート絶縁層及びゲート電極を有する有機薄膜トランジスタと、
前記有機薄膜トランジスタと電気的に接続された第1のコンタクト層と、
前記第1のコンタクト層と電気的に接続された配線層と、
前記層間絶縁層に形成され、かつ前記有機薄膜トランジスタと前記有機強誘電体キャパシタとを電気的に接続する第2のコンタクト層と、
を含む、有機強誘電体メモリ。
A storage capacitor type organic ferroelectric memory,
A substrate,
An organic ferroelectric capacitor formed above the substrate and having a lower electrode, an organic ferroelectric layer and an upper electrode;
An interlayer insulating layer formed above the organic ferroelectric capacitor;
An organic thin film transistor formed above the interlayer insulating layer and having a source electrode, a drain electrode, an organic semiconductor layer, a gate insulating layer and a gate electrode;
A first contact layer electrically connected to the organic thin film transistor;
A wiring layer electrically connected to the first contact layer;
A second contact layer formed on the interlayer insulating layer and electrically connecting the organic thin film transistor and the organic ferroelectric capacitor;
Including an organic ferroelectric memory.
請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されている、有機強誘電体メモリ。
The organic ferroelectric memory according to claim 11 or 12,
The organic semiconductor layer is formed above the source electrode and the drain electrode,
The gate insulating layer is formed above the organic semiconductor layer,
An organic ferroelectric memory, wherein the gate electrode is formed above the gate insulating layer.
請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記有機半導体層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ゲート電極が形成されている、有機強誘電体メモリ。
The organic ferroelectric memory according to claim 11 or 12,
The source electrode and the drain electrode are formed above the organic semiconductor layer,
The gate insulating layer is formed above the source electrode and the drain electrode,
An organic ferroelectric memory, wherein the gate electrode is formed above the gate insulating layer.
請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記ソース電極及び前記ドレイン電極が形成され、
前記ソース電極及び前記ドレイン電極の上方には、前記有機半導体層が形成されている、有機強誘電体メモリ。
The organic ferroelectric memory according to claim 11 or 12,
The gate insulating layer is formed above the gate electrode,
The source electrode and the drain electrode are formed above the gate insulating layer,
An organic ferroelectric memory, wherein the organic semiconductor layer is formed above the source electrode and the drain electrode.
請求項11又は請求項12記載の有機強誘電体メモリにおいて、
前記ゲート電極の上方には、前記ゲート絶縁層が形成され、
前記ゲート絶縁層の上方には、前記有機半導体層が形成され、
前記有機半導体層の上方には、前記ソース及び前記ドレイン電極が形成されている、有機強誘電体メモリ。
The organic ferroelectric memory according to claim 11 or 12,
The gate insulating layer is formed above the gate electrode,
The organic semiconductor layer is formed above the gate insulating layer,
An organic ferroelectric memory, wherein the source and drain electrodes are formed above the organic semiconductor layer.
請求項11から請求項16のいずれかに記載の有機強誘電体メモリにおいて、
前記基板は有機系基板である、有機強誘電体メモリ。
The organic ferroelectric memory according to any one of claims 11 to 16,
An organic ferroelectric memory, wherein the substrate is an organic substrate.
JP2005067267A 2005-03-10 2005-03-10 Organic ferroelectric memory and its manufacturing method Pending JP2006253380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005067267A JP2006253380A (en) 2005-03-10 2005-03-10 Organic ferroelectric memory and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005067267A JP2006253380A (en) 2005-03-10 2005-03-10 Organic ferroelectric memory and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006253380A true JP2006253380A (en) 2006-09-21

Family

ID=37093546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067267A Pending JP2006253380A (en) 2005-03-10 2005-03-10 Organic ferroelectric memory and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006253380A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012510177A (en) * 2008-11-26 2012-04-26 ネーデルランデ オルガニサチエ ヴォール トエゲパスト−ナツールウェテンスハペリエク オンデルゾエク ティーエヌオー Adjustable light emitting diode
JP2019204966A (en) * 2010-05-21 2019-11-28 株式会社半導体エネルギー研究所 Semiconductor device
KR20210058790A (en) * 2011-05-25 2021-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168295A (en) * 1999-12-09 2001-06-22 Seiko Epson Corp Formation of new dielectric
JP2003163331A (en) * 2001-11-28 2003-06-06 Ricoh Co Ltd Nonvolatile organic semiconductor memory element and noncontact information management display
JP2003197612A (en) * 2001-12-21 2003-07-11 Seiko Epson Corp Method for manufacturing electronic element, method for manufacturing circuit board, method for manufacturing electronic device, electrooptic device and its manufacturing method, electronic apparatus and patterning apparatus
JP2004304180A (en) * 2003-03-19 2004-10-28 Dainippon Printing Co Ltd Organic bistable element, organic bistable memory using it, and their driving methods
WO2005008785A1 (en) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. Thin film transistor and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168295A (en) * 1999-12-09 2001-06-22 Seiko Epson Corp Formation of new dielectric
JP2003163331A (en) * 2001-11-28 2003-06-06 Ricoh Co Ltd Nonvolatile organic semiconductor memory element and noncontact information management display
JP2003197612A (en) * 2001-12-21 2003-07-11 Seiko Epson Corp Method for manufacturing electronic element, method for manufacturing circuit board, method for manufacturing electronic device, electrooptic device and its manufacturing method, electronic apparatus and patterning apparatus
JP2004304180A (en) * 2003-03-19 2004-10-28 Dainippon Printing Co Ltd Organic bistable element, organic bistable memory using it, and their driving methods
WO2005008785A1 (en) * 2003-07-17 2005-01-27 Matsushita Electric Industrial Co., Ltd. Thin film transistor and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012510177A (en) * 2008-11-26 2012-04-26 ネーデルランデ オルガニサチエ ヴォール トエゲパスト−ナツールウェテンスハペリエク オンデルゾエク ティーエヌオー Adjustable light emitting diode
JP2019204966A (en) * 2010-05-21 2019-11-28 株式会社半導体エネルギー研究所 Semiconductor device
KR20210058790A (en) * 2011-05-25 2021-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
KR102419250B1 (en) * 2011-05-25 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US11489077B2 (en) 2011-05-25 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US11967648B2 (en) 2011-05-25 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US12062724B2 (en) 2011-05-25 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7485576B2 (en) Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP4466853B2 (en) Organic ferroelectric memory and manufacturing method thereof
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
US6812509B2 (en) Organic ferroelectric memory cells
US7763501B2 (en) Forming interconnects
EP1243032B1 (en) Inkjet-fabricated integrated circuits
CN1667805B (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
KR100649189B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display device having the organic thin film transistor
US7259392B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
BRPI0016670B1 (en) method for configuring an electronic circuit, and, electronic circuit
US20100140596A1 (en) Organic thin film transistor and method of manufacturing the same
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
CN101814580A (en) The manufacture method of vertical field-effect transistor
JP2007173728A (en) Method of manufacturing organic ferroelectric capacitor, organic ferroelectric capacitor, organic ferroelectric memory, and electronic apparatus
JP2006253380A (en) Organic ferroelectric memory and its manufacturing method
JP2009295678A (en) Method for manufacturing semiconductor device, method for manufacturing ferroelectric element, and method for manufacturing electronic apparatus
KR100741072B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
US8603856B2 (en) Organic transistor and method for manufacturing the same
JP2006253475A (en) Organic ferroelectric memory and its manufacturing method
KR100749502B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
KR100666760B1 (en) Nonvolatile memory organic thin film transistor and its fabrication methods
JP4632034B2 (en) Manufacturing method of organic ferroelectric memory
JP2006253474A (en) Organic ferroelectric memory and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110330