JP2006250901A - 半導体装置の検査方法および半導体装置の検査装置 - Google Patents

Abstract

【課題】
検査用ソケットを用いて、半導体装置を検査回路あるいは実際の回路を構成する回路基板と接続し、検査を行なうのに際し、上記半導体装置と回路基板との接続経路を最短距離とし、これによって信号の劣化や外来ノイズの混入を最小限に抑える。
【解決手段】
半導体装置とほぼ同じかそれよりもやや大きな寸法であってしかも所定の厚みの中継基板２５を用意し、この中継基板２５を回路基板４０の実装位置４１に実装し、この中継基板２５の上に検査用ソケット１６を接続して位置決めピン２１によって中継基板２５に対して位置決めを行なう。そして検査用ソケット１６の上面の凹部１９に半導体装置１０を装着し、この半導体装置１０のインターポーザ基板１２の下面の電極を、検査用ソケット１６のコンタクトプローブ２０、中継基板２５の上面の端子２９、スルーホール２６、下面の端子３０を介して、回路基板４０の接続用ランド４２に最短距離で接続する。
【選択図】 図１

Description

本発明は半導体装置の検査方法および半導体装置の検査装置に係り、とくに半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して半導体装置を検査回路または実際の回路と接続して検査を行なうようにした半導体装置の検査方法および検査装置に関する。

一般に半導体装置は、実際に回路基板上に実装する前に、所定の検査を行なう。すなわちまず加速試験を行なって、半導体装置の初期不良を発生させて除去するバーイン検査を行なう。また半導体装置内に予め所定のプログラムを書込んだ場合には、このプログラムが正しく動作するかどうかの初期検査を行なう。

従来から行なわれている半導体装置の検査方法には、大きく分けて接触式の方法と、接続による方法とが存在する。前者の接触式の検査方法は、検査用ソケットを予め測定用回路基板上に実装しておき、この検査用ソケット内に、例えばインターポーザ基板にベアチップＩＣを実装した半導体装置を挿入し、この半導体装置の内部の回路を上記検査用ソケットを介して測定用基板と接続させて検査を行なうものである。

ところが検査用ソケットを用いる接触タイプの測定は、この検査用ソケットの寸法が大きく、これによって回路基板上の他の部品に接触する領域が増加するために、回路基板上に検査用ソケットを実装するための大きなスペースを要する欠点がある。このようなスペースを小さくするためには、検査用ソケットの下側部を除去する追加工を必要とし、異形の検査用ソケットを用いなければならない。また接触タイプのために、各接触部分、例えばコンタクトプローブや信号ラウンド等に、金メッキ等を施して信頼性を確保しなければならない問題がある。また取付けにおいても、高さの規制や左右方向の位置出しが非常に難しい問題がある。このような理由によって、設備設計を行なう上での規制が厳しくなるとともに、組立てや調整、メインテナンスの時点においてこの工数の増加や加工費の増加をもたらす問題がある。

後者の方法、すなわち接続式の方法は、例えば図１１に示されており、半導体装置１は、補助基板２上に実装された検査用ソケット３の装着用凹部内に装着される。補助基板２は検査回路を形成した検査用基板４とコネクタ５、フレキシブル基板６、およびコネクタ７を介して互いに接続される。

このような接続式の方法は、フレキシブル基板６によって信号線を延長するために、検査用ソケット３の取付け位置や高さの自由度に関する問題が解消されるものの、フレキシブル基板６上に形成される配線によって信号線が長くなるほど、信号の劣化や外来ノイズの影響が大きくなる問題がある。

特開２００１−６６３４５号公報には、ＩＣソケットが実装されたソケット基板と、複数のソケット基板に対応する大きさの検査基板と、ソケット基板と検査基板とを接続するコネクタ装置とを含んで構成され、コネクタ装置は、ソケット基板に実装されるプラグコネクタと、検査基板に実装されるジャックコネクタとで構成し、半導体ＩＣのバーイン・ボードの構成において、とくにソケット基板と検査基板との間で発生し易いノイズの容易且つ確実な抑制を図るようにした半導体ＩＣのバーイン・ボードが開示されている。

この構成は、半導体装置がソケット基板上のコネクタによって接続されるとともに、さらにソケット基板上の別のコネクタが検査基板のコネクタと接続されるようになり、これによってソケットの数が増大する。またソケット基板上に形成された導体パターンを介して信号が伝達されるために、必ずしも信号の伝達経路が短くならず、信号の劣化や外来ノイズの影響においては必ずしも有効な対策が施されない。
特開２００１−６６３４５号公報 特開昭６１−７３０７４号公報

本願発明の課題は、半導体装置と検査回路または実際の回路との接続を最短距離で達成できるようにした半導体装置の検査方法および検査装置を提供することである。

本願発明の別の課題は、半導体装置と検査回路または実際の回路との接続手段による信号の劣化や外来ノイズの混入が最小限に抑えられる半導体装置の検査方法および検査装置を提供することである。

本願発明のさらに別の課題は、検査用ソケットに対する半導体装置の取付けを容易に行い得るようにした半導体装置の検査方法および検査装置を提供することである。

本願発明のさらに別の課題は、メインテナンスやコンタクトプローブの交換が容易に行なわれ得るようにした半導体装置の検査方法および検査装置を提供することである。

本願発明のさらに別の課題は、検査回路あるいは実際の回路に実装される中継基板の大きさを半導体装置の実装スペースまで小さくすることによって、検査回路にセット基板の流用を行なうことができ、設備設計時間の短縮が可能な半導体装置の検査方法および検査装置を提供することである。

本願発明のさらに別の課題は、中間基板の厚さ方向の寸法を利用し、半導体装置の実装スペースの周辺部にある部品が検査用ソケットと干渉しないようにした半導体装置の検査方法および検査装置を提供することである。

本願発明のさらに別の課題は、半導体装置の実装スペースの周辺部の部品を逃げるために、検査用ソケットの下側部に上記部品を逃げるための凹部等を形成する必要をなくすようにした半導体装置の検査方法および検査装置を提供することである。

本願発明の上記の課題および別の課題は、以下に述べる本願発明の技術的思想およびその実施の形態によって明らかにされよう。

本願の主要な発明は、半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して前記半導体装置を検査回路または実際の回路と接続して検査を行なう半導体装置の検査方法において、
前記検査用ソケットを、両面の端子が厚さ方向に接続された中継基板を介して検査回路または実際の回路に取付けることを特徴とする半導体装置の検査方法に関するものである。

ここで、前記半導体装置が、半導体チップを絶縁材料から成るインターポーザ基板に実装して構成され、該インターポーザ基板の電極が前記検査用ソケットの電極と接続されてよい。また前記中継基板が前記検査用ソケットよりも小さな寸法であって、しかも前記検査回路または実際の回路の周辺の回路部品が前記検査用ソケットの下面と干渉しない空間を形成する厚さを有していてよい。また回路動作が正常かどうかを検査するようにしてよい。またソフトウエアまたはファームウエアが正常かどうかを検査するようにしてよい。

検査装置に関する発明は、半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して前記半導体装置を検査回路または実際の回路と接続して検査を行なう半導体装置の検査装置において、
前記検査用ソケットを検査回路または実際の回路に取付けるための中継基板を有し、該中継基板の両面の端子が厚さ方向に貫通する接続手段によって接続され、
半導体装置を前記検査用ソケットおよび前記中継基板を介して検査回路または実際の回路と接続して検査を行なうことを特徴とする半導体装置の検査装置に関するものである。

ここで、前記中継基板の端子の位置にスルーホールが形成され、該スルーホールによって両面の端子が互いに接続されてよい。また前記中継基板と前記検査用ソケットとが位置決め手段を介して互いに位置決めされた状態で結合されてよい。また前記位置決め手段が、前記中継基板と前記検査用ソケットの内の一方に形成された位置決め孔と他方に設けられた位置決めピンとから構成されてよい。また前記中継基板が前記検査回路または実際の回路に半田付けされてよい。また前記検査用ソケットの上面に前記半導体装置を受入れる凹部が形成され、該凹部内に前記半導体装置を挿入すると、前記半導体装置の電極が前記検査用ソケットの端子と接続されてよい。

本願発明の好ましい態様は、スルーホールによって両面の信号ラウンドが接続された所定の厚みのガラスエポキシ材等の絶縁材料から成る両面基板あるいは多層基板によって、測定用基板上に形成されるＣＳＰ−ＩＣ（Ｃｈｉｐ−ｓｉｚｅ ｐａｃｋａｇｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の小型の半導体装置の信号ラウンドと、接触タイプの検査用ソケットのコンタクトプローブとを、最短距離で接続するとともに、この半導体を接続する検査用ソケットを容易に着脱できるように、検査回路あるいは実際の回路を構成する回路基板上に中継基板を予め実装し、この中継基板に対して上記検査用ソケットを位置決めして取付けるようにしたものである。

上記のような態様によれば、検査用ソケットの取付けを接触式にし、位置決めピンを用いて位置決めを行なうことによって、検査用ソケットを簡単に着脱したり位置合わせをしたりすることが可能になり、これによってメインテナンスやコンタクトプローブの交換が容易に行ない得るようになる。また半導体装置と測定用基板との間が最短距離で接続されるために、信号の劣化や外来ノイズの混入が最小限に抑えられるようになる。また中継基板の寸法を、ＣＳＰ−ＩＣの実装スペースまで小さくできるために、測定用回路基板に実際のセット基板の流用を行なうことができ、設備設計時間の短縮が可能になる。また接続用中継基板の厚さ方向の寸法を利用し、半導体装置のセット基板上における実装スペースの周辺に部品があっても、検査用ソケットの下側部に部品を逃げるための凹部を形成する追加工が不要になる。

本願の主要な発明は、半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して半導体装置を検査回路または実際の回路と接続して検査を行なう半導体装置の検査方法において、検査用ソケットを、両面の端子が厚さ方向に接続された中継基板を介して検査回路または実際の回路に取付けるようにしたものである。

従ってこのような半導体装置の検査方法によると、中継基板を検査回路または実際の回路を構成する回路基板上に実装しておき、この中継基板に対して検査用ソケットを結合し、この検査用ソケットに対して半導体装置を装着することによって、所要の検査が実行されることになる。従って検査用ソケットの結合や、半導体装置の装着の操作が非常に容易になる。しかも半導体装置と検査回路または実際の基板との接続のための距離が極めて短くなるために、信号の劣化や外来ノイズの混入の影響を最小限に抑えることが可能になり、これによって検査精度を改善できる。また半導体装置とほぼ同一か一回り大きな中継基板を検査回路あるいは実際の回路を構成する回路基板上に実装しておけばよく、検査用ソケットのスペースに比べてはるかに小さなスペースで検査を行なうことが可能になる。また上記中継用基板の周囲であって検査用ソケットの下側に部品が存在しても、この部品を上記中継基板の厚さ方向の寸法で逃げることが可能になる。

以下本願発明を図示の実施の形態によって説明する。図１は本実施の形態に係る半導体装置の検査方法および検査装置の全体の構成を示す斜視図である。また図２は同検査を行なっている状態の縦断面図を示している。

ここで検査の対象になる半導体装置は、ＣＳＰ−ＩＣ（Ｃｈｉｐ−ｓｉｚｅ ｐａｃｋａｇｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）であって、半導体のベアチップ１１を、インターポーザ基板１２に実装したものである。従ってインターポーザ基板１２の寸法が上記ベアチップＩＣ１１の寸法とほぼ同じかそれよりも一回り大きいために、半導体装置１０の大きさが極めて小さくなり、これによってＣＳＰ−ＩＣの名称が用いられる。この半導体装置１０のインターポーザ基板１２の下面には、電極が一定の間隔で格子状に配列されている。

次に検査用ソケット１６について説明する。検査用ソケット１６はエポキシ樹脂等の樹脂材料の成形体から成る板状体であって、図３〜図６に示すように、その上部には一回り小さなガイド枠１７が取付けられ、このガイド枠１７をビス１８によってソケット１６に固定している。そしてガイド枠１７のほぼ中央部には、上記半導体装置１０が嵌まり込み、かつガタツキがないような大きさの凹部１９が形成されている。凹部１９によって、半導体装置１０がこの検査用ソケット１６に位置決めされた状態で装着される。凹部１９の底面には、半導体装置１０のインターポーザ基板１２上の電極と対応してコンタクトプローブ２０が所定間隔で格子状に配されている。半導体装置１０を凹部１９に挿入すると、この半導体装置１０のインターポーザ基板１２上の電極とコンタクトプローブ２０の上端とが接触するようになる。なおコンタクトプローブ２０は、図６に示すように、上記検査用ソケット１６の基部を厚さ方向に貫通し、この検査用ソケット１６の底面に、一応に一定間隔で格子状に突出している。

また上記検査用ソケット１６には、下方に突出するように一対の位置決めピン２１が埴設されている。これらの位置決めピン２１は、後述する中継基板２５に対する検査用ソケット１６の位置決めを行なうためのものである。

中継基板２５は、例えばガラスエポキシ材料等の板状体から成るほぼ正方形であってしかも所定の厚さの基板である。そして図７〜図９に示すように、上記半導体装置１０のインターポーザ基板１２の電極に対応し、一定の間隔で格子状に上面と下面とにそれぞれ端子２９、３０を有している。これらの端子２９、３０は上下に完全に整合される位置に形成され、図９に示すようにスルーホール２６の内周面の導電性メッキ２７によって互いに電気的に接続されている。なお上下のランドから成る端子２９、３０は、スルーホール２６の穴や凹みが生じないように加工され、しかも接触の信頼性を確保するために、これらの端子２９、３０の両面にはともに金メッキを施すようにしている。

またこの中継基板２５は、上記端子２９、３０を格子状に形成した領域の外側において、一対の位置決め孔３１を有している。これらの位置決め孔３１が上記検査用ソケット１６の位置決めピン２１に対応する。

なお図１０Ａ、Ｂは上記中継基板２５の変形例を示しており、ここでは中継基板２５の大きさをさらに小さくするための構成を示している。すなわち中継基板２５の周縁部であって端子２９、３０が形成されない領域を小さくするとともに、例えば図１０Ａに示すように、左右にそれぞれ先端が円弧状になった耳３５を連設し、これらの耳３５にそれぞれ位置決め孔３６を形成するようにしている。あるいはまた図１０Ｂに示すように、対角線位置に斜め４５度の方向に延びる耳３５を形成し、これらの耳３５にそれぞれ位置決め孔３６を形成するようにしている。

測定用基板を構成する検査回路は、例えば図１に示す回路基板４０によって構成される。すなわち回路基板４０上に検査回路が形成され、このような回路基板４０によって設計の検討等が行なわれる。なお実際の製品基板を用いることも可能である。そして回路基板４０上には、鎖線４１で示す実装位置に、上記中継基板２５を実装するようにしている。この実装位置４１内には、半導体装置１０のインターポーザ基板１２の下面の電極と一致するように同一の配置で接続用ランド４２が形成される。

なおこの回路基板４０の周辺部であって実装位置４１の外側には、チップ部品から成る回路部品４５や、ＩＣ４６が実装される。またその両側には接続用ピン４７が埴設されている。なお実際の回路基板を用いる場合には、この回路基板の半導体装置１０の実装位置に、半導体装置１０に代えて中継基板２５を実装することによって検査を行なうことができる。

上記の中継基板２５および検査用ソケット１６を用いて検査を行なう場合には、図１および図２に示すように、回路基板４０上の半導体装置１０を実装するための実装位置４１に、中継基板２５をリフロー半田付け等の方法によって実装する。従ってこのリフロー半田付けによって、中継基板２５の下面の端子３０と回路基板４０上の実装位置４１内の接続用ランド４２とが互いに半田付けされて接続される。従って回路基板４０の接続用ランド４２を、最短距離で周辺部品と干渉しないようにこの中継基板４２の上面の端子２９に引出すことが可能になる。そして回路基板４０上に実装された中継基板２５の上に、検査用ソケット１６を配置し、この検査用ソケット１６の位置決めピン２１を中継基板２５の位置決め孔３１に挿入することによって、検査用ソケット１６のコンタクトプローブ２０の下端部を中継基板２５の上面の端子２９と接続させることができる。

このような状態において、上記検査用ソケット１６の上面の凹部１９に、図１および図２に示すように、半導体装置１０を装着し、この半導体装置１０のインターポーザ基板１２の下面に形成されている電極を、検査用ソケット１６のコンタクトプローブ２０の上端と接触させる。これによって半導体装置１０内の回路は、インターポーザ基板１２の電極、検査用ソケット１６のコンタクトプローブ２０、中継基板２５の端子２９、３０を介して回路基板４０の接続用ランド４２に接続されることになる。

この接続経路は、図２における高さ方向の寸法であって中継基板２５の厚さ方向の寸法であるために最短距離での接続となる。従って上記の伝達経路における信号の劣化や、外来ノイズの混入を最小限に抑えることが可能になり、正確な検査が可能になる。また検査用ソケット１６の取付けを接触式にし、位置決めピン２１によって位置決めを行なうようにしているために、検査用ソケット１６の着脱や位置合わせが非常に容易になる。またメインテナンスやコンタクトプローブ２０の交換の操作も容易になる。

また中継基板２５が検査用ソケット１６に比べて小さな寸法であって、回路基板４０上における実装位置４１の寸法を最小限にすることができる。従って回路基板４０として、必ずしも専用の検査回路を用意することなく、実際のセット基板を流用することが可能になる。しかも中継基板２５の厚さ方向の寸法によって、検査用ソケット１６の下面であって中継基板２５の周縁部に、部品を配置するスペースを確保でき、回路部品４５やＩＣ４６をこのスペースに配することができる。またこのことから、検査用ソケット１６の下側部に、上記部品４５、４６を逃げるための凹部を形成する必要がなくなる。

以上本願発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内において各種の変更が可能である。例えば上記実施の形態は、ＣＳＰ−ＩＣの検査のための構成を示しているが、本願発明はその他の形態の半導体装置、例えばＢＧＡ−ＩＣ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｅｄ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の他の形式の半導体装置の検査にも応用することができ、これに応じて検査用ソケット１６の構造を変更可能である。

本願発明は、半導体装置の検査に広く利用可能である。

半導体装置の検査装置の構成を示す分解斜視図である。 同検査装置による検査の状態を示す縦断面図である。 検査用ソケットの平面図である。 検査用ソケットの縦断面であって、図３におけるＡ−Ａ線に沿った断面図である。 検査用ソケットの側面図である。 コンタクトプローブの取付けを示す検査用ソケットの要部拡大断面図である。 中継基板の平面図である。 中継基板の縦断面図である。 同中継基板のスルーホールの構造を示す拡大断面図である。 変形例の中継基板の平面図である。 従来の半導体装置の検査方法を示す要部斜視図である。

符号の説明

１…半導体装置、２…補助基板、３…検査用ソケット、４…検査用基板、５…コネクタ、６…フレキシブル基板、７…コネクタ、１０…半導体装置、１１…ベアチップＩＣ、１２…インターポーザ基板、１６…検査用ソケット、１７…ガイド枠、１８…ビス、１９…凹部、２０…コンタクトプローブ、２１…位置決めピン、２５…中継基板、２６…スルーホール、２７…導電性メッキ、２９…端子（上面のランド）、３０…端子（下面のランド）、３１…位置決め孔、３５…耳、３６…位置決め孔、４０…回路基板（検査回路）、４１…実装位置、４２…接続用ランド、４５…回路部品（チップ部品）、４６…ＩＣ、４７…接続用ピン

Claims (11)

1. 半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して前記半導体装置を検査回路または実際の回路と接続して検査を行なう半導体装置の検査方法において、
   前記検査用ソケットを、両面の端子が厚さ方向に接続された中継基板を介して検査回路または実際の回路に取付けることを特徴とする半導体装置の検査方法。
2. 前記半導体装置が、半導体チップを絶縁材料から成るインターポーザ基板に実装して構成され、該インターポーザ基板の電極が前記検査用ソケットの電極と接続されることを特徴とする請求項１に記載の半導体装置の検査方法。
3. 前記中継基板が前記検査用ソケットよりも小さな寸法であって、しかも前記検査回路または実際の回路の周辺の回路部品が前記検査用ソケットの下面と干渉しない空間を形成する厚さを有することを特徴とする請求項１に記載の半導体装置の検査方法。
4. 回路動作が正常かどうかを検査することを特徴とする請求項１に記載の半導体装置の検査方法。
5. ソフトウエアまたはファームウエアが正常かどうかを検査することを特徴とする請求項１に記載の半導体装置の検査方法。
6. 半導体装置を検査用ソケットに装着して接続し、該検査用ソケットを介して前記半導体装置を検査回路または実際の回路と接続して検査を行なう半導体装置の検査装置において、
   前記検査用ソケットを検査回路または実際の回路に取付けるための中継基板を有し、該中継基板の両面の端子が厚さ方向に貫通する接続手段によって接続され、
   半導体装置を前記検査用ソケットおよび前記中継基板を介して検査回路または実際の回路と接続して検査を行なうことを特徴とする半導体装置の検査装置。
7. 前記中継基板の端子の位置にスルーホールが形成され、該スルーホールによって両面の端子が互いに接続されることを特徴とする請求項６に記載の半導体装置の検査装置。
8. 前記中継基板と前記検査用ソケットとが位置決め手段を介して互いに位置決めされた状態で結合されることを特徴とする請求項６に記載の半導体装置の検査装置。
9. 前記位置決め手段が、前記中継基板と前記検査用ソケットの内の一方に形成された位置決め孔と他方に設けられた位置決めピンとから構成されることを特徴とする請求項６に記載の半導体装置の検査装置。
10. 前記中継基板が前記検査回路または実際の回路に半田付けされて実装されることを特徴とする請求項６に記載の半導体装置の検査装置。
11. 前記検査用ソケットの上面に前記半導体装置を受入れる凹部が形成され、該凹部内に前記半導体装置を挿入すると、前記半導体装置の電極が前記検査用ソケットの端子と接続されることを特徴とする請求項６に記載の半導体装置の検査装置。
    

Images