Nothing Special   »   [go: up one dir, main page]

JP2006108654A - 無線チップ - Google Patents

無線チップ Download PDF

Info

Publication number
JP2006108654A
JP2006108654A JP2005260169A JP2005260169A JP2006108654A JP 2006108654 A JP2006108654 A JP 2006108654A JP 2005260169 A JP2005260169 A JP 2005260169A JP 2005260169 A JP2005260169 A JP 2005260169A JP 2006108654 A JP2006108654 A JP 2006108654A
Authority
JP
Japan
Prior art keywords
insulating film
chip
antenna
wiring
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005260169A
Other languages
English (en)
Other versions
JP2006108654A5 (ja
Inventor
Yutaka Shionoiri
豊 塩野入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005260169A priority Critical patent/JP2006108654A/ja
Publication of JP2006108654A publication Critical patent/JP2006108654A/ja
Publication of JP2006108654A5 publication Critical patent/JP2006108654A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 無線通信によりデータの交信が可能なIDタグにおいて、IDタグのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流の低減、通信距離の低下を防止すること課題とする。
【解決手段】集積回路と、共振容量部と、保持容量部とを備えたICチップと、前記ICチップ上に絶縁膜を介して少なくとも一部が重なるようにアンテナを設け、前記アンテナと前記絶縁膜と前記集積回路を形成する配線または半導体膜とからなる積層構造を設け、当該積層構造によって、共振容量部および保持容量部の一方または両方の容量素子を構成する。
【選択図】 図1

Description

本発明は、無線通信によりデータの交信が可能な無線チップ等の半導体装置に関する。
近年、インターネットの普及で、IT(Information Technology)は全世界に浸透し、大変革をもたらしている。特に最近ではユビキタス情報社会と言われるように、いつでも、どこでも、ネットワークにアクセスできる環境が整ってきた。このような環境の中、個々の対象物にID(固体識別番号)を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった固体認識技術が注目されている。その中でも、特に、無線チップ(IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグともよばれる)等のRFID(Radio Frequency Identification)が、企業内、市場等で試験的に導入され始めている。このような無線チップ等の半導体装置は、カード等に搭載され、最近では様々な分野への応用が提案されている。(例えば、特許文献1)
一般的に無線チップ100は、図8(A)に示すように、アンテナ101とICチップ102から構成され、アンテナ101とICチップ102がそれぞれ別々に形成された後に電気的に接続するように貼り合わされて形成される場合が多い。
また、ICチップ102は主に、電源発生手段103、制御手段104、記憶手段105、共振容量部106を有している(図8(B))。電源発生手段103は、アンテナが受信した交流信号を整流後に平滑化を行い直流電圧を発生させる。また、電源発生手段103は、交流信号を整流後に平滑化を行い電荷を保持するための保持容量部107と呼ばれる容量素子を有している。制御手段104は、アンテナが受信した交流信号からデータ信号やクロック信号等を取り出したり、変調のかけられた交流信号をアンテナから送信したりする等の信号の制御を行う。記憶手段105は、半導体装置の固有のIDデータを格納する。共振容量部106は、規程の周波数の交流信号を最も効率よく受信するために設けられている。
ここで、図9に容量素子110の模式図を示す。容量素子110は、第1の電極111と第2の電極112の2つの電極を有し、2つの電極は絶縁膜を介して設けられている(図9(A))。容量素子は、一般的に、電源発生手段、制御手段または記憶手段等のロジック部を構成する集積回路の配線や不純物が導入された半導体膜を一方の電極(例えば第1の電極111)として設け、他の配線や不純物が導入された半導体膜を他方の電極(例えば第2の電極112)として設け、2つの電極が絶縁膜113を介して構成されている(図9(B))。
特開2001−260580号公報
一般的に、無線チップにおいて、アンテナとICチップを重ねて配置した場合ICチップに含まれる集積回路の誤作動等の恐れがあるため、アンテナとICチップは重ならないように配置されている。しかしながら、アンテナとICチップが重ならないで配置されている場合には、無線チップの面積のうち大部分がアンテナとICチップの面積で占有されているため、例えば、コイル状のアンテナを設けても電磁誘導により生じる磁束が通りにくくなってしまう。さらに、保持容量部や共振容量部等の容量素子が占める面積が大きい場合は、ICチップのサイズが大きくなるため、それに伴い無線チップ自身のサイズが大きくなってしまう。
また、前述したように無線チップのサイズやICチップのサイズが大きい場合には、回路動作に必要な電流量が多くなってしまう。その結果、消費電流が増加し、電源が電圧降下する可能性があり、通信距離の低下、延いては応答しなくなる恐れがある。
上記の実情を鑑み、本発明は、無線通信によりデータの交信が可能な無線チップにおいて、無線チップのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流の低減、通信距離の低下を防止することを課題とする。
本発明は、前述した課題を解決するために、以下の構成を有する無線チップを提供する。
本発明の無線チップは、容量素子を備えたICチップと、ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、容量素子の2つの電極のうち、アンテナを一方の電極として設けることを特徴としている。本発明では、ICチップとアンテナの重なる部分にICチップに設けられた容量素子を配置する。また、ICチップとアンテナが重なる部分に、選択的に前記容量素子を設けるとよい。
また、本発明の無線チップの別の構成は、集積回路と、共振容量部と、保持容量部とを備えたICチップと、ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、集積回路は、少なくとも不純物領域を含む半導体膜と、半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、ゲート電極を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられたソースまたはドレイン電極とを有し、層間絶縁膜上に設けられた配線と、配線を覆って設けられた絶縁膜と、アンテナとの積層構造によって、共振容量部および保持容量部の一方または両方の容量が形成されていることを特徴としている。また、配線はソースまたはドレイン電極と同じ材料で設けることができ、ソースまたはドレイン電極と電気的に接続するように設けてもよい。本発明では、ICチップとアンテナの重なる部分にICチップに設けられた共振容量部と保持容量部を配置させ、重ならない部分に集積回路を配置するのが好ましい。なお、共振容量部の容量は、アンテナと共振容量部の容量とを並列に接続し、共振させることにより生じた電荷を保持する。
また、本発明は、上記構成において、ゲート絶縁膜上に配線を設け、ゲート絶縁膜上に設けられた配線と層間絶縁膜と絶縁膜とアンテナとからなる積層構造によって、共振容量部および保持容量部の一方または両方の容量が形成されていることを特徴としている。この場合、配線はゲート電極と同じ材料で設けることができ、ゲート電極と電気的に接続するように設けてもよい。
さらに、本発明は、上記構成において、絶縁表面上に配線を設け、絶縁表面上に設けられた配線とゲート絶縁膜と層間絶縁膜と絶縁膜とアンテナとからなる積層構造によって、共振容量部および保持容量部の一方または両方の容量が形成されていることを特徴としている。この場合、配線(不純物が導入された半導体膜ともいう)は半導体膜の不純物領域と同じ材料で設けることができる。
また、本発明の無線チップの別の構成は、共振容量部と保持容量部とを備えたICチップと、ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、共振容量部と前記保持容量部とが重なって配置され、共振容量部に設けられた容量素子の2つの電極のうち、アンテナを一方の電極として設け、他方の電極は保持容量部に設けられた容量素子の一方の電極と同じに設けることを特徴としている。なお、共振容量部と保持容量部は少なくとも一部が重なっていればよい。
また、本発明の無線チップの別の構成は、集積回路と、共振容量部と、保持容量部とを備えたICチップと、ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、集積回路は、少なくとも不純物領域を含む半導体膜と、半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、ゲート電極を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられたソースまたはドレイン電極と、ソースまたはドレイン電極を覆って設けられた絶縁膜とを有し、共振容量部と前記保持容量部は重なって配置され、ゲート絶縁膜上に設けられた第1の配線と、層間絶縁膜と、層間絶縁膜上に設けられた第2の配線との積層構造によって、保持容量部の容量が形成され、第2の配線と、絶縁膜と、アンテナとの積層構造によって、共振容量部の容量が形成されていることを特徴としている。また、第1の配線は、ゲート電極と同じ材料で設けることができ、ゲート電極と電気的に接続するように設けてもよい。第2の配線は、ソースまたはドレイン電極と同じ材料で設けることができ、ソースまたはドレイン電極と電気的に接続するように設けてもよい。
また、本発明の無線チップの別の構成は、集積回路と、共振容量部と、保持容量部とを備えたICチップと、ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、集積回路は、少なくとも絶縁表面上に設けられた不純物領域を含む半導体膜と、半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、ゲート電極を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられたソースまたはドレイン電極を有し、共振容量部と前記保持容量部は重なって配置され、絶縁表面上に設けられた第1の配線とゲート絶縁膜と層間絶縁膜と層間絶縁膜上に設けられた第2の配線との積層構造によって、保持容量部の容量が形成され、第2の配線と絶縁膜とアンテナとの積層構造によって、共振容量部の容量が形成されていることを特徴としている。また、第1の配線は、半導体膜の不純物領域と同じ材料で設けることができる。第2の配線は、ソースまたはドレイン電極と同じ材料で設けることができ、ソースまたはドレイン電極と電気的に接続するように設けてもよい。
なお、本発明における無線チップは、ICタグ、RFタグ、無線タグ、電子タグ等の無線通信によりデータの交信が可能なものであれば全てその範疇に含まれる。
アンテナとICチップを一体形成し、アンテナとICチップを重ねて、ICチップに含まれる保持容量や共振容量等の容量素子の2つの電極の一端をアンテナにすることによって、無線チップのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流を低減、通信距離の低下を防止することが出来る。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
(実施の形態1)
本実施の形態では、本発明の無線チップの一構成例に関して図面を用いて説明する。
図1(A)に示すように、本実施の形態で示す無線チップ200は、アンテナ201とICチップ202を同一の基板210上に積層して作り込み、アンテナ201とICチップ202の少なくとも一部を絶縁膜を介して重ねて配置する。ICチップ202は、共振容量部204と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部205を有している。また、ロジック部205には保持容量部203が設けられている。なお、アンテナ201とICチップ202の重なる部分に選択的に共振容量部204や保持容量部203を配置させる。なお、アンテナ201の両端は、ロジック部205の集積回路と電気的に接続されている。
保持容量部203や共振容量部204等に設けられた容量素子は絶縁膜を介して2つの電極を有している。本実施の形態では、アンテナ201を保持容量部203または共振容量部204に設けられた容量素子の一方の電極として設ける。つまり、保持容量部203または共振容量部204において、容量素子を設ける領域に配置されたアンテナ201を容量素子の一方の電極として利用する。以下に、共振容量部204の容量素子の一方の電極をアンテナとする場合と、保持容量部203の容量素子の一方の電極をアンテナとする場合のそれぞれについて図面を用いて説明する。
図1(B)は、共振容量部204の断面図を示しており、基板210上にロジック部205を構成する集積回路211と共振容量部204とアンテナ201が設けられている。なお、図1(B)は図1(A)の無線チップ200におけるA1−A2間の断面に対応している。
集積回路211は、少なくとも不純物領域を含む半導体膜901a、901bと、半導体膜901a、901b上にゲート絶縁膜902を介して設けられたゲート電極903と、ゲート電極903を覆って設けられた第1の層間絶縁膜904と、第1の層間絶縁膜904上に設けられ且つ半導体膜901a、901bの不純物領域と電気的に接続しているソースまたはドレイン電極905から構成されている。
また、共振容量部204は、配線212とアンテナ201が第2の層間絶縁膜213を介して設けられた構成となっている。このように、配線212と第2の層間絶縁膜213とアンテナ201とからなる積層構造によって共振容量部204の容量素子214において容量が形成されている。つまり、本実施の形態では、容量素子214の2つの電極のうち、アンテナ201を一方の電極として設け、配線212を他方の電極として設けている。この場合、容量を大きくとるために、第2の層間絶縁膜213を薄く形成することが好ましい。
次に、上記構成の作製方法に関して以下に簡単に説明する。
まず、基板210を用意する。基板210としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板210の表面を、CMP法などの研磨により平坦化しておいても良い。
次に、基板210上にロジック部205を構成する集積回路211を公知の方法を用いて形成する。集積回路211は少なくとも、半導体膜901a、901bと、半導体膜901a、901b上にゲート絶縁膜902を介して設けられたゲート電極903と、ゲート電極903を覆って設けられた第1の層間絶縁膜904と、第1の層間絶縁膜904上に設けられたソースまたはドレイン電極905から構成されている。
半導体膜901a、901bは、非晶質半導体、非晶質状態と結晶状態とが混在した半導体、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、もしくはレーザー光の代わりにランプから発する光の照射(ランプアニール)、またはそれらを組み合わせて用いることができる。
次に、半導体膜901a、901bを覆ってゲート絶縁膜902を形成する。ゲート絶縁膜902には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いて単層または複数の膜を積層させて形成することができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。
続いて、半導体膜901a、901bの上方にゲート絶縁膜902を介してそれぞれゲート電極903を形成する。ゲート電極903は単層で形成してもよいし、複数の金属膜を積層して形成してもよい。ゲート電極としては、CVD方やスパッタ法を用いて、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジウム(Nd)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成することができる。本実施の形態においては、第1の導電層と第2の導電層とを順に積層させた構造で設けており、第1の導電層として窒化タンタルを用い、第2の導電層としてタングステン(W)を用いて形成する。
次に、ゲート電極903またはレジストを形成しパターニングしたものをマスクとして用い、半導体膜901a、901bにn型またはp型の導電性を付与する不純物を選択的に添加する。半導体膜901a、901bは、チャネル形成領域および不純物領域(ソース領域、ドレイン領域、LDD領域を含む)を有し、添加される不純物元素の導電型によりnチャネル型薄膜トランジスタ(以下、「nチャネル型TFT」とも記す)またはpチャネル型薄膜トランジスタ(以下、「pチャネル型TFT」とも記す)と区別することができる。
図1では、nチャネル型TFTはゲート電極903の側壁にサイドウォールを有し、半導体膜901bにn型の導電性を付与する不純物が選択的に添加されたソース領域、ドレイン領域およびLDD領域が形成されている。また、pチャネル型TFTは半導体膜901aにp型の導電性を付与する不純物が選択的に添加されたソース領域およびドレイン領域が形成されている。ここでは、ゲート電極903の側壁にサイドウォールを形成し、nチャネル型TFTに選択的にLDD領域を形成した構造を示したが、この構造に限定されず、pチャネル型TFTにもLDD領域を形成してもよいし、pチャネル型TFTにサイドウォールを設けなくてもよい。また、nチャネル型TFTとpチャネル型TFTを相補的に組み合わせたCMOS構造で形成してもよい。
次に、ゲート電極903を覆って第1の層間絶縁膜904を形成する。第1の層間絶縁膜904としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いて形成することができる。また、他にもエポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。
その後、第1の層間絶縁膜904上にソースまたはドレイン電極905を形成する。ソースまたはドレイン電極905は半導体膜901a、901bの不純物領域と電気的に接続している。また、図1では、ソースまたはドレイン電極905と同じ材料で配線212を形成する。ソースまたはドレイン電極905、配線212としては、CVD法やスパッタ法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。ソースまたはドレイン電極905、配線212は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、ソースまたはドレイン電極905、配線212を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
続いて、ソースまたはドレイン電極905および配線212を覆って第2の層間絶縁膜213を形成する。第2の層間絶縁膜213としては、上記第1の層間絶縁膜で示したいずれかの材料を用いて形成することができる。
その後、第2の層間絶縁膜213上にアンテナ201を形成し、アンテナ201上に保護膜215を形成することによって無線チップが完成する。アンテナ201は、CVD法、スパッタ法、スクリーン印刷法または液滴吐出法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、ニッケル(Ni)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。また、保護膜215の材料は、上記第1の層間絶縁膜で示したいずれかの材料を用いて形成することができる。なお、図1では、共振容量部204の容量素子214の一方の電極として2巻きしたコイル状のアンテナ201を設けた場合を示しているがこれに限られず、1巻きまたは複数回巻いているアンテナを容量素子214の一方の電極として用いてもよい。
次に、保持容量部203の容量素子の2つの電極のうち、アンテナを一方の電極として用いる場合について説明する。
図1(C)は、保持容量部203の断面図を示しており、基板210上にロジック部205を構成する集積回路211と保持容量部203とアンテナ201が設けられている。なお、図1(C)は図1(A)の無線チップ200におけるB1−B2間の断面に対応している。
前述したように、集積回路211は、少なくとも不純物領域を含む半導体膜901a、901bと、半導体膜901a、901b上にゲート絶縁膜902を介して設けられたゲート電極903と、ゲート電極903を覆って設けられた第1の層間絶縁膜904と、第1の層間絶縁膜904上に設けられ且つ不純物領域と電気的に接続しているソースまたはドレイン電極905から構成されている。
また、保持容量部203は、集積回路を構成するソースまたはドレイン電極905と同様に形成された配線216とアンテナ201が第2の層間絶縁膜213を介して設けられた構成となっている。配線216と第2の層間絶縁膜213とアンテナ201の積層構造によって保持容量部203の容量素子217において容量が形成されている。つまり、本実施の形態では、容量素子217の2つの電極のうち、アンテナ201を一方の電極として設け、配線216を他方の電極として設けている。
また、保持容量部203は上記共振容量部204と同じように形成することができる。なお、ここでは、保持容量部203の容量素子217の一方の電極として1巻きしたコイル状のアンテナ201を設けた場合を示しているがこれに限られず、複数回巻いているアンテナを容量素子の一端として用いてもよい。
本実施の形態では、ICチップ202に含まれる保持容量部203や共振容量部204等の容量素子の2つの電極のうち、アンテナを一方の電極として利用することによって容量を形成する。この場合、保持容量部203と共振容量部204の容量素子のうちどちらか一方にのみ、上記構成を適用してもよいし、両方に上記構成を適用してもよい。図2に、保持容量部203の容量素子と共振容量部204の容量素子のそれぞれに上記構成を適用した場合を示す。
図2(B)は、保持容量部203および共振容量部204の断面図を示しており、基板210上にロジック部205を構成する集積回路211と保持容量部203と共振容量部204とアンテナ201が設けられている。なお、図2(B)は図2(A)の無線チップ200におけるC1−C2の断面に対応している。
図2では、アンテナ201が、共振容量部204および保持容量部203の容量素子における2つの電極のうちの一方の電極として共通に設けられている。そして、配線212が共振容量部204の容量素子214における他方の電極として、配線216が保持容量部203の容量素子217における他方の電極としてそれぞれ設けられている。
このように、配線212および配線216と第2の層間絶縁膜213とアンテナ201を積層して設けることによって、容量素子214、217において容量を形成することができる。また、配線212と配線216は、集積回路211を構成するソースまたはドレイン電極905と同じ材料でに形成することができる。なお、保持容量部203の容量素子217および共振容量部204の容量素子214の一方の電極はコイル状のアンテナを利用しているが、アンテナの巻数は1巻きでもよいし、複数巻いたアンテナを容量素子の電極として設けてもよい。
なお、本実施の形態では、容量素子の一方の電極をアンテナとして、他方の電極を配線として設けた場合を示したが、これに限られず他方の電極は不純物が添加された半導体膜で設けてもよいし、ゲート電極と同じ材料で形成された配線で設けてもよい。
上記構成とすることにより、無線チップのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用し、消費電流を低減し、通信距離の低下を防止することが出来る。
(実施の形態2)
本実施の形態では、無線チップにおいて上記実施の形態とは異なる構成に関して図面を用いて説明する。具体的には、容量素子の2つの電極のうち、アンテナを一方の電極として設け、半導体膜またはゲート配線を他方の電極として設ける構成に関して示す。なお、本実施の形態において、上記実施の形態と同様のものを示す場合は同じ符号を用いて表す。
図3(B)は、共振容量部204の断面図を示しており、基板210上にロジック部205を構成する集積回路211と共振容量部204とアンテナ201が設けられている。なお、図3(B)は図3(A)の無線チップ200におけるA1−A2間の断面に対応している。
図3(B)において、共振容量部204は、集積回路211を構成する半導体膜901a、901bの不純物領域と同じ材料で形成された半導体膜252とアンテナ201がゲート絶縁膜902と第1の層間絶縁膜904と第2の層間絶縁膜213とを介して設けられている。このように、不純物が導入された半導体膜252とゲート絶縁膜902と第1の層間絶縁膜904と第2の層間絶縁膜213とアンテナ201の積層構造によって容量素子254において容量が形成されている。つまり、容量素子254の2つの電極のうち、アンテナ201を一方の電極として設け、不純物が導入された半導体膜252を他方の電極として設けている。なお、図3(B)に示した構成は、図1(B)に示した配線212を不純物が導入された半導体膜252に置き換えて容量素子254を設けたものである。
このように、不純物が導入された半導体膜252を容量素子254の電極として用いることができる。不純物が導入された半導体膜252は、半導体膜901a、901bの不純物領域と同様に形成することができる。つまり、半導体膜901a、901bにソースまたはドレイン領域やLDD領域を形成するために不純物を添加する際に、同時に共振容量部204に形成された半導体膜の全面に不純物を添加して不純物が導入された半導体膜252を形成する。
また、保持容量部203においても共振容量部204と同様に、容量素子の2つの電極のうち、アンテナ201を一方の電極として設け、不純物が導入された半導体膜256を他方の電極として設けることによって容量素子257において容量を形成することができる(図3(C)。このように、不純物が導入された半導体膜256とゲート絶縁膜902と第1の層間絶縁膜904と第2の層間絶縁膜213とアンテナ201の積層構造によって容量素子257において容量が形成されている。なお、図3(C)に示した構成は、図1(C)に示した配線216を不純物が導入された半導体膜256に置き換えて容量素子257を設けたものである。
次に、共振容量部204や保持容量部203の容量素子の2つの電極のうち、アンテナを一方の電極として設け、ゲート電極と同時に形成した配線を他方の電極として設けた場合について、図4に示す。
図4(B)は、図3(B)に示した容量素子254の一方の電極である不純物が導入された半導体膜252を配線262に置き換えたものである。同様に図4(C)は、図3(C)に示した容量素子257の一方の電極である不純物が導入された半導体膜256を配線266に置き換えたものである。つまり、図4(B)において、集積回路を構成するゲート電極903と同じ材料で形成された配線262と第1の層間絶縁膜904と第2の層間絶縁膜213とアンテナ201との積層構造によって共振容量部204の容量素子264において容量が形成されている。また、図4(C)においては、集積回路を構成するゲート電極903と同じ材料で形成された配線266と第1の層間絶縁膜904と第2の層間絶縁膜213とアンテナ201との積層構造によって保持容量部203の容量素子267において容量が形成されている。なお、図4(B)、図4(C)はそれぞれ図4(A)の無線チップ200におけるA1−A2間、B1−B2間の断面に対応している。
このように、配線262を容量素子264の電極として、配線266を容量素子267の電極としてそれぞれ用いることができる。なお、配線262、266はゲート電極903と同様に単層で形成してもよいし複数の金属膜を積層して形成してもよい。また、ゲート電極903が複数の金属膜を積層して形成している場合であっても、単層で形成してもよいし、ゲート電極と同じく複数の金属膜を積層して形成してもよい。
また、本実施の形態では、上記構成を組み合わせて容量素子を形成することができる。つまり、保持容量部203と共振容量部204の容量素子の2つの電極のうち、アンテナ201を一方の電極として設け、他方の電極をそれぞれ実施の形態1および2で上述した配線や不純物が導入された半導体膜のいずれか組み合わせて形成することが可能である。
具体例を挙げると、共振容量部204と保持容量部203の容量素子の一方の電極にアンテナ201を設け、他方の電極に配線262、266を設けることができる(図5(A))。また、他にも共振容量部204と保持容量部203の容量素子の一方の電極にアンテナ201を設け、他方の電極に、配線262と不純物が導入された半導体膜256(図5(B))、または配線212、配線266(図5(C)等を設けることが可能である。また、上述した構成であればどのような組み合わせで設けてもよく実施者が適宜選択することができる。なお、図5は、図2(A)の無線チップ200におけるC1−C2の断面に対応している。
また、上記図3〜図5において、アンテナ201を第2の層間絶縁膜213上に設けた例を示したがこれに限られず、アンテナ201を第1の層間絶縁膜904上に形成してもよい(図15)。このような構成とすることによって、容量素子294の2つの電極間の絶縁膜の厚さを薄くすることができるため、容量を大きくとることが可能となる。なお、図15は図3(B)のアンテナを第1の層間絶縁膜904上に設けた構成(図15(A))となっている。また、アンテナ201は、第1の層間絶縁膜904上に絶縁膜907を介して設けた構成(図15(B))としてもよい。図4(B)に関してもアンテナを第1の層間絶縁膜904上に設けてもよい。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、ICチップ202に含まれる共振容量部334の容量素子の2つの電極うち一方の電極をアンテナ201として設け、他方の電極を保持容量部333の容量素子の2つの電極のうち一方の電極と共通して設ける形態、つまり、保持容量部と共振容量部とを重ねて設けた場合を示す(図6(A))。
図6(B)は、保持容量部333と共振容量部334との積層構造の断面図を示しており、基板210上にロジック部205を構成する集積回路211と保持容量部333と共振容量部334とアンテナ201が設けられている。なお、図6(B)は図6(A)の無線チップ200におけるD1−D2の断面に対応している。
図6(B)においては、配線316と配線312が第1の層間絶縁膜904を介して設けられており、配線316と第1の層間絶縁膜904と配線312の積層構造によって保持容量部333の容量素子317において容量が形成されている。さらに、本実施の形態では、配線312とアンテナ201が第2の層間絶縁膜213を介して設けられており、配線312と第2の層間絶縁膜213とアンテナ201の積層構造によって共振容量部334の容量素子314において容量が形成されている。
配線316、配線312は、それぞれ集積回路211を構成するゲート電極、ソースまたはドレイン電極と同じ材料で形成することによって得られる。
また、本実施の形態は上記構成に限られず保持容量部333の容量素子の一方の電極である配線316を他の構成と置き換えることができる。この場合について図7に示す。
図7(A)は、図6(B)で示した配線316を不純物が導入された半導体膜326として設けたものである。図7(A)では、不純物が導入された半導体膜326と第1の層間絶縁膜904と配線312の積層構造によって保持容量部333の容量素子327において容量が形成されている。また、不純物が導入された半導体膜326は集積回路211を構成する半導体膜の不純物領域と同様に形成することができる。
図7(B)は、第1の層間絶縁膜904の上に配線336を設け、第2の層間絶縁膜213上に配線332を設け、配線332を覆って第2の層間絶縁膜213上にさらに第3の層間絶縁膜318を設けた構成を示している。そのため、図7(B)において、配線336と配線332が第2の層間絶縁膜213を介して設けられており、配線336と第2の層間絶縁膜213と配線332の積層構造によって保持容量部333の容量素子337において容量が形成されている。さらに、配線332とアンテナ201が第3の層間絶縁膜318を介して設けられており、配線332と第3の層間絶縁膜318とアンテナ201の積層構造によって共振容量部334の容量素子344において容量が形成されている。また、配線336は集積回路211を構成するソースまたはドレイン電極と同じ材料で形成することができる。
上記の構成とすることによって、無線チップのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流を低減、通信距離の低下を防止することが出来る。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態に示した無線チップにおけるアンテナとICチップの配置とは異なる構造に関して図14を用いて説明する。
上記実施の形態では、無線チップ200におけるアンテナ201とICチップ202の構造を同じものを示して説明した(図1〜図7)が、本発明はこれに限られずアンテナ201とICチップ202をどのように配置させてもよい。
上述したように、本発明では、アンテナ201と重なるようにICチップ202を設けるが、ICチップ202を構成する集積回路がアンテナと重なって配置された場合には、集積回路の誤作動の恐れがあるため、容量素子をアンテナ201と重なる部分に選択的に設けし、集積回路は極力アンテナと重ならないように設ける。つまり、上記のようにアンテナとICチップが重なるように配置すればどのように無線チップを形成してもよく、例えば、図14(A)、(B)に示すように設けてもよい。
つまり、無線チップ200のアンテナ201が形成されている端部に共振容量部204、保持容量部203等を設け、アンテナ201が形成されていない無線チップ200の中央側に集積回路を設ける。ただし、この場合、電磁誘導により生じる磁束が通りにくくならないように設ける必要がある。
上記のように、無線チップにおいてアンテナとICチップを設けることによって、無線チップのサイズやICチップのサイズを縮小し、チップ内の限られた面積の有効活用、消費電流を低減、通信距離の低下を防止することが出来る。
(実施の形態5)
本実施の形態では、上記実施の形態で示した無線チップにおける集積回路とは異なる構造に関して図13を用いて説明する。
図13は、図1(B)に示した集積回路211の構造に、下部電極を加えた構造である。つまり、図13に示すように半導体膜901a、901bのチャネル領域が絶縁膜を介して下部電極513a、513bとゲート電極903の間に挟まれている構造となっている。
下部電極513a、513bは、金属または一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、W、Mo、Ti、Ta、Alなどを用いることができる。また、下地絶縁膜として機能する窒化珪素膜514、酸化窒化珪素膜(SiOxNy)(x>y)515が設けてあるが、この材料や積層順に限定されるものではない。
このように、集積回路211として下部電極を有する構造を用いても良い。一般に、TFTのサイズが小さくなり、回路を動作させるクロック周波数が向上すると、集積回路の消費電力が増加する。従って、消費電力の増加を抑止するために、下部電極にバイアス電圧を印加する方法が有効である。このバイアス電圧を変化させることで、TFTのしきい値電圧を変化させることができる。
nチャネル型TFTの下部電極に対して負のバイアス電圧の印加は、しきい値電圧を高めリークを減少させる。その反対に正のバイアス電圧の印加は、しきい値電圧を下げ、チャネルに電流が流れやすくなり、TFTはより高速化、若しくは低電圧で動作する。pチャネル型TFTの下部電極に対するバイアス電圧の効果はこの反対となる。このことより下部電極に印加するバイアス電圧を制御することで、集積回路の特性を大きく向上させることができる。
このバイアス電圧を使って、nチャネル型TFTとpチャネル型TFTのしきい値電圧を制御させることで集積回路の特性を改善することができる。このとき、消費電力を低減するために、電源電圧と下部電極に印加するバイアス電圧との両方を制御しても良い。また、回路がスタンバイモードの時は、大きく逆方向のバイアス電 圧を与え、動作時についても負荷の小さいときは弱い逆方向バイアス、負荷の大きいときには、弱い順バイアス電圧を印加する。バイアス電圧の印加は制御回路を設けて、回路の動作状態若しくは負荷の状態により切り替え可能とすれば良い。このような手法で、消費電力やTFTの性能をコントロールし、回路の性能を最大限に発揮させることができる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態6)
本発明の無線チップ306を用いた通信手順について、以下に簡単に説明する(図10)。図10では、説明の都合上アンテナ305をICチップ304と重ねていないが、本発明のように重なっているものとする。まず、無線チップ306が含むアンテナ305がリーダライタ307からの電波を受信する。そうすると、電源発生手段303において、共振作用により起電力が発生する。そして、無線チップ306が含むICチップ304が起動して、制御手段302により、記憶手段301内のデータが信号化される。次に、無線チップ306が含むアンテナ305から信号を発信する。そうすると、リーダライタ307が含むアンテナにより送信された信号を受信する。受信した信号は、リーダライタ307が含むコントローラを介して、データ処理装置に送信され、ソフトウエアを用いてデータ処理が行われる。なお上記通信手順は、コイル型のアンテナを用い、無線チップのコイルとリーダライタのコイル間に誘導されて発生する磁束を利用した電磁誘導方式を用いた場合を例示しているが、マイクロ波帯の電波を使った電波方式を用いてもよい。
無線チップ306は、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。無線チップ306は、非接触による無線通信で人や物の個々の情報を識別可能なICタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、無線チップ306を樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、無線チップ306は、入退室管理システムや精算システムといった、システムの運用に活用することができる。
次に、無線チップ306を実際に使用するときの一形態について説明する。表示部321を含む携帯端末の側面には、リーダライタ320が設けられ、品物322の側面には無線チップ323が設けられる(図11(A))。品物322が含む無線チップ323にリーダライタ320をかざすと、表示部321に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に品物の説明等の商品に関する情報が表示される。また、品物328をベルトコンベアにより搬送する際に、リーダライタ324と、品物328に設けられた無線チップ325を用いて、該品物328の検品を行うことができる(図11(B))。このように、システムに無線チップを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
(実施の形態7)
本実施の形態では、上記実施の形態で示した無線チップの用途に関して説明する。無線チップ250は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類(運転免許証や住民票等、図12(A))、包装用容器類(包装紙やボトル等、図12(B))、DVDソフトやCDやビデオテープ等の記録媒体(図12(C))、車やバイクや自転車等の乗り物類(図12(D))、鞄や眼鏡等の身の回り品(図12(E))、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビまたはテレビ受像器とも呼ぶ)および携帯電話機等を指す。
なお、無線チップは、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に無線チップを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、本発明の無線チップは物品(生き物を含む)であればどのようなものにでも設けて使用することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 従来の無線チップの構成を示す図。 容量素子の構成を示す図。 本発明の無線チップの構成を示す図。 本発明の無線チップを実装した物品を示す図。 本発明の無線チップを実装した物品を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。 本発明の無線チップの構造を示す図。

Claims (11)

  1. 集積回路と、共振容量部と、保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記集積回路は、少なくとも不純物領域を含む半導体膜と、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆って設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソースまたはドレイン電極とを有し、
    前記層間絶縁膜上に設けられた配線と、前記配線を覆って設けられた前記絶縁膜と、前記アンテナとの積層構造によって、前記共振容量部および前記保持容量部の一方または両方の容量が形成されていることを特徴とする無線チップ。
  2. 請求項1において、
    前記配線は、前記ソースまたはドレイン電極と同じ材料で設けられていることを特徴とする無線チップ。
  3. 集積回路と、共振容量部と、保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記集積回路は、少なくとも不純物領域を含む半導体膜と、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆って設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソースまたはドレイン電極とを有し、
    前記ゲート絶縁膜上に設けられた配線と、前記層間絶縁膜および前記絶縁膜と、前記アンテナとの積層構造によって、前記共振容量部および前記保持容量部の一方または両方の容量が形成されていることを特徴とする無線チップ。
  4. 請求項3において、
    前記配線は、前記ゲート電極と同じ材料で設けられていることを特徴とする無線チップ。
  5. 集積回路と、共振容量部と、保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記集積回路は、少なくとも絶縁表面上に設けられた不純物領域を含む半導体膜と、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆って設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソースまたはドレイン電極を有し、
    前記絶縁表面上に設けられた配線と、前記ゲート絶縁膜、前記層間絶縁膜および前記絶縁膜と、前記アンテナとの積層構造によって、前記共振容量部および前記保持容量部の一方または両方の容量が形成されていることを特徴とする無線チップ。
  6. 請求項5において、
    前記配線は、前記半導体膜の不純物領域と同じ材料で設けられていることを特徴とする無線チップ。
  7. 共振容量部と保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記共振容量部と前記保持容量部とが重なって配置され、
    前記共振容量部に設けられた容量素子の2つの電極のうち、前記アンテナを一方の電極として設け、他方の電極は前記保持容量部に設けられた容量素子の一方の電極と同じに設けることを特徴とする無線チップ。
  8. 集積回路と、共振容量部と、保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記集積回路は、少なくとも不純物領域を含む半導体膜と、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆って設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソースまたはドレイン電極と、前記ソースまたはドレイン電極を覆って設けられた前記絶縁膜とを有し、
    前記共振容量部と前記保持容量部は重なって配置され、
    前記ゲート絶縁膜上に設けられた第1の配線と、前記層間絶縁膜と、前記層間絶縁膜上に設けられた第2の配線との積層構造によって、前記保持容量部の容量が形成され、
    前記第2の配線と、前記絶縁膜と、前記アンテナとの積層構造によって、前記共振容量部の容量が形成されていることを特徴とする無線チップ。
  9. 請求項8において、
    前記第1の配線は、前記ゲート電極と同じ材料で設けられ、
    前記第2の配線は、前記ソースまたはドレイン電極と同じ材料で設けられていることを特徴とする無線チップ。
  10. 集積回路と、共振容量部と、保持容量部とを備えたICチップと、
    前記ICチップ上に絶縁膜を介して少なくとも一部が重なるように設けられたアンテナとを有し、
    前記集積回路は、少なくとも絶縁表面上に設けられた不純物領域を含む半導体膜と、前記半導体膜上にゲート絶縁膜を介して設けられたゲート電極と、前記ゲート電極を覆って設けられた層間絶縁膜と、前記第1の層間絶縁膜上に設けられたソースまたはドレイン電極を有し、
    前記共振容量部と前記保持容量部は重なって配置され、
    前記絶縁表面上に設けられた第1の配線と前記ゲート絶縁膜と前記層間絶縁膜と前記層間絶縁膜上に設けられた第2の配線との積層構造によって、前記保持容量部の容量が形成され、
    前記第2の配線と前記絶縁膜と前記アンテナとの積層構造によって、前記共振容量部の容量が形成されていることを特徴とする無線チップ。
  11. 請求項10において、
    前記第1の配線は、前記半導体膜の不純物領域と同じ材料で形成され、
    前記第2の配線は、前記ソースまたはドレイン電極と同じ材料で形成されていることを特徴とする無線チップ。


JP2005260169A 2004-09-09 2005-09-08 無線チップ Withdrawn JP2006108654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260169A JP2006108654A (ja) 2004-09-09 2005-09-08 無線チップ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004263111 2004-09-09
JP2005260169A JP2006108654A (ja) 2004-09-09 2005-09-08 無線チップ

Publications (2)

Publication Number Publication Date
JP2006108654A true JP2006108654A (ja) 2006-04-20
JP2006108654A5 JP2006108654A5 (ja) 2008-10-16

Family

ID=36377950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260169A Withdrawn JP2006108654A (ja) 2004-09-09 2005-09-08 無線チップ

Country Status (1)

Country Link
JP (1) JP2006108654A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014515150A (ja) * 2011-05-17 2014-06-26 ジェムアルト エスアー ワイヤキャパシタ、特に無線周波数回路用のワイヤキャパシタ、およびそのワイヤキャパシタを備える装置
JP2016510510A (ja) * 2013-02-05 2016-04-07 深▲セン▼市華星光電技術有限公司 アレイ基板、表示装置、及びアレイ基板の製造方法
US9508742B2 (en) 2009-12-11 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having switching transistor that includes oxide semiconductor material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333740A (ja) * 1993-05-21 1994-12-02 Semiconductor Energy Lab Co Ltd 複合集積回路部品
JPH07140485A (ja) * 1993-07-14 1995-06-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001195010A (ja) * 2000-01-11 2001-07-19 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2002314028A (ja) * 2001-04-17 2002-10-25 Iep Technologies:Kk 半導体装置並びにその製造方法および実装構造
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333740A (ja) * 1993-05-21 1994-12-02 Semiconductor Energy Lab Co Ltd 複合集積回路部品
JPH07140485A (ja) * 1993-07-14 1995-06-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001195010A (ja) * 2000-01-11 2001-07-19 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2002314028A (ja) * 2001-04-17 2002-10-25 Iep Technologies:Kk 半導体装置並びにその製造方法および実装構造
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196593B2 (en) 2008-10-01 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9508742B2 (en) 2009-12-11 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having switching transistor that includes oxide semiconductor material
KR20170094559A (ko) * 2009-12-11 2017-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9893204B2 (en) 2009-12-11 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transistor including two oxide semiconductor layers having different lattice constants
KR101894821B1 (ko) * 2009-12-11 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180099941A (ko) * 2009-12-11 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) * 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014515150A (ja) * 2011-05-17 2014-06-26 ジェムアルト エスアー ワイヤキャパシタ、特に無線周波数回路用のワイヤキャパシタ、およびそのワイヤキャパシタを備える装置
JP2016510510A (ja) * 2013-02-05 2016-04-07 深▲セン▼市華星光電技術有限公司 アレイ基板、表示装置、及びアレイ基板の製造方法

Similar Documents

Publication Publication Date Title
US8441099B2 (en) Wireless chip
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
US7566633B2 (en) Semiconductor device and method for manufacturing the same
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
TWI459542B (zh) 半導體裝置
US20060267138A1 (en) Semiconductor device
JP5348873B2 (ja) 半導体装置及びその作製方法
US20140353758A1 (en) Semiconductor device
JP2007013120A (ja) 半導体装置
JP2007036216A (ja) 半導体装置及び無線通信システム
US20110104859A1 (en) Manufacturing method of semiconductor device
JP5144313B2 (ja) 半導体装置
JP5179849B2 (ja) 半導体装置
JP2006108654A (ja) 無線チップ
JP5137424B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120404