JP2006101696A - 充放電保護回路 - Google Patents

Abstract

【課題】回路規模がコンパクトで、チップ面積が小さく、消費電力が少なく、２次電池の消耗を軽減できる充放電保護回路を実現することを課題としている。
【解決手段】２次電池１２を過充電状態、過放電状態または過電流状態から保護する充放電保護回路２０において、過放電検出回路２７を充電器１４の充電電位に接続し、２次電池１２の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号２７ａを生成する。過放電検出回路２７で、充電器接地電位Ｖ−の電位を監視すると共に、過電流検出回路２５で、過電流状態を検知した際に過電流検出信号２５ａを生成する。ヒステリシスインバータ回路Ｑ31が充電器接地電位Ｖ−の電位を監視して、２次電池に充電電流を流す負荷の短絡状態を検知した際に短絡検出信号２４ａを生成して、２次電池に瞬間的に電流が流れないようにする。
【選択図】図１

Description

本発明は、２次電池の充放電回路に関し、特に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または充放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路に関する。

図９は、従来の充放電制御回路を説明するための回路ブロック図である。従来この種の充放電保護回路及びこれを用いたバッテリーパックとしては、例えば、特開平７−１３１９３８号公報（発明の名称：充放電制御回路と充電式電源装置、出願人：セイコー電子工業株式会社、出願日：１９９３年１０月２６日、図９参照）に示すようなものがある。

すなわち、充放電保護回路（充放電制御回路）は、電源である２次電池から電力供給を受けて動作しており、充電器が接続されたことを検出して２次電池に対する充放電制御を実行する機能を有し、２次電池に電圧分割回路１、過充電用電圧検出回路２、過放電用電圧検出回路３及び制御回路４が各々並列に接続されていた。ここで制御回路４は、過充電用電圧検出回路２及び過放電用電圧検出回路３から２次電池の状態を検出して、外部機器への電源供給あるいは外部電源による充電を制御するための信号Ｖsを出力していた。更
に制御回路４は、電圧分割回路１に直列に設けられたスイッチ素子５を制御して電圧分割回路１に流れる電流を低減化していた。

このような回路構成の充放電保護回路によれば、２次電池の過充電、過放電及び過電流を検出して２次電池を過充電、過放電及び過電流から保護することができるといった効果が記載されている。

一方、図９に示す充放電保護回路（充放電制御回路）は、電源が逆接続された場合にラッチアップによりＣＭＯＳＩＣが誤動作してしまう現象を回避する機能も有していた。

図１０は、図９の充放電制御回路に用いた充電式電源装置を説明するための回路図である。

すなわち、図１０に示すように、スイッチ回路Ａ１０３を制御する充放電制御回路Ａ１０２及び過電流検出回路Ａ１０５が並列に設けられていた。

過電流検出回路Ａ１０５は、基準電圧回路Ａ１０６、プルダウン用高抵抗Ａ１１１、電流センス用抵抗Ａ１０４、コンパレータＡ２１、トランジスタ（ｎチャネルＭＯＳＦＥＴ）Ａ１０７、ラッチ機能付コンパレータＡ２２、定電流源Ａ１０８、コンデンサＡ１０９とを有していた。

このような充放電制御回路Ａ１０２及び過電流検出回路Ａ１０５を有する回路においては、外部端子−Ｖ0，＋Ｖ0に充放電制御回路Ａ１０２、２次電池Ａ１０１及び基準電圧回路Ａ１０６が並列接続され、充放電制御回路Ａ１０２と外部端子−Ｖ0 との間にはプルダウン用高抵抗Ａ１１１が接続され、直列に接続された電流センス用抵抗Ａ１０４とスイッチ回路Ａ１０３とがプルダウン用高抵抗Ａ１１１に並列に接続され、プルダウン用高抵抗Ａ１１１と電流センス用抵抗Ａ１０４との共通接続点にはコンパレータＡ２１のマイナス側入力端子が接続され、基準電圧回路Ａ１０６からの基準電圧がコンパレータＡ２１のプラス側入力端子が接続され、コンパレータＡ２１の出力はトランジスタ（ｎチャネルＭＯＳＦＥＴ）Ａ１０７のゲート及びラッチ機能付コンパレータＡ２２のゲート回路（論理素子ＮＯＴ）の入力端子に接続され、直列に接続された定電流源Ａ１０８とコンデンサＡ１０９とが充放電制御回路Ａ１０２のグランド側と外部端子−Ｖ0 との間に接続され、ラッチ機能付コンパレータＡ２２の出力がスイッチ回路Ａ１０３に出力されていた。

ラッチ機能付コンパレータＡ２２は、前述のゲート回路（論理素子ＮＯＴ）と、フィードバックループを構成する論理素子ＮＯＴから構成されていた。

このような回路構成を有するラッチ機能付コンパレータＡ２２は、所定の電流値を検出すると出力が論理値Ｈから論理値Ｌに変化しトランジスタ（ｎチャネルＭＯＳＦＥＴ）Ａ１０７を不活性化（すなわち、ＯＦＦ）する。これにより、定電流源Ａ１０８がコンデンサＡ１０９を充電する。

コンデンサＡ１０９の充電電位が基準電圧Ａ１０６の電圧値ＶREFより高くなると、ラッチ機能付コンパレータＡ２２の出力が論理値Ｈから論理値Ｌに遷移し、これにより、スイッチ回路Ａ１０３が不活性化される。このときラッチ機能付コンパレータＡ２２は、内蔵されたラッチ機能を用いてこのときの論理値Ｌを保持することができる。この論理値Ｌの保持状態はコンパレータＡ２１の出力によって解除される。

図１１は、図１０のラッチ機能付コンパレータ回路の内部回路構成を説明するための回路図である。

プラス入力端子Ａ３１３よりもマイナスの入力端子Ａ３１４の電位が高くなると、出力端子Ａ３１５の電位が論理値Ｌに遷移する。このとき、インバーター回路Ａ３１７の出力が論理値Ｈに遷移し、マイナス側の入力が論理値Ｈに遷移される。これにより、プラス入力端子の電位が多少変動してもラッチ機能付コンパレータＡ２２の出力を論理値Ｌにラッチすることができる。

また、負荷が接続されている間は、スイッチ回路Ａ１０３が不活性化されるため、コンパレータＡ２１のマイナス側入力端子が負荷に接続されることにより＋Ｖ0 にプルアップされ、過電流状態が保持される。その後、負荷が外されると、プルダウン用高抵抗Ａ１１１によって、コンパレータＡ２１のマイナス側入力端子が論理値Ｌに遷移され、コンパレータＡ２１の出力が論理値Ｈに遷移する。この論理値Ｈにを用いてラッチ機能付コンパレータＡ２２のラッチ解除端子Ａ３１６が論理値Ｈに遷移し、その結果、ラッチ機能付コンパレータＡ２２の出力が論理値Ｈに遷移してラッチ機能が解除される。

このようなラッチ機能を設けることにより、過電流検出回路Ａ１０５は、過電流検出時にスイッチ回路Ａ１０３を制御して電源への過電流を防止することができ、電源が逆接続された場合であってもラッチアップによりＣＭＯＳＩＣが誤動作してしまう現象を回避できるといった効果が記載されている。
特開平７−１３１９３８号公報

しかしながら、このような従来の充放電保護回路（充放電制御回路）では、充電器が接続されたことを検出して２次電池に対する充放電制御機能を実行するために電源である２次電池から電力の供給を受ける必要があり、２次電池の電池電圧が充放電保護回路（充放電制御回路）の動作可能電圧を下回ってしまった場合には正常な充放電制御機能を実行することが難しいという技術的課題があった。

同様に、過電流検出回路Ａ１０５では、過電流検出時にスイッチ回路Ａ１０３を制御して電源への過電流を防止する充放電制御機能、電源が逆接続された場合であってもラッチアップによりＣＭＯＳＩＣが誤動作してしまう現象を回避する充放電制御機能を実行するために電源である２次電池から電力の供給を受ける必要があり、２次電池の電池電圧が過電流検出回路Ａ１０５の動作可能電圧を下回ってしまった場合には正常な充放電制御機能を実行することが難しいという技術的課題があった。

また充電式電源装置において前述のラッチ機能を実行するためには、過電流検出回路Ａ１０５内にラッチ機能付コンパレータＡ２２を余分に付加する必要があり、その結果、充電式電源装置の回路規模が大きくなり、チップ面積も大きくなってしまうといった問題点もあった。

更に、回路の付加に伴って装置の消費電力が大きくなり、その結果、２次電池の消耗を早めてしまう可能性があるといった問題点もあった。

第１に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または充放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、２次電池を充電する充電器の充電電位に接続され、２次電池の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号を生成する過放電検出回路と、充電器接地電位に接続され充電器接地電位の電位を監視すると共に、過電流状態を検知した際に過電流検出信号を生成する過電流検出回路と、ヒステリシスインバータ回路を有し過放電検出信号に応じて２次電池において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号をヒステリシスインバータ回路を介して生成しまた過電流検出信号に応じて２次電池において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号をヒステリシスインバータ回路を介して生成するディレイ回路と、充電器接地電位に接続されたヒステリシスインバータ回路を備えヒステリシスインバータ回路が充電器接地電位の電位を監視すると共に、短絡状態を検知した際に短絡検出信号を生成するように構成されている短絡検出回路と、２次電池を充電する充電器の充電電位に接続され、バッテリー接地電位を充電器接地電位にシフトして充電制御信号を生成し充電器接地電位と充電器充放電電位との間に充電器が接続されたことを検出して充電制御信号を生成する充電器接続検出回路を兼ねるレベルシフト回路とを有する構成とすることにより、２次電池の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器の接続によって正常な充放電制御を実行する機能、過電流検出時の発振防止機能を実現でき、更に、このような充放電制御機能や発振防止機能をラッチ機能付コンパレータに比べて簡便な回路構成で実現でき、回路規模がコンパクトで、チップ面積が小さく、消費電力が少なく、２次電池の消耗を軽減できる充放電保護回路を実現することを課題としている。

第２に、充放電保護回路に加えて、２次電池であるバッテリーセルと、負荷とバッテリーセル間に直列に接続され放電制御時にバッテリーセルから負荷に供給される放電電流の通電状態をディレイ信号の論理値に応じて制御する放電用トランジスタと、充電器とバッテリーセル間に直列に接続され、充電制御時に充電器からバッテリーセルに供給される充電電流の通電状態を充電制御信号の論理値に応じて制御する充電用トランジスタと、バッテリー接地電位に接続され、バッテリーセルにおいて過充電状態を検出するタイミングにかかるディレイ時間を設定するための充放電信号を生成して過充電検出回路に送信する遅延コンデンサとを有する構成とすることにより、２次電池の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器の接続によって正常な充放電制御を実行する機能、過電流検出時の発振防止機能を実現でき、更に、このような充放電制御機能や発振防止機能をラッチ機能付コンパレータに比べて簡便な回路構成で実現でき、回路規模がコンパクトで、チップ面積が小さく、消費電力が少なく、２次電池の消耗を軽減できるバッテリーパックを実現することを課題としている。

請求項１に記載の発明は、充電制御時の２次電池１２の過充電状態、負荷電流を供給する放電制御時の２次電池１２の過放電状態、または充放電制御時の２次電池１２の過電流状態を検出して２次電池１２を過充電状態、過放電状態または過電流状態から保護する充放電保護回路２０において、２次電池１２を充電する充電器１４の充電電位に接続され、２次電池１２の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号２７ａを生成する過放電検出回路２７と、充電器接地電位Ｖ−に接続され、当該充電器接地電位Ｖ−の電位を監視すると共に、過電流状態を検知した際に過電流検出信号２５ａを生成する過電流検出回路２５と、前記過放電検出信号に応じて２次電池において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成し、または前記過電流検出信号に応じて２次電池１２において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成するディレイ回路２６と、充電器接地電位Ｖ−に接続されたヒステリシスインバータ回路Ｑ31を備えると共に、当該ヒステリシスインバータ回路Ｑ31が該充電器接地電位Ｖ−の電位を監視して、短絡状態を検知した際に短絡検出信号２４ａを生成して、２次電池に瞬間的に電流が流れないようにするように構成されている短絡検出回路２４とを有する構成とした充放電保護回路２０である。

請求項１に記載の発明によれば、過放電検出回路２７を設けることにより、２次電池１２の放電状態を監視して過放電状態を検知した際に過放電検出信号２７ａを生成できるようになる。また、過電流検出回路２５を設けることにより、充電器接地電位Ｖ−の電位を監視して過電流状態を検知した際に過電流検出信号２５ａを生成できるようになる。また、ヒステリシスインバータ回路Ｑ31を有する短絡検出回路２４を設けることにより、充電器接地電位Ｖ−の電位をヒステリシスインバータ回路Ｑ31に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有する短絡検出信号２４ａを生成できるようになる。このようなヒステリシス特性を短絡検出信号２４ａに付与することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ31を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。

請求項１に記載の充放電保護回路２０において、充電器接地電位Ｖ−と充電器充放電電位ＶDDとの間に充電器１４が接続されたことを検出して充電制御信号２３ａを生成する充電器接続検出回路２３を有する構成とした充放電保護回路２０でもよい。

これによれば、請求項１に記載の効果に加えて、充放電保護回路２０は充電器１４の充電電位に接続されているので、充電器１４が充電電位に接続された際に充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、２次電池１２に充放電保護回路２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御して２次電池１２の充電制御ができるようになり、充放電保護回路２０を動作させるだけの電力の供給する能力を２次電池１２において復帰させることができるようになるといった効果を奏する。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような充電制御機能を有する充放電保護回路２０を実現できるようになる。

また、上記の充放電保護回路２０において、前記充電器接続検出回路２３は、ソースとゲートとが飽和結線されて定電流源として動作するデプレション型のｎチャネルトランジスタＱ4 のドレインとエンハンスメント型のｐチャネルトランジスタＱ3 のドレインとが直列に接続され、当該デプレション型のｎチャネルトランジスタＱ4 のソースが充電器接地電位Ｖ−に接続され、当該エンハンスメント型のｐチャネルトランジスタＱ3 のソースが充放電電位ＶDDに接続された回路構成を有する構成とした充放電保護回路２０でもよい。

これによれば、さらに、コンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力に好適なエンハンスメント型のｐチャネルトランジスタＱ3 のソースが充電器１４の充電電位である充放電電位ＶDDに接続されているので論理値Ｌの信号をゲートに入力するだけで活性化できる。一方、コンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力に好適なデプレション型のｎチャネルトランジスタＱ4 は飽和結線されて常時活性化状態にあるのでレベルシフト回路２３は動作可能状態となることができる結果、充電器１４が充電電位に接続された際であっても充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、２次電池１２に充放電保護回路２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御して２次電池１２の充電制御ができるようになり、充放電保護回路２０を動作させるだけの電力の供給する能力を２次電池１２において復帰させることができるようになるといった効果を奏する。

請求項１に記載の発明によれば、過放電検出回路を設けることにより、２次電池の放電状態を監視して過放電状態を検知した際に過放電検出信号を生成できるようになる。また、過電流検出回路を設けることにより、充電器接地電位の電位を監視して過電流状態を検知した際に過電流検出信号を生成できるようになる。また、ヒステリシスインバータ回路を有する短絡検出回路を設けることにより、充電器接地電位の電位をヒステリシスインバータ回路に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルと下降時の入力電圧スレッショルドレベルとで特定できるヒステリシス特性を有する短絡検出信号を生成できるようになる。このようなヒステリシス特性を短絡検出信号に付与することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号を用いて放電電流の制御を行う放電用トランジスタの短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路を実現できるようになる。

以下、図面に基づき、本発明の各種実施形態を説明する。

始めに、図面に基づき、本発明の充放電保護回路の実施形態を説明する。

図１は、本発明の２次電池１２の充放電保護回路２０、及びこれをを用いたバッテリーパック１０の構成を説明するための機能ブロック図である。

図１に示す充放電保護回路２０は、充電制御時の２次電池１２の過充電状態、負荷電流を供給する放電制御時の２次電池１２の過放電状態、または充放電制御時の２次電池１２の過電流状態を検出して２次電池１２を過充電状態、過放電状態または過電流状態から保護する機能を有し、更に、過電流検出時の発振防止機能、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を有している点に特徴を有している。

このような充放電保護回路２０は、過電流検出時の発振防止機能を実現するために中心的役割を果たすヒステリシスインバータ回路３０、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現するために中心的役割を果たすレベルシフト回路（充電器接続検出回路）、その他の充電制御機能や放電制御機能を実現するために中心的役割を果たす過充電検出回路２２、レベルシフト回路２３、短絡検出回路２４、過電流検出回路２５、ディレイ回路２６、過放電検出回路２７を中心にして構成されてており、ＩＣチップ化されて装置内に組み込まれることが通常である。この様に装置内に組み込まれる場合、装置内のバッテリーから電力の供給を受けるのが通常である。以下の説明では、充放電保護回路２０を充放電保護ＩＣ２０と呼ぶことにする。

ここで２次電池１２としては、リチウムイオンバッテリー１２が代表的であるので、以下の説明では、リチウムイオンバッテリー１２を用いて説明を進めることにする。

また充放電保護ＩＣ２０は、ＩＣチップ化されてバッテリーパック１０に内蔵された使用形態で、リチウムイオンバッテリー１２を使用する携帯端末、携帯電話、無線機等の各種携帯機器に装着されて使用されるケースが通常である。以下の説明では、負荷１４を携帯電話１４で代表することにする。

図２は、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の回路構成を説明するための回路図である。

入力電圧のスレッショルドレベルにヒステリシス特性を備えたヒステリシスインバータ回路３０（具体的には、後述するＱ26やＱ31）は、図２に示すように、初段インバーター回路と後段インバーター回路と上昇ヒステリシス回路（Ｑ41，Ｑ45）と下降ヒステリシス回路（Ｑ44，Ｑ46）とを有している。

このようなヒステリシスインバータ回路３０（具体的には、後述するＱ26やＱ31）は、後述する充放電保護回路２０やこれを内蔵するバッテリーパック１０において過電流検出時の電池電圧変動によって検出の出力信号が発振しないように過電流検出回路２５に設けられることが望ましい。

初段インバーター回路（Ｑ42，Ｑ43）は、図２に示すように、充放電電位ＶDD（電源電位ＶDD）に接続された第１ｐチャネルＭＯＳＦＥＴＱ42とバッテリー接地電位Ｖss（接地電位Ｖss）に接続された第１ｎチャネルＭＯＳＦＥＴＱ43とがゲートを共通入力としドレインを共通出力として直列に接続された回路構成となっている。

また初段インバーター回路（Ｑ42，Ｑ43）は、図２に示すように、第１ｐチャネルＭＯＳＦＥＴＱ42のソースと充放電電位ＶDDとの間に上昇ヒステリシス回路（Ｑ41，Ｑ45）が並列接続され、第１ｎチャネルＭＯＳＦＥＴＱ43のソースとバッテリー接地電位Ｖssとの間に第１ｎチャネルＭＯＳＦＥＴＱ43のソースとバッテリー接地電位Ｖssとの間に下降ヒステリシス回路（Ｑ44，Ｑ46）が並列接続された回路構成となっている。

このような回路構成によれば、ｐチャネルＭＯＳＦＥＴＱ45のＯＮ抵抗値に比べて上昇ヒステリシス抵抗素子Ｑ41の抵抗値を十分大きく設定することにより回路規模の拡大や消費電力の増大を伴うことなく上昇時のスレッショルドレベルＶtHを設定できる集積化に適した上昇ヒステリシス回路（Ｑ41，Ｑ45）を実現できるようになるといった効果を奏する。同様の主旨で、ｎチャネルＭＯＳＦＥＴＱ46のＯＮ抵抗値に比べて下降ヒステリシス抵抗素子Ｑ44の抵抗値を十分大きく設定することにより回路規模の拡大や消費電力の増大を伴うことなく下降時のスレッショルドレベルＶtLを設定できる集積化に適した下降ヒステリシス回路（Ｑ44，Ｑ46）を実現できるようになるといった効果を奏する。

このような回路においては、図２に示すように、初段インバーター回路（Ｑ42，Ｑ43）に入力される論理値の電圧の立ち上がりに応じて活性化された上昇ヒステリシス回路（Ｑ41，Ｑ45）のｐチャネルＭＯＳＦＥＴＱ45を介して充放電電位ＶDDに第１ｐチャネルＭＯＳＦＥＴＱ42が接続され、初段インバーター回路（Ｑ42，Ｑ43）に入力される論理値の電圧の立ち上がりに応じて下降ヒステリシス回路（Ｑ44，Ｑ46）のｎチャネルＭＯＳＦＥＴＱ46が不活性化された状態で下降ヒステリシス抵抗素子Ｑ44を介して第１ｎチャネルＭＯＳＦＥＴＱ43がバッテリー接地電位Ｖssに接続される回路構成となっている。

これに依り、回路規模の拡大や消費電力の増大を伴うことの少ない後段インバーター回路をヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の出力段に設けることにより、初段インバーター回路（Ｑ42，Ｑ43）に入力される信号の論理値とヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の出力信号の論理値との整合をとって初段インバーター回路（Ｑ42，Ｑ43）に入力される信号の論理値を保持してヒステリシスインバータ回路３０（Ｑ26，Ｑ31）から出力できるようになるといった効果を奏する。

後段インバーター回路（Ｑ47，Ｑ48）は、図２に示すように、充放電電位ＶDDに接続された第２ｐチャネルＭＯＳＦＥＴＱ47とバッテリー接地電位Ｖssに接続された第２ｎチャネルＭＯＳＦＥＴＱ48とがゲートを共通入力としドレインを共通出力として直列に接続された回路構成となっている。

また上昇ヒステリシス回路（Ｑ41，Ｑ45）は、図２に示すように、充放電電位ＶDDと第１ｐチャネルＭＯＳＦＥＴＱ42との間に接続され、初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルＶtHを設定する回路構成となっている。

ここで、上昇ヒステリシス回路（Ｑ41，Ｑ45）における入力電圧上昇時のスレッショルドレベルＶtHは、ｐチャネルＭＯＳＦＥＴＱ42のスレッショルドレベルｐＶthに基づいて設定されることが望ましい。

これに依り、ｐチャネルＭＯＳＦＥＴＱ42のスレッショルドレベルｐＶthだけに基づいて入力電圧の上昇時における初段インバーター回路のスレッショルドレベルＶtHを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適したヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を実現できるようになるといった効果を奏する。

上昇ヒステリシス回路（Ｑ41，Ｑ45）は、ｐチャネルＭＯＳＦＥＴＱ45と上昇ヒステリシス抵抗素子Ｑ41とが並列に接続された回路構成となっている。本実施形態では、このような回路構成において、回路規模の拡大や消費電力の増大を伴うことの少ないｐチャネルＭＯＳＦＥＴＱ45のＯＮ抵抗値に比べて上昇ヒステリシス抵抗素子Ｑ41の抵抗値を十分大きく設定することが望ましい。

これに依り、初段インバーター回路（Ｑ42，Ｑ43）の入力電圧の上昇時に、活性化された上昇ヒステリシス回路（Ｑ41，Ｑ45）を介して充放電電位ＶDDに第１ｐチャネルＭＯＳＦＥＴＱ42が接続された場合に、ｐチャネルＭＯＳＦＥＴＱ42のスレッショルドレベルｐ
Ｖthだけに基づいて入力電圧の上昇時における初段インバーター回路のスレッショルドレベルＶtHを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。

また、図２に示すように、後段インバーター回路（Ｑ47，Ｑ48）の共通入力は初段インバーター回路（Ｑ42，Ｑ43）の共通出力に接続され、後段インバーター回路（Ｑ47，Ｑ48）の共通出力は上昇ヒステリシス回路（Ｑ41，Ｑ45）のｐチャネルＭＯＳＦＥＴＱ45のゲート及び下降ヒステリシス回路（Ｑ44，Ｑ46）のｎチャネルＭＯＳＦＥＴＱ46のゲートに接続され、初段インバーター回路（Ｑ42，Ｑ43）から出力される論理値を反転した論理値が後段インバーター回路（Ｑ47，Ｑ48）から出力される回路構成となっている。

下降ヒステリシス回路（Ｑ44，Ｑ46）は、バッテリー接地電位Ｖssと第１ｎチャネルＭＯＳＦＥＴＱ43との間に接続され、初段インバーター回路の入力電圧の下降時の入力電圧スレッショルドレベルＶtLを設定する回路構成となっている。

ここで、下降ヒステリシス回路（Ｑ44，Ｑ46）における入力電圧下降時のスレッショルドレベルＶtLは、ｎチャネルＭＯＳＦＥＴＱ43のスレッショルドレベルｎＶthとバッテリー接地電位Ｖssとの和に基づいて設定されることが望ましい。

これに依り、バッテリー接地電位Ｖssは一定電位であるので、第１ｎチャネルＭＯＳＦＥＴＱ43のスレッショルドレベルｎＶthだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶtLを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適したヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を実現できるようになるといった効果を奏する。

また下降ヒステリシス回路（Ｑ44，Ｑ46）は、ｎチャネルＭＯＳＦＥＴＱ46と下降ヒステリシス抵抗素子Ｑ44とが並列に接続された回路構成となっている。

本実施形態では、このような回路構成において、回路規模の拡大や消費電力の増大を伴うことの少ないｎチャネルＭＯＳＦＥＴＱ46のＯＮ抵抗値に比べて下降ヒステリシス抵抗素子Ｑ44の抵抗値を十分大きく設定することが望ましい。

これに依り、初段インバーター回路の入力電圧の下降時に、活性化された下降ヒステリシス回路（Ｑ44，Ｑ46）を介してバッテリー接地電位Ｖssに第１ｎチャネルＭＯＳＦＥＴＱ43が接続された場合に、この第１ｎチャネルＭＯＳＦＥＴＱ43のスレッショルドレベルｎＶthだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶtLを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。

更に詳しく、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の動作を説明する。

入力Ｉｎが論理値Ｌの時、出力Ｏｕｔも論理値Ｌに遷移し、この時、ｐチャネルＭＯＳＦＥＴＱ45は活性化しており、ｎチャネルＭＯＳＦＥＴＱ46は不活性化している。

上昇ヒステリシス抵抗素子Ｑ41よりｐチャネルＭＯＳＦＥＴＱ45の活性化抵抗を十分小さくし、下降ヒステリシス抵抗素子Ｑ44よりｎチャネルＭＯＳＦＥＴＱ46の活性化抵抗を十分小さくしておけば、初段インバーター回路（Ｑ42，Ｑ43）は、ｐチャネルＭＯＳＦＥＴＱ45，42，ｎチャネルＭＯＳＦＥＴＱ43、下降ヒステリシス抵抗素子Ｑ44で構成されていることになり、スレッショルドレベルは、ｐチャネルＭＯＳＦＥＴＱ42のＶthにほぼなる。

同様に、Ｉｎが論理値Ｈの時は、Ｏｕｔが論理値ＨでｐチャネルＭＯＳＦＥＴＱ45は不活性化しており、ｎチャネルＭＯＳＦＥＴＱ46は活性化しているので、初段インバーター回路（Ｑ42，Ｑ43）は、上昇ヒステリシス抵抗素子Ｑ41、ｐチャネルＭＯＳＦＥＴＱ42，ｎチャネルＭＯＳＦＥＴＱ43，46で構成されていることになり、スレッショルドレベルは、ｎチャネルＭＯＳＦＥＴＱ43のＶtHの値にほぼ一致する。

従って、図２に示すヒステリシスインバータ回路３０（Ｑ26，Ｑ31）のスレッショルドＶtH，ＶtLは、ＶtH＝充放電電位ＶDD−｜ｐチャネルＭＯＳＦＥＴのスレッショルドレベルｐＶth｜、ＶtL＝バッテリー接地電位Ｖss＋ｎチャネルＭＯＳＦＥＴのスレッショルドレベルｎＶthとなり、ヒステリシス巾（ＶtHとＶtLとの差）を十分取ることができ、発振防止に有効なヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を構成することができる。もちろん他の回路構成のヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を使用しても同様である。

図３は、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）における初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルＶtHを設定する動作を説明するためのグラフである。

過電流検出回路２５において、過電流が流れて充電器接地電位Ｖ−がＶrefよりも高く
なると、コンパレータＱ21が反転する。これによって、ディレイ回路２６内のコンデンサーＣ2 が定電流源Ｑ24からの定電流Ｉで充電され、図３のａのノードの電位が徐々に上が
っていきヒステリシスインバータＱ26のスレッショルドレベルに達すると、ヒステリシスインバータＱ26の出力が反転し、放電信号出力端子Ｄout が論理値Ｌとなる。

ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）は、図３に示すように、初段インバーター回路（Ｑ42，Ｑ43）の入力電圧の上昇時に、活性化（ＯＮ）された上昇ヒステリシス回路（Ｑ41，Ｑ45）を介して充放電電位ＶDDに第１ｐチャネルＭＯＳＦＥＴＱ42が接続されると同時に、不活性化（ＯＦＦ）された下降ヒステリシス回路（Ｑ44，Ｑ46）と下降ヒステリシス抵抗素子Ｑ44とを介して第１ｎチャネルＭＯＳＦＥＴＱ43がバッテリー接地電位Ｖssに接続されるような回路構成となっている。

更に詳しくヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の動作を説明する。

充放電電位ＶDDはバッテリーセル１２の電圧であり、過電流が流れると、バッテリーセル１２の内部インピーダンスによって、充放電電位ＶDD電圧が図３の様に下がる。この瞬間に後述するコンデンサーＣ2 （図５参照）に充電電流が流れ始め、ａのノードは図３の
様に上昇する。

そして、図３に示すように、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）のスレッショルドＶtHに達すると、放電信号出力端子Ｄoutが論理値Ｌに遷移し、図１の放電用ト
ランジスタＱ１を不活性化させる為、放電電流が流れなくなり、充放電電位ＶDD電圧は急激に上昇する。

この時に、図３に示すように、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の代わりにスレッショルドが１レベルのインバータを使用すると、図３の様に充放電電位ＶDDが急激に上昇した時、スレッショルドレベルＶtHも上昇するので、ノードａの電圧は再びスレッショルドＶtHより下がってしまい放電信号出力端子Ｄoutが再び論理値Ｈになり、放
電電流が流れ、充放電電位ＶDDが下がる。これを繰り返すことによって発振してしまう。

ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を使用することによって、放電信号出力端子Ｄout が論理値Ｌに遷移して、充放電電位ＶDDが上昇する時に、スレッショルドレベルがＶtHからＶtLに移行するので、ａの電圧は確実にスレッショルドレベルＶtLよりも高くなり、放電信号出力端子Ｄoutが論理値Ｌで安定する。短絡検出回路２４が動作する
場合も同様である。

このような回路構成によれば、初段インバーター回路（Ｑ42，Ｑ43）の入力電圧の上昇時に、活性化された上昇ヒステリシス回路（Ｑ41，Ｑ45）を介して充放電電位ＶDDに第１ｐチャネルＭＯＳＦＥＴＱ42が接続されることにより、ｐチャネルＭＯＳＦＥＴＱ42のスレッショルドレベルｐＶthだけに基づいて入力電圧の上昇時における初段インバーター回路（Ｑ42，Ｑ43）のスレッショルドレベルＶtHを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。

図４は、短絡検出時における、スレッショルドレベルと充電器接地電位Ｖ−との関係を説明するためのグラフである。

初段インバーター回路（Ｑ42，Ｑ43）の入力電圧の下降時に、図４に示すように、不活性化された上昇ヒステリシス回路（Ｑ41，Ｑ45）と上昇ヒステリシス抵抗素子Ｑ41とを介して充放電電位ＶDDに第１ｐチャネルＭＯＳＦＥＴＱ42が接続されると同時に、活性化された下降ヒステリシス回路（Ｑ44，Ｑ46）を介して第１ｎチャネルＭＯＳＦＥＴＱ43がバッテリー接地電位Ｖssに接続されるような回路構成となっている。

更に詳しくヒステリシスインバータ回路３０（Ｑ26，Ｑ31）の動作を説明する。

充電器接地電位Ｖ−レベルが図３の短絡検出回路２４のヒステリシスインバータＱ36のスレッショルドレベルを越えると、瞬間的に放電信号出力端子Ｄout を論理値Ｌにして、電流が流れないようにする。

この時の電圧波形が図４である。負荷を短絡すると、充電器接地電位Ｖ−のレベルが図４のように上昇すると同時に、充放電電位ＶDDが急激に下がる。

充電器接地電位Ｖ−がヒステリシスインバータＱ36のスレッショルドＶtHに達した時点で放電信号出力端子Ｄoutが論理値Ｌに遷移し、充放電電位ＶDD電圧が上昇するが、ヒステリシスインバータＱ36のスレッショルドレベルがＶtLに移行するので、同様に発振は起こらない。

このような回路構成によれば、初段インバーター回路（Ｑ42，Ｑ43）の入力電圧の下降時に、活性化された下降ヒステリシス回路（Ｑ44，Ｑ46）を介して第１ｎチャネルＭＯＳＦＥＴＱ43がバッテリー接地電位Ｖssに接続されることにより、この第１ｎチャネルＭＯＳＦＥＴＱ43のスレッショルドレベルｎＶthだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶtLを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。

以上説明したように、ヒステリシスインバータ回路３０（Ｑ26，Ｑ31）によれば、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成を有し、回路規模がコンパクトで、チップ面積が小さく、消費電力が少なく、リチウムイオンバッテリー１２の消耗を軽減できる上昇ヒステリシス回路（Ｑ41，Ｑ45）と下降ヒステリシス回路（Ｑ44，Ｑ46）を用いてヒステリシスインバータ回路３０（Ｑ26，Ｑ31）を実現できるようになるといった効果を奏する。

過放電検出回路２７は、リチウムイオンバッテリー１２を充電する充電器１４の充電電位に接続され、リチウムイオンバッテリー１２の放電状態を監視すると同時に、過放電状態を検知した際に過放電検出信号２７ａ（過放電検出時論理値Ｌ）を生成する機能を有している。

このような過放電検出回路２７を設けることにより、リチウムイオンバッテリー１２の放電状態を監視して過放電状態を検知した際に過放電検出信号２７ａを生成できるようになる。

レベルシフト回路２３は、図６に示すように、リチウムイオンバッテリー１２を充電する充電器１４の充電電位に接続され、バッテリー接地電位Ｖssを充電器接地電位Ｖ−にシフトして充電制御信号２３ａを生成する機能を有している。

このように、レベルシフト回路２３は充電器１４の充電電位に接続されているので、充電器１４が充電電位に接続された際に充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充電制御機能を有するレベルシフト回路２３を実現できるようになる。

更にレベルシフト回路２３は、図６に示すように、ソースとゲートとが飽和結線されて定電流源として動作するデプレション型のｎチャネルトランジスタＱ4 のドレインとエンハンスメント型のｐチャネルトランジスタＱ3 のドレインとが直列に接続され、デプレション型のｎチャネルトランジスタＱ4 のソースが充電器接地電位Ｖ−に接続され、エンハンスメント型のｐチャネルトランジスタＱ3 のソースが充放電電位ＶDDである充放電電位ＶDDに接続された回路構成となっている。

このような回路構成によれば、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なエンハンスメント型のｐチャネルトランジスタＱ3 のソースが充電器１４の充電電位である充放電電位ＶDDに接続されているので論理値Ｌの信号をゲートに入力するだけで活性化できる。一方、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なデプレション型のｎチャネルトランジスタＱ4 は飽和結線されて常時活性化状態にあるのでレベルシフト回路２３は動作可能状態となることができる結果、充電器１４が充電電位に接続された際であっても充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。

過放電検出回路２７は、リチウムイオンバッテリー１２の過放電状態に応じて活性化された際に充電器接地電位Ｖ−を充放電電位ＶDDに接続するプルアップトランジスタ（図示せず）を有している。

これに依り、リチウムイオンバッテリー１２が過放電検出電圧以下になった際に放電用トランジスタＱ1 が不活性化され、携帯電話１４が接続されている場合はその携帯電話１４で、また携帯電話１４が接続されていなくても、プルアップトランジスタによって充放電電位ＶDDまで充電器接地電位Ｖ−を上昇させることができるようになる。その結果、短絡検出回路２４のヒステリシスインバータが反転され短絡検出状態となって短絡検出信号２４ａが生成され、同時に短絡検出信号２４ａを用いて充放電保護ＩＣ２０の全回路を停止させて消費電流を０に低減させるスタンバイ機能を過放電検出回路２７に付加できるようになる。これにより、回路規模やチップ面積のコンパクト化、リチウムイオンバッテリー１２の消耗の軽減化を更に進めることができるようになる。

このように、ヒステリシスインバータ回路Ｑ26を有するディレイ回路２６を設けることにより、過放電検出信号２７ａを前述のヒステリシスインバータ回路Ｑ26に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有するディレイ信号２６ａを生成できるようになる。このようなヒステリシス特性をディレイ信号２６ａに付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号２６ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有するディレイ回路２６を実現できるようになる。

過充電検出回路２２は、リチウムイオンバッテリー１２を充電する充電器１４のバッテリー接地電位Ｖssに接続され、リチウムイオンバッテリー１２の充電状態を監視すると同時に、過充電状態を検知した際に過充電検出信号２２ａ（充電可能時論理値Ｈ）を生成する機能を有している。なお、過充電検出回路２２は、リチウムイオンバッテリー１２の充電可能状態に応じて活性化された際に充電器接地電位Ｖ−をバッテリー接地電位Ｖssに接続するプルダウントランジスタ（図示せず）を有しててもよい。このような過充電検出回路２２を用いることにより、リチウムイオンバッテリー１２の充電可能状態と過充電状態とを区別して検知できるようになる。

図５は、図１の短絡検出回路２４、過電流検出回路２５及びディレイ２６の回路構成を説明するための回路図である。

短絡検出回路２４は、図５に示すように、充電器接地電位Ｖ−に接続されたヒステリシスインバータ回路Ｑ31を備え、ヒステリシスインバータ回路Ｑ31が充電器接地電位Ｖ−の電位を監視すると同時に、短絡状態を検知した際に短絡検出信号２４ａを生成する機能を有している。

このように、ヒステリシスインバータ回路Ｑ31を有する短絡検出回路２４を設けることにより、充電器接地電位Ｖ−の電位をを前述のヒステリシスインバータ回路Ｑ31に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有する短絡検出信号２４ａを生成できるようになる。このようなヒステリシス特性を短絡検出信号２４ａに付与することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ31を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。

また短絡検出回路２４は、リチウムイオンバッテリー１２の過放電状態に応じてプルアップトランジスタが活性化された際の充電器接地電位Ｖ−に応じて全回路を停止させるスタンバイ動作を指示する短絡検出信号２４ａをヒステリシスインバータ回路Ｑ31が生成する回路構成となっている。

具体的には、バッテリーセル１２が過放電検出電圧以下になると、放電用トランジスタＱ１が不活性化し、充電器接地電位Ｖ−レベルは、負荷が接続されている場合は、その負荷で、負荷が接続されていなくても、プルアップトランジスタによって充放電電位ＶDDレベルまで上昇する。これによって、短絡検出回路２４のヒステリシスインバータＱ31が反転し、短絡検出状態となるが、同時に全回路を停止させて、消費電流を０にする信号であるノードｇが論理値Ｈとなる。すなわち、短絡検出回路２４は、全回路を停止させるスタンバイ回路も兼ねている。

このような回路構成によれば、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有するヒステリシスインバータ回路Ｑ31を用いてスタンバイ動作を指示する短絡検出信号２４ａを生成することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ31を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。

また短絡検出回路２４は、充電器接地電位Ｖ−と充放電電位ＶDDとの間に充電器１４が接続されて充電器接地電位Ｖ−がヒステリシスインバータ回路Ｑ31のスレッショルドレベルＶtLを下回った際にスタンバイ動作から全回路の動作開始に復帰させる短絡検出信号２４ａをヒステリシスインバータ回路Ｑ31が生成する回路構成となっている。

これに依り、リチウムイオンバッテリー１２が過放電を検出したあとで、全ての回路を停止させ、消費電流を０にしても、充電器１４を接続することによって、全ての回路を再び動作状態にさせる充放電保護ＩＣ２０を実現できる。

具体的には、充電器接地電位Ｖ−レベルが、短絡検出回路２４のヒステリシスインバータＱ31のＶtLを下回ると、ノードｇが論理値Ｌに遷移し、全回路が動作し、スタンバイ状態から動作状態となる。ヒステリシスインバータＱ31の内部は、図２であるから、電流を消費する経路はない。従って、スタンバイ時に消費電流が０でも充電器１４を接続されたことを検出して、動作状態にさせる回路を簡単に構成することができる。

すなわち、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有するヒステリシスインバータ回路Ｑ31を用いて全回路の動作開始に復帰させる短絡検出信号２４ａを生成することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ1の短絡検出状態における過
電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ31を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。 過電流検出回路２５は、図５に示すように、充電器接地電位Ｖ−に接続され、充電器接地電位Ｖ−の電位を監視すると同時に、過電流状態を検知した際に過電流検出信号２５ａを生成する機能を有している。

過電流検出回路２５においては、過電流が流れて充電器接地電位Ｖ−がＶrefよりも高くなると、コンパレータＱ21が反転する。これによって、ディレイ回路２６内のコンデンサーＣ2 が定電流源Ｑ24からの定電流Ｉで充電され、ａのノードの電位が徐々に上がっていきヒステリシスインバータＱ26のスレッショルドレベルに達すると、ヒステリシスインバータＱ26の出力が反転し、放電信号出力端子Ｄoutが論理値Ｌとなる。

ディレイ回路２６は、ヒステリシスインバータ回路Ｑ26を有し、過放電検出信号２７ａに応じてリチウムイオンバッテリー１２において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａをヒステリシスインバータ回路Ｑ26を介して生成し、また過電流検出信号２５ａに応じてリチウムイオンバッテリー１２において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａをヒステリシスインバータ回路Ｑ26を介して生成する機能を有している。

図６は、電池電圧が０Ｖになっても、充電器１４を接続することによって、確実に充電信号出力端子Ｃoutに論理値Ｈを出力できる充電器接続検出回路２３を説明するための回
路図である。

充電器接続検出回路２３は、図６に示すように、充電器接地電位Ｖ−と充電器充放電電位ＶDDとの間に充電器１４が接続されたことを検出して充電制御信号２３ａを生成する機能を有している。

これに依り、リチウムイオンバッテリー１２が過放電を検出したあとで、全ての回路を停止させ、消費電流を０にしても、充電器１４を接続することによって、全ての回路を再び動作状態にさせる充放電保護ＩＣ２０を実現できる。すなわち、レベルシフト回路２３は充電器１４の充電電位に接続されているので、充電器１４が充電電位に接続された際に充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充電制御機能を有する充放電保護ＩＣ２０を実現できるようになる。

更に、このような充電制御機能を前述のレベルシフト回路２３と共通化する回路構成も可能であり、回路規模やチップ面積のコンパクト化、リチウムイオンバッテリー１２の消耗の軽減化を容易とすることができる。

また充電器接続検出回路２３は、図４に示したように充電信号出力端子Ｃout出力のレベルシフト回路２３そのものでありレベルシフト回路２３と回路を共通化することが可能である。その場合の回路は、ソースとゲートとが飽和結線されて定電流源として動作するデプレション型のｎチャネルトランジスタＱ4のドレインとエンハンスメント型のｐチャネルトランジスタＱ3のドレインとが直列に接続され、デプレション型のｎチャネルトランジスタＱ4のソースが充電器接地電位Ｖ−に接続され、エンハンスメント型のｐチャネルトランジスタＱ3のソースが充放電電位ＶDDに接続された回路構成となっていることが望ましい。

これに依り、飽和結線されてデプレション型のｎチャネルトランジスタＱ4とエンハンスメント型のｐチャネルトランジスタＱ3とが直列に接続された回路構成を用いることにより、レベルシフト回路２３と充電器接続検出回路２３とが同一の回路を共通化する回路構成が可能であり、回路規模やチップ面積のコンパクト化、リチウムイオンバッテリー１２の消耗の軽減化を容易とすることができる。

また充電器接続検出回路２３は、図６に示すように、ソースとゲートとが飽和結線されて定電流源として動作するデプレション型のｎチャネルトランジスタＱ4 のドレインとエンハンスメント型のｐチャネルトランジスタＱ3 のドレインとが直列に接続され、デプレション型のｎチャネルトランジスタＱ4 のソースが充電器接地電位Ｖ−に接続され、エンハンスメント型のｐチャネルトランジスタＱ3 のソースが充放電電位ＶDDに接続された回路構成となっている。

このような回路構成によれば、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なエンハンスメント型のｐチャネルトランジスタＱ3 のソースが充電器１４の充電電位である充放電電位ＶDDに接続されているので論理値Ｌの信号をゲートに入力するだけで活性化できる。一方、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なデプレション型のｎチャネルトランジスタＱ4 は飽和結線されて常時活性化状態にあるのでレベルシフト回路２３は動作可能状態となることができる結果、充電器１４が充電電位に接続された際であっても充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。

更に、このような充電制御機能を前述のレベルシフト回路２３と共通化する回路構成が可能であり、回路規模やチップ面積のコンパクト化、リチウムイオンバッテリー１２の消耗の軽減化を容易とすることができる。

また充電器接続検出回路２３は、図６に示すように、充電器接地電位Ｖ−と充電器充放電電位ＶDDとの間に充電器１４が接続された際にエンハンスメント型のｐチャネルトランジスタＱ3 が不活性化されると同時に、デプレション型のｎチャネルトランジスタＱ4 が活性化されて充電制御信号２３ａを生成する判定回路Ｑ3，Ｑ4を有する回路構成となっている。

このような回路構成によれば、判定回路Ｑ3 ，Ｑ4 を設けることにより、充電器接地電位Ｖ−と充電器充放電電位ＶDDとの間に充電器１４が接続された際にエンハンスメント型のｐチャネルトランジスタＱ3 が不活性化させ同時にデプレション型のｎチャネルトランジ
スタＱ4 が活性化させる充電制御信号２３ａ（論理値Ｌ）を生成できるようになる。そこで、ソースが充電器１４の充電電位である充放電電位ＶDDに接続されているエンハンスメント型のｐチャネルトランジスタＱ3 のゲートに充電制御信号２３ａ（論理値Ｌ）の信号を入力すればエンハンスメント型のｐチャネルトランジスタＱ3 を活性化できるようになる。この様に活性状態にあるエンハンスメント型のｐチャネルトランジスタＱ3 と常時活性化状態にあるデプレション型のｎチャネルトランジスタＱ4 とによりレベルシフト回路２３を動作可能状態に導くことができるようになる結果、充電器１４が充電電位に接続された際であっても充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。

また充電器接続検出回路２３は、充放電電位ＶDDにソースが接続されたｐチャネルＭＯＳＦＥＴＱ5 （Ｑ7 ，Ｑ9 ）と充電器接地電位Ｖ−にソースが接続されたｎチャネルＭＯＳＦＥＴＱ６（Ｑ8 ，Ｑ10）とがゲートを共通入力としドレインを共通出力として直列に接続され充電器１４が充電器接地電位Ｖ−と充放電電位ＶDDとの間に接続された際に活性化されるインバーター回路２３4 が充電制御信号２３ａの論理レベルに応じた所定段数だけ縦続接続されたゲート回路２３4，…，２３4が判定回路Ｑ3，Ｑ4の後段に縦続接続される回路構成となっている。

更に詳しく、充電器接続検出回路２３の動作を説明する。

図６において、バッテリー電圧が０Ｖになるということは、充放電電位ＶDD−バッテリー接地電位Ｖss間の電圧が０Ｖになるということである。

この時、充電器１４を接続すると、リチウムイオン電池の場合、４．１Ｖや４．２Ｖといった電圧が、充放電電位ＶDD−充電器接地電位Ｖ−間にかかる。充放電電位ＶDD−バッテリー接地電位Ｖss間電圧は０Ｖであるから、ｂのノードは、ほとんど充放電電位ＶDDレベルになり、ｐチャネルＭＯＳＦＥＴＱ3 のゲート・ソース間電圧は０Ｖとなり、ｐチャネルＭＯＳＦＥＴＱ3は不活性化している。

充放電電位ＶDD−充電器接地電位Ｖ−間には充電器１４の電圧が印加されているので、レベルシフト回路２３内のトランジスタは全て動作することができる。

このとき、ｐチャネルＭＯＳＦＥＴＱ3 は不活性化しており、デプレションｎチャネルＭＯＳＦＥＴ３０は飽和結線されているので定電流で活性化しており、従って、ノードｃは論理値Ｌレベル（充電器接地電位Ｖ−レベル）となり、結果として、充電信号出力端子Ｃout は充電器接地電位Ｖ−レベルに対して論理値Ｈが出力され、確実に充電電流を流すことができる。

このような回路構成によれば、回路規模の拡大や消費電力の増大を伴うことの少ないゲート回路を充電器接続検出回路２３の出力段に設けることにより、充電器接続検出回路２３の初段に入力される充電制御信号２３ａの論理レベルと充電器接続検出回路２３の出力段から出力される充電制御信号２３ａの論理レベルとの整合をとることができるようになるといった効果を奏する。

図７は、図６の回路からインバーター回路２３3（Ｑ５１，Ｑ５２），インバーター回路２３4（Ｑ５，Ｑ６）を取り除いた回路構成を有する充電器接続検出回路２３を説明するための回路図である。

また充電器接続検出回路２３は、図７に示すように、充放電電位ＶDDにソースが接続されたｐチャネルＭＯＳＦＥＴＱ51とバッテリー接地電位Ｖssにソースが接続されたｎチャネルＭＯＳＦＥＴＱ52とがゲートを共通入力としドレインを共通出力として直列に接続されて成るインバーター回路が判定回路Ｑ3，Ｑ4の前段に縦続接続され、インバーター回路は、充放電電位ＶDDとバッテリー接地電位Ｖssとの差がｎチャネルＭＯＳＦＥＴＱ52のスレッショルドレベルｎＶthを越えた際に充電器接続検出回路２３のエンハンスメント型のｐチャネルトランジスタＱ3を活性化する回路構成となっている。

このような回路において、入力に対する出力の位相は変わっていない。充電信号出力端子Ｃout を論理値Ｈに遷移させて充電電流を流す為には、ノードｄがｐチャネルＭＯＳＦＥＴＱ3 のスレッショルドレベルｐＶthよりも下がりノードｅに論理値Ｈを出力しなければならない。

バッテリー電圧、すなわち、充放電電位ＶDD−バッテリー接地電位Ｖss間の電圧がｎチャネルＭＯＳＦＥＴＱ52のスレッショルドレベルｎＶthよりも低いと、ノードｄは、充放電電位ＶDDレベルもしくはハイインピーダンスとなるので、ｐチャネルＭＯＳＦＥＴＱ3 を活性化させることができない。

すなわち、図７は、バッテリー電圧がｎチャネルＭＯＳＦＥＴＱ3のＶtL以下では充電器１４を接続しても充電電流が流せない回路となる。

このような回路構成によれば、充電電流を流すことができる充放電電位ＶDDとバッテリー接地電位Ｖssとの差電圧は、ｎチャネルＭＯＳＦＥＴＱ52のスレッショルドレベルｎＶthによって自由に設定できるようになる。またｎチャネルＭＯＳＦＥＴＱ52における下降時の入力電圧スレッショルドレベルＶtLを変更することによって、充電電流を流すことができない電池電圧を自由に設定することができる。

図８は、図７のｎチャネルＭＯＳＦＥＴＱ52の下にもう１つｎチャネルＭＯＳＦＥＴＱ53をカスコード接続した回路構成を有する充電器接続検出回路２３を説明するための回路図である。

充放電保護ＩＣ２０は、図８に示すように、インバーター回路のｎチャネルＭＯＳＦＥＴＱ52のソースとバッテリー接地電位Ｖssとの間に、少なくとも１つ以上カスコード接続されたｎチャネルＭＯＳＦＥＴＱ53を有し、インバーター回路は、インバーター回路のｎチャネルＭＯＳＦＥＴＱ52のスレッショルドレベルｎＶthとカスコード接続されたｎチャネルＭＯＳＦＥＴＱ53のスレッショルドレベルｎＶthとの和が充放電電位ＶDDとバッテリー接地電位Ｖssとの差より小さいときに充電器接続検出回路２３のエンハンスメント型のｐチャネルトランジスタＱ3を活性化する回路構成となっていてもよい。

このようなカスコード構造によって、ノードｆを論理値Ｌにして、充電電流を流すことができる充放電電位ＶDD−バッテリー接地電位Ｖssの電圧は、ｎチャネルＭＯＳＦＥＴＱ52とＱ53のスレッショルドレベルｎＶthの和になる。

このようにｎチャネルＭＯＳＦＥＴを何段にもカスコード接続したり、又、ｎチャネルＭＯＳＦＥＴのＶthを変更することによって、充電電流を流すことができないバッテリー電圧を自由に設定することができる。

このような回路構成によれば、充電電流を流すことができる充放電電位ＶDDとバッテリー接地電位Ｖssとの差電圧は、所定段数だけカスコード接続されたｎチャネルＭＯＳＦＥＴＱ53のスレッショルドレベルｎＶthの和によって自由に設定できるようになる。また所定段数だけカスコード接続されたｎチャネルＭＯＳＦＥＴＱ53における下降時の入力電圧スレッショルドレベルＶtLを変更することによって、充電電流を流すことができない電池電圧を自由に設定することができる。

次に、図面に基づき、本発明のバッテリーパックの実施形態を説明する。

前述の充放電保護ＩＣ２０がＩＣ化されて内蔵されたバッテリーパック１０は、充放電保護ＩＣ２０を用いてリチウムイオンバッテリー１２の充放電が実行できる。このようなバッテリーパック１０は、リチウムイオンバッテリー１２を使用する携帯端末、携帯電話、無線機等の各種携帯機器に装着されて使用されるケースが通常である。

図１は、本発明のバッテリーパック１０の構成を説明するための機能ブロック図である。

バッテリーパック１０は、図１に示すように、充放電保護ＩＣ２０に加えて、リチウムイオンバッテリー１２であるバッテリーセル１２、放電用トランジスタＱ1 、充電用トランジスタＱ2 、遅延コンデンサＣ1 を中心にして構成されていることが望ましい。

充放電保護回路２０の端子は６端子あり、充放電電位ＶDDが接続される端子、バッテリー接地電位Ｖssが接続される端子、遅延コンデンサＣT が接続される端子、放電信号出力が接続される端子Ｄout ，充電信号出力が接続される端子Ｃout 、充電器接地電位Ｖ−が接続される端子である。

ここで、バッテリーセル１２は例えばリチウムイオン電池の場合、過充電検出電圧は、例えば４．２５Ｖや４．３５Ｖである。

遅延コンデンサＣ1はバッテリー接地電位Ｖssに接続され、バッテリーセル１２において過充電状態を検出するタイミングにかかるディレイ時間を設定するための充放電信号１２ａを生成して前述の過充電検出回路２２に端子ＣTを介して送信する回路構成となっている。

放電用トランジスタＱ1 は、携帯電話１４とバッテリーセル１２間に直列に接続され、放電制御時にバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態をディレイ信号２６ａの論理値に応じて制御する回路構成となっている。

また放電用トランジスタＱ1 は、ディレイ信号２６ａの論理値と短絡検出信号２４ａの論理値との論理積である放電信号２６ｂの論理値に応じてバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態を制御する回路構成となっている。

このような回路構成によれば、ディレイ信号２６ａの論理値と短絡検出信号２４ａの論理値との論理積である放電信号２６ｂとの論理演算を実行し演算結果の論理値に応じてバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態を過放電状態や短絡状態をモニタリングしながら放電用トランジスタＱ1 を用いて制御できるようになるといった効果を奏する。

充電用トランジスタＱ2は、充電器１４とバッテリーセル１２間に直列に接続され、充電制御時に充電器１４からバッテリーセル１２に供給される充電電流の通電状態を充電制御信号２３ａの論理値に応じて制御する回路構成となっている。

この場合、レベルシフト回路２３は、充電器接地電位Ｖ−に応じて活性化された際に充電用トランジスタＱ2 を活性化する論理値を有する充電制御信号２３ａを生成する回路構成となっている。

このような回路構成によれば、前述の充放電保護ＩＣ２０にこのようなレベルシフト回路２３を設けることにより、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって、前述の過電流検出時の発振防止機能を実現と同時に、確実な充電制御を充電用トランジスタＱ2 を用いて実行する機能を実現するための充電制御信号２３ａを生成できるようになるといった効果を奏する。更に、このようなレベルシフト回路２３は、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパック１０を実現することに寄与する。

以上説明したように、バッテリーパック１０に依れば、過電流検出時の発振防止の為に、ヒステリシスインバータＱ26，Ｑ36を使用することによって、回路素子数を少なくし、小型のバッテリーパック１０を構成することができる。更に、前述の充放電保護ＩＣ２０を設けることにより、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって、過電流検出時の発振防止機能を実現でき、確実な放電制御を放電用トランジスタＱ1 を用いて実行する機能を実現でき、バッテリー電圧が０Ｖになっても、確実に充電電流を流す充電制御を充電用トランジスタＱ2 を用いて実行する機能を実現できるようになるといった効果を奏する。また、過充電検出信号のレベルシフト回路２３を兼用することによって、回路を追加することなく、小型のバッテリーパック１０を構成することができる。また、バッテリー電圧がある設定電圧以下になった時は、確実に充電電流を流すことができなくなる回路を、過充電検出信号のレベルシフト回路２３を流用することによって回路を追加することなく、小型のバッテリーパック１０を構成することができる。また過放電を検出したのちに、消費電流を０にしても、充電器１４が接続されたことを検出して、動作状態にする回路を、短絡検出回路２４のヒステリシスインバータＱ26，Ｑ31を流用することによって、回路を追加することなく、小型のバッテリーパック１０を構成することができる。更に、このような充放電保護ＩＣ２０を設けることにより、ラッチ機能付コンパレータＡ２２に比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテ
リーパック１０を実現できるようになる。

本発明の２次電池の充放電保護回路２０、及びこれをを用いたバッテリーパック１０の構成を説明するための機能ブロック図である。 ヒステリシスインバータ回路の回路構成を説明するための回路図である。 ヒステリシスインバータ回路における初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルを設定する動作を説明するためのグラフである。 短絡検出時における、スレッショルドレベルと充電器接地電位との関係を説明するためのグラフである。 図１の短絡検出回路、過電流検出回路及びディレイ回路の回路構成を説明するための回路図である。 電池電圧が０Ｖになっても、充電器を接続することによって、確実に充電信号出力端子に論理値Ｈを出力できる充電器接続検出回路を説明するための回路図である。 図６の回路からインバーター回路，インバーター回路を取り除いた回路構成を有する充電器接続検出回路を説明するための回路図である。 図７のｎチャネルＭＯＳＦＥＴの下にもう１つｎチャネルＭＯＳＦＥＴをカスコード接続した回路構成を有する充電器接続検出回路を説明するための回路図である。 従来の充放電制御回路を説明するための回路ブロック図である。 図９の充放電制御回路に用いた充電式電源装置を説明するための回路図である。 図１０のラッチ機能付コンパレータ回路の内部回路構成を説明するための回路図である。

符号の説明

１０…バッテリーパック
１２…２次電池（バッテリーセル、リチウムイオンバッテリー）
１２ａ…充放電信号
１４…充電器（負荷）
２０…充放電保護回路
２２…過充電検出回路
２２ａ…過充電検出信号
２３…レベルシフト回路（充電器接続検出回路）
２３ａ…充電制御信号
２４…短絡検出回路
２４ａ…短絡検出信号
２５…過電流検出回路
２５ａ…過電流検出信号
２６…ディレイ回路
２６ａ…ディレイ信号
２６ｂ…放電信号
２７…過放電検出回路
２７ａ…過放電検出信号
３０…ヒステリシスインバータ回路
Ｃ1…遅延コンデンサＣ1
Ｃout…充電信号出力端子
Ｄout…放電信号出力端子
ｎＶth…下降ヒステリシス回路のｎチャネルＭＯＳＦＥＴのスレッショルドレベル
ｐＶth…上昇ヒステリシス回路のｐチャネルＭＯＳＦＥＴのスレッショルドレベル
Ｑ1…放電用トランジスタ
Ｑ2…充電用トランジスタ
Ｑ3…エンハンスメント型のｐチャネルトランジスタ（判定回路）
Ｑ4…デプレション型のｎチャネルトランジスタ（判定回路）
Ｑ26…ヒステリシスインバータ回路
Ｑ31…ヒステリシスインバータ回路
Ｑ41…上昇ヒステリシス抵抗素子
Ｑ42…第１ｐチャネルＭＯＳＦＥＴ
Ｑ43…第１ｎチャネルＭＯＳＦＥＴ
Ｑ44…下降ヒステリシス抵抗素子
Ｑ45…上昇ヒステリシス回路のｐチャネルＭＯＳＦＥＴ
Ｑ46…下降ヒステリシス回路のｎチャネルＭＯＳＦＥＴ
Ｑ47…第２ｐチャネルＭＯＳＦＥＴ
Ｑ48…第２ｎチャネルＭＯＳＦＥＴ
Ｖ−…充電器接地電位
ＶDD…充放電電位
Ｖss…バッテリー接地電位
Ｖth…スレッショルドレベル
ＶtH…上昇時の入力電圧スレッショルドレベル
ＶtL…下降時の入力電圧スレッショルドレベル

Claims (1)

1. 充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または充放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、
   ２次電池を充電する充電器の充電電位に接続され、２次電池の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号を生成する過放電検出回路と、
   充電器接地電位に接続され、当該充電器接地電位の電位を監視すると共に、過電流状態を検知した際に過電流検出信号を生成する過電流検出回路と、
   前記過放電検出信号に応じて２次電池において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成し、または前記過電流検出信号に応じて２次電池において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成するディレイ回路と、
   充電器接地電位に接続されたヒステリシスインバータ回路を備えると共に、当該ヒステリシスインバータ回路が該充電器接地電位の電位を監視して、短絡状態を検知した際に短絡検出信号を生成して、２次電池に瞬間的に電流が流れないようにするように構成されている短絡検出回路と、を有する
   ことを特徴とする充放電保護回路。

Images