Nothing Special   »   [go: up one dir, main page]

JP2006157423A - High-frequency switching circuit - Google Patents

High-frequency switching circuit Download PDF

Info

Publication number
JP2006157423A
JP2006157423A JP2004344489A JP2004344489A JP2006157423A JP 2006157423 A JP2006157423 A JP 2006157423A JP 2004344489 A JP2004344489 A JP 2004344489A JP 2004344489 A JP2004344489 A JP 2004344489A JP 2006157423 A JP2006157423 A JP 2006157423A
Authority
JP
Japan
Prior art keywords
transmission path
frequency switch
switch circuit
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004344489A
Other languages
Japanese (ja)
Inventor
Eiji Yasuda
英司 安田
Tadayoshi Nakatsuka
忠良 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004344489A priority Critical patent/JP2006157423A/en
Publication of JP2006157423A publication Critical patent/JP2006157423A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable obtaining proper isolation characteristic, even when a high-frequency signal is inputted in which off-capacitance of a field effect transistor that becomes a problem. <P>SOLUTION: Inductors 41, 42 and an FET 11 are provided on a transmission path connecting a terminal X1 and a node Y0; and an FET 12, a DC cut capacitor 21 and an inductor 31 are provided on a shunt path, connecting this transmission path and the ground. The input/output impedance of a circuit, consisting of the inductors 31, 41, 42 and the FET 12 in an off state, is configured so as to match the characteristic impedance of the transmission path. The inductors 31, 41, 42 are each configured of a bonding wire, the lead of a lead frame, the wiring of a semiconductor package, the wiring of a printed board or an inductor formed on a semiconductor substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複数の端子間の高周波信号の流れを制御する高周波スイッチ回路に関する。   The present invention relates to a high-frequency switch circuit that controls the flow of a high-frequency signal between a plurality of terminals.

携帯電話や無線通信基地局などの無線通信機器には、複数の端子間の高周波信号の流れを制御する高周波スイッチ回路が用いられる。高周波スイッチ回路は、高周波信号が流れる伝送経路上に、電界効果トランジスタ(Field Effect Transistor ;以下、FETと略称する)などのスイッチ素子を設けることにより構成される。また、高周波スイッチ回路には、スイッチ素子が遮断状態であるときに、伝送経路を流れる高周波信号を接地へ逃がすシャント回路が設けられる。   High-frequency switch circuits that control the flow of high-frequency signals between a plurality of terminals are used in wireless communication devices such as mobile phones and wireless communication base stations. The high frequency switch circuit is configured by providing a switch element such as a field effect transistor (hereinafter abbreviated as FET) on a transmission path through which a high frequency signal flows. Further, the high frequency switch circuit is provided with a shunt circuit that allows a high frequency signal flowing through the transmission path to escape to the ground when the switch element is in a cut-off state.

図8は、従来の高周波スイッチ回路の構成を示す図である。図8に示す高周波スイッチ回路9は、FET91〜94、および、DCカットコンデンサ95、96を備えている。FET91は端子X1と節点Y0とを結ぶ第1の伝送経路上に設けられ、FET93は端子X2と節点Y0とを結ぶ第2の伝送経路上に設けられる。FET92およびDCカットコンデンサ95は、第1の伝送経路と接地とを結ぶ第1のシャント経路上に設けられ、FET94およびDCカットコンデンサ96は、第2の伝送経路と接地とを結ぶ第2のシャント経路上に設けられる。   FIG. 8 is a diagram showing a configuration of a conventional high-frequency switch circuit. The high frequency switch circuit 9 shown in FIG. 8 includes FETs 91 to 94 and DC cut capacitors 95 and 96. The FET 91 is provided on the first transmission path connecting the terminal X1 and the node Y0, and the FET 93 is provided on the second transmission path connecting the terminal X2 and the node Y0. The FET 92 and the DC cut capacitor 95 are provided on the first shunt path connecting the first transmission path and the ground, and the FET 94 and the DC cut capacitor 96 are the second shunt connecting the second transmission path and the ground. Provided on the route.

FET11、14の制御端子には、制御信号CTRL1が印加され、FET12、13の制御端子には、制御信号CTRL1とは逆レベルの制御信号CTRL2が印加される。FET11、14がオン状態、FET12、13がオフ状態であるとき、端子X1と端子X3とが電気的に接続され、端子X2と端子X3とは電気的に切り離される。このとき、第2の伝送経路を流れる高周波信号は、第1のシャント経路を通過して接地に流れる。これに対して、FET12、13がオン状態、FET11、14がオフ状態であるとき、端子X2と端子X3とが電気的に接続され、端子X1と端子X3とは電気的に切り離される。このとき、第1の伝送経路を流れる高周波信号は、第2のシャント経路を通過して接地に流れる。   A control signal CTRL1 is applied to the control terminals of the FETs 11 and 14, and a control signal CTRL2 having a level opposite to that of the control signal CTRL1 is applied to the control terminals of the FETs 12 and 13. When the FETs 11 and 14 are in the on state and the FETs 12 and 13 are in the off state, the terminal X1 and the terminal X3 are electrically connected, and the terminal X2 and the terminal X3 are electrically disconnected. At this time, the high-frequency signal flowing through the second transmission path passes through the first shunt path and flows to the ground. On the other hand, when the FETs 12 and 13 are in the on state and the FETs 11 and 14 are in the off state, the terminal X2 and the terminal X3 are electrically connected, and the terminal X1 and the terminal X3 are electrically disconnected. At this time, the high-frequency signal flowing through the first transmission path passes through the second shunt path and flows to the ground.

一般に、高周波スイッチ回路に含まれるFETは、オン状態であれば、抵抗値Ronの抵抗素子(オン抵抗)と等価であり、オフ状態であれば、容量値Coffの容量素子(オフ容量)と等価である。例えば、高周波スイッチ回路9において上記第1の伝送経路が導通状態であるとき、節点Y0の端子X1側にある部分の等価回路は、図9(a)に示すようになる。また、抵抗値Ronは十分に小さく、DCカットコンデンサ95の容量値C95は容量値Coffに比べて極めて大きいので、図9(a)に示す回路を図9(b)に示す回路で近似することができる。   In general, an FET included in a high-frequency switch circuit is equivalent to a resistance element (on-resistance) having a resistance value Ron if the FET is in an on state, and equivalent to a capacitance element (off-capacitance) having a capacitance value Coff if the FET is off. It is. For example, when the first transmission path in the high-frequency switch circuit 9 is in a conductive state, an equivalent circuit of a portion on the terminal X1 side of the node Y0 is as shown in FIG. Further, since the resistance value Ron is sufficiently small and the capacitance value C95 of the DC cut capacitor 95 is extremely larger than the capacitance value Coff, the circuit shown in FIG. 9A should be approximated by the circuit shown in FIG. 9B. Can do.

第1の伝送経路を流れる高周波信号の周波数をfとしたとき、図9(b)に示す回路に含まれるシャント回路のインピーダンスは、Z=1/(j×2πf×Coff)となる。このため、周波数fが高くなるに従って、このシャント回路のインピーダンスは低くなり、高周波信号はこのシャント回路を流れやすくなる。このように、従来の高周波スイッチ回路では、シャント回路内のFETのオフ容量のために、伝送すべき信号の周波数が高くなると、遮断状態に制御されたシャント回路を流れる高周波信号の量が増加し、伝送経路が導通状態のときのアイソレーション特性が悪くなる。   When the frequency of the high-frequency signal flowing through the first transmission path is f, the impedance of the shunt circuit included in the circuit shown in FIG. 9B is Z = 1 / (j × 2πf × Coff). For this reason, as the frequency f increases, the impedance of the shunt circuit decreases, and high-frequency signals easily flow through the shunt circuit. As described above, in the conventional high-frequency switch circuit, the amount of the high-frequency signal flowing through the shunt circuit controlled in the cut-off state increases when the frequency of the signal to be transmitted increases due to the off-capacitance of the FET in the shunt circuit. The isolation characteristic when the transmission path is in a conductive state is deteriorated.

従来から、高周波スイッチ回路のアイソレーション特性を改善するために種々の方法が考案されている。特許文献1には、シャント回路内のFETのソース端子と接地との間に存在するインダクタンス成分と直列共振する容量素子をシャント回路に設ける方法が記載されている。また、特許文献2には、FETとインピーダンス素子とを含む複数のシャント回路を設け、これらのシャント回路を、FETがオン状態であるときには並列共振回路として、FETがオフ状態であるときには直列共振回路として動作させる方法が記載されている。
特開平10−13204号公報 特開2004−72362号公報
Conventionally, various methods have been devised to improve the isolation characteristics of a high-frequency switch circuit. Patent Document 1 describes a method in which a capacitor element that resonates in series with an inductance component existing between a source terminal of an FET in the shunt circuit and the ground is provided in the shunt circuit. Further, Patent Document 2 includes a plurality of shunt circuits including FETs and impedance elements, and these shunt circuits are parallel resonant circuits when the FET is in an on state, and series resonant circuits when the FET is in an off state. The method of making it operate | move is described.
Japanese Patent Laid-Open No. 10-13204 JP 2004-72362 A

シャント回路内のFETのオフ容量の影響を排除するためには、FETのゲート幅を狭くすればよい。しかしながら、FETのゲート幅を狭くすると、FETのオン抵抗が高くなる。このため、伝送経路が遮断状態であるときに、導通状態に制御されたシャント回路内のFETのオン抵抗が高くなるために、シャント回路を流れる高周波信号の量が減少する。このように、伝送経路が導通状態のときのアイソレーション特性を改善するためにFETのゲート幅を狭くすると、伝送経路が遮断状態のときのアイソレーション特性が悪くなる。   In order to eliminate the influence of the off-capacitance of the FET in the shunt circuit, the gate width of the FET may be narrowed. However, reducing the gate width of the FET increases the on-resistance of the FET. For this reason, when the transmission path is in the cut-off state, the on-resistance of the FET in the shunt circuit that is controlled to be conductive is increased, so that the amount of the high-frequency signal flowing through the shunt circuit is reduced. Thus, if the gate width of the FET is narrowed in order to improve the isolation characteristic when the transmission path is in a conductive state, the isolation characteristic when the transmission path is in a cutoff state is deteriorated.

また、特許文献1に記載された方法によれば、伝送経路が遮断状態のときのアイソレーション特性を改善できるが、伝送経路が導通状態のときのアイソレーション特性を改善することはできない。また、特許文献2に記載された方法では、シャント回路を設けるごとに、少なくとも2個のFETを追加する必要ある。このため、伝送経路の本数が増えるに従って、チップ上でのFETの面積が増大し、チップサイズが大きくなるという問題がある。   Further, according to the method described in Patent Document 1, the isolation characteristic when the transmission path is in the cut-off state can be improved, but the isolation characteristic when the transmission path is in the conductive state cannot be improved. In the method described in Patent Document 2, it is necessary to add at least two FETs each time a shunt circuit is provided. For this reason, there is a problem that as the number of transmission paths increases, the area of the FET on the chip increases and the chip size increases.

それ故に、本発明は、電界効果トランジスタのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を有する高周波スイッチ回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a high-frequency switch circuit having good isolation characteristics even when a high-frequency signal in which the off-capacitance of a field effect transistor is a problem is input.

本発明の第1の高周波スイッチ回路は、2つの端子間の高周波信号の流れを制御するために、第1の端子と第2の端子とを結ぶ伝送経路上に設けられた第1のスイッチ部と、伝送経路と接地とを結ぶシャント経路上に設けられた第2のスイッチ部と、シャント経路の接地側端部に設けられたリアクタンス素子と、伝送経路上に、伝送経路とシャント経路との接続点を挟んで、第1の端子側と第2の端子側とにそれぞれ設けられた第1および第2の回路素子とを備える。   The first high-frequency switch circuit of the present invention is a first switch section provided on a transmission path connecting the first terminal and the second terminal in order to control the flow of a high-frequency signal between the two terminals. A second switch unit provided on the shunt path connecting the transmission path and the ground, a reactance element provided on the ground side end of the shunt path, and the transmission path and the shunt path on the transmission path. First and second circuit elements provided on the first terminal side and the second terminal side, respectively, across the connection point.

第1の高周波スイッチ回路は、第1および第2の回路素子、オフ状態の第2のスイッチ部、並びに、リアクタンス素子からなる回路の入出力インピーダンスが、伝送経路の特性インピーダンスに整合するように構成されていることが好ましい。   The first high-frequency switch circuit is configured so that the input / output impedance of the circuit including the first and second circuit elements, the second switch unit in the off state, and the reactance element matches the characteristic impedance of the transmission path. It is preferable that

また、第1および第2の回路素子あるいはリアクタンス素子が、ボンディングワイヤや、リードフレームのリードや、半導体パッケージの配線や、プリント基板の配線や、半導体基板上に形成されたインダクタによって構成されていてもよい。   Further, the first and second circuit elements or reactance elements are constituted by bonding wires, lead frame leads, semiconductor package wiring, printed circuit board wiring, and inductors formed on the semiconductor substrate. Also good.

本発明の第2の高周波スイッチ回路は、3つの端子間の高周波信号の流れを制御するために、第1の端子と所定の節点とを結ぶ第1の伝送経路上に設けられた第1のスイッチ部と、第1の伝送経路と接地とを結ぶ第1のシャント経路上に設けられた第2のスイッチ部と、第1のシャント経路の接地側端部に設けられた第1のリアクタンス素子と、第1の伝送経路上に、第1の伝送経路と第1のシャント経路との接続点を挟んで、第1の端子側と上記節点側とにそれぞれ設けられた第1および第2の回路素子と、第2の端子と上記節点とを結ぶ第2の伝送経路上に設けられた第3のスイッチ部と、第2の伝送経路と接地とを結ぶ第2のシャント経路上に設けられた第4のスイッチ部と、第2のシャント経路の接地側端部に設けられた第2のリアクタンス素子と、第2の伝送経路上に、第2の伝送経路と第2のシャント経路との接続点を挟んで、第2の端子側と上記節点側とにそれぞれ設けられた第3および第4の回路素子と、第3の端子と上記節点とを結ぶ第3の伝送経路とを備える。   The second high-frequency switch circuit according to the present invention includes a first high-frequency switch circuit provided on a first transmission path that connects the first terminal and a predetermined node to control a flow of a high-frequency signal between the three terminals. A switch unit; a second switch unit provided on a first shunt path connecting the first transmission path and ground; and a first reactance element provided at an end of the ground side of the first shunt path And a first transmission line and a second connection point provided on the first transmission path, with the connection point between the first transmission path and the first shunt path interposed therebetween, respectively. Provided on a second shunt path connecting the second transmission path and ground, and a third switch section provided on the second transmission path connecting the circuit element, the second terminal and the node. A fourth switch portion and a second rear portion provided at the ground side end of the second shunt path A third element and a second element provided on the second terminal side and the nodal point side, respectively, across the connection point between the second transmission path and the second shunt path on the transformer element and the second transmission path. 4 circuit elements, and a third transmission path connecting the third terminal and the node.

第2の高周波スイッチ回路は、第1および第2の回路素子、オフ状態の第2のスイッチ部、並びに、第1のリアクタンス素子からなる回路の入出力インピーダンスが、第1の伝送経路の特性インピーダンスに整合し、かつ、第3および第4の回路素子、オフ状態の第4のスイッチ部、並びに、第2のリアクタンス素子からなる回路の入出力インピーダンスが、第2の伝送経路の特性インピーダンスに整合するように構成されていることが好ましい。   The second high-frequency switch circuit is configured such that the input / output impedance of the circuit including the first and second circuit elements, the second switch unit in the off state, and the first reactance element is the characteristic impedance of the first transmission path. And the input / output impedance of the circuit composed of the third and fourth circuit elements, the fourth switch unit in the off state, and the second reactance element matches the characteristic impedance of the second transmission path. It is preferable that it is comprised.

また、第1ないし第4の回路素子あるいはリアクタンス素子が、ボンディングワイヤや、リードフレームのリードや、半導体パッケージの配線や、プリント基板の配線や、半導体基板上に形成されたインダクタによって構成されていてもよい。また、第2の高周波スイッチ回路は、第3の伝送経路上に第3のリアクタンス素子をさらに備えていてもよい。   Further, the first to fourth circuit elements or reactance elements are constituted by bonding wires, lead frame leads, semiconductor package wiring, printed circuit board wiring, or inductors formed on the semiconductor substrate. Also good. The second high frequency switch circuit may further include a third reactance element on the third transmission path.

上記第1の高周波スイッチ回路によれば、第2のスイッチ部のオフ容量の影響を打ち消し、伝送すべき信号の周波数においてシャント回路の入出力間のインピーダンスを整合させることができる。これにより、第2のスイッチ部のオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   According to the first high-frequency switch circuit, it is possible to cancel the influence of the off-capacitance of the second switch section and match the impedance between the input and output of the shunt circuit at the frequency of the signal to be transmitted. Thereby, even when a high frequency signal whose off-capacitance of the second switch section is a problem is input, good isolation characteristics can be obtained.

上記第2の高周波スイッチ回路によれば、第2および第4のスイッチ部のオフ容量の影響を打ち消し、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。これにより、複数の伝送経路を有する高周波スイッチ回路において、FETのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   According to the second high-frequency switch circuit, the influence of the off-capacitance of the second and fourth switch sections is canceled, and the impedance between the input and output of each shunt circuit is individually matched at the frequency of the signal flowing through each transmission path. Can be made. Thereby, in a high-frequency switch circuit having a plurality of transmission paths, good isolation characteristics can be obtained even when a high-frequency signal whose FET off-capacity is a problem is input.

また、上記第1および第2の高周波スイッチ回路において、スイッチ部やリアクタンス素子を半導体基板上に形成されたインダクタによって構成することにより、対象となる回路の入出力インピーダンスを伝送経路の特性インピーダンスに高い精度で一致させ、アイソレーション特性の改善効果を高めることができる。また、スイッチ部やリアクタンス素子をボンディングワイヤなどによって構成することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。   In the first and second high-frequency switch circuits, the switch unit and the reactance element are configured by inductors formed on the semiconductor substrate, so that the input / output impedance of the target circuit is high in the characteristic impedance of the transmission path. It is possible to increase the effect of improving isolation characteristics by matching with accuracy. In addition, the isolation characteristic can be improved without increasing the chip size by configuring the switch unit and the reactance element with a bonding wire or the like.

(第1の実施形態)
図1は、本発明の第1の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図1に示す高周波スイッチ回路1は、FET11、12、DCカットコンデンサ21、および、インダクタ31、41、42を備え、端子X1、X2間の高周波信号の流れを制御する。高周波スイッチ回路1では、FET11、12は、それぞれ、第1および第2のスイッチ部として機能する。また、インダクタ31はリアクタンス素子として機能し、インダクタ41、42はそれぞれ第1および第2の回路素子として機能する。
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a high-frequency switch circuit according to a first embodiment of the present invention. The high-frequency switch circuit 1 shown in FIG. 1 includes FETs 11 and 12, a DC cut capacitor 21, and inductors 31, 41 and 42, and controls the flow of a high-frequency signal between the terminals X1 and X2. In the high-frequency switch circuit 1, the FETs 11 and 12 function as first and second switch sections, respectively. The inductor 31 functions as a reactance element, and the inductors 41 and 42 function as first and second circuit elements, respectively.

図1において、端子X1と端子X2とを結ぶ経路を伝送経路P、伝送経路P上の接続点Y1と接地とを結ぶ経路をシャント経路Sという。高周波信号は、端子X1から端子X2に向かう方向に、あるいは、その逆方向に流れる。以下では、高周波信号は、端子X1から端子X2に向かう方向に流れるものとする。   In FIG. 1, a path connecting the terminal X1 and the terminal X2 is called a transmission path P, and a path connecting the connection point Y1 on the transmission path P and the ground is called a shunt path S. The high frequency signal flows in the direction from the terminal X1 to the terminal X2 or in the opposite direction. In the following, it is assumed that the high-frequency signal flows in a direction from the terminal X1 toward the terminal X2.

図1に示すように、伝送経路P上には端子X1側から順に、インダクタ41、インダクタ42、および、FET11が設けられる。インダクタ41の一端は端子X1に、他端は接続点Y1に接続される。インダクタ42の一端は接続点Y1に、他端はFET11の一方の導通端子に接続される。FET11の他方の導通端子は、端子X2に接続される。このようにFET11、12は、伝送経路P上に、伝送経路Pとシャント経路Sとの接続点Y1を挟んで、端子X1側と端子X2側とにそれぞれ設けられる。なお、FET11を設ける位置は、端子X1とインダクタ41の間、インダクタ41と接続点Y1との間、あるいは、接続点Y1とインダクタ42との間であってもよい。   As shown in FIG. 1, an inductor 41, an inductor 42, and an FET 11 are provided on the transmission path P in this order from the terminal X1 side. One end of the inductor 41 is connected to the terminal X1, and the other end is connected to the connection point Y1. One end of the inductor 42 is connected to the connection point Y1, and the other end is connected to one conduction terminal of the FET 11. The other conduction terminal of the FET 11 is connected to the terminal X2. As described above, the FETs 11 and 12 are provided on the transmission path P on the terminal X1 side and the terminal X2 side, respectively, with the connection point Y1 between the transmission path P and the shunt path S interposed therebetween. The position where the FET 11 is provided may be between the terminal X1 and the inductor 41, between the inductor 41 and the connection point Y1, or between the connection point Y1 and the inductor 42.

シャント経路S上には接続点Y1側から順に、FET12、DCカットコンデンサ21、および、インダクタ31が設けられる。FET12の一方の導通端子は接続点Y1に、他方の導通端子はDCカットコンデンサ21の一方の電極に接続される。DCカットコンデンサ21の他方の電極はインダクタ31の一端に接続され、インダクタ31の他端は接地される。このようにインダクタ31は、シャント経路Sの接地側端部に設けられる。以上のように接続されたFET12、DCカットコンデンサ21、および、インダクタ31は、シャント回路として機能する。   On the shunt path S, an FET 12, a DC cut capacitor 21, and an inductor 31 are provided in this order from the connection point Y1 side. One conduction terminal of the FET 12 is connected to the connection point Y 1, and the other conduction terminal is connected to one electrode of the DC cut capacitor 21. The other electrode of the DC cut capacitor 21 is connected to one end of the inductor 31, and the other end of the inductor 31 is grounded. In this manner, the inductor 31 is provided at the ground side end of the shunt path S. The FET 12, the DC cut capacitor 21, and the inductor 31 connected as described above function as a shunt circuit.

FET11の制御端子には、ハイレベルとローレベルとに切り替えられる制御信号CTRL1が印加される。FET12の制御端子には、制御信号CTRL1とは逆のレベルを有する第2の制御信号CTRL2が印加される。これにより、伝送経路Pは、導通状態(高周波信号を伝送する状態)と遮断状態(高周波信号を伝送しない状態)とに切り替えられる。また、シャント経路Sは、伝送経路Pが遮断状態であるときに伝送経路Pを流れる高周波信号を接地へ逃がす機能を有する。具体的には、FET11がオン状態、FET12がオフ状態であるとき、端子X1から入力された高周波信号は、FET11を経由して端子X2に到達する。これに対して、FET11がオフ状態、FET12がオン状態であるとき、端子X1から入力された高周波信号は、FET12などからなるシャント回路を経由して接地に流れる。   A control signal CTRL1 that is switched between a high level and a low level is applied to the control terminal of the FET 11. A second control signal CTRL2 having a level opposite to that of the control signal CTRL1 is applied to the control terminal of the FET 12. As a result, the transmission path P is switched between a conductive state (a state in which a high-frequency signal is transmitted) and a cutoff state (a state in which a high-frequency signal is not transmitted). In addition, the shunt path S has a function of releasing a high-frequency signal flowing through the transmission path P to the ground when the transmission path P is in a cutoff state. Specifically, when the FET 11 is on and the FET 12 is off, the high-frequency signal input from the terminal X1 reaches the terminal X2 via the FET 11. On the other hand, when the FET 11 is in the off state and the FET 12 is in the on state, the high frequency signal input from the terminal X1 flows to the ground via the shunt circuit including the FET 12 and the like.

伝送経路Pが導通状態であるとき、FET11は抵抗値Ronの抵抗素子(オン抵抗)と等価であり、FET12は容量値Coffの容量素子と等価である。したがって、伝送経路Pが導通状態であるときの高周波スイッチ回路1の等価回路は、図2(a)に示すようになる。オン抵抗の抵抗値Ronは十分に小さく、DCカットコンデンサ21の容量値C21はオフ容量の容量値Coffに比べて極めて大きいので、図2(a)に示す回路を図2(b)に示す回路で近似することができる。   When the transmission path P is conductive, the FET 11 is equivalent to a resistance element (ON resistance) having a resistance value Ron, and the FET 12 is equivalent to a capacitance element having a capacitance value Coff. Therefore, an equivalent circuit of the high-frequency switch circuit 1 when the transmission path P is in a conductive state is as shown in FIG. Since the resistance value Ron of the on-resistance is sufficiently small and the capacitance value C21 of the DC cut capacitor 21 is extremely larger than the capacitance value Coff of the off-capacitance, the circuit shown in FIG. 2A is the circuit shown in FIG. Can be approximated by

高周波スイッチ回路1は、インダクタ31、41、42、および、オフ状態のFET12からなる回路(すなわち、図2(b)に示す回路)の入出力インピーダンスが伝送経路Pの特性インピーダンスに整合するように構成されている。これにより、伝送経路Pが導通状態であるときに、FET12のオフ容量の影響を打ち消し、伝送すべき信号の周波数において、シャント回路の入出力間のインピーダンスを整合させることができる。したがって、FETのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   The high-frequency switch circuit 1 is configured so that the input / output impedance of the circuit including the inductors 31, 41, and 42 and the FET 12 in the off state (that is, the circuit shown in FIG. 2B) matches the characteristic impedance of the transmission path P. It is configured. Thereby, when the transmission path P is in the conductive state, the influence of the off-capacitance of the FET 12 can be canceled, and the impedance between the input and output of the shunt circuit can be matched at the frequency of the signal to be transmitted. Therefore, even when a high frequency signal in which the off-capacitance of the FET is a problem is input, good isolation characteristics can be obtained.

以下、インダクタ31、41、42の構成例を説明する。高周波スイッチ回路1の全部あるいは一部は、半導体チップとして実現される。そこで、インダクタ31、41、42を、半導体基板上に回路素子として形成されたインダクタ(例えば、スパイラルインダクタ)によって構成することができる(第1の方法)。また、半導体チップの端子には、ボンディングワイヤ、リードフレームのリード、および、半導体パッケージの配線による寄生インダクタンス成分が付加され、プリント基板に実装された半導体チップの端子には、プリント基板の配線による寄生インダクタンス成分が付加される。そこで、インダクタ31、41、42を、半導体チップの端子に付加された寄生インダクタンス成分によって構成することができる(第2の方法)。また、上記第1および第2の方法を組み合わせて、インダクタ31、41、42を、半導体基板上に形成されたインダクタおよび半導体チップの端子に付加された寄生インダクタンス成分によって構成することもできる(第3の方法)。   Hereinafter, a configuration example of the inductors 31, 41, 42 will be described. All or part of the high-frequency switch circuit 1 is realized as a semiconductor chip. Therefore, the inductors 31, 41, and 42 can be configured by inductors (for example, spiral inductors) formed as circuit elements on a semiconductor substrate (first method). In addition, parasitic inductance components due to bonding wires, lead frame leads, and semiconductor package wiring are added to the terminals of the semiconductor chip, and parasitics due to the wiring of the printed circuit board are added to the terminals of the semiconductor chip mounted on the printed circuit board. An inductance component is added. Therefore, the inductors 31, 41, and 42 can be configured by parasitic inductance components added to the terminals of the semiconductor chip (second method). Further, by combining the first and second methods, the inductors 31, 41, and 42 can be configured by the parasitic inductance component added to the inductor formed on the semiconductor substrate and the terminal of the semiconductor chip (first). Method 3).

上記第2の方法について具体例を説明すると、高周波スイッチ回路1のシャント回路の一端は接地されている。このため、回路構成上、DCカットコンデンサ21の一方の電極を直接接地したとしても、高周波スイッチ回路1の動作は、DCカットコンデンサ21と接地との間に所定のインダクタを設けた場合と同じになる。したがって、半導体基板上に回路素子として形成されたインダクタではなく、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線(以下、ボンディングワイヤなどという)の中から選択された一以上の要素によって、インダクタ31を構成することができる。   A specific example of the second method will be described. One end of the shunt circuit of the high-frequency switch circuit 1 is grounded. For this reason, even if one electrode of the DC cut capacitor 21 is directly grounded in the circuit configuration, the operation of the high frequency switch circuit 1 is the same as when a predetermined inductor is provided between the DC cut capacitor 21 and the ground. Become. Therefore, instead of an inductor formed as a circuit element on a semiconductor substrate, one selected from bonding wires, lead frame leads, semiconductor package wirings, and printed circuit board wirings (hereinafter referred to as bonding wires). The inductor 31 can be configured by the above elements.

インダクタ41についても、インダクタ31と同様のことが言える。すなわち、端子X1が半導体チップの端子である場合には、回路構成上、端子X1と節点Y0とを直接接続したとしても、高周波スイッチ回路1の動作は、端子X1と節点Y0との間に所定のインダクタを設けた場合と同じになる。したがって、ボンディングワイヤなどの中から選択された一以上の要素によって、インダクタ41を構成することができる。   The same can be said for the inductor 41. That is, when the terminal X1 is a terminal of a semiconductor chip, even if the terminal X1 and the node Y0 are directly connected due to the circuit configuration, the operation of the high-frequency switch circuit 1 is predetermined between the terminal X1 and the node Y0. This is the same as when an inductor is provided. Therefore, the inductor 41 can be configured by one or more elements selected from bonding wires and the like.

インダクタ42については、インダクタ42とFET11の接続順序が逆であれば、インダクタ31、41と同様のことが言える。インダクタ42とFET11の接続順序が図1に示すとおりで、端子X2が半導体チップの端子である場合には、FET11の端子X2側の導通端子と端子X2との間の寄生インダクタンス成分を考慮することが好ましい。   With respect to the inductor 42, the same can be said for the inductors 31 and 41 if the connection order of the inductor 42 and the FET 11 is reversed. When the connection order of the inductor 42 and the FET 11 is as shown in FIG. 1 and the terminal X2 is a terminal of the semiconductor chip, the parasitic inductance component between the conduction terminal on the terminal X2 side of the FET 11 and the terminal X2 should be considered. Is preferred.

上記第1の方法を採用した場合には、各インダクタのインダクタンス成分を設計値に高い精度で一致させることができる。したがって、図2(b)に示す回路の入出力インピーダンスを伝送経路Pの特性インピーダンスに高い精度で一致させ、アイソレーション特性の改善効果を高めることができる。また、上記第2の方法を採用した場合には、チップ上に新たにインダクタを設ける必要がない。したがって、チップサイズを増加させることなく、アイソレーション特性を改善することができる。   When the first method is employed, the inductance component of each inductor can be matched with the design value with high accuracy. Therefore, the input / output impedance of the circuit shown in FIG. 2B can be matched with the characteristic impedance of the transmission path P with high accuracy, and the improvement effect of the isolation characteristic can be enhanced. When the second method is adopted, it is not necessary to newly provide an inductor on the chip. Therefore, the isolation characteristics can be improved without increasing the chip size.

図3は、高周波スイッチ回路1の挿入損失特性の一例を示す図である。図3において、横軸は伝送すべき信号の周波数、縦軸は挿入損失(すなわち、高周波スイッチ回路1を通過することによる信号の減衰量)を表す。図3には、入力信号の周波数が数GHzまでの範囲について、高周波スイッチ回路1の挿入損失(実線)と、従来の高周波スイッチ回路の挿入損失(破線)とが示されている。図3に示すように、従来の高周波スイッチ回路の挿入損失は、周波数f1付近で最小となり、周波数の上昇に伴い大きくなる。このため、例えば、伝送すべき信号の周波数がf2であるとき、信号の減衰量はかなりのレベルに達する。これに対して、高周波スイッチ回路1の挿入損失は、周波数f1付近で最小となるが、周波数が上昇してもそれほど大きくならない。このため、伝送すべき信号の周波数がf2であるときでも、信号はあまり減衰しない。このように高周波スイッチ回路1によれば、シャント回路内のFETのオフ容量に起因する挿入損失の周波数特性の劣化を防止することができる。   FIG. 3 is a diagram illustrating an example of the insertion loss characteristic of the high-frequency switch circuit 1. In FIG. 3, the horizontal axis represents the frequency of the signal to be transmitted, and the vertical axis represents the insertion loss (that is, the signal attenuation due to passing through the high-frequency switch circuit 1). FIG. 3 shows the insertion loss (solid line) of the high-frequency switch circuit 1 and the insertion loss (broken line) of the conventional high-frequency switch circuit in the range where the frequency of the input signal is up to several GHz. As shown in FIG. 3, the insertion loss of the conventional high-frequency switch circuit is minimized near the frequency f1, and increases as the frequency increases. For this reason, for example, when the frequency of the signal to be transmitted is f2, the attenuation amount of the signal reaches a considerable level. On the other hand, the insertion loss of the high-frequency switch circuit 1 is minimized in the vicinity of the frequency f1, but does not increase so much as the frequency increases. For this reason, even when the frequency of the signal to be transmitted is f2, the signal is not attenuated so much. As described above, according to the high-frequency switch circuit 1, it is possible to prevent the frequency characteristics of the insertion loss from being deteriorated due to the off-capacitance of the FET in the shunt circuit.

ところで、高周波スイッチ回路1では、図2(b)に示す回路の入出力インピーダンスが伝送経路Pの特性インピーダンスに完全に整合していれば、アイソレーション特性の改善効果は最大になる。しかしながら、インピーダンスの整合が完全ではなくても、整合の程度に応じて、アイソレーション特性は改善される。したがって、本実施形態に係る高周波スイッチ回路として、図2(b)に示す回路の入出力インピーダンスが伝送経路Pの特性インピーダンスと所定の条件下で一致する(例えば、伝送経路Pの特性インピーダンスのプラスマイナス50%の範囲内にある)高周波スイッチ回路を使用してもよい。   By the way, in the high frequency switch circuit 1, if the input / output impedance of the circuit shown in FIG. 2B is perfectly matched with the characteristic impedance of the transmission path P, the improvement effect of the isolation characteristic is maximized. However, even if impedance matching is not perfect, the isolation characteristic is improved depending on the degree of matching. Therefore, as the high-frequency switch circuit according to the present embodiment, the input / output impedance of the circuit shown in FIG. 2B matches the characteristic impedance of the transmission path P under a predetermined condition (for example, plus the characteristic impedance of the transmission path P). A high frequency switch circuit (within a range of minus 50%) may be used.

以上に示すように、本実施形態に係る高周波スイッチ回路によれば、シャント回路内のFETのオフ容量の影響を打ち消し、伝送すべき信号の周波数においてシャント回路の入出力間のインピーダンスを整合させることができる。これにより、FETのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   As described above, according to the high frequency switch circuit of the present embodiment, the influence of the off-capacitance of the FET in the shunt circuit is canceled, and the impedance between the input and output of the shunt circuit is matched at the frequency of the signal to be transmitted. Can do. Thereby, even when a high frequency signal in which the off-capacitance of the FET is a problem is input, good isolation characteristics can be obtained.

(第2の実施形態)
図4は、本発明の第2の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図4に示す高周波スイッチ回路2は、FET11〜14、DCカットコンデンサ21、22、および、インダクタ31〜33、41〜44を備え、端子X1〜X3間の高周波信号の流れを制御する。高周波スイッチ回路2では、FET11〜14は、それぞれ、第1〜第4のスイッチ部として機能する。また、インダクタ31〜33はそれぞれ第1〜第3のリアクタンス素子として機能し、インダクタ41〜44はそれぞれ第1〜第4の回路素子として機能する。
(Second Embodiment)
FIG. 4 is a circuit diagram showing a configuration of a high-frequency switch circuit according to the second embodiment of the present invention. The high frequency switch circuit 2 shown in FIG. 4 includes FETs 11 to 14, DC cut capacitors 21 and 22, and inductors 31 to 33 and 41 to 44, and controls the flow of a high frequency signal between the terminals X1 to X3. In the high-frequency switch circuit 2, the FETs 11 to 14 function as first to fourth switch sections, respectively. The inductors 31 to 33 function as first to third reactance elements, respectively, and the inductors 41 to 44 function as first to fourth circuit elements, respectively.

図4において、端子X1〜X3と節点Y0とを結ぶ経路をそれぞれ伝送経路P1〜P3、伝送経路P1上の接続点Y1と接地とを結ぶ経路をシャント経路S1、伝送経路P2上の接続点Y2と接地とを結ぶ経路をシャント経路S2という。高周波信号は、端子X1から端子X3に向かう方向に(あるいは、その逆方向に)流れるときと、端子X2から端子X3に向かう方向に(あるいは、その逆方向に)流れるときとがある。以下では、高周波信号は、端子X1、X2から端子X3に向かって流れるものとする。   In FIG. 4, the paths connecting the terminals X1 to X3 and the node Y0 are transmission paths P1 to P3, the path connecting the connection point Y1 on the transmission path P1 and the ground is the shunt path S1, and the connection point Y2 on the transmission path P2. A path connecting the ground and the ground is referred to as a shunt path S2. The high-frequency signal may flow in a direction from the terminal X1 toward the terminal X3 (or in the opposite direction) and may flow in a direction from the terminal X2 toward the terminal X3 (or in the opposite direction). In the following, it is assumed that the high frequency signal flows from the terminals X1 and X2 toward the terminal X3.

図4に示すように、高周波スイッチ回路2は、節点Y0よりも端子X1側と、節点Y0よりも端子X2側とに、第1の実施形態に係る高周波スイッチ回路1(図1)と同じ回路(以下、X1側スイッチ部およびX2側スイッチ部という)を備えている。X1側スイッチ部では、伝送経路P1上に端子X1側から順に、インダクタ41、インダクタ42、および、FET11が設けられ、シャント経路S1上に接続点Y1側から順に、FET12、DCカットコンデンサ21、および、インダクタ31が設けられる。また、X2側スイッチ部では、伝送経路P2上に端子X2側から順に、インダクタ43、インダクタ44、および、FET12が設けられ、シャント経路S2上に接続点Y2側から順に、FET14、DCカットコンデンサ22、および、インダクタ32が設けられる。さらに、インダクタ33の一端は端子X3に接続され、他端は節点Y0に接続される。   As shown in FIG. 4, the high-frequency switch circuit 2 is the same circuit as the high-frequency switch circuit 1 (FIG. 1) according to the first embodiment on the terminal X1 side from the node Y0 and on the terminal X2 side from the node Y0. (Hereinafter referred to as X1-side switch unit and X2-side switch unit). In the X1-side switch unit, an inductor 41, an inductor 42, and an FET 11 are provided in order from the terminal X1 side on the transmission path P1, and an FET 12, a DC cut capacitor 21, and the like are sequentially provided on the shunt path S1 from the connection point Y1 side. An inductor 31 is provided. In the X2-side switch unit, an inductor 43, an inductor 44, and an FET 12 are provided in order from the terminal X2 side on the transmission path P2, and an FET 14 and a DC cut capacitor 22 are sequentially provided from the connection point Y2 side on the shunt path S2. , And an inductor 32 is provided. Furthermore, one end of the inductor 33 is connected to the terminal X3, and the other end is connected to the node Y0.

FET11、14の制御端子には、ハイレベルとローレベルとに切り替えられる制御信号CTRL1が印加さる。FET12、13の制御端子には、制御信号CTRL1とは逆のレベルを有する第2の制御信号CTRL2が印加される。これにより、伝送経路P1は導通状態と遮断状態とに切り替えられ、伝送経路P2は伝送経路P1と逆の状態に切り替えられる。また、シャント経路S1は、伝送経路P1が遮断状態であるときに、伝送経路P1を流れる高周波信号を接地へ逃がす機能を有し、シャント経路S2は、伝送経路P2が遮断状態であるときに、伝送経路P2を流れる高周波信号を接地へ逃がす機能を有する。   A control signal CTRL1 that is switched between a high level and a low level is applied to the control terminals of the FETs 11 and 14. A second control signal CTRL2 having a level opposite to that of the control signal CTRL1 is applied to the control terminals of the FETs 12 and 13. As a result, the transmission path P1 is switched between a conduction state and a cutoff state, and the transmission path P2 is switched to a state opposite to the transmission path P1. Further, the shunt path S1 has a function of escaping a high-frequency signal flowing through the transmission path P1 to the ground when the transmission path P1 is in a cutoff state, and the shunt path S2 is when the transmission path P2 is in a cutoff state. It has a function of escaping the high-frequency signal flowing through the transmission path P2 to the ground.

高周波スイッチ回路2は、インダクタ31、41、42、および、オフ状態のFET12からなる回路の入出力インピーダンスが伝送経路P1の特性インピーダンスに整合し、かつ、インダクタ32、43、44、および、オフ状態のFET14からなる回路の入出力インピーダンスが伝送経路P2の特性インピーダンスに整合するように構成されている。   In the high-frequency switch circuit 2, the input / output impedance of the circuit composed of the inductors 31, 41, 42 and the off-state FET 12 matches the characteristic impedance of the transmission path P1, and the inductors 32, 43, 44, and the off-state The input / output impedance of the circuit composed of the FET 14 is matched with the characteristic impedance of the transmission path P2.

これにより、X1側スイッチ部では、伝送経路P1が導通状態であるときに、FET12のオフ容量の影響を打ち消し、伝送経路P1を流れる信号の周波数において、X1側スイッチ部内のシャント回路の入出力間のインピーダンスを整合させることができる。同様にX2側スイッチ部においても、伝送経路P2が導通状態であるときに、FET14のオフ容量の影響を打ち消し、伝送経路P2を流れる信号の周波数において、X2側スイッチ部内のシャント回路の入出力間のインピーダンスを整合させることができる。   Accordingly, in the X1 side switch unit, when the transmission path P1 is in a conducting state, the influence of the off-capacitance of the FET 12 is canceled, and the frequency of the signal flowing through the transmission path P1 is between the input and output of the shunt circuit in the X1 side switch unit. Can be matched. Similarly, in the X2-side switch section, when the transmission path P2 is in the conductive state, the influence of the off-capacitance of the FET 14 is canceled and the frequency of the signal flowing through the transmission path P2 is between the input and output of the shunt circuit in the X2-side switch section. Can be matched.

高周波スイッチ回路2では、伝送経路P1と伝送経路P2とで流れる信号の周波数が異なる場合や、FET12とFET14とでオフ容量が異なる場合がある。このような場合でも、好適なインダクタ31、32、41〜44を使用することにより、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。したがって、複数の伝送経路を有する高周波スイッチ回路において、FETのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   In the high-frequency switch circuit 2, there are cases where the frequencies of the signals flowing in the transmission path P <b> 1 and the transmission path P <b> 2 are different, and the off capacitances are different between the FET 12 and the FET 14. Even in such a case, by using the suitable inductors 31, 32, 41 to 44, the impedance between the input and output of each shunt circuit can be individually matched at the frequency of the signal flowing through each transmission path. Therefore, in a high-frequency switch circuit having a plurality of transmission paths, good isolation characteristics can be obtained even when a high-frequency signal whose FET off-capacity is a problem is input.

図5は、高周波スイッチ回路2の実現例を示す図である。図5に示す高周波スイッチ回路200では、インダクタ31〜33、41〜44は、それぞれ、ボンディングワイヤ231〜233、241〜244によって実現されている。高周波スイッチ回路200では、通常は半導体基板上の配線が使用される箇所に、ボンディングワイヤが使用されている。具体的には、高周波スイッチ回路200では、FET11とFET12とがボンディングワイヤ242を用いて接続され、FET13とFET14とがボンディングワイヤ244を用いて接続されている。このようにボンディングワイヤ242、244を用いてインダクタ42、44を実現することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。   FIG. 5 is a diagram illustrating an implementation example of the high-frequency switch circuit 2. In the high-frequency switch circuit 200 shown in FIG. 5, the inductors 31 to 33 and 41 to 44 are realized by bonding wires 231 to 233 and 241 to 244, respectively. In the high frequency switch circuit 200, bonding wires are usually used at locations where wiring on a semiconductor substrate is used. Specifically, in the high-frequency switch circuit 200, the FET 11 and FET 12 are connected using a bonding wire 242 and the FET 13 and FET 14 are connected using a bonding wire 244. By realizing the inductors 42 and 44 using the bonding wires 242 and 244 as described above, the isolation characteristics can be improved without increasing the chip size.

以上に示すように、本実施形態に係る高周波スイッチ回路によれば、各シャント回路内のFETのオフ容量の影響を打ち消し、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。これにより、複数の伝送経路を有する高周波スイッチ回路において、FETのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。   As described above, according to the high frequency switch circuit according to the present embodiment, the influence of the off-capacitance of the FET in each shunt circuit is canceled, and the frequency of the signal flowing through each transmission path is between the input and output of each shunt circuit. The impedance can be matched individually. Thereby, in a high-frequency switch circuit having a plurality of transmission paths, good isolation characteristics can be obtained even when a high-frequency signal whose FET off-capacity is a problem is input.

(第3の実施形態)
図6は、本発明の第3の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図6に示す高周波スイッチ回路3は、第2の実施形態に係る高周波スイッチ回路2(図4)からインダクタ33を除去し、FET11とインダクタ42の接続順序、および、FET13とインダクタ44の接続順序をそれぞれ逆にしたものである。高周波スイッチ回路3の詳細な構成および効果は、高周波スイッチ回路2と同じであるので、ここでは説明を省略する。
(Third embodiment)
FIG. 6 is a circuit diagram showing the configuration of the high-frequency switch circuit according to the third embodiment of the present invention. The high-frequency switch circuit 3 shown in FIG. 6 removes the inductor 33 from the high-frequency switch circuit 2 (FIG. 4) according to the second embodiment, and changes the connection order of the FET 11 and the inductor 42 and the connection order of the FET 13 and the inductor 44. Each is reversed. Since the detailed configuration and effect of the high-frequency switch circuit 3 are the same as those of the high-frequency switch circuit 2, the description thereof is omitted here.

図7は、高周波スイッチ回路3の実現例を示す図である。図7に示す高周波スイッチ回路300では、インダクタ31、32、41〜44は、それぞれ、ボンディングワイヤ331、332、341〜344によって実現されている。高周波スイッチ回路300では、通常は1本のボンディングワイヤが使用される箇所に、2本のボンディングワイヤが使用されている。具体的には、端子X3は、通常は、1本のボンディングワイヤを用いて、FET11の一方の導通端子とFET13の一方の導通端子とを結ぶ半導体基板上の配線に接続される。これに対して、高周波スイッチ回路300では、FET11の一方の導通端子と端子X3とがボンディングワイヤ342を用いて接続され、これとは別に、FET13の一方の導通端子と端子X3とがボンディングワイヤ344を用いて接続されている。このようにボンディングワイヤ342、344を用いてインダクタ42、44を実現することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。   FIG. 7 is a diagram illustrating an implementation example of the high-frequency switch circuit 3. In the high-frequency switch circuit 300 shown in FIG. 7, the inductors 31, 32, 41 to 44 are realized by bonding wires 331, 332, 341 to 344, respectively. In the high frequency switch circuit 300, two bonding wires are usually used at a place where one bonding wire is used. Specifically, the terminal X3 is usually connected to a wiring on the semiconductor substrate that connects one conduction terminal of the FET 11 and one conduction terminal of the FET 13 by using one bonding wire. On the other hand, in the high-frequency switch circuit 300, one conduction terminal of the FET 11 and the terminal X3 are connected using the bonding wire 342, and separately, one conduction terminal of the FET 13 and the terminal X3 are connected to the bonding wire 344. Is connected using. By realizing the inductors 42 and 44 using the bonding wires 342 and 344 as described above, the isolation characteristics can be improved without increasing the chip size.

以上に示すように、本実施形態に係る高周波スイッチ回路によれば、第2の実施形態に係る高周波スイッチ回路と同じ効果が得られる。   As described above, according to the high frequency switch circuit according to the present embodiment, the same effect as the high frequency switch circuit according to the second embodiment can be obtained.

なお、上記各実施形態に係る高周波スイッチ回路は、伝送経路上に、伝送経路とシャント経路との接続点を挟んで両側に、インダクタンス成分を有する回路素子を備えることを特徴とするが、以下に示すように、この特徴を有する各種の変形例に係る高周波スイッチ回路を構成することができる。   The high-frequency switch circuit according to each of the embodiments described above is characterized in that a circuit element having an inductance component is provided on both sides of the connection point between the transmission path and the shunt path on the transmission path. As shown, high-frequency switch circuits according to various modifications having this feature can be configured.

まず、上記各実施形態では、2つまたは3つの端子間の高周波信号の流れを制御する高周波スイッチ回路について説明したが、入出力端子の個数は4つ以上であってもよい。入出力端子の数が4つ以上ある場合でも、各伝送経路上に、伝送経路とシャント経路との接続点を挟んで両側に、インダクタンス成分を有する回路素子を備えることとすれば、アイソレーション特性を改善することができる。   First, in each of the above embodiments, the high-frequency switch circuit that controls the flow of a high-frequency signal between two or three terminals has been described, but the number of input / output terminals may be four or more. Even if the number of input / output terminals is four or more, if circuit elements having an inductance component are provided on both sides of the connection point between the transmission path and the shunt path on each transmission path, the isolation characteristics Can be improved.

また、上記各実施形態では、1個のFETを用いて第1〜第4のスイッチ部を構成することとしたが、直列または並列に接続された複数のFET(電界効果トランジスタ段)を用いて第1〜第4のスイッチ部を構成してもよい。   In each of the above embodiments, the first to fourth switch units are configured using one FET. However, a plurality of FETs (field effect transistor stages) connected in series or in parallel are used. You may comprise the 1st-4th switch part.

また、第2および第3の実施形態についても、第1の実施形態と同様に、伝送経路上の2個の回路素子、シャント経路上のオフ容量、および、シャント経路上のリアクタンス素子からなる回路の入出力インピーダンスが伝送経路の特性インピーダンスと所定の条件下で一致する高周波スイッチ回路を構成してもよい。   Also, in the second and third embodiments, similarly to the first embodiment, a circuit including two circuit elements on the transmission path, an off-capacitance on the shunt path, and a reactance element on the shunt path. A high-frequency switch circuit in which the input / output impedance matches the characteristic impedance of the transmission path under a predetermined condition may be configured.

また、上記各実施形態に係る高周波スイッチ回路、および、上記各変形例に係る高周波スイッチ回路を任意に組み合せることにより、種々の構成を有する高周波スイッチ回路を構成することができる。   Moreover, the high frequency switch circuit which has various structures can be comprised by combining arbitrarily the high frequency switch circuit which concerns on each said embodiment, and the high frequency switch circuit which concerns on each said modification.

本発明の高周波スイッチ回路は、電界効果トランジスタのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性が得られるという効果を奏するので、携帯電話や無線通信基地局を始めとする各種の無線通信機器などに利用することができる。   The high-frequency switch circuit of the present invention has an effect that a good isolation characteristic can be obtained even when a high-frequency signal in which the off-capacitance of the field effect transistor is a problem is input. It can be used for various wireless communication devices.

本発明の第1の実施形態に係る高周波スイッチ回路の構成を示す回路図1 is a circuit diagram showing a configuration of a high-frequency switch circuit according to a first embodiment of the present invention. 本発明の第1の実施形態に係る高周波スイッチ回路の等価回路を示す図The figure which shows the equivalent circuit of the high frequency switch circuit which concerns on the 1st Embodiment of this invention 本発明の第1の実施形態に係る高周波スイッチ回路の挿入損失特性を示す図The figure which shows the insertion loss characteristic of the high frequency switch circuit which concerns on the 1st Embodiment of this invention 本発明の第2の実施形態に係る高周波スイッチ回路の構成を示す回路図A circuit diagram showing composition of a high frequency switch circuit concerning a 2nd embodiment of the present invention. 本発明の第2の実施形態に係る高周波スイッチ回路の実現例を示す図The figure which shows the implementation example of the high frequency switch circuit which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る高周波スイッチ回路の構成を示す回路図A circuit diagram showing composition of a high frequency switch circuit concerning a 3rd embodiment of the present invention. 本発明の第3の実施形態に係る高周波スイッチ回路の実現例を示す図The figure which shows the implementation example of the high frequency switch circuit which concerns on the 3rd Embodiment of this invention. 従来の高周波スイッチ回路を示す図Diagram showing a conventional high-frequency switch circuit 従来の高周波スイッチ回路の等価回路を示す図The figure which shows the equivalent circuit of the conventional high frequency switch circuit

符号の説明Explanation of symbols

1〜3、200、300…高周波スイッチ回路
11〜14…FET
21、22…DCカットコンデンサ
31〜33、41〜44…インダクタ
231〜233、241〜244、331〜332、341〜344…ボンディングワイヤ
1-3, 200, 300 ... high frequency switch circuits 11-14 ... FET
21, 22 ... DC cut capacitors 31 to 33, 41 to 44 ... inductors 231 to 233, 241 to 244, 331 to 332, 341 to 344 ... bonding wires

Claims (15)

2つの端子間の高周波信号の流れを制御する高周波スイッチ回路であって、
第1の端子と第2の端子とを結ぶ伝送経路上に設けられた第1のスイッチ部と、
前記伝送経路と接地とを結ぶシャント経路上に設けられた第2のスイッチ部と、
前記シャント経路の接地側端部に設けられたリアクタンス素子と、
前記伝送経路上に、前記伝送経路と前記シャント経路との接続点を挟んで、前記第1の端子側と前記第2の端子側とにそれぞれ設けられた第1および第2の回路素子とを備えた、高周波スイッチ回路。
A high-frequency switch circuit that controls the flow of a high-frequency signal between two terminals,
A first switch unit provided on a transmission path connecting the first terminal and the second terminal;
A second switch unit provided on a shunt path connecting the transmission path and the ground;
A reactance element provided at a grounded end of the shunt path;
First and second circuit elements respectively provided on the first terminal side and the second terminal side across the connection point between the transmission path and the shunt path on the transmission path. Equipped with a high frequency switch circuit.
前記第1および第2の回路素子、オフ状態の前記第2のスイッチ部、並びに、前記リアクタンス素子からなる回路の入出力インピーダンスが、前記伝送経路の特性インピーダンスに整合するように構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   The input / output impedance of the circuit including the first and second circuit elements, the second switch unit in the off state, and the reactance element is configured to match the characteristic impedance of the transmission path. The high frequency switch circuit according to claim 1, wherein: 前記第1および第2の回路素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   At least one of the first and second circuit elements is composed of one or more elements selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring. The high frequency switch circuit according to claim 1, wherein: 前記第1および第2の回路素子のうち少なくとも一方が、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   2. The high-frequency switch circuit according to claim 1, wherein at least one of the first and second circuit elements is configured by an inductor formed on a semiconductor substrate. 前記第1および第2の回路素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   At least one of the first and second circuit elements is one or more elements selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring, and a semiconductor substrate. The high-frequency switch circuit according to claim 1, wherein the high-frequency switch circuit is configured by an inductor formed on the substrate. 前記リアクタンス素子が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   2. The high frequency device according to claim 1, wherein the reactance element includes at least one element selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring. Switch circuit. 前記リアクタンス素子が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項1に記載の高周波スイッチ回路。   The reactance element is composed of one or more elements selected from bonding wires, lead frame leads, semiconductor package wiring, printed circuit board wiring, and an inductor formed on the semiconductor substrate. The high-frequency switch circuit according to claim 1, wherein the high-frequency switch circuit is characterized. 3つの端子間の高周波信号の流れを制御する高周波スイッチ回路であって、
第1の端子と所定の節点とを結ぶ第1の伝送経路上に設けられた第1のスイッチ部と、
前記第1の伝送経路と接地とを結ぶ第1のシャント経路上に設けられた第2のスイッチ部と、
前記第1のシャント経路の接地側端部に設けられた第1のリアクタンス素子と、
前記第1の伝送経路上に、前記第1の伝送経路と前記第1のシャント経路との接続点を挟んで、前記第1の端子側と前記節点側とにそれぞれ設けられた第1および第2の回路素子と、
第2の端子と前記節点とを結ぶ第2の伝送経路上に設けられた第3のスイッチ部と、
前記第2の伝送経路と接地とを結ぶ第2のシャント経路上に設けられた第4のスイッチ部と、
前記第2のシャント経路の接地側端部に設けられた第2のリアクタンス素子と、
前記第2の伝送経路上に、前記第2の伝送経路と前記第2のシャント経路との接続点を挟んで、前記第2の端子側と前記節点側とにそれぞれ設けられた第3および第4の回路素子と、
第3の端子と前記節点とを結ぶ第3の伝送経路とを備えた、高周波スイッチ回路。
A high-frequency switch circuit that controls the flow of a high-frequency signal between three terminals,
A first switch unit provided on a first transmission path connecting the first terminal and a predetermined node;
A second switch unit provided on a first shunt path connecting the first transmission path and ground;
A first reactance element provided at a ground side end of the first shunt path;
First and second terminals respectively provided on the first terminal side and the node side on the first transmission path across a connection point between the first transmission path and the first shunt path. Two circuit elements;
A third switch unit provided on a second transmission path connecting the second terminal and the node;
A fourth switch unit provided on a second shunt path connecting the second transmission path and the ground;
A second reactance element provided at a ground-side end of the second shunt path;
Third and second terminals provided on the second terminal side and the node side, respectively, on the second transmission path with a connection point between the second transmission path and the second shunt path interposed therebetween. 4 circuit elements;
A high-frequency switch circuit comprising a third transmission path connecting a third terminal and the node.
前記第1および第2の回路素子、オフ状態の前記第2のスイッチ部、並びに、前記第1のリアクタンス素子からなる回路の入出力インピーダンスが、前記第1の伝送経路の特性インピーダンスに整合し、かつ、
前記第3および第4の回路素子、オフ状態の前記第4のスイッチ部、並びに、前記第2のリアクタンス素子からなる回路の入出力インピーダンスが、前記第2の伝送経路の特性インピーダンスに整合するように構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。
The input / output impedance of the circuit including the first and second circuit elements, the second switch unit in the off state, and the first reactance element matches the characteristic impedance of the first transmission path, And,
The input / output impedance of the circuit including the third and fourth circuit elements, the fourth switch unit in the off state, and the second reactance element is matched with the characteristic impedance of the second transmission path. 9. The high frequency switch circuit according to claim 8, wherein the high frequency switch circuit is configured as follows.
前記第1ないし第4の回路素子のうち少なくとも一つが、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。   At least one of the first to fourth circuit elements is composed of one or more elements selected from bonding wires, lead frame leads, semiconductor package wiring, and printed circuit board wiring. The high-frequency switch circuit according to claim 8, wherein: 前記第1ないし第4の回路素子のうち少なくとも一つが、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。   9. The high frequency switch circuit according to claim 8, wherein at least one of the first to fourth circuit elements is constituted by an inductor formed on a semiconductor substrate. 前記第1ないし第4の回路素子のうち少なくとも一つが、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。   At least one of the first to fourth circuit elements includes at least one element selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring, and a semiconductor substrate. The high-frequency switch circuit according to claim 8, wherein the high-frequency switch circuit is configured by an inductor formed on the substrate. 前記第1および第2のリアクタンス素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。   At least one of the first and second reactance elements is constituted by one or more elements selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring. The high-frequency switch circuit according to claim 8. 前記第1および第2のリアクタンス素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項8に記載の高周波スイッチ回路。   At least one of the first and second reactance elements is formed on one or more elements selected from a bonding wire, a lead frame lead, a semiconductor package wiring, and a printed circuit board wiring, and the semiconductor substrate. The high-frequency switch circuit according to claim 8, wherein the high-frequency switch circuit is configured by an inductor that is formed. 前記第3の伝送経路上に第3のリアクタンス素子をさらに備えた、請求項8に記載の高周波スイッチ回路。   The high frequency switch circuit according to claim 8, further comprising a third reactance element on the third transmission path.
JP2004344489A 2004-11-29 2004-11-29 High-frequency switching circuit Pending JP2006157423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344489A JP2006157423A (en) 2004-11-29 2004-11-29 High-frequency switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344489A JP2006157423A (en) 2004-11-29 2004-11-29 High-frequency switching circuit

Publications (1)

Publication Number Publication Date
JP2006157423A true JP2006157423A (en) 2006-06-15

Family

ID=36635178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344489A Pending JP2006157423A (en) 2004-11-29 2004-11-29 High-frequency switching circuit

Country Status (1)

Country Link
JP (1) JP2006157423A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124556A (en) * 2006-11-08 2008-05-29 Nec Electronics Corp Switch circuit and semiconductor device
WO2008075551A1 (en) 2006-12-21 2008-06-26 Murata Manufacturing Co., Ltd. High-frequency switch circuit
JP2009159058A (en) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd High frequency switching circuit
JP2010016551A (en) * 2008-07-02 2010-01-21 Mitsubishi Electric Corp Phase shift circuit
KR100967847B1 (en) 2008-03-31 2010-07-05 재단법인서울대학교산학협력재단 High-frequency switching circuit using enhancement mode trangistor
JP2011045019A (en) * 2009-08-24 2011-03-03 Institute Of National Colleges Of Technology Japan High-frequency switch circuit
JP2016042669A (en) * 2014-08-18 2016-03-31 パナソニックIpマネジメント株式会社 Signal input/output device and display apparatus
KR20160084984A (en) * 2015-01-07 2016-07-15 삼성전기주식회사 High frequency switch
KR20200086997A (en) * 2019-01-10 2020-07-20 삼성전자주식회사 Apparatus including electronic circuit for controlling gain of signal
CN113014241A (en) * 2019-12-19 2021-06-22 川土微电子(深圳)有限公司 Broadband radio frequency switch architecture

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124556A (en) * 2006-11-08 2008-05-29 Nec Electronics Corp Switch circuit and semiconductor device
WO2008075551A1 (en) 2006-12-21 2008-06-26 Murata Manufacturing Co., Ltd. High-frequency switch circuit
JP4433087B2 (en) * 2006-12-21 2010-03-17 株式会社村田製作所 High frequency switch circuit
JPWO2008075551A1 (en) * 2006-12-21 2010-04-08 株式会社村田製作所 High frequency switch circuit
US7812687B2 (en) 2006-12-21 2010-10-12 Murata Manufacturing Co., Ltd. High-frequency switching circuit module
JP2009159058A (en) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd High frequency switching circuit
KR100967847B1 (en) 2008-03-31 2010-07-05 재단법인서울대학교산학협력재단 High-frequency switching circuit using enhancement mode trangistor
JP2010016551A (en) * 2008-07-02 2010-01-21 Mitsubishi Electric Corp Phase shift circuit
JP2011045019A (en) * 2009-08-24 2011-03-03 Institute Of National Colleges Of Technology Japan High-frequency switch circuit
JP2016042669A (en) * 2014-08-18 2016-03-31 パナソニックIpマネジメント株式会社 Signal input/output device and display apparatus
KR20160084984A (en) * 2015-01-07 2016-07-15 삼성전기주식회사 High frequency switch
KR102041655B1 (en) 2015-01-07 2019-11-07 삼성전기주식회사 High frequency switch
KR20200086997A (en) * 2019-01-10 2020-07-20 삼성전자주식회사 Apparatus including electronic circuit for controlling gain of signal
KR102673984B1 (en) * 2019-01-10 2024-06-11 삼성전자주식회사 Apparatus including electronic circuit for controlling gain of signal
CN113014241A (en) * 2019-12-19 2021-06-22 川土微电子(深圳)有限公司 Broadband radio frequency switch architecture
CN113014241B (en) * 2019-12-19 2024-06-07 川土微电子(深圳)有限公司 Broadband radio frequency switch architecture

Similar Documents

Publication Publication Date Title
US7265604B2 (en) High-frequency switch circuit arrangement
US8823458B2 (en) Circuit and power amplifier
JP2007129571A (en) High frequency switch circuit and semiconductor device
JP4433087B2 (en) High frequency switch circuit
CN103825571B (en) Realize the radio-frequency antenna switch circuit of impedance matching
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
JP2007049309A (en) Switch circuit
CN108781079B (en) High throw number RF switch
JP2015122628A (en) Switching circuit and semiconductor module
JP2006157423A (en) High-frequency switching circuit
CN103959457A (en) Decoupling circuit and semiconductor integrated circuit
JP2012065186A (en) Semiconductor device
JP2007166596A (en) High-frequency switch
US7425747B2 (en) Semiconductor device
JP5862653B2 (en) Switching circuit and high frequency module
JPH10215162A (en) Switch circuit
JP4963241B2 (en) Phase shift circuit
JP2007299948A (en) High frequency semiconductor switch
US20210399748A1 (en) Switch device, system and corresponding methods
JP2003101304A (en) High-frequency switching circuit and electronic device using the same
JP2007214825A (en) Semiconductor switch integrated circuit
JP2003338773A (en) High-frequency switching circuit
JP4170184B2 (en) Semiconductor circuit device
US12113523B2 (en) High frequency switch and semiconductor device
US20240097679A1 (en) Radio frequency switch and semiconductor device