Nothing Special   »   [go: up one dir, main page]

JP2006147792A - Multilayer capacitor - Google Patents

Multilayer capacitor Download PDF

Info

Publication number
JP2006147792A
JP2006147792A JP2004334931A JP2004334931A JP2006147792A JP 2006147792 A JP2006147792 A JP 2006147792A JP 2004334931 A JP2004334931 A JP 2004334931A JP 2004334931 A JP2004334931 A JP 2004334931A JP 2006147792 A JP2006147792 A JP 2006147792A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
internal
terminal
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004334931A
Other languages
Japanese (ja)
Other versions
JP4287807B2 (en
Inventor
Masaaki Togashi
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004334931A priority Critical patent/JP4287807B2/en
Priority to TW094139156A priority patent/TWI277988B/en
Priority to US11/272,706 priority patent/US7085124B2/en
Priority to KR1020050109705A priority patent/KR100770556B1/en
Priority to EP05025168A priority patent/EP1659597B1/en
Priority to DE602005006501T priority patent/DE602005006501D1/en
Priority to CN 200510123703 priority patent/CN1776845B/en
Publication of JP2006147792A publication Critical patent/JP2006147792A/en
Application granted granted Critical
Publication of JP4287807B2 publication Critical patent/JP4287807B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an easy-to-manufacture multilayer capacitor in which manufacturing cost can be reduced. <P>SOLUTION: In a multilayer body 2, a first internal electrode layer 20 and a second internal electrode layer 26 are alternately laminated through a dielectric layer 32. The first internal electrode layer 20 has a first internal electrode 22 extending to be led out to the first and second side faces 4 and 6, and a second internal electrode 24 extending to be led out to the third side face 8. The second internal electrode layer 26 has a third internal electrode 28 extending to be led out to the first and second side faces 4 and 6, and a fourth internal electrode 30 extending to be led out to the fourth side face 10. A first capacity component is formed of the second internal electrode 24 and the fourth internal electrode 30. A second capacity component is formed of the first internal electrode 22 and the fourth internal electrode 30. A third capacity component is formed of the second internal electrode 24 and the third internal electrode 28. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、積層型コンデンサに関するものである。   The present invention relates to a multilayer capacitor.

この種の積層型コンデンサとして、誘電体層と複数の内部電極とが交互に積層された積層体と、積層体外面に形成された一対の端子電極及びアース電極とを備え、複数の内部電極により、一対の端子電極間に配置される第1の容量成分と、第1の容量成分と並列に配置され、互いに直列接続されると共に接続点でアース電極に接続される第2及び第3の容量成分とが形成されるものが知られている(例えば、特許文献1参照)。   This type of multilayer capacitor includes a multilayer body in which dielectric layers and a plurality of internal electrodes are alternately stacked, and a pair of terminal electrodes and a ground electrode formed on the outer surface of the multilayer body. A first capacitance component disposed between the pair of terminal electrodes, and a second capacitance and a third capacitance disposed in parallel with the first capacitance component, connected in series to each other and connected to the ground electrode at a connection point What is formed with a component is known (for example, refer patent document 1).

この特許文献1に記載された積層型コンデンサでは、複数の内部電極として第1〜第4の内部電極を含んでいる。第2及び第3の容量成分は、同一積層面上の中心部で2分されてなる一対の第1の内部電極と、該第1の内部電極との間に誘電体層を挟んで対向する、連続的に広がる第2の内部電極とを積層することにより形成されている。第1の容量成分は、第2の内部電極との間に誘電体層を挟んで対向する、連続的に広がる第3の内部電極と、第3の内部電極との間に誘電体層を挟んで対向する、連続的に広がる第4の内部電極とを積層することにより形成されている。
特開2000−299249号公報
The multilayer capacitor described in Patent Literature 1 includes first to fourth internal electrodes as a plurality of internal electrodes. The second and third capacitive components are opposed to each other with a pair of first internal electrodes divided into two at the central portion on the same laminated surface and a dielectric layer between the first internal electrodes. The second internal electrode is formed by laminating the second internal electrode that extends continuously. The first capacitive component has a dielectric layer sandwiched between the third internal electrode and the third internal electrode that are continuously opposed to each other with the dielectric layer sandwiched between the second internal electrode and the third internal electrode. Are formed by laminating a fourth internal electrode that continuously spreads and is opposed to each other.
JP 2000-299249 A

しかしながら、特許文献1に開示された積層型コンデンサは、第1〜第4の内部電極それぞれが誘電体層を介して積層される構成であるので、第1〜第3の容量成分を形成するためには、第1〜第4の内部電極の4種類もの内部電極を形成する必要がある。このため、積層型コンデンサの製造工程が煩雑となり、製造コストが増大してしまう。   However, since the multilayer capacitor disclosed in Patent Document 1 has a configuration in which each of the first to fourth internal electrodes is laminated via a dielectric layer, in order to form the first to third capacitance components. It is necessary to form four types of internal electrodes of the first to fourth internal electrodes. For this reason, the manufacturing process of the multilayer capacitor becomes complicated, and the manufacturing cost increases.

本発明は、製造が容易であり、製造コストの低減を図ることが可能な積層型コンデンサを提供することを目的とする。   An object of the present invention is to provide a multilayer capacitor that is easy to manufacture and can reduce the manufacturing cost.

本発明に係る積層型コンデンサは、誘電体層を介在させて第1の内部電極層と第2の内部電極層とが交互に積層された積層体と、第1及び第2の内部電極層の積層方向に平行な積層体の第1の側面に位置する第1の端子電極と、第1の側面に対向する積層体の第2の側面に位置する第2の端子電極と、積層方向に平行で且つ第1及び第2の側面に交差する方向に伸びる積層体の第3の側面に位置する第3の端子電極と、第3の側面に対向する積層体の第4の側面に位置する第4の端子電極と、を備えており、第1の内部電極層は、第1及び第2の側面に引き出されるように伸びると共に第1及び第2の端子電極に接続される第1の内部電極と、第1の内部電極と電気的に絶縁され、第3の側面に引き出されるように伸びると共に第3の端子電極に接続される第2の内部電極と、を含み、第2の内部電極層は、第1及び第2の側面に引き出されるように伸びると共に第1及び第2の端子電極に接続される第3の内部電極と、第3の内部電極と電気的に絶縁され、第4の側面に引き出されるように伸びると共に第4の端子電極に接続される第4の内部電極と、を含み、第2の内部電極と第4の内部電極とにより、第1の容量成分が形成され、第1の内部電極と第4の内部電極とにより、第2の容量成分が形成され、第2の内部電極と第3の内部電極とにより、第3の容量成分が形成されることを特徴とする。   The multilayer capacitor according to the present invention includes a multilayer body in which a first internal electrode layer and a second internal electrode layer are alternately stacked with a dielectric layer interposed therebetween, and first and second internal electrode layers. A first terminal electrode located on the first side surface of the multilayer body parallel to the laminating direction, a second terminal electrode located on the second side surface of the laminated body facing the first side surface, and parallel to the laminating direction And a third terminal electrode positioned on the third side surface of the multilayer body extending in a direction intersecting the first and second side surfaces, and a fourth terminal surface positioned on the fourth side surface of the multilayer body facing the third side surface. 4, and the first internal electrode layer extends to be drawn out to the first and second side surfaces and is connected to the first and second terminal electrodes And electrically insulated from the first internal electrode, extended so as to be drawn out to the third side surface, and the third terminal electrode A second internal electrode layer connected to the second internal electrode, wherein the second internal electrode layer extends to be drawn out to the first and second side surfaces and is connected to the first and second terminal electrodes. And a fourth internal electrode that is electrically insulated from the third internal electrode, extends so as to be drawn out to the fourth side surface, and is connected to the fourth terminal electrode. A first capacitance component is formed by the internal electrode and the fourth internal electrode, and a second capacitance component is formed by the first internal electrode and the fourth internal electrode, and the second internal electrode and the second internal electrode A third capacitance component is formed by the three internal electrodes.

本発明に係る積層型コンデンサでは、誘電体層を介在させて第1の内部電極層と第2の内部電極層とが積層されることにより、第1〜第3の容量成分が形成されることとなる。したがって、第1〜第3の容量成分を形成するためには、第1及び第2の内部電極層の2種類の内部電極層を形成すればよい。このため、3つの容量成分を持つ積層型コンデンサを容易に製造することができると共に、製造コストの低減を図ることができる。   In the multilayer capacitor according to the present invention, the first to third capacitance components are formed by laminating the first internal electrode layer and the second internal electrode layer with a dielectric layer interposed therebetween. It becomes. Therefore, in order to form the first to third capacitance components, two types of internal electrode layers, the first and second internal electrode layers, may be formed. For this reason, a multilayer capacitor having three capacitance components can be easily manufactured, and the manufacturing cost can be reduced.

また、第1及び第3の内部電極における第1の側面と第2の側面との対向方向での両端部分は、第1及び第3の内部電極における第1及び第2の側面との対向方向での途中部分に比して、積層方向及び対向方向に直交する方向の幅が広く設定されていることが好ましい。このように設定することにより、第1及び第3の内部電極と第1及び第2の端子電極との電気的な接続を確実に行うことができる。   In addition, both end portions of the first and third internal electrodes in the facing direction between the first side surface and the second side surface are opposed to the first and second side surfaces in the first and third internal electrodes. It is preferable that the width in the direction orthogonal to the stacking direction and the facing direction is set wider than that in the middle part. By setting in this way, the electrical connection between the first and third internal electrodes and the first and second terminal electrodes can be reliably performed.

本発明によれば、製造が容易であり、製造コストの低減を図ることが可能な積層型コンデンサを提供することができる。   According to the present invention, it is possible to provide a multilayer capacitor that is easy to manufacture and can reduce manufacturing costs.

以下、添付図面を参照して、本発明に係る積層型コンデンサの好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。     Hereinafter, preferred embodiments of a multilayer capacitor according to the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

まず、図1〜図4に基づいて、実施形態に係る積層型コンデンサ1の構成を説明する。図1は、実施形態に係る積層型コンデンサの斜視図である。図2は、実施形態に係る積層型コンデンサ積層体に含まれる積層体を示す分解斜視図であり、積層体の一部を分解して表している。図3は、本実施形態に係る積層型コンデンサに含まれる第1の内部電極層と第2の内部電極層とを重ね合わせた状態の平面図である。図4は、実施形態に係る積層型コンデンサの等価回路図である。内部電極を見易くするため、図2及び図3において、内部電極に相当する領域にハッチングを付している。   First, the configuration of the multilayer capacitor 1 according to the embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of the multilayer capacitor according to the embodiment. FIG. 2 is an exploded perspective view showing a multilayer body included in the multilayer capacitor multilayer body according to the embodiment, in which a part of the multilayer body is exploded. FIG. 3 is a plan view showing a state in which the first internal electrode layer and the second internal electrode layer included in the multilayer capacitor according to the present embodiment are overlaid. FIG. 4 is an equivalent circuit diagram of the multilayer capacitor according to the embodiment. In order to make the internal electrodes easier to see, the regions corresponding to the internal electrodes are hatched in FIGS.

積層型コンデンサ1は、図1に示されるように、直方体形状の積層体2と、第1〜第4の端子電極12、14、16、18とを備えている。積層体2は、図2に示されるように、誘電体層32を介在させて第1の内部電極層20と第2の内部電極層26とが交互に積層されることにより構成される。実際の積層型コンデンサ1は、誘電体層32間の境界が視認できない程度に一体化されている。   As shown in FIG. 1, the multilayer capacitor 1 includes a rectangular parallelepiped multilayer body 2 and first to fourth terminal electrodes 12, 14, 16, and 18. As shown in FIG. 2, the multilayer body 2 is configured by alternately laminating the first internal electrode layers 20 and the second internal electrode layers 26 with the dielectric layers 32 interposed therebetween. The actual multilayer capacitor 1 is integrated so that the boundary between the dielectric layers 32 is not visible.

積層体2は、図1に示されるように、第1の側面4と、第2の側面6と、第3の側面8と、第4の側面10と、第5の側面11aと、第6の側面11bとを有している。第1の側面4と第2の側面6とは、X軸方向で見て互いに対向するように位置している。第3の側面8と第4の側面10とは、Y軸方向で見て互いに対向するように位置している。したがって、第3の側面8及び第4の側面10はそれぞれ、第1及び第2の側面4、6に交差する方向に伸びている。第5の側面11aと第6の側面11bとは、Z軸方向で見て互いに対向するように位置している。   As shown in FIG. 1, the stacked body 2 includes a first side surface 4, a second side surface 6, a third side surface 8, a fourth side surface 10, a fifth side surface 11 a, and a sixth side surface. Side surface 11b. The first side surface 4 and the second side surface 6 are positioned so as to face each other when viewed in the X-axis direction. The third side surface 8 and the fourth side surface 10 are positioned so as to face each other when viewed in the Y-axis direction. Therefore, the third side surface 8 and the fourth side surface 10 extend in a direction intersecting with the first and second side surfaces 4 and 6, respectively. The fifth side surface 11a and the sixth side surface 11b are positioned so as to face each other when viewed in the Z-axis direction.

第1〜第4の側面4、6、8、10はいずれも、図2に示されるように、Z軸方向、すなわち第1の内部電極層20と第2の内部電極層26との積層方向(以下、単に「積層方向」と称する。)に平行である。   As shown in FIG. 2, the first to fourth side surfaces 4, 6, 8, and 10 are all in the Z-axis direction, that is, the stacking direction of the first internal electrode layer 20 and the second internal electrode layer 26. (Hereinafter simply referred to as “stacking direction”).

第1の端子電極12は、積層体2の第1の側面4に位置している。第1の端子電極12は、第1の側面4を覆い且つ一部が第3〜第6の側面8,10,11a,11bに回り込むように形成されている。第2の端子電極14は、積層体2の第2の側面6に位置している。第2の端子電極14は、第2の側面6を覆い且つ一部が第3〜第6の側面8,10,11a,11bに回り込むように形成されている。   The first terminal electrode 12 is located on the first side surface 4 of the multilayer body 2. The first terminal electrode 12 is formed so as to cover the first side face 4 and partially wrap around the third to sixth side faces 8, 10, 11a, 11b. The second terminal electrode 14 is located on the second side surface 6 of the multilayer body 2. The second terminal electrode 14 is formed so as to cover the second side face 6 and partially wrap around the third to sixth side faces 8, 10, 11a, 11b.

第3の端子電極16は、積層体2の第3の側面8に位置している。第3の端子電極16は、X軸方向、すなわち第1の側面4と第2の側面6との対向方向での第3の側面8の中央部分を覆い且つ一部が第5及び第6の側面11a,11bに回り込むように形成されている。第4の端子電極18は、積層体2の第4の側面10に位置している。第4の端子電極18は、X軸方向、第1の側面4と第2の側面6との対向方向での第4の側面10の中央部分を覆い且つ一部が第5及び第6の側面11a,11bに回り込むように形成されている。   The third terminal electrode 16 is located on the third side surface 8 of the multilayer body 2. The third terminal electrode 16 covers the center portion of the third side surface 8 in the X-axis direction, that is, the opposing direction of the first side surface 4 and the second side surface 6, and a part thereof is the fifth and sixth portions. It is formed so as to wrap around the side surfaces 11a and 11b. The fourth terminal electrode 18 is located on the fourth side surface 10 of the multilayer body 2. The fourth terminal electrode 18 covers the central portion of the fourth side surface 10 in the X-axis direction and the opposing direction of the first side surface 4 and the second side surface 6, and a part thereof is the fifth and sixth side surfaces. It is formed so as to wrap around 11a and 11b.

第1及び第2の端子電極12、14と、第3及び第4の端子電極16、18とは所定の間隔を有し、電気的に絶縁されている。第1の端子電極12と第2の端子電極14とは、所定の間隔を有し、電気的に絶縁されている。第3の端子電極16と第4の端子電極18とは、所定の間隔を有し、電気的に絶縁されている。   The first and second terminal electrodes 12 and 14 and the third and fourth terminal electrodes 16 and 18 have a predetermined interval and are electrically insulated. The first terminal electrode 12 and the second terminal electrode 14 have a predetermined interval and are electrically insulated. The third terminal electrode 16 and the fourth terminal electrode 18 have a predetermined interval and are electrically insulated.

第1の内部電極層20は、図2に示されるように、第1の内部電極22と第2の内部電極24とを含んでいる。第1の内部電極22と第2の内部電極24とは、互いに電気的に絶縁された状態で、同じ層内に位置する。第1の内部電極22は、第1の端子電極12と第2の端子電極14とに接続されている。第2の内部電極24は、第3の端子電極16に接続されている。   As shown in FIG. 2, the first internal electrode layer 20 includes a first internal electrode 22 and a second internal electrode 24. The first internal electrode 22 and the second internal electrode 24 are located in the same layer while being electrically insulated from each other. The first internal electrode 22 is connected to the first terminal electrode 12 and the second terminal electrode 14. The second internal electrode 24 is connected to the third terminal electrode 16.

第1の内部電極22は、第1の側面4及び第2の側面6に引き出されるように、第1の側面4と第2の側面6との対向方向に伸びている。第1の内部電極22は、第1の電極部分22aと、第2の電極部分22bとを有する。第1の電極部分22aは、第1の内部電極22における第1の側面4と第2の側面6との対向方向での途中部分に相当する。第2の電極部分22bは、第1の内部電極22における第1の側面4と第2の側面6との対向方向での両端部分に相当する。   The first internal electrode 22 extends in the opposing direction of the first side face 4 and the second side face 6 so as to be drawn out to the first side face 4 and the second side face 6. The first internal electrode 22 has a first electrode portion 22a and a second electrode portion 22b. The first electrode portion 22 a corresponds to a midway portion in the opposing direction of the first side surface 4 and the second side surface 6 in the first internal electrode 22. The second electrode portion 22 b corresponds to both end portions in the opposing direction of the first side surface 4 and the second side surface 6 in the first internal electrode 22.

第1の電極部分22aは、第4の側面10と所定の間隔を有し且つ当該第4の側面10に沿って、第1の側面4と第2の側面6との対向方向に伸びている。第2の電極部分22bは、各第1及び第2の側面4,6に臨むように、第1及び第2の側面4,6に沿って、Y軸方向、すなわち第3の側面8と第4の側面10との対向方向に伸びている。第2の電極部分22bは、第1の電極部分22aに比して、積層方向及び第1の側面4と第2の側面6との対向方向に直交する方向(第3の側面8と第4の側面10との対向方向)の幅が広く設定されることとなる。第2の電極部分22bは、第1及び第2の端子電極12,14に接続される。   The first electrode portion 22 a has a predetermined distance from the fourth side surface 10 and extends in the opposing direction of the first side surface 4 and the second side surface 6 along the fourth side surface 10. . The second electrode portion 22b extends in the Y-axis direction, that is, the third side surface 8 and the second side surface along the first and second side surfaces 4 and 6 so as to face the first and second side surfaces 4 and 6, respectively. 4 extends in a direction opposite to the side surface 10. The second electrode portion 22b is, as compared with the first electrode portion 22a, a direction perpendicular to the stacking direction and the opposing direction of the first side surface 4 and the second side surface 6 (third side surface 8 and fourth side The width in the direction facing the side surface 10) is set wide. The second electrode portion 22 b is connected to the first and second terminal electrodes 12 and 14.

第2の内部電極24は、第3の側面8に引き出されるように伸びている。第2の内部電極24は、第1の電極部分24aと、第2の電極部分24bとを有する。第1の電極部分24aは、第1の内部電極22によって囲まれる領域に位置し、長方形状を呈している。第2の電極部分24bは、第3の側面8に臨むように、第1の側面4と第2の側面6との対向方向での第3の側面8の中央部分に向けて第1の電極部分24aから伸びている。第2の電極部分24bは、第3の端子電極16に接続される。   The second internal electrode 24 extends so as to be drawn out to the third side surface 8. The second internal electrode 24 has a first electrode portion 24a and a second electrode portion 24b. The first electrode portion 24 a is located in a region surrounded by the first internal electrode 22 and has a rectangular shape. The second electrode portion 24 b faces the third side surface 8 toward the central portion of the third side surface 8 in the facing direction of the first side surface 4 and the second side surface 6. Extending from portion 24a. The second electrode portion 24 b is connected to the third terminal electrode 16.

第2の内部電極層26は、図2に示されるように、第3の内部電極28と第4の内部電極30とを含んでいる。第3の内部電極28と第4の内部電極30とは、互いに電気的に絶縁された状態で、同じ層内に位置する。第3の内部電極28は、第1の端子電極12と第2の端子電極14とに接続されている。第4の内部電極30は、第4の端子電極18に接続されている。   As shown in FIG. 2, the second internal electrode layer 26 includes a third internal electrode 28 and a fourth internal electrode 30. The third internal electrode 28 and the fourth internal electrode 30 are located in the same layer while being electrically insulated from each other. The third internal electrode 28 is connected to the first terminal electrode 12 and the second terminal electrode 14. The fourth internal electrode 30 is connected to the fourth terminal electrode 18.

第3の内部電極28は、第1の側面4及び第2の側面6に引き出されるように、第1の側面4と第2の側面6との対向方向に伸びている。第3の内部電極28は、第1の電極部分28aと、第2の電極部分28bとを有する。第1の電極部分28aは、第3の内部電極28における第1の側面4と第2の側面6との対向方向での途中部分に相当する。第2の電極部分28bは、第3の内部電極28における第1の側面4と第2の側面6との対向方向での両端部分に相当する。   The third internal electrode 28 extends in the opposing direction of the first side face 4 and the second side face 6 so as to be drawn out to the first side face 4 and the second side face 6. The third internal electrode 28 has a first electrode portion 28a and a second electrode portion 28b. The first electrode portion 28 a corresponds to a middle portion of the third internal electrode 28 in the facing direction between the first side surface 4 and the second side surface 6. The second electrode portion 28 b corresponds to both end portions in the facing direction of the first side surface 4 and the second side surface 6 in the third internal electrode 28.

第1の電極部分28aは、第3の側面8と所定の間隔を有し且つ当該第3の側面8に沿って、第1の側面4と第2の側面6との対向方向に伸びている。第2の電極部分28bは、各第1及び第2の側面4,6に臨むように、第1及び第2の側面4,6に沿って、Y軸方向、すなわち第3の側面8と第4の側面10との対向方向に伸びている。第2の電極部分28bは、第1の電極部分28aに比して、積層方向及び第1の側面4と第2の側面6との対向方向に直交する方向(第3の側面8と第4の側面10との対向方向)の幅が広く設定されることとなる。第2の電極部分28bは、第1及び第2の端子電極12,14に接続される。   The first electrode portion 28 a has a predetermined distance from the third side surface 8 and extends in the opposing direction of the first side surface 4 and the second side surface 6 along the third side surface 8. . The second electrode portion 28b extends in the Y-axis direction, that is, the third side surface 8 and the second side surface along the first and second side surfaces 4 and 6 so as to face the first and second side surfaces 4 and 6, respectively. 4 extends in a direction opposite to the side surface 10. The second electrode portion 28b is, as compared with the first electrode portion 28a, a direction perpendicular to the stacking direction and the opposing direction of the first side surface 4 and the second side surface 6 (third side surface 8 and fourth side The width in the direction facing the side surface 10) is set wide. The second electrode portion 28 b is connected to the first and second terminal electrodes 12 and 14.

第4の内部電極30は、第4の側面10に引き出されるように伸びている。第4の内部電極30は、第1の電極部分30aと、第2の電極部分30bとを有する。第1の電極部分30aは、第3の内部電極28によって囲まれる領域に位置し、長方形状を呈している。第2の電極部分30bは、第4の側面10に臨むように、第1の側面4と第2の側面6との対向方向での第4の側面10の中央部分に向けて第1の電極部分30aから伸びている。第2の電極部分30bは、第4の端子電極18に接続される。   The fourth internal electrode 30 extends so as to be drawn out to the fourth side surface 10. The fourth internal electrode 30 has a first electrode portion 30a and a second electrode portion 30b. The first electrode portion 30 a is located in a region surrounded by the third internal electrode 28 and has a rectangular shape. The second electrode portion 30b faces the fourth side surface 10 so that the first electrode faces the central portion of the fourth side surface 10 in the facing direction of the first side surface 4 and the second side surface 6. Extending from portion 30a. The second electrode portion 30 b is connected to the fourth terminal electrode 18.

積層体2では、上述したように、第1の内部電極層20と第2の内部電極層26とが誘電体層32を介して交互に積層されている。積層体2内において、第1の内部電極層20と第2の内部電極層26との積層により、図4に示される第1〜第3の容量成分C,C,Cが形成されることとなる。 In the stacked body 2, as described above, the first internal electrode layers 20 and the second internal electrode layers 26 are alternately stacked via the dielectric layers 32. In the stacked body 2, the first to third capacitive components C 1 , C 2 , and C 3 shown in FIG. 4 are formed by stacking the first internal electrode layer 20 and the second internal electrode layer 26. The Rukoto.

第1の内部電極層20と第2の内部電極層26とを重ね合わせることにより、図3に示されるように、第2の内部電極24(第1の電極部分24a)と第4の内部電極30(第1の電極部分30a)とは、積層方向に見て互いに重なり合う部分を有することとなる。この第2の内部電極24と第4の内部電極30との重なり合う部分が、積層型コンデンサ1の第1の容量成分Cを形成する。第1の容量成分Cは、図4に示されるように、第3の端子電極16と第4の端子電極18との間に直列接続される。 By superimposing the first internal electrode layer 20 and the second internal electrode layer 26, as shown in FIG. 3, the second internal electrode 24 (first electrode portion 24a) and the fourth internal electrode are formed. 30 (first electrode portion 30a) has a portion that overlaps each other when viewed in the stacking direction. The overlapping portion of the second internal electrode 24 and the fourth internal electrode 30 forms the first capacitance component C 1 of the multilayer capacitor 1. As shown in FIG. 4, the first capacitance component C 1 is connected in series between the third terminal electrode 16 and the fourth terminal electrode 18.

第1の内部電極層20と第2の内部電極層26とを重ね合わせることにより、図3に示されるように、第1の内部電極22(第1の電極部分22a)と第4の内部電極30(第1の電極部分30a)とは、積層方向に見て互いに重なり合う部分を有することとなる。この第1の内部電極22と第4の内部電極30との重なり合う部分が、積層型コンデンサ1の第1の容量成分Cを形成する。第2の容量成分Cは、図4に示されるように、第1の端子電極12と第4の端子電極18との間に直列接続される。 By superimposing the first internal electrode layer 20 and the second internal electrode layer 26, as shown in FIG. 3, the first internal electrode 22 (first electrode portion 22a) and the fourth internal electrode are formed. 30 (first electrode portion 30a) has a portion that overlaps each other when viewed in the stacking direction. The overlapping portion of the first internal electrode 22 and the fourth internal electrode 30 forms the first capacitance component C 2 of the multilayer capacitor 1. As shown in FIG. 4, the second capacitance component C < b > 2 is connected in series between the first terminal electrode 12 and the fourth terminal electrode 18.

第1の内部電極層20と第2の内部電極層26とを重ね合わせることにより、図3に示されるように、第2の内部電極24(第1の電極部分24a)と第3の内部電極28(第1の電極部分28a)とは、積層方向に見て互いに重なり合う部分を有することとなる。この第2の内部電極24と第3の内部電極28との重なり合う部分が、積層型コンデンサ1の第1の容量成分Cを形成する。第3の容量成分Cは、図4に示されるように、第2の端子電極14と第3の端子電極16との間に直列接続される。 By superimposing the first internal electrode layer 20 and the second internal electrode layer 26, as shown in FIG. 3, the second internal electrode 24 (first electrode portion 24a) and the third internal electrode 28 (first electrode portion 28a) has a portion overlapping each other when viewed in the stacking direction. The overlapping portion of the second internal electrode 24 and the third internal electrode 28 forms the first capacitance component C 3 of the multilayer capacitor 1. Third capacitance component C 3, as shown in FIG. 4, is connected in series between the second terminal electrodes 14 and the third terminal electrode 16.

次に、上述した構成を備える積層型コンデンサ1の製造方法について説明する。   Next, a manufacturing method of the multilayer capacitor 1 having the above-described configuration will be described.

まず、粉末状の誘電体セラミック材料に、有機バインダ及び有機溶剤等を添加し、スラリーを得る。そして、このスラリーを、ドクターブレード法等の公知の方法により、誘電体セラミックグリーンシートを作製する。   First, an organic binder and an organic solvent are added to a powdery dielectric ceramic material to obtain a slurry. Then, a dielectric ceramic green sheet is produced from this slurry by a known method such as a doctor blade method.

次に、所望の誘電体セラミックグリーンシートに、第1の内部電極層20(第1の内部電極22及び第2の内部電極24)を構成する導体パターンをそれぞれ複数(後述する分割チップ数に対応する数)形成する。また、第1の内部電極層20を構成する導体パターンが形成された誘電体セラミックグリーンシートとは異なる誘電体セラミックグリーンシートに、第2の内部電極層26(第3の内部電極28及び第4の内部電極30)を構成する導体パターンをそれぞれ複数(後述する分割チップ数に対応する数)形成する。各導体パターンは、例えば、Niを主成分とする導体ペーストをスクリーン印刷した後、乾燥することによって形成される。   Next, a plurality of conductor patterns constituting the first internal electrode layer 20 (the first internal electrode 22 and the second internal electrode 24) are provided on the desired dielectric ceramic green sheet (corresponding to the number of divided chips described later). Number) to form. Further, the second internal electrode layer 26 (the third internal electrode 28 and the fourth internal electrode 28) is formed on a dielectric ceramic green sheet different from the dielectric ceramic green sheet on which the conductor pattern constituting the first internal electrode layer 20 is formed. A plurality of conductor patterns (a number corresponding to the number of divided chips described later) are formed. Each conductor pattern is formed, for example, by screen-printing a conductor paste mainly composed of Ni and then drying.

次に、第1の内部電極層20を構成するが形成された誘電体セラミックグリーンシートと、第2の内部電極層26を構成するが形成された誘電体セラミックグリーンシートと、導体パターンが形成されていない誘電体セラミックグリーンシートとを、図2に示すような積層順序で、積層して圧着し、複数の誘電体セラミックグリーンシートからなる中間積層体を得る。そして、得られた積層中間体をチップ単位に切断した後に、有機バインダを除去(脱バイ)して、焼成する。これにより、内部に第1及び第2の内部電極層20,26が交互に積層された積層体2が得られることとなる。   Next, a dielectric ceramic green sheet formed to form the first internal electrode layer 20, a dielectric ceramic green sheet formed to form the second internal electrode layer 26, and a conductor pattern are formed. The dielectric ceramic green sheets not yet formed are laminated and pressure-bonded in the order of lamination as shown in FIG. 2 to obtain an intermediate laminated body composed of a plurality of dielectric ceramic green sheets. Then, after the obtained laminated intermediate is cut into chips, the organic binder is removed (debide) and fired. Thereby, the laminated body 2 by which the 1st and 2nd internal electrode layers 20 and 26 were laminated | stacked alternately inside is obtained.

次に、得られた積層体2に第1〜第4の端子電極12、14、16、18を形成する。各端子電極12、14、16、18の形成は、例えば、主としてCuを含む端子電極用ペーストを対向する側面にそれぞれ塗布した後、このペーストに対して加熱(焼き付け)処理を施すことにより行う。そして、各端子電極12、14、16、18の外側表面に、電解めっき等によりNiめっき層及びSnめっき層を順次積層する。こうして積層型コンデンサ1が得られる。   Next, the first to fourth terminal electrodes 12, 14, 16, and 18 are formed on the obtained laminate 2. The terminal electrodes 12, 14, 16, and 18 are formed by, for example, applying a terminal electrode paste mainly containing Cu to the opposing side surfaces, and then subjecting this paste to a heating (baking) process. Then, an Ni plating layer and an Sn plating layer are sequentially laminated on the outer surface of each terminal electrode 12, 14, 16, 18 by electrolytic plating or the like. In this way, the multilayer capacitor 1 is obtained.

以上のように、本実施形態によれば、誘電体層32を介在させて第1の内部電極層20と第2の内部電極層26とが積層されることにより、第1〜第3の容量成分C,C,Cが形成されることとなる。したがって、第1〜第3の容量成分C,C,Cを形成するためには、第1及び第2の内部電極層20,26の2種類の内部電極層を形成すればよい。このため、3つの容量成分C,C,Cを持つ積層型コンデンサ1を容易に製造することができると共に、製造コストの低減を図ることができる。 As described above, according to this embodiment, the first internal electrode layer 20 and the second internal electrode layer 26 are stacked with the dielectric layer 32 interposed therebetween, so that the first to third capacitors are formed. Components C 1 , C 2 and C 3 will be formed. Therefore, in order to form the first to third capacitance components C 1 , C 2 , and C 3 , two types of internal electrode layers, the first and second internal electrode layers 20 and 26, may be formed. Therefore, the multilayer capacitor 1 having the three capacitance components C 1 , C 2 , and C 3 can be easily manufactured, and the manufacturing cost can be reduced.

また、本実施形態において、第1及び第3の内部電極22,28の第2の電極部分22b,28bは、第1及び第3の内部電極22,28の第1の電極部分22a,28aに比して、積層方向及び第1の側面4と第2の側面6との対向方向に直交する方向の幅が広く設定されている。これにより、第3の側面8と第4の側面10との対向方向での第2の電極部分22b,28bの長さが長くなり、第1及び第3の内部電極22,28と第1及び第2の端子電極12、14との電気的な接続を確実に行うことができる。   In the present embodiment, the second electrode portions 22b and 28b of the first and third internal electrodes 22 and 28 are replaced with the first electrode portions 22a and 28a of the first and third internal electrodes 22 and 28, respectively. In comparison, the width in the stacking direction and the direction orthogonal to the opposing direction of the first side surface 4 and the second side surface 6 is set wider. As a result, the lengths of the second electrode portions 22b and 28b in the opposing direction of the third side surface 8 and the fourth side surface 10 are increased, and the first and third inner electrodes 22 and 28 and the first and Electrical connection with the second terminal electrodes 12 and 14 can be reliably performed.

続いて、図5を参照して、本実施形態に係る積層型コンデンサ1をDCラインのノイズフィルタとして用いる場合の回路構成を説明する。図5は、実施形態に係る積層型コンデンサをDCラインのノイズフィルタとして用いる場合の等価回路図である。   Next, a circuit configuration when the multilayer capacitor 1 according to the present embodiment is used as a DC line noise filter will be described with reference to FIG. FIG. 5 is an equivalent circuit diagram when the multilayer capacitor according to the embodiment is used as a noise filter of a DC line.

積層型コンデンサ1は、負の電源ラインAと正の電源ラインBとの間に設けられている。第1及び第2の端子電極14、16は、グランド電位に接続されている。第3の端子電極16は負の電源ラインAに接続され、第4の端子電極18は正の電源ラインBに接続されている。   The multilayer capacitor 1 is provided between the negative power supply line A and the positive power supply line B. The first and second terminal electrodes 14 and 16 are connected to the ground potential. The third terminal electrode 16 is connected to the negative power supply line A, and the fourth terminal electrode 18 is connected to the positive power supply line B.

DCラインでは、同相ノイズ(Common Mode Noise)及び差動ノイズ(Differential Mode Noise)の侵入が問題となる。積層型コンデンサ1をノイズフィルタとして用いた場合には、第1の容量成分Cで差動ノイズが吸収され、第2及び第3の容量成分C,Cで同相ノイズが吸収される。そのため、積層型コンデンサ1をノイズフィルタとして電子機器に実装した場合には、3つのコンデンサを実装してこれらのノイズを除去していた従来に比べ、電子機器におけるノイズフィルタの実装面積を一段と縮小することできる。 In the DC line, intrusion of common mode noise and differential noise becomes a problem. In the case of using the multilayer capacitor 1 as a noise filter, differential noise in the first capacitive component C 1 is absorbed, common mode noise is absorbed by the second and third capacitive component C 2, C 3. Therefore, when the multilayer capacitor 1 is mounted on an electronic device as a noise filter, the mounting area of the noise filter in the electronic device is further reduced as compared with the conventional case where three capacitors are mounted to remove these noises. I can.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。本実施形態では、積層体1は、第1の側面4と第2の側面6との対向方向を長手方向とする積層体であったが、これに限られない。例えば、積層体1は、図6に示されるように、第3の側面8と第4の側面10との対向方向を長手方向とする積層体であってもよい。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the above-described embodiments, and various modifications are possible. In the present embodiment, the laminated body 1 is a laminated body whose longitudinal direction is the facing direction of the first side face 4 and the second side face 6, but is not limited thereto. For example, as illustrated in FIG. 6, the stacked body 1 may be a stacked body in which the opposing direction of the third side surface 8 and the fourth side surface 10 is the longitudinal direction.

第1〜第4の内部電極22,24,28,30の形状及び面積は、第1〜第3の容量成分C,C,Cに必要とされる容量に応じて適宜設定することができる。したがって、第1〜第4の内部電極22,24,28,30の形状も、上述した実施形態における形状に限られるものではない。例えば、図7に示されるように、第1〜第4の内部電極22,24,28,30の形状は第1の側面4と第2の側面6との対向方向に伸びる長方形状であってもよい。また、図8に示されるように、第1の側面4と第2の側面6との対向方向での第2の電極部分22b,28bの幅は、第1の側面4側に位置する第2の電極部分22b,28bと第2の側面6に位置する第2の電極部分22b,28bとで異ならせてもよい。 The shape and area of the first to fourth internal electrodes 22, 24, 28, 30 are appropriately set according to the capacity required for the first to third capacitance components C 1 , C 2 , C 3. Can do. Therefore, the shape of the first to fourth internal electrodes 22, 24, 28, 30 is not limited to the shape in the above-described embodiment. For example, as shown in FIG. 7, the first to fourth internal electrodes 22, 24, 28, 30 have a rectangular shape extending in the opposing direction between the first side surface 4 and the second side surface 6. Also good. Further, as shown in FIG. 8, the widths of the second electrode portions 22b and 28b in the facing direction of the first side face 4 and the second side face 6 are the second positions located on the first side face 4 side. The electrode portions 22b and 28b may be different from the second electrode portions 22b and 28b located on the second side face 6.

また、図9に示されるように、第1及び第3の内部電極22,28の第1の電極部分22a,28aの所定の位置(例えば、第1の側面4と第2の側面6との対向方向での中央)に、第3の側面8と第4の側面10との対向方向に幅広な領域を形成してもよい。第1及び第3の内部電極22,28の第1の電極部分22a,28aの幅広な領域に対応して、第2及び第4の内部電極24,30の第1の電極部分24a,30aに第3の側面8と第4の側面10との対向方向に幅狭な領域を形成してもよい。なお、内部電極を見易くするため、図6〜図9において、内部電極に相当する領域にハッチングを付している。   Further, as shown in FIG. 9, predetermined positions of the first electrode portions 22 a and 28 a of the first and third internal electrodes 22 and 28 (for example, between the first side surface 4 and the second side surface 6 You may form a wide area | region in the opposing direction of the 3rd side surface 8 and the 4th side surface 10 in the center in an opposing direction. The first electrode portions 24a and 30a of the second and fourth inner electrodes 24 and 30 correspond to the wide regions of the first electrode portions 22a and 28a of the first and third inner electrodes 22 and 28, respectively. A narrow region may be formed in the facing direction between the third side surface 8 and the fourth side surface 10. In addition, in order to make an internal electrode easy to see, the area | region equivalent to an internal electrode is attached | subjected hatching in FIGS.

第1の端子電極12と第2の端子電極14とは、一体に形成し、電気的に接続されていてもよい。   The first terminal electrode 12 and the second terminal electrode 14 may be integrally formed and electrically connected.

本実施形態に係る積層型コンデンサの斜視図である。1 is a perspective view of a multilayer capacitor according to an embodiment. 実施形態に係る積層型コンデンサに含まれる積層体を示す分解斜視図である。1 is an exploded perspective view showing a multilayer body included in a multilayer capacitor according to an embodiment. 本実施形態に係る積層型コンデンサに含まれる第1の内部電極層と第2の内部電極層とを重ね合わせた状態の平面図である。FIG. 3 is a plan view of a state in which a first internal electrode layer and a second internal electrode layer included in the multilayer capacitor in accordance with the present embodiment are overlaid. 本実施形態の積層型コンデンサの等価回路図である。It is an equivalent circuit diagram of the multilayer capacitor of the present embodiment. 実施形態に係る積層型コンデンサをDCラインのノイズフィルタとして用いる場合の等価回路図である。It is an equivalent circuit diagram when the multilayer capacitor according to the embodiment is used as a noise filter for a DC line. 本実施形態に係る積層型コンデンサの変形例に含まれる積層体を示す図である。It is a figure which shows the laminated body contained in the modification of the multilayer capacitor | condenser which concerns on this embodiment. 本実施形態に係る積層型コンデンサの変形例に含まれる積層体を示す図である。It is a figure which shows the laminated body contained in the modification of the multilayer capacitor | condenser which concerns on this embodiment. 本実施形態に係る積層型コンデンサの変形例に含まれる積層体を示す図である。It is a figure which shows the laminated body contained in the modification of the multilayer capacitor | condenser which concerns on this embodiment. 本実施形態に係る積層型コンデンサの変形例に含まれる積層体を示す図である。It is a figure which shows the laminated body contained in the modification of the multilayer capacitor | condenser which concerns on this embodiment.

符号の説明Explanation of symbols

1…積層型コンデンサ、2…積層体、4…第1の側面、6…第2の側面、8…第3の側面、10…第4の側面、12…第1の端子電極、14…第2の端子電極、16…第3の端子電極、18…第4の端子電極、20…第1の内部電極層、22…第1の内部電極、24…第2の内部電極、26…第2の内部電極層、28…第3の内部電極、30…第4の内部電極、32…誘電体層、C…第1の容量成分、C…第2の容量成分、C…第3の容量成分 DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor, 2 ... Laminated body, 4 ... 1st side surface, 6 ... 2nd side surface, 8 ... 3rd side surface, 10 ... 4th side surface, 12 ... 1st terminal electrode, 14 ... 1st 2 terminal electrodes, 16 ... third terminal electrode, 18 ... fourth terminal electrode, 20 ... first internal electrode layer, 22 ... first internal electrode, 24 ... second internal electrode, 26 ... second Internal electrode layer, 28 ... third internal electrode, 30 ... fourth internal electrode, 32 ... dielectric layer, C 1 ... first capacitance component, C 2 ... second capacitance component, C 3 ... third Capacity component

Claims (2)

誘電体層を介在させて第1の内部電極層と第2の内部電極層とが交互に積層された積層体と、
前記第1及び第2の内部電極層の積層方向に平行な前記積層体の第1の側面に位置する第1の端子電極と、
前記第1の側面に対向する前記積層体の第2の側面に位置する第2の端子電極と、
前記積層方向に平行で且つ前記第1及び第2の側面に交差する方向に伸びる前記積層体の第3の側面に位置する第3の端子電極と、
前記第3の側面に対向する前記積層体の第4の側面に位置する第4の端子電極と、を備えており、
前記第1の内部電極層は、
前記第1及び第2の側面に引き出されるように伸びると共に前記第1及び第2の端子電極に接続される第1の内部電極と、
前記第1の内部電極と電気的に絶縁され、前記第3の側面に引き出されるように伸びると共に前記第3の端子電極に接続される第2の内部電極と、を含み、
前記第2の内部電極層は、
前記第1及び第2の側面に引き出されるように伸びると共に前記第1及び第2の端子電極に接続される第3の内部電極と、
前記第3の内部電極と電気的に絶縁され、前記第4の側面に引き出されるように伸びると共に前記第4の端子電極に接続される第4の内部電極と、を含み、
前記第2の内部電極と前記第4の内部電極とにより、第1の容量成分が形成され、
前記第1の内部電極と前記第4の内部電極とにより、第2の容量成分が形成され、
前記第2の内部電極と前記第3の内部電極とにより、第3の容量成分が形成されることを特徴とする積層型コンデンサ。
A laminated body in which the first internal electrode layers and the second internal electrode layers are alternately laminated with a dielectric layer interposed therebetween;
A first terminal electrode located on a first side surface of the multilayer body parallel to the stacking direction of the first and second internal electrode layers;
A second terminal electrode located on the second side surface of the laminate facing the first side surface;
A third terminal electrode located on a third side surface of the multilayer body extending in a direction parallel to the lamination direction and intersecting the first and second side surfaces;
A fourth terminal electrode located on the fourth side surface of the laminate facing the third side surface,
The first internal electrode layer includes:
A first internal electrode extending to be drawn out to the first and second side surfaces and connected to the first and second terminal electrodes;
A second internal electrode that is electrically insulated from the first internal electrode, extends so as to be drawn out to the third side surface, and is connected to the third terminal electrode;
The second internal electrode layer is
A third internal electrode extending to be drawn to the first and second side surfaces and connected to the first and second terminal electrodes;
A fourth internal electrode that is electrically insulated from the third internal electrode, extends so as to be drawn to the fourth side surface, and is connected to the fourth terminal electrode;
A first capacitance component is formed by the second internal electrode and the fourth internal electrode,
A second capacitance component is formed by the first internal electrode and the fourth internal electrode,
A multilayer capacitor in which a third capacitance component is formed by the second internal electrode and the third internal electrode.
前記第1及び第3の内部電極における前記第1の側面と前記第2の側面との対向方向での両端部分は、前記第1及び第3の内部電極における前記第1及び第2の側面との対向方向での途中部分に比して、前記積層方向及び前記対向方向に直交する方向の幅が広く設定されていることを特徴とする請求項1記載の積層型コンデンサ。   Both end portions of the first and third internal electrodes in the opposing direction of the first side surface and the second side surface are the first and second side surfaces of the first and third internal electrodes, respectively. 2. The multilayer capacitor according to claim 1, wherein a width of the stacking direction and a direction orthogonal to the facing direction is set wider than a midway portion in the facing direction.
JP2004334931A 2004-11-18 2004-11-18 Multilayer capacitor Expired - Lifetime JP4287807B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004334931A JP4287807B2 (en) 2004-11-18 2004-11-18 Multilayer capacitor
TW094139156A TWI277988B (en) 2004-11-18 2005-11-08 Multilayer capacitor
US11/272,706 US7085124B2 (en) 2004-11-18 2005-11-15 Multilayer capacitor
KR1020050109705A KR100770556B1 (en) 2004-11-18 2005-11-16 Multilayer capacitor
EP05025168A EP1659597B1 (en) 2004-11-18 2005-11-17 Multilayer capacitor
DE602005006501T DE602005006501D1 (en) 2004-11-18 2005-11-17 Multilayer capacitor
CN 200510123703 CN1776845B (en) 2004-11-18 2005-11-18 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004334931A JP4287807B2 (en) 2004-11-18 2004-11-18 Multilayer capacitor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009032985A Division JP4770941B2 (en) 2009-02-16 2009-02-16 Multilayer capacitor mounting structure

Publications (2)

Publication Number Publication Date
JP2006147792A true JP2006147792A (en) 2006-06-08
JP4287807B2 JP4287807B2 (en) 2009-07-01

Family

ID=36627135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004334931A Expired - Lifetime JP4287807B2 (en) 2004-11-18 2004-11-18 Multilayer capacitor

Country Status (2)

Country Link
JP (1) JP4287807B2 (en)
CN (1) CN1776845B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130219A (en) * 2007-11-26 2009-06-11 Tdk Corp Multilayer capacitor
JP2009224502A (en) * 2008-03-14 2009-10-01 Tdk Corp Feedthrough capacitor
WO2017033949A1 (en) * 2015-08-26 2017-03-02 Tdk株式会社 Electronic device
WO2019173302A1 (en) * 2018-03-06 2019-09-12 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
WO2019173308A1 (en) * 2018-03-06 2019-09-12 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
WO2020159807A1 (en) * 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475338B2 (en) * 2008-02-14 2010-06-09 Tdk株式会社 Multilayer capacitor
KR101994713B1 (en) * 2013-04-22 2019-07-01 삼성전기주식회사 Multi-layered ceramic capacitor and board for mounting the same
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2878919B2 (en) * 1991-12-30 1999-04-05 韓國電子通信研究院 Chip type capacitor for high frequency noise removal
JP3330836B2 (en) * 1997-01-22 2002-09-30 太陽誘電株式会社 Manufacturing method of laminated electronic components
JP3240963B2 (en) * 1997-07-24 2001-12-25 株式会社村田製作所 Method for forming electrodes of chip-shaped electronic component and holder for chip-shaped electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130219A (en) * 2007-11-26 2009-06-11 Tdk Corp Multilayer capacitor
JP4513855B2 (en) * 2007-11-26 2010-07-28 Tdk株式会社 Multilayer capacitor
JP2009224502A (en) * 2008-03-14 2009-10-01 Tdk Corp Feedthrough capacitor
WO2017033949A1 (en) * 2015-08-26 2017-03-02 Tdk株式会社 Electronic device
WO2019173302A1 (en) * 2018-03-06 2019-09-12 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
WO2019173308A1 (en) * 2018-03-06 2019-09-12 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
WO2020159807A1 (en) * 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance

Also Published As

Publication number Publication date
CN1776845A (en) 2006-05-24
JP4287807B2 (en) 2009-07-01
CN1776845B (en) 2010-05-05

Similar Documents

Publication Publication Date Title
KR100884902B1 (en) Multilayer capacitor and mounting structure of same
JP4404089B2 (en) Feedthrough capacitor array
KR101386947B1 (en) Multi-layer capacitor
KR100770556B1 (en) Multilayer capacitor
KR100976347B1 (en) Multilayer capacitor
JP4086086B2 (en) Multilayer capacitor and its mounting structure
JP4225507B2 (en) Multilayer capacitor
JP4287807B2 (en) Multilayer capacitor
JP4961818B2 (en) Multilayer capacitor
JP2000058376A (en) Ceramic capacitor
JP4837275B2 (en) Multilayer capacitor mounting structure
JP4618362B2 (en) Manufacturing method of multilayer capacitor
JP4975668B2 (en) Multilayer capacitor and its mounting structure
JP2006203168A (en) Laminated capacitor and packaging structure thereof
JP2007220874A (en) Laminated ceramic electronic part and lc noise filter
JP2007096206A (en) Laminated capacitor
JP4618361B2 (en) Manufacturing method of multilayer capacitor
JP4770941B2 (en) Multilayer capacitor mounting structure
JP2006203167A (en) Laminated capacitor and packaging structure thereof
JP2010098052A (en) Laminated feedthrough capacitor
JP4816708B2 (en) Manufacturing method of multilayer capacitor
JP3998033B2 (en) Multilayer capacitor and its mounting structure
JP2007235169A (en) Laminated capacitor and packaging structure thereof
JP2011176359A (en) Mounting structure of laminated capacitor
JP2001210542A (en) Layerd electric component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4287807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5