Nothing Special   »   [go: up one dir, main page]

JP2006140310A - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006140310A
JP2006140310A JP2004328374A JP2004328374A JP2006140310A JP 2006140310 A JP2006140310 A JP 2006140310A JP 2004328374 A JP2004328374 A JP 2004328374A JP 2004328374 A JP2004328374 A JP 2004328374A JP 2006140310 A JP2006140310 A JP 2006140310A
Authority
JP
Japan
Prior art keywords
power semiconductor
case
semiconductor device
resin
gel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004328374A
Other languages
English (en)
Inventor
Junji Yamada
順治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004328374A priority Critical patent/JP2006140310A/ja
Publication of JP2006140310A publication Critical patent/JP2006140310A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 激しい振動が電力用半導体装置に加わった場合でもボンディングワイヤ等の破損が発生せず、かつゲル状材料の体積膨張が吸収できる電力用半導体装置およびその製造方法を提供する。
【解決手段】 電力用半導体装置が、ベース板と、ベース板上に載置された電力用半導体素子と、電力用半導体素子を囲むようにベース板に固定されたケースと、電力用半導体素子を覆うようにケース内に充填されたゲル状樹脂と、ゲル状樹脂の上面に密着して配置されかつケースに固定された蓋部とを含む。蓋部は、膨張したゲル状樹脂がはみ出す開口部を備える。
【選択図】図1

Description

本発明は、電力用半導体装置およびその製造方法に関し、特に、ケース内にゲル状樹脂が充填された電力用半導体装置およびその製造方法に関する。
従来の電力用半導体装置では、ベース板上に電力用半導体素子が載置され、電力用半導体素子を囲むように外囲ケースが設けられている。外囲ケース内には、電力用半導体素子を封止するようにゲル状充填剤が充填され、更にその上面を覆うように、押さえ蓋が設けられている。押さえ蓋は、上下動可能なように外囲ケースに取り付けられており、ゲル状充填剤の体積変化に応じて上下に動くようになっている(例えば、特許文献1参照)。
特開2000−311970号公報
しかしながら、上下動可能なように押さえ蓋を外囲ケースに取り付けると構造が複雑になり、製造コストが高くなるという問題があった。
また、押さえ蓋が上下動するため、激しい振動が電力用半導体装置に加わった場合にはゲル状充填剤が共振し、ゲル状充填剤に封止されたボンディングワイヤ等が破損するという問題もあった。
そこで、本発明は、激しい振動が電力用半導体装置に加わった場合でもボンディングワイヤ等の破損が発生せず、かつゲル状材料の体積膨張が吸収できる電力用半導体装置およびその製造方法の提供を目的とする。
本発明は、ベース板と、ベース板上に載置された電力用半導体素子と、電力用半導体素子を囲むように、ベース板に固定されたケースと、電力用半導体素子を覆うように、ケース内に充填されたゲル状樹脂と、ゲル状樹脂の上面に密着して配置され、かつケースに固定された蓋部とを含み、蓋部が、膨張したゲル状樹脂がはみ出す開口部を備えたことを特徴とする電力用半導体装置である。
また、本発明は、ベース板を準備する工程と、ベース板上に、電力用半導体素子を載置する工程と、電力用半導体素子を囲むように、ベース板にケースを固定する工程と、ケースに、開口部を備えた蓋部を固定する工程と、蓋部に接するまで開口部から液状樹脂を注入する注入工程後に、液状樹脂を硬化させてゲル状樹脂とする硬化工程とを含むことを特徴とする電力用半導体装置の製造方法でもある。
本実施の形態にかかる電力用半導体装置では、水分がゲル状樹脂に取り込まれるのを防ぎ、電力用半導体素子の劣化やゲル状樹脂の割れを防止できる。
また、ゲル状樹脂に蓋部が接しており、ゲル状樹脂の共振によるボンディングワイヤ等の破損を防止できる。
更に、温度変化によりゲル状樹脂が熱膨張した場合でも、ゲル状樹脂が開口部から外部にはみ出し、破損を防止できる。
図1は、本実施の形態にかかる、全体が100で表される電力用半導体装置であり、(a)は上面図、(b)は(a)をI−I方向に見た断面図を示す。
電力用半導体装置100は、ベース板1を含む。ベース板1は例えば銅からなる。ベース板1の上には、はんだ(図示せず)により絶縁基板2が固定されている。絶縁基板2は、例えば窒化アルミニウムからなる。絶縁基板2の上には、はんだ(図示せず)により電力用半導体素子3が固定されている。電力用半導体素子3は、例えば、IGBT、FET、ダイオードなどである。電力用半導体素子3と絶縁基板2上に設けられた回路配線(図示せず)は、アルミニウム等のボンディングワイヤ4で接続されている。
ベース板1の上には、電力用半導体素子3を囲むように、ケース5が固定されている。ケース5は、水平断面が略矩形の筒状体であり、例えばPPS(Polyphenylene Sulfide)からなる。ベース板1とケース5との接着には、例えばシリコーン系接着剤(東芝シリコン社製「RTVシリコーン」)が用いられる。
ケース5内には、電力用半導体素子3を覆うようにゲル状樹脂6が充填されている。ゲル状樹脂6は、少なくとも、絶縁基板2、電力用半導体素子3、およびボンディングワイヤ4を埋め込むように充填される。ゲル状樹脂6としては、例えばシリコーン樹脂が用いられる。
ゲル状樹脂6の上部は、蓋部7で覆われる。蓋部7には凸部7aが設けられており、ケース5に設けられた凹部5aと嵌合して蓋部7をケース5に固定する。かかる固定方法では、接着剤がいらなくなるとともに、接着剤の硬化に必要な時間も不要となる。
また、蓋部7には開口部7bが設けられている。ここでは、開口部7bは、ケース5の内壁に沿って蓋部7の周辺部に設けられているが、スリット状の開口部7bを蓋部7に設けることもできる。開口部7bの面積は、ケース5の内側の水平断面積の約10%以下であり、好適には約5%である。
ここでは、ケース5と蓋部7とは、接着剤を用いずに凹部5aと凸部7aとを噛み合わせて固定したが、凹部5aや凸部7aを設けずに接着剤で固定しても構わない。接着剤には、例えばシリコーン系接着剤(東芝シリコン社製「RTVシリコーン」)が用いられる。この場合、ケース5と蓋部7とを固着する位置を自由に選択できるため、ケース5や蓋部7を、異なった種類の電力用半導体装置と共用できる。
なお、ケース5と蓋部7とは、膨張係数が等しくなるように、同じ材料から形成することが好ましい。
ゲル状樹脂6は、その上面が蓋部7に接するようにケース5内に充填されている。実際には、後述するように、蓋部7を固定した後に開口部7bからゲル状樹脂6が充填される。
このように、ゲル状樹脂6と蓋部7とが接触することにより、ゲル状樹脂6の上面の90%以上が蓋部7と接触した状態で覆われる。この結果、ゲル状樹脂6中に大気中の水分が取り込まれるのを防止して、かかる水分による電力用半導体素子3の劣化を防止できる。また、かかる水分が100℃以上になり体積膨張することによるゲル状樹脂6の割れ等も防止できる。
以上のように、本実施の形態にかかる電力用半導体装置100では、ゲル状樹脂6の上面の約90%以上を、耐湿性の蓋部7が接するように覆うことにより、大気中の水分がゲル状樹脂6に取り込まれるのを防止できる。この結果、ゲル状樹脂6に封止された電力用半導体素子3やボンディングワイヤ4の劣化、ゲル状樹脂6の割れを防止できる。
また、ゲル状樹脂6に蓋部7が接した状態で、蓋部7がケース5に固着されているため、外部から電力用半導体装置100に大きな振動が加えられてもゲル状樹脂6は共振せず、共振によるボンディングワイヤ4等の破損を防止できる。
更に、蓋部7に開口部7bが設けられているため、温度変化によりゲル状樹脂6が熱膨張した場合でも、ゲル状樹脂6が開口部7bから外部にはみ出すことができ、ゲル状樹脂6の体積膨張による電力用半導体装置100の破損を防止できる。
次に、図2を参照しながら、本実施の形態にかかる電力用半導体装置100の製造方法について説明する。電力用半導体装置100の製造方法は、以下の工程1〜5を含む。
工程1:図2(a)に示すように、例えば銅からなる、略矩形のベース板1を準備する。
工程2:図2(b)に示すように、ベース板1の上に、はんだ(図示せず)を用いて、例えば窒化アルミニウムからなる絶縁基板2を固定する。絶縁基板2の上には、はんだ(図示せず)により、IGBT、FET、ダイオード等の電力用半導体素子3を固定する。更に、アルミニウム等のボンディングワイヤ4により、電力用半導体素子3と絶縁基板2上に設けられた回路配線(図示せず)とを接続する。
工程3:図2(c)に示すように、ベース1の上には、電力用半導体素子4を囲むように、例えばPPSからなるケース5を固定する。固定には、例えばシリコーン系接着剤(東芝シリコン社製「RTVシリコーン」)を用いる。ケース5は筒状体であり、蓋部7と嵌合する凹部5aが内壁に設けられている。
工程4:図2(d)に示すように、ケース5に蓋部7を取り付ける。具体的には、ケース5の内壁に設けられた凹部5aと、蓋部7の周囲に設けられた凸部7aとを嵌合させて、ケース5に蓋部7を取り付ける。
なお、凹部5aや凸部7aを用いる代わりに、例えばシリコーン系接着剤(東芝シリコン社製「RTVシリコーン」)で両者を接着しても良い。この場合、後述する液状樹脂の硬化工程(約125℃)で同時に接着剤も硬化させることができる。
工程5:図2(e)に示すように、蓋部7に設けられた開口部7bから、例えばシリコーン樹脂等の液状樹脂を注入する。好適には、蓋部7に設けられた複数の開口部7bのうち、一の開口部7bから空気を排出しつつ、他の開口部7bから液状樹脂を注入する。
液状樹脂は、絶縁基板2、電力用半導体素子3、およびボンディングワイヤ4を封止し、上面が蓋部7の裏面に接するまで注入する。
続いて、液状樹脂を例えば125℃に加熱し、硬化させて、ゲル状樹脂6とする。ケース5と蓋部7とを接着剤で固定する場合は、かかる工程で接着剤も同時に硬化する。
以上の工程で、本実施の形態にかかる電力用半導体装置100が完成する。
本実施の形態にかかる電力用半導体装置である。 本実施の形態にかかる電力用半導体装置の製造工程の断面図である。
符号の説明
1 ベース板、2 絶縁基板、3 電力用半導体素子、4 ボンディングワイヤ、5 ケース、5a 凹部、6 ゲル状樹脂、7 蓋部、7a 凸部、7b 開口部、100 電力用半導体装置。

Claims (9)

  1. ベース板と、
    該ベース板上に載置された電力用半導体素子と、
    該電力用半導体素子を囲むように、該ベース板に固定されたケースと、
    該電力用半導体素子を覆うように、該ケース内に充填されたゲル状樹脂と、
    該ゲル状樹脂の上面に密着して配置され、かつ該ケースに固定された蓋部とを含み、
    該蓋部が、膨張した該ゲル状樹脂がはみ出す開口部を備えたことを特徴とする電力用半導体装置。
  2. 上記開口部の開口面積が、上記ケース内部の水平断面積の10%以下であることを特徴とする請求項1に記載の電力用半導体装置。
  3. 上記開口部が、上記ケースの内壁と上記蓋部の周囲との間に設けられたことを特徴とする請求項1に記載の電力用半導体装置。
  4. 上記ケースの内壁に設けられた凹部と、上記蓋部の周囲に設けられた凸部とが嵌合して、該ケースに該蓋部を固定したことを特徴とする請求項1に記載の電力用半導体装置。
  5. 上記ケースと上記蓋部とを、接着剤で固着したことを特徴とする請求項1に記載の電力用半導体装置。
  6. 上記ケースと上記蓋部とが、同一材料からなることを特徴とする請求項1に記載の電力用半導体装置。
  7. ベース板を準備する工程と、
    該ベース板上に、電力用半導体素子を載置する工程と、
    該電力用半導体素子を囲むように、該ベース板にケースを固定する工程と、
    該ケースに、開口部を備えた蓋部を固定する工程と、
    該蓋部に接するまで該開口部から液状樹脂を注入する注入工程後に、該液状樹脂を硬化させてゲル状樹脂とする硬化工程とを含むことを特徴とする電力用半導体装置の製造方法。
  8. 上記注入工程が、上記蓋部の備える複数の上記開口部のうち、一の開口部から空気を排出しつつ、他の開口部から上記液状樹脂を注入する工程を含むことを特徴とする請求項7に記載の電力用半導体装置の製造方法。
  9. 上記硬化工程が、上記液状樹脂を硬化させて上記ゲル状樹脂とする温度で、上記ケースに上記蓋部を固定した接着剤を同時に硬化させる工程を含むことを特徴とする請求項7に記載の電力用半導体装置の製造方法。

JP2004328374A 2004-11-12 2004-11-12 電力用半導体装置およびその製造方法 Pending JP2006140310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328374A JP2006140310A (ja) 2004-11-12 2004-11-12 電力用半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328374A JP2006140310A (ja) 2004-11-12 2004-11-12 電力用半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006140310A true JP2006140310A (ja) 2006-06-01

Family

ID=36620929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328374A Pending JP2006140310A (ja) 2004-11-12 2004-11-12 電力用半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006140310A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138964A (ja) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138964A (ja) * 2009-12-28 2011-07-14 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
US6614123B2 (en) Plastic ball grid array package with integral heatsink
JP2019016689A (ja) 電子制御装置及び同製造方法
JP6848802B2 (ja) 半導体装置
JP2867753B2 (ja) 半導体装置
JP6676079B2 (ja) 半導体装置およびその製造方法
WO2017082122A1 (ja) パワーモジュール
JP2015220238A (ja) パワー半導体モジュール及びその製造方法
US7868430B2 (en) Semiconductor device
JP2006140310A (ja) 電力用半導体装置およびその製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP4994025B2 (ja) 樹脂封止型電子機器
JP2007073782A (ja) 大電力用半導体装置
JP6171631B2 (ja) 電子装置の製造方法
JP3191112U (ja) 半導体装置及び半導体装置用ケース
JP2526183B2 (ja) 電力用半導体モジュ―ル
JP2004506317A (ja) 電気コンポーネントおよび該電気コンポーネントを作製する方法
JPH09191064A (ja) 樹脂封止型パワーモジュール装置およびその製法
JPH04350957A (ja) 電力用半導体モジュール
JP2621722B2 (ja) 半導体装置
EP4270469A1 (en) Power semiconductor module
JPS6164144A (ja) 半導体装置
JPH0682763B2 (ja) 半導体装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JP2003297979A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106