Nothing Special   »   [go: up one dir, main page]

JP2006085489A - Coordinate detecting device - Google Patents

Coordinate detecting device Download PDF

Info

Publication number
JP2006085489A
JP2006085489A JP2004270332A JP2004270332A JP2006085489A JP 2006085489 A JP2006085489 A JP 2006085489A JP 2004270332 A JP2004270332 A JP 2004270332A JP 2004270332 A JP2004270332 A JP 2004270332A JP 2006085489 A JP2006085489 A JP 2006085489A
Authority
JP
Japan
Prior art keywords
coordinate detection
gate line
circuit
closed loop
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004270332A
Other languages
Japanese (ja)
Inventor
Noriyuki Shikina
紀之 識名
Hideo Mori
秀雄 森
Hideki Yoshinaga
秀樹 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004270332A priority Critical patent/JP2006085489A/en
Publication of JP2006085489A publication Critical patent/JP2006085489A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a coordinate detecting device speeding up a coordinate detecting rate. <P>SOLUTION: A coordinate detecting means 30 detects coordinates on a display panel indicated by a position indicator 210 by induced electromotive force generated in a first closed loop circuit and a second closed loop circuit. The coordinates are detected by the coordinate detecting means 30 by successively driving the first and second closed loop circuits in a coordinate detecting period, and an image rewriting period is shortened by rewriting only a picture element corresponding to the detected coordinates in an image rewriting period. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、座標検出装置に関し、マトリクス型の表示パネルを用いたものに関する。   The present invention relates to a coordinate detection apparatus, and relates to a coordinate detection apparatus using a matrix type display panel.

従来、マトリクス型の表示パネルに向けて位置指示器から電磁波を放出し、この電磁波によって生じる誘導起電力により位置指示器の位置(座標)を検出するようにしたものがある。そして、このような座標検出装置としては、マトリクス型の表示パネルのゲート線及びソース線を、表示用の駆動線と座標検出用の駆動線とに共用する表示一体型の座標検出装置がある(特許文献1参照。)。   Conventionally, an electromagnetic wave is emitted from a position indicator toward a matrix type display panel, and a position (coordinate) of the position indicator is detected by an induced electromotive force generated by the electromagnetic wave. As such a coordinate detection device, there is a display-integrated coordinate detection device in which gate lines and source lines of a matrix type display panel are shared by a display drive line and a coordinate detection drive line ( (See Patent Document 1).

図11は、このような従来の座標検出装置の構成を説明するための図であり、図11において、111はアクティブマトリクス型の液晶パネル112を有する電磁誘導方式の座標検出装置である。   FIG. 11 is a diagram for explaining the configuration of such a conventional coordinate detection apparatus. In FIG. 11, reference numeral 111 denotes an electromagnetic induction type coordinate detection apparatus having an active matrix type liquid crystal panel 112.

ここで、このマトリクス型の表示パネルである液晶パネル112は、互いに直交するよう配置された複数のゲート線G1〜Gn及び複数のソース線S1〜Smを有しており、これらのゲート線G1〜Gn及びソース線S1〜Smは、液晶パネル112を構成する不図示の一対の基板の一方の基板であるアクティブマトリクス基板上に形成されている。   Here, the liquid crystal panel 112 which is a matrix type display panel has a plurality of gate lines G1 to Gn and a plurality of source lines S1 to Sm arranged so as to be orthogonal to each other. Gn and source lines S1 to Sm are formed on an active matrix substrate which is one of a pair of substrates (not shown) constituting the liquid crystal panel 112.

さらに、この基板上のゲート線G1〜Gn及びソース線S1〜Smの交点部分には、画素を構成するTFT等のスイッチ素子(以下、表示用スイッチ素子ともいう。)112aが設けられていて、それぞれスイッチ素子(TFT)112aのゲートがゲート線G1〜Gnに接続され、スイッチ素子(TFT)112aのソースがソース線S1〜Smに接続されている。   Further, a switching element (hereinafter also referred to as a display switching element) 112a such as a TFT constituting the pixel is provided at the intersection of the gate lines G1 to Gn and the source lines S1 to Sm on the substrate. The gates of the switch elements (TFT) 112a are respectively connected to the gate lines G1 to Gn, and the sources of the switch elements (TFT) 112a are connected to the source lines S1 to Sm.

また、この表示用スイッチ素子112aのドレインは、不図示の画素電極などに接続されており、この画素電極と、上記一対の基板の他方の基板である対向基板上に設けられている共通電極との間には、容量112bが形成されている。   Further, the drain of the display switch element 112a is connected to a pixel electrode (not shown) or the like, and the pixel electrode and a common electrode provided on a counter substrate which is the other substrate of the pair of substrates. Between them, a capacitor 112b is formed.

また、座標検出装置111は、走査信号に対応した駆動信号をゲート線G1〜Gnに供給するゲート線駆動回路113と、表示データに対応した駆動信号をソース線S1〜Smに供給するソース線駆動回路114とを有しており、これらゲート線駆動回路113及びソース線駆動回路114によりゲート線G1〜Gn及びソース線S1〜Smが所要のタイミングで駆動されることにより、液晶パネル112上で画像表示が行われるようになっている。   The coordinate detection device 111 also includes a gate line driving circuit 113 that supplies a driving signal corresponding to the scanning signal to the gate lines G1 to Gn, and a source line driving that supplies a driving signal corresponding to the display data to the source lines S1 to Sm. The gate lines G1 to Gn and the source lines S1 to Sm are driven at a required timing by the gate line driving circuit 113 and the source line driving circuit 114, so that an image is displayed on the liquid crystal panel 112. Display is done.

さらに、この座標検出装置111は、複数のゲート線G1〜Gnのうちの所定間隔を隔てて位置する2つのゲート線を含む第1閉ループ回路を、液晶パネル112の一端側から他端側までゲート線G1〜Gnに沿って順次形成する第1閉ループ形成手段と、複数のソース線S1〜Smのうちの所定間隔を隔てて位置する2つのソース線を含む第2閉ループ回路を、ソース線S1〜Snに沿って順次形成する第2閉ループ形成手段とを有している。   Further, the coordinate detection device 111 gates a first closed loop circuit including two gate lines positioned at a predetermined interval among the plurality of gate lines G1 to Gn from one end side to the other end side of the liquid crystal panel 112. A first closed loop forming unit that sequentially forms along the lines G1 to Gn and a second closed loop circuit including two source lines located at a predetermined interval among the plurality of source lines S1 to Sm Second closed loop forming means for sequentially forming along Sn.

ここで、この第1閉ループ形成手段は、所定間隔を隔てて位置する2つのゲート線の一端側(ゲート線駆動回路側)を順次増幅回路117に接続するゲート線電流検出回路115と、ゲート線G1〜Gnの他端側(ゲート線駆動回路113と反対側)を共通接続するゲート線用スイッチ回路119とから構成されている。   Here, the first closed loop forming means includes a gate line current detection circuit 115 that sequentially connects one end side (gate line driving circuit side) of two gate lines positioned at a predetermined interval to the amplifier circuit 117, and a gate line. A gate line switch circuit 119 that commonly connects the other end sides of G1 to Gn (the side opposite to the gate line driving circuit 113).

また、第2閉ループ形成手段は、所定間隔を隔てて位置する2つのソース線の一端側(ソース線駆動回路側)を順次増幅回路118に接続するソース線電流検出回路116と、ソース線S1〜Smの他端側(ソース線駆動回路114と反対側)を共通接続するソース線用スイッチ回路1110とから構成されている。   The second closed loop forming means includes a source line current detection circuit 116 that sequentially connects one end side (source line drive circuit side) of two source lines positioned at a predetermined interval to the amplifier circuit 118, and source lines S1 to S1. It is composed of a source line switch circuit 1110 that commonly connects the other end side of Sm (the side opposite to the source line drive circuit 114).

なお、ゲート線駆動回路113とゲート線電流検出回路115は、回路構成上共有できる部分があり、このため同一IC、即ちゲート線用回路1111に形成されている。また、ソース線駆動回路114とソース線電流検出回路116も、回路構成上共有できる部分があり、このため同一IC、即ちソース線用回路1112に形成されている。また、増幅回路117,118は、それぞれゲート線G1〜Gn及びソース線S1〜Smを含む閉ループ回路に直列に挿入される不図示の抵抗素子を流れる電流を増幅する構成となっている。   Note that the gate line driver circuit 113 and the gate line current detection circuit 115 have a portion that can be shared in terms of circuit configuration, and thus are formed in the same IC, that is, the gate line circuit 1111. Further, the source line driver circuit 114 and the source line current detection circuit 116 also have a portion that can be shared in terms of circuit configuration, and thus are formed in the same IC, that is, the source line circuit 1112. The amplifier circuits 117 and 118 are configured to amplify a current flowing through a resistance element (not shown) inserted in series in a closed loop circuit including the gate lines G1 to Gn and the source lines S1 to Sm, respectively.

ゲート線用スイッチ回路119は、液晶パネル112を構成するアクティブマトリックス基板のゲート線他端側部分上に形成された、電界効果型トランジスタなどの複数のスイッチ素子(以下、結線用スイッチ素子ともいう)119aからなり、各スイッチ素子(トランジスタ)119aのゲートには、スイッチ素子を開閉制御する制御信号GDETが入力されるようになっている。   The gate line switch circuit 119 includes a plurality of switch elements such as field effect transistors (hereinafter also referred to as connection switch elements) formed on the other end portion of the gate line of the active matrix substrate constituting the liquid crystal panel 112. The control signal GDET for controlling opening / closing of the switch element is input to the gate of each switch element (transistor) 119a.

また、同様にソース線用スイッチ回路1110は、液晶パネル112を構成するアクティブマトリックス基板のソース線他端側部分上に形成された、電界効果型トランジスタなどの複数のスイッチ素子(以下、結線用スイッチ素子ともいう。)1110aからなり、各スイッチ素子(トランジスタ)1110aのゲートには、スイッチ素子を開閉制御する制御信号SDETが入力されるようになっている。   Similarly, the source line switch circuit 1110 includes a plurality of switch elements (hereinafter referred to as connection switches) formed on the other end portion of the source line of the active matrix substrate constituting the liquid crystal panel 112, such as field effect transistors. It is also referred to as an element.) 1110a, and a control signal SDET for controlling opening / closing of the switch element is input to the gate of each switch element (transistor) 1110a.

なお、図11において、1114は、先端から電磁波を放出して液晶パネル上での位置を指示する位置指示ペンであり、このように電磁波が放出されると第1及び第2閉ループ回路に誘導電流が発生するようになっている。また、1113は、位置指示ペン1114により指示された液晶パネル上での位置(座標)を検出する座標検出回路であり、この座標検出回路1113は、位置指示ペン1114から放出された電磁波により第1及び第2閉ループ回路に誘導される起電力の波形に基づいて、位置指示ペン1114の座標を検出するようになっている。なお、この座標検出回路1113は、各増幅回路117,118からの出力Yk,Xkを受け、この出力Yk,Xkに基づいて位置指示ペン1114により指示された位置の座標を算出するようになっている。   In FIG. 11, reference numeral 1114 denotes a position indicating pen that emits an electromagnetic wave from the tip to indicate a position on the liquid crystal panel. When the electromagnetic wave is thus emitted, an induced current is supplied to the first and second closed loop circuits. Is supposed to occur. Reference numeral 1113 denotes a coordinate detection circuit that detects a position (coordinates) on the liquid crystal panel instructed by the position pointing pen 1114. The coordinate detection circuit 1113 receives the first electromagnetic wave emitted from the position pointing pen 1114. The coordinates of the position pointing pen 1114 are detected based on the electromotive force waveform induced in the second closed loop circuit. The coordinate detection circuit 1113 receives the outputs Yk and Xk from the amplifier circuits 117 and 118, and calculates the coordinates of the position designated by the position pointing pen 1114 based on the outputs Yk and Xk. Yes.

ところで、このような構成の座標検出装置111では、1フレーム期間における液晶パネル112上で画像表示が行われる表示期間と、1フレーム期間における座標検出期間を有している。   By the way, the coordinate detection apparatus 111 having such a configuration has a display period in which an image is displayed on the liquid crystal panel 112 in one frame period and a coordinate detection period in one frame period.

そして、1フレーム期間における液晶パネル112上で画像表示が行われる表示期間中には、各スイッチ回路119,1110のスイッチ素子119a,1110aをオフ状態とし、各ゲート線G1〜Gn及びソース線S1〜Smに表示のための駆動信号を供給するようにしている。   During the display period in which image display is performed on the liquid crystal panel 112 in one frame period, the switch elements 119a and 1110a of the switch circuits 119 and 1110 are turned off, and the gate lines G1 to Gn and source lines S1 to S1 are turned off. A drive signal for display is supplied to Sm.

また、1フレーム期間における座標検出期間には、スイッチ回路119,1110のスイッチ素子119a,1110aをオン状態とし、ゲート線電流検出回路115及びソース線電流検出回路116により、ゲート線G1〜Gnを含む第1閉ループ回路及びソース線S1〜Smを含む第2閉ループ回路を形成する。具体的には、座標検出期間のX信号検出期間には、ゲート線G1〜Gnを含む第1閉ループ回路を上記のように順次形成し、座標検出期間のY信号検出期間にはソース線S1〜Smを含む第2閉ループ回路を上記のように順次形成する。   In the coordinate detection period in one frame period, the switch elements 119a and 1110a of the switch circuits 119 and 1110 are turned on, and the gate line current detection circuit 115 and the source line current detection circuit 116 include the gate lines G1 to Gn. A second closed loop circuit including the first closed loop circuit and the source lines S1 to Sm is formed. Specifically, in the X signal detection period of the coordinate detection period, the first closed loop circuit including the gate lines G1 to Gn is sequentially formed as described above, and in the Y signal detection period of the coordinate detection period, the source lines S1 to S1 are formed. The second closed loop circuit including Sm is sequentially formed as described above.

この状態のとき、使用者が位置指示ペン1114で液晶パネル112上のある部分を指示するよう、その先端を液晶パネル112に近接して位置させると、位置指示ペン1114から放出される電磁波により、ゲート線G1〜Gnの第1閉ループ回路及びソース線S1〜Smの第2閉ループ回路に高周波の誘導電流が発生する。   In this state, when the user positions the tip close to the liquid crystal panel 112 so that the user designates a certain part on the liquid crystal panel 112 with the position pointing pen 1114, the electromagnetic waves emitted from the position pointing pen 1114 A high-frequency induced current is generated in the first closed loop circuit of the gate lines G1 to Gn and the second closed loop circuit of the source lines S1 to Sm.

そして、この誘導電流は、ゲート線電流検出回路115及びソース線電流検出回路116を介して液晶パネル外部に取り出され、増幅回路117,118で増幅されて座標検出回路1113に入力される。ここで、ゲート線G1〜Gnの第1閉ループ回路は、座標検出期間のY信号検出期間に順次ゲート線G1〜Gnの配置方向に移動するよう形成され、またソース線S1〜Smの第2閉ループ回路は、座標検出期間のX信号検出期間に順次Y方向に移動するよう形成される。   The induced current is extracted outside the liquid crystal panel via the gate line current detection circuit 115 and the source line current detection circuit 116, amplified by the amplification circuits 117 and 118, and input to the coordinate detection circuit 1113. Here, the first closed loop circuit of the gate lines G1 to Gn is formed so as to move sequentially in the arrangement direction of the gate lines G1 to Gn during the Y signal detection period of the coordinate detection period, and the second closed loop of the source lines S1 to Sm. The circuit is formed to sequentially move in the Y direction during the X signal detection period of the coordinate detection period.

この結果、座標検出回路1113には、液晶パネルの個々の位置における第1及び第2閉ループ回路に誘導された誘導電流が供給されることとなり、この誘導電流がピークになるタイミングから、位置指示ペン1114により指示された液晶パネル上での位置のY座標及びX座標を算出するようになっている。   As a result, the induced current induced in the first and second closed loop circuits at the individual positions of the liquid crystal panel is supplied to the coordinate detection circuit 1113, and the position indicating pen is started from the timing when the induced current reaches its peak. The Y coordinate and X coordinate of the position on the liquid crystal panel designated by 1114 are calculated.

特開平10−49301号公報JP-A-10-49301

ところで、このようなゲート線及びソース線を表示用の駆動線と座標検出用の駆動線とに共用する従来の表示一体型の座標検出装置において、座標検出に電磁誘導方式を用いる場合、座標検出時は閉ループ回路を形成しなければならないため、通常の表示用の駆動を行うことができない。   By the way, in the conventional display-integrated coordinate detection apparatus that uses such a gate line and a source line as a display drive line and a coordinate detection drive line, when the electromagnetic induction method is used for coordinate detection, coordinate detection is performed. In some cases, a closed loop circuit must be formed, so that normal display driving cannot be performed.

このため、1フレームの間には表示期間と座標検出期間が存在するようになる。ここで、従来は表示のブランキング期間(後述する図1参照)などを利用して座標検出を行っていたが、このようにした場合は、座標の検出レートは、表示パネルのフレームレートに依存するものとなる。   For this reason, a display period and a coordinate detection period exist between one frame. Here, in the past, coordinate detection was performed using a display blanking period (see FIG. 1 described later), but in this case, the coordinate detection rate depends on the frame rate of the display panel. To be.

このためにフレームレートの遅い表示パネルでは、ペン入力などの所作に対して表示パネルへの出力が遅く、ストレスを感じるものとなってしまう。また一般的な表示パネル(フレームレート60Hz)であっても、高精度のペン入力が必要とされる場合には、座標の検出レートは要求を満たさないことがある。   For this reason, in a display panel with a low frame rate, output to the display panel is slow with respect to operations such as pen input, and the user feels stress. Even in a general display panel (frame rate 60 Hz), the coordinate detection rate may not satisfy the requirement when highly accurate pen input is required.

そこで、本発明は、このような現状に鑑みてなされたものであり、座標検出レートを高速化することのできる座標検出装置を提供することを目的とするものである。   Therefore, the present invention has been made in view of such a current situation, and an object of the present invention is to provide a coordinate detection apparatus capable of increasing the coordinate detection rate.

本発明は、互いに直交するよう配置されたゲート線とソース線との交差位置に画素を具備したマトリクス型の表示パネルと、前記ゲート線を順次複数選択して第1閉ループ回路を形成する第1スイッチング回路と、前記ソース線を順次複数選択して第2閉ループ回路を形成する第2スイッチング回路と、前記表示パネル上の位置を指示すると共に、前記第1閉ループ回路及び第2閉ループ回路に誘導電流が発生するよう電磁波を放出する位置指示器と、前記第1閉ループ回路及び第2閉ループ回路に発生する誘導起電力より前記位置指示器により指示された前記表示パネル上の座標を検出する座標検出手段とを備える座標検出装置において、画像書換え期間と座標検出期間を有し、前記座標検出期間には、前記第1及び第2閉ループ回路を順次駆動して前記座標検出手段により座標検出を行うと共に、前記画像書換え期間には前記検出された座標に対応する前記画素のみ書き換えを行うことを特徴とするものである。   According to the present invention, a matrix type display panel having pixels at intersections between gate lines and source lines arranged so as to be orthogonal to each other, and a plurality of the gate lines are sequentially selected to form a first closed loop circuit. A switching circuit; a second switching circuit that sequentially selects a plurality of the source lines to form a second closed loop circuit; and a position on the display panel, and an induced current in the first closed loop circuit and the second closed loop circuit A position indicator that emits an electromagnetic wave so as to generate, and coordinate detection means for detecting coordinates on the display panel indicated by the position indicator from induced electromotive forces generated in the first closed loop circuit and the second closed loop circuit A coordinate detection apparatus having an image rewriting period and a coordinate detection period, wherein the first and second closed loop circuits are sequentially operated in the coordinate detection period. Performs coordinate detection by the drive to the coordinate detecting means, wherein the image rewriting period is characterized in that rewriting only the pixels corresponding to the detected coordinates.

本発明のように、座標検出期間には座標検出手段により座標検出を行い、画像書換え期間には検出された座標に対応する画素のみ書き換えを行うようにして画像書換え期間を短縮化することにより、座標検出のレートを高速化することができる。   As in the present invention, by performing coordinate detection by the coordinate detection means during the coordinate detection period and rewriting only the pixels corresponding to the detected coordinates during the image rewrite period, the image rewrite period is shortened, The rate of coordinate detection can be increased.

以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。   The best mode for carrying out the present invention will be described below in detail with reference to the drawings.

図2は、本発明の第1の実施の形態に係る座標検出装置の構成を示す概念図であり、図2において、2は表示パネル21を有する電磁誘導方式の表示パネル一体型の座標検出装置である。ここで、表示パネル21は、アクティブマトリックス基板に、表示素子として電気泳動型表示素子22(メモリー性を有する)を具備している電気泳動表示パネルであり、互いに直交するように配置された複数のゲート線G1〜Gn及び複数のソース線S1〜Smを有している。   FIG. 2 is a conceptual diagram showing the configuration of the coordinate detection apparatus according to the first embodiment of the present invention. In FIG. 2, reference numeral 2 denotes an electromagnetic induction display panel integrated coordinate detection apparatus having a display panel 21. It is. Here, the display panel 21 is an electrophoretic display panel having an electrophoretic display element 22 (having a memory property) as a display element on an active matrix substrate, and a plurality of display panels 21 arranged orthogonal to each other. It has gate lines G1 to Gn and a plurality of source lines S1 to Sm.

なお、これらのゲート線G1〜Gn及びソース線S1〜Smの交点部分には、TFT素子23と電気泳動型表示素子22が具備されており、それぞれのTFT素子23のゲートに対してゲート線G1〜Gnが、またTFT素子23のソースに対してソース線S1〜Smが、さらにドレインに対して電気泳動型表示素子22の駆動電極が接続されている。   A TFT element 23 and an electrophoretic display element 22 are provided at the intersections of the gate lines G1 to Gn and the source lines S1 to Sm, and the gate line G1 is connected to the gate of each TFT element 23. To Gn, the source lines S1 to Sm are connected to the source of the TFT element 23, and the drive electrode of the electrophoretic display element 22 is connected to the drain.

また、この座標検出装置2は、走査信号に対応した駆動信号をゲート線G1〜Gnに供給するゲート線駆動回路24と、表示画像情報に対応した駆動信号をソース線S1〜Smに供給するソース線駆動回路25とを具備しており、ゲート線駆動回路24及びソース線駆動回路25が所望のタイミングで駆動されることにより、表示パネル21上で画像表示が行われる。   The coordinate detection apparatus 2 also includes a gate line driving circuit 24 that supplies driving signals corresponding to the scanning signals to the gate lines G1 to Gn, and a source that supplies driving signals corresponding to the display image information to the source lines S1 to Sm. The line drive circuit 25 is provided, and the gate line drive circuit 24 and the source line drive circuit 25 are driven at a desired timing, whereby an image is displayed on the display panel 21.

ここで、このゲート線駆動回路24は、図3(一般的な信号線は省略)に示すように、G_ALL信号によって全てのゲート線G1〜Gnを短絡する機能を有している。また、その短絡したゲート線G1〜GnをSWzによりフローティング状態にする機能を有している。なお、ソース線駆動回路25も、同様に全てのソース線S1〜Smを短絡する機能を有しており、さらにその短絡したソース線S1〜Smをフローティング状態にする機能を有している。   Here, the gate line driving circuit 24 has a function of short-circuiting all the gate lines G1 to Gn by the G_ALL signal, as shown in FIG. 3 (general signal lines are omitted). In addition, the shorted gate lines G1 to Gn have a function of making the floating state by SWz. Similarly, the source line driving circuit 25 has a function of short-circuiting all the source lines S1 to Sm, and further has a function of bringing the shorted source lines S1 to Sm into a floating state.

また、座標検出装置2は、図2に示すようにゲート線駆動回路24の反対端でゲート線G1〜Gnに接続する第1スイッチング回路26と、ソース線駆動回路25の反対端でソース線S1〜Smに接続する第2スイッチング回路27を具備している。   Further, as shown in FIG. 2, the coordinate detection apparatus 2 includes a first switching circuit 26 connected to the gate lines G1 to Gn at the opposite end of the gate line drive circuit 24, and a source line S1 at the opposite end of the source line drive circuit 25. To Sm, the second switching circuit 27 is provided.

図4は、第1スイッチング回路26を示す図であり、図4に示すように、ゲート線G1、G2、・・、Giに対し、スイッチSWa1、SWa2、・・、SWaiが接続しており、ゲート線Gi+1、Gi+2、・・、Gnに対し、スイッチSWb1、SWb2、・・SWbiが接続している。   4 shows the first switching circuit 26. As shown in FIG. 4, the switches SWa1, SWa2,..., SWai are connected to the gate lines G1, G2,. The switches SWb1, SWb2,... SWbi are connected to the gate lines Gi + 1, Gi + 2,.

そして、1フレーム期間における座標検出期間には、選択信号SELにより複数のスイッチSWa1〜SWbiのうち、まず例えばSWa1とSWb1がONとなって出力段に接続する。そして、このように第1スイッチング回路26でゲート線G1とゲート線Gi+1を選択すると共に、ゲート線駆動回路24で全てのゲート線G1〜Gnを短絡することで、ゲート線G1とゲート線Gi+1とを用いて第1閉ループ回路が形成される。   In the coordinate detection period in one frame period, for example, among the plurality of switches SWa1 to SWbi, first, for example, SWa1 and SWb1 are turned on and connected to the output stage by the selection signal SEL. Then, the gate line G1 and the gate line Gi + 1 are selected by the first switching circuit 26 as described above, and all the gate lines G1 to Gn are short-circuited by the gate line driving circuit 24, whereby the gate line G1 and the gate line Gi + 1 are Is used to form a first closed loop circuit.

なお、このようなゲート線G1とゲート線Gi+1による第1閉ループ回路の一端は、ゲート線ループ用の電流検出回路28に接続しており、この第1閉ループ回路の他端は一定電圧点Vgに接続している。ここで、本実施の形態において、第1閉ループ回路に接続する一定電圧点の電圧は、TFT素子23のOFF電圧である。   Note that one end of the first closed loop circuit by the gate line G1 and the gate line Gi + 1 is connected to the current detection circuit 28 for the gate line loop, and the other end of the first closed loop circuit is at the constant voltage point Vg. Connected. Here, in the present embodiment, the voltage at the constant voltage point connected to the first closed loop circuit is the OFF voltage of the TFT element 23.

一方、ソース線S1〜Snについても、同様に第2スイッチング回路27のスイッチングにより閉ループ回路を形成すると共に、ソース線S1〜Snによる第2閉ループ回路の一端は、図2に示すソース線ループ用の電流検出回路29に接続しており、他端は一定電圧点に接続している。なお、第2閉ループ回路に接続する一定電圧点の電圧は、0Vである。   On the other hand, for the source lines S1 to Sn, a closed loop circuit is similarly formed by switching of the second switching circuit 27, and one end of the second closed loop circuit by the source lines S1 to Sn is used for the source line loop shown in FIG. The other end is connected to a constant voltage point. Note that the voltage at a constant voltage point connected to the second closed loop circuit is 0V.

ところで、図2において、210は表示パネル上での位置を指示する位置指示器であり、この位置指示器210は、第1及び第2閉ループ回路に対し誘導電流が発生するようその一端部から電磁波を放出する構成となっている。なお、本実施の形態において、この位置指示器210は、電磁波を受信して電荷を蓄え、かつ電荷を用いて電磁波を送信することができるようコイルとコンデンサによる共振回路を内蔵している。   In FIG. 2, reference numeral 210 denotes a position indicator for indicating a position on the display panel. The position indicator 210 is an electromagnetic wave from one end of the first and second closed loop circuits so that an induced current is generated. It is the structure which discharges. In the present embodiment, the position indicator 210 includes a resonance circuit including a coil and a capacitor so that the electromagnetic wave can be received and stored, and the electromagnetic wave can be transmitted using the charge.

また、30は、位置指示器210により指示された表示パネル上の座標を検出する座標検出手段である座標検出回路であり、位置指示器210により表示パネル上の位置が指示された場合、座標検出装置2は、この座標検出回路30からの座標情報に基づいて表示パネル上の位置に対応する画面を書き換えるようにしている。   Reference numeral 30 denotes a coordinate detection circuit that is a coordinate detection means for detecting coordinates on the display panel instructed by the position indicator 210. When the position on the display panel is instructed by the position indicator 210, coordinate detection is performed. The device 2 rewrites the screen corresponding to the position on the display panel based on the coordinate information from the coordinate detection circuit 30.

また、メモリー性を有した電気泳動型表示素子22は、図5に示すように、一対の基板50A,50Bと、一方の基板50Bに設けられ、TFT素子23のドレインに接続する駆動電極51、全画素共通で駆動する共通電極52、正に帯電した黒色帯電泳動粒子53、媒質である液体と複数の帯電泳動粒子53とを含む分散液54、絶縁性反射層55を備えている。   Further, as shown in FIG. 5, the electrophoretic display element 22 having a memory property is provided on a pair of substrates 50A and 50B and one substrate 50B, and a drive electrode 51 connected to the drain of the TFT element 23, A common electrode 52 that is driven in common for all pixels, a positively charged black charged electrophoretic particle 53, a dispersion liquid 54 that includes a medium and a plurality of charged electrophoretic particles 53, and an insulating reflective layer 55 are provided.

そして、共通電極52を接地し、駆動電極51に正電圧(+V1)を印加すると、黒色帯電粒子53は共通電極52付近に集まるようになって底面の反射層55が露出し、これにより白表示状態となる。逆に、駆動電極51に負電圧(−V1)を印加すると、黒色帯電粒子53は駆動電極51付近に集まるようになって底面の反射層55を覆った状態になり、これにより黒表示状態となる。なお、一旦、白状態及び黒状態になった画素は、上記電極間に0Vを印加しても状態はそのまま保持される。   When the common electrode 52 is grounded and a positive voltage (+ V1) is applied to the drive electrode 51, the black charged particles 53 gather near the common electrode 52 and the bottom reflective layer 55 is exposed, thereby displaying white. It becomes a state. On the other hand, when a negative voltage (−V1) is applied to the drive electrode 51, the black charged particles 53 gather near the drive electrode 51 and cover the reflective layer 55 on the bottom surface. Become. Note that the pixels once in the white state and the black state are maintained in the state even when 0 V is applied between the electrodes.

なお、本実施の形態では、説明の簡単化のために白黒2値表示のパネルを用いて説明を行う。また、電気泳動型表示素子22としては、一方の基板50Bに駆動電極51を設けたものを用いるが、一対の基板の少なくとも一方の基板に一対の電極を設けた基板を用いたもの、もしくは一対の各基板に電極を設けた基板を用いたものを使用しても良い。   In the present embodiment, the description will be made using a monochrome binary display panel in order to simplify the description. In addition, as the electrophoretic display element 22, a substrate provided with the drive electrode 51 on one substrate 50 </ b> B is used, but one using a substrate provided with a pair of electrodes on at least one of a pair of substrates, or a pair A substrate using an electrode provided on each substrate may be used.

次に、本実施の形態の動作について説明する。   Next, the operation of the present embodiment will be described.

本実施の形態における表示パネル21は、位置指示器210による位置指示を行わないモード(ペン入力OFF)と、位置指示器210により位置指示を行うモード(ペン入力ON)を有する。また、表示パネル全体の画像を書換えるのに要する時間は100msec(フレームレート:10Hz)である。   The display panel 21 in the present embodiment has a mode in which no position instruction is given by the position indicator 210 (pen input OFF) and a mode in which a position instruction is given by the position indicator 210 (pen input ON). The time required to rewrite the image on the entire display panel is 100 msec (frame rate: 10 Hz).

また、ペン入力OFFの場合には、図1の(a)に示すように画像書換え期間のみを有しており、ペン入力ONの場合には、図1の(b)に示すように座標検出期間と画像書換え期間を有している。以下では、ペン入力ONの際の動作について説明し、静止画の上にペン入力(座標検出結果)を上書きしていく工程を説明する。   When the pen input is OFF, only the image rewriting period is provided as shown in FIG. 1A, and when the pen input is ON, coordinate detection is performed as shown in FIG. It has a period and an image rewriting period. Hereinafter, an operation when the pen input is turned on will be described, and a process of overwriting the pen input (coordinate detection result) on the still image will be described.

まず、座標位置を検出する座標検出期間について説明する。   First, the coordinate detection period for detecting the coordinate position will be described.

座標検出期間になると、図3に示すようにゲート線駆動回路24(のG_ALL)によって全てのゲート線G1〜Gnの一端を短絡する。また同時に、図4に示すように第1スイッチング回路26において、選択信号SELに応じて、まずSWa1とSWb1がONになり、ゲート線G1がOUT1に、ゲート線Gi+1がOUT2に接続される。これにより、ゲート線G1とゲート線Gi+1によって、1番目の第1閉ループ回路が形成される。そして次タイミングにおいては、同様にして、ゲート線G2とゲート線Gi+2によって、2番目の第1閉ループ回路が形成される。このようにゲート線を用いて順次閉ループ回路を形成していき、表示全域を走査する。   In the coordinate detection period, as shown in FIG. 3, one end of all gate lines G1 to Gn is short-circuited by the gate line driving circuit 24 (G_ALL). At the same time, as shown in FIG. 4, in the first switching circuit 26, according to the selection signal SEL, SWa1 and SWb1 are first turned ON, the gate line G1 is connected to OUT1, and the gate line Gi + 1 is connected to OUT2. Thereby, the first first closed loop circuit is formed by the gate line G1 and the gate line Gi + 1. Similarly, at the next timing, the second first closed loop circuit is formed by the gate line G2 and the gate line Gi + 2. In this manner, a closed loop circuit is sequentially formed using the gate lines, and the entire display area is scanned.

ここで、このように第1閉ループ回路を順次走査していくと、図6に示すように、位置指示器210に近い閉ループLn−1,Ln、Ln+1には誘導電流が強く誘導される。そして、この誘導電流は、OUT1に繋がる電流検出回路28で検出される。なお、第1閉ループ回路を、1番目の第1閉ループ回路、2番目の第1閉ループ回路、・・、i番目の第1閉ループ回路というように順次走査すると、図7の(a)に示すように、ループ毎に電流値が変化する。   Here, when the first closed loop circuit is sequentially scanned in this way, an induced current is strongly induced in the closed loops Ln−1, Ln, Ln + 1 close to the position indicator 210 as shown in FIG. 6. This induced current is detected by a current detection circuit 28 connected to OUT1. When the first closed loop circuit is sequentially scanned such as the first first closed loop circuit, the second first closed loop circuit,..., The i th first closed loop circuit, as shown in FIG. In addition, the current value changes for each loop.

そして、この図7の(a)の包絡線は、図7の(b)に示すようになり、この図7の(b)において、最も出力信号が大きな座標が位置指示器210により指示された座標となる。なお、これらの出力は、座標検出回路30(図2参照)に入力され、座標検出回路30は、以上のことから位置指示器210が指示したY座標を検出することができる。   The envelope shown in FIG. 7A is as shown in FIG. 7B. In FIG. 7B, the position indicator 210 indicates the coordinate with the largest output signal. It becomes coordinates. These outputs are input to the coordinate detection circuit 30 (see FIG. 2), and the coordinate detection circuit 30 can detect the Y coordinate indicated by the position indicator 210 from the above.

以上のようにして、ゲート線を用いて位置指示器210のY座標を検出する。X座標についても、ソース線を同様に駆動して検出する。このようにして、位置指示器210の指示した座標(x、y)を検出する。   As described above, the Y coordinate of the position indicator 210 is detected using the gate line. The X coordinate is also detected by driving the source line in the same manner. In this way, the coordinates (x, y) indicated by the position indicator 210 are detected.

次に、画像を書換える画像書換え期間について説明する。なお、以下の画像書換え動作は、不図示の制御装置により制御される。   Next, an image rewriting period for rewriting an image will be described. The following image rewriting operation is controlled by a control device (not shown).

ここで、本実施の形態においては、表示素子としてメモリー性を有する電気泳動型表示素子22を用いているので、静止画の上に座標検出結果を上書きしていく工程においては、画像書換え期間において、上書きする画素のみ書換えるようにしている。   Here, in the present embodiment, since the electrophoretic display element 22 having a memory property is used as the display element, in the step of overwriting the coordinate detection result on the still image, the image rewriting period is performed. Only the pixels to be overwritten are rewritten.

画像書換え期間になると、不図示の制御装置により、まずゲート線駆動回路24による全ゲート線の短絡は解除される。また同時に第1スイッチング回路26においては、全てのスイッチがOFF状態となる。同様に、ソース線駆動回路25による全ソース線の短絡は解除され、同時に第2スイッチング回路27においては、全てのスイッチがOFF状態となる。   In the image rewriting period, a short circuit of all gate lines by the gate line driving circuit 24 is first released by a control device (not shown). At the same time, all switches in the first switching circuit 26 are turned off. Similarly, the short circuit of all the source lines by the source line driving circuit 25 is released, and all the switches in the second switching circuit 27 are turned off at the same time.

次に、制御装置は、前の座標検出期間において座標検出回路30により検出された座標(x、y)に対応する画素に書換え動作を行う。この場合、ゲート線駆動回路24より、座標(x、y)に対応するゲート線Gyに対しTFTのON電圧Vonが選択的に印加され、その他のゲート線G1〜Gnに対してはTFT素子23のOFF電圧Voffが印加される。   Next, the control device performs a rewrite operation on the pixel corresponding to the coordinate (x, y) detected by the coordinate detection circuit 30 in the previous coordinate detection period. In this case, the gate line drive circuit 24 selectively applies the TFT ON voltage Von to the gate line Gy corresponding to the coordinates (x, y), and the TFT elements 23 to the other gate lines G1 to Gn. OFF voltage Voff is applied.

そして、ソース線駆動回路25より、座標(x、y)に対応するソース線Gxに対し黒書き込み電圧V1が選択的に印加され、その他のソース線S1〜Snに対しては0Vを印加する。以上の動作により、座標(x、y)に対応する画素の書換えを行う。ここで、このように上書きする画素のみ書換えるようにすることにより、画像書換え期間において、全ゲート線を走査する必要がなくなる。   Then, the black write voltage V1 is selectively applied to the source line Gx corresponding to the coordinates (x, y) from the source line driving circuit 25, and 0 V is applied to the other source lines S1 to Sn. With the above operation, the pixel corresponding to the coordinates (x, y) is rewritten. Here, by rewriting only the pixels to be overwritten in this way, it is not necessary to scan all the gate lines in the image rewriting period.

そして、このように座標検出期間において座標を検出し、この後、画像書換え期間において検出座標に対応する画素を含むゲート線及びソース線を選択的に駆動し、画素のみを書換えるようにすることにより、図1の(b)に示すように、図1の(a)に示す座標検出期間のない場合に比べて、画像書換え期間を短縮することができ、座標検出のレートを高速化することができる。この結果、フレームレートの遅い表示パネルであってもストレスのないペン入力動作が可能となる。また、フレームレートの速い表示パネルであっても、さらに高精度のペン入力動作が可能となる。   In this way, coordinates are detected in the coordinate detection period, and thereafter, in the image rewriting period, gate lines and source lines including pixels corresponding to the detected coordinates are selectively driven to rewrite only the pixels. Thus, as shown in FIG. 1B, the image rewriting period can be shortened and the coordinate detection rate can be increased as compared with the case without the coordinate detection period shown in FIG. Can do. As a result, a pen input operation without stress can be performed even with a display panel having a low frame rate. In addition, even a display panel with a high frame rate can perform a pen input operation with higher accuracy.

次に、本発明の第2の実施の形態について説明する。   Next, a second embodiment of the present invention will be described.

図8は、本発明の第2の実施の形態に係る座標検出装置の構成を示す概念図であり、図8において、9は表示パネル91を有する電磁誘導方式の表示パネル一体型の座標検出装置である。ここで、表示パネル91は、既述した第1実施の形態の表示パネル91と同様に、互いに直交するように配置された複数のゲート線G1〜Gn及び複数のソース線S1〜Snを有している。   FIG. 8 is a conceptual diagram showing a configuration of a coordinate detection apparatus according to the second embodiment of the present invention. In FIG. 8, reference numeral 9 denotes an electromagnetic induction display panel integrated coordinate detection apparatus having a display panel 91. It is. Here, the display panel 91 has a plurality of gate lines G1 to Gn and a plurality of source lines S1 to Sn arranged so as to be orthogonal to each other, like the display panel 91 of the first embodiment described above. ing.

なお、これらのゲート線G1〜Gn及びソース線S1〜Smの交点部分には、TFT素子93と電気泳動型表示素子92が具備されており、それぞれのTFT素子93のゲートに対してゲート線G1〜Gnが、またTFT素子93のソースに対してソース線S1〜Smが、さらにドレインに対して電気泳動型表示素子92の駆動電極が接続されている。   A TFT element 93 and an electrophoretic display element 92 are provided at intersections of the gate lines G1 to Gn and the source lines S1 to Sm, and the gate line G1 is connected to the gate of each TFT element 93. To Gn, the source lines S1 to Sm are connected to the source of the TFT element 93, and the drive electrode of the electrophoretic display element 92 is connected to the drain.

また、この座標検出装置9は、走査信号に対応した駆動信号をゲート線G1〜Gnに供給する複数の副ゲート線駆動回路94a、94b、・・、94fから構成されるゲート線駆動回路94と、表示画像情報に対応した駆動信号をソース線S1〜Smに供給する複数の副ソース線駆動回路95a、95b、・・、95fから構成されるソース線駆動回路95とを具備している。   The coordinate detection device 9 includes a gate line drive circuit 94 including a plurality of sub gate line drive circuits 94a, 94b,..., 94f that supply drive signals corresponding to scanning signals to the gate lines G1 to Gn. And a source line driving circuit 95 including a plurality of sub source line driving circuits 95a, 95b,..., 95f for supplying driving signals corresponding to the display image information to the source lines S1 to Sm.

そして、これらゲート線駆動回路94の各副ゲート線駆動回路94a、94b、・・、94f及びソース線駆動回路95の各副ソース線駆動回路95a、95b、・・、95fが、不図示の制御装置によって所望のタイミングで選択的に駆動されることにより、表示パネル21上で画像表示が行われる。   The sub gate line drive circuits 94a, 94b,..., 94f of the gate line drive circuit 94 and the sub source line drive circuits 95a, 95b,. Images are displayed on the display panel 21 by being selectively driven at a desired timing by the apparatus.

なお、このようにゲート線駆動回路94を、本実施の形態においてはソース線駆動回路95においても、複数の副ゲート線駆動回路94a、94b、・・、94f及び副ソース線駆動回路95a、95b、・・、95fによって構成することにより、言い換えれば少なくともゲート線駆動回路94を複数の副ゲート線駆動回路94a、94b、・・、94fにより構成することにより、汎用的なゲート線駆動回路の使用が可能となる。   It should be noted that the gate line driving circuit 94 and the source line driving circuit 95 in this embodiment also have a plurality of sub gate line driving circuits 94a, 94b,... 94f and sub source line driving circuits 95a, 95b. ,..., 95f, in other words, at least the gate line driving circuit 94 includes a plurality of sub-gate line driving circuits 94a, 94b,. Is possible.

ここで、本実施の形態において、ゲート線駆動回路94は、図9に示すように、一般的なゲート線駆動回路とは異なりカスケード接続されておらず、各副ゲート線駆動回路94a、94b、・・、94fは、それぞれ独立して第1閉ループ回路の形成を開始するSTART信号を受ける配線となっている。また、このゲート線駆動回路94は、G_ALL1,2信号により全てのゲート線G1〜Gnを短絡する機能を有している。   Here, in the present embodiment, the gate line driving circuit 94 is not cascade-connected unlike the general gate line driving circuit, as shown in FIG. 9, and the sub-gate line driving circuits 94a, 94b, .., 94f are wirings for receiving the START signal for starting the formation of the first closed loop circuit independently of each other. The gate line driving circuit 94 has a function of short-circuiting all the gate lines G1 to Gn by G_ALL1, 2 signals.

一方、ソース線駆動回路95は一般的な接続となっている。なお、ソース線駆動回路95は、ゲート線駆動回路94と同様に、全てのソース線S1〜Smを短絡する機能を有している。   On the other hand, the source line driving circuit 95 has a general connection. Note that the source line driver circuit 95 has a function of short-circuiting all the source lines S1 to Sm, similarly to the gate line driver circuit 94.

また、座標検出装置9は、ゲート線駆動回路94の反対端でゲート線G1〜Gnに接続する第1スイッチング回路96と、ソース線駆動回路95の反対端でソース線S1〜Snに接続する第2スイッチング回路97を具備している。   The coordinate detection device 9 includes a first switching circuit 96 connected to the gate lines G1 to Gn at the opposite end of the gate line driving circuit 94, and a first switching circuit 96 connected to the source lines S1 to Sn at the opposite end of the source line driving circuit 95. 2 switching circuit 97 is provided.

なお、これら第1及び第2第1スイッチング回路96,97の内部構造は、既述した第1実施の形態の図4に示す第1及び第2スイッチング回路26,27と同様である。また、ゲート線ループ用の電流検出回路98及びソース線ループ用の電流検出回路99も、既述した第1実施の形態の図2に示すゲート線ループ用の電流検出回路28及びソース線ループ用の電流検出回路29と同様である。さらに、この座標検出装置9は、既述した第1実施の形態の図2に示す位置指示器210と異なり、電磁波を発生するための電源を内部した位置指示器910を具備している。   The internal structures of the first and second first switching circuits 96 and 97 are the same as those of the first and second switching circuits 26 and 27 shown in FIG. 4 of the first embodiment described above. Further, the current detection circuit 98 for the gate line loop and the current detection circuit 99 for the source line loop are also the current detection circuit 28 for the gate line loop and the source line loop shown in FIG. 2 of the first embodiment described above. This is the same as the current detection circuit 29 of FIG. Further, the coordinate detection device 9 includes a position indicator 910 having a power source for generating electromagnetic waves, unlike the position indicator 210 shown in FIG. 2 of the first embodiment described above.

次に、本実施の形態の動作について説明する。   Next, the operation of the present embodiment will be described.

まず、座標位置を検出する座標検出期間について説明する。   First, the coordinate detection period for detecting the coordinate position will be described.

座標検出期間になると、不図示の制御装置により、図9に示すゲート線駆動回路94a,94b(のG_ALL1,2)によってゲート線G1〜G2kの一端を、また図8に示す他のゲート線駆動回路よって他のゲート線G2k+1〜Gnの一端を短絡する。また同時に、既述した図4と同様、第1スイッチング回路96において、まずSWa1とSWb1がONになり、ゲート線G1がOUT1に、ゲート線Gi+1がOUT2に接続される。これにより、ゲート線G1とゲート線Gi+1によって1番目の第1閉ループ回路が形成される。   In the coordinate detection period, a control device (not shown) drives one end of the gate lines G1 to G2k by the gate line drive circuits 94a and 94b (G_ALL1, 2) shown in FIG. 9 and another gate line drive shown in FIG. One end of the other gate lines G2k + 1 to Gn is short-circuited by the circuit. At the same time, similarly to FIG. 4 described above, in the first switching circuit 96, SWa1 and SWb1 are first turned ON, the gate line G1 is connected to OUT1, and the gate line Gi + 1 is connected to OUT2. As a result, the first first closed loop circuit is formed by the gate line G1 and the gate line Gi + 1.

そして、次タイミングにおいては、同様にして、ゲート線G2とゲート線Gi+2によって、2番目の第1閉ループ回路が形成される。このようにゲート線G1〜Gnを用いて順次閉ループ回路を形成していき、表示全域を走査する。   Similarly, at the next timing, the second first closed loop circuit is formed by the gate line G2 and the gate line Gi + 2. In this way, a closed loop circuit is sequentially formed using the gate lines G1 to Gn, and the entire display area is scanned.

なお、この後、既述した第1実施の形態と同様、順次走査する第1閉ループ回路に生じる誘導電流を測定し、この測定結果に基づいて、位置指示器910により指示されたY座標の検出を座標検出回路30により行う。また、ソース線S1〜Snに対しても同様の駆動を行って座標検出回路30により、位置指示器910の指示したX座標を検出し、位置指示器910の指示した座標(x、y)を検出する。   Thereafter, as in the first embodiment described above, the induced current generated in the first closed loop circuit that sequentially scans is measured, and based on the measurement result, detection of the Y coordinate indicated by the position indicator 910 is performed. Is performed by the coordinate detection circuit 30. Further, the same driving is performed for the source lines S1 to Sn, and the coordinate detection circuit 30 detects the X coordinate indicated by the position indicator 910, and the coordinates (x, y) indicated by the position indicator 910 are detected. To detect.

次に画像を書換える画像書換え期間について説明する。   Next, an image rewriting period for rewriting an image will be described.

画像書換え期間になると、まずゲート線駆動回路94による全ゲート線G1〜Gnの短絡は解除される。また同時に第1スイッチング回路96においては、全てのスイッチがOFF状態となる。同様に、ソース線駆動回路95による全ソース線S1〜Snの短絡は解除され、同時に第2スイッチング回路97においては、全てのスイッチがOFF状態となる。   In the image rewriting period, first, the short circuit of all the gate lines G1 to Gn by the gate line driving circuit 94 is released. At the same time, in the first switching circuit 96, all the switches are turned off. Similarly, the short circuit of all the source lines S1 to Sn by the source line drive circuit 95 is released, and all the switches in the second switching circuit 97 are turned off at the same time.

次に、ゲート線駆動回路94の中から、前の座標検出期間において検出された座標(x、y)に対応する画素を含む第1閉ループ回路を選択する。ここで、検出座標(x、y)は、副ゲート線駆動回路94aが駆動するゲート線G2、副ソース線駆動回路95aが駆動するソース線S2に対応するゲート線に含まれる画素とする。   Next, the first closed loop circuit including the pixel corresponding to the coordinates (x, y) detected in the previous coordinate detection period is selected from the gate line driving circuit 94. Here, the detected coordinates (x, y) are pixels included in the gate line corresponding to the gate line G2 driven by the sub-gate line drive circuit 94a and the source line S2 driven by the sub-source line drive circuit 95a.

次に、この副ゲート線駆動回路94aの画像書換えを開始するSTART1の信号線をアクティブにし、副ゲート線駆動回路94aのゲート線G1〜Gkの走査を開始する。そして、このようにゲート線G1〜Gkの走査が開始されると、まず水平同期信号HSYNCに同期して、副ゲート線駆動回路94aよりゲート線G1に対しVonが印加され、他のゲート線G2〜Gkに対してはVoffが印加される。またこれに同期して、ソース線駆動回路95により、全てのソース線S1〜Snに対し0Vを印加する。なお、この場合、画像の書き換えは行われない。   Next, the signal line of START1 for starting image rewriting of the sub-gate line driving circuit 94a is activated, and scanning of the gate lines G1 to Gk of the sub-gate line driving circuit 94a is started. When scanning of the gate lines G1 to Gk is started in this way, first, Von is applied to the gate line G1 from the sub-gate line driving circuit 94a in synchronization with the horizontal synchronization signal HSYNC, and the other gate lines G2 Voff is applied to .about.Gk. In synchronization with this, the source line drive circuit 95 applies 0 V to all the source lines S1 to Sn. In this case, the image is not rewritten.

次に、水平同期信号HSYNCに同期して、副ゲート線駆動回路94aより、検出座標(x、y)のY座標に対応するゲート線G2に対しVonを印加し、その他のゲート線G1,G3〜Gkに対してはVoffを印加する。また、これに同期して、検出座標(x、y)のX座標に対応するソース線S2に対し黒書き込み電圧V1を印加し、その他のソース線S1,S3〜Snに対しては0Vを印加する。そして、このような書き込み電圧V1が印加されることにより、検出座標(x、y)に対応する画素に対する画像の書き換えが行われる。   Next, in synchronization with the horizontal synchronization signal HSYNC, Von is applied from the sub-gate line drive circuit 94a to the gate line G2 corresponding to the Y coordinate of the detected coordinates (x, y), and the other gate lines G1, G3. Voff is applied to ~ Gk. In synchronization with this, the black writing voltage V1 is applied to the source line S2 corresponding to the X coordinate of the detected coordinates (x, y), and 0 V is applied to the other source lines S1, S3 to Sn. To do. Then, when such a writing voltage V1 is applied, the image is rewritten with respect to the pixel corresponding to the detected coordinate (x, y).

なお、このような画像の書き換えが行われた後も、以降、副ゲート線駆動回路94aで順次ゲート線Gkまで走査していき、それに同期して全ソース線に対し0Vを印加していく。そして、このようにして副ゲート線駆動回路94aが駆動可能な全ゲート線G1〜Gkの走査を行い、その走査が終了した時点で画像書換え期間を終了とする。なお、この期間中、他の副ゲート線駆動回路94b、・・、94fからは、ゲート線に対しVoffを出力しておく。   Even after such image rewriting is performed, the sub-gate line driving circuit 94a sequentially scans up to the gate line Gk and applies 0 V to all the source lines in synchronization therewith. Then, the scanning of all the gate lines G1 to Gk that can be driven by the sub-gate line driving circuit 94a is performed in this way, and the image rewriting period ends when the scanning is completed. During this period, Voff is output to the gate lines from the other sub-gate line driving circuits 94b,.

ここで、本実施の形態のように、ゲート線駆動回路94を複数の副ゲート線駆動回路94a、94b、・・、94fにより構成すると共に、画像書換え期間において、検出座標に対応した画素を含むゲート線G2を駆動する所定の副ゲート線駆動回路94aのみ走査を行うことにより、言い換えれば座標検出期間において座標を検出し、画像書換え期間において所定の副ゲート線駆動回路94aのみを走査するようにすることにより、既述した図1に示すように、画像書換え期間を短縮することができ、座標検出のレートを高速化することができる。   Here, as in the present embodiment, the gate line driving circuit 94 includes a plurality of sub-gate line driving circuits 94a, 94b,..., 94f, and includes pixels corresponding to the detected coordinates in the image rewriting period. By scanning only the predetermined sub-gate line driving circuit 94a that drives the gate line G2, in other words, the coordinates are detected in the coordinate detection period, and only the predetermined sub-gate line driving circuit 94a is scanned in the image rewriting period. By doing so, as shown in FIG. 1 described above, the image rewriting period can be shortened, and the coordinate detection rate can be increased.

次に、本発明の第3の実施の形態について説明する。   Next, a third embodiment of the present invention will be described.

本実施の形態では、画像書換えに関与していないゲート線あるいはソース線を用いて座標検出を行い、座標検出レートの高速化を行うようにしている。   In this embodiment, coordinate detection is performed using a gate line or source line that is not involved in image rewriting, and the coordinate detection rate is increased.

図10は、このような本実施の形態に係る座標検出装置のゲート線駆動回路の内部構造を示すものであり、本実施の形態のゲート線駆動回路44は任意のゲート線を選択してVonを出力可能であり、また他の全ゲート線を短絡可能に構成されている。また、その短絡したゲート線には、VonもVoffも出力せず、フローティング状態にするためのスイッチSWzを有する。なお、図示はしないが、本実施の形態に係るソース線駆動回路も同様の回路構成をしている。   FIG. 10 shows the internal structure of the gate line drive circuit of the coordinate detection apparatus according to the present embodiment. The gate line drive circuit 44 of the present embodiment selects an arbitrary gate line and selects Von. Can be output, and all other gate lines can be short-circuited. Further, the shorted gate line has a switch SWz for outputting a floating state without outputting Von or Voff. Although not shown, the source line driver circuit according to this embodiment has a similar circuit configuration.

次に、本実施の形態の動作について説明する。   Next, the operation of the present embodiment will be described.

まず、既述した第2の実施の形態と同様、直前の座標検出で座標(x、y)が検出され、それに対応するゲート線及びソース線がゲート線Gx、ソース線Syとすると、その座標(x、y)に相当する画素を書換えるため、ゲート線駆動回路44において所定のゲート線としてゲート線Gxが選択され、このゲート線Gxに書き換え信号としてTFT素子のON電圧Vonが印加される。また、不図示のソース線駆動回路においては所定のソース線としてソース線Syが選択され、このソース線Syに情報信号として書き込み電圧V1が印加される。   First, as in the second embodiment described above, when the coordinates (x, y) are detected by the previous coordinate detection, and the corresponding gate line and source line are the gate line Gx and the source line Sy, the coordinates are the same. In order to rewrite the pixel corresponding to (x, y), the gate line Gx is selected as a predetermined gate line in the gate line driving circuit 44, and the ON voltage Von of the TFT element is applied to the gate line Gx as a rewrite signal. . In a source line drive circuit (not shown), a source line Sy is selected as a predetermined source line, and a write voltage V1 is applied to the source line Sy as an information signal.

なお、この書き込みを行っている間、ゲート線駆動回路44においてGx以外の他の全ゲート線は短絡され、フローティング状態になっており、またソース線駆動回路においても、Sy以外の他の全ソース線はフローティング状態になっている。   During the writing, all the gate lines other than Gx are short-circuited in the gate line driving circuit 44 and are in a floating state, and all the sources other than Sy are also in the source line driving circuit. The line is floating.

ところで、本実施の形態においては、このような書き込み動作と同時に座標検出も行うようにしている。ここで、座標検出の原理は、第1実施の形態と同様であるが、本実施の形態においては、書き込みのために選択されたゲート線Gx以外の他のすべてのゲート線を用いて第1閉ループ回路を形成し、走査するようにしている。また、書き込みのために選択されたソース線Sy以外の他の全てのソース線を用いて、第2閉ループ回路を形成し、走査するようにしている。   By the way, in this embodiment, coordinate detection is performed simultaneously with such a writing operation. Here, the principle of coordinate detection is the same as that of the first embodiment, but in this embodiment, all other gate lines other than the gate line Gx selected for writing are used for the first. A closed loop circuit is formed and scanned. Further, the second closed loop circuit is formed and scanned using all the source lines other than the source line Sy selected for writing.

そして、このように画像を書き換える間、画像書換えに関与していないゲート線あるいはソース線を用いて座標検出を行うことにより、座標検出レートの高速化を行うことができる。   Then, while the image is rewritten in this way, the coordinate detection rate can be increased by performing the coordinate detection using the gate line or the source line not involved in the image rewriting.

なお、本実施の形態において、座標検出の際、全ての閉ループ回路を走査するものに限らない。好ましくは、位置指示器により先に指示された座標に近いN個[1<N<(ゲート線あるいはソース線により形成可能な閉ループ回路の数)]の閉ループ回路を走査して、座標検出を行うようにする。これにより、走査する閉ループ回路の数を減少させることができ、座標検出レートの高速化を行うことができる。   In the present embodiment, the coordinate detection is not limited to scanning all closed loop circuits. Preferably, coordinate detection is performed by scanning N closed loop circuits [1 <N <(number of closed loop circuits that can be formed by gate lines or source lines)] close to the coordinates previously specified by the position indicator. Like that. As a result, the number of closed loop circuits to be scanned can be reduced, and the coordinate detection rate can be increased.

ところで、これまでの説明においては、メモリー性のある表示パネルを使用しているが、使用する表示パネルはメモリー性のある表示パネルに限らず、液晶パネル・有機ELパネルも用いることができる。なお、メモリー性を有する表示パネルを使用した場合には、常時画像を書換える必要はない。つまり、場合によっては、画像書換え期間を必要としないこともあり、その際は座標検出期間のみを有すればよい。そして、このような表示パネルを用いた場合には、1フレームに画像書換え期間と座標検出期間を共に有する場合に比べ、より座標検出のレートを高速化することができる。   By the way, in the description so far, a display panel having a memory property is used, but the display panel to be used is not limited to a display panel having a memory property, and a liquid crystal panel / organic EL panel can also be used. When a display panel having a memory property is used, it is not always necessary to rewrite the image. That is, in some cases, an image rewriting period may not be required, and in that case, only a coordinate detection period is required. When such a display panel is used, the coordinate detection rate can be further increased as compared with the case where one frame has both the image rewriting period and the coordinate detection period.

また、これまでの説明では、位置指示器として電源を搭載したものを用いた場合について説明したが、本発明は、これに限るものではない。好ましくは、位置指示器に充電機構を有し、ゲート線およびソース線により形成する閉ループを用いて電磁波を送信して位置指示器を充電し、そのエネルギーを用いて位置指示器から電磁波を送信し座標検出を行うようにしても良い。   In the description so far, the case where a power indicator is used as the position indicator has been described, but the present invention is not limited to this. Preferably, the position indicator has a charging mechanism, transmits the electromagnetic wave using a closed loop formed by the gate line and the source line, charges the position indicator, and transmits the electromagnetic wave from the position indicator using the energy. Coordinate detection may be performed.

さらに、これまでの説明においては、メモリー性を有する表示素子として電気泳動型表示素子を用いたが、本発明はこれに限定されるものではなく、表示媒体としてポリマーネットワーク液晶、強誘電性液晶といった液晶を用いる表示装置に対しても適用できる。さらにまた、電気泳動型表示素子は、上下移動型電気泳動表示素子に対しても、水平移動型電気泳動表示素子に対しても適用できる。また、図5に示す液体と複数の帯電泳動粒子53とを含む分散液54を多数のマイクロカプセルのそれぞれに内包させるように構成したものにも適用することができる。   Further, in the description so far, an electrophoretic display element has been used as a display element having a memory property. However, the present invention is not limited to this, and a display medium such as a polymer network liquid crystal or a ferroelectric liquid crystal is used. The present invention can also be applied to a display device using liquid crystal. Furthermore, the electrophoretic display element can be applied to both a vertically moving electrophoretic display element and a horizontal moving electrophoretic display element. Further, the present invention can also be applied to a configuration in which a dispersion liquid 54 including the liquid shown in FIG. 5 and a plurality of charged electrophoretic particles 53 is included in each of a large number of microcapsules.

本発明の第1の実施の形態に係る座標検出装置の画像書換え期間と座標検出期間を示すタイムチャート図。The time chart figure which shows the image rewriting period and coordinate detection period of the coordinate detection apparatus which concerns on the 1st Embodiment of this invention. 上記座標検出装置の構成を示す概念図。The conceptual diagram which shows the structure of the said coordinate detection apparatus. 上記座標検出装置におけるゲート線駆動回路の詳細な状態を示す図。The figure which shows the detailed state of the gate line drive circuit in the said coordinate detection apparatus. 上記座標検出装置における第1スイッチング回路の詳細な状態を示す図。The figure which shows the detailed state of the 1st switching circuit in the said coordinate detection apparatus. 上記座標検出装置における電気泳動型表示素子の画素断面を示す模式図。The schematic diagram which shows the pixel cross section of the electrophoretic display element in the said coordinate detection apparatus. 上記座標検出装置における位置指示器の位置とその周辺に形成される閉ループ回路の位置関係を示す図。The figure which shows the positional relationship of the position of the position indicator in the said coordinate detection apparatus, and the closed loop circuit formed in the periphery. 上記座標検出装置における、(a)は位置指示器の位置とその周辺に形成される閉ループ回路からの出力信号の関係を示す図、(b)は(a)に示す出力信号の変化を滑らかな包絡線に変換して示す図。In the coordinate detection apparatus, (a) is a diagram showing the relationship between the position of the position indicator and the output signal from the closed loop circuit formed around it, and (b) is a smooth change in the output signal shown in (a). The figure converted into an envelope and shown. 本発明の第2の実施の形態に係る座標検出装置の位置指示器の概念図。The conceptual diagram of the position indicator of the coordinate detection apparatus which concerns on the 2nd Embodiment of this invention. 上記座標検出装置の構成を示す概念図。The conceptual diagram which shows the structure of the said coordinate detection apparatus. 本発明の第3の実施の形態に係る座標検出装置のゲート線駆動回路の内部構造を示す図。The figure which shows the internal structure of the gate line drive circuit of the coordinate detection apparatus which concerns on the 3rd Embodiment of this invention. 従来の座標検出装置の概念図。The conceptual diagram of the conventional coordinate detection apparatus.

符号の説明Explanation of symbols

2,9 座標検出装置
21,91 表示パネル
22,92 電気泳動型表示素子
23,93 TFT素子
24 ゲート線駆動回路
25 ソース線駆動回路
26,96 第1スイッチング回路
27,97 第2スイッチング回路
28,98 電流検出回路
29,99 電流検出回路
30 座標検出回路
44 ゲート線駆動回路
94 ゲート線駆動回路
94a、94b、・・、94f 副ゲート線駆動回路
95 ソース線駆動回路
95a、95b、・・、95f 副ソース線駆動回路
210 位置指示器
910 位置指示器
G1〜Gn ゲート線
S1〜Sm ソース線
2,9 Coordinate detection device 21, 91 Display panel 22, 92 Electrophoretic display element 23, 93 TFT element 24 Gate line drive circuit 25 Source line drive circuit 26, 96 First switching circuit 27, 97 Second switching circuit 28, 98 Current detection circuit 29, 99 Current detection circuit 30 Coordinate detection circuit 44 Gate line drive circuit 94 Gate line drive circuits 94a, 94b,..., 94f Sub-gate line drive circuit 95 Source line drive circuits 95a, 95b,. Sub-source line drive circuit 210 Position indicator 910 Position indicators G1 to Gn Gate lines S1 to Sm Source lines

Claims (10)

互いに直交するよう配置されたゲート線とソース線との交差位置に画素を具備したマトリクス型の表示パネルと、前記ゲート線を順次複数選択して第1閉ループ回路を形成する第1スイッチング回路と、前記ソース線を順次複数選択して第2閉ループ回路を形成する第2スイッチング回路と、前記表示パネル上の位置を指示すると共に、前記第1閉ループ回路及び第2閉ループ回路に誘導電流が発生するよう電磁波を放出する位置指示器と、前記第1閉ループ回路及び第2閉ループ回路に発生する誘導起電力より前記位置指示器により指示された前記表示パネル上の座標を検出する座標検出手段とを備える座標検出装置において、
画像書換え期間と座標検出期間を有し、
前記座標検出期間には、前記第1及び第2閉ループ回路を順次駆動して前記座標検出手段により座標検出を行うと共に、前記画像書換え期間には前記検出された座標に対応する前記画素のみ書き換えを行うことを特徴とする座標検出装置。
A matrix type display panel having pixels at intersections between gate lines and source lines arranged orthogonal to each other; a first switching circuit that forms a first closed loop circuit by sequentially selecting a plurality of the gate lines; A second switching circuit that sequentially selects a plurality of the source lines to form a second closed loop circuit, indicates a position on the display panel, and an induced current is generated in the first closed loop circuit and the second closed loop circuit. Coordinates comprising: a position indicator that emits electromagnetic waves; and coordinate detection means that detects coordinates on the display panel indicated by the position indicator from the induced electromotive force generated in the first closed loop circuit and the second closed loop circuit. In the detection device,
It has an image rewriting period and a coordinate detection period,
During the coordinate detection period, the first and second closed loop circuits are sequentially driven to perform coordinate detection by the coordinate detection means, and during the image rewriting period, only the pixels corresponding to the detected coordinates are rewritten. A coordinate detection apparatus characterized by performing.
前記表示パネルは、メモリー性を有した表示パネルであることを特徴とする請求項1記載の座標検出装置。   The coordinate detection apparatus according to claim 1, wherein the display panel is a display panel having a memory property. 前記メモリー性を有した表示パネルは、少なくとも一方の基板に一対の電極が設けられた、もしくは各基板に電極が設けられた一対の基板と、前記一対の基板間に配置され、帯電泳動粒子及び前記帯電泳動粒子を分散させている媒質を有する事を特徴とする請求項2記載の座標検出装置。   The display panel having a memory property includes a pair of electrodes provided on at least one substrate, or a pair of substrates provided with electrodes on each substrate, and is disposed between the pair of substrates. The coordinate detection apparatus according to claim 2, further comprising a medium in which the charged electrophoretic particles are dispersed. 前記画像書換え期間に前記ゲート線を駆動するゲート線駆動回路と、
前記画像書換え期間に前記ソース線を駆動するソース線駆動回路と、
を備え、
前記画像書換え期間には前記ゲート線駆動回路及び前記ソース線駆動回路により、前記検出された座標に対応する画素を含むゲート線及びソース線を選択的に駆動することを特徴とする請求項1記載の座標検出装置。
A gate line driving circuit for driving the gate line during the image rewriting period;
A source line driving circuit for driving the source line during the image rewriting period;
With
2. The gate line and source line including pixels corresponding to the detected coordinates are selectively driven by the gate line driving circuit and the source line driving circuit during the image rewriting period. Coordinate detection device.
前記ゲート線駆動回路及び前記ソース線駆動回路のうち少なくとも前記ゲート線駆動回路は、選択したゲート線を駆動する機能を具備することを特徴とする請求項4記載の座標検出装置。   5. The coordinate detection apparatus according to claim 4, wherein at least the gate line drive circuit of the gate line drive circuit and the source line drive circuit has a function of driving a selected gate line. 前記ゲート線駆動回路及び前記ソース線駆動回路のうち少なくとも前記ゲート線駆動回路を複数の副ゲート線駆動回路にて構成し、前記検出された座標に対応する前記画素を含むゲート線を前記複数の副ゲート線駆動回路のうちの所定の副ゲート線駆動回路にて駆動することを特徴とする請求項4記載の座標検出装置。   At least the gate line driving circuit of the gate line driving circuit and the source line driving circuit is configured by a plurality of sub-gate line driving circuits, and a gate line including the pixels corresponding to the detected coordinates 5. The coordinate detection apparatus according to claim 4, wherein the coordinate detection apparatus is driven by a predetermined sub gate line driving circuit of the sub gate line driving circuits. 前記座標検出を行わない場合、前記画像書換え期間において画素の書換えを行わないことを特徴とする請求項1記載の座標検出装置。   The coordinate detection apparatus according to claim 1, wherein when the coordinate detection is not performed, pixel rewriting is not performed during the image rewriting period. 前記ゲート線駆動回路及び前記ソース線駆動回路は所定のゲート線以外のゲート線及び所定のソース線以外のソース線を全て短絡する機能をそれぞれ有し、
書換える前記画素に対しては、前記所定のゲート線を前記ゲート線駆動回路で選択して書き換え信号を出力すると共に前記所定のソース線に情報信号を出力して画素を書換えると共に、選択された前記所定のゲート線以外のゲート線及び前記所定のソース線以外のソース線を用いて座標検出を行うことを特徴とする請求項4記載の座標検出装置。
The gate line driving circuit and the source line driving circuit each have a function of short-circuiting a gate line other than the predetermined gate line and a source line other than the predetermined source line,
For the pixel to be rewritten, the predetermined gate line is selected by the gate line driving circuit and a rewrite signal is output, and an information signal is output to the predetermined source line and the pixel is rewritten and selected. 5. The coordinate detection apparatus according to claim 4, wherein coordinate detection is performed using a gate line other than the predetermined gate line and a source line other than the predetermined source line.
前記位置指示器が電磁波を発生するための電源を内部に具備していることを特徴とする請求項1乃至8のいずれか1項に記載の座標検出装置。   The coordinate detection apparatus according to claim 1, wherein the position indicator includes a power source for generating electromagnetic waves therein. 前記位置指示器に対して電磁波を送信させるよう前記第1閉ループ回路及び第2閉ループ回路に所定の周波数の交流電圧を印加駆動する電磁波送信回路を設けると共に、前記位置指示器を前記電磁波を受信して電荷を蓄え、かつ前記電荷を用いて電磁波を送信するように構成したことを特徴とする請求項1乃至8のいずれか1項に記載の座標検出装置。
An electromagnetic wave transmission circuit for applying and driving an alternating voltage of a predetermined frequency to the first closed loop circuit and the second closed loop circuit so as to transmit an electromagnetic wave to the position indicator is provided, and the position indicator receives the electromagnetic wave. The coordinate detection apparatus according to claim 1, wherein the coordinate detection apparatus is configured to store electric charges and transmit electromagnetic waves using the electric charges.
JP2004270332A 2004-09-16 2004-09-16 Coordinate detecting device Pending JP2006085489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004270332A JP2006085489A (en) 2004-09-16 2004-09-16 Coordinate detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004270332A JP2006085489A (en) 2004-09-16 2004-09-16 Coordinate detecting device

Publications (1)

Publication Number Publication Date
JP2006085489A true JP2006085489A (en) 2006-03-30

Family

ID=36163937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004270332A Pending JP2006085489A (en) 2004-09-16 2004-09-16 Coordinate detecting device

Country Status (1)

Country Link
JP (1) JP2006085489A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146649A (en) * 2006-12-05 2008-06-26 Korea Electronics Telecommun Visual and tactile sense display device
JP2008146580A (en) * 2006-12-13 2008-06-26 Wacom Co Ltd Coordinate input device
JP2014127201A (en) * 2012-12-26 2014-07-07 Samsung Electro-Mechanics Co Ltd Touch screen and method for driving the same
US10627933B2 (en) 2015-10-16 2020-04-21 Japan Display Inc. Display apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146649A (en) * 2006-12-05 2008-06-26 Korea Electronics Telecommun Visual and tactile sense display device
US8212783B2 (en) 2006-12-05 2012-07-03 Electronics And Telecommunications Research Institute Tactile and visual display device
JP2008146580A (en) * 2006-12-13 2008-06-26 Wacom Co Ltd Coordinate input device
US8587527B2 (en) 2006-12-13 2013-11-19 Wacom Co., Ltd Coordinate input device
JP2014127201A (en) * 2012-12-26 2014-07-07 Samsung Electro-Mechanics Co Ltd Touch screen and method for driving the same
US8970549B2 (en) 2012-12-26 2015-03-03 Samsung Electro-Machanics Co., Ltd. Touch screen and method for driving the same
US10627933B2 (en) 2015-10-16 2020-04-21 Japan Display Inc. Display apparatus

Similar Documents

Publication Publication Date Title
US10698515B2 (en) Touch display device having a gate off modulation voltage and method of driving the same
TWI544394B (en) Display device and driving method thereof
KR101648571B1 (en) In-cell touch type display device
US7518587B2 (en) Impulse driving method and apparatus for liquid crystal device
US9182847B2 (en) Display device with integrated touch screen and method of driving the same
JP5754182B2 (en) Integrated circuit for driving and electronic device
TWI514218B (en) Display device with integrated touch screen and method of driving the same
US8243002B2 (en) Apparatus and method for controlling display of images
KR20160002481A (en) Display device with integrated touch screen
TWI537926B (en) Display device and method for driving same
WO2013047456A1 (en) Display device, method for driving same, and display system provided with display device
US8872809B2 (en) Liquid crystal display apparatus, drive circuit therefor, and drive method therefor
JP2006163745A (en) Coordinate detection apparatus
JP2006085490A (en) Coordinate detecting device
JP2006085489A (en) Coordinate detecting device
JP2006085488A (en) Coordinate detecting device
KR101531125B1 (en) Display device, electronic apparatus, method for controlling display device, and method for controlling electronic apparatus
KR101785339B1 (en) Common voltage driver and liquid crystal display device including thereof
KR102420492B1 (en) Level shifter device using serial interface and display device having the same
KR101789128B1 (en) Driving circuit of display device with a built-in touch screen
KR102581297B1 (en) Display device
KR102613292B1 (en) Touch display device, touch display driving circuit and method for driving thereof
KR20170051777A (en) Gate driver, display panel and display device
KR20240055375A (en) Display device and driving method thereof
JPH1195724A (en) El display device