JP2006084382A - 電子時計 - Google Patents

Abstract

【課題】 電源電圧ＶＳＳの電位が揺れても定電圧出力Ｖｒｅｇが揺れない定電圧電源回路を、消費電流を実質的に増すことなく実現して、電源電圧ＶＳＳの揺れに対して安定した動作が可能な電子時計を提供する。
【解決手段】 基準電圧源と差動増幅回路と出力ＭＯＳトランジスタによる定電圧電源回路を備えた電子時計であって、該定電圧電源回路は、モータ等の比較的駆動電流の大きい負荷を駆動する期間を含むこれより若干長い所定の期間のみ定電圧電源回路の動作電流を増大させ、電源電圧ＶＳＳの揺れに対して定電圧電源回路の応答性を向上させる。
【選択図】 図２

Description

本発明は、電源電圧より低い電圧を出力する定電圧電源回路を備えた電子時計に関するものである。

電子時計の持続時間を長くすることは昔から望まれており、また最近は光の照射や腕の運動により発電したエネルギーを利用する、ソーラ発電時計や自動巻発電時計などがあり、発電エネルギーによって充電される２次電池におけるフル充電後の寿命をいかに伸ばすかが課題となっている。時計の消費電力は、モータや液晶などの時刻表示手段の駆動に要する電力が大きいが、回路の低消費電力化も重要であり、これについて様々な提案がなされている。

電子回路の消費電力は、動作電圧に大きく依存しており、時計回路でよく使用される
ＣＭＯＳロジック回路ではゲート容量の充放電電流が主であるため、消費電力は動作電圧の２乗に比例するので、如何に低電圧で回路を動作させるかが低消費電力化においては大きなポイントになる。

エネルギー源である電池としては、銀電池や大容量のリチウム電池等が使用されるが、これらの電池電圧は銀電池が約１．５Ｖで、リチウム電池では約３Ｖにもなる。このような高い電圧で時計回路を直接動作させたのでは、消費電力が大きくなってしまうことから、低消費電力化手段として定電圧電源回路を用いて、時計回路の一部を電源電圧よりも低い電圧で動作させるシステムが考えられている。

図６に、従来の定電圧電源回路を用いた低消費電力化時計システムの一例のブロック図を示す。電源２０１をエネルギー源としており、ＶＤＤを基準（ＧＮＤ）として負の電源電圧ＶＳＳを発生する。電源２０１は銀電池やリチウム電池、もしくは、二次電池であるリチウムイオン電池などである。従来構造の定電圧電源回路７０１により電源電圧ＶＳＳより低い電圧である定電圧Ｖｒｅｇを出力する。ここでＶｒｅｇの方が電圧が低いというのは、基準（ＧＮＤ）であるＶＤＤに対する電位差の絶対値が小さいということであって、電位は定電圧Ｖｒｅｇの方が電源電圧ＶＳＳより高いのであり、特に断らない限り、以後の説明においても電圧の大小、高低についてはこの考え方による。従来技術の定電圧電源回路７０１についての詳細な説明は後で行う。

定電圧電源回路７０１の定電圧出力Ｖｒｅｇ（１１５）には発振回路２０４と分周回路および制御回路２０５が接続されている。ＣＭＯＳインバータで構成されている発振回路２０４により、水晶振動子２０３の共振周波数に基づいて発振クロックが出力される。分周回路および制御回路２０５により、発振クロックの周波数を１Ｈｚまで下げ、モータ駆動パルスを発生する。

そして駆動回路２０６によりモータ７０２を駆動する。駆動回路２０６はモータ７０２に大電流を流すために、駆動力の大きなトランジスタで構成されており、モータ７０２を駆動することで、時刻表示手段の指針が回転して時刻を表示する。

定電圧電源回路７０１からは電源電圧ＶＳＳよりも低い定電圧出力Ｖｒｅｇ（１１５）を出力する。発振回路２０４と分周回路および制御回路２０５は電源電圧ＶＳＳよりも低い定電圧出力Ｖｒｅｇ（１１５）で動作することから、直接電源電圧ＶＳＳで動作させた場合と比べて、発振回路２０４と分周回路および制御回路２０５の低消費電力化に大きな
効果がある。

次に従来の定電圧電源回路７０１の一例を図７の回路図に示す。これはｎ型基板上にＣＭＯＳ回路を構成した場合である。ｐＭＯＳトランジスタ１０１、１０２とｎＭＯＳトランジスタ１０３、１０４と基準抵抗１１３により基準電圧源１１６が構成され、定電流回路であるｐＭＯＳトランジスタ１０５、差動入力回路のｐＭＯＳトランジスタ１０６、１０７、カレントミラー回路のｎＭＯＳトランジスタ１０８、１０９で差動増幅回路１１７が構成され、定電流回路であるｐＭＯＳトランジスタ１１０、出力ｎＭＯＳトランジスタ１１２で出力回路１１８が構成されて、定電圧出力Ｖｒｅｇ（１１５）を出力している。図６に示すように、図７の定電圧電源回路７０１の定電圧出力Ｖｒｅｇ（１１５）に発振回路２０４と分周回路および制御回路２０５が接続されている。

図７に示すように、定電流回路であるｐＭＯＳトランジスタ１１０と出力ｎＭＯＳトランジスタ１１２の接続点から定電圧出力Ｖｒｅｇ（１１５）が出力している。定電流回路であるｐＭＯＳトランジスタ１１０は負荷抵抗として動作し、基準電圧源１１６の基準電圧出力Ｖｒｅｆ（１１４）と定電圧出力Ｖｒｅｇ（１１５）が同じ電圧になるように、差動増幅回路１１７により出力ｎＭＯＳトランジスタ１１２のゲート電圧をコントロールして、電源電圧ＶＳＳより低い定電圧出力Ｖｒｅｇ（１１５）を出力する。容量Ｃｃは位相補償容量で定電圧電源回路７０１が発振するのを防止している。

上述した定電圧電源回路７０１によって、電源２０１の出力電圧より低い定電圧出力Ｖｒｅｇ（１１５）で発振回路２０４と分周回路および制御回路２０５とを動作させることが可能である。このような従来技術は、例えば下記の特許文献１、２に見られる。
特開平８−４３５６２号公報（第５頁、図６、図７） 特開２００２−１４９２５１号公報

電子時計に使用される従来の定電圧電源回路７０１の動作電流（消費電流）は、電池の寿命を少しでも長く保つために数ｎＡ〜数１０ｎＡ程度に設定している。従って負荷や電源電圧ＶＳＳの変動に対応できる応答周波数は低い。その為、負荷が軽くて、モータ駆動時等比較的大きな電流が流れる場合も電源電圧ＶＳＳの変動は小さいことを前提に設計されている。

しかし女性用の腕時計（以下女持ち）の場合、男性用の腕時計よりも大きさが小さい場合が多く、電源電圧ＶＳＳの変動を抑えるのに充分な容量のコンデンサーを使用することが困難な場合がある。また電池の大きさも小さく、内部インピーダンスの大きい電池を使用しなければならない場合が多い。その為、モータ駆動時等の比較的大きな電流が流れる場合、内部インピーダンスによる電圧降下が発生し、電池電圧（電源電圧ＶＳＳ）が不安定になることがある。

電池電圧（電源電圧ＶＳＳ）の変動としては、モータ駆動時に駆動コイルに流れる電流の変化がそのまま影響する。モータ７０２の駆動コイルはインダクタンスが約２Ｈであり、２ｋΩ程度の抵抗を持っている。従って、駆動コイルに流れる電流の立ち上がり、立ち下がりの時定数は下記の式で示されるように１ｍｓ程度であり、１Ｋｈｚ程度の周波数成分を持った電流変化である。

時定数τ＝Ｌ（コイルのインダクタンス）／Ｒ（コイルの抵抗）
＝２（Ｈ）／２ｋ（Ω）＝１ｍｓ

従って定電圧電源回路７０１に１ｋＨｚ程度の応答周波数があれば、定電圧出力Ｖｒｅｇ（１１５）は揺れなくなる。しかし、上述したように従来の定電圧電源回路の動作電流は大きくても数１０ｎＡしかない為、電源電圧変動による応答周波数は数１０Ｈｚ程度であり、電源電圧の変動に応答できずに定電圧出力Ｖｒｅｇ（１１５）も揺れてしまう。

図６の従来の電子時計においてモータ７０２に電流を流した時の電源電圧ＶＳＳの電位の揺れに伴って、従来の定電圧電源回路７０１の定電圧出力Ｖｒｅｇ（１１５）が揺れる様子を図８に示す。電源電圧ＶＳＳの電位の揺れの周波数は１ｋＨｚ程度であるため、従来の定電圧電源回路７０１が応答せずに定電圧出力Ｖｒｅｇが揺れてしまっている。

この揺れがあまり大きいと発振停止や分周回路および制御回路２０５の誤動作の原因にもなる。その対策として定電圧電源回路７０１の応答性を向上させる為に、図７の差動増幅回路１１７の定電流回路であるｐＭＯＳトランジスタ１０５と出力回路１１８の定電流回路であるｐＭＯＳトランジスタ１１０の電流値を増加させ、差動増幅回路１１７および出力回路１１８の動作電流を増大させることで定電圧出力Ｖｒｅｇ（１１５）を揺れにくくすることは可能である。

しかしながら、従来の電子時計では応答性を向上させる為に上記の対策を取ると、定電圧電源回路の消費電流が増加してしまい、低消電化の為に定電圧電源回路を設けた効果が半減してしまう。本発明の目的は、消費電流を増すことなく、電源電圧ＶＳＳの電位が揺れても定電圧出力Ｖｒｅｇが揺れないようにした定電圧電源回路を備えた電子時計を提供することである。

本発明の電子時計は定電圧電源回路を備えており、定電圧電源回路は基準電圧を発生する基準電圧発生源と、この基準電圧に基づいて定電圧出力を発生する出力回路と、定電圧出力と基準電圧を比較して定電圧出力を所望の電圧に制御するための制御電圧を発生する差動増幅回路からなるが、上記目的を達成するために、予め定められた期間に定電圧電源回路の差動増幅回路と出力回路の動作電流を増加させる構成とする。

このように差動増幅回路と出力回路の動作電流を一時的に増加させるための具体的構造は、常時動作している定電流回路に追加して、予め定められた期間のみ動作させる定電流回路を設けることである。

本発明の電子時計によれば、モータ等比較的動作電流の大きい負荷を動作させる期間よりやや長い期間、常時動作している定電流回路を流れる電流と予め定められた期間のみ動作させる定電流回路を流れる電流が加算されて、定電圧電源回路の差動増幅回路と出力回路の動作電流を増加させるので、消費電流の平均値をほとんど増加させることなしに、モータを駆動している間に電源電圧ＶＳＳの電位が揺れても定電圧出力Ｖｒｅｇが揺れない定電圧電源回路を備える電子時計を実現できる。

以下、図面を参照して、この発明における電子時計の好適な実施の形態を詳細に説明する。図１は本発明の電子時計の構成を示すブロック図、図２は図１のブロック図における定電圧電源回路２０２の詳細を示す回路図である。まず、図１のブロック図を用いて本発明の定電圧電源回路を用いた低消費電力時計システムを説明する。

図１の電子時計は、電源２０１と、発振回路２０４と、分周回路および制御回路２０５と、これらの回路に電源電圧より低い電圧を供給する定電圧電源回路２０２と、時刻表示
手段２０７を駆動する駆動回路２０６とを有する。この電子時計は、電源２０１をエネルギー源としており、電源電圧ＶＳＳを発生する。電源２０１は銀電池やリチウム電池、あるいは二次電池であるリチウムイオン電池等からなる。ＣＭＯＳインバータで構成されている発振回路２０４により、水晶振動子２０３の共振周波数に基づいて発振クロックが出力される。

分周回路および制御回路２０５により発振クロックの周波数を１Ｈｚまで下げ、時刻表示手段２０７の制御信号を発生する。発振回路２０４、分周回路および制御回路２０５は定電圧電源回路２０２により予め定められた定電圧で動作している。そして、駆動回路２０６により、時刻表示装置２０７を駆動する。駆動回路２０６は時刻表示装置２０７に大電流を流すため、チャネル幅の大きなトランジスタで構成されている。時刻表示手段２０７はアナログ時計では針であり、針を動かすのはモータである。またデジタル時計では液晶表示素子である。

そして１秒に１回、分周回路および制御回路２０５より駆動パルスを発生して時刻表示装置２０７を駆動するが、駆動パルスを発生する時、あるいはその直前に分周回路および制御回路２０５から定電圧電源回路制御信号ＣＮＴ（１２３）を定電圧電源回路２０２に供給して定電圧電源回路２０２の動作電流を増大させる。

次に図２を用いて、本発明による定電圧電源回路２０２の実施形態を説明する。定電圧電源回路２０２は基準電圧発生回路を構成する基準電圧源１１６と、差動増幅回路１１７と、出力回路１１８の三つで構成される。まず基準電圧源１１６について説明する。基準電圧源１１６は、ｐＭＯＳトランジスタ１０１、１０２、ｎＭＯＳトランジスタ１０３、１０４の４つのＭＯＳトランジスタと基準抵抗１１３とによって、バンドギャップ基準電圧を用いた基準電圧源を構成している。

この基準電圧源１１６において、基準抵抗１１３の両端に発生する電圧ＶＲは下記の式（１）で表される。

ＶＲ＝（ｋＴ／ｑ）×ｌｎ（（Ｓ２／Ｓ１）×（Ｓ４／Ｓ３））……（１）
ｋ：ボルツマン定数 ｑ：電子１個の電化量（クーロン）
Ｔ：絶対温度

Ｓ１〜Ｓ４は図２に示すＭＯＳトランジスタ１０１〜１０４のチャネル幅”Ｗ”とチャネル長”Ｌ”の寸法比である。

従ってｐＭＯＳトランジスタ１０２に流れる電流ＩＲは、基準抵抗１１３の抵抗値をＲとすると下記式（２）で表される。

ＩＲ＝ＶＲ／Ｒ＝(ｋＴ／ｑＲ)×ｌｎ((Ｓ２／Ｓ１)×(Ｓ４／Ｓ３))……（２）

また二つのｎチャネルＭＯＳトランジスタ１０３、１０４はゲート同士が接続されているのでカレントミラー動作をする。図２に示す寸法比Ｓ１のｐチャネルＭＯＳトランジスタ１０１と寸法比Ｓ４のｎチャネルＭＯＳトランジスタ１０４を流れる電流Ｉ１は、Ｓ３、Ｓ４の比で決まる。よって、寸法比Ｓ３のｎＭＯＳトランジスタ１０３には下記式（３）に従って電流ＩＲが流れる。

Ｉ１＝ＩＲ×（Ｓ４／Ｓ３）……（３）

Ｉ１は電源電圧ＶＳＳに関係なく一定になる。従って、基準電圧出力Ｖｒｅｆ（１１４
）はｐＭＯＳトランジスタ１０１にＩ１の電流が流れた時のソース−ドレイン間電圧Ｖｄｓが出力され、電源電圧ＶＳＳに関係なく一定である。

次に差動増幅回路１１７について説明する。差動増幅回路１１７は定電流回路であるｐＭＯＳトランジスタ１０５、１２０、そしてｐＭＯＳトランジスタ１２０をＧＮＤに接続あるいは切断するスイッチとして動作するｐＭＯＳトランジスタ１１９、そして差動入力回路のｐＭＯＳトランジスタ１０６、１０７、カレントミラー回路のｎＭＯＳトランジスタ１０８、１０９で構成されている。

定電流回路であるｐＭＯＳトランジスタ１０５は基準電圧源１１６のｐＭＯＳトランジスタ１０１とゲート同士が接続されており、カレントミラー動作をする。また、定電流回路であるｐＭＯＳトランジスタ１２０も基準電圧源１１６のｐＭＯＳトランジスタ１０１とゲート同士が接続されているので、スイッチとして動作するｐＭＯＳトランジスタ１１９がオンしている間はｐＭＯＳトランジスタ１２０のソースの電位はほぼＧＮＤになるので、ｐＭＯＳトランジスタ１２０もカレントミラー動作をする。従って定電流回路であるｐＭＯＳトランジスタ１０５に流れる電流Ｉｄｅｆ１およびｐＭＯＳトランジスタ１２０に流れる電流Ｉｄｅｆ２は、ｐＭＯＳトランジスタ１０１、１０５、１２０のＷ／Ｌ比であるＳ１とＳ５およびＳ１とＳ２０との比で決まる電流となる。

従ってスイッチとして動作するｐＭＯＳトランジスタ１１９がオンしている間の差動増幅回路１１７の動作電流は、ｐＭＯＳトランジスタ１０５に流れる電流Ｉｄｅｆ１とｐＭＯＳトランジスタ１２０に流れる電流Ｉｄｅｆ２との和の電流Ｉｄｅｆ１＋Ｉｄｅｆ２となり、スイッチとして動作するｐＭＯＳトランジスタ１１９がオフしている期間よりＩｄｅｆ２の分だけ動作電流が多くなり、差動増幅回路の応答性が向上する。

ここで定電流回路であるｐＭＯＳトランジスタ１２０のＷ／Ｌ比Ｓ２０をｐＭＯＳトランジスタ１０５のＷ／Ｌ比Ｓ５の１００倍程度にすれば、スイッチとして動作するｐＭＯＳトランジスタ１１９がオンしている期間は差動増幅回路１１７の動作電流は、スイッチとして動作するｐＭＯＳトランジスタ１１９がオフしている期間の１００倍になり応答性が１００倍に向上する。

スイッチとして動作するｐＭＯＳトランジスタ１１９はゲートが“Ｌ”レベルでオン、“Ｈ”レベルでオフとなり、分周回路および制御回路２０５より発生する定電圧電源回路制御信号ＣＮＴ（１２３）により制御される。

正転入力のｐＭＯＳトランジスタ１０６のゲートは、基準電圧源１１６のｐＭＯＳトランジスタ１０１のゲートとドレインすなわち基準電圧出力Ｖｒｅｆ（１１４）に接続されており、またｐＭＯＳトランジスタ１０７のゲートである反転入力は、出力回路１１８の定電圧出力Ｖｒｅｇ（１１５）に接続されていて、反転入力の定電圧出力Ｖｒｅｇ（１１５）が正転入力の基準電圧Ｖｒｅｆ（１１４）と同じになるように差動増幅回路１１７が動作するので、両者は同じ電位になる。カレントミラー回路のｎＭＯＳトランジスタ１０８、１０９は定電流動作し、差動増幅回路１１７の電圧利得を上げる効果がある。

最後に出力回路１１８について説明する。出力回路１１８は定電流回路であるｐＭＯＳトランジスタ１１０、１２２、定電流回路であるｐＭＯＳトランジスタ１２２をＧＮＤ電位に接続あるいは切断するスイッチとして動作するｐＭＯＳトランンジスタ１２１、そして出力ｎＭＯＳトランジスタ１１２で構成される。定電流回路であるｐＭＯＳトランジスタ１１０のゲートは基準電圧源１１６のｐＭＯＳトランジスタ１０１のゲートに接続されており、カレントミラー動作をする。

また、定電流回路であるｐＭＯＳトランジスタ１２２のゲートも基準電圧源１１６のｐＭＯＳトランジスタ１０１のゲートに接続されているので、スイッチとして動作するｐＭＯＳトランジスタ１２１がオンしていれば、定電流回路であるｐＭＯＳトランジスタ１２２のソースの電位はほぼＧＮＤになるため、カレントミラー動作をする。

従って、定電流回路であるｐＭＯＳトランジスタ１１０に流れる電流Ｉｏｕｔ１および定電流回路であるｐＭＯＳトランジスタ１２２に流れる電流Ｉｏｕｔ２は、ｐＭＯＳトランジスタ１０１、１１０、１２２のＷ／Ｌ比であるＳ１とＳ１０、Ｓ１とＳ２２の比で決まる。

スイッチとして動作するｐＭＯＳトランジスタ１２１がオンしていれば、出力回路に流れる電流は、定電流回路であるｐＭＯＳトランジスタ１１０に流れる電流Ｉｏｕｔ１とｐＭＯＳトランジスタに流れる電流Ｉｏｕｔ２の和のＩｏｕｔ１＋Ｉｏｕｔ２になるため、出力回路１１８の周波数特性が向上する。

差動増幅回路１１７の説明でも述べたように、スイッチとして動作するｐＭＯＳトランジスタ１２１のゲートは“Ｌ”レベルでオン、“Ｈ”レベルでオフとなり、分周回路および制御回路２０５より発生する定電圧電源回路制御信号ＣＮＴ（１２３）により制御される。

定電流回路であるｐＭＯＳトランジスタ１１０と１２２のドレインには、大電流が流せるＷ／Ｌ比の大きい出力ｎＭＯＳトランジスタ１１２が接続されている。出力ｎＭＯＳトランジスタ１１２のゲートは差動増幅回路１１７のｐＭＯＳトランジスタ１０６とｎＭＯＳトランジスタ１０８のドレイン同士を接続した点の電位である制御電圧によりコントロールされ、上述したように、定電圧出力Ｖｒｅｇ（１１５）は差動増幅回路１１７の働きにより基準電圧Ｖｒｅｆ（１１４）と同じ電圧が出力される。

定電圧出力Ｖｒｅｇ（１１５）は基準電圧Ｖｒｅｆ（１１４）と同じ電位が出力されるので、定電圧電源回路の差動増幅回路１１７と出力回路１１８の動作電流を１００倍に増大させても定電圧出力Ｖｒｅｇ（１１５）には影響はない。従って、発振回路２０４と分周回路および制御回路２０５の動作に影響を与えずに、定電圧電源回路２０２の動作電流を増大させることが可能である。

また、発振回路２０４や分周回路および制御回路２０５の動作電圧等の関係から定電圧出力Ｖｒｅｇ（１１５）を大きくしたい場合は、図５に示すように基準電圧源１１６のｐＭＯＳトランジスタ１０１のソース、ゲートとｎＭＯＳトランジスタ１０４のドレインの間にｎＭＯＳトランジスタ１１１を挿入することで、ｎＭＯＳトランジスタ１１１に電流Ｉ１が流れた時のソース−ドレイン間電圧Ｖｄｓ分、基準電圧出力Ｖｒｅｆ（１１４）が大きくなる。

差動増幅回路１１７の差動入力のｐＭＯＳトランジスタ１０６と１０７のゲート電圧は同じ電圧になるように動作するので、定電圧出力Ｖｒｅｇ（１１５）も大きくなる。そして定電圧出力Ｖｒｅｇ（１１５）を更に大きくしたい場合は、ｎＭＯＳトランジスタ１１１を多段接続することで実現可能である。

図３に、本発明による定電圧電源回路にて動作電流を定常時の１００倍程度に増大させた場合と定常時の動作電流の場合において、電源電圧ＶＳＳを周波数ＤＣ〜１００ｋＨｚの範囲で振幅Ｖ１で揺らした場合の定電圧出力Ｖｒｅｇの変動（応答性）を測定した結果を示す。定常時の動作電流（＝１０ｎＡ）の場合は電源電圧ＶＳＳの揺れが定電圧出力Ｖｒｅｇに影響を与えないのはＤＣ〜１０Ｈｚ程度までであり、これより高い周波数になる
と定電圧出力ＶｒｅｇがＶ１の電圧で揺れてしまう。これに対して動作電流を定常時の１００倍の１μＡにした場合、ＤＣ〜１ｋＨｚ程度までは定電圧出力Ｖｒｅｇが電源電圧ＶＳＳの揺れの影響を受けないことがわかり、応答性が向上したことを表している。

前記のようにモータの駆動コイルの動作電流の変化は１ｋＨｚ程度であるので、駆動モータに電流を流している期間に定電圧電源回路の動作電流を１００倍にすれば、駆動モータに電流が流れて電源電圧ＶＳＳが変動しても、定電圧電源回路の定電圧出力Ｖｒｅｇは揺れないようになる。

ここで駆動モータに電流を流している時間は４ｍｓ程度であり、これに若干の余裕を持たせた７ｍｓの間、定電圧電源回路の動作電流を定常時の１００倍の１μＡにしても、１秒に一回の駆動なので平均電流としては

１μＡ×７ｍｓ／１０００ｍｓ（１秒）＝０．７ｎＡ

となり、定常時の定電圧電源回路の動作電流１０ｎＡ程度に対して無視できるものである。つまり、駆動モータに電流を流している期間を含むこれより僅かに長い期間だけ、定電圧電源回路の動作電流を１００倍にするのであれば、消費電流の増加は微々たるものである。

また、定電圧電源回路の動作電流を１００倍にした時の電池電圧の内部インピーダンスの影響としては、女持ち用の電池の内部インピーダンスが高いもので１００Ω程度であるので、内部インピーダンスによる定電圧電源回路の動作電流の電圧降下の影響は、
１００Ω（内部インピーダンス）×１μＡ（動作電流）＝０．１ｍＶ
となり、通常０．７ｖ程度以上で動作している発振回路２０４や分周回路および制御回路２０５の動作には影響を与えないものである。

次に、時刻表示手段２０７であるモータの駆動によって電池２０１から大電流が流れた際に、電池の内部インピーダンスにより電源電圧ＶＳＳが揺れた時の本発明における定電圧電源回路の定電圧出力Ｖｒｅｇへの影響の様子を、図４を用いて説明する。

一秒に一回、分周回路および制御回路２０５より、モータ駆動パルスを駆動回路に発生して駆動コイルに電流を流しモータを駆動するが、これと同時あるいはこれより少し早く定電圧電源回路制御信号ＣＮＴを“Ｌ”にする。図２にて、スイッチとして動作するｐＭＯＳトランジスタ１１９、１２１がオンして、定電圧電源回路２０２の動作電流は１００倍になり応答性が向上する。４ｍｓ後にモータ駆動パルスを停止すると駆動コイルには電流が流れなくなるが、モータはその後振動を続けながら停止するので、この時逆起電圧が発生し駆動コイルに電流が流れる。これはモータ駆動パルスの停止後、２〜３ｍｓの間続く。

この逆電圧によるコイルに流れる電流も１ｋＨｚ程度の周波数で変化する。図４に見るように、モータ駆動パルスの停止後も定電圧電源回路制御信号ＣＮＴを例えば３ｍｓ継続させることにより、駆動コイルに流れる電流の変化が１ｋＨｚ程度であれば、定電圧電源回路が応答するので、電源電圧ＶＳＳが揺れても、定電圧出力Ｖｒｅｇは揺れない。駆動コイルの電流がおさまった後に定電圧電源回路制御信号ＣＮＴを“Ｈ”にすれば動作電流は下がり、次の駆動パルス発生（約１秒後）までは定常時の動作電流（１０ｎＡ）で動作し続ける。

従って、上述したように、駆動コイルに電流を流している期間を含むこれより若干長い期間のみ定電圧電源回路の動作電流を１００倍にすることで、駆動コイルに電流を流すこ
とに無関係に定電圧出力Ｖｒｅｇを安定させることができる。従って、電源電圧ＶＳＳの電位が揺れても定電圧出力Ｖｒｅｇが揺れない定電圧電源回路２０２を、消費電流を増加させることなく実現でき、電源電圧ＶＳＳの電位の揺れに対して、発振回路２０４や分周回路および制御回路２０５は安定して動作することができる。

本発明における定電圧電源回路を用いた電子時計を示すブロック図である。 本発明における電子時計の定電圧電源回路を示す回路図である。 本発明における定電圧電源回路の電源電圧ＶＳＳを、ＤＣ〜１００ｋＨｚの範囲で振幅Ｖ１で揺らした時の定電圧出力Ｖｒｅｇの揺れを測定した結果である。 本発明における電子時計の定電圧電源回路のモータ駆動時に、電源電圧ＶＳＳが揺れた時の定電圧出力Ｖｒｅｇの出力波形を示す波形図である。 本発明における電子時計の定電圧電源回路において定電圧出力Ｖｒｅｇを更に大きくした回路図である。 従来技術における定電圧電源回路を用いた電子時計を示すブロック図である。 従来技術における電子時計の定電圧電源回路を示す回路図である。 従来技術における電子時計の定電圧電源回路のモータ駆動時に、電源電圧ＶＳＳが揺れた時の定電圧出力Ｖｒｅｇの出力波形を示す波形図である。

符号の説明

１０１ 寸法比Ｓ１のｐＭＯＳトランジスタ
１０２ 寸法比Ｓ２のｐＭＯＳトランジスタ
１０３ 寸法比Ｓ３のｎＭＯＳトランンジスタ
１０４ 寸法比Ｓ４のｎＭＯＳトランンジスタ
１０５ 寸法比Ｓ５のｐＭＯＳトランンジスタ
１０６ 差動増幅回路の正転入力トランジスタ
１０７ 差動増幅回路の反転入力トランジスタ
１０８ カレントミラーｎＭＯＳトランジスタ
１０９ カレントミラーｎＭＯＳトランジスタ
１１０ 寸法比Ｓ１０のｐＭＯＳトランンジスタ
１１１ ｎＭＯＳトランジスタ
１１２ 出力ｎＭＯＳトランジスタ
１１３ 基準抵抗
１１４ 基準電圧出力Ｖｒｅｆ
１１５ 定電圧出力Ｖｒｅｇ
１１６ 基準電圧源
１１７ 差動増幅回路
１１８ 出力回路
１１９ スイッチとして動作するｐＭＯＳトランジスタ
１２０ 寸法比Ｓ２０のｐＭＯＳトランジスタ
１２１ スイッチとして動作するｐＭＯＳトランジスタ
１２２ 寸法比Ｓ２２のｐＭＯＳトランジスタ
１２３ 定電圧電源回路制御信号ＣＮＴ
２０１ 電源
２０２ 本発明による定電圧電源回路
２０３ 水晶振動子
２０４ 発振回路
２０５ 分周回路および制御回路
２０６ 駆動回路
２０７ 時刻表示手段
７０１ 従来技術による定電圧電源回路
７０２ モータ

Claims (3)

1. 基準電圧を発生する基準電圧発生源と、前記基準電圧発生源からの前記基準電圧に基づいて定電圧出力を発生する出力回路と、前記出力回路の前記定電圧出力と前記基準電圧を比較して、前記定電圧出力を所望の電圧に制御するための制御電圧を発生する差動増幅回路を含む定電圧電源回路を備えた電子時計において、
   前記定電圧電源回路は予め定めた期間に前記差動増幅回路と前記出力回路の動作電流を定常動作時よりも増加させることを特徴とする電子時計。
2. 請求項１に記載の電子時計において、
   前記差動増幅回路と前記出力回路はそれぞれ、定常動作を行う定電流回路と、スイッチを介して付加的に設けた定電流回路を備え、該付加的に設けた定電流回路は前記予め定めた期間のみスイッチの導通により動作して、流れる電流が前記定常動作を行う定電流回路の電流に加算され、前記差動増幅回路および前記出力回路の動作電流を増加させる構成の電子時計。
3. 請求項１に記載の電子時計において、
   前記差動増幅回路と前記出力回路の動作電流を定常動作時よりも増加させるよう予め定めた期間は、電子時計の時間表示手段の駆動開始時あるいはその直前から、駆動終了後に所定時間経過するまでであることを特徴とする電子時計。

Images