Nothing Special   »   [go: up one dir, main page]

JP2005517287A - 構成要素をベースに埋め込み接触を形成する方法 - Google Patents

構成要素をベースに埋め込み接触を形成する方法 Download PDF

Info

Publication number
JP2005517287A
JP2005517287A JP2003565216A JP2003565216A JP2005517287A JP 2005517287 A JP2005517287 A JP 2005517287A JP 2003565216 A JP2003565216 A JP 2003565216A JP 2003565216 A JP2003565216 A JP 2003565216A JP 2005517287 A JP2005517287 A JP 2005517287A
Authority
JP
Japan
Prior art keywords
base
component
baseboard
microcircuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003565216A
Other languages
English (en)
Other versions
JP2005517287A5 (ja
Inventor
トゥオミネン リスト
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2005517287A publication Critical patent/JP2005517287A/ja
Publication of JP2005517287A5 publication Critical patent/JP2005517287A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

この刊行物は、電子回路の一部を形成する半導体構成要素又はそのうちの少なくともいくつかが、回路ボードのようなベースにおいて、前記ベースの製造中に埋め込まれる方法を開示する。したがって、ベース構造は、多かれ少なかれ、半導体構造の周囲に製造される。本発明によれば、最初に、少なくとも１つの導電パターンと、半導体構成要素に関するスルーホールとが、ベースにおいて形成される。この後、前記半導体構成要素は、前記導電パターンと整列して前記ホールにおいて配置される。前記半導体構成要素は、前記ベースの構造に取り付けられ、１つ以上の導電パターン層は、前記ベースにおいて、少なくとも１つの導電パターンが前記半導体構成要素の表面の接触領域と電気的接触を形成するように形成される。

Description

本発明は、１個以上の構成要素をベースに埋め込み、これらにおいて接触を形成する方法に関する。
本発明を使用して処理される本発明が関係するベースは、電気製品における、電気的構成要素、例えば、半導体構成要素及び複数のマイクロ回路用のベースである。ベースの仕事は、構成要素と、該ベースにおける、又は、該ベース外の他の構成要素との必要な電気的接触とに関する機械的取り付けベースを与えることである。ベースは回路ボードであってもよく、本発明の目的である方法が回路ボード製造技術に密接に関係するようにしてもよい。ベースは、なにか他のベース、例えば、１つ又は複数の構成要素をパッケージするのに使用されるベース、又は、機能的モジュール全体のベースであってもよい。
回路ボード製造技術は、マイクロ回路製造とは、とりわけ、マイクロ回路製造技術において使用される基板が半導体であるのに対し、回路ボードのベース材料は絶縁体であることにおいて異なる。マイクロ回路製造技術は、代表的に、回路ボード製造技術より相当費用がかかりもする。
回路ボード製造技術は、パッケージング技術とは、パッケージング技術が半導体構成要素の周囲のその取り扱いを容易にするパッケージを形成することを意図されることにおいて異なる。半導体構成要素のパッケージの表面は、パッケージされた構成要素を回路ボードにおいて容易に取り付けることを可能にする接触部分、代表的には突起を有する。半導体パッケージは、導体も含み、この導体を経て、電圧は実際の半導体に結合されることができ、この導体は、パッケージの外側の突き出した接触部分を半導体構成要素の表面における接触領域に接続する。
しかしながら、従来の技術を使用して製造された構成要素のパッケージは、相当な量の空間を占める。電子装置の小型化は、半導体構成要素のパッケージを除去する試みに結びついた。この目的のため、例えばいわゆるフリップチップ技術が開発され、このフリップチップ技術において、パッケージなしの半導体構成要素は、回路ボードの表面上に直接組み立てられる。しかしながら、フリップチップ技術においては多くの困難が存在する。例えば、問題は、接続の信頼度に関して、特に、機械的ストレスが回路ボードと半導体構成要素との間に生じる用途において生じるおそれがある。機械的ストレスは、チップと回路ボードとの間に適切なアンダーフィルを加えることによって一様にしなければならない。この手順は、プロセスを遅くし、製造コストを上げる。ストレスは、特に、フレキシブル回路ボードが使用され、回路ボードが強く曲げられる用途において生じる。
本発明の目的は、容易にしかし経済的に、パックされていないマイクロ回路がベースに取り付けられることができ、接触が設けられることができる方法を形成することである。
本発明は、半導体構成要素、又はそのいくつかを、回路ボードのようなベースにおいて、前記ベースの製造中に埋め込むことを基礎とし、これによって、前記ベース構造の一部は、言ってみれば、半導体構成要素の周囲に製造される。本発明によれば、少なくとも１つの導体パターンが、半導体構成要素用のホールを通過するように、ベースにおいて最初に製造される。この後、半導体構成要素は、前記導体パターンと整列して、前記ホールにおいて配置される。半導体構成要素は、前記ベースの構造に取り付けられ、導体パターンの１つ以上の層は、少なくとも１つの導体パターンが前記半導体構成要素の表面における接触領域と電気的な接触を形成するように製造される。
より特には、本発明による方法は、請求項１の特徴部分において述べられたことによって特徴付けられる。
重要な利点は、本発明の援助によって得られる。これは、本発明の援助によって、回路ボードは、その内側に埋め込まれた半導体構成要素と共に製造されうるためである。本発明は、また、構成要素の周囲に小さくて確実な構成要素パッケージを製造することを可能にする。
本発明は、また、重大な追加の利点を与える多数の実施例を可能にする。
例えば、本発明によって、構成要素のパッケージング段階と、回路ボードの製造段階と、半導体構成要素の組み立て及び接触形成段階とは、組み合わされ、全体として１つにすることができる。種々のプロセス段階の組み合わせは、重要な記号論理的利益をもたらし、より小さくより確実な電子モジュールの製造を可能にする。このような製造方法は、一般的な使用における回路ボード製造及び組み立て技術を大いに利用することができる。
本発明の好適実施例による複合プロセスは、その全体において、例えば、回路ボードを製造し、フリップチップ技術を使用して、構成要素を回路ボードに取り付けるより簡単である。このような好適実施例により、慣例的な解決法を上回る以下の利点が得られる。

半田付けは、構成要素との接触を形成する必要がなく、代わりに、電気的接触は、半導体構成要素の接触領域の上部において導体を成長させることによって製造されうる。これは、合成物が金属間に形成されないように、溶けた金属を使用して構成要素を接続する必要がないことを意味する。金属間の合成物は、一般に、もろく、信頼性は半田付けによって形成された接続と比較して改善される。特に、小さい接続において、接続における金属合成物のもろさは、大きな問題を引き起こす。好適実施例によれば、半田無し解決法において、半田付け解決法よりも明らかに小さい構造を達成することができる。半田無し接触形成方法は、また、接触を形成するのに高温が必要ないという利点を有する。より低いプロセス温度は、回路ボード、構成要素パッケージ、又は、電子モジュールの他の材料を選択する場合、より広い選択を可能にする。この方法において、回路ボード、構成要素、及び、構成要素に直接接続された導電層の温度は、２０−８５℃の範囲において保たれ得る。例えば１５０℃のより高い温度は、任意のポリマフィルムの硬化（ポリマ化）が使用する場合にのみ必要とされるかもしれない。しかしながら、ベースボード及び構成要素の温度は、全体のプロセス中、２００℃未満に保たれ得る。この方法において、高温の、例えば化学的な効果による、又は、紫外線のような電磁放射による他の方法において硬化されるポリマフィルムを使用することも可能である。本発明のこのような好適実施例において、ベースボード及び構成要素の温度は、全体のプロセス中、１００℃未満に保たれ得る。

本方法の使用は、より小さい構造の製造を可能にするため、構成要素は、より近づけて間隔を置かれ得る。このとき、構成要素間の導体もより短くすることができ、電子回路の電気的特性は、例えば、損失、干渉及び遅延時間減らすことによって改善される。

本方法は、また、ベース及びベースにおいて埋め込まれた構成要素が互いの上部において組み立てられ得るような三次元構造の製造を可能にする。

本方法において、異なった材料間の界面を減らすこともできる。

本方法は、無半田プロセスを可能にする。
本発明は、他の好適実施例も可能にする。本発明との接続において、例えば、フレキシブル回路ボードが使用しうる。さらに、前記プロセスは、回路ボードを互いの上部において組み立てることを可能にする。
本発明の援助によって、半導体構成要素が、その薄さにもかかわらず、回路ボードのようなベース内で全体的に保護される、きわめて薄い構造を製造することもできる。
半導体構成要素は、完全に回路ボードの内側に置かれ得るため、回路ボードと半導体構成要素との間の接合箇所は、機械的に二重で確実になる。
以下において、本発明は、例の助けと共に、添付した図面の参照と共に、説明される。
図１において示された一連のイラストは、本発明によるある可能なプロセスを示す。以下において、図１のプロセスは、段階において説明される。
段階Ａ（図１Ａ）
段階Ａにおいて、好適な回路ボード１は、回路ボード製造プロセスに関して選択される。回路ボード１は、例えば、ＦＲ４型ボードのようなグラスファイバ強化エポキシボードであってもよい。このプロセス例において、ベースボード１は、このプロセス例が高温を必要としないように、有機ボードであってもよい。したがって、フレキシブルで安価な有機ボードは、ベースボード１に選択されうる。代表的に、すでに導電材料２、通常は銅で覆われたボードは、ベースボード１に選択される。もちろん、無機ボードも使用されうる。
段階Ｂ（図１Ｂ）
段階Ｂにおいて、スルーホール３は、電気的接触のためにベースボードにおいて形成される。ホール３は、例えば、機械的穴あけのような、回路ボード製造において使用されるなにか既知の方法で形成されうる。
段階Ｃ（図１Ｃ）
段階Ｃにおいて、金属４は、段階Ｂにおいて形成されたスルーホール中に成長する。このプロセス例において、金属４は、回路ボードの上部においても成長し、したがって、導電層２の厚さも増加する。
成長させるべき導電材料４は、銅、又は、十分な導電性を有する何か他の金属材料である。銅金属化は、化学銅の薄い層で前記ホールをコーティングし、このコーティングを、電子化学銅成長方法を使用して続けることによって行うことができる。化学銅は、ポリマの上部においても現れ、電気化学コーティングにおける導体として作用するため、本例において使用される。したがって、前記金属は、成長が安価になるように、湿式化学方法を使用して成長させることができる。代わりに、導電層４は、例えば、スルーホールを導電性ペーストで満たすことによって形成されうる。
段階Ｄ（図１Ｄ）
段階Ｄにおいて、回路ボードの表面における導電層は、パターン化される。これは、一般的に既知の回路ボード製造方法を使用して行うことができる。導電層のパターン化は、例えば、段階Ｂにおいて形成されたホールにおいて整列される。
導体パターンの製造は、例えば、金属４の表面において、フォトリソグラフィポリマフィルムを積層することによって行うことができ、このフィルムにおいて、所望の導体パターンが、パターン化マスクを経て光を向けることによって形成される。露光後、ポリマフィルムは現像され、所望の領域がそこから除去され、ポリマの下の銅４が現れる。次に、フィルムの下の現れた銅は、エッチング除去され、所望の導体パターンが残る。ポリマは、いわゆるエッチングマスクとして働き、その底において回路ボードのベースボードが現れる開口５は、金属層４において形成される。この後、ポリマ層も銅４の上部から除去される。
段階Ｅ（図１Ｅ）
段階Ｅにおいて、ホール６は、マイクロ回路用ベースボードにおいて形成される。ホールは、ベースボード全体を通じて、第１表面１ａから第２表面１ｂまで延在する。ホールは、例えば、フライス盤によって機械的にフライス削りすることによって形成される。ホール６は、例えば、スタンピングによっても形成されうる。ホール６は、回路ボードの導電パターン４に対して整列される。段階Ｂ中に形成されたホール３は、整列を助けるのにも使用されうるが、整列は、導電パターン４がホール３に対する特別な位置を有するように、導体パターン４にも関係する。
段階Ｆ（図１Ｆ）
段階Ｆにおいて、テープ７等は、ホール６上に積層される。テープ７は、これをホール６上にまっすぐ、ベースボードの第２表面１ｂに沿って引っ張ることによって積層される。テープは、構成要素が最終的な取り付け方法を使用してベースボードに固定されるまで、組み立てられるべき構成要素を次の段階において適所に保持することを目的とする。
段階Ｇ（図１Ｇ）
段階Ｇにおいて、マイクロ回路８は、ホール６において、ベースボードの第１表面１ａの側から組み立てられる。組み立ては、精密組み立て機械を使用して行うことができ、マイクロ回路８は、回路ボードの導電パターンに対して整列される。段階Ｅにおけるように、段階Ｂにおいて形成されたホールは、整列を助けるのにも使用され得る。
マイクロ回路８は、これらがホール６の“底”におけるテープ７の粘着性表面に粘着するような方法で組み立てられる。
段階Ｈ（図１Ｈ）
段階Ｈにおいて、マイクロ回路８は、充填物を使用し、マイクロ回路に関して形成されたホールを充填することによって、回路ボードのベースボードに取り付けられる。このプロセス例において、この段階は、鋳造エポキシを回路ボードの第１表面（１ａ）の側からホール中及びマイクロ回路８の上部において広げることによって行われる。エポキシは、スパチュラによって平らにされ、オートクレーブにおいて硬化することによって固められる。
段階Ｉ（図１Ｉ）
段階Ｉにおいて、段階Ｆにおいて積層されたテープは除去される。
段階Ｊ（図１Ｊ）
段階Ｊにおいて、ポリマフィルム１０は、回路ボードの表面上に形成され、その後、薄い金属コーティング１１はポリマフィルムの上部において形成される。このフィルムは、好適には、回路ボードの両面において、少なくとも回路ボードの第２表面（１ｂ）において形成される。
このプロセス例において、段階Ｊは、薄いポリマフィルム（例えば、４０μｍ）を回路ボードの表面において積層することによって行われ、前記回路ボードの上部は銅の層（例えば、５μｍ）である。積層は、圧力及び熱の助けによって行われる。このプロセス例において、したがって前記フィルムはＲＣＣ（レジンで覆われた銅）ホイルである。
前記ポリマフィルムは、例えば、回路ボード上に液体形態におけるポリマを広げることによっても形成され得る。したがって、積層は、段階Ｊにおいて必須ではない。必須なのは、埋め込まれた構成要素、特に、埋め込まれたマイクロ回路を含む絶縁層、代表的に、ポリマフィルムが回路ボード上に形成されることである。ポリマフィルムそれ自体は、回路ボードにすでに取り付けられたポリマ層の上部において導電表面が後に形成され得るように、金属で覆われてもよいが、これは必須ではない。
段階Ｊは、このプロセス例において回路ボード製造において使用される慣例的な製造方法及び仕事段階を使用することを可能にし、それにもかかわらずマイクロ回路及び回路ボード内の他の構成要素を埋めることができるようにする。
段階Ｋ（図１Ｋ）
段階Ｋにおいて、ホール１２は、ポリマフィルム１０において（同時に導電ホイル１１において）形成され、このホールを通じて、導電パターンとの接触と、回路ボード及びマイクロ回路８との貫通接続（導電材料４）とを形成することができる。
ホール１２は、例えば、レーザ又は何か他の好適な方法を使用して形成することができる。段階Ｄにおいて形成された導電パターン又は段階Ｂにおいて形成されたスルーホールは、整列に使用され得る。
段階Ｌ（図１Ｌ）
段階Ｌは段階Ｃに対応する。段階Ｌにおいて、導電層１３は、ホール１２中及び回路ボードの表面上に形成される。
このプロセス例において、貫通接続（ホール１２）は、最初に３段階デスメア処理を使用して洗浄される。この後、貫通接続は、最初にポリマ上に触媒ＳｎＰｂ表面を形成し、その後、化学銅の薄い層（約２Ｆｍ）を表面上に堆積することによって金属化される。銅１３の厚さは、電気化学堆積によって増加される。
代わりに、貫通接続は、導電性ペーストで充填されてもよく、又は、何か他の好適なマイクロビア金属化方法を使用して形成されてもよい。
段階Ｍ（図１Ｍ）
段階Ｍにおいて、導電パターンは、段階Ｄにおけるのと同じ方法において形成される。
段階Ｎ及びＯ（図１Ｎ及び１Ｏ）
段階Ｎ及びＯにおいて、（段階Ｄ及びＭにおけるのと同様の方法において）フォトリソグラフィポリマ１４は、回路ボードの表面上に広げられ、所望のパターンが、ポリマ１４において形成される。露光されたポリマフィルムは現像されるが、回路ボード上に残るポリマフィルムパターンは除去されない。
段階Ｐ（図１Ｐ）
段階Ｐにおいて、前の段階において形成されたポリマフィルムパターンの接続領域はコーティング１５で覆われる。コーティング１５は、例えば、Ｎｉ／Ａｕコーティング又はＯＳＰ（有機表面保護）によって形成され得る。
図１の例は、あるプロセスを示し、このプロセスは、本発明を利用するのに使用され得る。したがって、本発明は、上述したプロセスに決して限定されず、代わりに、本発明は、異なったプロセスの大きいグループ及びこれらの最終生成物を、同等の解釈まで考慮に入れた請求項の十分な範囲までカバーする。特に、本発明は、例において示したレイアウトに決して限定されず、代わりに、本発明によるプロセスが、ここで開示された例と大きく異なった多くの種類の回路ボードを製造するのに使用され得ることは、当業者に明らかである。したがって、図のマイクロ回路及び接続は、製造プロセスを例示するためにのみ示される。したがって、きわめて多くの変更は、本発明によるアイデアからそれにもかかわらず逸脱することなしに、上記で開示された例のプロセスに対して行うことができる。これらの変更は、種々の段階において示された製造技術に関係してもよく、又は、例えば、段階の相互の順序に関係してもよい。例えば、段階Ｂは、段階Ｄの後に行われても等しくよく、すなわち、手順は、穴あけされたホールにおいてパターンを整列させる代わりに、パターンにおいてドリルを整列させるようにすることができる。
要求されると思われる段階は、上記で開示された例のプロセスに追加されることもできる。例えば、段階Ｈにおいて行われる鋳造中に回路ボードの表面を保護するホイルは、回路ボードの第１の側（１ａ）上に積層されることができる。このような保護ホイルは、ホール６を除く他の領域すべてを覆うように製造される。保護ホイルは、回路ボードの表面を、鋳造エポキシがスパチュラで広げられるとき、きれいに保つ。保護ホイルは、段階Ｈの前の好適な段階において形成されることができ、鋳造直後に回路ボードの表面から除去される。
前記方法の助けによって、回路ボードに取り付けるべき構成要素パケットを製造することもできる。このようなパケットは、互いに電気的に接続されたいくつかの半導体構成要素を含むこともできる。
前記方法は、電気的モジュール全体を製造するのにも使用され得る。図１に示されるプロセスは、導電性構造が、マイクロ回路の接触表面が向けられる回路ボードの第２の側（１ｂ）においてのみ形成されるように用いられてもよい。
前記方法は、例えば、使用されるベースボードの厚さが５０−２００ミクロンの範囲であり、マイクロ回路の厚さが５０−１５０ミクロンの範囲である回路ボード又は電気的モジュールを製造することを可能にする。導体のピッチは、例えば、５０−２５０ミクロンの範囲において変化してもよく、微小貫通接続の直径は、例えば、１５−５０ミクロンであってもよい。したがって、１層構造における単一のボードの全体的な厚さは、約１００−３００ミクロンになる。
本発明は、回路ボードが互いの上部において組み立てられる、したがって、多層回路構造を形成するような方法において用いられることもでき、この構造において、互いの上部において配置され、互いに電気的に接続された、図１にしたがって製造されたいくつかの回路ボードが存在する。互いの上部において配置された回路ボードは、導電性構造が回路ボードの第２の側１ｂにおいてのみ形成されるが、それにもかかわらず、それを経て電気的接触が回路ボードの第１の側からマイクロ回路まで形成され得る貫通接続を含む回路ボードであってもよい。図２は、あるこのようなプロセスを示す。
図２は、回路ボードの互いへの接続を示す。以下において、プロセスは段階において記述される。
段階２Ａ（図２Ａ）
段階２Ａは、互いの上部において配置されている回路ボードを示す。最も下の回路ボードは、例えば、図１の修正されたプロセスの段階Ｉの後に得られる。この場合において、図１のプロセスは、段階１Ｃを省くことによって修正される。
真ん中及び上側の回路ボードは、例えば、図１の修正されたプロセスの段階Ｍの後に得られる。この場合において、図１のプロセスは、段階１Ｃを省き、段階Ｊ、Ｋ及びＬを、回路ボードの第２の側（１ｂ）においてのみ行うことによって修正される。
回路ボードに加えて、図２Ａは、回路ボード間に置かれたプリプレグエポキシ層２１も示す。
段階２Ｂ（図２Ｂ）
段階２Ｂにおいて、回路ボードは、プリプレグエポキシ層２１の援助と共に積層される。加えて、金属で覆われたポリマフィルム２１は、回路ボードの両側において形成される。このプロセスは、図１のプロセスの段階Ｊに対応する。
段階２Ｃ（図２Ｃ）
段階２Ｃにおいて、接触の形成に関するホール２３は、回路ボードにおいて穴あけされる。
段階２Ｃの後、プロセスは例えば以下のように続き得る。
段階２Ｄ
段階２Ｄにおいて、導電材料は、回路ボードの上部と、スルーホール中とにおいて、段階１Ｃにおけるのと同様に成長する。
段階２Ｅ
段階２Ｅにおいて、回路ボードの表面上の導電層は、段階１Ｄにおけるのと同様にパターン化される。
段階２Ｆ
段階２Ｆにおいて、段階１Ｎ及び１Ｏにおけるのと同様に、フォトリソグラフィポリマは、回路ボードの表面上に広げられ、所望のパターンが、前記ポリマにおいて形成される。露光されたポリマフィルムは現像されるが、回路ボード上に残るポリマフィルムパターンは除去されない。
段階２Ｇ
段階２Ｇにおいて、前の段階において形成されたポリマフィルムパターンの接続領域は、段階１Ｐにおけるのと同様に金属化される。
図２の例に基づいて、本方法が、多くの種類の三次元回路構造を製造するのに使用できることは明らかである。例えば、本方法は、いくつかのメモリ回路が互いの上部において配置された、したがって、いくつかのメモリ回路を含むパケットを形成するのと同様な方法において使用することができ、前記パケットにおいて、メモリ回路は互いに接続され、動作的な全体性を形成する。このようなパケットは、三次元マルチチップモジュールと呼ぶこともできる。このようなモジュールにおけるチップは、自由に選択することができ、チップ間の接触は、選択された回路によって容易に形成することができる。
本発明は、電磁保護をベースにおいて埋め込まれた構成要素の周囲に形成することを可能にもする。これは、図１の方法は、段階１Ｅにおいて示したホール６が段階１Ｂにおいて行われたホール３形成との組み合わせにおいて形成することができるように変更することができるためである。この場合において、段階１Ｃにおいて形成すべき導電層４は、構成要素に関して形成されたホール６の側壁も覆う。図３Ａは、前述の方法において変更されたプロセスにおける段階１Ｆ後のような、ベース構造の断面図を示す。
図３Ａにおいて示す中間段階後、プロセスは、段階１Ｇと同様の方法においてマイクロ回路を組み立て、前記マイクロ回路を段階１Ｈと同様に取り付け、段階１Ｊと同様に回路ボードの両側においてポリマ及び金属ホイルを形成することによって続けることができる。図３Ｂは、これらのプロセス段階後のベース構造の断面図例を示す。
図３Ｂにおいて示す中間段階後、プロセスは、接触を形成するために、ポリマフィルムにおいて段階１Ｋと同様のホールを形成することによって続けられる。
この後、導電層は、段階１Ｌと同様に、ホール内と、ボードの表面とにおいて形成される。図３Ｃは、これらのプロセス段階後のベース構造の断面図例を示す。明瞭にする理由のため、ホール内及びボード表面において段階１Ｌと同様に形成された導電層は、黒において強調される。
図３Ｃにおいて示す中間段階後、プロセスは、段階１Ｍにおけるようにボードの表面上の導電層をパターン化し、段階１Ｎにおけるようにボードの表面をコーティングすることによって続けられる。これらの段階後、マイクロ回路は、ほぼ連続的な金属ホイルによって取り囲まれ、この金属ホイルは、電磁相互作用によって生じる干渉に対する効率的な保護を形成する。この構成は、図３Ｄにおいて示される。図３Ｄにおいて示す中間段階後、段階１Ｏ及び１Ｐに対応する段階が行われ、これらの段階において、保護ホイル及び接続が、回路ボードの表面上に形成される。
図３Ｄにおいて、マイクロ回路を保護する金属層の断面は、黒によって強調される。クロスハッチは、マイクロ回路に関して形成されたホールのすべての側部が金属ホイルによって覆われることを思い出させることを意図する。したがって、マイクロ回路は、連続的な金属ホイルによって横に取り囲まれる。これに加えて、金属プレートは、マイクロ回路の上に設計することができ、この金属プレートは、回路ボードの導電パターンの形成と共に形成される。同様に、できるだけ完全な金属ホイルは、マイクロ回路の下に形成される。マイクロ回路の下の接触の形成は、例えば、図３Ｄにおいて示されるように、小さいギャップが金属ホイルにおいて形成されなければならないことを意味する。しかしながら、これらのギャップは、電磁干渉に対して得られる保護効果を弱めないほど横に狭く、又は、相応して、垂直に薄く形成することができる。
図３Ｄの例を考える場合、最終的な構造は、図において示される面に対して直角において延在する部分も含むことも考慮しなければならない。直角において延在するこのような構造は、図３Ｄの左手のマイクロ回路の左手側において接触バンプに接続された導体によって示され、この導体は、マイクロ回路を横に取り囲む金属ホイルと、マイクロ回路の下の導電層との間からビューワに向かって通る。
したがって、図３Ｄによって示される解決法は、マイクロ回路に、電磁干渉に対する優れた保護を与える。この保護は、マイクロ回路のすぐ回りに形成されるため、構造は、回路ボードにおいて含まれる構成要素間に生じる相互干渉に対する保護も与える。マイクロ回路を横に取り囲む金属ホイルは、回路の上の金属プレートに電気的に接続できるため、大部分の電磁保護構造は、アースすることもできる。回路ボードの接続は、金属プレートが回路ボードの導電構造を経てアースされるように設計することができる。
本発明によるあるプロセスの一連の断面図を示す。 本発明による第２のプロセスの一連の断面図を示す。 本発明による第３のプロセスの一連の断面図を示す。

Claims (22)

  1. 構成要素をベースに埋め込み、前記構成要素との電気的接触を形成する方法において、
    前記ベースとしてベースボードを選択するステップと、
    前記ベースボードにおいて導電パターンを形成するステップと、
    前記ベースボードにおいてホールを、前記ホールの位置が前記ベースボードにおいて形成された前記導電パターンに関して選択されるように形成するステップと、
    前記ホール内に構成要素を、前記構成要素が前記ベースボードにおいて形成された前記導電パターンに関して整列されるように配置するステップと、
    前記ベースボードにおいて形成された前記ホール内の前記構成要素を場所において固定するステップと、
    前記ベースの少なくとも１つの表面において形成された絶縁層を、前記絶縁層が前記構成要素を覆うように形成するステップと、
    前記絶縁層において前記構成要素に関する接触開口を形成するステップと、
    導体を、前記接触開口まで、前記絶縁層の上部において、前記構成要素との電気的接触を形成するために形成するステップとを含むことを特徴とする方法。
  2. 請求項１に記載の方法において、構成要素に関する回路ボードのベースボードにおいて形成されたホールは、スルーホールであることを特徴とする方法。
  3. 請求項２に記載の方法において、前記構成要素の周囲に干渉保護を形成するために、絶縁材料は、構成要素に関して形成されたホールの側壁において成長されることを特徴とする方法。
  4. 請求項１ないし３のいずれか１項に記載の方法において、前記ホール内に配置されるべき構成要素は、マイクロ回路であり、このマイクロ回路の第１の表面において、電気的接触を形成するための接触領域又は接触突起が存在することを特徴とする方法。
  5. 請求項４に記載の方法において、前記ホールの形成後、
    テープ又はテープ様フィルムは、前記ベースボードの第１の側において積層され、
    前記マイクロ回路は、前記マイクロ回路の第１の表面が前記テープ又はテープ様フィルムに対して位置し、前記ベースボードの第１の表面と実質的に同じレベルになるように、前記ベースボードの第２の側から前記ベースボードにおいて形成されたホールにおいて配置され、
    前記マイクロ回路は、前記ベースボードにおいて形成されたホールにおいて、前記ホールを充填材料によって充填することによって固定されることを特徴とする方法。
  6. 請求項５に記載の方法において、前記マイクロ回路の固定後、
    前記ベースボードの第１の表面において積層されたテープ又はテープ様フィルムは、除去され、
    ＲＣＣホイルは、前記ベースボードの第１の表面上に積層され、
    導電パターン及び前記構成要素用の接触開口は、前記ＲＣＣホイルにおいて形成されることを特徴とする方法。
  7. 請求項５に記載の方法において、ホールは貫通接続に関して形成され、前記マイクロ回路の固定後、
    前記ベースボードの第１の表面において積層されたテープ又はテープ様フィルムは、除去され、
    ＲＣＣホイルは、前記ベースボードの第１及び第２の表面上に積層され、
    導電パターン及び前記構成要素用の接触開口と、貫通接続とは、前記ベースボードの第１の表面上に積層された前記ＲＣＣホイルにおいて形成され
    導電パターン及び前記貫通接続用の接触開口は、前記ベースボードの第２の表面上に積層された前記ＲＣＣホイルにおいて形成されることを特徴とする方法。
  8. 請求項５に記載の方法において、前記マイクロ回路の固定後、
    前記ベースボードの第１の表面において積層されたテープ又はテープ様フィルムは、除去され、
    プリプレグエポキシホイルは、前記ベースボードの第１の表面において形成され、
    前記構成要素用の接触開口は、前記エポキシホイルにおいて形成され、
    導電パターンは、前記エポキシホイルの上部において形成されることを特徴とする方法。
  9. 請求項５に記載の方法において、貫通接続に関するホールは、前記ベースにおいて形成され、前記マイクロ回路の固定後、
    前記ベースボードの第１の表面において積層されたテープ又はテープ様フィルムは、除去され、
    プリプレグエポキシホイルは、前記ベースボードの第１及び第２の表面において形成され、
    前記構成要素用の接触開口と、貫通接続とは、前記ベースボードの第１の表面の前記エポキシホイルにおいて形成され、
    前記貫通接続用の接触開口は、前記ベースボードの第２の表面の前記エポキシホイルにおいて形成されることを特徴とする方法。
  10. 請求項４ないし９のいずれか１項に記載の方法において、前記マイクロ回路が前記ベースボードにおいて形成されたホール内に配置された後、電気的接触は、前記ベースボードの第１の表面の方向から前記マイクロ回路に対して形成されることを特徴とする方法。
  11. 請求項４ないし１０のいずれか１項に記載の方法において、電気的接触は、前記マイクロ回路に対して、前記マイクロ回路の接触領域又はその接触突起の上部において導電材料を成長させることによって形成されることを特徴とする方法。
  12. 請求項４ないし１１のいずれか１項に記載の方法において、前記マイクロ回路との電気的接触は、回路ボード製造技術を使用して半田無しに形成されることを特徴とする方法。
  13. 請求項１ないし１２のいずれか１項に記載の方法において、２つ以上の構成要素は、対応する方法において前記ベースに埋め込まれることを特徴とする方法。
  14. 請求項１３に記載の方法において、分離ホールは、前記ベースに埋め込まれるべき構成要素ごとに前記ベースボードにおいて形成され、前記ベースに埋め込まれるべき各々の構成要素は、それ自身のホールにおいて配置されることを特徴とする方法。
  15. 請求項１ないし１４のいずれか１項に記載の方法において、少なくとも２つのマイクロ回路は、前記ベースにおいて埋め込まれ、導電層は成長し、前記導電層は、前記マイクロ回路を互いに電気的に接続して、動作的な全体性を形成するために、前記少なくとも２つのマイクロ回路の接触領域又は接触突起に直接接続されることを特徴とする方法。
  16. 請求項１ないし１５のいずれか１項に記載の方法において、少なくとも４つの導電層が互いの上部において存在する多層構造が製造されることを特徴とする方法。
  17. 請求項１ないし１６のいずれか１項に記載の方法において、第１ベースと、少なくとも１つの第２ベースとが製造され、これらのベースは、これらのベースが互いに関して整列されるように、互いの上部において組み立てられ、固定されることを特徴とする方法。
  18. 請求項１ないし１６のいずれか１項に記載の方法において、
    第１及び第２ベースと、中間層とが製造され、
    前記第２ベースは、前記第１ベースの上に配置され、前記第２ベースは、前記第１ベースに関して整列され、
    前記中間層は、前記第１ベースと前記第２ベースとの間に配置され、
    前記第１及び第２ベースは、前記中間層の援助によって互いに積層されることを特徴とする方法。
  19. 請求項１８に記載の方法において、
    少なくとも１つの第３ベースと、各々の第３ベースに関する中間層とが製造され、
    各々の第３ベースは、前記第１及び第２ベースの上に配置され、各々の第３ベースは、より下のベースの一方に関して整列され、
    中間層は、各々の第３ベースの下に配置され、
    前記第１及び第２ベースと各々の第３ベースとは、前記中間層の援助によって互いに積層されることを特徴とする方法。
  20. 請求項１７ないし１９のいずれか１項に記載の方法において、貫通接続用のホールは、互いの上部において固定されたベースを通じて穴あけされ、導体は、前記穴あけされたホールにおいて、各々のベースの電子回路を互いに接続し、動作的な全体性を形成するために形成されることを特徴とする方法。
  21. 請求項１ないし２０のいずれか１項に記載の方法において、前記ベースボードと、構成要素と、前記構成要素に直接接続された導電層との温度は、前記プロセス中、２００℃未満、好適には２０−８５℃の範囲内であることを特徴とする方法。
  22. 請求項１ないし２１のいずれか１項に記載の方法を使用して製造された電子モジュール。
JP2003565216A 2002-01-31 2003-01-28 構成要素をベースに埋め込み接触を形成する方法 Pending JP2005517287A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20020190A FI115285B (fi) 2002-01-31 2002-01-31 Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
PCT/FI2003/000064 WO2003065778A1 (en) 2002-01-31 2003-01-28 Method for embedding a component in a base and forming a contact

Publications (2)

Publication Number Publication Date
JP2005517287A true JP2005517287A (ja) 2005-06-09
JP2005517287A5 JP2005517287A5 (ja) 2005-12-22

Family

ID=8563006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003565216A Pending JP2005517287A (ja) 2002-01-31 2003-01-28 構成要素をベースに埋め込み接触を形成する方法

Country Status (13)

Country Link
US (1) US6991966B2 (ja)
EP (1) EP1474959B1 (ja)
JP (1) JP2005517287A (ja)
KR (2) KR20100126546A (ja)
CN (1) CN100566511C (ja)
AT (1) ATE295064T1 (ja)
BR (1) BRPI0307364B1 (ja)
DE (1) DE60300619T2 (ja)
FI (1) FI115285B (ja)
HK (1) HK1077151A1 (ja)
IL (1) IL163238A (ja)
RU (1) RU2297736C2 (ja)
WO (1) WO2003065778A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP2008522396A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
WO2009118925A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US7410907B2 (en) * 2005-03-31 2008-08-12 Lucent Technologies Inc. Fabricating integrated devices using embedded masks
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
WO2009145727A1 (en) * 2008-05-28 2009-12-03 Agency For Science, Technology And Research A semiconductor structure and a method of manufacturing a semiconductor structure
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
SG158823A1 (en) * 2008-07-18 2010-02-26 United Test & Assembly Ct Ltd Packaging structural member
WO2010048653A2 (de) 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
CN102356521B (zh) * 2009-03-18 2014-07-09 怡得乐工业有限公司 具有焊料的平面触头
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2410565A1 (en) 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8680683B1 (en) * 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
AT13055U1 (de) 2011-01-26 2013-05-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8603858B2 (en) 2011-07-12 2013-12-10 Infineon Technologies Ag Method for manufacturing a semiconductor package
AT13436U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
AT13432U1 (de) 2011-08-31 2013-12-15 Austria Tech & System Tech Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
WO2013035337A1 (ja) * 2011-09-09 2013-03-14 日本特殊陶業株式会社 半導体モジュール、回路基板
US8723313B2 (en) 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
EP2615638A3 (en) 2012-01-16 2013-09-25 Yu, Wan-Ling Semiconductor Package Structure and Method for Manufacturing The Same
US9496211B2 (en) * 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
AT514074B1 (de) * 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
JP6235575B2 (ja) * 2013-05-14 2017-11-22 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
CN105280563A (zh) * 2014-06-10 2016-01-27 台湾应用模组股份有限公司 具缩减厚度的晶片卡封装装置
KR20160004157A (ko) 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
RU2581155C1 (ru) * 2014-12-10 2016-04-20 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет"Московский институт электронной техники" Способ изготовления электронного узла
RU2571880C1 (ru) * 2015-01-30 2015-12-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" Способ монтажа микроэлектронных компонентов
RU2604209C1 (ru) * 2015-06-05 2016-12-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Способ 2d-монтажа (внутреннего монтажа) интегральных микросхем
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
RU2645151C1 (ru) * 2016-10-31 2018-02-16 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
RU2651543C1 (ru) * 2016-12-07 2018-04-20 Акционерное общество "Авиаавтоматика" имени В.В. Тарасова" Способ изготовления микроэлектронного узла
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN110571229A (zh) * 2018-06-05 2019-12-13 深南电路股份有限公司 一种埋入式光感模组及其制造方法
US10615053B2 (en) * 2018-06-07 2020-04-07 Texas Instruments Incorporated Pre-cut plating lines on lead frames and laminate substrates for saw singulation
RU2703831C1 (ru) * 2019-03-01 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
WO2022000191A1 (zh) 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
RU2752013C1 (ru) * 2020-10-26 2021-07-21 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) Способ изготовления микросборки бескорпусных электронных компонентов на гибких органических подложках

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3192307A (en) 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522396A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
WO2009118925A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8347493B2 (en) 2008-03-27 2013-01-08 Ibiden Co., Ltd. Wiring board with built-in electronic component and method of manufacturing same

Also Published As

Publication number Publication date
FI115285B (fi) 2005-03-31
RU2004126137A (ru) 2005-06-10
CN100566511C (zh) 2009-12-02
IL163238A (en) 2009-06-15
US6991966B2 (en) 2006-01-31
KR20100126546A (ko) 2010-12-01
EP1474959A1 (en) 2004-11-10
EP1474959B1 (en) 2005-05-04
BRPI0307364B1 (pt) 2017-02-21
DE60300619D1 (de) 2005-06-09
ATE295064T1 (de) 2005-05-15
WO2003065778A1 (en) 2003-08-07
KR101013325B1 (ko) 2011-02-09
FI20020190A0 (fi) 2002-01-31
DE60300619T2 (de) 2006-01-19
CN1625927A (zh) 2005-06-08
BR0307364A (pt) 2004-12-14
KR20040073606A (ko) 2004-08-19
HK1077151A1 (en) 2006-02-03
RU2297736C2 (ru) 2007-04-20
FI20020190A (fi) 2003-08-01
US20050124148A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
JP2005517287A (ja) 構成要素をベースに埋め込み接触を形成する方法
US8368201B2 (en) Method for embedding a component in a base
US10212818B2 (en) Methods and apparatus for a substrate core layer
TWI679737B (zh) 具有功率覆蓋結構之嵌入式功率模組
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20100242272A1 (en) Method of manufacturing printed circuit board
JP2007535156A (ja) 埋込み構成要素からの熱伝導
KR20060005348A (ko) 전자 모듈 및 그의 제조 방법
JP2008522397A (ja) 電子モジュール及びその製造方法
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
JPH1056101A (ja) スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ
CN113471086B (zh) 半导体封装方法及半导体封装结构
KR100836657B1 (ko) 전자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407