JP2005295086A - Data transmission circuit - Google Patents
Data transmission circuit Download PDFInfo
- Publication number
- JP2005295086A JP2005295086A JP2004105648A JP2004105648A JP2005295086A JP 2005295086 A JP2005295086 A JP 2005295086A JP 2004105648 A JP2004105648 A JP 2004105648A JP 2004105648 A JP2004105648 A JP 2004105648A JP 2005295086 A JP2005295086 A JP 2005295086A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- pulse
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、パルストランスを使用し伝送路と電気的に絶縁した二線式のデータ伝送システムにおける、耐ノイズ性を向上して伝送誤りを防ぐデータ伝送回路に関する。 The present invention relates to a data transmission circuit that improves noise resistance and prevents transmission errors in a two-wire data transmission system that uses a pulse transformer and is electrically insulated from a transmission line.
従来技術のデータ伝送回路は、耐ノイズ性を向上し伝送誤りを防ぐ技術として、差動出力型のドライバと差動入力型のレシーバと平衡回路を用いた平衡型伝送方式を採用していた(例えば、特許文献1参照)。
図4は、従来技術のデータ伝送回路を示すブロック図である。
図4において、1はデータ送受信を行うためのデータ伝送回路、11は通信制御用IC、12は差動型バストランシーバ(以下、トランシーバと称す)、13はドライバ、14はレシーバ、15はパルストランス、16は終端抵抗、20は通信ケーブル、enは送信イネーブル信号、tdは前記トランシーバ12より出力される1対の差動信号(以下、伝送データと称す)である。
送受信インターフェース部であるトランシーバ12は、ドライバ13とレシーバ14より構成される。送信データの出力、受信データの入力、及び、トランシーバ12を制御する送信イネーブル信号enの出力は通信制御用IC11により行なわれる。
通信ケーブル20により、データ伝送回路1と少なくとも1つ以上の同様のデータ伝送回路間が接続されており、通信ケーブル20の両端のデータ伝送回路には、1対の電線の特性インピーダンスを適合させるための終端抵抗16が設けられている。この通信ケーブル20とデータ伝送回路1とはパルストランス15により電気的に絶縁されている。
図5は、従来技術の送信データフレーム構成を示すタイミングチャートである。
図5において、31は1局目送信データフレーム、32は2局目送信データフレーム、33はn局目送信データフレーム(nは接続されている局の台数)である。
図4に示すデータ伝送回路を用いて伝送を行う場合、データの伝送は図5に示すようなフレーム構成で行われる。
データ伝送回路1は、自局のデータ送信完了後は他局がデータ送信するまで受信待ち状態となるため、各局のデータフレーム間には休止期間が存在する。この休止期間ではどの局も伝送路をドライブしないため、伝送路はフローティングの状態となっている。
図6は、従来技術の送信データの1ビット分を拡大した波形を示した説明図である。
送信データのビットの中点でレベル反転を行う符号方式(以下、マンチェスタ符号方式と称す)を使用している。マンチェスタ符号方式では、データの前半が“L”レベルで後半が“H”レベルの場合のデータを“0”、前半が“H”レベルで後半が“L”レベルの場合のデータを“1”として符号化することにより、ビット中点で必ずレベル反転を伴うため、理想的には図6に示す波形のように、“H”レベルと“L”レベルのパルス幅は等しくなる。また、伝送線路で“H”レベルは正極性、“L”レベルは負極性の交流信号になり伝送信号にDC成分は生じない。
このように、従来のデータ伝送回路では、通信制御IC11により自局のデータを送信中に送信イネーブル信号enを“H”としトランシーバ12内部のドライバ13をイネーブルとしてデータ送信を行い、データ送信が完了したら、送信イネーブル信号enを“L”としドライバ13をディセーブルとし他局からのデータの受信を待つという構成になっていた。
FIG. 4 is a block diagram showing a conventional data transmission circuit.
In FIG. 4, 1 is a data transmission circuit for transmitting and receiving data, 11 is a communication control IC, 12 is a differential bus transceiver (hereinafter referred to as a transceiver), 13 is a driver, 14 is a receiver, and 15 is a pulse transformer. , 16 is a terminating resistor, 20 is a communication cable, en is a transmission enable signal, and td is a pair of differential signals (hereinafter referred to as transmission data) output from the
The
The
FIG. 5 is a timing chart showing the transmission data frame configuration of the prior art.
In FIG. 5, 31 is a first station transmission data frame, 32 is a second station transmission data frame, and 33 is an nth station transmission data frame (n is the number of connected stations).
When transmission is performed using the data transmission circuit shown in FIG. 4, data transmission is performed in a frame configuration as shown in FIG.
Since the data transmission circuit 1 is in a reception waiting state after the data transmission of its own station is completed until another station transmits data, there is a pause period between the data frames of each station. Since no station drives the transmission line during this idle period, the transmission line is in a floating state.
FIG. 6 is an explanatory diagram showing a waveform obtained by enlarging one bit of transmission data of the prior art.
A coding system that performs level inversion at the midpoint of transmission data bits (hereinafter referred to as the Manchester coding system) is used. In the Manchester encoding method, data is “0” when the first half of the data is “L” level and the second half is “H” level, and “1” when the first half is “H” level and the second half is “L” level. Therefore, since the level inversion always occurs at the midpoint of the bit, ideally, the pulse widths of the “H” level and “L” level are equal as shown in the waveform of FIG. In the transmission line, an “H” level is a positive polarity and an “L” level is a negative polarity AC signal, and no DC component is generated in the transmission signal.
In this way, in the conventional data transmission circuit, the
しかしながら、従来のデータ伝送回路では、通信制御IC11やトランシーバ12はスキュー特性を持っているため、出力データが“H”もしくは“L”に偏り、出力パルス幅に歪みが生じる。
図7は、1ビット分のデータ波形がΔtだけ“H”に偏った場合を示す説明図である。
図7(a)は1ビット分のデータ波形がΔtだけ“H”に偏った場合の波形、(b)は(a)に示す波形と等価のパルス波形、(c)は送信データに歪みがある場合のパルストランスに発生する磁化電流波形である。
1ビット分のデータ波形がΔtだけ“H”に偏った場合のパルスは図7(a)に示す波形となる。これは、図7(b)に示したパルスが発生していることと同じことを示している。耐ノイズ性を向上させるため伝送回路1と通信ケーブル20の間をパルストランス15にて絶縁しているが、図7(a)で示したパルスが印加された場合、パルストランス15には図7(c)の実線で示すような磁化電流が流れる。この磁化電流は、パルスが入力されていないときに終端抵抗16等により消費され減衰する。しかし、データビットが連続で出力された場合、データ1ビット分の磁化電流が消費されて0となる前に次のデータビットが出力されるため、図7(c)の一点差線で示すような磁化電流がパルストランス15に蓄積されていく。伝送回路1がデータの出力を完了しドライバ13をOFFすると、伝送路をどの局もドライブしないためパルストランス15ではこの蓄積された磁化電流を流しつづけようとして逆起電圧を発生する。この逆起電圧は伝送データのフレーム間にある休止期間中に減衰していき最終的には0となるが、この蓄積された磁化電流が大きい場合には磁化電流が減衰して0になる前に次の局のフレームが始まり、この磁化電流により波形が歪んだり、伝送エラーを発生したりするという問題があった。
また、フレーム間の休止期間でこの磁化電流を早く減衰させ0にするために終端抵抗16の値を小さくすることが考えられるが、抵抗値を小さくして、かつ、伝送路とインピーダンスを適合させるには別途インダクタンス等を追加する必要があり、また抵抗値が小さくなるため消費電流が増加するという問題があった。
本発明は、このような問題に鑑みてなされたものであり、終端抵抗の値を小さくすることなく、ドライバOFF時に発生する逆起電圧を抑制し、磁化電流による波形歪み、および伝送エラーの発生を抑制することが出来るデータ伝送回路を提供することを目的とする。
However, in the conventional data transmission circuit, since the
FIG. 7 is an explanatory diagram showing a case where the data waveform for 1 bit is biased to “H” by Δt.
7A shows a waveform when the data waveform for one bit is biased to “H” by Δt, FIG. 7B shows a pulse waveform equivalent to the waveform shown in FIG. 7A, and FIG. 7C shows distortion in the transmission data. It is a magnetizing current waveform generated in a pulse transformer in a certain case.
The pulse when the data waveform for 1 bit is biased to “H” by Δt has the waveform shown in FIG. This indicates the same thing as the generation of the pulse shown in FIG. In order to improve noise resistance, the transmission circuit 1 and the
It is conceivable to reduce the value of the
The present invention has been made in view of such problems, and suppresses the back electromotive voltage generated when the driver is turned off without reducing the value of the termination resistor, thereby generating waveform distortion and transmission error due to the magnetizing current. An object of the present invention is to provide a data transmission circuit capable of suppressing the above.
上記問題を解決するため、本発明のデータ伝送回路は、伝送線路上に接続され、前記伝送線路と電気的に絶縁するためのパルストランスと、前記伝送線路上に伝送信号を送信するためのドライバと、前記伝送線路上に送信される伝送信号を検出するレシーバと、送受信データを制御する通信制御ICで構成されるデータ伝送回路において、前記データ伝送回路は、前記伝送信号の波形歪み量を測定するための波形歪み測定回路と、送信データの制御を行うための送信データ制御回路とを備え、前記波形歪み測定回路は、パルスの幅を測定するためのアップダウンカウンタからなり、前記ドライバが他局へ送信するデータである実データ送信中に前記レシーバの出力パルスの“H”パルス、及び“L”パルスの幅を測定することによりパルス歪み測定値を取得するものであり、送信データ制御回路は、前記パルス歪み測定値に基づいて、前記パルストランスで発生する逆起電圧を抑制する付加データを前記実データ伝送終了後に送信するものであることを特徴としている。 In order to solve the above problems, a data transmission circuit of the present invention includes a pulse transformer connected on a transmission line and electrically insulated from the transmission line, and a driver for transmitting a transmission signal on the transmission line. And a data transmission circuit comprising a receiver for detecting a transmission signal transmitted on the transmission line and a communication control IC for controlling transmission / reception data, wherein the data transmission circuit measures a waveform distortion amount of the transmission signal. A waveform distortion measuring circuit for controlling transmission data and a transmission data control circuit for controlling transmission data, the waveform distortion measuring circuit comprising an up / down counter for measuring a pulse width, Pulse distortion by measuring the width of “H” pulse and “L” pulse of the output pulse of the receiver during actual data transmission that is data to be transmitted to the station The transmission data control circuit is configured to acquire a measurement value and transmit additional data for suppressing a counter electromotive voltage generated in the pulse transformer based on the pulse distortion measurement value after completion of the actual data transmission. It is characterized by that.
本発明のデータ伝送回路によれば、実データ送信中の出力パルスの歪みを測定して、実データ伝送後に測定した歪みに基づいて蓄積された磁化電流を打ち消すための付加データを出力する構成としたので、終端抵抗の値を小さくすることなく、フレーム間の休止期間に発生する逆起電圧を抑制でき、磁化電流による波形歪みや伝送エラーの発生を抑制することが出来る。 According to the data transmission circuit of the present invention, the output pulse distortion during actual data transmission is measured, and the additional data for canceling the accumulated magnetizing current based on the distortion measured after the actual data transmission is output. As a result, the back electromotive voltage generated in the pause period between frames can be suppressed without reducing the value of the termination resistance, and the occurrence of waveform distortion and transmission error due to the magnetizing current can be suppressed.
以下、本発明の具体的実施例について、図に基づいて説明する。 Hereinafter, specific examples of the present invention will be described with reference to the drawings.
図1は、本発明のデータ伝送回路を示すブロック図である。
図1において、17は送信データの波形歪み量を測定するための波形歪み測定回路、18は送信データの制御を行う送信データ制御回路、cntは波形歪み測定回路17を制御するための波形歪み測定回路制御信号、disは波形歪みの測定結果を示す波形歪み測定値である。尚、図4と同じ説明符号のものは同じ構成要素であり同じ機能を示しているので説明は省略する。
図2は本発明の波形歪み測定回路17の詳細を示したブロック図である。
図2において、19はアップ/ダウンカウンタである。尚、図1と同じ説明符号のものは同じ構成要素および同じ機能を示しているので説明は省略する。
本発明の特徴は以下のとおりである。
すなわち、前記データ伝送回路1は、前記伝送信号の波形歪み量を測定するための波形歪み測定回路17と、送信データの制御を行うための送信データ制御回路18とを備え、前記波形歪み測定回路17は、パルスの幅を測定するためのアップダウンカウンタ19からなり、前記ドライバ13が他局へ送信するデータである実データ送信中に前記レシーバ14の出力パルスの“H”パルス、及び“L”パルスの幅を測定することによりパルス歪み測定値disを取得するものであり、送信データ制御回路18は、前記パルス歪み測定値disに基づいて、前記パルストランス15で発生する逆起電圧を抑制する付加データを前記実データ伝送終了後に送信するものとした点である。
具体的には本発明は、従来技術である図4に、受信データと波形歪み測定回路制御信号cntを取り込み、波形歪み測定値disを送信データ制御回路18へ送出する波形歪み測定回路17を備えた構成となっている。
図3は、本発明のデータ伝送回路の動作を示したタイミングチャートである。
送信イネーブル信号en、送信データ、伝送データtd(差動信号)、受信データ、波形歪み測定回路制御信号cnt、波形歪み測定値dis、およびクロック信号のタイミングチャートを示している。
FIG. 1 is a block diagram showing a data transmission circuit of the present invention.
In FIG. 1, 17 is a waveform distortion measurement circuit for measuring the amount of waveform distortion of transmission data, 18 is a transmission data control circuit for controlling transmission data, and cnt is a waveform distortion measurement for controlling the waveform
FIG. 2 is a block diagram showing details of the waveform
In FIG. 2, 19 is an up / down counter. Note that the same reference numerals as those in FIG. 1 indicate the same components and the same functions, and thus description thereof is omitted.
The features of the present invention are as follows.
That is, the data transmission circuit 1 includes a waveform
Specifically, the present invention includes a waveform
FIG. 3 is a timing chart showing the operation of the data transmission circuit of the present invention.
A timing chart of a transmission enable signal en, transmission data, transmission data td (differential signal), reception data, waveform distortion measurement circuit control signal cnt, waveform distortion measurement value dis, and clock signal is shown.
以下、図1、2、3を用いて本実施例のデータ伝送回路の機能を説明する。
通信制御IC11内部の送信データ制御回路18は、自局の送信フレームになると送信イネーブル信号enを“H”として送信データの出力を開始すると同時に、波形歪み測定回路制御信号cntを“H”とし、波形歪み測定回路17のアップ/ダウンカウンタ19の動作を開始する。送信データ制御回路18から出力される送信データはドライバ13、レシーバ14を経て受信データとしてアップ/ダウンカウンタ19に入力される。アップ/ダウンカウンタ19では、クロック信号入力時に受信データが“H”の場合にはアップカウント(図3中、(B)の部分)、受信データが“L”の場合にはダウンカウント(図3中、(A)の部分)を行う。送信データに歪みがない場合には、1ビット分のデータ送信完了時にはアップダウンカウンタ19の値は0となるが、送信データに歪みがある場合には1ビット分のデータ送信完了時にはカウント値は0ではなく正/負のどちらかに偏る。図3に示したタイミングチャートでは送信データが“H”に歪んだ場合を示している。
アップダウンカウンタ19では、送信データ1ビットごとに波形の歪みを蓄積していき、実データ全体での波形歪み量を計測する。送信データ制御回路18では、実データの送信を完了すると波形歪み測定回路制御信号cntを“L”とし波形歪みの測定を停止させ、そのときのアップダウンカウンタ19から出力される波形歪み測定値disによりパルストランス15で発生する逆起電圧を打ち消すための付加データの送信を行う。すなわち、図3のタイミングチャートでは送信データが“H”に歪んでおり、データ送信完了後に“L”の逆起電圧が発生するため、送信データ制御回路18は付加データとして“L”のデータを波形歪み測定値disの分だけ出力することにより、逆起電圧を抑制することができる。
付加データの送信が完了すると、送信イネーブル信号enを“L”としドライバ13をディセーブルとし他局からのデータの受信を待つ。
The function of the data transmission circuit of this embodiment will be described below with reference to FIGS.
The transmission data control circuit 18 in the
The up / down counter 19 accumulates waveform distortion for each bit of transmission data, and measures the amount of waveform distortion in the entire actual data. When the transmission data control circuit 18 completes the transmission of the actual data, the waveform distortion measurement circuit control signal cnt is set to “L” to stop the waveform distortion measurement, and the waveform distortion measurement value dis output from the up / down counter 19 at that time is stopped. Thus, additional data for canceling the counter electromotive voltage generated in the
When the transmission of the additional data is completed, the transmission enable signal en is set to “L”, the
以上述べたように、本発明の実施例に係るデータ伝送回路1は、他局へ送信するデータである実データ送信中に出力パルスの“H”パルス、及び“L”パルスの幅を測定するアップダウンカウンタ19からなる波形歪み測定回路17と、波形歪み測定回路17で測定したパルス歪みに基づいて、パルストランス15で発生する逆起電圧を抑制する付加データを実データ伝送終了後に送信するための送信データ制御回路18を備えたので、ドライバOFF時に発生する逆起電圧を抑制でき、磁化電流による波形歪みや伝送エラーの発生を抑制することが出来るのである。
As described above, the data transmission circuit 1 according to the embodiment of the present invention measures the width of the “H” pulse and the “L” pulse of the output pulse during actual data transmission that is data to be transmitted to another station. To transmit additional data for suppressing the back electromotive voltage generated in the
データ送信中の出力パルス幅の歪みを測定し、送信データ全体の歪みを補正するような付加データを追加することによって、データ送信後にパルストランスにより発生する逆起電圧を抑制することができるため、パルストランスと差動出力型のドライバと差動入力型のレシーバと平衡回路を用いた平衡型伝送回路を使用したデータ伝送の用途にも適用できる。 By measuring the distortion of the output pulse width during data transmission and adding additional data that corrects the distortion of the entire transmission data, the back electromotive voltage generated by the pulse transformer after data transmission can be suppressed. The present invention can also be applied to data transmission using a balanced transmission circuit using a pulse transformer, a differential output type driver, a differential input type receiver, and a balanced circuit.
1 データ伝送回路
11 通信制御用IC
12 トランシーバ
13 ドライバ
14 レシーバ
15 パルストランス
16 終端抵抗
17 波形歪み測定回路
18 送信データ制御回路
19 アップ/ダウンカウンタ
20 通信ケーブル
31、32、33 送信データフレーム
en 送信イネーブル信号
td 伝送データ
dis 波形歪み測定値
cnt 波形歪み測定回路制御信号
1
DESCRIPTION OF
Claims (1)
前記データ伝送回路(1)は、前記伝送信号の波形歪み量を測定するための波形歪み測定回路(17)と、送信データの制御を行うための送信データ制御回路(18)とを備え、
前記波形歪み測定回路(17)は、パルスの幅を測定するためのアップダウンカウンタ(19)からなり、前記ドライバ(13)が他局へ送信するデータである実データ送信中に前記レシーバ(14)の出力パルスの“H”パルス、及び“L”パルスの幅を測定することによりパルス歪み測定値(dis)を取得するものであり、
送信データ制御回路(18)は、前記パルス歪み測定値(dis)に基づいて、前記パルストランス(15)で発生する逆起電圧を抑制する付加データを前記実データ伝送終了後に送信するものであることを特徴とするデータ伝送回路。 A pulse transformer (15) connected on the transmission line and electrically insulated from the transmission line, a driver (13) for transmitting a transmission signal on the transmission line, and transmitted on the transmission line In a data transmission circuit comprising a receiver (14) for detecting a transmission signal to be transmitted and a communication control IC for controlling transmission / reception data,
The data transmission circuit (1) includes a waveform distortion measurement circuit (17) for measuring the amount of waveform distortion of the transmission signal, and a transmission data control circuit (18) for controlling transmission data,
The waveform distortion measuring circuit (17) includes an up / down counter (19) for measuring the width of a pulse, and the receiver (14) during actual data transmission which is data transmitted from the driver (13) to another station. ) To obtain a pulse distortion measurement value (dis) by measuring the width of the “H” pulse and the “L” pulse of the output pulse of
The transmission data control circuit (18) transmits additional data for suppressing the back electromotive voltage generated in the pulse transformer (15) after the actual data transmission is completed based on the pulse distortion measurement value (dis). A data transmission circuit characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105648A JP2005295086A (en) | 2004-03-31 | 2004-03-31 | Data transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105648A JP2005295086A (en) | 2004-03-31 | 2004-03-31 | Data transmission circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005295086A true JP2005295086A (en) | 2005-10-20 |
Family
ID=35327557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105648A Pending JP2005295086A (en) | 2004-03-31 | 2004-03-31 | Data transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005295086A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028511A (en) * | 2006-07-19 | 2008-02-07 | Tamagawa Seiki Co Ltd | Transmission method of encoder signal |
JP2011030007A (en) * | 2009-07-27 | 2011-02-10 | Nec Infrontia Corp | Dc balanced code generating circuit, serial data transmitting apparatus, dc balanced code generating method, program therefor and recording medium |
-
2004
- 2004-03-31 JP JP2004105648A patent/JP2005295086A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028511A (en) * | 2006-07-19 | 2008-02-07 | Tamagawa Seiki Co Ltd | Transmission method of encoder signal |
JP2011030007A (en) * | 2009-07-27 | 2011-02-10 | Nec Infrontia Corp | Dc balanced code generating circuit, serial data transmitting apparatus, dc balanced code generating method, program therefor and recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9413566B2 (en) | Signal transmission circuit | |
CN100358278C (en) | Data transfer control device, electronic instrument, and data transfer control method | |
US9710423B2 (en) | Methods to send extra information in-band on inter-integrated circuit (I2C) bus | |
EP0843414B1 (en) | Receiver | |
US8996740B2 (en) | N-phase polarity output pin mode multiplexer | |
CN107408093B (en) | High speed isolation and optical USB | |
CN101925164A (en) | Information processor and mode switching method | |
JP5223421B2 (en) | Communication device | |
CN109417401B (en) | Electronic control system and automobile using same | |
WO2017208612A1 (en) | Ringing suppression circuit | |
JP2011250282A (en) | Communication signal generator and communication device | |
JP2019186933A (en) | Dynamic hysteresis circuit | |
CN110830343A (en) | Interface circuit | |
US7800406B2 (en) | Apparatus, circuit and method of transmitting signal | |
JP2005295086A (en) | Data transmission circuit | |
JP2018033130A (en) | Ringing suppression circuit and ringing suppression method | |
US20030059036A1 (en) | Method and apparatus for outbound wave subtraction using a variable offset amplifier | |
RU109621U1 (en) | Integrated digital microcircuit with transformer isolation | |
JP2009060489A (en) | Signal transmitter, signal receiver, and multiplex differential transmission system | |
US8611456B2 (en) | Isolated communication system | |
JP4347334B2 (en) | Interface, information processing terminal, and data processing method | |
JP4320291B2 (en) | Transceiver circuit | |
JP2004088576A (en) | Digital signal transmitting device | |
JP2005159728A (en) | Method for transmitting data | |
CN210807206U (en) | Edge switching circuit of integrated magnetic isolation chip |