JP2005101547A - Manufacturing method of electronic component and electronic component - Google Patents
Manufacturing method of electronic component and electronic component Download PDFInfo
- Publication number
- JP2005101547A JP2005101547A JP2004231443A JP2004231443A JP2005101547A JP 2005101547 A JP2005101547 A JP 2005101547A JP 2004231443 A JP2004231443 A JP 2004231443A JP 2004231443 A JP2004231443 A JP 2004231443A JP 2005101547 A JP2005101547 A JP 2005101547A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- electronic component
- manufacturing
- buffer layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、電子部品の製造方法および電子部品に係り、さらに詳しくは、たとえば積層セラミックコンデンサなどの積層電子部品における誘電体層の超薄層化を実現することができる電子部品の製造方法と、その製造方法により得られる電子部品に関する。 The present invention relates to an electronic component manufacturing method and an electronic component, and more specifically, an electronic component manufacturing method capable of realizing ultrathin dielectric layer in a multilayer electronic component such as a multilayer ceramic capacitor, and the like. The present invention relates to an electronic component obtained by the manufacturing method.
電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体と、該素子本体の両端部に形成された一対の外部端子電極とで構成される。 A multilayer ceramic capacitor as an example of an electronic component includes an element body having a multilayer structure in which a plurality of dielectric layers and internal electrode layers are alternately arranged, and a pair of external terminal electrodes formed at both ends of the element body. Composed.
この積層セラミックコンデンサは、まず焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、次に、これを焼成した後、焼成後素子本体の両端部に一対の外部端子電極を形成して製造される。 This multilayer ceramic capacitor is manufactured by first laminating a plurality of pre-firing dielectric layers and pre-firing internal electrode layers alternately in a necessary number to produce a pre-firing element body, and then firing the pre-firing element body. A pair of external terminal electrodes are formed on both ends of the substrate.
焼成前誘電体層としては、セラミックグリーンシートが用いられ、焼成前内部電極層としては、所定パターンの内部電極ペーストや金属薄膜などが用いられる。 A ceramic green sheet is used as the dielectric layer before firing, and an internal electrode paste or a metal thin film having a predetermined pattern is used as the internal electrode layer before firing.
セラミックグリーンシートは、シート法や延伸法などで製造することができる。シート法とは、誘電体粉末、バインダ、可塑剤および有機溶剤などを含む誘電体塗料を、ドクターブレード法などを用いてPETなどのキャリアシート上に塗布し、加熱乾燥させて製造する方法である。延伸法とは、誘電体粉末とバインダが溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸延伸して製造する方法である。 The ceramic green sheet can be manufactured by a sheet method or a stretching method. The sheet method is a method in which a dielectric coating containing a dielectric powder, a binder, a plasticizer, an organic solvent, and the like is applied on a carrier sheet such as PET using a doctor blade method, and dried by heating. . The stretching method is a method in which a film-like molded body obtained by extrusion molding a dielectric suspension in which a dielectric powder and a binder are mixed in a solvent is produced by biaxial stretching.
所定パターンの内部電極ペーストは、たとえば印刷法により製造される。印刷法とは、Pd、Ag−Pd、Niなどの金属を含む導電材と、バインダおよび有機溶剤などを含む導電塗料を、セラミックグリーンシート上に所定パターンで塗布形成する方法である。所定パターンの金属薄膜は、スパッタリングなどの薄膜法により製造される。 The internal electrode paste having a predetermined pattern is manufactured by, for example, a printing method. The printing method is a method in which a conductive material containing a metal such as Pd, Ag-Pd, Ni, and a conductive paint containing a binder, an organic solvent, and the like are applied and formed on a ceramic green sheet in a predetermined pattern. The metal thin film having a predetermined pattern is manufactured by a thin film method such as sputtering.
このように、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。このため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、誘電体粉末と反応しないこと、焼成後誘電体層に拡散しないこと、が要求される。 Thus, when manufacturing the multilayer ceramic capacitor, the pre-firing dielectric layer and the pre-firing internal electrode layer are fired simultaneously. Therefore, the conductive material contained in the internal electrode layer before firing has a melting point higher than the sintering temperature of the dielectric powder contained in the dielectric layer before firing, does not react with the dielectric powder, and the dielectric after firing. It is required not to diffuse into the body layer.
従来は、これらの要求を満足させるために、焼成前内部電極層に含まれる導電材には、PtやPdなどの貴金属を使用してきた。しかしながら、貴金属はそれ自体が高価であり、結果として最終的に得られる積層セラミックコンデンサがコスト高になるという欠点があった。そこで、誘電体粉末の焼結温度を900〜1100℃に低下させ、焼成前内部電極層に含まれる導電材にAg−Pd合金を用いたり、誘電体材料に耐還元性を付与し還元雰囲気で焼成可能なNiなどの安価な卑金属を用いたものが開発されている。 Conventionally, in order to satisfy these requirements, noble metals such as Pt and Pd have been used for the conductive material contained in the internal electrode layer before firing. However, the noble metal itself is expensive, and as a result, there is a disadvantage that the finally obtained multilayer ceramic capacitor is expensive. Therefore, the sintering temperature of the dielectric powder is lowered to 900 to 1100 ° C., an Ag—Pd alloy is used as the conductive material included in the internal electrode layer before firing, or reduction resistance is imparted to the dielectric material in a reducing atmosphere. The thing using cheap base metals, such as Ni which can be baked, is developed.
ところで、近年、各種電子機器の小型化により、電子機器の内部に装着される積層セラミックコンデンサの小型化および大容量化が進んでいる。この積層セラミックコンデンサの小型化および大容量化を進めるために、誘電体層グリーンシートの一層の薄層化が求められている。 By the way, in recent years, with the miniaturization of various electronic devices, miniaturization and large capacity of the multilayer ceramic capacitor mounted inside the electronic device are progressing. In order to reduce the size and capacity of the multilayer ceramic capacitor, it is required to further reduce the thickness of the dielectric layer green sheet.
しかしながら、グリーンシートの薄層化は、シート強度の低下や、ピンホールなどの欠陥が生じやすく、それに伴いショート耐圧不良も増大し、様々な困難があった。 However, the reduction in the thickness of the green sheet is likely to cause a decrease in sheet strength and defects such as pinholes, resulting in an increase in short-circuit withstand voltage failure and various difficulties.
また、焼成前内部電極層に含まれる導電材にNiを用いた場合を例示すると、このNiは、焼成前誘電体層に含まれる誘電体粉末と比較して融点が低い。このため、これらを同時焼成した場合、両者の焼結温度の間で大きな差が生じていた。焼結温度に大きな差がある場合に高い温度で焼結させると、内部電極層の割れや剥離が生じ、一方、低い温度で焼結させると、誘電体粉末の焼成不良を生じることがある。 Further, when Ni is used as the conductive material contained in the internal electrode layer before firing, this Ni has a lower melting point than the dielectric powder contained in the dielectric layer before firing. For this reason, when these were baked simultaneously, the big difference had arisen between both sintering temperature. If there is a large difference in sintering temperature, sintering at a high temperature will cause cracking and peeling of the internal electrode layer, while sintering at a low temperature may cause firing failure of the dielectric powder.
なお、下記の特許文献1〜3に示すように、内部電極層と誘電体層との密着性を向上させると共に、これらの層の熱収縮率の差を小さくするために、内部電極用ペースト中に、誘電体粒子を含ませる技術は知られている。
In addition, as shown in the following
しかしながら、これらの特許文献1〜3に記載の方法では、いずれも、誘電体層をグリーンシートの焼成により形成しており、誘電体層の薄層化の点で不十分であった。
However, in any of the methods described in
このような課題を解決するために、本出願人は、先に、下記の特許出願に係る発明を提案している。この発明では、電極膜間にグリーンシートを介在させることなく、電極膜を積層し、これらの電極膜に含まれる誘電体組成物を析出させることで、極めて薄層の誘電体層を析出させている。 In order to solve such a problem, the present applicant has previously proposed an invention relating to the following patent application. In the present invention, an extremely thin dielectric layer is deposited by laminating electrode films without interposing a green sheet between the electrode films and depositing a dielectric composition contained in these electrode films. Yes.
しかしながら、この先に提案している発明では、極めて薄層の誘電体層を実現できるものの、ショート不良率の点で、課題を残していた。
本発明は、このような実状に鑑みてなされ、たとえば積層セラミックコンデンサなどの電子部品における誘電体層の超薄層化を実現することができ、しかもショート不良率が少ない電子部品の製造方法と、その製造方法により得られる電子部品を提供することを目的とする。 The present invention has been made in view of such a situation, for example, it is possible to realize an ultra-thin dielectric layer in an electronic component such as a multilayer ceramic capacitor, and a method for manufacturing an electronic component with a low short-circuit defect rate, and An object is to provide an electronic component obtained by the manufacturing method.
上記目的を達成するために、本発明に係る電子部品の製造方法は、
少なくとも一対の内部電極層と、前記内部電極層の間に形成される誘電体層とを有する電子部品を製造する方法であって、
導電性組成物と誘電体組成物とを含み、焼成後に前記内部電極層を形成することになる電極膜を形成する工程と、
前記誘電体組成物の誘電体主成分を実質的に含まないバッファ層を介して、前記電極膜を積層する工程と、
前記バッファ層を介して積層された前記電極膜の積層体を焼成し、前記電極膜に含まれる誘電体組成物を、前記電極膜の間に拡散させ、前記電極膜の間に前記誘電体層を形成する工程と、を有する。
In order to achieve the above object, a method for manufacturing an electronic component according to the present invention includes:
A method of manufacturing an electronic component having at least a pair of internal electrode layers and a dielectric layer formed between the internal electrode layers,
Forming an electrode film comprising a conductive composition and a dielectric composition, and forming the internal electrode layer after firing;
Laminating the electrode film through a buffer layer substantially free of a dielectric main component of the dielectric composition;
The laminate of the electrode films laminated via the buffer layer is fired, the dielectric composition contained in the electrode film is diffused between the electrode films, and the dielectric layer is interposed between the electrode films. Forming the step.
バッファ層は、厚みが、好ましくは0.8μm以下、より好ましくは0.6μm以下である。バッファ層の厚みの下限は、好ましくは0.01μm、特に好ましくは0.05μmである。 The buffer layer has a thickness of preferably 0.8 μm or less, more preferably 0.6 μm or less. The lower limit of the thickness of the buffer layer is preferably 0.01 μm, particularly preferably 0.05 μm.
本発明のバッファ層は、誘電体組成物の誘電体主成分を実質的に含まない層であり、従来のグリーンシートとは異なり、これ自体では誘電体層としては機能しない。このバッファ層を電極膜の間に入れることによって、電極膜間への誘電体組成物の拡散を促し、極めて薄い誘電体層の析出を実現すると共に、ニッケルの拡散を抑制することによって劇的にショート不良を改善できる。 The buffer layer of the present invention is a layer that does not substantially contain a dielectric main component of the dielectric composition, and does not function as a dielectric layer by itself, unlike a conventional green sheet. By inserting this buffer layer between the electrode films, the diffusion of the dielectric composition between the electrode films is promoted, the deposition of an extremely thin dielectric layer is realized, and the diffusion of nickel is suppressed dramatically. Short circuit failure can be improved.
バッファ層は、誘電体組成物を実質的に含まない層であれば良く、たとえば合成樹脂成分を含んでも良い。たとえば、バッファ層は、焼成後には積層体から気化して飛散してしまう材質で構成してある。 The buffer layer may be a layer that does not substantially contain the dielectric composition, and may contain, for example, a synthetic resin component. For example, the buffer layer is made of a material that is vaporized and scattered from the laminate after firing.
一般的にニッケルの焼結開始温度は粒径によっても異なるが、平均粒径が0.1〜0.4μmのニッケル粉では約200℃〜600℃であるため、前記バッファ層は、好ましくは少なくとも200℃以上で気化する材質で構成することが好ましい。特に好ましくは、バッファ層が、200℃未満ではほとんど気化せずに、200℃以上で気化する材質で構成してある。 Generally, the sintering start temperature of nickel varies depending on the particle diameter, but since nickel powder having an average particle diameter of 0.1 to 0.4 μm is about 200 ° C. to 600 ° C., the buffer layer is preferably at least It is preferable to use a material that vaporizes at 200 ° C. or higher. Particularly preferably, the buffer layer is made of a material that hardly evaporates below 200 ° C. and vaporizes at 200 ° C. or higher.
あるいは、前記バッファ層が、焼成後には前記積層体における電極膜間に析出する前記誘電体層の内部に取り込まれて残存する材質で構成しても良い。その場合において、前記と同様な理由から、前記バッファ層が、200℃以上の温度で焼結が開始する材質で構成してあることが好ましい。 Alternatively, the buffer layer may be made of a material that remains after being baked into the dielectric layer deposited between the electrode films in the laminate. In that case, for the same reason as described above, the buffer layer is preferably made of a material that starts sintering at a temperature of 200 ° C. or higher.
そのようなバッファ層の材質としては、たとえば炭化物、ホウ酸化物、リチウム化合物などが例示される。あるいは、バッファ層は、希土類酸化物、MgO、CaO、SrO、BaO、SiO2 、V2 O5 、MoO3 、WO3 、MnOおよびCr2 O3 などのように、誘電体層中に添加物として含まれる副成分添加物を含んでも良い。ただし、本発明のバッファ層は、誘電体組成物の誘電体主成分は、実質的に含まない。
Examples of the material of such a buffer layer include carbides, borates, lithium compounds, and the like. Alternatively, the buffer layer is a rare earth oxides, MgO, CaO, SrO, BaO ,
なお、バッファ層の組成は、狙いの厚みによって適宜変化させることができる。また、バッファ層は、積層時に各電極膜間に形成されていることが重要であり、PETフィルムなどの支持シート上に形成され、その上に電極膜を形成しても良く、または支持シート上に電極膜を作成後に電極膜上に形成しても良い。あるいは、別々の支持シート上に別々に電極膜とバッファ層とを形成し、それぞれを転写法により形成しても良い。 The composition of the buffer layer can be appropriately changed depending on the target thickness. In addition, it is important that the buffer layer is formed between the electrode films at the time of lamination. The buffer layer may be formed on a support sheet such as a PET film, and an electrode film may be formed thereon, or on the support sheet. The electrode film may be formed on the electrode film after the electrode film is formed. Alternatively, the electrode film and the buffer layer may be separately formed on separate support sheets, and each may be formed by a transfer method.
すなわち、前記電極膜の上にバッファ層を形成、またはバッファ層の上に電極膜を形成し、それを1ブロックとして転写法により、積層を行っても良いし、または、前記電極膜およびバッファ層を、いったん支持シートの表面にそれぞれ形成し、その後に、各支持シートの表面に形成してある電極膜およびバッファ層を、転写法により、繰り返し積層してもよい。電極膜の上にバッファ層および電極膜を印刷法により形成することもできるが、バッファ層および電極膜の層状の構造を得ることが難しいため、転写法により形成することが好ましい。 That is, a buffer layer may be formed on the electrode film, or an electrode film may be formed on the buffer layer, and may be laminated by a transfer method using the buffer film as one block, or the electrode film and the buffer layer May be once formed on the surface of the support sheet, and then the electrode film and the buffer layer formed on the surface of each support sheet may be repeatedly laminated by a transfer method. Although the buffer layer and the electrode film can be formed on the electrode film by a printing method, it is difficult to obtain a layered structure of the buffer layer and the electrode film, and thus it is preferably formed by a transfer method.
前記支持シートの表面に形成してある電極膜の表面に、接着層を形成しても良い。電極膜が薄層化されると、転写法により電極膜を積層することが好ましいが、その接着性が低下する傾向にあることから、電極膜の表面には接着層を形成することが好ましい。なお、本発明におけるこの接着層は、電極膜の間に介在されることになるが、積層された電極膜を焼成する際に、電極膜の間に誘電体組成物が析出することを補助する効果もある。 An adhesive layer may be formed on the surface of the electrode film formed on the surface of the support sheet. When the electrode film is thinned, it is preferable to laminate the electrode film by a transfer method. However, since the adhesion tends to be lowered, it is preferable to form an adhesive layer on the surface of the electrode film. The adhesive layer in the present invention is interposed between the electrode films, but assists the deposition of the dielectric composition between the electrode films when firing the laminated electrode films. There is also an effect.
本発明に係る電子部品の製造方法によれば、電極膜の間にグリーンシートを積層させることなく、バッファ層を介して積層された電極膜を焼成するのみで、電極膜に含まれる誘電体組成物を、電極膜間に拡散させ、電極膜間に誘電体層を形成することができる。本発明の方法により得られる誘電体層の厚みは、たとえば1μm以下の超薄層であり、好ましくは0.05〜1.0μm、さらに好ましくは0.05〜0.8μmである。 According to the method for manufacturing an electronic component according to the present invention, the dielectric composition contained in the electrode film can be obtained by merely firing the electrode film laminated through the buffer layer without laminating the green sheets between the electrode films. An object can be diffused between the electrode films to form a dielectric layer between the electrode films. The thickness of the dielectric layer obtained by the method of the present invention is, for example, an ultrathin layer of 1 μm or less, preferably 0.05 to 1.0 μm, and more preferably 0.05 to 0.8 μm.
しかも本発明では、バッファ層を仲介として、電極膜に含まれる誘電体組成物を、電極膜間に拡散させ、電極膜間に誘電体層を形成するため、均一な膜厚の誘電体層を形成しやすく、ショート不良の低減を図ることができる。 Moreover, in the present invention, since the dielectric composition contained in the electrode film is diffused between the electrode films using the buffer layer as an intermediary to form the dielectric layer between the electrode films, the dielectric layer having a uniform film thickness is formed. It is easy to form and it is possible to reduce short-circuit defects.
好ましくは、前記導電性組成物と誘電体組成物とを含む内部電極用ペーストを準備し、この内部電極用ペーストを用いて、前記電極膜を形成する。電極膜は、薄膜法により形成しても良いが、印刷法により電極膜を形成することで、電極膜中に、導電性組成物以外に、誘電体組成物を含せ易い。 Preferably, an internal electrode paste containing the conductive composition and the dielectric composition is prepared, and the electrode film is formed using the internal electrode paste. The electrode film may be formed by a thin film method, but by forming the electrode film by a printing method, it is easy to include a dielectric composition in addition to the conductive composition in the electrode film.
本発明において、導電性組成物としては、特に限定されないが、好ましくは、前記導電性組成物がニッケルなどの卑金属を主成分とする導電性粒子で構成してある。Niなどの安価な卑金属を用いることで、電子部品の低価格化に寄与する。 In the present invention, the conductive composition is not particularly limited, but preferably, the conductive composition is composed of conductive particles mainly composed of a base metal such as nickel. By using an inexpensive base metal such as Ni, it contributes to lowering the price of electronic components.
本発明において、誘電体組成物としては特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体主成分が用いられ、希土類酸化物、MgO、CaO、SrO、BaO、SiO2 、V2 O5 、MoO3 、WO3 、MnOおよびCr2 O3 などの副成分添加物が含まれていても良い。 In the present invention, the dielectric composition is not particularly limited. For example, dielectric main components such as calcium titanate, strontium titanate and / or barium titanate are used, and rare earth oxides, MgO, CaO, SrO, BaO are used. Subcomponent additives such as SiO 2 , V 2 O 5 , MoO 3 , WO 3 , MnO and Cr 2 O 3 may be contained.
好ましくは、前記電極膜には、前記誘電体組成物が、前記導電性組成物100質量部に対して、10〜80質量部、さらに好ましくは10〜70質量部の割合で含まれている。誘電体組成物の添加量が少なすぎると、本発明の効果が少なくなる傾向にあり、添加量が多すぎると、内部電極層の導電性が低下する傾向にある。 Preferably, the dielectric composition is contained in the electrode film in a ratio of 10 to 80 parts by mass, more preferably 10 to 70 parts by mass with respect to 100 parts by mass of the conductive composition. When the addition amount of the dielectric composition is too small, the effect of the present invention tends to be reduced, and when the addition amount is too large, the conductivity of the internal electrode layer tends to be lowered.
一般的には、誘電体組成物の添加量が少なすぎると、ニッケルの焼結抑制に対する効果が得難くなり、電極が途切れやすくなる傾向がある。また添加量が多すぎると、ニッケル及び添加物の分散性の低下などから内部電極の導電性が低下する傾向がある。そのため、誘電体磁器組成物の添加については、その好ましい添加量は、ある程度限定されていた。 In general, if the amount of the dielectric composition added is too small, it is difficult to obtain the effect of suppressing the sintering of nickel, and the electrode tends to be easily cut off. Moreover, when there is too much addition amount, there exists a tendency for the electroconductivity of an internal electrode to fall from the fall of the dispersibility of nickel and an additive. For this reason, the preferred amount of addition of the dielectric ceramic composition has been limited to some extent.
しかし本発明では、誘電体組成物の添加の大きな役割は、電極間に拡散させることによって誘電体層を形成することを第一目的としているため、添加物の役割も別の意味を持ってくる。もちろん、誘電体磁器組成物の添加により、電極の焼結抑制としての効果もある。 However, in the present invention, the main role of the addition of the dielectric composition is to form the dielectric layer by diffusing between the electrodes, so the role of the additive also has another meaning. . Of course, the addition of the dielectric ceramic composition also has the effect of suppressing the sintering of the electrode.
本発明の有用な点として、誘電体磁器組成物の添加量によって、誘電体層の厚みを設計できることが挙げられる。そのため、添加量は適宜変化させることができる。本発明においては、焼成温度、雰囲気、焼成方法を変化させることによって、電極の途切れを抑制しつつ、誘電体組成物を効率的に電極間に拡散し、最終的には、電極と誘電体層が交互に配したチップコンデンサを得ることが可能である。 A useful point of the present invention is that the thickness of the dielectric layer can be designed by the amount of the dielectric ceramic composition added. Therefore, the addition amount can be changed as appropriate. In the present invention, by changing the firing temperature, atmosphere, and firing method, the dielectric composition is efficiently diffused between the electrodes while suppressing breakage of the electrodes. Finally, the electrodes and the dielectric layers It is possible to obtain chip capacitors in which are alternately arranged.
焼成雰囲気は電極材料によって異なるため本発明では特に限定されないがNiを用いた場合、積層された前記電極膜を、還元性雰囲気下で焼成することが好ましい。導電性組成物としてニッケル粒子を用いる場合に、酸素雰囲気下で焼成すると、ニッケルが酸化してしまい、電極としての導電性が低下してしまう傾向にある。 Since the firing atmosphere varies depending on the electrode material, it is not particularly limited in the present invention. However, when Ni is used, it is preferable to fire the laminated electrode film in a reducing atmosphere. When nickel particles are used as the conductive composition, if the particles are baked in an oxygen atmosphere, nickel is oxidized and the conductivity as an electrode tends to be lowered.
本発明に係る電子部品は、上記の何れかに記載の電子部品の製造方法により得られる。本発明において、電子部品としては、特に限定されず、たとえば積層セラミックコンデンサ、チップバリスタ、高周波積層部品、アクチュエーター等の積層部品などが例示される。 The electronic component according to the present invention is obtained by any one of the electronic component manufacturing methods described above. In the present invention, the electronic component is not particularly limited, and examples thereof include multilayer ceramic capacitors, chip varistors, high-frequency multilayer components, multilayer components such as actuators, and the like.
以下、本発明を、図面に示す実施形態に基づき説明する。 Hereinafter, the present invention will be described based on embodiments shown in the drawings.
図1は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの概略断面図、図2〜図4は図1に示す積層セラミックコンデンサの製造過程を示す要部断面図、図5は本発明の一実施例に係る方法により得られた積層セラミックコンデンサの断面写真である。 FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor as an electronic component according to an embodiment of the present invention, FIGS. It is a cross-sectional photograph of the multilayer ceramic capacitor obtained by the method which concerns on one Example of invention.
まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。 First, an overall configuration of a multilayer ceramic capacitor will be described as an embodiment of an electronic component according to the present invention.
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素体4と、第1端子電極6と、第2端子電極8とを有する。コンデンサ素体4は、誘電体層10と、内部電極層12,14とを有し、誘電体層10の間に、内部電極層12,14が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素体4の一方の端部に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層14は、コンデンサ素体4の他方の端部に形成してある第2端子電極8の内側に対して電気的に接続してある。
As shown in FIG. 1, the multilayer
なお、各内部電極層12,14におけるニッケルと合金を構成することが可能な副成分としての金属としては、たとえばPt,Ru,Rh,Re,W,Ta,Ir,Osなどが例示される。
In addition, as a metal as a subcomponent which can comprise an alloy with nickel in each
各内部電極層12,14の厚みは、好ましくは0.05〜1.2μm、さらに好ましくは0.05〜1.0μmである。内部電極層12,14は、後で詳細に説明するように、電極膜を転写して形成される。
The thickness of each
誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料から成る誘電体主成分と、希土類酸化物、MgO、CaO、SrO、BaO、SiO2 、V2 O5 、MoO3 、WO3 、MnOおよびCr2 O3 などの副成分添加物とで構成される。この誘電体層10は、好ましくは、還元雰囲気焼成が可能な誘電体材料で構成してある。
The material of the
各誘電体層10の厚みは、特に限定されないが、本実施形態では、たとえば1μm以下の超薄層であり、好ましくは0.05〜1.0μm、さらに好ましくは0.05〜0.8μmである。各誘電体層10は、後述するように、電極膜からの誘電体組成物の拡散により形成される。
The thickness of each
誘電体層10および内部電極層12,14の積層方向の両端部には、内部電極層12,14が形成されていない比較的に厚めの誘電体外層16が形成してある。この誘電体外層16は、従来公知のセラミックグリーンシートを焼成することにより形成される。
A relatively thick dielectric
端子電極6および8の材質は、特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。 Although the material of the terminal electrodes 6 and 8 is not specifically limited, Usually, copper, a copper alloy, nickel, a nickel alloy, etc. are used, However, Silver, the alloy of silver and palladium, etc. can also be used. The thickness of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 10 to 50 μm.
積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.6〜5.6mm、好ましくは0.6〜3.2mm)×横(0.3〜5.0mm、好ましくは0.3〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.3〜1.6mm)程度である。
The shape and size of the multilayer
次に、積層セラミックコンデンサ2の製造方法の一例を説明する。
Next, an example of a method for manufacturing the multilayer
まず、図2に示すように、支持シートとしてのPETフィルムからなるキャリアシート30の上に、比較的厚膜のグリーンシート16aを形成する。グリーンシート16aは、図1に示す誘電体外層16となる部分である。
First, as shown in FIG. 2, a relatively thick
グリーンシート16aは、誘電体ペーストをドクターブレードなどでシート状に加工して得られる。誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
The
グリーンシート16aの誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が0.1〜1μm程度の粉末として用いられる。
As a dielectric material for the
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが用いられるが、好ましくはポリビニルブチラールなどのブチラール系樹脂が用いられる。 An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used in the organic vehicle is not particularly limited, and various ordinary binders such as ethyl cellulose, polyvinyl butyral, and acrylic resin are used, but a butyral resin such as polyvinyl butyral is preferably used.
また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエン、エタノール、プロパノール、キシレンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは1〜5質量%程度、溶剤(または水)は10〜50質量%程度とすればよい。 Moreover, the organic solvent used for the organic vehicle is not particularly limited, and organic solvents such as terpineol, butyl carbitol, acetone, toluene, ethanol, propanol, and xylene are used. Further, the vehicle in the aqueous paste is obtained by dissolving a water-soluble binder in water. The water-soluble binder is not particularly limited, and polyvinyl alcohol, methyl cellulose, hydroxyethyl cellulose, water-soluble acrylic resin, emulsion and the like are used. The content of each component in the dielectric paste is not particularly limited, and the normal content, for example, the binder may be about 1 to 5% by mass, and the solvent (or water) may be about 10 to 50% by mass.
誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。ただし、これらの総含有量は、10質量%以下とすることが望ましい。バインダ樹脂として、ブチラール系樹脂を用いる場合には、可塑剤は、バインダ樹脂100質量部に対して、25〜100質量部の含有量であることが好ましい。可塑剤が少なすぎると、グリーンシートが脆くなる傾向にあり、多すぎると、可塑剤が滲み出し、取り扱いが困難である。 The dielectric paste may contain additives selected from various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as required. However, the total content of these is preferably 10% by mass or less. When a butyral resin is used as the binder resin, the plasticizer preferably has a content of 25 to 100 parts by mass with respect to 100 parts by mass of the binder resin. If the amount of the plasticizer is too small, the green sheet tends to be brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle.
次に、上記のキャリアシート30とは別に、図2に示すように、支持シートとしてのキャリアシート20を準備し、その上に、所定パターンの電極膜12aを形成すると共に、電極膜12aが形成されていない部分には、余白パターン膜24を形成する。電極膜12aは、焼成後に図1に示す内部電極層12となる部分である。余白パターン膜24は、図1に示す内部電極層12または14とそれぞれ接続しない端子電極6,8と、内部電極層12または14の端部との隙間に相当する誘電体部分を焼成後に形成する。支持シート20は、たとえばPETフィルムにより構成される。
Next, separately from the
電極膜12aは、たとえば印刷法により、まず、キャリアシート20の表面に形成される。印刷法としては、たとえば、スクリーン印刷などが挙げられる。印刷法の1種であるスクリーン印刷法により、キャリアシート20の表面に電極膜12aを形成する場合には、たとえば以下のようにして行う。
The
まず、膜12aに含まれる金属粉または合金粉(導電性組成物)を準備する。これらの粉の平均粒径は、好ましくは0.01〜1μm(さらに好ましくは0.01〜0.5μm)である。各金属粉または合金粉を有機ビヒクルとともに混練してペースト化し、膜12aを形成するための導電性ペースト(内部電極用ペースト)を得る。有機ビヒクルは、誘電体ペーストにおける場合と同様の材質を用いてもよいが異なってもよい。
First, metal powder or alloy powder (conductive composition) contained in the
本実施形態では、導電性ペーストには、誘電体組成物(主成分組成物および/またはセラミック副組成物)が含まれる。この導電性ペーストに含まれる誘電体原料の粒径は、好ましくは0.01〜1.0μm、さらに好ましくは0.01〜0.5μmである。また、誘電体原料は、導電性組成物100質量部に対して、好ましくは10〜80質量部の割合、さらに好ましくは10〜70質量部の割合で含まれている。 In the present embodiment, the conductive paste includes a dielectric composition (main component composition and / or ceramic sub-composition). The particle size of the dielectric material contained in the conductive paste is preferably 0.01 to 1.0 μm, more preferably 0.01 to 0.5 μm. Moreover, the dielectric material is preferably contained in a proportion of 10 to 80 parts by mass, more preferably 10 to 70 parts by mass with respect to 100 parts by mass of the conductive composition.
導電体ペーストに添加する誘電体原料の効果は、導電ペーストの金属粉の焼結の抑制するためである。しかし本発明の形態では、この誘電体原料がそのまま電極層間に拡散し、誘電体層を形成する。従って、その焼成方法によって粒成長を制御し、焼成後には所望の焼結体粒径を有した誘電体層を形成可能になっている。なお、本発明では、前述したが層間の設計も容易に可能であるが、焼結後の粒径の制御(誘電率の制御)も可能である。そのため、導電体ペーストに添加する誘電体原料の粒径は、単純に導電ペーストとしての役割としてだけでなく、誘電体特性の設計という点からこの範囲に限定されず、適宜変化させることが出来る。 The effect of the dielectric material added to the conductive paste is to suppress sintering of the metal powder of the conductive paste. However, in the embodiment of the present invention, this dielectric material diffuses as it is between the electrode layers to form a dielectric layer. Therefore, grain growth is controlled by the firing method, and after firing, a dielectric layer having a desired sintered body particle size can be formed. In the present invention, as described above, it is possible to easily design between layers, but it is also possible to control the grain size after sintering (control of dielectric constant). Therefore, the particle size of the dielectric material added to the conductor paste is not limited to this range in terms of designing dielectric characteristics, but can be changed as appropriate, not only as a role as a conductive paste.
余白パターン膜24は、グリーンシート16aと同様な材質で構成され、同様な方法により形成される。余白パターン膜24の厚みは、電極膜12aの厚みと同程度である。電極膜12aおよび余白パターン膜24は、必要に応じて乾燥される。乾燥温度は、特に限定されないが、好ましくは70〜120°Cであり、乾燥時間は、好ましくは5〜15分である。なお、余白パターン膜24は、必要に応じて設ければよい。
The
電極膜12aおよび余白パターン膜24の表面には、本実施形態では、バッファ層40が形成される。バッファ層40は、グリーンシート16aおよび余白パターン膜24とは異なり、誘電体組成物(チタン酸バリウムなどの誘電体主成分)を含まない。
In the present embodiment, the
本実施形態のバッファ層40は、転写接着層としての機能を兼ねる場合もあるので、接着性に優れた成分を含んでも良い。具体的には、バッファ層40は、合成樹脂成分で構成される。合成樹脂成分としては、たとえばアクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリウレタン、ポリスチレン、または、これらの共重合体からなる有機質、またはエマルジョンで構成される。バッファ層に含まれる構成樹脂成分は、グリーンシート16aまたは電極膜12aに含まれる樹脂成分と同じであっても異なっていてもよい。
Since the
本発明形態では、バッファ層40を電極膜の間に入れた構造にすることで顕著なショート不良の低減に効果がある。このバッファ層40は好ましくは、焼成後には積層体から気化し飛散していまう物質で構成したほうがよい。これは、このバッファ層の成分が、特定成分の場合には、最終的に誘電体層へ拡散した場合に電気特性へ影響を及ぼす場合もあるからである。
In the embodiment of the present invention, the structure in which the
気化して飛散してしまう物質としては、樹脂成分でもよいし、好ましくは、炭化物、ホウ酸化合物、またはリチウム化合物などが挙げられる。ただしこの範囲に限定はされない。 The substance that is vaporized and scattered may be a resin component, and preferably includes a carbide, a boric acid compound, or a lithium compound. However, the range is not limited.
あるいは、バッファ層40は、焼成後には積層体における電極膜間に析出する誘電体層10の内部に取り込まれて残存する材質で構成しても良い。その場合において、バッファ層40は、200℃以上の温度で焼結が開始する材質で構成してあることが好ましい。
Alternatively, the
バッファ層40の厚みは、好ましくは0.8μm以下、より好ましくは0.6μm以下である。バッファ層40の厚みの下限は、好ましくは0.01μm、特に好ましくは0.05μmである。バッファ層に含まれる誘電体組成物原料の粒径は、好ましくは0.01〜0.5μmである。バッファ層の形成方法としては、特に限定されないが、たとえば、ワイヤーバーコータ、ダイコータ、ドクターブレードなどの塗布法、またはスパッタリングなどの薄膜形成方法などが挙げられる。
The thickness of the
キャリアシート20の表面に形成された電極膜12aおよび余白パターン膜24は、図2に示すように、バッファ層40を介して、グリーンシート16aの表面に転写され、その後、キャリアシート20は、電極膜12aおよび余白パターン膜24から剥がされる。
The
その後に、図3に示すように、電極膜12aおよび余白パターン膜24の表面に、バッファ層40を介して、電極膜14aおよび余白パターン膜24を、電極膜12aおよび余白パターン膜24と同様な転写法により形成する。電極膜14aは、図1に示す内部電極層14となる部分であり、パターンが異なる以外は、電極膜12aと同様にして形成される。
Thereafter, as shown in FIG. 3, the
グリーンシート16aの上で、このような転写を繰り返すことで、電極膜12aと電極膜14aとが、バッファ層40を介して交互に積層された積層体を得ることができる。その後、この積層体を最終加圧した後、キャリアシート20を引き剥がす。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。
By repeating such transfer on the
その後に、積層体を所定サイズに切断し、グリーンチップを形成する。そして、グリーンチップを脱バインダ処理および焼成する。 Thereafter, the laminate is cut into a predetermined size to form a green chip. Then, the green chip is subjected to binder removal processing and firing.
脱バインダ処理は、本実施形態のように内部電極層に卑金属としてのNiを用いる場合、Air中または還元雰囲気中で脱バインダ処理することが好ましい。また、それ以外の脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、保持温度を好ましくは200〜400℃、温度保持時間を好ましくは0.5〜20時間とする。 In the case of using Ni as a base metal for the internal electrode layer as in this embodiment, the binder removal treatment is preferably performed in the air or in a reducing atmosphere. As other binder removal conditions, the rate of temperature rise is preferably 5 to 300 ° C./hour, the holding temperature is preferably 200 to 400 ° C., and the temperature holding time is preferably 0.5 to 20 hours.
本実施形態では、グリーンチップの焼成を、酸素分圧が好ましくは10−10 〜10−2Paの雰囲気で行う。焼成時の酸素分圧が低すぎると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがあり、逆に酸素分圧が高すぎると、内部電極層が酸化する傾向がある。 In the present embodiment, the green chip is fired in an atmosphere with an oxygen partial pressure of preferably 10 −10 to 10 −2 Pa. If the oxygen partial pressure during firing is too low, the conductive material of the internal electrode layer may abnormally sinter and break, and conversely if the oxygen partial pressure is too high, the internal electrode layer tends to oxidize. .
本実施形態では、グリーンチップの焼成を、1350℃以下の低温で行う。焼成温度が低すぎると、グリーンチップが緻密化せず、逆に焼成温度が高すぎると、内部電極が途切れたり、導電材の拡散により容量温度特性が悪化したり、誘電体の還元が生じてしまうからである。 In this embodiment, the green chip is fired at a low temperature of 1350 ° C. or lower. If the firing temperature is too low, the green chip will not be densified. Conversely, if the firing temperature is too high, the internal electrode may be interrupted, the capacitance-temperature characteristics may deteriorate due to diffusion of the conductive material, and the dielectric may be reduced. Because it ends up.
これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、温度保持時間を好ましくは0.5〜8時間、冷却速度を好ましくは50〜500℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、N2 とH2 との混合ガスをウェット(加湿)状態で用いることが好ましい。 As other firing conditions, the heating rate is preferably 50 to 500 ° C./hour, the temperature holding time is preferably 0.5 to 8 hours, and the cooling rate is preferably 50 to 500 ° C./hour. The firing atmosphere is preferably a reducing atmosphere, and as the atmosphere gas, for example, a mixed gas of N 2 and H 2 is preferably used in a wet (humidified) state.
本実施形態では、焼成後のコンデンサチップ体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗(IR)の加速寿命を著しく長くすることができ、信頼性が向上する。 In the present embodiment, it is preferable to anneal the capacitor chip body after firing. Annealing is a process for re-oxidizing the dielectric layer, whereby the accelerated lifetime of the insulation resistance (IR) can be remarkably increased, and the reliability is improved.
本実施形態では、焼成後コンデンサチップ体のアニールを、焼成時の還元雰囲気よりも高い酸素分圧下で行うことが好ましく、具体的には、酸素分圧が好ましくは10−4〜100Paの雰囲気で行う。アニール時の酸素分圧が低すぎると、誘電体層の再酸化が困難であり、逆に高すぎると、内部電極層のニッケルが酸化して絶縁化する傾向にある。 In this embodiment, it is preferable to anneal the capacitor chip body after firing under an oxygen partial pressure higher than the reducing atmosphere at the time of firing. Specifically, the oxygen partial pressure is preferably 10 −4 to 100 Pa. Do. If the oxygen partial pressure during annealing is too low, it is difficult to reoxidize the dielectric layer. Conversely, if it is too high, nickel in the internal electrode layer tends to be oxidized and insulated.
本実施形態では、アニール時の保持温度または最高温度を、好ましくは1200℃以下する。また、本実施形態では、これらの温度の保持時間を、好ましくは0.5〜4時間とする。アニール時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のNiが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。 In the present embodiment, the holding temperature or maximum temperature during annealing is preferably 1200 ° C. or lower. In this embodiment, the holding time of these temperatures is preferably 0.5 to 4 hours. If the holding temperature or maximum temperature during annealing is less than the above range, the dielectric material is insufficiently oxidized and the insulation resistance life tends to be shortened. In addition to a decrease, it tends to react with the dielectric substrate and shorten its lifetime. Note that annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be zero. In this case, the holding temperature is synonymous with the maximum temperature.
これ以外のアニール条件としては、冷却速度を好ましくは50〜500℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したN2 ガス等を用いることが好ましい。 As other annealing conditions, the cooling rate is preferably 50 to 500 ° C./hour. Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used.
なお、N2 ガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は0〜75℃程度が好ましい。 Note that to wet the N 2 gas may be used, for example, a wetter or the like. In this case, the water temperature is preferably about 0 to 75 ° C.
脱バインダ処理、焼成およびアニールは、連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までN2 ガスあるいは加湿したN2 ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びN2 ガスあるいは加湿したN2 ガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、N2 ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、アニールの全過程を加湿したN2 ガス雰囲気としてもよい。 The binder removal treatment, firing and annealing may be performed continuously or independently. When these are performed continuously, after removing the binder, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature at the time of baking to perform baking, and then cooled to reach the annealing holding temperature. Sometimes it is preferable to perform annealing by changing the atmosphere. On the other hand, when performing these independently, at the time of firing, after raising the temperature under N 2 gas atmosphere with N 2 gas or wet to the holding temperature of the binder removal processing, further continuing the heating to change the atmosphere Preferably, after cooling to the holding temperature at the time of annealing, it is preferable to change to the N 2 gas or humidified N 2 gas atmosphere again and continue cooling. In annealing, the temperature may be changed to a holding temperature in an N 2 gas atmosphere, and then the atmosphere may be changed, or the entire annealing process may be a humidified N 2 gas atmosphere.
このようにして得られた焼結体(素子本体4)には、例えばバレル研磨、サンドプラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極6,8が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したN2 とH2 との混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、端子電極6,8上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。 The sintered body (element body 4) thus obtained is subjected to end surface polishing by, for example, barrel polishing, sand plast, etc., and terminal electrode paste 6 is baked to form terminal electrodes 6 and 8. The firing conditions for the terminal electrode paste are preferably, for example, about 10 minutes to 1 hour at 600 to 800 ° C. in a humidified mixed gas of N 2 and H 2 . Then, if necessary, a pad layer is formed on the terminal electrodes 6 and 8 by plating or the like. In addition, what is necessary is just to prepare the paste for terminal electrodes like the above-mentioned electrode paste.
このようにして製造された本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。 The multilayer ceramic capacitor of this embodiment manufactured in this way is mounted on a printed circuit board or the like by soldering or the like and used for various electronic devices.
本実施形態では、電極膜12a,14aの間にグリーンシートを積層させることなく、バッファ層40を介して積層された電極膜12a,14aを焼成するのみで、各電極膜12a,14aに含まれる誘電体組成物が、バッファ層40を仲介として焼成中に電極膜12a,14a間に拡散して析出し、その後に焼結する。その結果、図4に示すように、内部電極層12,14の間に、たとえば1μm以下の超薄層な誘電体層10を形成することができる。
In this embodiment, without laminating green sheets between the
また、本実施形態では、電極膜12a,14aを直接に積層させないで、バッファ層40を介して積層するために、焼成後の誘電体層におけるショート不良を低減することができる。
Further, in the present embodiment, the
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。 The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.
たとえば、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。また、上述した図に示す実施形態では、電極膜12a,14aおよび余白パターン膜24の表面にバッファ層40を形成してあるが、支持シート20と電極膜12a,14aおよび余白パターン膜24との間にバッファ層40を形成しても良い。いずれにしても、これらのバッファ層40は、積層される電極膜12aおよび14aの間に介在されることになる。
For example, the present invention is not limited to a multilayer ceramic capacitor and can be applied to other electronic components. In the embodiment shown in the above-described figure, the
以下、本発明を、さらに具体的な実施例に基づき説明する。ただし、本発明は、以下の実施例に限定されない。 Hereinafter, the present invention will be described based on more specific examples. However, the present invention is not limited to the following examples.
外層用誘電体ペースト
BaTiO3 粉末(平均粒径:0.2μm) 100重量部
MgCO3 0.72重量部
MnO 0.13重量部
(Ba0.6 Ca0.4 )SiO3 1.5重量部
Y2 O3 1.0重量部。
Dielectric paste for outer layer BaTiO 3 powder (average particle size: 0.2 μm) 100 parts by weight MgCO 3 0.72 parts by weight MnO 0.13 parts by weight (Ba 0.6 Ca 0.4 ) SiO 3 1.5 parts by weight 1.0 part by weight of Y 2 O 3 .
こうして調製した誘電体粉末100重量部に対して、以下の組成を有する有機ビヒクルを加え、ボールミルを用いて、20時間にわたって、混合し、バッファ層用ペーストを調製した。 An organic vehicle having the following composition was added to 100 parts by weight of the dielectric powder thus prepared, and mixed for 20 hours using a ball mill to prepare a buffer layer paste.
ポリビニルブチラール樹脂(バインダ) 6重量部
DOP[フタル酸ヒ゛ス(2ヘチルヘキシル)](可塑剤) 3重量部
エタノール 78重量部
n−プロパノール 78重量部
キシレン 14重量部
ミネラルスピリット 7重量部
分散剤 0.7重量部。
Polyvinyl butyral resin (binder) 6 parts by weight DOP [bisphthalate (2-hexylhexyl)] (plasticizer) 3 parts by weight Ethanol 78 parts by weight n-propanol 78 parts by
内部電極用ペースト
下記に示される配合比にて、ボールミルにより混練し、スラリー化して内部電極用ペーストとした。すなわち、平均粒径が0.2μmのNi粒子(電極材粉体)100質量部に対して、セラミック粉体(BaTiO3 粉体およびセラミック粉体副成分添加物)を30質量部と、ポリビニルブチラール樹脂4.4質量部と、ターピネオール95質量部とを加え、ボールミルにより混練し、スラリー化して内部電極用ペーストとした。
Internal Electrode Paste The mixture ratio shown below was kneaded by a ball mill to form a slurry for internal electrode. That is, 30 parts by mass of ceramic powder (BaTiO 3 powder and ceramic powder subcomponent additive) with respect to 100 parts by mass of Ni particles (electrode material powder) having an average particle size of 0.2 μm, polyvinyl butyral 4.4 parts by mass of resin and 95 parts by mass of terpineol were added, kneaded by a ball mill, and slurried to obtain an internal electrode paste.
セラミック粉体としては、BaTiO3 粉体(平均粒径:0.1μm)100質量部に対して、(Ba0.6Ca0.4)SiO3 :1.5質量部、Y2 O3 :1.0質量部、MgCO3 :0.72質量部、およびMnO:0.13質量部含むセラミック粉体を用いた。 As ceramic powder, with respect to 100 parts by mass of BaTiO 3 powder (average particle size: 0.1 μm), (Ba 0.6 Ca 0.4 ) SiO 3 : 1.5 parts by mass, Y 2 O 3 : A ceramic powder containing 1.0 part by mass, MgCO 3 : 0.72 part by mass, and MnO: 0.13 part by mass was used.
余白パターン膜用ペースト
余白パターン膜用ペーストは、次のようにして作製した。
Blank Pattern Film Paste A blank pattern film paste was prepared as follows.
内部電極用ペーストと同じセラミック粉体(150g)に、エステル系重合体の分散剤(1.5g)と、テルピネオール(5g)と、アセトン(60g)と、可塑剤としてフタル酸ジオクチル(5g)とを加えて、4時間混合した。次に、この混合液に、積水化学社製のBH6(重合度:1450、ブチラール化度:69モル%±3%のポリビニルブチラール樹脂)の8%ラッカー(ラッカー全量に対して、ポリビニルブチラールが8質量%、テルピネオールが92質量%)を、120gの量で加えて16時間混合した。その後、余剰溶剤のアセトンを除去し、粘度調整としてテルピネオールを40〜100g加えることで、余白パターン膜用ペーストを作製した。 To the same ceramic powder (150 g) as the internal electrode paste, an ester polymer dispersant (1.5 g), terpineol (5 g), acetone (60 g), and dioctyl phthalate (5 g) as a plasticizer Was added and mixed for 4 hours. Next, 8% lacquer (8% polyvinyl butyral with respect to the total amount of lacquer) of BH6 (polymerization degree: 1450, degree of butyralization: 69 mol% ± 3% polyvinyl butyral resin) manufactured by Sekisui Chemical Co., Ltd. Mass% and terpineol 92 mass%) was added in an amount of 120 g and mixed for 16 hours. Then, the excess solvent acetone was removed, and 40-100 g of terpineol was added as a viscosity adjustment to prepare a blank pattern film paste.
バッファ層用ペーストBuffer layer paste
0.1μmのカーボンブラック粉末100重量部に対して、以下の組成を有する有機ビヒクルを加え、ボールミルを用いて、20時間にわたって、混合し、バッファ層用ペーストを調製した。 An organic vehicle having the following composition was added to 100 parts by weight of 0.1 μm carbon black powder, and mixed for 20 hours using a ball mill to prepare a buffer layer paste.
ポリビニルブチラール樹脂(バインダ) 6重量部
DOP[フタル酸ヒ゛ス(2ヘチルヘキシル)](可塑剤) 3重量部
エタノール 200重量部
n−プロパノール 200重量部
キシレン 36重量部
ミネラルスピリット 7重量部
分散剤 0.7重量部。
Polyvinyl butyral resin (binder) 6 parts by weight DOP [bisphthalic acid (2-hexylhexyl)] (plasticizer) 3 parts by weight Ethanol 200 parts by weight n-propanol 200 parts by weight Xylene 36 parts by weight Mineral spirit 7 parts by weight Dispersant 0. 7 parts by weight.
成膜工程
支持シート20としてのPETフィルム上に、電極膜12aおよび余白パターン膜24を形成した。電極膜12aは、上記の内部電極用ペーストを用いた印刷法により、1μmの厚みで形成した。また、余白パターン膜24は、上記の余白パターン膜用ペーストを用いた印刷法により、1μmの厚みで形成した。
The
次に、別の支持シートの上に上記バッファ層用ペーストをワイヤーバーコータによって塗布し、約0.6μmのバッファ層40を形成した。さらに、別の支持シート30の上に、外装用誘電体ペーストを用いて、ドクターブレード法により、外層用グリーンシート16aを形成した。
Next, the buffer layer paste was applied onto another support sheet with a wire bar coater to form a
積層工程から焼成工程
バッファ層40が表面に形成された電極膜12aおよび余白パターン膜24を1ブロックとして、これらのブロックを、転写法により、外装用グリーンシート16aの上に積層した。焼成前の積層体における電極層の間には、誘電体層となる通常のグリーンシートは積層せず、バッファ層のみを積層した。その積層体に、脱バインダ処理、焼成およびアニール(熱処理)処理を行って、チップ形状の焼結体を作製した。
From the stacking process to the firing
脱バインダは、保持温度:260℃、保持時間:8時間、雰囲気ガス:加湿したN2 とH2 の混合ガス、で行った。 The binder removal was performed at a holding temperature of 260 ° C., a holding time of 8 hours, and an atmosphere gas: a humidified mixed gas of N 2 and H 2 .
焼成は、昇温速度:200℃/時間、保持温度:1240℃、保持時間:2時間、雰囲気ガス:加湿したN2 とH2 の混合ガス、酸素分圧:10−7Paで行った。 Firing was performed at a heating rate of 200 ° C./hour, a holding temperature of 1240 ° C., a holding time of 2 hours, an atmosphere gas: a humidified mixed gas of N 2 and H 2 , and an oxygen partial pressure of 10 −7 Pa.
アニール(再酸化)は、保持温度:1050℃、保持時間:2時間、雰囲気ガス:加湿したN2 ガス、酸素分圧:10−1Paで行った。なお、雰囲気ガスの加湿には、ウェッターを用い、水温0〜75℃にて行った。 Annealing (reoxidation) was performed at a holding temperature of 1050 ° C., a holding time of 2 hours, an atmosphere gas of humidified N 2 gas, and an oxygen partial pressure of 10 −1 Pa. The atmosphere gas was humidified using a wetter at a water temperature of 0 to 75 ° C.
次いで、チップ形状の焼結体の端面をサンドブラストにて研磨したのち、断面写真を撮影した。結果を図5に示す。図5に示すように、Niから成る約1μmの内部電極層の間に、約0.38μmの誘電体層(表1では、焼き上げ層間)が析出して形成されることが確認できた。また、この一対の内部電極層の間での静電容量は、約49nFであることも確認できた。結果を表1に示す。 Next, the end surface of the chip-shaped sintered body was polished by sandblasting, and a cross-sectional photograph was taken. The results are shown in FIG. As shown in FIG. 5, it was confirmed that a dielectric layer of about 0.38 μm (baked layer in Table 1) was deposited between about 1 μm of internal electrode layers made of Ni. It was also confirmed that the capacitance between the pair of internal electrode layers was about 49 nF. The results are shown in Table 1.
なお、静電容量は、焼結体のサンプルに対して、基準温度25℃において、デジタルLCRメータ(YHP社製4272A)にて周波数1kHz、入力信号レベル(測定電圧)1Vrmsの条件下で測定した。 The capacitance was measured with respect to a sintered sample at a reference temperature of 25 ° C. using a digital LCR meter (4272A manufactured by YHP) under conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. .
また、ショート不良率の測定を行った。ショート不良率は39%であった。結果を表1に示す。なお、ショート不良率は、100個のサンプルを準備し、ショート不良が発生した個数を調べて測定した。 Moreover, the short defect rate was measured. The short-circuit defect rate was 39%. The results are shown in Table 1. The short defect rate was measured by preparing 100 samples and examining the number of short defects.
ショート不良とは、焼結体のサンプルに対して、対の電極同士が接触することによって導通してしまうことを言う。具体的には絶縁抵抗計(HEWLETT PACKARD社製E2377Aマルチメーター)を用いて、25℃においてDC10Vを60秒間印加した後の絶縁抵抗値を測定し、10Ω以下をショート不良とした。
電極膜12aを形成するための内部電極用ペーストにおけるNi粒子100質量部に対して、セラミック粉体の質量部を、0〜90質量部(表1では誘電体組成物量)の範囲で変化させた以外は、実施例1と同様にして、チップ形状の焼結体を作製し、同様な測定を行った。結果を表1に示す。
The short-circuit failure means that a pair of electrodes come into contact with each other with respect to a sintered body sample. Specifically, using an insulation resistance meter (E2377A multimeter manufactured by HEWLETT PACKARD), the insulation resistance value after applying DC 10 V for 60 seconds at 25 ° C. was measured, and 10Ω or less was regarded as a short circuit failure.
The mass part of the ceramic powder was changed in the range of 0 to 90 parts by mass (the amount of the dielectric composition in Table 1) with respect to 100 parts by mass of the Ni particles in the internal electrode paste for forming the
評価1
表1に示すように、内部電極用ペーストのニッケルに対して誘電体組成物の添加量が0質量部、つまり無添加では、バッファ層があったとしても、バッファ層だけでは緻密化が不十分であるため、静電容量を得ることが出来なかった。
As shown in Table 1, the addition amount of the dielectric composition with respect to nickel of the internal electrode paste is 0 part by mass, that is, when there is no addition, even if there is a buffer layer, the buffer layer alone is insufficiently densified. Therefore, the electrostatic capacity could not be obtained.
また、内部電極用ペーストのニッケルに対して誘電体組成物の添加量が90質量部では、誘電体層の厚みが1μm以上となり、本発明の目的とする薄層に適していない。また、添加量の増加によってペースト中のニッケルおよび誘電体組成物の分散が悪くなり、電極が途切れやすくなり、容量の低下が生じた。 Moreover, when the addition amount of the dielectric composition is 90 parts by mass with respect to nickel of the internal electrode paste, the thickness of the dielectric layer becomes 1 μm or more, which is not suitable for the thin layer intended by the present invention. Further, the increase in the addition amount resulted in poor dispersion of nickel and the dielectric composition in the paste, the electrode was easily interrupted, and the capacity was reduced.
したがって、電極膜に含まれる誘電体組成物の添加量は、ニッケルなどの導電性組成物100質量部に対して、10〜80質量部が好ましいことが確認できた。 Therefore, it was confirmed that the addition amount of the dielectric composition contained in the electrode film is preferably 10 to 80 parts by mass with respect to 100 parts by mass of the conductive composition such as nickel.
比較例3
バッファ層を介在させることなく、電極膜同士を積層させた以外は、実施例1と同様にして、チップ形状の焼結体を作製し、誘電体層(焼き上げ層間)の厚み、静電容量、およびショート不良率の測定を行った。結果を表1に示す。
Comparative Example 3
A chip-shaped sintered body was produced in the same manner as in Example 1 except that the electrode films were laminated without interposing a buffer layer, and the thickness of the dielectric layer (baked layer), capacitance, In addition, the short-circuit defect rate was measured. The results are shown in Table 1.
評価2
表2に示すように、バッファ層無しの比較例3では、ショート不良率が92%であったのを、実施例1では、39%まで低減できることが確認できた。
As shown in Table 2, it was confirmed that in Comparative Example 3 without the buffer layer, the short-circuit defect rate was 92%, but in Example 1, it could be reduced to 39%.
実施例6
バッファ層用ペースト中に、外層用誘電体ペーストのバインダ樹脂として用いたものと同じポリビニルブチラール樹脂を、カーボン粉末の代わりに、添加した以外は、実施例1と同様にして、チップ形状の焼結体を作製し、誘電体層(焼き上げ層間)の厚み、静電容量、およびショート不良率の測定を行った。結果を表1に示す。
Example 6
In the same manner as in Example 1 except that the same polyvinyl butyral resin as that used as the binder resin of the dielectric paste for the outer layer was added instead of the carbon powder in the buffer layer paste, the chip-shaped sintering was performed. The body was prepared, and the thickness of the dielectric layer (baked layer), the capacitance, and the short-circuit defect rate were measured. The results are shown in Table 1.
実施例7
実施例1におけるカーボンブラックの代わりに、ホウ酸化物としてのB2O3、またはリチウム化合物としてのLi2CO3を用いた場合でも、同様な結果が得られることを確認した。
Example 7
It was confirmed that similar results were obtained even when B 2 O 3 as a borate or Li 2 CO 3 as a lithium compound was used instead of carbon black in Example 1.
2… 積層セラミックコンデンサ
4… コンデンサ素体
6,8… 端子電極
10… 誘電体層
12,14… 内部電極層
12a,14a… 電極膜
16… 誘電体外層
16a… グリーンシート
20,30… キャリアシート(支持シート)
24… 余白パターン膜
40… バッファ層
2 ... Multilayer ceramic capacitor 4 ... Capacitor body 6, 8 ...
24 ...
Claims (14)
導電性組成物と誘電体組成物とを含み、焼成後に前記内部電極層を形成することになる電極膜を形成する工程と、
前記誘電体組成物の誘電体主成分を実質的に含まないバッファ層を介して、前記電極膜を積層する工程と、
前記バッファ層を介して積層された前記電極膜の積層体を焼成し、前記電極膜に含まれる誘電体組成物を、前記電極膜の間に拡散させ、前記電極膜の間に前記誘電体層を形成する工程と、を有する
電子部品の製造方法。 A method of manufacturing an electronic component having at least a pair of internal electrode layers and a dielectric layer formed between the internal electrode layers,
Forming an electrode film comprising a conductive composition and a dielectric composition, and forming the internal electrode layer after firing;
Laminating the electrode film through a buffer layer substantially free of a dielectric main component of the dielectric composition;
The laminate of the electrode films laminated via the buffer layer is fired, the dielectric composition contained in the electrode film is diffused between the electrode films, and the dielectric layer is interposed between the electrode films. And a method of manufacturing an electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004231443A JP2005101547A (en) | 2003-08-26 | 2004-08-06 | Manufacturing method of electronic component and electronic component |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301464 | 2003-08-26 | ||
JP2004231443A JP2005101547A (en) | 2003-08-26 | 2004-08-06 | Manufacturing method of electronic component and electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101547A true JP2005101547A (en) | 2005-04-14 |
Family
ID=34467166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004231443A Withdrawn JP2005101547A (en) | 2003-08-26 | 2004-08-06 | Manufacturing method of electronic component and electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101547A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011145455A1 (en) * | 2010-05-21 | 2011-11-24 | 株式会社 村田製作所 | Ceramic body and method for producing same |
JP2012199597A (en) * | 2008-07-29 | 2012-10-18 | Murata Mfg Co Ltd | Multilayer ceramic capacitor |
-
2004
- 2004-08-06 JP JP2004231443A patent/JP2005101547A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199597A (en) * | 2008-07-29 | 2012-10-18 | Murata Mfg Co Ltd | Multilayer ceramic capacitor |
WO2011145455A1 (en) * | 2010-05-21 | 2011-11-24 | 株式会社 村田製作所 | Ceramic body and method for producing same |
CN102893349A (en) * | 2010-05-21 | 2013-01-23 | 株式会社村田制作所 | Ceramic body and method for producing same |
JP5565462B2 (en) * | 2010-05-21 | 2014-08-06 | 株式会社村田製作所 | Ceramic body and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100918346B1 (en) | Electronic parts and method for manufacture thereof | |
JP5423977B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4275074B2 (en) | Manufacturing method of electronic component having internal electrode | |
JP5293951B2 (en) | Electronic components | |
JP2008053488A (en) | Conductive paste, electronic component, laminated ceramic capacitor, and its manufacturing method | |
JP4182009B2 (en) | Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof | |
JPWO2005117041A1 (en) | Electronic component, multilayer ceramic capacitor, and method for manufacturing the same | |
JP2007234588A (en) | Conductive paste, electronic component, laminated ceramic capacitor, and manufacturing method therefor | |
JP2007234330A (en) | Conductor paste and electronic part | |
JP4896364B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP5151877B2 (en) | Conductive paste and method for manufacturing electronic component | |
JPWO2005117040A1 (en) | Electronic component, multilayer ceramic capacitor, and method for manufacturing the same | |
JP4867948B2 (en) | Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof | |
JP4548392B2 (en) | Alloy powder for forming internal electrode layer of electronic component, conductive particle, conductive paste, and method of manufacturing electronic component using the same | |
JP4735071B2 (en) | Electronic component manufacturing method and electronic component | |
JP2005101547A (en) | Manufacturing method of electronic component and electronic component | |
JP2004221304A (en) | Method for manufacturing electronic parts having internal electrode | |
JP4432882B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2005294318A (en) | Process for manufacturing electronic component and electronic component | |
JP4163637B2 (en) | Electronic component, multilayer ceramic capacitor, and method for manufacturing the same | |
JP4506755B2 (en) | Green sheet, green sheet manufacturing method, and electronic component manufacturing method | |
JP2005093993A (en) | Manufacturing method for electronic component, and electronic component | |
JP4784264B2 (en) | Manufacturing method of multilayer electronic component | |
JP2007242599A (en) | Conductive paste, electronic component, and laminated ceramic capacitor and its producing method | |
JP2005033193A (en) | Manufacturing method for electronic part and electronic part |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |