JP2005166892A - スタック型小型メモリカード - Google Patents
スタック型小型メモリカード Download PDFInfo
- Publication number
- JP2005166892A JP2005166892A JP2003402831A JP2003402831A JP2005166892A JP 2005166892 A JP2005166892 A JP 2005166892A JP 2003402831 A JP2003402831 A JP 2003402831A JP 2003402831 A JP2003402831 A JP 2003402831A JP 2005166892 A JP2005166892 A JP 2005166892A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- substrate
- heat sink
- contacts
- stack type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 メモリカードの信頼度と使用寿命を増し、且つ製造に便利なスタック型小型メモリカードの提供。
【解決手段】 上層メモリカードと下層メモリカードを具え、上層メモリカードと下層メモリカードにそれぞれ第１ヒートシンクと第２ヒートシンクが形成され、第１ヒートシンク及び第２ヒートシンクが相互に重ねられ、上層メモリカードの熱量及び下層メモリカードの熱量がそれぞれ第１ヒートシンクと第２ヒートシンクより放出されるよう形成されている。
【選択図】 図３
【解決手段】 上層メモリカードと下層メモリカードを具え、上層メモリカードと下層メモリカードにそれぞれ第１ヒートシンクと第２ヒートシンクが形成され、第１ヒートシンク及び第２ヒートシンクが相互に重ねられ、上層メモリカードの熱量及び下層メモリカードの熱量がそれぞれ第１ヒートシンクと第２ヒートシンクより放出されるよう形成されている。
【選択図】 図３
Description
本発明は一種のスタック型小型メモリカードに係り、特に、高い放熱機能を具えてその信頼度と使用寿命が増されたスタック型小型メモリカードに関する。
周知のメモリカードの製造方法は、一般に、先ずチップをパッケージして単一集積回路を形成し、その後、表面実装技術（ＳＭＴ）により、集積回路をプリント基板上にはんだ付けしてなり、集積回路はメモリ、例えばフラッシュメモリ等のアクティブ素子とされる。プリント基板にはコンピュータに保留されたスロットに挿入するためのゴールドフィンガーがあるほか、コンデンサ、インダクタ、抵抗等のパッシブ素子がありうる。
図１は周知のメモリカードの側面図である。ゴールドフィンガー１５はコンピュータのスロットに挿入される。モジュールカードにはアクティブ素子とパッシブ素子（図示せず）があり、アクティブ素子は通常パッケージされて集積回路１１とされ、集積回路１１内部にチップ１２がパッケージされ、このチップ１２はメモリチップ、例えばフラッシュメモリでありうる。集積回路１１のピン１３は、表面実装技術によりメモリカードの回路基板１４にはんだ付けされ、回路基板１４にはピン１３との接続に供されるソルダポイント１７が設けられている。
周知の方法には以下のような欠点がある。
１．先ずチップ１２をパッケージしてから回路基板１４にはんだ付けするため、工程が煩瑣であり、この方法によると、パッケージと製造コストが増す。
２．一般にメモリカードの集積回路は通常一つだけではなく、数個がある場合があり、このため、モジュールカードを製作する時、一つずつ集積回路１１を回路基板１４にはんだ付けしなければならない。
３．表面実装技術（ＳＭＴ）を利用して回路基板１４にはんだ付けするコストは高く、更に炉に入れなければならず、ＳＭＴの設備コストが多くかかる。
４．メモリカードは一つずつ製造され、バッチ製造されず、ゆえに生産効率が低い。
５．集積回路１１の有効な放熱が行なえず、このため信頼度と使用寿命に影響が生じる。
１．先ずチップ１２をパッケージしてから回路基板１４にはんだ付けするため、工程が煩瑣であり、この方法によると、パッケージと製造コストが増す。
２．一般にメモリカードの集積回路は通常一つだけではなく、数個がある場合があり、このため、モジュールカードを製作する時、一つずつ集積回路１１を回路基板１４にはんだ付けしなければならない。
３．表面実装技術（ＳＭＴ）を利用して回路基板１４にはんだ付けするコストは高く、更に炉に入れなければならず、ＳＭＴの設備コストが多くかかる。
４．メモリカードは一つずつ製造され、バッチ製造されず、ゆえに生産効率が低い。
５．集積回路１１の有効な放熱が行なえず、このため信頼度と使用寿命に影響が生じる。
以上を鑑み、本発明は製造上、従来の技術よりも便利で、且つ信頼度と使用寿命を効果的に高めることのできるスタック型小型メモリカードの構造を提供するものである。
本発明の主要な目的は、一種のスタック型小型メモリカードを提供することにあり、それは、製造に便利な効果を有して、生産コストを下げるのに有効であるものとする。
本発明の次の目的は、一種のスタック型小型メモリカードを提供することにあり、それは、放熱効果を高める機能を具え、その信頼度と使用寿命の延長を達成するものとする。
請求項１の発明は、上層メモリカードと下層メモリカードを具え、
該上層メモリカードは第１基板、少なくとも一つのメモリチップ、第１ヒートシンク、及び第１封止樹脂層を具え、該第１基板は上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔を具え、該貫通孔内に金属が充填され、該メモリチップは第１基板の上表面に設けられ、並びに第１基板の接点に電気的に接続され、該第１ヒートシンクは第１基板の下表面に設けられ、並びに該貫通孔内の金属と接触し、該第１封止樹脂層は該メモリチップを被覆し、該上層メモリカードは電子装置内に取り付けられ、該第１基板のゴールドフィンガーが該電子装置と接続され、
該下層メモリカードは、第２基板、少なくとも一つのメモリチップ、第２ヒートシンク及び第２封止樹脂層を具え、該第２基板に上表面と下表面が設けられ、第２基板の下表面に複数の接点、該接点と電気的に接続された複数のゴールドフィンガー、及び該第２基板の上表面から下表面に貫通する貫通孔が設けられ、該第２基板の貫通孔内に金属が充填され、該第２ヒートシンクは第２基板の上表面に設置され、並びに第２基板の貫通孔内の金属と接触し、該第２封止樹脂層は該下層メモリカードのメモリチップを被覆し、該下層メモリカードは電子装置内に取り付けられて第２基板のゴールドフィンガーを電子装置と電気的に接続させ、
該上層メモリカードの第１ヒートシンクが該下層メモリカードの第２ヒートシンクに重ねて設けられたことを特徴とする、スタック型小型メモリカードとしている。
請求項２の発明は、請求項１記載のスタック型小型メモリカードにおいて、上層メモリカードのメモリチップが複数の導線で第１基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカードとしている。
請求項３の発明は、請求項１記載のスタック型小型メモリカードにおいて、第１基板の複数の貫通孔内の金属、及び、第２基板の複数の貫通孔内の金属が銅とされたことを特徴とする、スタック型小型メモリカードとしている。
請求項４の発明は、請求項１記載のスタック型小型メモリカードにおいて、下層メモリカードのメモリチップが複数の導線で第２基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカードとしている。
該上層メモリカードは第１基板、少なくとも一つのメモリチップ、第１ヒートシンク、及び第１封止樹脂層を具え、該第１基板は上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔を具え、該貫通孔内に金属が充填され、該メモリチップは第１基板の上表面に設けられ、並びに第１基板の接点に電気的に接続され、該第１ヒートシンクは第１基板の下表面に設けられ、並びに該貫通孔内の金属と接触し、該第１封止樹脂層は該メモリチップを被覆し、該上層メモリカードは電子装置内に取り付けられ、該第１基板のゴールドフィンガーが該電子装置と接続され、
該下層メモリカードは、第２基板、少なくとも一つのメモリチップ、第２ヒートシンク及び第２封止樹脂層を具え、該第２基板に上表面と下表面が設けられ、第２基板の下表面に複数の接点、該接点と電気的に接続された複数のゴールドフィンガー、及び該第２基板の上表面から下表面に貫通する貫通孔が設けられ、該第２基板の貫通孔内に金属が充填され、該第２ヒートシンクは第２基板の上表面に設置され、並びに第２基板の貫通孔内の金属と接触し、該第２封止樹脂層は該下層メモリカードのメモリチップを被覆し、該下層メモリカードは電子装置内に取り付けられて第２基板のゴールドフィンガーを電子装置と電気的に接続させ、
該上層メモリカードの第１ヒートシンクが該下層メモリカードの第２ヒートシンクに重ねて設けられたことを特徴とする、スタック型小型メモリカードとしている。
請求項２の発明は、請求項１記載のスタック型小型メモリカードにおいて、上層メモリカードのメモリチップが複数の導線で第１基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカードとしている。
請求項３の発明は、請求項１記載のスタック型小型メモリカードにおいて、第１基板の複数の貫通孔内の金属、及び、第２基板の複数の貫通孔内の金属が銅とされたことを特徴とする、スタック型小型メモリカードとしている。
請求項４の発明は、請求項１記載のスタック型小型メモリカードにおいて、下層メモリカードのメモリチップが複数の導線で第２基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカードとしている。
本発明のスタック型小型メモリカードは、上層メモリカードと下層メモリカードを具え、上層メモリカードと下層メモリカードにそれぞれ第１ヒートシンクと第２ヒートシンクが形成され、第１ヒートシンク及び第２ヒートシンクが相互に重ねられ、上層メモリカードの熱量及び下層メモリカードの熱量がそれぞれ第１ヒートシンクと第２ヒートシンクより放出されるよう形成され、これにより本発明は、メモリカードの信頼度と使用寿命を増し、且つ製造に便利とされている。
本発明は上層メモリカードと下層メモリカードを具え、該上層メモリカードは第１基板、少なくとも一つのメモリチップ、第１ヒートシンク、及び第１封止樹脂層を具えている。該第１基板は上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔を具え、該貫通孔内に金属が充填され、該メモリチップは第１基板の上表面に設けられ、並びに第１基板の接点に電気的に接続され、該第１ヒートシンクは第１基板の下表面に設けられ、並びに該貫通孔内の金属と接触し、該第１封止樹脂層は該メモリチップを被覆し、該上層メモリカードは電子装置内に取り付けられ、該第１基板のゴールドフィンガーが該電子装置と接続される。下層メモリカードは、第２基板、少なくとも一つのメモリチップ、第２ヒートシンク及び第２封止樹脂層を具えている。該第２基板に上表面と下表面が設けられ、第２基板の下表面に複数の接点、該接点と電気的に接続された複数のゴールドフィンガー、及び該第２基板の上表面から下表面に貫通する貫通孔が設けられ、該第２基板の貫通孔内に金属が充填され、該第２ヒートシンクは第２基板の上表面に設置され、並びに該貫通孔内の金属と接触し、該第２封止樹脂層は該下層メモリカードのメモリチップを被覆し、該下層メモリカードは電子装置内に取り付けられて第２基板のゴールドフィンガーを電子装置と電気的に接続させ、該上層メモリカードの第１ヒートシンクが該下層メモリカードの第２ヒートシンクに重ねて設けられる。
該上層メモリカードのメモリチップと下層メモリカードのメモリチップの熱量はそれぞれの貫通孔内の金属を介して第１ヒートシンク及び第２ヒートシンクに伝えられ、これらヒートシンクにより放出され、こうして本発明の目的と効果が達成される。
図２、３を参照されたい。本発明のスタック型小型メモリカードは、上層メモリカード２０と下層メモリカード２２を具えている。
該上層メモリカード２０は第１基板２４、少なくとも一つのメモリチップ２６、第１ヒートシンク２８及び第１封止樹脂層３０を具えている。該第１基板２４に上表面３２と下表面３４が設けられ、上表面３２に複数の接点３６、該接点３６に電気的に接続された複数のゴールドフィンガー３８、及び該上表面３２から下表面３４に貫通する貫通孔４０が設けられ、該貫通孔４０内に金属４２が充填され、該金属４２は銅とされる。メモリチップ２６は第１基板２４の上表面３２に設けられ、並びに複数の導線４４で電気的に第１基板２４の接点３６に接続され、第１ヒートシンク２８は銅或いはアルミ片とされて第１基板２４の下表面３４に設けられ、並びに貫通孔４０内の金属４２と接触し、第１封止樹脂層３０は該メモリチップ２６を被覆する。該上層メモリカード２０は電子装置（図示せず）内に取り付けられ、該第１基板２４のゴールドフィンガー３８が電子装置と電気的に接続される。
下層メモリカード２２は、第２基板４６、少なくとも一つのメモリチップ４８、第２ヒートシンク５０及び第２封止樹脂層５２を具えている。該第２基板４６に上表面５４と下表面５６が設けられ、下表面５６に複数の接点５８、該接点５８に電気的に接続された複数のゴールドフィンガー６０、及び該上表面５４から下表面５６に貫通する貫通孔６２が設けられ、該貫通孔６２内に金属６４が充填される。メモリチップ４８は第２基板４６の下表面５６に設けられ、並びに複数の導線６６で電気的に第２基板４６の接点５８に接続さ、第２ヒートシンク５０は銅或いはアルミ片とされて第２基板４６の上表面５４に設けられ、並びに貫通孔６２内の金属６４と接触し、第２封止樹脂層５２は該メモリチップ４８を被覆する。該下層メモリカード２２は電子装置（図示せず）内に取り付けられ、該第２基板４６のゴールドフィンガー６０が電子装置と電気的に接続される。上層メモリカード２０の第１ヒートシンク２８が下層メモリカード２２の第２ヒートシンク５０の上に重ねて設けられる。
本発明は以下のような優れた点を有している。
１．上層メモリカード２０のメモリチップ２６の熱量が第１基板２４の貫通孔４０内の金属４２より第１ヒートシンク２８に伝えられ、該熱量が急速に第１ヒートシンク２８より放出され、下層メモリカード２２のメモリチップ４８の熱量は第２基板４６の貫通孔６２内の金属を介して第２ヒートシンク５０に伝えられて放出され、これによりメモリカードの信頼度とメモリチップの使用寿命が増され、メモリカードの使用期限が延長される。
２．上層メモリカード２０のメモリチップ２６は先に第１基板２４の上表面３２に設置され、下層メモリカード２２のメモリチップ４８が先に第２基板４６の下表面５６の上に設置され、さらに第１封止樹脂層３０と第２封止樹脂層５２で各メモリチップ２６及び４８が封止され、こうして製造上、便利とされ、有効に生産コストを下げられる。
１．上層メモリカード２０のメモリチップ２６の熱量が第１基板２４の貫通孔４０内の金属４２より第１ヒートシンク２８に伝えられ、該熱量が急速に第１ヒートシンク２８より放出され、下層メモリカード２２のメモリチップ４８の熱量は第２基板４６の貫通孔６２内の金属を介して第２ヒートシンク５０に伝えられて放出され、これによりメモリカードの信頼度とメモリチップの使用寿命が増され、メモリカードの使用期限が延長される。
２．上層メモリカード２０のメモリチップ２６は先に第１基板２４の上表面３２に設置され、下層メモリカード２２のメモリチップ４８が先に第２基板４６の下表面５６の上に設置され、さらに第１封止樹脂層３０と第２封止樹脂層５２で各メモリチップ２６及び４８が封止され、こうして製造上、便利とされ、有効に生産コストを下げられる。
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
２０ 上層メモリカード ２２ 下層メモリカード
２４ 第１基板 ２６ メモリチップ
２８ 第１ヒートシンク ３０ 第１封止樹脂層
３２ 上表面 ３４ 下表面
３６ 接点 ３８ ゴールドフィンガー
４０ 貫通孔 ４２ 金属
４４ 導線
４６ 第２基板 ４８ メモリチップ
５０ 第２ヒートシンク ５２ 第２封止樹脂層
５４ 上表面 ５６ 下表面
５８ 接点 ６０ ゴールドフィンガー
６２ 貫通孔 ６４ 金属
６６ 導線
２４ 第１基板 ２６ メモリチップ
２８ 第１ヒートシンク ３０ 第１封止樹脂層
３２ 上表面 ３４ 下表面
３６ 接点 ３８ ゴールドフィンガー
４０ 貫通孔 ４２ 金属
４４ 導線
４６ 第２基板 ４８ メモリチップ
５０ 第２ヒートシンク ５２ 第２封止樹脂層
５４ 上表面 ５６ 下表面
５８ 接点 ６０ ゴールドフィンガー
６２ 貫通孔 ６４ 金属
６６ 導線
Claims (4)
- 上層メモリカードと下層メモリカードを具え、
該上層メモリカードは第１基板、少なくとも一つのメモリチップ、第１ヒートシンク、及び第１封止樹脂層を具え、該第１基板は上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔を具え、該貫通孔内に金属が充填され、該メモリチップは第１基板の上表面に設けられ、並びに第１基板の接点に電気的に接続され、該第１ヒートシンクは第１基板の下表面に設けられ、並びに該貫通孔内の金属と接触し、該第１封止樹脂層は該メモリチップを被覆し、該上層メモリカードは電子装置内に取り付けられ、該第１基板のゴールドフィンガーが該電子装置と接続され、
該下層メモリカードは、第２基板、少なくとも一つのメモリチップ、第２ヒートシンク及び第２封止樹脂層を具え、該第２基板に上表面と下表面が設けられ、第２基板の下表面に複数の接点、該接点と電気的に接続された複数のゴールドフィンガー、及び該第２基板の上表面から下表面に貫通する貫通孔が設けられ、該第２基板の貫通孔内に金属が充填され、該第２ヒートシンクは第２基板の上表面に設置され、並びに第２基板の貫通孔内の金属と接触し、該第２封止樹脂層は該下層メモリカードのメモリチップを被覆し、該下層メモリカードは電子装置内に取り付けられて第２基板のゴールドフィンガーを電子装置と電気的に接続させ、
該上層メモリカードの第１ヒートシンクが該下層メモリカードの第２ヒートシンクに重ねて設けられたことを特徴とする、スタック型小型メモリカード。 - 請求項１記載のスタック型小型メモリカードにおいて、上層メモリカードのメモリチップが複数の導線で第１基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカード。
- 請求項１記載のスタック型小型メモリカードにおいて、第１基板の複数の貫通孔内の金属、及び、第２基板の複数の貫通孔内の金属が銅とされたことを特徴とする、スタック型小型メモリカード。
- 請求項１記載のスタック型小型メモリカードにおいて、下層メモリカードのメモリチップが複数の導線で第２基板の複数の接点に電気的に接続されたことを特徴とする、スタック型小型メモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003402831A JP2005166892A (ja) | 2003-12-02 | 2003-12-02 | スタック型小型メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003402831A JP2005166892A (ja) | 2003-12-02 | 2003-12-02 | スタック型小型メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005166892A true JP2005166892A (ja) | 2005-06-23 |
Family
ID=34726292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003402831A Pending JP2005166892A (ja) | 2003-12-02 | 2003-12-02 | スタック型小型メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005166892A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014512686A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ，インコーポレイテッド | エッジコネクタを有する積層チップ・オン・ボードモジュール |
| US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
| US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
| US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
| US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
| US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
| WO2018063150A1 (en) * | 2016-09-27 | 2018-04-05 | Intel Corporation | Frame embedded components |
-
2003
- 2003-12-02 JP JP2003402831A patent/JP2005166892A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
| JP2014512686A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ，インコーポレイテッド | エッジコネクタを有する積層チップ・オン・ボードモジュール |
| US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
| US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
| US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
| US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
| US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
| US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| WO2018063150A1 (en) * | 2016-09-27 | 2018-04-05 | Intel Corporation | Frame embedded components |
| US10681817B2 (en) | 2016-09-27 | 2020-06-09 | Intel Corporation | Frame embedded components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709943B2 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
| US11134570B2 (en) | Electronic module with a magnetic device | |
| KR20220140688A (ko) | 반도체 패키지 | |
| EP2073263A1 (en) | Electronic device | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| JP2008091714A (ja) | 半導体装置 | |
| KR20080001589A (ko) | 스택 패키지 | |
| US7230332B2 (en) | Chip package with embedded component | |
| US20130147027A1 (en) | Semiconductor package | |
| JP2005166892A (ja) | スタック型小型メモリカード | |
| JP4919689B2 (ja) | モジュール基板 | |
| TW415054B (en) | Ball grid array packaging device and the manufacturing process of the same | |
| CN109801900B (zh) | 一种电力用逆变电路装置 | |
| JP2005166891A (ja) | 小型メモリカード | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| JP2007095860A (ja) | 半導体装置 | |
| US9508639B2 (en) | Package-in-substrate, semiconductor device and module | |
| JP2005228811A (ja) | 半導体装置 | |
| KR0163868B1 (ko) | 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| US9484290B2 (en) | Electronic system with a composite substrate | |
| KR20110045359A (ko) | 단층 패키지 기판 및 그 제조방법 | |
| CN100375095C (zh) | 中央处理器与北桥芯片共构模块 | |
| WO2019194200A1 (ja) | 部品内蔵基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |