JP2005156705A - 画素回路の駆動方法、画素回路、電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学素子に供給する電流に含まれる誤差に起因した表示品質の低下を有効に抑制する。
【解決手段】画素回路は、キャパシタＣ1と、カレントミラーを構成するトランジスタＴ1，Ｔ2と、有機ＥＬ素子OLEDとを有する。第１の駆動モードの設定時において、トランジスタＴ1は、データ電流Ｉdataに応じたデータをキャパシタＣ1に書き込むプログラミング素子として機能するとともに、トランジスタＴ2は、キャパシタＣ1に保持されたデータに応じて、駆動電流Ｉoledを生成する駆動素子として機能する。また、所定の周期で第１の駆動モードと交互に切り替えられる第２の駆動モードの設定時において、トランジスタＴ2はプログラミング素子として機能するとともに、トランジスタＴ1は駆動素子として機能する。
【選択図】図３

Description

本発明は、画素回路の駆動方法、画素回路、電気光学装置および電子機器に係り、特に、画素回路の駆動モードの切り替えに関する。

従来より、電圧を入力として出力電流を制御する電流制御素子に関して、この素子の固有特性のばらつきに起因した出力電流のばらつきを抑制する技術が提案されている。例えば、特許文献１には、カレントミラーを一対のトランジスタではなく、複数のトランジスタ群で構成した薄膜トランジスタ回路が開示されている。また、特許文献２には、複数の電流制御素子と複数の被電流制御素子とを周期的に切り替えることにより、電流のばらつきの影響を平均化するディスプレイパネル駆動回路が開示されている。
特開平１０−１９７８９６号公報 特開２００３−６６９０３号公報

しかしながら、特許文献１の手法を用いても、製造プロセス上の変動で、電流のばらつきが少なからず残る。特に、大画面表示装置の場合には、大局的なばらつきがあり、これによる表示ムラを解消することは困難である。また、特許文献２の手法を用いた場合、共有するブロック毎の平均的なばらつきが偏在しているため、ブロック状の表示ムラが発生してしまうという不都合がある。

本発明の目的は、電気光学素子に供給する電流に含まれる誤差に起因した表示品質の低下を有効に抑制することである。

かかる課題を解決するために、第１の発明は、駆動素子と、キャパシタと、電気光学素子とを有する画素回路の駆動方法を提供する。この駆動方法は、第１の駆動モードの設定時に、駆動素子が、キャパシタに保持されたデータに応じた第１の駆動電流を生成するとともに、第１の駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第１のステップと、第２の駆動モードの設定時に、第１の駆動モードの設定時とは異なる接続関係に設定することにより、駆動素子が、キャパシタに保持されたデータに応じて、第１の駆動電流とは誤差の極性が反対になる第２の駆動電流を生成するとともに、第２の駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第２のステップと、第１の駆動モードと第２の駆動モードとを所定の周期で交互に切り替える第３のステップとを有する。

第１の発明において、第１のステップは、画素回路に含まれるカレントミラーを構成する一方のトランジスタを用いて、画素回路の外部から供給されたデータ電流に応じたデータをキャパシタに書き込むステップと、カレントミラーを構成する他方のトランジスタを駆動素子として用いて、キャパシタに保持されたデータに応じた第１の駆動電流を生成するステップとを含み、第２のステップは、他方のトランジスタを用いて、データ電流に応じたデータをキャパシタに書き込むステップと、一方のトランジスタを駆動素子として用いて、キャパシタに保持されたデータに応じた第２の駆動電流を生成するステップとを含むことが好ましい。

第１の発明において、第１のステップは、外部から供給されたデータ電圧を駆動素子のゲートに印加した際に、駆動素子のチャネルを流れる第１の電流を用いて、キャパシタに電荷を充電することにより、キャパシタにデータを書き込むステップを含み、第２のステップは、データ電圧を駆動素子のゲートに印加した際に、第１の電流とは逆方向に駆動素子のチャネルを流れる第２の電流を用いて、キャパシタに蓄積された電荷を放電することにより、キャパシタにデータを書き込むステップを含むことが好ましい。この場合、第１のステップは、キャパシタにデータを書き込むステップに先立ち、キャパシタの一方の電極に第１の電圧を印加して、キャパシタに蓄積された電荷を放電することにより、キャパシタを初期状態に設定するステップを含み、第２のステップは、キャパシタにデータを書き込むステップに先立ち、キャパシタの一方の電極に第１の電圧よりも高い第２の電圧を印加して、キャパシタに電荷を充電することにより、キャパシタを初期状態に設定するステップを含むことが好ましい。

第１の発明において、第１の駆動モードと第２の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることが好ましい。また、これらの駆動モードを切り替える周期は、１／３０秒以下の周期であることが好ましい。

第２の発明は、データを保持するキャパシタと、キャパシタに自己のゲートが接続されているとともに、キャパシタに保持されたデータに応じた駆動電流を生成する駆動素子と、駆動素子より供給された駆動電流に応じて、輝度が設定される電気光学素子とを有する画素回路を提供する。この画素回路は、第１の駆動モードの設定時と第２に駆動モードの設定時とで画素回路の接続関係を変える接続手段をさらに有する。この接続手段は、第１の駆動モードの設定時に、キャパシタに保持されたデータに応じた第１の駆動電流を駆動素子が生成するように、画素回路の接続関係を設定する。また、接続手段は、所定の周期で第１の駆動モードと交互に切り替えられる第２の駆動モードの設定時に、キャパシタに保持されたデータに応じて、第１の駆動電流とは誤差の極性が反対になる第２の駆動電流を駆動素子が生成するように、画素回路の接続関係を設定する。

第３の発明は、データを保持するキャパシタと、キャパシタの一方の電極が接続されたノードに自己のゲートが接続されているとともに、カレントミラーを構成する第１および第２のトランジスタと、駆動電流が自己を流れることによって、輝度が設定される電気光学素子とを有する画素回路を提供する。第１の駆動モードの設定時において、第１のトランジスタは、画素回路の外部から供給されたデータ電流に応じたデータをキャパシタに書き込むプログラミング素子として機能するとともに、第２のトランジスタは、キャパシタに保持されたデータに応じて、駆動電流を生成する駆動素子として機能する。また、所定の周期で第１の駆動モードと交互に切り替えられる第２の駆動モードの設定時において、第２のトランジスタはプログラミング素子として機能するとともに、第１のトランジスタは駆動素子として機能する。

第３の発明において、画素回路は、第３から第６のトランジスタをさらに有していることが好ましい。第３のトランジスタは、一方の端子が所定のノードに接続され、他方の端子が第１のトランジスタの一方の端子に接続されているとともに、第１の駆動モードの設定時にオンし、第２の駆動モードの設定時にオフする。第４のトランジスタは、一方の端子が上記ノードに接続され、他方の端子が第２のトランジスタの一方の端子に接続されているとともに、第２の駆動モードの設定時にオンし、第１の駆動モードの設定時にオフする。第５のトランジスタは、一方の端子が第１のトランジスタの一方の端子に接続され、他方の端子が電気光学素子に接続されているとともに、第２の駆動モードの設定時にオンし、第１の駆動モードの設定時にオフする。第６のトランジスタと、一方の端子が第２のトランジスタの一方の端子に接続され、他方の端子が電気光学素子に接続されているとともに、第１の駆動モードの設定時にオンし、第２の駆動モードの設定時にオフする。

第２または第３の発明において、第１の駆動モードと第２の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることが好ましい。また、これらの駆動モードを切り替える周期は、１／３０秒以下の周期であることが好ましい。

第４の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素回路と、走査線に走査信号を出力することにより、データの書込対象となる画素回路に対応する走査線を選択する走査線駆動回路と、走査線駆動回路と協働し、書込対象となる画素回路に対応するデータ線にデータを出力するデータ線駆動回路とを有する電気光学装置を提供する。この画素回路は、第２または第３の発明にかかる画素回路である。

第５の発明は、第４の発明にかかる電気光学装置を実装した電子機器を提供する。

第６の発明は、駆動素子と、キャパシタと、電気光学素子とを有する画素回路の駆動方法を提供する。この駆動方法は、外部から供給されたデータ電圧を駆動素子のゲートに印加することにより、駆動素子のチャネルを流れるチャネル電流と所定の時間との積に応じたデータをキャパシタに書き込む第１のステップと、キャパシタに保持されたデータに応じて、駆動素子が駆動電流を生成する第２のステップと、駆動電流を電気光学素子に供給することによって、電気光学素子の輝度を設定する第３のステップとを有する。

ここで、第６の発明において、キャパシタへのデータの書き込みに先立ち、キャパシタの電荷を初期状態に設定する第４のステップをさらに設けてもよい。

本発明によれば、第１の駆動モードと第２の駆動モードとを交互に切り替えることにより、第１の駆動モードの設定時に生成される駆動電流に含まれる誤差と、第２の駆動モード設定時に生成される駆動電流に含まれる逆極性の誤差とが相殺される。これにより、電気光学素子に供給される実効的な駆動電流の誤差が減少するので、表示品質の低下を有効に抑制できる。

まず、実施形態の説明に先立ち、図１を参照しつつ、本発明の基本原理について説明する。キャパシタＣ1には、外部から供給されたデータ電流またはデータ電圧によってデータが書き込まれる。このデータに応じたゲート電圧Ｖgが駆動素子ＤＲのゲートに印加されると、駆動素子ＤＲは、ゲート電圧Ｖgに応じた駆動電流を自己のチャネルに生成する。この駆動電流を有機ＥＬ素子OLEDに供給することにより、有機ＥＬ素子OLEDが発光し、輝度が設定される。ところで、同図の構成を主体とした画素が行列状に配置された表示パネルに関して、すべての駆動素子ＤＲの固有特性を完全に同一に設定することはできず、実際には特性上のばらつきが存在する。このばらつきの影響で、実際の駆動電流は、所望の電流Ｉに誤差αが加わったＩ＋αになる。αの値は、各駆動素子ＤＲの固有特性に応じて異なり、かつ、正負のどちらにもなり得る。誤差αに起因した駆動電流のばらつきは表示品質の低下に繋がる。

この対策として、駆動電流がＩ＋αとなる駆動と、駆動電流がＩ−αとなる駆動とを交互に実行する。すなわち、駆動電流に含まれる誤差αの極性が交互に反転するような駆動方式を用いれば、誤差αが表示に与える悪影響を有効に低減することができる。この場合、実効的な駆動電流Ｉeffは、数式１で表すことができる。同数式によれば、α／Ｉが１０％程度であっても、実効電流Ｉeffの誤差が0.5％程度まで圧縮される。したがって、有機ＥＬ素子OLEDに対する電流誤差を大幅に低減することが可能になる。

誤差αの極性を交互に反転させるための具体的な手法には様々なものが考えられるが、以下、代表的な２つの手法を例示する。第１の実施形態では、カレントミラー型の画素回路において、プログラミング素子と駆動素子とを交互に切り替える手法について説明する。第２の実施形態では、駆動素子のチャネル電流の向きを交互に反転させることにより、放電によるデータの書き込みとを充電によるデータの書き込みとを交互に行う手法について説明する。

（第１の実施形態）
図２は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えばＴＦＴ（Thin Film Transistor）によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素群がマトリクス状（二次元平面的）に並んでいる。表示部１には、それぞれが水平方向に延在している走査線群Ｙ1〜Ｙnと、それぞれが垂直方向に延在しているデータ線群Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。表示部１がモノクロパネルの場合、１つの画素２が後述する１つの画素回路に対応する。これに対して、カラーパネルのように、１つの画素２がＲＧＢの３つのサブ画素で構成されている場合には、１つのサブ画素が１つの画素回路に対応する。

制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫおよび階調データＤ等に基づいて、走査線駆動回路３およびデータ線駆動回路４を同期制御する。この同期制御の下、これらの回路３，４は互いに協働して、表示部１の表示制御を行う。

走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ1〜Ｙnに走査信号ＳＥＬを出力することによって、走査線Ｙ1〜Ｙnの線順次走査を行う。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的な信号レベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。走査線駆動回路３は、１フレームの画像を表示する期間（１Ｆ）毎に、所定の選択順序で（一般的には最上から最下に向かって）、それぞれの走査線Ｙを順番に選択する線順次走査を行う。

データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。本実施形態では電流プログラム方式、すなわち、データ線Ｘに対するデータの供給を電流ベースで行う方式を採用しているため、データ線駆動回路４は、画素２の表示階調を規定する階調データに基づいて、データ電流Ｉdataを可変に生成する可変電流源（図３の４ａ）を含む。データ線駆動回路４は、１本の走査線Ｙを選択する期間に相当する１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対するデータ電流Ｉdataの一斉出力と、次の１Ｈで書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある１Ｈにおいて、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の１Ｈにおいて、ラッチされたｍ個のデータは、可変電流源において電流データＩdataに変換された上で、対応するデータ線Ｘ1〜Ｘmに一斉に出力される。

図３は、本実施形態にかかるカレントミラー型の画素回路図である。１つの画素２は、有機ＥＬ素子OLED、７つのトランジスタＴ1〜Ｔ7、およびデータを保持するキャパシタＣ1で構成されている。ダイオードとして表記された有機ＥＬ素子OLEDは、自己を流れる駆動電流Ｉoledによって輝度が設定される典型的な電流駆動型素子である。トランジスタＴ1，Ｔ2は、データ電流Ｉdataに応じたデータをキャパシタＣ1に書き込むプログラミング素子、または、キャパシタＣ1に保持されたデータに応じた駆動電流Ｉoledを生成する駆動素子として機能する。トランジスタＴ3〜Ｔ7は、スイッチング素子として機能する。この構成例では、トランジスタＴ1〜Ｔ7のすべてをｎチャネル型としているが、これは一例にすぎず、これとは異なる組み合わせでチャネル型を設定してもよい。本明細書では、ソース、ドレインおよびゲートを備える三端子型素子であるトランジスタに関して、ソースまたはドレインの一方を「一方の端子」と呼び、他方を「他方の端子」と呼ぶ。

トランジスタＴ7のゲートは、走査信号ＳＥＬが供給される走査線Ｙに接続され、その一方の端子は、データ電流Ｉdataが供給されるデータ線Ｘに接続されている。また、このトランジスタＴ7の他方の端子は、ノードＮgに接続されている。このノードＮgには、カレントミラーを構成する一対のトランジスタＴ1，Ｔ2のゲート、キャパシタＣ1の一方の電極およびトランジスタＴ3，Ｔ4の一方の端子も共通接続されている。トランジスタＴ1の一方の端子は、トランジスタＴ3の他方の端子とトランジスタＴ5の一方の端子とに共通接続されている。同様に、トランジスタＴ2の一方の端子は、トランジスタＴ4の他方の端子とトランジスタＴ6の一方の端子とに共通接続されている。トランジスタＴ5，Ｔ6の他方の端子は、互いに共通接続されており、この接続端には、有機ＥＬ素子OLEDのカソード（陰極）が接続されている。有機ＥＬ素子OLEDのアノード（陽極）には、電源電圧Ｖddが供給されており、トランジスタＴ1，Ｔ2の他方の端子およびキャパシタＣ1の他方の電極には、電源電圧Ｖddよりも低い基準電圧Ｖssが供給されている。トランジスタＴ3，Ｔ6のゲートは、制御回路５から出力された制御信号φが供給される制御線に接続されており、トランジスタＴ4，Ｔ5のゲートは、その反転信号/φが供給される制御線に接続されている。

図４は、図３に示した画素回路の動作タイミングチャートである。画素回路の駆動モードには第１の駆動モードと第２の駆動モードとが存在し、これらの駆動モードは所定の周期（例えば１Ｆ毎）で交互に切り替えられる。第１の駆動モードと第２の駆動モードとでは、画素回路の接続関係が異なる。１Ｆに相当する期間ｔ0〜ｔ2（ｔ2〜ｔ4）における一連の動作プロセスは、最初の期間ｔ0〜ｔ1（ｔ2〜ｔ3）におけるデータ書込プロセス、および、これに続く期間ｔ1〜ｔ2（ｔ3〜ｔ4）における駆動プロセスとに大別される。

最初の１Ｆ（ｔ0〜ｔ2）では、制御信号φがＨレベル（/φ＝Ｌ）になって、第１の駆動モードに設定される。第１の駆動モードの設定時には、トランジスタＴ1がプログラミング素子として機能し、トランジスタＴ2が駆動素子として機能する。まず、データ書込期間ｔ0〜ｔ1では、プログラミング素子として機能するトランジスタＴ1を用いて、キャパシタＣ1に対するデータの書き込みが行われる。具体的には、走査信号ＳＥＬがＨレベルに立ち上がり、トランジスタＴ7がオンするため、ノードＮgとデータ線Ｘとが電気的に接続される。また、制御信号φがＨレベルなので、トランジスタＴ3，Ｔ6が共にオンする（トランジスタＴ4，Ｔ5はオフ）。トランジスタＴ3がオンすることで、トランジスタＴ1は、自己のゲートとドレインとが電気的に接続されたダイオード接続となる。これにより、図５に示すようなデータ電流Ｉdataの経路が形成され、可変電流源４ａより供給されたデータ電流ＩdataがトランジスタＴ1のチャネルを流れる。トランジスタＴ1は、自己のチャネルを流れるデータ電流Ｉdataに応じた電圧Ｖgを自己のゲート、すなわちノードＮgに発生する。トランジスタＴ1のゲートに接続されたキャパシタＣ1には、このゲート電圧Ｖgに応じた電荷が蓄積され、蓄積された電荷に相当するデータの書き込みが行われる。

また、トランジスタＴ6がオンすることで、有機ＥＬ素子OLEDのカソードとトランジスタＴ2の一方の端子とが電気的に接続される。これにより、図５に示した駆動電流Ｉoledの経路が形成され、この経路は、電源電圧Ｖdd、有機ＥＬ素子OLED、トランジスタＴ2のチャネル、基準電圧Ｖssの順序になる。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、駆動素子として機能するトランジスタＴ2のチャネル電流に相当し、その電流レベルは、キャパシタＣ1に保持されたデータに依存したゲート電圧Ｖgによって制御される。一対のトランジスタＴ1，Ｔ2はカレントミラーを構成しているので、有機ＥＬ素子OLEDの発光輝度を規定する駆動電流Ｉoledは、データ線Ｘより供給されたデータ電流Ｉdata（トランジスタＴ1のチャネル電流）に比例する。

続く駆動期間ｔ1〜ｔ2では、走査信号ＳＥＬがＬレベルに立ち下がり、トランジスタＴ7がオフするため、ノードＮgとデータ線Ｘとが電気的に分離される。しかしながら、この分離後も、キャパシタＣ1に保持されたデータによって、トランジスタＴ2のゲートにはゲート電圧Ｖgが印加され続けるため、駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ続ける。したがって、有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光し続ける。

次の１Ｆ（ｔ2〜ｔ4）では、制御信号φがＬレベル（/φ＝Ｈ）になって、第２の駆動モードに設定される。第２の駆動モードの設定時は、第１の駆動モードの設定時とは異なる接続関係になり、トランジスタＴ2がプログラミング素子として機能し、トランジスタＴ1が駆動素子として機能する。まず、データ書込期間ｔ2〜ｔ3では、プログラミング素子として機能するトランジスタＴ2を用いて、キャパシタＣ1に対するデータの書き込みが行われる。具体的には、走査信号ＳＥＬがＨレベルになり、トランジスタＴ7がオンするため、ノードＮgとデータ線Ｘとが電気的に接続される。また、反転制御信号/φがＨレベルなので、トランジスタＴ4，Ｔ5が共にオンする（トランジスタＴ6，Ｔ3はオフ）。トランジスタＴ4がオンすることで、トランジスタＴ2は、自己のゲートとドレインとが電気的に接続されたダイオード接続となる。これにより、図６に示すようなデータ電流Ｉdataの経路が形成され、可変電流源４ａより供給されたデータ電流ＩdataがトランジスタＴ2のチャネルを流れる。トランジスタＴ2は、自己のチャネルを流れるデータ電流Ｉdataに応じた電圧Ｖgを自己のゲート、すなわちノードＮgに発生する。トランジスタＴ2のゲートに接続されたキャパシタＣ1には、発生したゲート電圧Ｖgに応じた電荷が蓄積され、蓄積された電荷に相当するデータの書き込みが行われる。

また、トランジスタＴ5がオンすることで、有機ＥＬ素子OLEDのカソードとトランジスタＴ1の一方の端子とが電気的に接続される。これにより、図６に示した駆動電流Ｉoledの経路が形成され、この経路は、電源電圧Ｖdd、有機ＥＬ素子OLED、トランジスタＴ1のチャネル、基準電圧Ｖssの順序になる。有機ＥＬ素子OLEDを流れる駆動電流Ｉoledは、駆動素子として機能するトランジスタＴ1のチャネル電流に相当し、その電流レベルは、キャパシタＣ1に保持されたデータに依存したゲート電圧Ｖgによって制御される。上述したカレントミラー構成より、有機ＥＬ素子OLEDの発光輝度を規定する駆動電流Ｉoledは、データ線Ｘより供給されたデータ電流Ｉdata（トランジスタＴ1のチャネル電流）に比例する。

続く駆動期間ｔ3〜ｔ4では、走査信号ＳＥＬがＬレベルに立ち下がり、トランジスタＴ7がオフするため、ノードＮgとデータ線Ｘとが電気的に分離される。しかしながら、この分離後も、キャパシタＣ1に保持されたデータによって、トランジスタＴ1のゲートにはゲート電圧Ｖgが印加され続けるため、駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ続ける。したがって、有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度で発光し続ける。

第１および第２の駆動モードを交互に行った場合における実効的な駆動電流Ｉeffについて検討する。トランジスタＴ1，Ｔ2のゲートに印加するゲート−ソース間電圧をＶgsとする。トランジスタＴ1，Ｔ2が飽和領域で動作することを前提とした場合、第１の駆動モードの設定時におけるデータ電流Ｉdataおよび駆動電流Ｉoledは、数式２で表すことができる。なお、βは利得係数でありβ＝μＡＷ／Ｌで表される。μはキャリアの移動度、Ａはゲート容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖthはしきい値電圧である。これらの製造パラメータはトランジスタの固有特性であり、同一仕様に設計した場合でも、実際にはトランジスタ毎にばらつきが存在する。なお、記号に付された添字”1”はトランジスタＴ1に関するものであることを示し、添字”2”はトランジスタＴ2に関するものであることを示す。
（数式２）
Ｉdata＝1/2β1（Ｖgs−Ｖth1）²
Ｉoled＝1/2β2（Ｖgs−Ｖth2）²

ここで、データ電流Ｉdataと駆動電流Ｉoledとは比例関係にあるため、その比例定数をＫとすると、両者は数式３のような関係になる。
（数式３）
Ｉoled＝Ｋ・Ｉdata＝（１＋α）・Ｉdata

一方、第２の駆動モードの設定時におけるデータ電流Ｉdataおよび駆動電流Ｉoledは、数式４で表すことができる。
（数式４）
Ｉdata＝1/2β2（Ｖgs−Ｖth2）²
Ｉoled＝1/2β1（Ｖgs−Ｖth1）²

データ電流Ｉdataと駆動電流Ｉoledとは比例関係にあり、その比例定数は１／Ｋになるので、両者は数式５のような関係になる。
（数式５）
Ｉoled＝１／Ｋ・Ｉdata＝1/(1+α)・Ｉdata＝(1-α)・Ｉdata

第１の駆動モードおよび第２の駆動モードを交互に設定する場合、実効的な駆動電流Ｉeffは、上述した数式１中のＩをＩdataに読み替えることによって、数式１と同様になる。したがって、有機ＥＬ素子OLEDに対する電流誤差が大幅に低減される。

このように、本実施形態では、カレントミラーを構成する一対のトランジスタＴ1，Ｔ2に、プログラミング素子としての機能と駆動素子としての機能とを交互に担わせている。これにより、表示部１に含まれる各駆動素子の固有特性にばらつきがあったとしても、実効的な駆動電流Ｉeffの誤差を大幅に減少できる。その結果、電流誤差に起因した表示品質の低下を有効に抑制することが可能になる。

（第２の実施形態）
本実施形態は、電圧プログラム方式、すなわち、データ線Ｘに対するデータの供給を電流ベースで行う方式に関するものである。電圧プログラム方式の場合には、上述した可変電流源４ａは不要であり、データ線駆動回路４は、画素２の表示階調を規定する階調データに応じたデータ電圧Ｖdataをデータ線Ｘに出力する。

図７は、本実施形態にかかる電圧プログラム方式の画素回路図である。１つの画素２は、有機ＥＬ素子OLED、トランジスタＴ1，Ｔ2、キャパシタＣ1および３つのスイッチング素子ＳＷ1〜ＳＷ3で構成されている。トランジスタＴ2は、プログラミング素子および駆動素子の双方の機能を兼ねている。

トランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線Ｙに接続され、その一方の端子は、データ電圧Ｖdataが供給されるデータ線Ｘに接続されている。また、このトランジスタＴ1の他方の端子は、ノードＮgに接続されている。このノードＮgには、トランジスタＴ2のゲートが接続されているとともに、３つの選択端子ａ〜ｃを有する第１のスイッチング素子ＳＷ1の選択端子ｂにも接続されている。このスイッチング素子ＳＷ1の選択端子ａには電源電圧Ｖddが供給されており、選択端子ｃは、トランジスタＴ2の一方の端子と第２のスイッチング素子ＳＷ2の一方の端子とに共通接続されている。また、第１のスイッチング素子ＳＷ1の固定端子には、キャパシタＣ1の一方の電極が接続されている。キャパシタＣ1の他方の電極および第２のスイッチング素子ＳＷ2の他方の端子には基準電圧Ｖssが供給されている。一方、トランジスタＴ2の他方の端子は、２つの選択端子ｄ，ｅを有する第３のスイッチング素子ＳＷ3の固定端子に接続されている。このスイッチング素子ＳＷ3の選択端子ｄは、電源電圧Ｖddがアノードに供給された有機ＥＬ素子OLEDのカソードに接続されており、選択端子ｅには基準電圧Ｖssが供給されている。なお、３つのスイッチング素子ＳＷ1〜ＳＷ3は、制御回路５から出力された制御信号（図示せず）によって導通制御される。

第１の実施形態と同様に、図７に示した画素回路の駆動モードには第１の駆動モードと第２の駆動モードとが存在し、これらの駆動モードは所定の周期（例えば１Ｆ毎）で交互に設定される。１Ｆにおける一連の動作プロセスは、初期化プロセス、データ書込プロセスおよび駆動プロセスの順に行われる。

第１の駆動モードにおける動作プロセスについて、図８を参照しつつ説明する。第１の駆動モードの設定時において、第３のスイッチング素子ＳＷ3は、固定端子と選択端子ｅとの間を導通する。これにより、有機ＥＬ素子OLEDのカソードとトランジスタＴ2の他方の端子とが電気的に接続される。まず、最初の初期化プロセスでは、トランジスタＴ1がオフしている状態（ＳＥＬ＝Ｌ）において、第１のスイッチング素子ＳＷ1は固定端子と選択端子ｃとの間を導通するとともに、第２のスイッチング素子ＳＷ2がオンする。これにより、同図（ａ）に示すように、キャパシタＣ1に蓄積された電荷は、２つのスイッチング素子ＳＷ1，ＳＷ2を介して基準電圧Ｖssに放電される。その結果、キャパシタＣ1の電荷Ｑは、Ｑini1（＝０）に初期設定される。

続くデータ書込プロセスでは、走査信号ＳＥＬがＨレベルに立ち上がって、トランジスタＴ1がオンする。これにより、ノードＮgとデータ線Ｘとが電気的に接続されて、データ線Ｘのデータ電圧ＶdataがノードＮgに供給される。第１のスイッチング素子ＳＷ1の設定状態は、先の初期化プロセスと同様であるが、第２のスイッチング素子ＳＷ2はオンからオフに切り替わる。これにより、同図（ｂ）に示すような経路で、トランジスタＴ2のチャネルには、自己のゲートＮgに供給されたデータ電圧Ｖdataに応じたチャネル電流Ｉdsが流れる。その結果、Ｑini1に初期設定されたキャパシタＣ1に電荷が充電されて、データが書き込まれる。キャパシタＣ1に書き込まれるデータ（電荷Ｑ）は、チャネル電流Ｉdsとデータの書込時間ΔＴ（一定値）との積に応じて一義的に設定される（Ｑ＝Ｑini＋Ｉds・ΔＴ）。

そして、駆動プロセスでは、走査信号ＳＥＬが再びＬレベルに立ち下がって、トランジスタＴ1がオフし、ノードＮgとデータ線Ｘとが電気的に分離される。この状態で、第１のスイッチング素子ＳＷ1は、固定端子と選択端子ｂとの間を導通するとともに、第２のスイッチング素子ＳＷ2が再びオンする。これにより、同図（ｃ）に示すような経路で、有機ＥＬ素子OLEDに駆動電流Ｉoledが流れる。この駆動電流Ｉoledは、トランジスタＴ2のチャネル電流に相当し、その電流レベルは、キャパシタＣ1に保持されたデータ（Ｑini＋Ｉds・ΔＴ）に依存したゲート電圧Ｖgによって制御される。有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度に設定される。

つぎに、第２の駆動モードにおける動作プロセスについて、図９を参照しつつ説明する。まず、最初の初期化プロセスでは、トランジスタＴ1がオフしている状態（ＳＥＬ＝Ｌ）において、第１のスイッチング素子ＳＷ1は固定端子と選択端子ａとの間を導通する。これにより、同図（ａ）に示すように、キャパシタＣ1は、電源電圧Ｖddによって電荷が充電される。その結果、キャパシタＣ1の電荷Ｑは、Ｑini2（＝Ｃ・Ｖdd）に初期設定される（ＣはキャパシタＣ1の容量）。

続くデータ書込プロセスでは、走査信号ＳＥＬがＨレベルに立ち上がって、トランジスタＴ1がオンする。これにより、ノードＮgとデータ線Ｘとが電気的に接続されて、データ線Ｘのデータ電圧ＶdataがノードＮgに供給される。また、第２のスイッチング素子ＳＷ2がオフしている状態において、第１のスイッチング素子ＳＷ1は固定端子と選択端子ｃとの間を導通する。これにより、キャパシタＣ1の一方の電極とトランジスタＴ2の一方の端子とが電気的に接続される。また、第３のスイッチング素子ＳＷ3は固定端子と選択端子ｅとの間を導通するので、トランジスタＴ2の他方の端子には、基準電圧Ｖssが供給される。これにより、同図（ｂ）に示すような経路で、トランジスタＴ2のチャネルには、自己のゲートＮgに供給されたデータ電圧Ｖdataに応じた電流が流れる。ここで、第１の駆動モードの設定時とは、トランジスタＴ2のソース・ドレインが逆になるので、チャネル電流Ｉdsの向きも逆になっている点に留意されたい。その結果、Ｑini2に初期設定されたキャパシタＣ1から電荷が放電されて、データが書き込まれる。キャパシタＣ1に書き込まれるデータ（電荷Ｑ）は、Ｑini2−Ｉds・ΔＴとなる。

そして、駆動プロセスでは、走査信号ＳＥＬが再びＬレベルに立ち下がって、トランジスタＴ1がオフし、ノードＮgとデータ線Ｘとが電気的に分離される。この状態で、第１のスイッチング素子ＳＷ1は、固定端子と選択端子ｂとの間を導通するとともに、第２のスイッチング素子ＳＷ2が再びオンする。これにより、同図（ｃ）に示すような経路で、有機ＥＬ素子OLEDに駆動電流Ｉoledが流れる。この駆動電流Ｉoledは、トランジスタＴ2のチャネル電流に相当し、その電流レベルは、キャパシタＣ1に保持されたデータ（Ｑini2−Ｉds・ΔＴ）に依存したゲート電圧Ｖgによって制御される。有機ＥＬ素子OLEDは、駆動電流Ｉoledに応じた輝度に設定される。

第１および第２の駆動モードを交互に行った場合における実効的な駆動電流Ｉeffについて検討する。まず、固有特性のばらつきによって、トランジスタＴ2の実際の駆動能力が設計仕様より大きい場合について考える。この場合、第１の駆動モードの設定時には、キャパシタＣ1が所望値よりも多く充電されて、ゲート電圧Ｖgが本来のレベルよりも高くなる。その結果、所望の電流Ｉに誤差αを加えた駆動電流（Ｉ＋α）が有機ＥＬ素子OLEDを流れる。また、第２の駆動モードの設定時には、キャパシタＣ1が所望値よりも多く放電されて、ゲート電圧Ｖgが本来のレベルより低くなる。その結果、所望の電流Ｉから誤差αを引いた駆動電流（Ｉ−α）が有機ＥＬ素子OLEDを流れる。これらの駆動モードを交互に設定した場合、逆極性の誤差＋α，−αが相殺されて、実効的な駆動電流Ｉeffは数式１と同様になる。これに対して、トランジスタＴ2の実際の駆動能力が設計仕様よりも小さい場合、キャパシタＣ1の充放電不足によって、第１および第２の駆動モードにおける誤差αの極性が逆になる。したがって、この場合も逆極性の誤差＋α，−αが相殺されて、実効的な駆動電流Ｉeffは数式１と同様になる。その結果、有機ＥＬ素子OLEDに対する電流誤差が大幅に低減される。

このように、本実施形態では、第１の実施形態と同様に、駆動素子の固有特性にばらつきがあったとしても、実効的な駆動電流Ｉeffの誤差を大幅に減少できる。したがって、電流誤差に起因した表示品質の低下を有効に抑制することが可能になる。

なお、上述した各実施形態において、第１および第２の駆動モードを切り替える周期は、用途にもよるが、例えば表示装置の場合には、１／３０秒以下の周期が好ましく、１／６０以下から１／１２０秒以下の範囲がより好ましい。これにより、両駆動モードでの発光輝度の変化に起因したフリッカの発生を有効に抑制できる。

また、上述した各実施形態において、駆動モードの切り替えを画素単位で行ってもよいし、走査線Ｙの延在方向に対応した画素行単位、データ線Ｘの延在方向に対応した画素列単位、或いは、所定の画素ブロック単位で行ってもよい。これらの手法は、第１の駆動モードの設定時と第２の駆動モードの設定時とで明るさの違いがある場合に有効である。

また、上述した各実施形態にかかる手法と併用して、例えば、特開平１０−１９７８９６号公報に開示された手法や特開２００３−６６９０３号公報に開示された手法を用いてもよい。これにより、表示品質の一層の向上を図ることができる。

また、上述した各実施形態では、表示装置を例に説明したが、プリンタの光ヘッド等の電気光学装置にも適用可能である。また、電気光学素子は、有機ＥＬ素子OLEDに限定されるものではなく、駆動電流に応じて輝度が設定される電気光学素子（無機ＬＥＤ表示装置、フィールド・エミッション表示装置等）、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置（エレクトロクロミック表示装置、電気泳動表示装置等）に対しても広く適用可能である。

さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ、或いは、を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。

本発明の基本原理の説明図 電気光学装置のブロック構成図 第１の実施形態にかかる画素回路図 第１の実施形態にかかる動作タイミングチャート 第１の駆動モードにおける動作説明図 第２の駆動モードにおける動作説明図 第２の実施形態にかかる画素回路図 第１の駆動モードにおける動作説明図 第２の駆動モードにおける動作説明図

符号の説明

１ 表示部
２ 画素
３ 走査線駆動回路
４ データ線駆動回路
４ａ 可変電流源
５ 制御回路
ＤＲ 駆動素子
Ｔ1〜Ｔ7 トランジスタ
Ｃ1〜Ｃ2 キャパシタ
OLED 有機ＥＬ素子
ＳＷ1〜ＳＷ3 スイッチング素子

Claims (13)

1. 駆動素子と、キャパシタと、電気光学素子とを有する画素回路の駆動方法において、
   第１の駆動モードの設定時に、前記駆動素子が、前記キャパシタに保持されたデータに応じた第１の駆動電流を生成するとともに、前記第１の駆動電流を前記電気光学素子に供給することによって、前記電気光学素子の輝度を設定する第１のステップと、
   第２の駆動モードの設定時に、前記第１の駆動モードの設定時とは異なる接続関係に設定することにより、前記駆動素子が、前記キャパシタに保持されたデータに応じて、前記第１の駆動電流とは誤差の極性が反対になる第２の駆動電流を生成するとともに、前記第２の駆動電流を前記電気光学素子に供給することによって、前記電気光学素子の輝度を設定する第２のステップと、
   前記第１の駆動モードと前記第２の駆動モードとを所定の周期で交互に切り替える第３のステップと
   を有することを特徴とする画素回路の駆動方法。
2. 前記第１のステップは、前記画素回路に含まれるカレントミラーを構成する一方のトランジスタを用いて、前記画素回路の外部から供給されたデータ電流に応じたデータを前記キャパシタに書き込むステップと、前記カレントミラーを構成する他方のトランジスタを前記駆動素子として用いて、前記キャパシタに保持されたデータに応じた前記第１の駆動電流を生成するステップとを含み、
   前記第２のステップは、前記他方のトランジスタを用いて、前記データ電流に応じたデータを前記キャパシタに書き込むステップと、前記一方のトランジスタを前記駆動素子として用いて、前記キャパシタに保持されたデータに応じた前記第２の駆動電流を生成するステップとを含むことを特徴とする請求項１に記載された画素回路の駆動方法。
3. 前記第１のステップは、外部から供給されたデータ電圧を前記駆動素子のゲートに印加した際に、前記駆動素子のチャネルを流れる第１の電流を用いて、前記キャパシタに電荷を充電することにより、前記キャパシタにデータを書き込むステップを含み、
   前記第２のステップは、前記データ電圧を前記駆動素子のゲートに印加した際に、前記第１の電流とは逆方向に前記駆動素子のチャネルを流れる第２の電流を用いて、前記キャパシタに蓄積された電荷を放電することにより、前記キャパシタにデータを書き込むステップを含むことを特徴とする請求項１に記載された画素回路の駆動方法。
4. 前記第１のステップは、前記キャパシタにデータを書き込むステップに先立ち、前記キャパシタの一方の電極に第１の電圧を印加して、前記キャパシタに蓄積された電荷を放電することにより、前記キャパシタを初期状態に設定するステップを含み、
   前記第２のステップは、前記キャパシタにデータを書き込むステップに先立ち、前記キャパシタの一方の電極に前記第１の電圧よりも高い第２の電圧を印加して、前記キャパシタに電荷を充電することにより、前記キャパシタを初期状態に設定するステップを含むことを特徴とする請求項３に記載された画素回路の駆動方法。
5. 前記第１の駆動モードと前記第２の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることを特徴とする請求項１から４のいずれかに記載された画素回路の駆動方法。
6. 前記所定の周期は、１／３０秒以下の周期であることを特徴とする請求項１から５のいずれかに記載された画素回路の駆動方法。
7. 画素回路において、
   データを保持するキャパシタと、
   前記キャパシタに自己のゲートが接続されているとともに、前記キャパシタに保持されたデータに応じた駆動電流を生成する駆動素子と、
   前記駆動素子より供給された前記駆動電流に応じて、輝度が設定される電気光学素子と、
   第１の駆動モードの設定時に、前記キャパシタに保持されたデータに応じた第１の駆動電流を前記駆動素子が生成するように、前記画素回路の接続関係を設定するとともに、所定の周期で前記前記第１の駆動モードと交互に切り替えられる第２の駆動モードの設定時に、前記キャパシタに保持されたデータに応じて、前記第１の駆動電流とは誤差の極性が反対になる第２の駆動電流を前記駆動素子が生成するように、前記画素回路の接続関係を設定する接続手段と
   を有することを特徴とする画素回路。
8. 画素回路において、
   データを保持するキャパシタと、
   前記キャパシタの一方の電極が接続されたノードに自己のゲートが接続されているとともに、カレントミラーを構成する第１および第２のトランジスタと、
   駆動電流が自己を流れることによって、輝度が設定される電気光学素子とを有し、
   第１の駆動モードの設定時において、前記第１のトランジスタは、前記画素回路の外部から供給されたデータ電流に応じたデータを前記キャパシタに書き込むプログラミング素子として機能するとともに、前記第２のトランジスタは、前記キャパシタに保持されたデータに応じて、前記駆動電流を生成する駆動素子として機能し、
   所定の周期で前記第１の駆動モードと交互に切り替えられる第２の駆動モードの設定時において、前記第２のトランジスタは前記プログラミング素子として機能するとともに、前記第１のトランジスタは前記駆動素子として機能することを特徴とする画素回路。
9. 一方の端子が前記ノードに接続され、他方の端子が前記第１のトランジスタの一方の端子に接続されているとともに、前記第１の駆動モードの設定時にオンし、前記第２の駆動モードの設定時にオフする第３のトランジスタと、
   一方の端子が前記ノードに接続され、他方の端子が前記第２のトランジスタの一方の端子に接続されているとともに、前記第２の駆動モードの設定時にオンし、前記第１の駆動モードの設定時にオフする第４のトランジスタと、
   一方の端子が前記第１のトランジスタの一方の端子に接続され、他方の端子が前記電気光学素子に接続されているとともに、前記第２の駆動モードの設定時にオンし、前記第１の駆動モードの設定時にオフする第５のトランジスタと、
   一方の端子が前記第２のトランジスタの一方の端子に接続され、他方の端子が前記電気光学素子に接続されているとともに、前記第１の駆動モードの設定時にオンし、前記第２の駆動モードの設定時にオフする第６のトランジスタと
   をさらに有することを特徴とする請求項８に記載された画素回路。
10. 前記第１の駆動モードと前記第２の駆動モードとの切り替えは、画素単位、画素行単位、画素列単位または画素ブロック単位で行われることを特徴とする請求項７から９のいずれかに記載された画素回路。
11. 前記所定の周期は、１／３０秒以下の周期であることを特徴とする請求項７から１０のいずれかに記載された画素回路。
12. 電気光学装置において、
    複数の走査線と、
    複数のデータ線と、
    前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
    前記走査線に走査信号を出力することにより、データの書込対象となる前記画素回路に対応する前記走査線を選択する走査線駆動回路と、
    前記走査線駆動回路と協働し、前記書込対象となる前記画素回路に対応する前記データ線にデータを出力するデータ線駆動回路とを有し、
    前記画素回路は、請求項７から１１のいずれかに記載された画素回路であることを特徴とする電気光学装置。
13. 請求項１２に記載された電気光学装置を実装したことを特徴とする電子機器。

Images