JP2005033632A - 非線形補償回路と送信装置並びに非線形補償方法 - Google Patents

Abstract

【課題】
ベースバンド部においてアンプの非線形特性に対する逆特性を入力信号に対し乗算し非線形補償を行うにあたり、メモリ効果による歪みを低減する装置及び方法の提供。
【解決手段】
複素ベースバンド信号を入力し振幅を出力する振幅変換器１０２と、振幅変換部からの振幅をアドレスとして入力し該振幅に対応した逆利得を出力するメモリ１０３と、メモリからの出力を入力しその逆数を出力する逆数変換器１０４と、逆数変換器の出力信号をフィルタ処理するＦＩＲフィルタ１０５と、ＦＩＲフィルタの出力を入力しその逆数を出力する逆数変換器１０６と、複素ベースバンド信号と逆数変換器１０６の出力の複素乗算を行う複素乗算器１０７を備える。
【選択図】
図１

Description

本発明は、移動体通信等に用いられる増幅器の非線形補償を行う回路と方法に関し、特に、該増幅器にメモリ効果と呼ばれる特性がある場合の補償回路と方法に関する。

近年のデジタル移動体通信においては、対干渉能力を高めるためＣＤＭＡ（符号分割多元接続）通信方式が多く用いられている。ＣＤＭＡ通信方式では、平均電力に比して瞬時電力が高くなることから、隣接チャネル漏洩電力を低減するためには、非常に高い出力レベルまで送信側の高出力電力増幅器の線型性を保つことが必要とされている。このため、増幅器の構成が大きくなり、高価となり消費電力も大となる。

そこで、ベースバンド部で非線形の逆特性を加えることにより、増幅器として非線形なものを使用する、プリディストーション技術が盛んに検討されている。

図７は、従来のプリディストータ部の構成を示す図である。なお、図７において、２本平行に描かれている信号線は、複素信号（同相成分を実数部、直交成分を虚数部とする）で表した信号である。入力信号（複素ベースバンド信号）を入力する振幅変換器４０２は、入力信号の振幅（複素数の絶対値）を出力する。振幅変換器４０２の出力は、ルックアップテーブルを構成するメモリ４０３にアドレスとして入力される。メモリ４０３には、図示されない増幅器の利得特性の逆特性（増幅器の入力対出力特性の逆特性）を、入力振幅に対し複素数で表現したデータが記憶されており、アドレス入力として与えられる振幅情報に対応した利得逆特性データ（補償データ）が出力される。複素乗算器４０１は、メモリ４０３から出力される逆特性を、入力された複素ベースバンド信号に複素乗算し、乗算結果を出力する。複素乗算器４０１からは、入力信号に、非線形の逆特性が加えられた信号が出力される。

図６は、図７に示した構成のプリディストータを有する送信機の構成を示す図である。図７に示すように、複素ベースバンド信号（同相成分と直交成分の２本の線で示す複素信号）は、プリディストータ３０１で利得の逆特性（増幅器の入力対出力特性の逆特性）が加えられた後、直交変調器３０２で直交変調され、デジタルアナログ変換器（ＤＡＣ）３０６でアナログ信号に変換される。該アナログ信号は、周波数混合器（ミキサ）３０８で、局部発振器３１０からの局発信号と混合され（アップコンバートされ）、増幅器３０３で増幅（電力）されて出力される。増幅器３０３の出力信号は、周波数混合器（ミキサ）３０９で、局部発振器３１０からの局発信号と混合され（ダウンコンバートされ）、アナログデジタル変換器（ＡＤＣ）３０７でデジタル信号に変換され、直交復調器３０５に入力される。直交復調器３０５は、増幅器３０３の出力を直交復調する。直交復調器３０５から出力される復調信号（同相成分と直交成分の２本の線で示す複素信号）は、メモリ修正演算部３０４に供給される。メモリ修正演算部３０４は、プリディストータ３０１へ入力される複素入力信号と、直交復調器３０５で直交復調された複素信号を比較することで、増幅器３０３の利得を推定し、増幅器３０３の利得の逆特性を、プリディストータ３０１内のメモリ（図７の４０３）のデータとして設定する。

なお、増幅器のプリディストータとして、下記特許文献１、２、３等が参照される。下記特許文献１には、増幅器出力の隣接チャネル漏洩電力を低減するために、増幅器に入力される入力信号を、増幅器の入力対出力特性の逆特性により予め変形するプリディストータであって、入力信号の微分または積分またはその両方に対する補正係数を決定し、その補正係数に基づいて入力信号を変形して最終的なプリディストーション信号として出力するプリディストータが記載されている。また、下記特許文献２には、回路規模を縮減し、高速、高精度に補償が可能な適応型プリディストーション方式の非線形補償回路の構成が記載されている。さらに下記特許文献３には、歪補償特性の劣化を抑制し、電力増幅手段での非線形歪みを補償する補償データ（電力増幅手段の入出力特性の逆特性で、電力増幅手段の非線形成分を考慮した補償データ）を生成する方法が記載されている。

特開２０００−７８０３７号公報（第２頁、第１５図、第１６図） 特開２００１−２６８１５０号公報（第２頁、第２図、第３図） 特開２００１−２８４９７７号公報（第２−３頁、第１０図、第１２図）

ところで、増幅器３０３の非線形特性において、特に、高電力増幅器（ＨＰＡ）においては、メモリ効果（Memory Effect、Memory Distortion）と呼ばれる特性を有する場合がある。これは、増幅器３０３の非線形歪みが、入力信号の変調周波数や、マルチキャリア増幅における複数波の離調周波数に対して、周波数依存性を有する特性である。

このような周波数依存性が大きい場合には、図６及び図７を参照して説明した従来の回路構成では、プリディストータ３０１による補償効果が小さくなり、増幅器３０３の歪みを十分に補償することができない、という問題がある。

したがって、本発明の目的は、ベースバンド部において、増幅器の非線形特性に対する補償を行うにあたり、増幅器のメモリ効果による歪みを低減する装置及び方法を提供することにある。

前記目的を達成する本発明の一つのアスペクトに係る回路は、増幅器に入力される入力信号に対して、前記増幅器の入力対出力特性（「利得特性」という）の逆特性を与え、前記増幅器の非線形特性の補償を行う回路が、前記入力信号に対する前記増幅器の利得の逆特性である逆利得を導出し、前記逆利得の逆数を出力する第１の手段と、前記逆数を入力しフィルタ処理して出力するフィルタと、前記フィルタの出力の逆数を求めて出力する第２の手段と、前記入力信号と前記第２の手段からの出力信号とを乗算する乗算器を備えている。

本発明の他のアスペクトに係る回路は、入力信号に対する増幅器の利得を導出して出力する第１の手段と、前記利得を入力しフィルタ処理して出力するフィルタと、前記フィルタの出力の逆数を求めて出力する第２の手段と、前記入力信号と前記第２の手段からの出力信号とを乗算する乗算器を備えている。

本発明の他のアスペクトに係る方法は、入力信号に対する増幅器の利得の逆特性を導出し、前記逆特性の逆数を出力する工程と、前記逆数をフィルタ処理して出力する工程と、前記フィルタ出力の逆数をとる工程と、前記入力信号と前記フィルタ出力の逆数とを乗算する工程を含む。

本発明のさらに別のアスペクトに係る方法は、入力信号に対する増幅器の利得を導出する工程と、前記利得をフィルタ処理して出力する工程と、前記フィルタ出力の逆数を求める工程と、前記入力信号と前記フィルタ出力の逆数とを乗算する工程を含む。

本発明によれば、増幅器のメモリ効果による歪みを補償することができる。

本発明を実施するための最良の形態について以下に説明する。図１を参照すると、本発明の一実施の形態によるプリディストータは、複素ベースバンド信号を入力し振幅を出力する振幅変換器（１０２）と、増幅器の入力対出力特性の逆特性（「逆利得特性」という）を、入力振幅に対し、複素数で表現したデータを記憶保持し、振幅変換器（１０２）からの振幅をアドレスとして入力し、該振幅に対応した逆利得を出力するメモリ（１０３）と、メモリ（１０３）からの出力を入力しその逆数を出力する第１の逆数変換器（１０４）と、第１の逆数変換器（１０４）の出力信号を入力しフィルタリングするＦＩＲ型（Finite Impulse Response）のデジタル・フィルタ（１０５）と、フィルタ（１０５）の出力を入力しその逆数を出力する第２の逆数変換器（１０６）と、複素ベースバンド信号と第２の逆数変換器（１０６）の出力の複素乗算を行う複素乗算器（１０１）を備えている。

図７を参照して説明した従来の適応型プリディストータでは、入力信号の振幅（複素数の絶対値）に応じた、増幅器の利得の逆特性を入力信号に乗算することによって、プリディストーションを行っている。

これに対して、本発明は、増幅器（図６の３０３）の利得の逆特性の逆数を、増幅器のメモリ効果に対応するフィルタ特性を有するフィルタ（１０５）に通した後、再度、逆数をとったものを、入力信号に乗算している。あるいは、本発明は、入力信号に対応する、増幅器の利得（増幅器の入力対出力特性から得られる）を、増幅器のメモリ効果に対応するフィルタ特性のフィルタ（１０５）に通した後に、逆数をとったものを、入力信号に乗算する構成としてもよい。以下、より具体的な実施例に即して詳細に説明する。

[実施例１]
図１は、本発明の第１の実施例の構成を示す図である。図１に示した構成は、図６に示した送信機において、プリディストータ３０１として組み込まれる。

図１を参照すると、複素ベースバンド信号ｒ（ｉ）を入力しその振幅を出力する振幅変換器１０２と、増幅器の入力対出力特性の逆特性を記憶保持しルックアップテーブルを構成し、入力アドレスに対応する逆特性を出力するメモリ１０３と、メモリ１０３からの出力を入力しその逆数を演算して出力する第１の逆数変換器１０４と、第１の逆数変換器１０４の出力を入力しフィルタ演算して出力するＦＩＲ（Finite Impulse Response）フィルタ１０５と、ＦＩＲフィルタ１０５の出力を入力とし、その逆数を演算して出力する第２の逆数変換器１０６と、複素ベースバンド信号ｒ（ｉ）と第２の逆数変換器１０６から出力される逆数を複素乗算して出力する複素乗算器１０１を備えている。

入力信号をなす複素ベースバンド信号ｒ（ｉ）（＝ｒ_Ｉ(i)+ｊr_Ｑ(i)、ｒ_Ｉ(i)は同相成分、r_Ｑ(i)は直交成分、ｊ^２＝−１）は、振幅変換器１０２で振幅（＝｛ｒ_Ｉ(i)^２+r_Ｑ(i)^２｝^１／２）に変換され、振幅は、プリディストーション用のメモリ１０３のアドレスとして入力され、アドレスに対応する、逆特性（逆利得）が出力される。

振幅変換器１０２からの振幅に対応してメモリ１０３から出力される逆利得（複素信号）１／ａ（ｔ）は、逆数変換器１０４で、逆数ａ（ｔ）に変換される。逆利得の逆数ａ（ｔ）は、ＦＩＲフィルタ１０５に入力され、信号ｗ(ｉ)が出力される。ＦＩＲフィルタ１０５の出力信号ｗ(ｉ)は、フィルタ係数（インパルス応答）ｈ（０），ｈ（１），ｈ（２）,…,ｈ（Ｎ）(Ｎはフィルタ次数)と、信号ａ（ｉ）の畳み込み演算として、式(１)のように表わされる。

w(i)=Σ^N _ｊ=0h(j)・a(i-j) …(1)

ＦＩＲフィルタ１０５の出力信号ｗ（ｉ）（＝w_Ｉ(i)+ｊw_Ｑ(i)、但し、w_Ｉ(i)は同相成分、w_Ｑ(i)は直交成分、ｊ^２＝−１）は、再度、逆数変換器１０６で逆数１／ｗ（ｉ）（＝｛w_Ｉ(i)-ｊw_Ｑ(i)｝／｛w_Ｉ(i)^２+w_Ｑ(i)^２｝）に変換され、複素乗算器１０１で入力され、複素乗算器１０１は、入力信号ｒ（ｉ）と１／ｗ（ｉ）を複素乗算して出力信号を出力する。

ＦＩＲフィルタ１０５に関連して、増幅器のメモリ効果について以下に説明しておく。図２は、プリディストータで補償が行われる増幅器（図６の３０３参照）のメモリ効果の動作をモデル化して示す図である。なお、増幅器（図６の３０３参照）は、直交変調されアップコンバートされたアナログ信号（ＲＦ信号）を増幅するが、図２に示すモデルでは、プリディストータにより補償効果を説明するために、信号は複素信号（アナログ信号）とし、時間連続型のモデルとして表している。一方、図１の回路では、各信号はデジタル信号あり、時間は離散型とされる。

メモリ効果のない増幅器では、次式（２）に示すように、増幅器への複素入力信号ｘ(ｔ)に、増幅器の利得ａ(ｔ)を乗じたものが、増幅器の出力信号ｖ(t)となる。

v(t)＝a(t)・x(t) …(2)

これに対し、メモリ効果のある増幅器では、メモリ効果のない場合の増幅器の利得ａ(ｔ)を、フィルタリングした信号ｗ（ｔ）を、入力信号ｘ(ｔ)に乗じたものが、増幅器の出力ｖ(t)となる。

メモリ効果に対応する特性のフィルタ２０３（線形位相フィルタ）でフィルタリングされた信号ｗ(ｔ)は、式(３)に示すように、ａ（ｔ）と、フィルタ２０３のインパルス応答であるh(τ)の連続時間での積分（畳み込み積分）で表わされる。

w(t)=∫h(τ)・a(t-τ)dτ …(3)

そして、式(４)のように、このフィルタ２０３の出力ｗ（ｔ）を入力信号ｘ（ｔ）に乗算（複素乗算）したものが増幅器の出力ｖ（ｔ）となる。

v(t)=w(t)・x(t)=x(t)・｛∫h(τ)・a(t-τ)dτ} …(4)

図２は、以上の動作（式（４））をブロック図で表したものである。図２において、非線形特性のブロック２０２は、メモリ効果のない場合の増幅器の利得ａ（ｔ）を出力し、利得ａ（ｔ）をフィルタ２０３でフィルタリングしたものが、複素乗算器２０１にて、入力信号ｘ（ｔ）に乗算される。

プリディストータ３０１では、この出力ｖ（ｔ）が入力信号ｒ（ｔ）と等しくなるように、予め増幅器へ供給される入力信号ｘ（ｔ）を歪ませることが必要とされる。上式（４）から、以下のような処理を行えばよいことがわかる。

x(t)=r(t)/w(t)=r(t)/{∫h(τ)・a(t-τ)dτ} …(5)

上式（５）の処理は、図１で示した構成により実現できる。ただし、式（５）のフィルタ処理∫h(τ)・a(t-τ)dτは、プリディストータ３０１では、離散時間での畳み込み演算処理（上式（１）参照）となる。

再び図１を参照すると、振幅変換器１０２とメモリ１０３の構成は、図７で示したものと同じものである。メモリ１０３の出力（複素データ）は、増幅器の利得の逆特性、すなわち１／ａ（ｉ）（逆利得）となる。１／ａ（ｉ）の逆数を取ったものが、ａ（ｉ）となり、ＦＩＲフィルタ１０５の出力信号はｗ（ｉ）となる。ＦＩＲフィルタ１０５の出力ｗ（ｉ）の逆数を入力信号ｒ（ｉ）に乗じることによって、式（６）が得られる。

r(i)/w(i)=r(i)/{Σ^N _ｊ=0h(j)a(i-j)} … (6)

すなわち、図１に従って処理され複素乗算器１０１から出力される信号は、式(６)に表わされるように変換され、これを、図２に示すようなメモリ効果を有する増幅器に入力すると、上式(４)のように変換される。従って、増幅器の出力と入力との関係は、式(４)に、式(５)を代入することにより得られる。ＦＩＲフィルタ１０５のフィルタ特性を、図２の増幅器のメモリ効果のフィルタ特性と同じものとすることで、式(７)に示すように、入力信号ｒ（ｔ）とほぼ等しくなる。すなわち、増幅器による歪が補償される。

v(t)=r(t)/{∫h(τ)・a(t-τ)dτ}×{∫h(τ)・a(t-τ)dτ}
=r(t) …(7)

なお、図１において、振幅変換器１０２を電力変換器で構成してもよい。電力変換器は、複素入力信号ｒ（ｉ）（＝ｒ_Ｉ(i)+ｊr_Ｑ(i)）から、その電力（＝ｒ_Ｉ(i)^２+r_Ｑ(i)^２）に変換し、電力値が、プリディストーション用のメモリ１０３のアドレスとして入力される。なお、図１において、入力信号ｒ（ｉ）（複素ベースバンド信号）は、振幅変換器１０２、メモリ１０３、逆数変換器１０４、ＦＩＲフィルタ１０５、逆数変換器１０６でのそれぞれの遅延時間を加算した分だけ、遅延させて、複素乗算器１０１に入力され、入力信号ｒ（ｉ）が、入力信号ｒ（ｉ）に対応した１／ｗ（ｉ）と乗算されるように制御される。このため、例えば入力信号ｒ（ｉ）（複素ベースバンド信号）を、レジスタ等に一時的に記憶し、逆数変換器１０６からの１／ｗ（ｉ）の出力タイミングに同期してレジスタから取り出すことで、遅延調整する構成としてもよいことは勿論である。

図３は、図１に示した本発明の第１の実施例における処理手順を説明するための流れ図である。図１及び図３を参照して、本発明の第１の実施例の方法について説明する。

振幅変換器１０２で複素ベースバンド信号の振幅を求める（ステップＳ１）。

次に、増幅器の入力対出力特性の逆特性（逆利得特性）を記憶したメモリ１０３から、振幅に対応した逆利得を求める（ステップＳ２）。

第１の逆数変換器１０４で逆利得の逆数を求める（ステップＳ３）。

ＦＩＲフィルタ１０５で、逆利得の逆数をフィルタ処理する（ステップＳ４）。

フィルタリングされた逆数を入力する第２の逆数変換器１０６が、その逆数を求める（ステップＳ５）。

複素乗算器１０１で複素ベースバンド信号とステップＳ５で求めた逆数との複素乗算を求める（ステップＳ６）。

[実施例２]
次に、本発明の第２の実施例について説明する。図４は、本発明の第２の実施例の構成を示す図である。本実施例では、メモリ１０３’に記憶されているデータを、増幅器の入力対出力特性、したがって、増幅器の利得特性としておく。これにより、図１の第１の逆数変換器１０４を省略することができる。

本実施例においては、振幅変換器１０２で複素ベースバンド信号の振幅を求め、メモリ１０３’から振幅に対応した利得ａ（ｉ）が出力される。ＦＩＲフィルタ１０５は、利得ａ（ｉ）をフィルタ処理する。逆数変換器１０６では、フィルタ処理された利得ｗ（ｔ）の逆数を求める。複素乗算器１０１は、複素ベースバンド信号と、逆数変換器１０６から出力される逆数との乗算を行う。

図５は、図４に示した本発明の第２の実施例における処理手順を説明するための流れ図である。図４及び図５を参照して、本発明の第２の実施例の方法について説明する。

振幅変換器１０２で複素ベースバンド信号の振幅を求める（ステップＳ１１）。

次に、増幅器の入力対出力特性（利得特性）を記憶したメモリ１０３’から、振幅に対応した増幅器の利得を求める（ステップＳ１２）。

ＦＩＲフィルタ１０５で、メモリ１０３’からの利得をフィルタ処理する（ステップＳ１３）。

フィルタリングされた逆数を入力する逆数変換器１０６が、その逆数を求める（ステップＳ１４）。

複素ベースバンド信号とステップＳ１４で求めた逆数との複素乗算を求める（ステップＳ１５）。

上記した各実施例のプリディストータは、図６のプリディストータ３０１として用いられる。なお、第２の実施例のプリディストータを用いた場合、図６のメモリ修正演算部３０４は、入力信号と直交復調器３０５からの復調信号に基づき、増幅器の入力対出力特性のデータ（利得データ）を修正する。

上記実施例において、振幅変換器１０２、メモリ１０３（１０３’）と、逆数変換器１０４の部分を、これと等価な処理を行う他の演算回路に置き換えてもよいことは勿論である。

また、振幅変換器１０２とメモリ１０３（１０３’）の部分を、これと等価な処理を行う他の演算回路に置き換えてもよいことは勿論である。

また、上記実施例において、ＦＩＲフィルタのフィルタ係数ｈ（ｉ）、及び／又は、フィルタ次数を可変としてもよいことは勿論である。以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものでなく、本発明の原理に順ずる範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

以上説明したように、本発明によれば、増幅器の非線形歪みが、入力信号の変調周波数等に対して、周波数依存性を有する場合に、増幅器の歪みを補償することができる。このため、本発明に係る装置及び方法は、例えば移動通信システムの送信装置等に用いて好適とされる。

本発明の第１の実施例のプリディストータの構成を示す図である。 本発明の実施例における増幅器のメモリ効果を説明するための図である。 本発明の第１の実施例の処理手順を示す図である。 本発明の第２の実施例のプリディストータの構成を示す図である。 本発明の第２の実施例の処理手順を示す図である。 プリディストータを有する送信機の構成を示す図である。 従来のプリディストータの構成を示す図である。

符号の説明

１０１ 複素乗算器
１０２ 振幅変換器
１０３、１０３’ メモリ
１０４ 逆数変換器
１０５ ＦＩＲフィルタ
１０６ 逆数変換器
２０１ 複素乗算器
２０２ 非線形特性
２０３ 線形位相フィルタ
３０１ プリディストータ
３０２ 直交変調器
３０３ 増幅器
３０４ メモリ修正演算部
３０５ 直交復調器
４０１ 複素乗算器
４０２ 振幅変換器
４０３ メモリ

Claims (14)

1. 増幅器に入力される入力信号に対して前記増幅器の入力対出力特性（「利得特性」という）の逆特性を与え、前記増幅器の非線形特性の補償を行う回路が、
   前記入力信号に対する前記増幅器の利得の逆特性である逆利得を導出し、前記逆利得の逆数を出力する第１の手段と、
   前記逆数を入力しフィルタ処理して出力するフィルタと、
   前記フィルタの出力の逆数を求めて出力する第２の手段と、
   前記入力信号と前記第２の手段からの出力信号とを乗算する乗算器と、
   を備えている、ことを特徴とする非線形補償回路。
2. 増幅器に入力される入力信号に対して前記増幅器の入力対出力特性（「利得特性」という）の逆特性を与え、前記増幅器の非線形特性の補償を行う回路が、
   前記入力信号に対する前記増幅器の利得を導出して出力する第１の手段と、
   前記利得を入力しフィルタ処理して出力するフィルタと、
   前記フィルタの出力の逆数を求めて出力する第２の手段と、
   前記入力信号と前記第２の手段からの出力信号とを乗算する乗算器と、
   を備えている、ことを特徴とする非線形補償回路。
3. 複素ベースバンド信号を入力し振幅又は電力に変換して出力する変換部と、
   増幅器の入力対出力特性の逆特性（「逆利得特性」という）を、入力振幅又は電力に対し、複素数で表現したデータを記憶保持し、前記変換部からの振幅又は電力に対応する逆利得を出力する記憶部と、
   前記メモリから出力される前記逆利得を入力し前記逆利得の逆数を出力する第１の逆数変換器と、
   前記第１の逆数変換器の出力信号を入力しフィルタ処理して出力するフィルタと、
   前記フィルタの出力を入力し、前記フィルタの出力の逆数を出力する第２の逆数変換器と、
   入力された前記複素ベースバンド信号と、前記第２の逆数変換器からの出力信号とを入力して複素乗算を行い、複素乗算結果を出力する複素乗算器と、
   を備えている、ことを特徴とする非線形補償回路。
4. 複素ベースバンド信号を入力し振幅又は電力に変換して出力する変換部と、
   増幅器の入力対出力特性（「利得特性」という）を入力振幅又は電力に対し、複素数で表現したデータを記憶保持し、前記変換部からの振幅又は電力に対応する利得を出力するメモリと、
   前記メモリから出力される前記利得を入力しフィルタ処理して出力するフィルタと、
   前記フィルタの出力を入力し、前記フィルタの出力の逆数を出力する逆数変換器と、
   入力された前記複素ベースバンド信号と、前記逆数変換器からの出力信号とを入力して複素乗算を行い、複素乗算結果を出力する複素乗算器と、
   を備えている、ことを特徴とする非線形補償回路。
5. 前記フィルタが、前記増幅器のメモリ効果に対応するフィルタ特性を有する、ことを特徴とする請求項１乃至４のいずれか一に記載の非線形補償回路。
6. 前記フィルタが、ＦＩＲ（有限インパルス応答）フィルタである、ことを特徴とする請求項５記載の非線形補償回路。
7. 請求項１又は２に記載の非線形補償回路と、
   前記非線形補償回路から出力される信号を変調した信号を入力とする前記増幅器と、を備えている、ことを特徴とする送信装置。
8. 請求項３乃至６のいずれか一に記載の非線形補償回路と、
   前記非線形補償回路から出力される信号を直交変調して出力する直交変調器と、
   前記直交復調器から出力される信号を増幅して出力する増幅器と、
   前記増幅器から出力される信号を直交復調して出力する直交復調器と、
   前記非線形補償回路への入力信号と前記直交復調器からの信号とを入力し前記メモリのデータを修正するメモリ修正演算部と、
   を少なくとも含む、ことを特徴とする送信装置。
9. 増幅器に入力される入力信号に対して前記増幅器の入力対出力特性（「利得特性」という）の逆特性を与え、前記増幅器の非線形特性の補償を行う方法であって、
   前記入力信号に対する前記増幅器の利得の逆特性を導出し、前記逆特性の逆数を出力する工程と、
   前記逆数をフィルタ処理して出力する工程と、
   前記フィルタ出力の逆数をとる工程と、
   前記入力信号と前記フィルタ出力の逆数とを乗算する工程と、
   を含む、ことを特徴とする非線形補償方法。
10. 増幅器に入力される入力信号に対して前記増幅器の入力対出力特性（「利得特性」という）の逆特性を与え、前記増幅器の非線形特性の補償を行う方法であって、
    前記入力信号に対する前記増幅器の利得を導出する工程と、
    前記利得をフィルタ処理して出力する工程と、
    前記フィルタ出力の逆数を求める工程と、
    前記入力信号と前記フィルタ出力の逆数とを乗算する工程と、
    を含む、ことを特徴とする非線形補償方法。
11. 複素ベースバンド信号を入力し振幅又は電力に変換して出力する工程と、
    増幅器の入力対出力特性の逆特性（「逆利得特性」という）を入力振幅又は電力に対し、複素数で表現したデータを記憶保持するメモリから、前記出力された振幅又は電力に対応する逆利得を出力する工程と、
    前記メモリから出力される前記逆利得の逆数を求めて出力する工程と、
    前記逆利得の逆数をフィルタ処理して出力する工程と、
    前記フィルタの出力の逆数を求めて出力する工程と、
    入力された前記複素ベースバンド信号と、前記フィルタの出力の逆数との複素乗算を行う工程と、
    を含む、ことを特徴とする非線形補償方法。
12. 複素ベースバンド信号を入力し振幅又は電力に変換して出力する工程と、
    増幅器の入力対出力特性（「利得特性」という）を入力振幅又は電力に対し、複素数で表現したデータを記憶保持するメモリから、前記出力された振幅又は電力に対応する利得を出力する工程と、
    前記メモリから出力される前記利得をフィルタ処理して出力する工程と、
    前記フィルタの逆数を求めて出力する工程と、
    入力された前記複素ベースバンド信号と前記フィルタの逆数との複素乗算を行う工程と、
    を含む、ことを特徴とする非線形補償方法。
13. 前記フィルタが、前記増幅器のメモリ効果に対応するフィルタ特性を有する、ことを特徴とする請求項９乃至１２のいずれか一記載の非線形補償方法。
14. 前記フィルタが、ＦＩＲ（有限インパルス応答）フィルタである、ことを特徴とする請求項１３記載の非線形補償方法。

Images