JP2005079885A - 高周波モジュール及び無線通信装置 - Google Patents
高周波モジュール及び無線通信装置 Download PDFInfo
- Publication number
- JP2005079885A JP2005079885A JP2003307573A JP2003307573A JP2005079885A JP 2005079885 A JP2005079885 A JP 2005079885A JP 2003307573 A JP2003307573 A JP 2003307573A JP 2003307573 A JP2003307573 A JP 2003307573A JP 2005079885 A JP2005079885 A JP 2005079885A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- duplexer
- transmission
- reception signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【課題】誘電体多層基板に、通過帯域の異なる送受信信号を、第1の送受信信号と、第2の受信信号とに分ける分波回路と、該分波回路に接続され、前記第1の送受信信号を第1の送信信号と第1の受信信号とに分波するデュプレクサとを具備する高周波モジュールにおいて、誘電体多層基板内に分波回路を効率良く配置することにより、モジュール全体として小型化、低コスト化を実現する。
【解決手段】前記分波回路が少なくとも2つフィルタ101,102から構成され、前記2つフィルタ101,102が、誘電体多層基板100の積層方向から見て重なり合うように誘電体多層基板100の内部に配置され、前記2つのフィルタ101,102の間に接地されたGND層110が設けられている。
【選択図】 図1
【解決手段】前記分波回路が少なくとも2つフィルタ101,102から構成され、前記2つフィルタ101,102が、誘電体多層基板100の積層方向から見て重なり合うように誘電体多層基板100の内部に配置され、前記2つのフィルタ101,102の間に接地されたGND層110が設けられている。
【選択図】 図1
Description
本発明は携帯端末装置などの移動無線端末に用いられる高周波モジュール及びそれを搭載した無線通信装置に関するものである。
近年、携帯電話機の多機能化が進む中、専用衛星から送信される信号を受信して現在いる位置を精度良く測位するGPS(Global Positioning System)機能搭載の携帯端末装置が普及してきた。例えばGPS機能搭載の800MHz CDMAのシングルバンド方式携帯端末装置である。図13に携帯端末装置の高周波回路部のブロック図を示す。なお、図13に破線Mで囲んだ部分が「高周波モジュール」に相当する。
図13において、GPSの信号はアンテナANTから受信された後、分波回路DIPXで分岐され、フィルタ回路BPF2を経てGPS端子から出力される。
800MHz CDMAの送信信号は、不要信号を除去するフィルタ回路BPF1、インピーダンスの整合をとる整合回路MNWを経て電力増幅回路PAで増幅され、方向性結合器COPを経てデュプレクサDPXに入り、分波回路DIPXを経てアンテナANTから送信される。
800MHz CDMAの送信信号は、不要信号を除去するフィルタ回路BPF1、インピーダンスの整合をとる整合回路MNWを経て電力増幅回路PAで増幅され、方向性結合器COPを経てデュプレクサDPXに入り、分波回路DIPXを経てアンテナANTから送信される。
アンテナANTから入った800MHz CDMAの受信信号は、分波回路DIPX及びデュプレクサDPXで分波されてRFIC、フィルタ回路BPF3を経てRx端子から出力される。出力された受信信号は、図示しない低ノイズ増幅回路、フィルタ回路を経てRF-ICへと入力される。
図14は、GPS機能搭載の800MHz CDMAと1900MHzのデュアルバンド方式携帯端末装置の高周波回路部を示すブロック図である。図13の場合に加えた1900MHz帯の高周波モジュールも周波数が違うだけで、800MHz帯のものと同じ構成になっている。
図14は、GPS機能搭載の800MHz CDMAと1900MHzのデュアルバンド方式携帯端末装置の高周波回路部を示すブロック図である。図13の場合に加えた1900MHz帯の高周波モジュールも周波数が違うだけで、800MHz帯のものと同じ構成になっている。
図15(a)に従来の高周波モジュールの配置を上面から見た図を示す。また、図15(b)に図15(a)中の矢印方向からの断面図を示す。
誘電体多層基板1500上に、電力増幅回路1504、整合回路1506、送信系のノイズを除去するフィルタ回路1505、デュプレクサ1503が搭載され、誘電体多層基板1500の内部に方向性結合器1507、分波回路DIPXの構成要素である低域通過フィルタ1501、同じく分波回路DIPXの構成要素である高域通過フィルタ1502が存在している。1508は電力増幅回路の放熱を促すためのビアである。
特開2001-119209号公報
誘電体多層基板1500上に、電力増幅回路1504、整合回路1506、送信系のノイズを除去するフィルタ回路1505、デュプレクサ1503が搭載され、誘電体多層基板1500の内部に方向性結合器1507、分波回路DIPXの構成要素である低域通過フィルタ1501、同じく分波回路DIPXの構成要素である高域通過フィルタ1502が存在している。1508は電力増幅回路の放熱を促すためのビアである。
機器の小型化を実現するためには、高周波モジュールを構成する各回路ごとに小型化を行う必要がある。その一つの回路としてアンテナと接続され800MHz CDMAとGPSの信号を分波する前記分波回路DIPXがある。この分波回路DIPXは800MHz CDMA信号を通過させる低域通過フィルタと、GPS信号を通過させる高域通過フィルタとを組み合わせた回路であるが、従来これらを誘電体多層基板内に配置する場合、前記フィルタ同士の干渉を防止するために両フィルタを十分離した位置に配置していた。このため、モジュールの小型化、低コスト化の弊害となっている。
図15で説明すると低域通過フィルタ1501と高域通過フィルタ1502が積層方向からみた場合と断面方向からみた場合の両方で重ならないように配置することにより、低域通過フィルタ1501と高域通過フィルタ1502間の干渉を防止することが必要であるが、これにより、必要容積が大きくなることが明らかである。
従って本発明は、かかる課題を解決するためになされたもので、誘電体多層基板内に分波回路DIPXを効率良く配置することにより、モジュール全体として小型化、低コスト化を実現することを目的とする。
従って本発明は、かかる課題を解決するためになされたもので、誘電体多層基板内に分波回路DIPXを効率良く配置することにより、モジュール全体として小型化、低コスト化を実現することを目的とする。
本発明の高周波モジュールは、誘電体多層基板に、アンテナ端子に接続され、通過帯域の異なる送受信信号を第1の送受信信号と、第2の受信信号とに分ける分波回路と、該分波回路に接続され、前記第1の送受信信号を第1の送信信号と第1の受信信号とに分波するデュプレクサとを具備する高周波モジュールであって、前記分波回路が少なくとも2つ以上のフィルタから構成され、前記2つ以上のフィルタが、誘電体多層基板の積層方向から見て、少なくとも2つのフィルタが重なり合うように多層基板の内部に配置され、前記2つ以上のフィルタ間に接地されたGND層を設けたことを特徴とする。
このように分波回路を構成するフィルタを、誘電体多層基板の積層方向から見て重なり合うように多層基板の内部に配置し、フィルタ間に接地されたGND層を設けることによって、多層基板内において積層方向の集積度を上げることが出来るので本高周波モジュール全体の小型化ができる。また、GND層によってフィルタ間の相互干渉を低減できるので、フィルタ設計の自由度が上がる。
また、前記分波回路を構成するフィルタを一断面方向から見て重なり合うように多層基板の内部に配置し、フィルタの間にGND接続されたビアおよび/またはパターンを設ける構成にすることによって、フィルタを積層方向に重ねるのに比べて、誘電体層数を削減することが出来るので、モジュール全体の小型化、低背化ができる。
また、本高周波モジュールに搭載されるデュプレクサの直下の多層基板の内部に、前記分波回路を配置することとすれば、前記デュプレクサの直下の多層基板空間を有効利用することが出来るので積層方向の集積度が上がり、本モジュール全体のさらなる小型化ができる。この場合、前記デュプレクサと前記分波回路の間にGND層を設けてもよい。このGND層を設けることでデュプレクサと分波回路の干渉を防止することができるのでデュプレクサ及び分波回路の設計が容易になる。
また、本高周波モジュールに搭載されるデュプレクサの直下の多層基板の内部に、前記分波回路を配置することとすれば、前記デュプレクサの直下の多層基板空間を有効利用することが出来るので積層方向の集積度が上がり、本モジュール全体のさらなる小型化ができる。この場合、前記デュプレクサと前記分波回路の間にGND層を設けてもよい。このGND層を設けることでデュプレクサと分波回路の干渉を防止することができるのでデュプレクサ及び分波回路の設計が容易になる。
また、前記デュプレクサを構成する送信フィルタと受信フィルタを接続する整合回路をデュプレクサ内でなく、多層基板内に形成することとし、該整合回路の直下に前記分波回路を配置することで、積層方向の集積度がさらに上がるので、本高周波モジュール全体の小型化、低背化が出来る。
この場合も、前記整合回路と前記分波回路の間にGND層を設けることで、デュプレクサと分波回路との干渉を防止することができるのでデュプレクサ及び分波回路の設計が容易になる。
この場合も、前記整合回路と前記分波回路の間にGND層を設けることで、デュプレクサと分波回路との干渉を防止することができるのでデュプレクサ及び分波回路の設計が容易になる。
以上の本発明の高周波モジュールは、通過帯域の異なる送受信信号が、第1の送信信号と、第1の受信信号とに分けられる、いわゆるシングルバンド方式のものであったが、本発明は、通過帯域の異なる送受信信号が、第1の送信信号及び第1の受信信号と、第2の送信信号及び第2の受信信号とに分かれるデュアルバンド方式のものをも含む。
この場合、本発明の高周波モジュールは、分波回路が少なくとも3つ以上のフィルタから構成され、誘電体多層基板の内部で、積層方向から見て、前記3つ以上のフィルタのうち、少なくとも3つのフィルタが重なり合うように配置されるという構造を有する。
この場合、本発明の高周波モジュールは、分波回路が少なくとも3つ以上のフィルタから構成され、誘電体多層基板の内部で、積層方向から見て、前記3つ以上のフィルタのうち、少なくとも3つのフィルタが重なり合うように配置されるという構造を有する。
また、本発明の高周波モジュールは、分波回路が少なくとも3つ以上のフィルタから構成され、誘電体多層基板の内部で、前記3つ以上のフィルタのうち、少なくとも3つのフィルタが誘電体多層基板の一断面方向から見て、重なり合うように配置され、前記3つ以上のフィルタ間に、接地されたビアおよび/またはパターンを設けている。
これらの構造によっても、多層基板内において集積度を上げることが出来るので本高周波モジュール全体の小型化、低背化ができる。
これらの構造によっても、多層基板内において集積度を上げることが出来るので本高周波モジュール全体の小型化、低背化ができる。
また、携帯端末器などの無線通信装置において、前記高周波モジュールを搭載することにより、小型、低コストの無線通信装置を得ることができる。
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図1は、本発明の第1の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板100の表層にデュプレクサ103、電力増幅回路104、送信系のノイズを除去するフィルタ回路105、電力増幅回路104の入力インピーダンスマッチングをとるための整合回路106が実装されており、誘電体多層基板100の内部に分波回路DIPXを構成する低域通過フィルタ101及び高域通過フィルタ102、ならびに方向性結合器107が内層されている。ビア108は電力増幅回路104の放熱を促すために設けられているものである。
図1は、本発明の第1の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板100の表層にデュプレクサ103、電力増幅回路104、送信系のノイズを除去するフィルタ回路105、電力増幅回路104の入力インピーダンスマッチングをとるための整合回路106が実装されており、誘電体多層基板100の内部に分波回路DIPXを構成する低域通過フィルタ101及び高域通過フィルタ102、ならびに方向性結合器107が内層されている。ビア108は電力増幅回路104の放熱を促すために設けられているものである。
分波回路DIPXを構成する低域通過フィルタ101は表層側半分の領域に配置し、直下の裏面側半分の領域には高域通過フィルタ102を配置し、低域通過フィルタ101と高域通過フィルタ102の間に相互干渉を防止するためのGND層110を設けている。さらに、高域通過フィルタ102の下部、誘電体多層基板100の最下面には、接地となるGND層111を形成している。そして、低域通過フィルタ101と高域通過フィルタ102とを平面図示して取り囲むように、誘電体多層基板100を貫通する8本のビア109を設けている。GND層110は、ビア109を介してGND層111に電気的に接続されるので、接地電位に保たれる。
誘電体多層基板100は、誘電体層を複数層積層してなる誘電体基板と、その表面や内部に導体からなる配線導体層が形成されてなるものである。例えば、ガラスエポキシ樹脂などの有機系誘電体基板に対して、銅箔などの導体によって配線導体層(金属パターン)を形成し、同時に焼成したもの、または、セラミック材料などの無機系誘電体基板に種々の配線導体層(金属パターン)を形成し、誘電体基板と同時に焼成したものが用いられる。
上記セラミック材料としては、(1)Al2O3、AlN、Si3N4、SiCなどを主成分とする焼成温度が1100℃以上のセラミック材料、(2)金属酸化物の混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼成セラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼成セラミック材料の群から選ばれる少なくとも1種が選択される。
前記(2)の混合物としては、BaO−TiO2系、Ca−TiO2系、MgO−TiO2系等のセラミック材料が用いられる。これらのセラミック材料に、SiO2、Bi2O3、CuO、Li2O、B2O3等の助剤を適宜添加したものも用いられる。前記(3)のガラス組成物としては、少なくともSiO2を含み、Al2O3、B2O3、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種以上を含有したものであって、具体的には、SiO2−B2O3−RO系、SiO2−BaO−Al2O3−RO系、SiO2−B2O3−Al2O3−RO系、SiO2−Al2O3−RO系、さらにはこれらの系にZnO、PbO、Pb、ZrO2、TiO2等を配合した組成物が挙げられる。
また、前記(3)のガラスとしては、焼成処理することによっても非晶質ガラス、また焼成処理によって、アルカリ金属シリケート、クォーツ、クリストバライト、コージェライト、ムライト、エンスタタイト、アノーサイト、セルジアン、スピネル、ガーナイト、ディオプサイド、イルメナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種を析出する結晶化ガラスなどが用いられる。また、前記(3)におけるセラミックフィラーとしては、Al2O3、SiO2(クォーツ、クリストバライト)、フォルステライト、コージェライト、ムライト、ZrO2、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、AlN、Si3N4、SiC、MgTiO3、CaTiO3などのチタン酸塩の群から選ばれる少なくとも1種が挙げられ、ガラス20〜80質量%、フィラー20〜80質量%の割合で混合されることが望ましい。
一方、配線導体層は、誘電体基板と同時焼成して形成するために、誘電体基板を形成するセラミック材料の焼成温度に応じて種々組み合わせられる。例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガン、銅の群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記(2)(3)の低温焼成セラミック材料を用いる場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする低抵抗導体材料が用いられる。
誘電体基板は、誘電率を高くすることで、小さな面積でも充分な静電容量を得ることができるため、ストリップライン長を短縮して、全体構造の小型化に供することができる。また、配線や線路などを低損失の低抵抗導体によって形成できることから、上記(1),(2)の低温焼成セラミック材料によって形成することが望ましい。
前記GND層110、ビア109の作り方を簡単に説明する。誘電体多層基板100を構成するための複数枚の、前記誘電体基板材料を主成分とするグリーンシートを用意する。各グリーンシートにはビア109を設けるための同じ位置に孔を形成しておく。最下層のグリーンシートの裏面にGND層111となる金属ペーストを塗布又は印刷で所定パターンに形成しておく。この金属パターンは、ビア109を設けるための孔の位置に重なるように形成しておく必要がある。
前記GND層110、ビア109の作り方を簡単に説明する。誘電体多層基板100を構成するための複数枚の、前記誘電体基板材料を主成分とするグリーンシートを用意する。各グリーンシートにはビア109を設けるための同じ位置に孔を形成しておく。最下層のグリーンシートの裏面にGND層111となる金属ペーストを塗布又は印刷で所定パターンに形成しておく。この金属パターンは、ビア109を設けるための孔の位置に重なるように形成しておく必要がある。
その上から、グリーンシートを重ねていく際に、各孔に、ビア109となる金属ペーストを埋め込んで行く。高域通過フィルタ102となる素子構造を形成した後、その上に積層するグリーンシートには、GND層110となる金属ペーストを塗布又は印刷で所定パターンに形成する。この金属パターンを形成するにあたっては、金属パターンが、孔に埋め込まれたビア109となる金属ペーストと接触するようにする。そして、当該金属パターンが形成されたグリーンシートを積層し、その上に低域通過フィルタ101となる素子構造を形成していく。
最上層までグリーンシートを積層した状態では、各孔に埋め込まれた金属ペーストがコラム状につながり、かつそのコラムは、最下層のグリーンシートに形成された金属パターン、及び途中のグリーンシートに形成された金属パターンと接触している。この状態で、全体を所定温度で所定時間、焼成する。これにより、低域通過フィルタ101と高域通過フィルタ102とを取り囲むビア109と、高域通過フィルタ102の下部に配置されるGND層111と、低域通過フィルタ101と高域通過フィルタ102との間に介在されるGND層110とを含む高周波モジュールが作成される。
このように構成することにより、低域通過フィルタ101と高域通過フィルタ102との間に、接地されたGND層110を設けることができ、相互の干渉を防止できる。
そして、低域通過フィルタ101と高域通過フィルタ102とを縦に配置することにより、分波回路DIPXに要する容積を従来例の約4分の1に削減することができる。
なお、ビア109はGND層110を理想のGND状態に近づけるために設けたもので必ずしも8本必要なく、少なくとも1本あればよい。また、ビア109は、必ずしも裏面のGND層111に接続される必要はなく、誘電体多層基板100の内層または表層に、接地されたいずれかのパターンが形成されている場合には、そのパターンや端面導体に接続していてもよい。また、図1では低域通過フィルタ101を表層側半分の領域に配置し、高域通過フィルタ102を裏面側半分の領域に配置しているが、両者の位置関係が逆であってもよい。
そして、低域通過フィルタ101と高域通過フィルタ102とを縦に配置することにより、分波回路DIPXに要する容積を従来例の約4分の1に削減することができる。
なお、ビア109はGND層110を理想のGND状態に近づけるために設けたもので必ずしも8本必要なく、少なくとも1本あればよい。また、ビア109は、必ずしも裏面のGND層111に接続される必要はなく、誘電体多層基板100の内層または表層に、接地されたいずれかのパターンが形成されている場合には、そのパターンや端面導体に接続していてもよい。また、図1では低域通過フィルタ101を表層側半分の領域に配置し、高域通過フィルタ102を裏面側半分の領域に配置しているが、両者の位置関係が逆であってもよい。
次に、本発明の第2の実施形態に係る高周波モジュールの基板配置図を図2に示す。誘電体多層基板200の表層にデュプレクサ203、電力増幅回路204、送信系のノイズを除去するフィルタ回路205、電力増幅回路204の整合回路206が実装されており、誘電体多層基板200の内部に分波回路DIPXを構成する低域通過フィルタ201、高域通過フィルタ202、方向性結合器207が内層されている。ビア208は電力増幅回路204の熱を放熱するために設けられているものである。
分波回路DIPXを構成する低域通過フィルタ201と高域通過フィルタ202は上面から見た場合隣り合っており、一断面方向から見た場合重なっており、低域通過フィルタ201の外側、低域通過フィルタ201と高域通過フィルタ202との間、及び高域通過フィルタ202の外側には、電波干渉を防止するために裏面GND層210に接続されたビア209がそれぞれ3本ずつ配置されている。特に、低域通過フィルタ201と高域通過フィルタ202との間に設けられた3本のビア209は、低域通過フィルタ201と高域通過フィルタ202との相互の干渉を防止する役割を果たす。
この構成により、分波回路DIPXに要する容積を従来例の約4分の1、厚みを2分の1に削減することができるのでモジュール全体の容積削減ができる。
なお、ビア209は必ずしも3本ずつ必要なく、低域通過フィルタ201と高域通過フィルタ202との間に少なくとも1本あればよい。また、ビア209は、必ずしも裏面GND層210に接続される必要はなく、誘電体多層基板200の内層または表層のいずれかの接地されたパターンや接地された端面導体があればこれに接続していればよい。また、本実施例では、上面から見て左側に低域通過フィルタ201を配置し、右側に高域通過フィルタ202を配置しているが、この順番が逆でもよい。
なお、ビア209は必ずしも3本ずつ必要なく、低域通過フィルタ201と高域通過フィルタ202との間に少なくとも1本あればよい。また、ビア209は、必ずしも裏面GND層210に接続される必要はなく、誘電体多層基板200の内層または表層のいずれかの接地されたパターンや接地された端面導体があればこれに接続していればよい。また、本実施例では、上面から見て左側に低域通過フィルタ201を配置し、右側に高域通過フィルタ202を配置しているが、この順番が逆でもよい。
次に図3に、本発明の第3の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板300の表層に、デュプレクサ303、電力増幅回路304、送信系のノイズを除去するフィルタ回路305、電力増幅回路304のための整合回路306が実装されており、誘電体多層基板300の内部に分波回路DIPXを構成する低域通過フィルタ301、高域通過フィルタ302、方向性結合器307が内層されている。そして、低域通過フィルタ301と高域通過フィルタ302とを平面図示して取り囲むように、誘電体多層基板300を貫通する8本のビア309を設けている。低域通過フィルタ301と高域通過フィルタ302との間には、GND層310が介在されている。なお、ビア308は電力増幅回路304の放熱を促すために設けられている。
誘電体多層基板300の表層に、デュプレクサ303、電力増幅回路304、送信系のノイズを除去するフィルタ回路305、電力増幅回路304のための整合回路306が実装されており、誘電体多層基板300の内部に分波回路DIPXを構成する低域通過フィルタ301、高域通過フィルタ302、方向性結合器307が内層されている。そして、低域通過フィルタ301と高域通過フィルタ302とを平面図示して取り囲むように、誘電体多層基板300を貫通する8本のビア309を設けている。低域通過フィルタ301と高域通過フィルタ302との間には、GND層310が介在されている。なお、ビア308は電力増幅回路304の放熱を促すために設けられている。
本第3の実施形態では、分波回路DIPXがデュプレクサ303の直下の領域に設けられていることが特徴である。すなわち、デュプレクサ303の直下の領域において、低域通過フィルタ301を誘電体多層基板300の表層側半分の領域に配置し、誘電体多層基板300の裏面側半分の領域には高域通過フィルタ302を配置している。そして、低域通過フィルタ301と高域通過フィルタ302との間に相互干渉を防止するためのGND層310を配置している。GND層310は、ビア309を介して誘電体多層基板300の下面のGND層311に電気的に接続されており、接地電位に保たれる。
今までの実施形態(図1、図2)に比べて、分波回路DIPXをデュプレクサ303の直下の誘電体多層基板領域に配置することで、モジュール全体の寸法を小さくすることが出来る。なお、裏面GND層311に接続されているビア309はGND層310を理想のGND状態に近づけるために設けたもので、少なくとも1つ以上あればよい。また、ビア309は必ずしも裏面GND層311に接続される必要はなく、内層または表層に存在するいずれかの接地されたパターンや端面導体に接続していればよい。また、図3では低域通過フィルタ301を表層側半分の領域に配置し、高域通過フィルタ302を裏面側半分の領域に配置しているが両者の位置関係が逆であってもよい。
次に図4に、本発明の第4の実施形態に係る高周波モジュールの基板配置図を示す。誘電体多層基板400の表層にデュプレクサ403、電力増幅回路404、フィルタ回路405、整合回路406が実装されており、誘電体多層基板400の内部に分波回路DIPXを構成する低域通過フィルタ401及び高域通過フィルタ402並びに方向性結合器407が内層されている。
分波回路DIPXを構成する低域通過フィルタ401と高域通過フィルタ402とは、デュプレクサ403の直下の領域に配置されている。低域通過フィルタ401と高域通過フィルタ402は上面から見た場合、隣り合っており、一断面方向から見た場合重なっており、低域通過フィルタ401と高域通過フィルタ402の間には、両者の相互干渉を防止するためビア409が3本配置されている。低域通過フィルタ401の外側、高域通過フィルタ402の外側にも、ビア409がそれぞれ3本ずつ配置されている。これらのビア409は、裏面GND層410に接続されている。
分波回路DIPXを構成する低域通過フィルタ401と高域通過フィルタ402とは、デュプレクサ403の直下の領域に配置されている。低域通過フィルタ401と高域通過フィルタ402は上面から見た場合、隣り合っており、一断面方向から見た場合重なっており、低域通過フィルタ401と高域通過フィルタ402の間には、両者の相互干渉を防止するためビア409が3本配置されている。低域通過フィルタ401の外側、高域通過フィルタ402の外側にも、ビア409がそれぞれ3本ずつ配置されている。これらのビア409は、裏面GND層410に接続されている。
この構成によれば、図2に示した第2の実施形態と比べて、デュプレクサ403の直下の誘電体多層基板400の領域を使用することでモジュー全体の寸法を小さくすることが出来る。なお、ビア409は必ずしも裏面GND層410に接続される必要はなく、誘電体多層基板400の内層または表層のいずれかの接地されたパターンや端面導体に接続していてもよい。また本実施例では、上面から見て左側に低域通過フィルタ401を配置し、右側に高域通過フィルタ402を配置しているが、この順番が逆でもよい。
次に図5に、本発明の第5の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板500の表層にデュプレクサ503、電力増幅回路504、フィルタ回路505、整合回路506が実装されており、内部に分波回路DIPXを構成する低域通過フィルタ501及び高域通過フィルタ502並びに方向性結合器507が内層されている。低域通過フィルタ501は、デュプレクサ503の直下の、表層側半分の領域に配置し、高域通過フィルタ502は、裏面側半分の領域に配置している。そして、低域通過フィルタ501と高域通過フィルタ502の間に相互干渉を防止するためのGND層510を設けている。GND層510は、ビア509を介して誘電体多層基板500の下面のGND層511に電気的に接続されており、接地電位に保たれる。
誘電体多層基板500の表層にデュプレクサ503、電力増幅回路504、フィルタ回路505、整合回路506が実装されており、内部に分波回路DIPXを構成する低域通過フィルタ501及び高域通過フィルタ502並びに方向性結合器507が内層されている。低域通過フィルタ501は、デュプレクサ503の直下の、表層側半分の領域に配置し、高域通過フィルタ502は、裏面側半分の領域に配置している。そして、低域通過フィルタ501と高域通過フィルタ502の間に相互干渉を防止するためのGND層510を設けている。GND層510は、ビア509を介して誘電体多層基板500の下面のGND層511に電気的に接続されており、接地電位に保たれる。
さらに、この第5の実施形態では、誘電体多層基板500の表層よりも下にある、低域通過フィルタ501とデュプレクサ503との間の層に、低域通過フィルタ501とデュプレクサ503との相互干渉を防止するためにGND層512を配置している。GND層512は、前記ビア509に接続されているので、GND層510と同様、接地電位に保たれる。
この第5の実施形態では、デュプレクサ503の直下の誘電体多層基板領域を使用することでモジュール全体の寸法を小さくすることが出来るとともに、低域通過フィルタ501とデュプレクサ503との間にGND層512を配置することにより、分波回路DIPX及びデュプレクサの相互干渉を低減でき、分波回路DIPX及びデュプレクサの設計が容易になる。
この第5の実施形態では、デュプレクサ503の直下の誘電体多層基板領域を使用することでモジュール全体の寸法を小さくすることが出来るとともに、低域通過フィルタ501とデュプレクサ503との間にGND層512を配置することにより、分波回路DIPX及びデュプレクサの相互干渉を低減でき、分波回路DIPX及びデュプレクサの設計が容易になる。
なお、裏面GND層511に接続されているビア509はGND層510,512を理想のGND状態に近づけるために設けたもので、そのためには少なくとも1本以上あればよい。また、ビア509は接地が確保されれば、必ずしも裏面GND層511に接続される必要はなく、内層または表層のいずれかの接地されたパターンや端面導体に接続していてもよい。また、図5では低域通過フィルタ501を表層側半分の領域に配置し、高域通過フィルタ502を裏面側半分の領域に配置しているが両者の位置関係が逆であってもよい。
次に図6に、本発明の第6の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板600の表層にデュプレクサ603、電力増幅回路604、フィルタ回路605、整合回606が実装されており、誘電体多層基板600の内部に分波回路DIPXを構成する低域通過フィルタ601及び高域通過フィルタ602並びに方向性結合器607が内層されている。
分波回路DIPXを構成する低域通過フィルタ601と高域通過フィルタ602とは、デュプレク603の直下の領域に配置されている。低域通過フィルタ601と高域通過フィルタ602は上面から見た場合、隣り合っており、一断面方向から見た場合重なっており、低域通過フィルタ601と高域通過フィルタ602の間には、両者の相互干渉を防止するためビア609が3本配置されている。低域通過フィルタ601の外側、高域通過フィルタ602の外側にも、ビ609がそれぞれ3本ずつ配置されている。これらのビア609は、裏面GND層610に接続されている。
誘電体多層基板600の表層にデュプレクサ603、電力増幅回路604、フィルタ回路605、整合回606が実装されており、誘電体多層基板600の内部に分波回路DIPXを構成する低域通過フィルタ601及び高域通過フィルタ602並びに方向性結合器607が内層されている。
分波回路DIPXを構成する低域通過フィルタ601と高域通過フィルタ602とは、デュプレク603の直下の領域に配置されている。低域通過フィルタ601と高域通過フィルタ602は上面から見た場合、隣り合っており、一断面方向から見た場合重なっており、低域通過フィルタ601と高域通過フィルタ602の間には、両者の相互干渉を防止するためビア609が3本配置されている。低域通過フィルタ601の外側、高域通過フィルタ602の外側にも、ビ609がそれぞれ3本ずつ配置されている。これらのビア609は、裏面GND層610に接続されている。
この第6の実施形態では、誘電体多層基板600の表層よりも下にある、分波回路DIPXを構成する低域通過フィルタ601及び高域通過フィルタ602とデュプレクサ603との間の層に、分波回路DIPXとデュプレクサ603との相互干渉を防止するためにGND層611を配置している。GND層611は、前記ビア609に接続されているので、GND層610と同様、接地電位に保たれる。
この第6の実施形態では、デュプレクサ603の直下の誘電体多層基板領域を分波回路DIPXのために使用することでモジュール全体の寸法を小さくすることが出来るとともに、分波回路DIPXとデュプレクサ603との間にGND層611を配置することにより、デュプレクサ603と低域通過フィルタ601もしくはデュプレクサ603と高域通過フィルタ602の相互干渉を低減でき、分波回路DIPX及びデュプレクサ603の設計が容易になる。
次に図7に、本発明の第7の実施形態に係る高周波モジュールの基板配置図を示す。誘電体多層基板700の表層にデュプレクサ703、電力増幅回路704、送信系のノイズを除去するフィルタ回路705、電力増幅回路704のための整合回路706が実装されており、誘電体多層基板700の内部に分波回路DIPXを構成する低域通過フィルタ701及び高域通過フィルタ702、並びに方向性結合器707が内層されている。ビア708は電力増幅回路704の放熱を促すために設けられている。
この第7の実施形態では、デュプレクサ703を構成する送信フィルタと受信フィルタを接続するインピーダンス整合回路712(この整合回路712は、電力増幅回路704の整合回路706とは異なるものである)を、デュプレクサ703の直下の多層基板700内に配置している。
そして、この整合回路712の直下の領域で、分波回路DIPXを構成する低域通過フィルタ701を表層側半分の領域に配置し、直下の裏面側半分の領域には高域通過フィルタ702を配置し、その間に、低域通過フィルタ701と高域通過フィルタ702との相互干渉を防止するためのGND層710を設けている。
そして、この整合回路712の直下の領域で、分波回路DIPXを構成する低域通過フィルタ701を表層側半分の領域に配置し、直下の裏面側半分の領域には高域通過フィルタ702を配置し、その間に、低域通過フィルタ701と高域通過フィルタ702との相互干渉を防止するためのGND層710を設けている。
いままでの実施形態に比べて、デュプレクサ703の整合回路を多層基板700内に内層化することで、デュプレクサ703の厚みを薄くでき、モジュールのさらなる低背化ができる。
次に図8に、本発明の第8の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板800の表層にデュプレクサ803、電力増幅回路804、送信系のノイズを除去するフィルタ回路805、電力増幅回路804の整合回路806が実装されており、内部に分波回路DIPXを構成する低域通過フィルタ801及び高域通過フィルタ802、並びに方向性結合器807が内層されている。また、デュプレクサ803を構成する送信フィルタと受信フィルタとを接続する整合回路811(この整合回路811は、電力増幅回路804の整合回路806とは異なるものである)を、デュプレクサ803の直下の多層基板800内に配置する。この整合回路811の直下の領域に分波回路DIPXを構成する低域通過フィルタ801及び高域通過フィルタ802が配置されており、低域通過フィルタ801と高域通過フィルタ802は上面から見た場合隣り合っており、一断面方向から見た場合重なっている。低域通過フィルタ801と高域通過フィルタ802との間には、両者の相互干渉を防止するために裏面GND層810に接続されたビア809が3本配置されている。
次に図8に、本発明の第8の実施形態に係る高周波モジュールの基板配置図を示す。
誘電体多層基板800の表層にデュプレクサ803、電力増幅回路804、送信系のノイズを除去するフィルタ回路805、電力増幅回路804の整合回路806が実装されており、内部に分波回路DIPXを構成する低域通過フィルタ801及び高域通過フィルタ802、並びに方向性結合器807が内層されている。また、デュプレクサ803を構成する送信フィルタと受信フィルタとを接続する整合回路811(この整合回路811は、電力増幅回路804の整合回路806とは異なるものである)を、デュプレクサ803の直下の多層基板800内に配置する。この整合回路811の直下の領域に分波回路DIPXを構成する低域通過フィルタ801及び高域通過フィルタ802が配置されており、低域通過フィルタ801と高域通過フィルタ802は上面から見た場合隣り合っており、一断面方向から見た場合重なっている。低域通過フィルタ801と高域通過フィルタ802との間には、両者の相互干渉を防止するために裏面GND層810に接続されたビア809が3本配置されている。
この第8の実施形態では、図4の構成と比べて、デュプレクサ803の整合回路を多層基板800内に内層化することでモジュールの低背化ができる。
次に図9に、本発明の第9の実施形態に係る高周波モジュールの基板配置図を示す。
この第9の実施形態を、図7に示した第7の実施形態と比較しながら説明する。デュプレクサ903を構成する送信フィルタと受信フィルタとを接続する整合回路912をデュプレクサ903の直下の多層基板900内に配置している点では共通するが、低域通過フィルタ901と整合回路912との相互干渉を防止するために、低域通過フィルタ901と整合回路912との間にGND層913を新たに設けているところが相違する。このGND層913を設けることで分波回路DIPX及びデュプレクサの設計が容易になる。なお、図9では低域通過フィルタ901を表層側半分の領域に配置し、高域通過フィルタ902を裏面側半分の領域に配置しているが両者の位置関係が逆であってもよい。
次に図9に、本発明の第9の実施形態に係る高周波モジュールの基板配置図を示す。
この第9の実施形態を、図7に示した第7の実施形態と比較しながら説明する。デュプレクサ903を構成する送信フィルタと受信フィルタとを接続する整合回路912をデュプレクサ903の直下の多層基板900内に配置している点では共通するが、低域通過フィルタ901と整合回路912との相互干渉を防止するために、低域通過フィルタ901と整合回路912との間にGND層913を新たに設けているところが相違する。このGND層913を設けることで分波回路DIPX及びデュプレクサの設計が容易になる。なお、図9では低域通過フィルタ901を表層側半分の領域に配置し、高域通過フィルタ902を裏面側半分の領域に配置しているが両者の位置関係が逆であってもよい。
次に図10に、本発明の第10の実施形態に係る高周波モジュールの基板配置図を示す。
この第10の実施形態を、図8に示した第8の実施形態と比較しながら説明する。デュプレクサ1003を構成する送信フィルタと受信フィルタとを接続する整合回路1012をデュプレクサ1003の直下の多層基板1000内に配置している点では共通するが、低域通過フィルタ1001及び高域通過フィルタ1002と、整合回路1011との相互干渉を防止するために、低域通過フィルタ1001及び高域通過フィルタ1002と整合回路1011との間にGND層1012を新たに設けているところが相違する。このGND層1012を設けることで分波回路DIPX及びデュプレクサの設計が容易になる。なお、図10では、上面から見て左側に低域通過フィルタ1001を配置し、右側に高域通過フィルタ1002を配置しているが、この順番が逆でもよい。
この第10の実施形態を、図8に示した第8の実施形態と比較しながら説明する。デュプレクサ1003を構成する送信フィルタと受信フィルタとを接続する整合回路1012をデュプレクサ1003の直下の多層基板1000内に配置している点では共通するが、低域通過フィルタ1001及び高域通過フィルタ1002と、整合回路1011との相互干渉を防止するために、低域通過フィルタ1001及び高域通過フィルタ1002と整合回路1011との間にGND層1012を新たに設けているところが相違する。このGND層1012を設けることで分波回路DIPX及びデュプレクサの設計が容易になる。なお、図10では、上面から見て左側に低域通過フィルタ1001を配置し、右側に高域通過フィルタ1002を配置しているが、この順番が逆でもよい。
次に図11に、本発明の第11の実施形態に係る高周波モジュールの基板配置図を示す。
この第11の実施形態に係る高周波モジュールは、800MHzCDMAと1900MHzCDMAのデュアルバンド構成に対応するものである。
誘電体多層基板1100の表層に800MHz帯デュプレクサ1104、1900MHz帯デュプレクサ1105、800MHz帯電力増幅回路1107、1900MHz帯電力増幅回路1108、送信系のノイズを除去するフィルタ回路1106、電力増幅回路1107,1108の整合回路1116が実装されており、誘電体多層基板1100の内部に分波回路DIPXを構成する低域通過フィルタ1101、帯域通過フィルタ1102及び高域通過フィルタ1103、並びに方向性結合器1109が内層されている。サーマルビア1110は800MHz帯電力増幅回路1107と1900MHz帯電力増幅回路1108の放熱を促すために設けられている。
この第11の実施形態に係る高周波モジュールは、800MHzCDMAと1900MHzCDMAのデュアルバンド構成に対応するものである。
誘電体多層基板1100の表層に800MHz帯デュプレクサ1104、1900MHz帯デュプレクサ1105、800MHz帯電力増幅回路1107、1900MHz帯電力増幅回路1108、送信系のノイズを除去するフィルタ回路1106、電力増幅回路1107,1108の整合回路1116が実装されており、誘電体多層基板1100の内部に分波回路DIPXを構成する低域通過フィルタ1101、帯域通過フィルタ1102及び高域通過フィルタ1103、並びに方向性結合器1109が内層されている。サーマルビア1110は800MHz帯電力増幅回路1107と1900MHz帯電力増幅回路1108の放熱を促すために設けられている。
また、800MHz帯デュプレクサ1104を構成する送信フィルタと受信フィルタとを接続する整合回路1112を、800MHz帯デュプレクサ1104の直下の多層基板内に配置し、1900MHz帯デュプレクサ1105を構成する送信フィルタと受信フィルタを接続する整合回路1113を800MHz帯デュプレクサ1105の直下の多層基板内に配置している。さらに、図11では、800MHz帯デュプレクサの整合回路1112と1900MHz帯デュプレクサの整合回路1113の直下の領域に、分波回路DIPXを構成する低域通過フィルタ1101、帯域通過フィルタ1102及び高域通過フィルタ1103が積層方向から見て重なり合うように配置されている。
また、低域通過フィルタ1101、帯域通過フィルタ1102及び高域通過フィルタ1103を囲むように、裏面GND層1114に接続されたビア1111が配置されている。また、低域通過フィルタ1101と帯域通過フィルタ1102との間、帯域通過フィルタ1102と高域通過フィルタ1103との間、及びには、低域通過フィルタ1101と整合回路1112,1113との間には、相互干渉を防止するために、GND層1115が設けられている。各GND層1115は、ビア1111を通して、裏面GND1114に接続され、これにより、各GND層1115の接地が確保される。
このように第11の実施形態では、各GND層1115を設けることで分波回路DIPX及びデュプレクサ1104,1105の設計が容易になる。また、従来例に比べて800MHz帯デュプレクサ1104、1900MHz帯デュプレクサ1105の整合回路1112,1113を多層基板1100内に内層化することでモジュールの低背化ができる。また整合回路1112,1113の直下の誘電体多層基板1100の領域を使用することでモジュール全体の寸法を小さくすることが出来る。
なお、ビア1111は必ずしも裏面GND層1114に接続される必要はなく、誘電体多層基板1100の内層または表層のいずれかの接地されたパターンや端面導体に接続していればよい。また、断面方向から見て上側に低域通過フィルタ1101を配置し、真中に帯域通過フィルタ1102を配置し、下側に高域通過フィルタ1103を配置しているが、この順番の組み合わせは任意である。
次に図12に、本発明の第12の実施形態に係る高周波モジュールの基板配置図を示す。
この高周波モジュールは、図11と同様、800MHzCDMAと1900MHzCDMAのデュアルバンド構成に対応するものである。
誘電体多層基板1200の表層に800MHz帯デュプレクサ1204、1900MHz帯デュプレクサ1205、800MHz帯電力増幅回路1207、1900MHz帯電力増幅回路1208、送信系のノイズを除去するフィルタ回路1206、電力増幅回路1207,1208の整合回路1216が実装されており、誘電体多層基板1200の内部に分波回路DIPXを構成する低域通過フィルタ1201、帯域通過フィルタ1202及び高域通過フィルタ1203、並びに方向性結合器1209が内層されている。また、800MHz帯デュプレクサ1204を構成する送信フィルタと受信フィルタとを接続するための整合回路1212を800MHz帯デュプレクサ1204の直下の多層基板内に配置している。また、1900MHz帯デュプレクサ1205を構成する送信フィルタと受信フィルタとを接続するための整合回路1213を1900MHz帯デュプレクサ1205の直下の多層基板内に配置している。
この高周波モジュールは、図11と同様、800MHzCDMAと1900MHzCDMAのデュアルバンド構成に対応するものである。
誘電体多層基板1200の表層に800MHz帯デュプレクサ1204、1900MHz帯デュプレクサ1205、800MHz帯電力増幅回路1207、1900MHz帯電力増幅回路1208、送信系のノイズを除去するフィルタ回路1206、電力増幅回路1207,1208の整合回路1216が実装されており、誘電体多層基板1200の内部に分波回路DIPXを構成する低域通過フィルタ1201、帯域通過フィルタ1202及び高域通過フィルタ1203、並びに方向性結合器1209が内層されている。また、800MHz帯デュプレクサ1204を構成する送信フィルタと受信フィルタとを接続するための整合回路1212を800MHz帯デュプレクサ1204の直下の多層基板内に配置している。また、1900MHz帯デュプレクサ1205を構成する送信フィルタと受信フィルタとを接続するための整合回路1213を1900MHz帯デュプレクサ1205の直下の多層基板内に配置している。
800MHz帯デュプレクサ1204の整合回路1212と、1900MHz帯デュプレクサ1205の整合回路1213の直下の領域に、分波回路DIPXを構成する低域通過フィルタ1201、帯域通過フィルタ1202及び高域通過フィルタ1203が一断面方向から見て重なり合うように配置されている。低域通過フィルタ1201と、帯域通過フィルタ1202と、高域通過フィルタ1203との間には、各々同士の相互干渉を防止するためのビア1211が配置されている。これらのビア1211は、裏面GND層1214に接続されている。
また、低域通過フィルタ1201、帯域通過フィルタ1202、又は高域通過フィルタ1203と整合回路1212,1213との相互干渉を防止するために、これらの間に、GND層1215を設けている。GND層1215は、ビア1211に接続させることで、接地電位となる。したがって、分波回路DIPX及びデュプレクサの設計が容易になる。
この第12の実施形態によれば、800MHz帯デュプレクサ1204、1900MHz帯デュプレクサ1205の整合回路1212,1213を多層基板内に内層化することでモジュールの低背化ができる。また整合回路1212,1213の直下の誘電体多層基板領域を使用することでモジュール全体の寸法を小さくすることが出来る。なお、ビア1211は必ずしも裏面GND1214に接続される必要はなく、誘電体多層基板1200のいずれかの内層または表層の接地されたパターンや端面導体に接続していればよい。本構成では、積層方向から見て左側に低域通過フィルタ1201を配置し、真中に帯域通過フィルタ1202を配置し、右側に高域通過フィルタ1203を配置しているが、この順番の組み合わせは任意である。
この第12の実施形態によれば、800MHz帯デュプレクサ1204、1900MHz帯デュプレクサ1205の整合回路1212,1213を多層基板内に内層化することでモジュールの低背化ができる。また整合回路1212,1213の直下の誘電体多層基板領域を使用することでモジュール全体の寸法を小さくすることが出来る。なお、ビア1211は必ずしも裏面GND1214に接続される必要はなく、誘電体多層基板1200のいずれかの内層または表層の接地されたパターンや端面導体に接続していればよい。本構成では、積層方向から見て左側に低域通過フィルタ1201を配置し、真中に帯域通過フィルタ1202を配置し、右側に高域通過フィルタ1203を配置しているが、この順番の組み合わせは任意である。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。
100:誘電体多層基板
101:分波回路DIPXを構成する低域通過フィルタ
102:分波回路DIPXを構成する高域通過フィルタ
103:デュプレクサ
104:電力増幅回路
105:送信系ノイズ除去フィルタ
106:電力増幅回路の整合回路
107:方向性結合器
108:サーマルビア
109:ビア
110:GND層
111:裏面GND層
101:分波回路DIPXを構成する低域通過フィルタ
102:分波回路DIPXを構成する高域通過フィルタ
103:デュプレクサ
104:電力増幅回路
105:送信系ノイズ除去フィルタ
106:電力増幅回路の整合回路
107:方向性結合器
108:サーマルビア
109:ビア
110:GND層
111:裏面GND層
Claims (12)
- 誘電体多層基板に、アンテナ端子に接続され、通過帯域の異なる送受信信号を第1の送受信信号と、第2の受信信号とに分ける分波回路と、該分波回路に接続され、前記第1の送受信信号を第1の送信信号と第1の受信信号とに分波するデュプレクサとを具備する高周波モジュールであって、
前記分波回路が少なくとも2つ以上のフィルタから構成され、前記2つ以上のフィルタが、誘電体多層基板の積層方向から見て、少なくとも2つのフィルタが重なり合うように多層基板の内部に配置され、前記2つ以上のフィルタ間に接地されたGND層を設けたことを特徴とする高周波モジュール。 - 誘電体多層基板に、アンテナ端子に接続され、通過帯域の異なる送受信信号を第1の送受信信号と、第2の受信信号とに分ける分波回路と、該分波回路に接続され、前記第1の送受信信号を第1の送信信号と第1の受信信号とに分波するデュプレクサとを具備する高周波モジュールであって、
前記分波回路が少なくとも2つ以上のフィルタから構成され、前記2つ以上のフィルタが、誘電体多層基板の一断面方向から見て、少なくとも2つのフィルタが重なり合うように多層基板の内部に配置され、前記2つ以上のフィルタ間に接地されたビアおよび/またはパターンを設けることを特徴とする高周波モジュール。 - 前記分波回路が低域通過フィルタ、高域通過フィルタ、帯域通過フィルタ、帯域阻止フィルタのうち、いずれかを2つ以上を組み合わせてなることを特徴とする請求項1または請求項2記載の高周波モジュール。
- 前記分波回路が、前記デュプレクサの直下に配置されていることを特徴とする請求項1または請求項2記載の高周波モジュール。
- 前記分波回路を前記デュプレクサの直下に配置し、かつ前記分波回路と前記デュプレクサの間にGND層を設けたことを特徴とする請求項1または請求項2記載の高周波モジュール。
- 前記デュプレクサの整合回路を前記デュプレクサの直下に配置し、該整合回路の直下に前記分波回路を配置していることを特徴とする請求項1または請求項2記載の高周波モジュール。
- 前記デュプレクサの整合回路と前記分波回路の間にGND層を設けていることを特徴とする請求項6記載の高周波モジュール。
- 前記第2の受信信号がGPS信号である請求項1〜請求項7のいずれかに記載の高周波モジュール。
- 誘電体多層基板に、
アンテナ端子に接続され、通過帯域の異なる送受信信号を第1の送受信信号と、第2の送受信信号と、第3の受信信号とに分ける分波回路と、
該分波回路に接続され、前記第1の送受信信号を、第1の送信信号と第1の受信信号とに分波する第1のデュプレクサと、
該分波回路に接続され、前記第2の送受信信号を、第2の送信信号と第2の受信信号とに分波する第2のデュプレクサとを具備する高周波モジュールであって、
前記分波回路が少なくとも3つ以上のフィルタから構成され、前記3つ以上のフィルタが、誘電体多層基板の積層方向から見て、少なくとも3つのフィルタが重なり合うように多層基板の内部に配置され、前記3つ以上のフィルタ相互間に接地されたGND層をそれぞれ設けたことを特徴とする高周波モジュール。 - 誘電体多層基板に、
アンテナ端子に接続され、通過帯域の異なる送受信信号を第1の送受信信号と、第2の送受信信号と、第3の受信信号とに分ける分波回路と、
該分波回路に接続され、前記第1の送受信信号を、第1の送信信号と第1の受信信号とに分波する第1のデュプレクサと、
該分波回路に接続され、前記第2の送受信信号を、第2の送信信号と第2の受信信号とに分波する第2のデュプレクサとを具備する高周波モジュールであって、
前記分波回路が少なくとも3つ以上のフィルタから構成され、前記3つ以上のフィルタが、誘電体多層基板の一断面方向から見て、少なくとも3つのフィルタが重なり合うように多層基板の内部に配置され、前記3つ以上のフィルタ間に接地されたビアおよび/またはパターンを設けていることを特徴とする高周波モジュール。 - 前記第3の受信信号がGPS信号である請求項9又は請求項10記載の高周波モジュール。
- 前記請求項1〜11記載のいずれかの高周波回路モジュールを搭載したことを特徴とする携帯端末器などの無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307573A JP2005079885A (ja) | 2003-08-29 | 2003-08-29 | 高周波モジュール及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307573A JP2005079885A (ja) | 2003-08-29 | 2003-08-29 | 高周波モジュール及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079885A true JP2005079885A (ja) | 2005-03-24 |
Family
ID=34410329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003307573A Pending JP2005079885A (ja) | 2003-08-29 | 2003-08-29 | 高周波モジュール及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079885A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007181021A (ja) * | 2005-12-28 | 2007-07-12 | Murata Mfg Co Ltd | 電力増幅回路部およびそれを用いた無線通信機 |
JP2007266840A (ja) * | 2006-03-28 | 2007-10-11 | Hitachi Metals Ltd | スイッチモジュール |
JP2009504040A (ja) * | 2005-08-05 | 2009-01-29 | エプコス アクチエンゲゼルシャフト | 電気素子 |
JP2013516091A (ja) * | 2009-12-23 | 2013-05-09 | 華為技術有限公司 | アンテナ素子の多重化方法および多重化装置、ならびにアンテナ構成要素 |
JP5235194B2 (ja) * | 2007-09-28 | 2013-07-10 | 株式会社アドバンテスト | 測定装置および検出装置 |
JP5796579B2 (ja) * | 2010-09-14 | 2015-10-21 | 日立金属株式会社 | フィルタ及びバランを備えた積層体型電子部品 |
US9337797B2 (en) | 2012-10-17 | 2016-05-10 | Murata Manufacturing Co., Ltd. | High frequency module |
WO2020184613A1 (ja) * | 2019-03-13 | 2020-09-17 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
WO2020261769A1 (ja) * | 2019-06-25 | 2020-12-30 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2022014067A1 (ja) * | 2020-07-14 | 2022-01-20 | 株式会社フジクラ | 無線通信モジュール |
JP2023130016A (ja) * | 2022-03-07 | 2023-09-20 | 日本ミクロン株式会社 | 無線センサー |
-
2003
- 2003-08-29 JP JP2003307573A patent/JP2005079885A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009504040A (ja) * | 2005-08-05 | 2009-01-29 | エプコス アクチエンゲゼルシャフト | 電気素子 |
US8436248B2 (en) | 2005-08-05 | 2013-05-07 | Epcos Ag | Electrical component |
JP2007181021A (ja) * | 2005-12-28 | 2007-07-12 | Murata Mfg Co Ltd | 電力増幅回路部およびそれを用いた無線通信機 |
JP4687456B2 (ja) * | 2005-12-28 | 2011-05-25 | 株式会社村田製作所 | 電力増幅回路部およびそれを用いた無線通信機 |
JP2007266840A (ja) * | 2006-03-28 | 2007-10-11 | Hitachi Metals Ltd | スイッチモジュール |
JP4702622B2 (ja) * | 2006-03-28 | 2011-06-15 | 日立金属株式会社 | スイッチモジュール |
JP5235194B2 (ja) * | 2007-09-28 | 2013-07-10 | 株式会社アドバンテスト | 測定装置および検出装置 |
JP2013516091A (ja) * | 2009-12-23 | 2013-05-09 | 華為技術有限公司 | アンテナ素子の多重化方法および多重化装置、ならびにアンテナ構成要素 |
US8743744B2 (en) | 2009-12-23 | 2014-06-03 | Huawei Technologies Co. Ltd. | Method and apparatus for multiplexing an antenna element, and antenna component |
JP5796579B2 (ja) * | 2010-09-14 | 2015-10-21 | 日立金属株式会社 | フィルタ及びバランを備えた積層体型電子部品 |
US9337797B2 (en) | 2012-10-17 | 2016-05-10 | Murata Manufacturing Co., Ltd. | High frequency module |
WO2020184613A1 (ja) * | 2019-03-13 | 2020-09-17 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
US11876545B2 (en) | 2019-03-13 | 2024-01-16 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
WO2020261769A1 (ja) * | 2019-06-25 | 2020-12-30 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
US11716099B2 (en) | 2019-06-25 | 2023-08-01 | Murata Manufacturing Co., Ltd. | Radio frequency module and communication device |
WO2022014067A1 (ja) * | 2020-07-14 | 2022-01-20 | 株式会社フジクラ | 無線通信モジュール |
JPWO2022014067A1 (ja) * | 2020-07-14 | 2022-01-20 | ||
JP7098822B2 (ja) | 2020-07-14 | 2022-07-11 | 株式会社フジクラ | 無線通信モジュール |
US11509345B2 (en) | 2020-07-14 | 2022-11-22 | Fujikura Ltd. | Wireless communication module |
JP2023130016A (ja) * | 2022-03-07 | 2023-09-20 | 日本ミクロン株式会社 | 無線センサー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799959B2 (ja) | 電子部品 | |
US9287845B2 (en) | Bandpass filter, high-frequency device and communications apparatus | |
JP2005277579A (ja) | 高周波モジュールおよびそれを用いた通信機器 | |
TWI511475B (zh) | 模組基板及通信用模組 | |
JP4951005B2 (ja) | 高周波部品及び通信装置 | |
JP5645143B2 (ja) | 高周波部品及び通信装置 | |
JPWO2006114928A1 (ja) | 高周波モジュール | |
JP5630697B2 (ja) | 電子部品 | |
JP2007124202A (ja) | 高周波モジュールおよび無線通信装置 | |
JP2005102098A (ja) | 高周波モジュール及びそれを用いた無線通信装置 | |
JP2005079885A (ja) | 高周波モジュール及び無線通信装置 | |
US9713257B2 (en) | Switch module | |
JP2006073673A (ja) | 高周波モジュール及び無線通信装置 | |
JP2006108734A (ja) | 分波器、高周波モジュール及び無線通信装置 | |
JP2005260878A (ja) | 高周波モジュール及び無線通信装置 | |
JP2005079884A (ja) | 弾性表面波フィルタを用いた分波回路基板及びそれを含む高周波モジュール並びに無線通信装置 | |
JP2005277939A (ja) | 高周波モジュール及び無線通信装置 | |
JP2010212962A (ja) | 高周波部品およびそれを用いた通信装置 | |
JP2005260877A (ja) | 高周波モジュール及び無線通信装置 | |
JP5267913B2 (ja) | 高周波部品 | |
JP2006211144A (ja) | 高周波モジュール及び無線通信機器 | |
JP4381933B2 (ja) | 高周波モジュール及び無線通信装置 | |
JP2006211199A (ja) | 高周波モジュールおよび無線通信装置 | |
JP2005277075A (ja) | 配線基板 | |
JP5382507B2 (ja) | フィルタモジュールおよび通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |