JP2005079386A - Power semiconductor application apparatus - Google Patents
Power semiconductor application apparatus Download PDFInfo
- Publication number
- JP2005079386A JP2005079386A JP2003308948A JP2003308948A JP2005079386A JP 2005079386 A JP2005079386 A JP 2005079386A JP 2003308948 A JP2003308948 A JP 2003308948A JP 2003308948 A JP2003308948 A JP 2003308948A JP 2005079386 A JP2005079386 A JP 2005079386A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- air
- metal plate
- bonded
- application apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワー半導体を用いて電力変換するインバータ装置などのパワー半導体応用装置に係り、特に小形で信頼性の高いことが求められるパワー半導体応用装置に関するものである。 The present invention relates to a power semiconductor application device such as an inverter device that converts power using a power semiconductor, and more particularly to a power semiconductor application device that is required to be small and highly reliable.
近年エネルギ資源の有効活用や地球環境保護のため、インバータ電力変換装置などのパワー半導体応用装置の重要性が大きくなっており、パワー半導体応用装置への小形化、高信頼性化のニーズも増している。 In recent years, in order to effectively use energy resources and protect the global environment, the importance of power semiconductor application devices such as inverter power converters has increased, and the need for miniaturization and higher reliability of power semiconductor application devices has also increased. Yes.
パワー半導体応用装置の小形化、高信頼性化を図るためには、主変換部のパワー半導体素子を効率良くかつ安定的に冷却することが不可欠である。 In order to reduce the size and increase the reliability of the power semiconductor application device, it is essential to efficiently and stably cool the power semiconductor element of the main converter.
パワー半導体素子は、スイッチング時や導通時の損失により熱を発生する。この発熱は、パワー半導体素子の温度を著しく上昇させるものであるため、適切に放熱しないと素子の寿命が低下したり、さらには破壊に至ることもある。そのため素子に冷却機構を付与して温度上昇を抑制する必要がある。総じてこの冷却機構は、装置において大きな体積を占めている。そのため、パワー半導体素子を効率良く冷却することが、装置を小形化するうえで不可欠である。 Power semiconductor elements generate heat due to losses during switching and conduction. Since this heat generation significantly increases the temperature of the power semiconductor element, if the heat is not properly radiated, the life of the element may be reduced or even destroyed. Therefore, it is necessary to provide a cooling mechanism to the element to suppress the temperature rise. In general, this cooling mechanism occupies a large volume in the apparatus. Therefore, efficient cooling of the power semiconductor element is indispensable for downsizing the apparatus.
また、パワー半導体応用装置の中には、連続運転で使用される装置も少なくない。そのような場合でも、冷却機構やその中の冷却部材は、機能低下や特性劣化がないことが望ましい。 In addition, many power semiconductor application devices are used in continuous operation. Even in such a case, it is desirable that the cooling mechanism and the cooling member in the cooling mechanism are free from functional deterioration and characteristic deterioration.
しかしながら、実際には機能低下や特性劣化を完全に回避することは困難である。そのため、パワー半導体素子を長時間、安定的に冷却することが、装置の高信頼性化に不可欠である。 However, in practice, it is difficult to completely avoid functional deterioration and characteristic deterioration. Therefore, stable cooling of the power semiconductor element for a long time is indispensable for improving the reliability of the apparatus.
そのような目的のため、例えばインバータ装置において,冷却フィンと冷却フィンのパワーモジュール取付面との間に隙間を設けて、熱伝導性をもつ流動性樹脂を染み込み充填させる方法が提案されている。(特許文献1参照)
従来のパワー半導体応用装置の構成例を、図8、図9を用いて説明する。図8パワー半導体応用装置の素子まわりの構成図、図9は図8の分解図を示したものである。
For such a purpose, for example, in an inverter device, a method has been proposed in which a clearance is provided between the cooling fin and the power module mounting surface of the cooling fin so as to soak and fill a fluid resin having thermal conductivity. (See Patent Document 1)
A configuration example of a conventional power semiconductor application apparatus will be described with reference to FIGS. FIG. 8 is a configuration diagram around the elements of the power semiconductor application device, and FIG. 9 is an exploded view of FIG.
図8において、パワー半導体素子であるIGBTチップ1およびダイオードチップ2は、絶縁基板6を介してモジュールベース7に搭載されている。モジュールベース7は空冷ヒートシンク5に搭載されている。また、モジュールベース7にはモジュールケース8が搭載されている。通常、絶縁基板6はセラミックなど熱の良導体で形成し、またIGBTチップ1およびダイオードチップ2は絶縁基板6にハンダ接合し、絶縁基板6もモジュールベース7にハンダ接合して、IGBTチップ1およびダイオードチップ2からモジュールベース7までの熱抵抗が極力小さくなるようにしている。なお、図8の構成例では、1個のモジュールベース7に、6個の絶縁基板6をハンダ接合しており、3相インバータ回路を構成できるようにしている。1個のモジュールベースに対して1個の絶縁基板を接合する場合や、1個のモジュールベースに対して2個の絶縁基板を接合する場合も
ある。
In FIG. 8, the IGBT chip 1 and the
図9でモジュールベース7を空冷ヒートシンク5に搭載する機構を説明する。モジュールベース7の周辺部を、複数のボルト10を用いて空冷ヒートシンク5に固定する。モジュールベース7と空冷ヒートシンク5の接触界面に、熱伝導グリス9の薄い層を形成して、接触熱抵抗の低減を図っている。
上述したインバータ装置には次の二つの課題がある。 The above-described inverter device has the following two problems.
第一に、モジュールベース7と空冷ヒートシンク5との間の接触面圧を均等にすることが難しい。複数のボルト10で固定しているものの、ボルト周辺では比較的面圧が大きく、ボルトから離れるに従って面圧が低下する。また、モジュールベース7と空冷ヒートシンク5双方の接触面の平面度を極端に小さくすることは加工費が増大するため装置の製造コストが上昇する。そのため、モジュールベース7と空冷ヒートシンク5の接触面間の距離を面内で完全に均等にすることはできない。
First, it is difficult to equalize the contact surface pressure between the module base 7 and the air-cooled
そのようなことから、熱伝導グリス9の層の厚さを、接触面内全域に渡って小さくすることは難しい。そのため、接触熱抵抗の値を小さく抑えることが困難となる。IGBTチップ1およびダイオードチップ2の温度を、許容値以下に抑えるには、チップから冷媒空気に至る熱経路のトータル熱抵抗を管理する必要がある。接触熱抵抗が大きくなると、空冷ヒートシンク5の熱抵抗を小さくして、トータル熱抵抗の増大を回避しなければならない。その結果、空冷ヒートシンク5は冷却特性が優れたものを使用しなければならず、総じて体格が大きくなる。
For this reason, it is difficult to reduce the thickness of the layer of the heat
第二に、長期連続使用に伴うボルト10の締付力低下や熱伝導グリス9の特性
劣化を回避することが難しい。長期間、装置を連続使用すると、ボルト10の締付力が徐々に低下する。ボルト10と、非締付部品であるモジュールベース7との材質が異なり、温度変化による熱膨張量が異なるなどの理由で、締付力低下を引き起こす。また、熱伝導グリスは、長期間連続使用すると、熱伝導率などの特性が低下する場合がある。
Secondly, it is difficult to avoid a decrease in the tightening force of the
そのようなことから、モジュールベース7と空冷ヒートシンク5との間の接触熱抵抗の初期状態を長時間、安定的に維持することが困難である。そのため、特性変化を見込んだ設計が必要になり、空冷ヒートシンク5の熱抵抗をその分小さくして、トータル熱抵抗の増大を回避しなければならない。その結果、第一の課題の場合と同様に空冷ヒートシンク5の体格が大きくなる。また、ボルト10の締付力低下や、熱伝導グリス9の特性劣化が顕著な場合、熱伝導グリスの交換や、ボルト10の増し締めが必要になる。すなわち、好ましからざる保守作業を要することになる。
For this reason, it is difficult to stably maintain the initial state of the contact thermal resistance between the module base 7 and the air-cooled
本発明の目的は、パワー半導体チップから空冷ヒートシンクまでの熱経路のトータル熱抵抗を小さくして、空冷ヒートシンクの体格を小さくし、かつ、ボルトの増し締めやグリス交換が不要な構造にして、小形で信頼性が高いパワー半導体応用装置を提供することにある。 The object of the present invention is to reduce the total thermal resistance of the heat path from the power semiconductor chip to the air-cooled heat sink, to reduce the size of the air-cooled heat sink, and to eliminate the need for bolt tightening and grease replacement. It is to provide a power semiconductor application device with high reliability.
上記の目的を達成するために本発明は、金属板と、この金属板の表面に接合してなるパワー半導体素子と、前記金属板の裏面に接合してなる空冷フィンとを具備することを特徴とするパワー半導体応用装置、である。 In order to achieve the above object, the present invention comprises a metal plate, a power semiconductor element bonded to the surface of the metal plate, and an air cooling fin bonded to the back surface of the metal plate. Power semiconductor application device.
本発明によれば、モジュールベースと空冷ヒートシンクとの間の熱伝導グリスが不要になり、接触熱抵抗が無くなる。また、モジュールベースを空冷ヒートシンクに固定するボルトも不要になる。その結果、接触抵抗分だけトータル熱抵抗を小さくできる。 According to the present invention, the heat conduction grease between the module base and the air-cooled heat sink becomes unnecessary, and the contact heat resistance is eliminated. Moreover, the bolt which fixes a module base to an air cooling heat sink becomes unnecessary. As a result, the total thermal resistance can be reduced by the contact resistance.
以上説明したように、本発明によれば、パワー半導体チップから空冷ヒートシンクまでの熱経路のトータル熱抵抗を小さくして、空冷ヒートシンクの体格を小さくし、かつ、ボルトの増し締めやグリス交換が不要な構造にして、小形で信頼性が高いパワー半導体応用装置を提供することができる。 As described above, according to the present invention, the total thermal resistance of the heat path from the power semiconductor chip to the air-cooled heat sink is reduced, the size of the air-cooled heat sink is reduced, and bolt tightening and grease replacement are not required. A small-sized and highly reliable power semiconductor application device can be provided.
以下、本発明の実施形態を、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(第1の実施形態:請求項1に対応)
本発明の第1の実施形態について図1,図2を用いて説明する。
(First embodiment: corresponding to claim 1)
A first embodiment of the present invention will be described with reference to FIGS.
図1は、本発明の第1の実施形態のパワー半導体素子応用装置の素子まわりの構成図であり、従来のパワー半導体素子応用装置の図8に対応している。図2は図1の分解構成図であり、従来のパワー半導体素子応用装置の図9に対応している。 FIG. 1 is a configuration diagram around an element of the power semiconductor element application apparatus according to the first embodiment of the present invention, and corresponds to FIG. 8 of the conventional power semiconductor element application apparatus. FIG. 2 is an exploded configuration diagram of FIG. 1 and corresponds to FIG. 9 of a conventional power semiconductor device application apparatus.
図1および図2において、IGBTチップ1とダイオードチップ2とを、金属板3の表面に接合する。また、金属板3の裏面には空冷フィン4を、例えば次の第1〜第3の接合方法等で接合する。
1 and 2, the IGBT chip 1 and the
第1の接合方法は、IGBTチップ1とダイオードチップ2とともに、空冷フィン4を一括してハンダ接合する。パワー半導体素子として、SiCなどの高温動作可能な素子を使用すれば、ハンダより高温のブレージング接合を使用することができる。
In the first bonding method, the air-
第2の接合方法は、まずIGBTチップ1とダイオードチップ2とを金属板3に高融点ハンダで接合し、次に空冷フィン4を低融点ハンダで接合する。
In the second joining method, first, the IGBT chip 1 and the
第3の接合方法は、まずIGBTチップ1とダイオードチップ2とを金属板3にハンダ接合し、次に空冷フィン4を超音波溶接、摩擦圧接などの手段で接合する。
In the third joining method, first, the IGBT chip 1 and the
なお、IGBTチップ1およびダイオードチップ2と、金属板3と空冷フィン4とは、金属で接合するため、絶縁をとることができない。そのため、装置に収納する場合、金属板3と空冷フィン4とを、きょう体や他の主回路部分から絶縁する必要がある。また、3相インバータ回路を構成する場合は、金属板3および空冷フィン4を各々6個用意する必要がある。
In addition, since the IGBT chip 1 and the
なお、図8に示したモジュールケース8は図示を省略したものの、同様に使用する。
The
このようにパワー半導体素子応用装置を構成した場合、モジュールベースと空冷ヒートシンクとの間の熱伝導グリスが不要になり、接触熱抵抗が無くなる。また、モジュールベースを空冷ヒートシンクに固定するボルトも不要になる。その結果、接触抵抗分だけトータル熱抵抗を小さくできる。 When the power semiconductor device application apparatus is configured as described above, the heat conduction grease between the module base and the air-cooled heat sink is not required, and the contact thermal resistance is eliminated. Moreover, the bolt which fixes a module base to an air cooling heat sink becomes unnecessary. As a result, the total thermal resistance can be reduced by the contact resistance.
トータル熱抵抗を同等にする場合、金属板および空冷フィンの部分の熱抵抗を、接触熱抵抗の分だけ大きくすることができ、金属板および空冷フィンの部分の体格を小さくすることができる。また、モジュールベースを空冷ヒートシンクに固定するボルトが不要であるため、ボルトの増し締めやグリス交換も不要となる。 When the total thermal resistance is made equal, the thermal resistance of the metal plate and the air-cooled fin portion can be increased by the contact thermal resistance, and the physique of the metal plate and the air-cooled fin portion can be reduced. Further, since the bolt for fixing the module base to the air-cooled heat sink is unnecessary, it is not necessary to retighten the bolt or replace the grease.
(第2の実施形態:請求項6に対応)
次に、本発明の第2の実施形態を、図3を参照して説明する。
(Second embodiment: corresponding to claim 6)
Next, a second embodiment of the present invention will be described with reference to FIG.
図3は第2の実施形態のパワー半導体素子応用装置の素子まわりの分解構成図である。金属ベース3Aの表面に絶縁層3Bを有し、絶縁層3Bの表面に導体パターン3Cを有する金属基板を構成する。IGBTチップ1とダイオードチップ2とを、導体パターン3Cの表面に接合する。また、金属板3Aの裏面に空冷フィン4を接合する。接合する方法は、IGBTチップ1とダイオードチップ2とともに、空冷フィン4を一括してハンダ接合する他、第1の実施形態で示した複数の方法を適宜使用できる。
FIG. 3 is an exploded configuration diagram around the elements of the power semiconductor element application apparatus of the second embodiment. A metal substrate having an insulating
このようにパワー半導体素子応用装置を構成した場合、IGBTチップ1とダイオードチップ2および導体パターン3Cと、金属ベース3Aと空冷フィン4とを絶縁することができる。そのため、第1の実施形態で説明した効果に加えて、金属ベースと空冷フィンとを、きょう体や他の主回路部分から絶縁する必要がないので、金属ベースと空冷フィンを絶縁するために必要なスペースを節約できるので、その分小形化できる。
When the power semiconductor device application apparatus is configured as described above, the IGBT chip 1, the
また、3相インバータ回路を構成する場合は、6個の導体パターンを絶縁層の上に形成すればよいので、金属ベースおよび空冷フィンを各々共通にすることができ、分割使用した場合の金属ベース相互間の絶縁が不要になるので、全体をより小さく構成することができる。 Further, when configuring a three-phase inverter circuit, it is only necessary to form six conductor patterns on the insulating layer, so that the metal base and the air cooling fin can be made common, and the metal base when divided and used Since insulation between each other becomes unnecessary, the whole can be made smaller.
(第3の実施形態:請求項2に対応)
次に、本発明の第3の実施形態を図4を参照して説明する。
(Third embodiment: corresponding to claim 2)
Next, a third embodiment of the present invention will be described with reference to FIG.
図4は第3の実施形態のパワー半導体素子応用装置の素子まわりの分解構成図である。IGBTチップ1とダイオードチップ2とを金属板3の表面に接合する。金属板3の裏面には、空冷フィン4の端部4Aに対応する位置に溝3Dを形成しておき、空冷フィン4の端部4Aを金属板3に設けた溝3Dに圧入する。
FIG. 4 is an exploded configuration diagram around the elements of the power semiconductor element application apparatus of the third embodiment. The IGBT chip 1 and the
なお、金属板3は、第2の実施形態に示した絶縁層および導体パターンを有する金属ベースであっても良い。また、接合の方法は、第1の実施形態で示した複数の方法を適宜使用することができる。
The
このようにパワー半導体素子応用装置を構成した場合、接合部はIGBTチップ1およびダイオードチップ2と金属板3との間だけになり、金属板3とフィン4とは非接合構造で一体化でき、接合部材を必要としないので、第1、第2の実施形態で説明した効果に加えて、信頼性をより高くすることができる。
When the power semiconductor device application apparatus is configured in this way, the joint portion is only between the IGBT chip 1 and the
(第4の実施形態:請求項3に対応)
次に、本発明の第4の実施形態を図5を参照して説明する。
(Fourth embodiment: corresponding to claim 3)
Next, a fourth embodiment of the present invention will be described with reference to FIG.
図5は第4の実施形態のパワー半導体素子応用装置の素子まわりの分解構成図である。IGBTチップおよびダイオードチップを内蔵したIGBTモジュール1Aを金属板3の表面に電気絶縁性の熱伝導性接着剤で接着する。さらに、金属板3の裏面に空冷フィン4の接合面4Bを同じ接着剤で接着するか、もしくは第一の実施の形態で示した適当な方法で接合する。
FIG. 5 is an exploded configuration diagram around the elements of the power semiconductor element application apparatus of the fourth embodiment. An
このようにパワー半導体素子応用装置を構成した場合、IGBTモジュール1Aと金属板3との間を絶縁することができるので、第2の実施形態と同様に、金属ベースと空冷フィンとを、きょう体や他の主回路部分から絶縁する必要がないので、金属ベースと空冷フィンを絶縁するために必要なスペースを節約でき、その分小形化できる。
When the power semiconductor device application apparatus is configured as described above, the
また、3相インバータ回路を構成する場合は、6個の導体パターンを絶縁層の上に形成すればよいので、金属ベースおよび空冷フィンを各々共通にすることができ、分割使用した場合の金属ベース相互間の絶縁が不要になるので、全体をより小さく構成することができる。さらにIGBTモジュールは樹脂パッケージに収納され、絶縁されているので、複数のIGBTモジュールを近接して配置することができる。その結果、全体をさらに小さく構成することができる。 Further, when configuring a three-phase inverter circuit, it is only necessary to form six conductor patterns on the insulating layer, so that the metal base and the air cooling fin can be made common, and the metal base when divided and used Since insulation between each other becomes unnecessary, the whole can be made smaller. Furthermore, since the IGBT module is housed in a resin package and insulated, a plurality of IGBT modules can be arranged close to each other. As a result, the entire configuration can be further reduced.
(第5の実施形態:請求項4に対応)
次に、本発明の第5の実施形態を図6を参照して説明する。
(Fifth embodiment: corresponding to claim 4)
Next, a fifth embodiment of the present invention will be described with reference to FIG.
図6は第5の実施形態のパワー半導体素子応用装置の素子まわりの分解構成図である。IGBTチップ1とダイオードチップ2とを、金属ベース3Aの表面の絶縁層3Bに形成した導体パターン3Cに接合する。また、金属ベース3Aの裏面に水冷ヒートシンク5Aを接合する。接合の方法は、第1の実施形態で示した複数の方法を適宜使用することができる。
FIG. 6 is an exploded configuration diagram around the elements of the power semiconductor element application apparatus of the fifth embodiment. The IGBT chip 1 and the
このようにパワー半導体素子応用装置を構成した場合、水冷ヒートシンク5Aは、極めて小さい体積で空冷フィンと同等の冷却能力を発揮できるので、パワー半導体素子応用装置の素子まわりを小形化できる。
When the power semiconductor element application device is configured in this way, the water-cooled
(第6の実施形態:請求項5に対応)
次に、本発明の第6の実施形態を図7を参照して説明する。
(Sixth embodiment: corresponding to claim 5)
Next, a sixth embodiment of the present invention will be described with reference to FIG.
図7は第6の実施形態のパワー半導体素子応用装置の素子まわりの分解構成図である。IGBTチップ1とダイオードチップ2とを、金属ベース3Aの表面の絶縁層3Bに形成した導体パターン3Cに接合する。また、金属ベース3Aの裏面にヒートパイプ5Bなどの熱輸送体を接合する。この場合、接合の方法は、第1の実施形態で示した複数の方法を適宜使用することができる。
FIG. 7 is an exploded configuration diagram around the elements of the power semiconductor element application apparatus of the sixth embodiment. The IGBT chip 1 and the
また、熱輸送体の接合部の反対側には図示しない放熱フィンを設ける。 Further, a heat radiating fin (not shown) is provided on the opposite side of the joint portion of the heat transport body.
このようにパワー半導体素子応用装置を構成した場合、ヒートパイプ5Aなどの熱輸送体は、極めて小さい体積で熱輸送できるので、パワー半導体素子応用装置の素子まわりを小形化できる。
When the power semiconductor element application device is configured in this way, the heat transport body such as the
なお、本願発明は、上記各実施形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合、組み合わされた効果が得られる。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば実施形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合には、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。 Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention at the stage of implementation. In addition, the embodiments may be appropriately combined as much as possible, and in that case, combined effects can be obtained. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, when an invention is extracted by omitting some constituent elements from all the constituent elements shown in the embodiment, when the extracted invention is implemented, the omitted part is appropriately supplemented by a well-known common technique. It is what is said.
1…IGBTチップ、1A…IGBTモジュール、2…ダイオードチップ、3…金属板、3A…金属ベース、3B…絶縁層、3C…導体パターン、3D…溝、4…空冷フィン、4A…端部、4B…接合面、5…空冷ヒートシンク、5A…水冷ヒートシンク、5B…ヒートパイプ、6…絶縁基板、7…モジュールベース、8…モジュールケース、9…熱伝導グリス、10…ボルト。 DESCRIPTION OF SYMBOLS 1 ... IGBT chip, 1A ... IGBT module, 2 ... Diode chip, 3 ... Metal plate, 3A ... Metal base, 3B ... Insulating layer, 3C ... Conductor pattern, 3D ... Groove, 4 ... Air cooling fin, 4A ... End part, 4B DESCRIPTION OF SYMBOLS Joining surface, 5 ... Air-cooled heat sink, 5A ... Water-cooled heat sink, 5B ... Heat pipe, 6 ... Insulating substrate, 7 ... Module base, 8 ... Module case, 9 ... Thermal conductive grease, 10 ... Bolt.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308948A JP2005079386A (en) | 2003-09-01 | 2003-09-01 | Power semiconductor application apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308948A JP2005079386A (en) | 2003-09-01 | 2003-09-01 | Power semiconductor application apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079386A true JP2005079386A (en) | 2005-03-24 |
Family
ID=34411258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308948A Pending JP2005079386A (en) | 2003-09-01 | 2003-09-01 | Power semiconductor application apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079386A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253034A (en) * | 2008-04-07 | 2009-10-29 | Toyota Industries Corp | Device for cooling semiconductor device |
JP2012009567A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module and manufacturing method of the same |
AT515440A1 (en) * | 2014-03-10 | 2015-09-15 | Egston System Electronics Eggenburg Gmbh | Electrical component arrangement |
WO2022215401A1 (en) | 2021-04-07 | 2022-10-13 | 富士電機株式会社 | Semiconductor device and vehicle |
-
2003
- 2003-09-01 JP JP2003308948A patent/JP2005079386A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253034A (en) * | 2008-04-07 | 2009-10-29 | Toyota Industries Corp | Device for cooling semiconductor device |
JP2012009567A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module and manufacturing method of the same |
US8946889B2 (en) | 2010-06-23 | 2015-02-03 | Denso Corporation | Semiconductor module with cooling mechanism and production method thereof |
AT515440A1 (en) * | 2014-03-10 | 2015-09-15 | Egston System Electronics Eggenburg Gmbh | Electrical component arrangement |
AT515440B1 (en) * | 2014-03-10 | 2019-07-15 | Egston Power Electronics Gmbh | Electrical component arrangement |
WO2022215401A1 (en) | 2021-04-07 | 2022-10-13 | 富士電機株式会社 | Semiconductor device and vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979768B2 (en) | Thermally conductive composite interface, cooling electronic assembly using the same, and method for coupling cooling assembly and heat generating electronic device | |
JP5046378B2 (en) | Power semiconductor module and power semiconductor device equipped with the module | |
JP2007019203A (en) | Heat radiator | |
JP2002270743A (en) | Mounting structure of semiconductor element | |
JP5965687B2 (en) | Power semiconductor module | |
JP2008503895A (en) | Thermoelectric module | |
JP2009117428A (en) | Method for power semiconductor module, fabrication, its apparatus, power semiconductor module thereof and its junction method | |
WO2007145303A1 (en) | Semiconductor module and method for manufacturing same | |
JP2010171279A (en) | Heat radiator | |
JP4989552B2 (en) | Electronic components | |
WO2013088864A1 (en) | Semiconductor device | |
JP2009043851A (en) | Semiconductor package | |
JPWO2004001865A1 (en) | Thermoelectric element and electronic component module and portable electronic device using the same | |
JP2006245479A (en) | Device for cooling electronic component | |
JP6003624B2 (en) | Semiconductor module | |
JP2008300379A (en) | Power module | |
JP2008311550A (en) | Power semiconductor module | |
JPWO2005024940A1 (en) | Package structure, printed circuit board on which the package structure is mounted, and electronic apparatus having the printed circuit board | |
JP2007324544A (en) | Stacked semiconductor package | |
JP2008004688A (en) | Semiconductor package | |
WO2006122505A1 (en) | Integrated circuit packaging and method of making the same | |
JP2002164485A (en) | Semiconductor module | |
JP2016174034A (en) | Semiconductor power module | |
JP2005079386A (en) | Power semiconductor application apparatus | |
JP2009059760A (en) | Heat dissipation structure of electronic circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
A977 | Report on retrieval |
Effective date: 20071225 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Effective date: 20080306 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20080415 Free format text: JAPANESE INTERMEDIATE CODE: A02 |