JP2005051007A - Manufacturing method of semiconductor chip - Google Patents
Manufacturing method of semiconductor chip Download PDFInfo
- Publication number
- JP2005051007A JP2005051007A JP2003280832A JP2003280832A JP2005051007A JP 2005051007 A JP2005051007 A JP 2005051007A JP 2003280832 A JP2003280832 A JP 2003280832A JP 2003280832 A JP2003280832 A JP 2003280832A JP 2005051007 A JP2005051007 A JP 2005051007A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- manufacturing
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
- Dicing (AREA)
Abstract
Description
本発明は,半導体チップの製造方法に関し,複数の半導体装置が形成された基板の分割方法に関する。 The present invention relates to a method for manufacturing a semiconductor chip, and to a method for dividing a substrate on which a plurality of semiconductor devices are formed.
半導体デバイスは,例えば半導体ウエハ(以下,「ウエハ」という)などの半導体基板上に種々の半導体装置を形成した後,基板上に形成された複数の半導体装置をチップごとに切断して分割され,その半導体チップにリードフレームやTAB等が接続されてパッケージ化されている。 A semiconductor device is divided by cutting a plurality of semiconductor devices formed on a substrate for each chip after forming various semiconductor devices on a semiconductor substrate such as a semiconductor wafer (hereinafter referred to as “wafer”), for example. The semiconductor chip is packaged by connecting a lead frame, TAB, or the like.
そして従来,半導体基板上に一括形成した複数の半導体装置を個々の半導体装置に分割するチップ化の方法として,ダイシング技術が広く使用されている。ダイシング技術とは例えば図5に示されるように,ダイヤモンド粉末をまぶしたダイシングソー101を高速回転させて,基板102を切断する技術である。
Conventionally, dicing technology has been widely used as a chip forming method for dividing a plurality of semiconductor devices formed on a semiconductor substrate into individual semiconductor devices. For example, as shown in FIG. 5, the dicing technique is a technique in which a
ここで微小可動構造体を具備するMEMS(Micro−Electro−Mechanical−System)部品などをチップ化するためには,ダイシング時に発生する異物103が可動部に付着することを防止する必要がある。異物の可動部への付着を防止するにはダイシング時の洗浄水104の水量を増加することが有効であるが,洗浄水量を増加することは洗浄水が可動部に物理的外力を与えることによる可動部の破損を引き起こす方向にあり,限界があった。
Here, in order to chip a MEMS (Micro-Electro-Mechanical-System) component having a minute movable structure, it is necessary to prevent the
この点,可動部を形成する前にまずダイシング技術により半導体装置をチップ化した後,チップレベルで可動部を形成する方法が可動部への異物付着や可動部破損の防止に効果的であるが,例えばシリコン基板上に100個の半導体装置を一括形成したとき,従来はシリコン基板1枚を処理することにより半導体装置100個を一括処理できたのに対して,チップ化後に可動部を形成する方法ではチップ化した100個の半導体装置について各々個別に処理する必要があり生産能力の低下を引き起こすという問題がある。 In this regard, the method of forming the movable part at the chip level after the semiconductor device is first formed into chips by dicing technology before forming the movable part is effective in preventing foreign matter adhesion to the movable part and damage to the movable part. For example, when 100 semiconductor devices are collectively formed on a silicon substrate, conventionally, 100 semiconductor devices can be collectively processed by processing one silicon substrate, whereas a movable portion is formed after chip formation. In the method, there is a problem in that it is necessary to individually process 100 semiconductor devices formed into chips, which causes a reduction in production capacity.
また異物の直接付着を防止するための保護膜をダイシング前に基板表面に形成した後,ダイシングによりチップ化を行い,最終工程で保護膜を除去する方法も可動部への異物付着や可動部破損の防止に効果的であるが,保護膜除去はチップレベルで実施する必要があるため,やはり生産能力の低下を引き起こすという問題がある。 In addition, after forming a protective film on the substrate surface before dicing to prevent foreign substances from adhering, dicing into chips, and removing the protective film in the final process is also possible. Although it is effective in preventing the above-mentioned problem, it is necessary to remove the protective film at the chip level.
上述した従来の欠点を解消し,異物などのゴミを半導体装置に付着させることなくチップ化する方法に関しては,アルカリ溶液によりシリコン基板にV型溝を形成した後,可動部を基板レベルで一括形成し,最終工程にてV型溝に沿って半導体装置を割り,それによってチップ化する方法が提案されている(特許文献1)。
しかしながら,当該手法では,V型溝形成のために広い領域を必要とし,例えば厚さ600μm,面方位<100>のシリコン基板に深さ300μmのV型溝を形成する場合,420μm幅のエッチング開口部を設ける必要があり,その結果,基板上に形成できる半導体装置の数が少なくなってしまうという問題が生ずる。
With respect to the method of eliminating the above-mentioned conventional drawbacks and forming chips without adhering foreign matter or other foreign matter to the semiconductor device, after forming a V-shaped groove in the silicon substrate with an alkaline solution, the movable parts are collectively formed at the substrate level. A method of dividing a semiconductor device along a V-shaped groove in a final process and thereby forming a chip has been proposed (Patent Document 1).
However, this method requires a wide area for forming the V-shaped groove. For example, when forming a V-shaped groove having a depth of 300 μm on a silicon substrate having a thickness of 600 μm and a plane orientation <100>, an etching opening having a width of 420 μm is used. As a result, the number of semiconductor devices that can be formed on the substrate is reduced.
本発明の目的は,上述した従来の欠点を解消することにあり,半導体装置をチップ化するにあたり,
・可動部に切りカスなどの異物を付着させず,
・外力により可動部の破損を引き起こすことがない,
・基板上の半導体装置数を減らすことがない
・ドライエッチングのマクロローディング効果を利用することにより工程を増やさない,
・容易に半導体装置をチップ化できる,
等の優れた効果が得られる半導体チップの製造方法を提供するものである。
An object of the present invention is to eliminate the above-mentioned conventional drawbacks, and in making a semiconductor device into a chip,
・ Does not allow cuttings or other foreign matter to adhere to the moving parts.
・ Moving parts are not damaged by external force.
・ Does not reduce the number of semiconductor devices on the substrate ・ Does not increase the number of processes by utilizing the macro loading effect of dry etching,
・ Semiconductor devices can be easily chipped.
The present invention provides a method for manufacturing a semiconductor chip that provides excellent effects such as the above.
本発明によれば,基板の表面にエッチングマスク材を形成後,ドライエッチングによって基板を所望の深さまでエッチングしてチップ化のための溝を形成した後,可動部を基板レベルで一括形成し,最終工程にて当該溝に沿って半導体装置を分割しチップ化する。 According to the present invention, after forming an etching mask material on the surface of the substrate, the substrate is etched to a desired depth by dry etching to form a groove for chip formation, and then the movable part is collectively formed at the substrate level. In the final process, the semiconductor device is divided into chips along the groove.
ドライエッチング技術により精度良く形成した溝を起点として分割することによりチップ化することで,異物を可動部に付着させることなくチップ化が実現でき,また洗浄水も不要であるため可動部の破損も引き起こすことなくチップ化することが可能となる。またエッチング深さを精度良く制御できるため,十分な基板強度を保ったまま可動部形成工程などの後工程を基板レベルで一括処理することができる。 By dividing the groove with high accuracy by dry etching technology, the chip can be formed without attaching foreign matter to the movable part, and no cleaning water is required, so the movable part can be damaged. It becomes possible to make a chip without causing it. In addition, since the etching depth can be controlled with high accuracy, subsequent processes such as a movable part forming process can be collectively processed at the substrate level while maintaining a sufficient substrate strength.
また前記溝は,エッチングによる基板加工工程と同時に行うことも可能である。この場合,ドライエッチングの際のマイクロローディング効果を利用することにより,前記溝の深さは,溝を形成するためのエッチング幅によって制御することができる。 The groove can be formed simultaneously with the substrate processing step by etching. In this case, the depth of the groove can be controlled by the etching width for forming the groove by utilizing the microloading effect at the time of dry etching.
前記溝は,連続した直線状に形成してもよいが,間隔を空けた破線状のものとしてもよい。さらにまた溝は,基板の表裏面に対向して形成してもよい。また溝の形状は,底部がV字型のものが好ましい。 The groove may be formed in a continuous straight line shape, or may be in the form of a broken line with an interval. Furthermore, the groove may be formed to face the front and back surfaces of the substrate. The groove is preferably V-shaped at the bottom.
本発明における半導体チップの製造方法によれば,半導体装置の可動部に切りカスなどの異物が付着することはない。また外力によって可動部の破損を引き起こすこともない。しかも基板上の半導体装置の数を減らすことなく,容易に半導体装置をチップ化することができる。 According to the semiconductor chip manufacturing method of the present invention, foreign matter such as swarf does not adhere to the movable part of the semiconductor device. In addition, the movable part is not damaged by the external force. In addition, the semiconductor device can be easily made into chips without reducing the number of semiconductor devices on the substrate.
以下,本発明の好ましい実施の形態について説明する。図1はシリコン基板1上に形成した半導体装置をチップ化する際の各工程後の断面を示している。シリコン基板1の厚さは600μmである。
Hereinafter, preferred embodiments of the present invention will be described. FIG. 1 shows a cross section after each step when a semiconductor device formed on a
図1(a)はシリコン基板1上に半導体装置2が形成された様子を示している。この半導体装置2をチップごとに覆うようにエッチングマスク材3が形成されている。本実施の形態においては,エッチングマスク材3には感光性有機膜を用いていている。このようなエッチングマスク材3の形成は。例えば既存のフォトリソグラフィ技術を用いることで容易に実現できる。
FIG. 1A shows a state in which a
そのようにしてエッチングマスク材3で半導体装置2を保護した後,ドライエッチングによって,分割するための所定の溝4をシリコン基板1上に形成する(図1(b))。本実施の形態では,ドライエッチングの反応ガスとしてSF6を用いた。また前記エッチングによって形成された溝3の深さは300μmである。
After protecting the
次いでエッチングマスク材3を例えばアッシング処理やその他既存の膜除去技術によって除去する(図1(b))。そして最後に溝4に沿ってシリコン基板1を割ることによって,各半導体装置2を実装したシリコン基板1をチップ5ごとに分割する。したがって,従来のようにダイシングソーを使用しなくとも,シリコン基板1をチップ5ごとに容易に分割することができる。それゆえ,可動部に切りカスなどの異物が付着することはない。また溝幅を狭くすることができるので,基板上の半導体装置数を減らすことがない。
Next, the etching mask material 3 is removed by, for example, ashing or other existing film removal technology (FIG. 1B). Finally, by dividing the
なお溝を形成する際のドライエッチングに使用する反応ガスは,フッ素ラジカルが多量に発生してエッチングレートが速いSF6を用いたが,これに限らず,XeF2を使用してもよい。これらのガスによれば,Siを高速でエッチング処理可能である。特にXeF2を使用した場合には,選択比も良好である。 The reactive gas used for dry etching when forming the groove is SF 6 which generates a large amount of fluorine radicals and has a high etching rate, but is not limited thereto, and XeF 2 may be used. According to these gases, Si can be etched at a high speed. In particular, when XeF 2 is used, the selectivity is also good.
さらに別の実施の形態について説明する。図2は本発明にしたがって,半導体加速度センサを製造する工程ごとの断面図を示している。半導体加速度センサは,表面にピエゾ抵抗体を形成する工程,電極配線を形成する工程,裏面に重錐体パターンとチップ化用溝パターンを形成する工程,裏面をドライエッチングする工程,埋め込み酸化膜をHF水溶液により除去する工程を有している。 Still another embodiment will be described. FIG. 2 shows a cross-sectional view for each process of manufacturing a semiconductor acceleration sensor according to the present invention. A semiconductor acceleration sensor includes a step of forming a piezoresistor on the front surface, a step of forming electrode wiring, a step of forming a heavy cone pattern and a chip groove pattern on the back surface, a step of dry etching the back surface, and a buried oxide film. It has the process of removing with HF aqueous solution.
まず図2(a)に示したように,SOI(Silicon on Insulator)基板11は,支持基板12上に形成された埋め込み酸化膜13と活性層14とを有している。このSOI基板11の表面に,イオン注入法によりピエゾ抵抗体15が形成される(図2(b))。次いで例えば熱酸化方法によって,絶縁膜としてシリコン酸化膜16が形成され,さらにコンタクトホール,金属配線を形成することによりセンサ回路17が形成されるる(図2(c))。
First, as shown in FIG. 2A, an SOI (Silicon on Insulator)
次に,図2(d)に示したように,支持基板12の裏面に重錐体パターンとチップ化用溝パターンがフォトリソグラフィ技術によりフォトレジスト21で形成される。そして反応ガスとしてSF6ガスを使用して,例えばRIE装置を用いてエッチングすることで,支持基板12を削って構成される重錐体22とチップ化用の溝23が同時に形成される(図2(e))。
Next, as shown in FIG. 2D, a heavy cone pattern and a chip-forming groove pattern are formed on the back surface of the support substrate 12 with a
最後に,図2(f)に示したように,表面から露出した部分の埋め込み酸化膜13をHFによるエッチングによって除去した後,図2(g)に示したように,溝23に沿って基板を分割することにより,加速度センサのチップ24が完成する。
Finally, as shown in FIG. 2 (f), the buried
この実施の形態では,図3に示されるように,狭いパターン部では広いパターン部に比較してエッチング速度が低下するという,いわゆる「マイクロローディング効果」を利用してチップ化用の溝23の形成を,重錐体22と同時形成しており,重錐体22形成用の開口幅が100μmであるのに対してチップ化用の溝幅d2は5μmに設定した。これにより開口幅d1が,100μmの重錐体形成部において,支持基板12の厚さ相当の600μm深さのドライエッチングが完了するとき,同時に形成される開口幅が5μmのチップ化用の溝23のエッチング深さを300μmに容易に制御できる。
In this embodiment, as shown in FIG. 3, formation of the chip-forming
なおチップ化用の溝23の深さは,基板厚さの半分である必要は無く,基板レベルでのハンドリングを容易にするため浅く設定しても良く,またチップ切り離しを容易とするため深く設定しても良く,埋め込み酸化膜13まで溝23が到達するよう設定しても良い。チップ化用の溝23を深く設定する場合は,溝幅d2を広くすれば良く,例えば10μm幅としたとき溝23の深さは330μmとなった。また,チップ化用の溝23を浅く設定する場合は,逆に溝幅d2を狭くすれば良く,例えば3μm幅としたとき溝深さは280μmとなった。
The depth of the
また,ドライエッチングによって基板を完全分割したい場合には,重錐体22の形成時にエッチングされるチップ化用の溝23とは反対側の基板表面から,チップ化用の溝23に対向する位置に,フォトリソグラフィによって形成された感光性有機膜をマスクにして,活性層14および埋め込み酸化膜23をエッチングして,貫通させることで対応できる。
When it is desired to completely divide the substrate by dry etching, the substrate surface opposite to the chip-forming
前記した溝4,23の底部の形状はV字型であることが好ましい。前出第1の実施の形態に即して説明すると,例えば図4(a)に示したように,溝4を形成したシリコン基板1の裏面にエキスパンドテープ31を接着し,このエキスパンドテープ31を引き延ばすことによって,溝4に沿ってシリコン基板1を割って分割する際,溝4底部の先端の極めて狭い隅部4aに,応力が集中するので,図4(b)に示したように,隅部4aとシリコン基板1の裏面を結ぶ1つの線に沿ってシリコン基板1を割ることができる。したがってエキスパンドテープ31上にシリコン基板1の一部が残った状態で割れたり,あるいは一方のチップ側に偏って割れることが防止される。
The shape of the bottom of the
なお溝を形成した後,当該溝に沿って基板をチップごとに分割する際には,例えば溝が形成された基板にエキスパンドテープを接着し,当該エキスパンドテープを引き伸ばすことによって基板を分割するようにすれば,チップを破損することなく安全に基板を分割することができる。 When the substrate is divided into chips along the groove after forming the groove, for example, the expanded tape is bonded to the substrate on which the groove is formed, and the substrate is divided by stretching the expanded tape. Then, the substrate can be safely divided without damaging the chip.
前記実施の形態では,溝形成工程と同時に加速度センサにおける重錘体形成を同時に行うようにしていたが,本発明は,そのような重錘体形成以外に基板裏面に深堀り工程を必要とするデバイス全てに対して適用する事が可能である。たとえば,RFデバイス(フィルタ)における裏面エッチング(キャピティ形成)工程,マイクロホンにおける裏面エッチング(キャピティ形成)工程,(EB向け)ステンシルマスクにおける裏面貫通エッチング工程,圧力センサにおける裏面エッチング(キャピティ形成)工程,光デバイスのミラー面の形成工程などをその例として挙げられる。 In the above embodiment, the weight formation in the acceleration sensor is performed simultaneously with the groove formation process, but the present invention requires a deepening process on the back surface of the substrate in addition to the weight body formation. It can be applied to all devices. For example, a back surface etching (capacity formation) process in an RF device (filter), a back surface etching (capacity formation) process in a microphone, a back surface through etching process in a stencil mask (for EB), a back surface etching (capacity formation) process in a pressure sensor, optical An example is a process of forming a mirror surface of a device.
本発明は,半導体デバイスの製造工程において,基板上に種々の半導体装置を形成した後,基板上に形成された複数の半導体装置をチップごとに切断して分割する際に好適に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used when a plurality of semiconductor devices formed on a substrate are cut and divided for each chip after various semiconductor devices are formed on the substrate in a semiconductor device manufacturing process. it can.
1 シリコン基板
2 半導体装置
3 エッチングマスク材
4 溝
5 チップ
DESCRIPTION OF
Claims (12)
前記基板にドライエッチングによって溝を形成した後,当該溝に沿って当該基板を割ることにより基板を分割することを特徴とする,半導体チップの製造方法。 A method of dividing a substrate on which a plurality of semiconductor devices are formed into chips,
A method of manufacturing a semiconductor chip, comprising: forming a groove on the substrate by dry etching; and then dividing the substrate by dividing the substrate along the groove.
2. The method of manufacturing a semiconductor chip according to claim 1, wherein the bottom of the groove is formed in a V shape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280832A JP2005051007A (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280832A JP2005051007A (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051007A true JP2005051007A (en) | 2005-02-24 |
Family
ID=34266535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003280832A Withdrawn JP2005051007A (en) | 2003-07-28 | 2003-07-28 | Manufacturing method of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005051007A (en) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006289563A (en) * | 2005-04-12 | 2006-10-26 | Sumitomo Heavy Ind Ltd | Substrate for manufacturing microdevice and method of manufacturing microdevice |
JP2006341324A (en) * | 2005-06-07 | 2006-12-21 | Seiko Epson Corp | Manufacturing method of structure and structure |
WO2008146744A1 (en) * | 2007-05-25 | 2008-12-04 | Hamamatsu Photonics K.K. | Working method for cutting |
US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
US7660058B2 (en) | 2005-08-19 | 2010-02-09 | Qualcomm Mems Technologies, Inc. | Methods for etching layers within a MEMS device to achieve a tapered edge |
US7684104B2 (en) | 2004-09-27 | 2010-03-23 | Idc, Llc | MEMS using filler material and method |
US7688494B2 (en) | 2006-05-03 | 2010-03-30 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
US7706044B2 (en) | 2003-05-26 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | Optical interference display cell and method of making the same |
US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
US7733552B2 (en) | 2007-03-21 | 2010-06-08 | Qualcomm Mems Technologies, Inc | MEMS cavity-coating layers and methods |
US7763546B2 (en) | 2006-08-02 | 2010-07-27 | Qualcomm Mems Technologies, Inc. | Methods for reducing surface charges during the manufacture of microelectromechanical systems devices |
US7781850B2 (en) | 2002-09-20 | 2010-08-24 | Qualcomm Mems Technologies, Inc. | Controlling electromechanical behavior of structures within a microelectromechanical systems device |
US7785990B2 (en) | 2008-03-25 | 2010-08-31 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US7795061B2 (en) | 2005-12-29 | 2010-09-14 | Qualcomm Mems Technologies, Inc. | Method of creating MEMS device cavities by a non-etching process |
CN104925742A (en) * | 2014-03-20 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | Forming method of MEMS semiconductor device |
JP2015226018A (en) * | 2014-05-29 | 2015-12-14 | Tdk株式会社 | Individualization method of electronic device |
US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
JP2017204549A (en) * | 2016-05-11 | 2017-11-16 | サムコ株式会社 | Semiconductor substrate and manufacturing method of the same |
JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
TWI729174B (en) * | 2017-03-21 | 2021-06-01 | 日商東芝記憶體股份有限公司 | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-07-28 JP JP2003280832A patent/JP2005051007A/en not_active Withdrawn
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
US7781850B2 (en) | 2002-09-20 | 2010-08-24 | Qualcomm Mems Technologies, Inc. | Controlling electromechanical behavior of structures within a microelectromechanical systems device |
US7706044B2 (en) | 2003-05-26 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | Optical interference display cell and method of making the same |
US7684104B2 (en) | 2004-09-27 | 2010-03-23 | Idc, Llc | MEMS using filler material and method |
JP2006289563A (en) * | 2005-04-12 | 2006-10-26 | Sumitomo Heavy Ind Ltd | Substrate for manufacturing microdevice and method of manufacturing microdevice |
JP2006341324A (en) * | 2005-06-07 | 2006-12-21 | Seiko Epson Corp | Manufacturing method of structure and structure |
US7660058B2 (en) | 2005-08-19 | 2010-02-09 | Qualcomm Mems Technologies, Inc. | Methods for etching layers within a MEMS device to achieve a tapered edge |
US8394656B2 (en) | 2005-12-29 | 2013-03-12 | Qualcomm Mems Technologies, Inc. | Method of creating MEMS device cavities by a non-etching process |
US7795061B2 (en) | 2005-12-29 | 2010-09-14 | Qualcomm Mems Technologies, Inc. | Method of creating MEMS device cavities by a non-etching process |
US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
US7688494B2 (en) | 2006-05-03 | 2010-03-30 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
US7763546B2 (en) | 2006-08-02 | 2010-07-27 | Qualcomm Mems Technologies, Inc. | Methods for reducing surface charges during the manufacture of microelectromechanical systems devices |
US7733552B2 (en) | 2007-03-21 | 2010-06-08 | Qualcomm Mems Technologies, Inc | MEMS cavity-coating layers and methods |
US8164815B2 (en) | 2007-03-21 | 2012-04-24 | Qualcomm Mems Technologies, Inc. | MEMS cavity-coating layers and methods |
US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
US8830557B2 (en) | 2007-05-11 | 2014-09-09 | Qualcomm Mems Technologies, Inc. | Methods of fabricating MEMS with spacers between plates and devices formed by same |
JP5197586B2 (en) * | 2007-05-25 | 2013-05-15 | 浜松ホトニクス株式会社 | Cutting method |
CN101681822B (en) * | 2007-05-25 | 2012-06-13 | 浜松光子学株式会社 | Working method for cutting |
US8603351B2 (en) | 2007-05-25 | 2013-12-10 | Hamamatsu Photonics K.K. | Working method for cutting |
WO2008146744A1 (en) * | 2007-05-25 | 2008-12-04 | Hamamatsu Photonics K.K. | Working method for cutting |
US7785990B2 (en) | 2008-03-25 | 2010-08-31 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
CN104925742A (en) * | 2014-03-20 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | Forming method of MEMS semiconductor device |
JP2015226018A (en) * | 2014-05-29 | 2015-12-14 | Tdk株式会社 | Individualization method of electronic device |
JP2017204549A (en) * | 2016-05-11 | 2017-11-16 | サムコ株式会社 | Semiconductor substrate and manufacturing method of the same |
TWI729174B (en) * | 2017-03-21 | 2021-06-01 | 日商東芝記憶體股份有限公司 | Semiconductor device and manufacturing method thereof |
JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005051007A (en) | Manufacturing method of semiconductor chip | |
US6642127B2 (en) | Method for dicing a semiconductor wafer | |
US6465158B1 (en) | Semiconductor wafer dividing method | |
US6075280A (en) | Precision breaking of semiconductor wafer into chips by applying an etch process | |
US5445559A (en) | Wafer-like processing after sawing DMDs | |
US6521513B1 (en) | Silicon wafer configuration and method for forming same | |
JP4480728B2 (en) | Method for manufacturing MEMS microphone | |
KR100444588B1 (en) | Fabrication of via hole for glass wafer | |
US8466042B2 (en) | Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom | |
KR20070051360A (en) | Increasing die strength by etching during or after dicing | |
JP2006344816A (en) | Method of manufacturing semiconductor chip | |
KR20040020827A (en) | Semiconductor chip and fabrication method thereof | |
JP5473879B2 (en) | Semiconductor wafer dicing line processing method and semiconductor chip manufacturing method | |
US8030180B2 (en) | Method of manufacturing a semiconductor device | |
JP2005123425A (en) | Semiconductor substrate manufacturing method, semiconductor substrate and method for manufacturing semiconductor device | |
JP5509057B2 (en) | Manufacturing method of semiconductor chip | |
JP2009226582A (en) | Method for fabricating semiconductor device | |
US6780767B2 (en) | Semiconductor component in a wafer assembly | |
JPH0467650A (en) | Manufacture of semiconductor device | |
US7179720B2 (en) | Pre-fabrication scribing | |
CN109979879B (en) | Semiconductor chip manufacturing method | |
JP2004363517A (en) | Method of chipping semiconductor wafer | |
JPH1070094A (en) | Method of cutting semiconductor sensor wafer | |
JP2000340527A (en) | Method for separating semiconductor elements | |
WO2011021981A1 (en) | Method of dicing a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |