Nothing Special   »   [go: up one dir, main page]

JP2005045228A - 光学情報記録媒体とその製造方法 - Google Patents

光学情報記録媒体とその製造方法 Download PDF

Info

Publication number
JP2005045228A
JP2005045228A JP2004197115A JP2004197115A JP2005045228A JP 2005045228 A JP2005045228 A JP 2005045228A JP 2004197115 A JP2004197115 A JP 2004197115A JP 2004197115 A JP2004197115 A JP 2004197115A JP 2005045228 A JP2005045228 A JP 2005045228A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
built
wiring pattern
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004197115A
Other languages
English (en)
Other versions
JP2005045228A5 (ja
Inventor
Yukihiro Ishimaru
幸宏 石丸
Tosaku Nishiyama
東作 西山
Yasuhiro Sugaya
康博 菅谷
Toshiyuki Asahi
俊行 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004197115A priority Critical patent/JP2005045228A/ja
Publication of JP2005045228A publication Critical patent/JP2005045228A/ja
Publication of JP2005045228A5 publication Critical patent/JP2005045228A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 配線収容率が高く高密度で、かつ小型化も可能な電子部品内蔵回路基板を提供する。
【解決手段】 絶縁層(11)と、絶縁層(11)の第１の主面に設けられた第１の配線パターン(12)と、絶縁層(12)の第１の主面と異なる第２の主面に設けられた第２の配線パターン(13)と、絶縁層(11)の内部に配置された例えば半導体チップ等の電子部品(15a,15b)と、を含む電子部品内蔵回路基板であって、半導体チップは、第１の面に形成された第１の外部接続端子(16)と、第１の面と異なる第２の面に形成された第２の外部接続端子(18)とを含んでおり、第１の外部接続端子(16)は第１の配線パターン(12)と電気的に接続され、かつ、第２の外部接続端子(18)は第２の配線パターン(13)と電気的に接続されている。
【選択図】 図１

Description

本発明は、半導体素子等の能動部品やコンデンサ等の受動部品である電子部品を内蔵した電子部品内蔵回路基板とその製造方法とに関する。
近年、電子機器の高性能化および小型化の要求に伴い、半導体素子の高密度化および高機能化が一層要求されている。また、回路基板についても、小型かつ高密度を実現するものが望まれている。そこで、能動部品および受動部品等の電子部品を少なくとも１つ内部に埋設し、かつ配線パターンとそれら電子部品とを電気的に接続するインナービアを備えた電子部品内蔵回路基板が提案されている（例えば、特開２００１−３３２８６６号公報参照。）。
図２３および図２４は、従来の電子部品内蔵回路基板の構成例を示す断面図である。図示された電子部品内蔵回路基板１００１は、半導体素子内蔵型の回路基板である。図２３に示された電子部品内蔵回路基板１００１は、絶縁層１００５の一方の主面（第１の主面）に第１の配線パターン１００２が形成され、絶縁層１００５の他方の主面（第２の主面）に第２の配線パターン１００３が形成された、多層配線構造を有している。絶縁層１００５は、無機フィラーと熱硬化性樹脂とを複合したコンポジット材料にて形成されている。絶縁層１００５の互いに異なる面に配置されている第１の配線パターン１００２と第２の配線パターン１００３とは、導電性樹脂組成物からなるインナービア１００４によって互いに電気的に接続されている。半導体チップ１００６は、絶縁層１００５の内部に埋め込まれており、半導体チップ１００６の外部接続端子１００７は、接続部材１００８を介して第１の配線パターン１００２に電気的に接続されている（例えば、特許文献１参照。）。
特開２００１−３３２８６６号公報
しかし、上記従来例には、実装密度を高める上で構造的な障害があり、高密度化を図れない等という問題があった。以下に、この問題について説明する。
図２３に示した電子部品内蔵回路基板１００１においては、半導体チップ１００６の外部接続端子１００７は、第１の配線パターン１００２と対向する面に形成されているので、接続部材１００８を用いて第１の配線パターン１００２と直接接続することができる。これに対し、外部接続端子１００７を、半導体チップ１００６の外部接続端子１００７が設けられていない面と対向している第２の配線パターン１００３と電気的に接続する必要がある場合は（例えば、外部接続端子１００７ａと第２の配線パターン１００３に含まれる配線１００３ａとを接続する場合は）、直接接続することができないため、第１の配線パターン１００２およびインナービア１００４を介して接続しなければならなかった。このように、外部接続端子１００７と第２の配線パターン１００３とを接続する場合は、他の配線（第１の配線パターン１００２）およびインナービア１００４を利用することが必要となるため、配線の収容率が低下し、高密度化の実現が困難であった。
また、図２４に示すように、外部接続端子が一方の面にのみ設けられている半導体チップ１００６では、外部接続端子１００７ｂ〜１００７ｆと配線パターン１００２に含まれる配線１００２ｂ〜１００２ｆとを接続する場合、外部接続端子のピッチが配線のピッチに制限されてしまう。そのため、半導体チップ１００６をさらに小型化することができるにもかかわらず、上記の理由によりその大きさが制限されて小型化が抑制されるという問題もあった。
本発明の電子部品内蔵回路基板は、絶縁層と、前記絶縁層の第１の主面に設けられた第１の配線パターンと、前記絶縁層の前記第１の主面とは異なる第２の主面に設けられた第２の配線パターンと、前記絶縁層の内部に配置された少なくとも一つの電子部品と、を含む電子部品内蔵回路基板であって、前記電子部品は、第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含んでおり、前記第１の外部接続端子は前記第１の配線パターンと電気的に接続され、かつ、前記第２の外部接続端子は前記第２の配線パターンと電気的に接続されていることを特徴としている。
本発明の第１の電子部品内蔵回路基板の製造方法は、（ａ）第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含む電子部品を、シート状の第１の導電体に位置合わせして実装し、前記第１の外部接続端子と前記第１の導電体とが互いに電気的に接続された電子部品実装体を形成する工程と、（ｂ）前記電子部品実装体上に、無機フィラーと熱硬化性樹脂とを含む混合物にて形成された未硬化のシート状物と、シート状の第２の導電体とを、位置合わせしてこの順に重ね合わせ、積層体を形成する工程と、（ｃ）前記積層体を積層方向に加圧し、かつ、加熱することにより、前記シート状物内に前記電子部品実装体の電子部品を埋設し、かつ、前記第２の外部接続端子と前記第２の導電体とを互いに電気的に接続させる工程と、（ｄ）前記第１の導電体と前記第２の導電体とを用いて配線パターンを形成する工程と、を含むことを特徴としている。
本発明の第２の電子部品内蔵回路基板の製造方法は、（ａ）第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含む電子部品を、支持材上に形成された第１の配線パターンに位置合わせして実装し、前記第１の外部接続端子と前記第１の配線パターンとが互いに電気的に接続された電子部品実装体を形成する工程と、（ｂ）前記電子部品実装体上に、無機フィラーと熱硬化性樹脂とを含む混合物にて形成された未硬化のシート状物と、支持材上に形成された第２の配線パターンとを、位置合わせしてこの順に重ね合わせ、積層体を形成する工程と、（ｃ）前記積層体を積層方向に加圧し、かつ、加熱することにより、前記シート状物内に前記電子部品実装体の電子部品を埋設し、かつ、前記第２の外部接続端子と前記第２の配線パターンとを電気的に接続させる工程と、を含むことを特徴としている。
なお、第１及び第２の電子部品内蔵回路基板の製造方法において、未硬化のシート状物とは、材料がまだ柔軟な状態にある程度までシート状物が部分的に硬化された場合も含む。
本発明の電子部品内蔵回路基板およびその製造方法によれば、配線収容率を高めて高密度化を実現でき、さらに小型化も実現できる。
本発明の電子部品内蔵回路基板によれば、電子部品の外部接続端子が電子部品の互いに異なる面に設けられているので、内蔵された電子部品において配線パターンとの電気的接続に用いられる面が増加することになる。これにより、配線の収容率を高めることができ、高密度実装が実現できる。さらに、外部接続端子の設計ルールも緩和されるので、小型化も実現できる。なお、本発明の電子部品内臓回路基板は、内蔵される電子部品が例えば球体のように一面で形成されている場合に、互いに異なる方位を向くように外部接続端子が設けられている構成も含むものとする。
本発明の電子部品内蔵回路基板においては、前記第１の面が、前記電子部品において前記第１の配線パターンと対向する面であり、前記第２の面が、前記電子部品において前記第２の配線パターンと対向する面であることが好ましい。配線の収容率がより高くなるからである。
本発明の電子部品内蔵回路基板においては、前記絶縁層は、無機フィラーと熱硬化性樹脂とを含む混合物にて形成されることが好ましく、前記混合物は、前記無機フィラーを７０重量％以上９５重量％以下含むことがより好ましい。電子部品から発生する熱が無機フィラーによって速やかに放熱されるため、信頼性の高い電子部品内蔵回路基板が得られるからである。また、前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂およびイソシアネート樹脂からなる群から選択される少なくとも一つの樹脂を含むことが好ましい。これらの樹脂は、硬化物が耐熱性や電気絶縁性に優れているからである。また、前記無機フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2からなる群から選択される少なくとも一種を含むことが好ましい。これらの材料は、放熱性に優れているからである。また、無機フィラーとしてＭｇＯを用いた場合は、電子部品内蔵回路基板の線膨張係数を大きくすることができる。また、無機フィラーとしてＳｉＯ2（特に非晶質ＳｉＯ2）を用いた場合は、電子部品内蔵回路基板の誘電率を小さくすることができる。また、無機フィラーとしてＢＮを用いた場合は、電子部品内蔵回路基板の線膨張係数を低くすることができる。
本発明の電子部品内蔵回路基板においては、前記第１の配線パターンと前記第２の配線パターンとを互いに電気的に接続するインナービアがさらに設けられていることが好ましい。これにより、配線の収容率をさらに高めることができる。また、インナービアは導電性樹脂組成物にて形成されていることが好ましい。容易に製造できるからである。
本発明の電子部品内蔵回路基板においては、前記電子部品として半導体チップを用いることができ、また、少なくとも二つの半導体チップが接着剤を介して貼り合わされて形成されているものを用いることができる。また、前記電子部品として、可撓性を有する基材に少なくとも二つの半導体チップが搭載され、少なくとも二つの半導体チップの外部接続端子が互いに異なる方位を向くように基材が折り曲げられて形成されているものを用いることも可能である。
本発明の電子部品内蔵回路基板においては、チップ状の抵抗、チップ状のコンデンサおよびチップ状のインダクタからなる群から選択される少なくとも一つの受動部品をさらに含み、前記受動部品が前記絶縁層の内部に配置されていることが好ましい。受動部品が含まれることにより、所望の機能を有する電子部品内蔵回路基板が実現できるからである。
また、本発明の第１および第２の電子部品内蔵回路基板の製造方法によれば、本発明の電子部品内蔵回路基板を容易に作製できる。
本発明の第１および第２の電子部品内蔵回路基板の製造方法では、前記（ａ）の工程において、前記電子部品の前記第２の外部接続端子上に接続部材を設けることができる。
本発明の第１の電子部品内蔵回路基板の製造方法では、前記（ｂ）の工程において、前記第２の導電体上の所定の領域に接続部材を形成し、前記接続部材が前記シート状物に対向する向きで、前記第２の導電体を前記シート状物に重ね合わせることもできる。
本発明の第２の電子部品内蔵回路基板の製造方法では、前記（ｂ）の工程において、前記第２の配線パターンの所定の領域に接続部材を形成し、前記接続部材が前記シート状物に対向する向きで、前記支持材上に形成された前記第２の配線パターンを前記シート状物に重ね合わせることもできる。また、本発明の第２の電子部品内蔵回路基板の製造方法では、前記（ｃ）の工程の後、前記積層体から支持材のみを剥離する工程をさらに含んでもよい。
本発明の第１および第２の電子部品内蔵回路基板の製造方法では、前記接続部材を、ハンダ、導電性樹脂組成物、異方導電性シートおよび突起電極から選択される少なくとも一つにて形成することができ、また、突起電極と異方導電性シートまたは導電性樹脂組成物とを積層させて形成することもできる。
本発明の第１および第２の電子部品内蔵回路基板の製造方法では、前記混合物が、無機フィラー７０重量％以上９５重量％以下含むことが好ましい。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の電子部品内蔵回路基板の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板１は、絶縁層１１と、絶縁層１１の一方の主面（第１の主面）に形成された第１の配線パターン１２と、絶縁層１１の他方の主面（第２の主面）に形成された第２の配線パターン１３と、第１の配線パターン１２と第２の配線パターン１３とを電気的に接続するためのインナービア１４と、絶縁層１１の内部に埋め込まれて配置された半導体チップ（電子部品）１５ａ，１５ｂとを含んでいる。半導体チップ１５ａには、第１の配線パターン１２と対向する面（第１の面）に外部接続端子（第１の外部接続端子）１６が設けられ、第２の配線パターン１３に対向する面（第２の面）に外部接続端子１８が設けられている。外部接続端子１６は、接続部材１７を介して第１の配線パターン１２と電気的に接続されている。外部接続端子（第２の外部接続端子）１８は、接続部材１９を介して第２の配線パターン１３と電気的に接続されている。半導体チップ１５ｂは、第１の配線パターン１２と電気的に接続されている。
絶縁層１１は、電気絶縁性を有する材料であれば使用可能であるが、無機フィラーと熱硬化性樹脂との混合物が含まれたコンポジット材料にて形成されることが好ましい。半導体チップ１５ａ，１５ｂから発生する熱が絶縁層１１に含まれる無機フィラーによって放熱されやすくなり、また、無機フィラーの材料を適宜選択することによって、内蔵する電子部品に合わせて絶縁層１１の熱伝導度および誘電率等を制御できるからである。無機フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2から選択される少なくとも一種類を含むことが望ましい。これらの材料は熱伝導性に優れているので、絶縁層１１の放熱性を高めることができるからである。熱硬化性樹脂は、例えばエポキシ樹脂、フェノール樹脂およびイソシアネート樹脂から選択される少なくとも一種類を含むことが望ましい。これらの熱硬化性樹脂は、その硬化物が電気絶縁性、機械的強度および耐熱性に優れるからである。
第１および第２の配線パターン１２，１３は、導電性に優れ、かつ、回路形成が容易である材料にて形成されていればよく、特に限定されないが、金属箔が好ましい。金属箔には、例えば銅、ニッケル、アルミニウム、およびこれらのいずれかの金属を主成分とする合金が使用できるが、特に銅および銅を主成分とする合金が好ましい。銅は、電気伝導性に優れ、かつ安価で、配線パターン形成が容易となるからである。
インナービア１４は、導電性材料と熱硬化性樹脂とを混合した導電性樹脂組成物により形成されていることが望ましい。導電性材料としては、金、銀または銅の粉末等を用いることが好ましく、特に銅は、導電性が良好でマイグレーションも少なく、さらに安価であるため好ましい。また、銅粒子に銀コートを施した粉末を用いると、銅の酸化による抵抗の増加を抑制することができる。熱硬化性樹脂は、絶縁層１１の形成に用いた熱硬化性樹脂と同様の樹脂を用いることが好ましく、液状のエポキシ樹脂は耐熱性の面で安定であるため好適である。
接続部材１７，１９としては、ハンダ、導電性樹脂組成物および異方導電性シートのうち少なくとも１つが適用できる。また、金、銀、銅、白金、ハンダおよびアルミニウムのうち少なくとも１つの金属や、これらの金属のうち少なくとも１種類を含む合金等にて形成された突起電極を利用することもできる。さらに、このような突起電極に導電性樹脂組成物が塗布されているものや、突起電極と異方導電性シートを組み合わせたもの等も好適に使用できる。ここでの導電性樹脂組成物には、例えば、金、銀、銅または銀−パラジウム合金等と熱硬化性樹脂との混合物が使用できる。
半導体チップ１５ａは、互いに異なる二つの面に例えばアルミ電極等の外部接続端子１６，１８を有している。このように二つの面に外部接続端子を設けることで、半導体チップ１５ａを、絶縁層１１の互いに異なる面に形成された第１の配線パターン１２および第２の配線パターン１３のそれぞれと接続させる場合であっても、配線の収容率の低下を抑制して、高密度化を実現できる。さらに、第１の配線パターン１２と第２の配線パターン１３との両方を利用できるので、半導体チップ１５ａの外部接続端子の設計ルールを緩和でき、半導体チップ１５ａの小型化も可能となる。
次に、本実施の形態の電子部品内蔵回路基板１の製造方法の第１の例について、図２Ａ〜図２Ｆを参照しながら説明する。
まず、無機フィラーと未硬化の熱硬化性樹脂との混合物をシート状に加工して、シート状物１０１を作製する（図２Ａ参照。）。具体的には、無機フィラーと液状の熱硬化性樹脂とを混合してペースト状混練物を作製するか、または、無機フィラーに溶剤で低粘度化した熱硬化性樹脂を混合して同様にペースト状混練物を作製し、次にこのペースト状混練物を一定厚みに成型して熱処理することで、シート状物１０１を得る。熱処理を行う理由は、液状樹脂を用いた場合には粘着性があるため、熱処理により若干硬化を進めることで、未硬化状態で可撓性を維持しながら、かつ、粘着性が除去されたシート状物１０１を得るためである。また、溶剤により樹脂を溶解させた混練物を用いた場合は、溶剤を除去し、同様に未硬化の状態で可撓性を保持しながら粘着性を除去するために、熱処理を行う。
次に、未硬化状態のシート状物１０１の所定の領域に貫通孔１０２を形成する（図２Ｂ参照。）。貫通孔１０２の形成は、レーザー加工法や金型による加工、もしくはパンチング加工で行うことができる。特にレーザー加工法では、炭酸ガスレーザー、エキシマレーザーおよびＹＡＧレーザーを用いることが有効である。加工速度が早いからである。
次に、貫通孔１０２の内部に導電性樹脂組成物１０３を充填する（図２Ｃ参照。）。この導電性樹脂組成物１０３は、後の加熱硬化工程を経ることでインナービア１４（図１参照。）となるものである。なお、シート状物１０１にＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ（ポリフェニレンサルファイド）からなる離型フィルムを貼り付け、貫通孔１０２を形成し、貫通孔１０２の内部に導電性樹脂組成物１０３を充填した後に離型フィルムを剥離することで、図２Ｃに示す状態を容易に得ることもできる。
次に、別途作製した、銅箔等の第１の導電体１０４上に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、銅箔等の第２の導電体１１０とを用意する。図２Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の導電体１１０とを位置合わせして重ね合わせる（図２Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。半導体チップ１０５ａには、第１の導電体１０４と接続された外部接続端子１０６が設けられている実装面（第１の面）と反対側の面（第２の面）にも、外部接続端子１０８が設けられている。ここで、実装面と反対側の面に設けられた外部接続端子１０８上に接続部材１０９が設けられているが、これは半導体チップ１０５ａを第１の導電体１０４に実装する前に形成されていてもよいし、実装後に形成されていてもよい。接続部材１０９は、例えば、メッキ法にてハンダを形成する、ディスペンス法やスクリーン印刷法で導電性樹脂組成物を塗布する、または異方導電性シートを貼り付ける、等により形成可能である。導電性樹脂組成物としては、金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で混練したものが使用できる。また、外部接続端子１０６と第１の導電体１０４との接続に用いられる接続部材１０７も同様に形成できる。なお、半導体チップ１０５ｂも同様に、第１の導電体１０４に接続されている。また、シート状物１０１との接着性を改善するため、第１の導電体１０４および第２の導電体１１０のシート状物１０１との接触面は、粗化されていることが望ましい。また、同様に接着性の向上、酸化の防止のために、第１の導電体１０４および第２の導電体１１０の表面に、カップリング処理を施したり、錫、亜鉛、ニッケルメッキを施したりすることも好ましい。また、第１の導電体１０４と半導体チップ１０５ａ，１０５ｂとの間に封止樹脂を注入してもよく、これにより、半導体チップ１０５ａ，１０５ｂを第１の導電体１０４に強固に接着することができる。
次に、シート状物１０１、電子部品実装体および第２の導電体１１０を位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱して、半導体チップ１０５ａ，１０５ｂをシート状物１０１内に埋設し、接続部材１０９と第２の導電体１１０とを接触させて、全体を一体化する（図２Ｅ参照。）。このとき、シート状物１０１に含まれる熱硬化性樹脂が硬化する前の状態で半導体チップ１０５ａ，１０５ｂをシート状物１０１に埋設し、その後に加熱処理を施すことで、シート状物１０１の熱硬化性樹脂および導電性樹脂組成物１０３の熱硬化性樹脂を硬化させる。これにより、シート状物１０１と半導体チップ１０５ａ，１０５ｂと第１および第２の導電体１０４，１１０とが、互いに機械的に強固に接着する。さらに、導電性樹脂組成物１０３の硬化により形成されるインナービアを介して第１の導電体１０４と第２の導電体１１０とが電気的に接続され、外部接続端子１０８と第２の導電体１１０とが接続部材１０９を介して電気的に接続されて固定される。
次に、第１および第２の導電体１０４，１１０を既存のフォトリソグラフィ工程によりパターニングして、第１の配線パターン１２および第２の配線パターン１３を形成する。これにより、本実施の形態の電子部品内蔵回路基板１が作製できる（図２Ｆ参照。）。その後、ハンダによる他の部品の実装や、絶縁樹脂の充填等が適宜行われるが、これらについての説明は省略する。
図３Ａ〜図３Ｆは、電子部品内蔵回路基板１の製造方法の第２の例を示す工程別の断面図である。第２の例の製造方法は、電子部品実装体の構成が異なる以外は第１の例の製造方法と同じであるため、重複する説明は省略する。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図３Ａ〜図３Ｃ参照。）は、第１の例の場合と同様である。
次に、別途作製した、第１の導電体１０４上に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、第２の導電体１１０とを用意する。図３Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の導電体１１０とを位置合わせして重ね合わせる（図３Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。ここで用いる電子部品実装体は、第１の例の場合とは異なり、半導体チップ１０５ａの実装面と反対側の面に設けられた外部接続端子１０８上に突起電極１１１が形成されている。この突起電極１１１は、後の工程を経て接続部材１９となる（図１参照。）。なお、電子部品実装体のその他の構成については、第１の例と同様である。この突起電極１１１は、金やアルミニウム等のワイヤーをバンプボンダー等の設備を用いて形成することができ、導電性樹脂組成物を塗布・硬化させて形成することもできる。
その後の工程（図３Ｅおよび図３Ｆ参照。）については、第１の例と同じである。
第２の例の場合のように、半導体チップ１０５ａの外部接続端子１０８と第２の導電体１１０との接続に突起電極１１１を利用することにより、電気的な接続信頼性を高めることができる。
図４Ａ〜図４Ｆは、電子部品内蔵回路基板１の製造方法の第３の例を示す工程別の断面図である。製造方法の第３の例は、電子部品実装体の構成が異なる以外は図２Ａ〜図２Ｆにて説明した製造方法の第１の例と同じであるため、重複する説明は省略する。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図４Ａ〜図４Ｃ参照。）は、第１の例の場合と同様である。
次に、別途作製した、第１の導電体１０４上に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、第２の導電体１１０とを用意する。図４Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の導電体１１０とを位置合わせして重ね合わせる（図４Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。ここで用いる電子部品実装体は、第１および第２の例の場合とは異なり、半導体チップ１０５ａの実装面と反対側の面に設けられた外部接続端子１０８上に突起電極１１１が形成され、さらに突起電極１１１上に導電性樹脂組成物１１２が塗布されたものである。なお、電子部品実装体のその他の構成については、第１の例と同様である。突起電極１１１は第２の例にて説明した方法と同様に形成することができる。導電性樹脂組成物１１２は、金、銀、銅、白金、ハンダまたは銀−パラジウム合金等を熱硬化性樹脂で混練したものが使用でき、突起電極１１１上にディスペンス法を用いて導電性樹脂組成物を塗布する方法や、突起電極１１１で導電性樹脂組成物をかき取る方法により形成できる。
その後の工程（図４Ｅおよび図４Ｆ参照。）については、第１の例と同じである。
第３の例の場合のように、接続部材１９として突起電極１１１および導電性樹脂組成物１１２の積層物を利用することにより、電気的な接続信頼性をさらに高めることができる。
（実施の形態２）
図５は、本発明の電子部品内蔵回路基板の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板２は、半導体チップ１５ａと第２の配線パターン１３との電気的接続部分の構造以外は、実施の形態１で説明した電子部品内蔵回路基板１と同じであるため、同じ参照番号が付された部材についてはその説明を省略する。
本実施の形態の電子部品内蔵回路基板２においては、半導体チップ１０５ａの外部接続端子１８が、接続部材１９および異方導電性シート２０を介して第２の配線パターン１３と接続されている。異方導電性シート２０は、第２の配線パターン１３の所定の領域と絶縁層１１との間に配置されている。これにより、外部接続端子１８と第２の配線パターン１３との接続信頼性がより高くなる。
次に、電子部品内蔵回路基板２の製造方法の一例について、図６Ａ〜図６Ｆを参照しながら説明する。本実施の形態の電子部品内蔵回路基板２の製造方法は、第２の導電体１１０が異なる以外は、実施の形態１で説明した方法（図３Ａ〜図３Ｆを参照しながら説明した方法）と同じであるため、重複する説明は省略する。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図６Ａ〜図６Ｃ参照。）は、実施の形態１の場合と同様である。
次に、別途作製した、第１の導電体１０４上に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、第２の導電体１１０とを用意する。図６Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の導電体１１０とを位置合わせして重ね合わせる（図６Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。ここで用いる電子部品実装体は、半導体チップ１０５ａの実装面と反対側の面に設けられた外部接続端子１０８上に突起電極１１１が形成されたものである。突起電極１１１の形成方法は、実施の形態１で説明したとおりである。一方、第２の導電体１１０には、半導体チップ１０５ａと対向する領域に異方導電性シート１１３が貼り付けられている。
その後の工程（図６Ｅおよび図６Ｆ参照。）については、実施の形態１の場合と同じである。
以上の製造方法のように、第２の導電体１１０に予め異方導電性シート１１３を貼り付けておくことにより、より接続信頼性の高い電子部品内蔵回路基板２を作製できる。
（実施の形態３）
図７は、本発明の電子部品内蔵回路基板の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板３は、第１の配線パターン１２と第２の配線パターン１３間の電気的接続のために、インナービアではなくスルーホール２１を有していること以外は、実施の形態１で説明した電子部品内蔵基板１と同じである。このスルーホール２１は、半導体チップ１５ａを絶縁層１１に埋設して全体を一体化した後、ドリルやレーザー加工等にて穴加工を行い、さらにメッキ工程を行うことにより形成できる。
電子部品内蔵回路基板３によっても、電子部品内蔵回路基板１，２と同様の効果を得ることができる。
（実施の形態４）
図８は、本発明の電子部品内蔵回路基板の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板４は、第１の配線パターン１２および第２の配線パターン１３が絶縁層１１に埋め込まれて配置されていること以外は、実施の形態１の電子部品内蔵回路基板１と同じである。この電子部品内蔵回路基板４によれば、実施の形態１の電子部品内蔵回路基板１にて得られる効果に加えて、基板表面が平滑化されてその後の実装性に優れるという効果も得られる。
次に、電子部品内蔵回路基板４の製造方法の第１の例について、図９Ａ〜図９Ｆを参照しながら説明する。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図９Ａ〜図９Ｃ参照。）は、実施の形態１の場合と同様である。
次に、別途作製した、離型フィルム（支持材）１１４上に形成された第１の配線パターン１１５に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、離型フィルム（支持材）１１６上に形成された第２の配線パターン１１７とを用意する。図９Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の配線パターン１１７が形成された離型フィルム１１６とを位置合わせして重ね合わせる（図９Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。ここで用いる電子部品実装体において、第１の配線パターン１１５は、離型フィルム１１４上に銅箔等の導電体膜を形成し、この導電体膜を一般的なフォトリソグラフィ工程により所定の形状にパターニングすることにより形成できる。この第１の配線パターン１１５上に半導体チップ１０５ａ，１０５ｂを実装することにより、電子部品実装体が形成される。また、半導体チップ１０５ａの実装面と反対側の面に設けられた外部接続端子１０８上には、接続部材１０９が設けられている。また、離型フィルム１１６上に形成された第２の配線パターン１１７も、第１の配線パターン１１５と同様の方法にて形成できる。離型フィルム１１４，１１６には、例えばポリエチレンテレフタレート等からなるフィルムを用いることができる。離型フィルム１１４，１１６の代わりに、金属製のピーラブル積層箔を用いてもよい。
次に、シート状物１０１と、電子部品実装体（離型フィルム１１４に第１の配線パターン１１５が形成され、半導体チップ１０５ａ，１０５ｂが実装されたもの）と、第２の配線パターン１１７が形成された離型フィルム１１６とを位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱する。この工程によって、半導体チップ１０５ａ，１０５ｂをシート状物１０１内に埋設し、半導体チップ１０５ａの外部接続端子１０８上に形成された接続部材１０９と第２の配線パターン１１７とを接触させて、全体を一体化する（図９Ｅ参照。）。この工程は、実施の形態１の場合とほぼ同様である。
次に、一体化された積層体から、離型フィルム１１４，１１６のみを剥離する。これにより、電子部品内蔵回路基板４を作製できる（図９Ｆ参照。）。
図１０Ａ〜図１０Ｆは、電子部品内蔵回路基板４の製造方法の第２の例を示す工程別の断面図である。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図１０Ａ〜図１０Ｃ参照。）は、実施の形態１の場合と同様である。
次に、別途作製した、離型フィルム１１４上に形成された第１の配線パターン１１５に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、離型フィルム１１６上に形成された第２の配線パターン１１７とを用意する。図１０Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の配線パターン１１７が形成された離型フィルム１１６とを位置合わせして重ね合わせる（図１０Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。ここで用いる電子部品実装体は、実装された半導体チップ１０５ａの外部接続端子１０８上に接続部材は設けられていないが、その他の構成は第１の例の場合と同じである。一方、離型フィルム１１６上に形成された第２の配線パターン１１７上の所定の位置（半導体チップ１０５ａの外部接続端子１０８に対応する位置）には、接続部材１０９が設けられている。接続部材１０９の形成方法としては、導電性樹脂組成物をディスペンス法やスクリーン印刷法にて塗布する方法や、異方導電性シートを所望の形状に加工して貼り付ける方法等が挙げられる。
次に、シート状物１０１と、電子部品実装体（離型フィルム１１４に第１の配線パターン１１５が形成され、半導体チップ１０５ａ，１０５ｂが実装されたもの）と、第２の配線パターン１１７と接続部材１０９が形成された離型フィルム１１６とを位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱して、半導体チップ１０５ａ，１０５ｂをシート状物１０１内に埋設し、半導体チップ１０５ａの外部接続端子１０８と接続部材１０９とを接触させて、全体を一体化する（図１０Ｅ参照。）。この工程は、実施の形態１の場合とほぼ同様である。
（実施の形態５）
図１１は、本発明の電子部品内蔵回路基板の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板５は、図１に示した電子部品内蔵回路基板１の上下面に他の回路基板２２，２３が積層されて形成されている。この電子部品内蔵回路基板５によれば、さらに回路基板２２，２３が設けられていることにより、電子部品内蔵回路基板１よりもさらに配線収容率を高めることができ、実装密度を高めることができる。回路基板２２，２３には、フレキシブル基板、樹脂基板、セラミックス基板、両面配線基板、多層配線基板、電子部品内蔵回路基板等が適用可能である。なお、本実施の形態の電子部品内蔵回路基板５では、絶縁層１１の両面に回路基板２２，２３が配置されているが、片面のみに配置されていても構わない。電子部品内蔵回路基板５の一例として、図２１に示されているような、絶縁層１１の片面に回路基板２３が配置されたものも考えられる。この例において、回路基板２３は絶縁層２３１に半導体チップ２３４が内蔵されて形成されており、半導体チップ２３４の外部接続端子２３５は接続部材２３６を介して回路基板２３の配線パターン２３２と電気的に接続されている。また、回路基板２３の配線パターン２３２は、インナービア２３３により第１の配線パターン１２と電気的に接続されている。
図１２Ａ〜図１２Ｅは、図１１に示した電子部品内蔵回路基板５の製造方法の一例を示す工程別の断面図である。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図１２Ａ〜図１２Ｃ参照。）は、実施の形態１の場合と同様である。
次に、別途作製した、回路基板１１８上に形成された第１の配線パターン１１９に半導体チップ１０５ａ，１０５ｂが実装された電子部品実装体と、回路基板１２０上に形成された第２の配線パターン１２１とを用意する。なお、本実施の形態では、回路基板１１８，１２０が支持材として機能する。図１２Ｃに示したシート状物１０１の上下面に、電子部品実装体と第２の配線パターン１２１が形成された回路基板１２０とを位置合わせして重ね合わせる（図１２Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。半導体チップ１０５ａの実装面と反対側の面に設けられた外部接続端子１０８上には接続部材１０９が設けられている。電子部品実装体において、回路基板１１８と半導体チップ１０５ａとの間に封止樹脂を注入してもよく、これにより、第１の配線パターン１１９と半導体チップ１０５ａとを強固に接着できる。
次に、シート状物１０１と、電子部品実装体（回路基板１１８に第１の配線パターン１１９が形成され、半導体チップ１０５ａ，１０５ｂが実装されたもの）と、第２の配線パターン１２１が形成された離型フィルム１２０とを位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱して、半導体チップ１０５ａ，１０５ｂと第１の配線パターン１１９および第２の配線パターン１２１とをシート状物１０１内に埋設し、半導体チップ１０５ａの外部接続端子１０８上に形成された接続部材１０９と第２の配線パターン１２１とを接触させて、全体を一体化する。この工程は、実施の形態１の場合とほぼ同様である。このとき、回路基板１１８，１２０は絶縁層１０１に機械的に強固に接着される。この工程を経て、電子部品内蔵回路基板５が完成する（図１２Ｅ参照。）。
（実施の形態６）
図１３は、本発明の電子部品実装体の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板６は、内蔵される半導体チップの構成が異なること以外は、実施の形態５の電子部品内蔵回路基板５と同様である。本実施の形態において内蔵される半導体チップ２４は、二つの半導体チップ２４ａ，２４ｂが、外部接続端子が設けられていない面を互いに対向させて、接着剤２４ｃにて互いに貼り合わされて形成されている。この電子部品内蔵回路基板６によっても、実施の形態５の電子部品内蔵回路基板５の場合と同様の効果が得られる。
図１４Ａ〜図１４Ｅは、図１３に示した電子部品内蔵回路基板６の製造方法の一例を示す工程別の断面図である。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図１４Ａ〜図１４Ｃ参照。）は、実施の形態１の場合と同様である。
次に、別途作製した、回路基板１１８上に形成された第１の配線パターン１１９に半導体チップ２０４ａ，１０５ｂが実装された電子部品実装体と、回路基板１２０上に形成された第２の配線パターン１２１に半導体チップ２０４ｂが実装された電子部品実装体とを用意する。半導体チップ２０４ａの外部接続端子１０６は、接続部材１０７を介して第１の配線パターン１１９と接続されている。半導体チップ２０４ｂの外部接続端子１０８は、接続部材１０９を介して第２の配線パターン１２１と接続されている。半導体チップ２０４ｂの表面には、接着剤２０４ｃが塗布されている。電子部品実装体において、回路基板１１８と半導体チップ２０４ａとの間および回路基板１２０と半導体チップ２０４ｂとの間に封止樹脂を注入してもよい。これにより、第１の配線パターン１１９と半導体チップ２０４ａ、第２の配線パターン１２１と半導体チップ２０４ｂを、それぞれ強固に接着できる。図１４Ｃに示したシート状物１０１の上下面に、半導体チップ２０４ａ，１０５ｂが実装された電子部品実装体と、半導体チップ２０４ｂが実装された電子部品実装体とを位置合わせして重ね合わせる（図１４Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。このとき、半導体チップ２０４ａと半導体チップ２０４ｂとが互いに対向するように位置合わせする。
次に、シート状物１０１と、二つの電子部品実装体（回路基板１１８に半導体チップ２０４ａ，１０５ｂが実装されたものと、回路基板１２０に半導体チップ２０４ｂが実装されたもの）とを位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱する。このようにして、半導体チップ２０４ａ，１０５ｂおよび第１の配線パターン１１９と、半導体チップ２０４ｂおよび第２の配線パターン１２１とを、シート状物１０１内に埋設し、全体を一体化する。このとき、半導体チップ２０４ａと半導体チップ２０４ｂとが、接着剤２０４ｃにより貼り合わされる。回路基板１１８，１２０は絶縁層１０１に機械的に強固に接着される。この工程を経て、電子部品内蔵回路基板６が完成する（図１４Ｅ参照。）。
なお、図１４Ａ〜図１４Ｅに示した製造方法の例では、半導体チップ２０４ａ，２０４ｂをそれぞれ回路基板１１８，１２０に実装した後に半導体チップ２０４ａ，２０４ｂを互いに貼り合わせたが、予め半導体チップ２０４ａ，２０４ｂが互いに貼り合わされているものを用いることにより、実施の形態１〜５で説明した製造方法を適用できることは言うまでもない。
また、図１３に示した構成例では、同じ大きさの二つの半導体チップ２４ａ，２４ｂが互いにずれることなく貼り合わされているが、図１５に示す構成例のように、二つの半導体チップ２４ａ，２４ｂをずらして貼り合わせてもよい。また、同じ大きさの半導体チップではなく、図１６に示す構成例のように、互いに異なる大きさの二つの半導体チップ２４ａ，２４ｂを互いに貼り合わせることも可能である。また、貼り合わされる半導体チップの厚みが互いに異なっていてもよい。
さらに、互いに貼り合わされる半導体チップは二つに限定されず、三つ以上であってもよい。例えば、図１７に示すように、三つの半導体チップ２５ａ〜２５ｃが接着剤２５ｄにて互いに貼り合わされた半導体チップ２５であってもよい。
また、複数の半導体チップが貼り合わされて形成される電子部品の構造は上記に限らず、例えば、図１８に示すような、複数の半導体チップ３２ａ，３２ｂの外部接続端子３３ａ，３３ｂが、それぞれ接続部材３６ａ，３６ｂにより樹脂フィルムのような可撓性を有する基材３５に接合され、それぞれの半導体チップ３２ａ，３２ｂの外部接続端子３３ａ，３３ｂが互いに反対方向を向くように基材３５が折り曲げられたものを用いてもよい。なお、接続部材３６ａ，３６ｂには、例えばハンダ等の導電性材料が使用できる。基材３５には、接続部材３６ａ，３６ｂが設けられた面と反対側の面上に配線パターン３７が設けられており、特に図示しないが、接続部材３６ａ，３６ｂと配線パターン３７とは基材３５の内部で電気的に接続されている。なお、図１８では、半導体チップ３２ａ，３２ｂの外部接続端子３３ａ，３３ｂが互いに反対側を向くように基材３５を折り曲げた例を示したが、これに限らず、外部接続端子３３ａ，３３ｂが互いに異なる方位を向くように基材３５を折り曲げたものを用いてもよい。
（実施の形態７）
図１９Ａは、本発明の電子部品実装体の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板７は、内蔵される半導体チップの構成およびその実装方法が異なること以外は、実施の形態６の電子部品内蔵回路基板６と同様である。本実施の形態において内蔵される電子部品２８は、二つの半導体チップ２８ａ，２８ｂが接着剤２８ｃにて互いに貼り合わされて形成されている。ただし、実施の形態６の場合と異なり、半導体チップ２８ａの外部接続端子２９が設けられている面と、半導体チップ２８ｂの外部接続端子１８が設けられていない面とが接着剤２８ｃにより貼り合わされており、半導体チップ２８ａの外部接続端子２９はワイヤ３０により第１の配線パターン１２と電気的に接続されている。半導体チップ２８ａは、接着剤３１により回路基板２３に貼り合わされている。また、貼り合わされる二つの半導体チップが両方ともワイヤボンディングにて実装されていてもよく、例えば図１９Ｂに示すように、半導体チップ２８ａ，２８ｂの外部接続端子２９ａ，２９ｂが、それぞれ第１の配線パターン１２、第２の配線パターン１３にワイヤ３０ａ，３０ｂを用いて電気的に接続されていてもよい。この場合、二つの半導体チップ２８ａ，２８ｂは接着剤２８ｃを用いて互いに貼り合わされるが、それぞれのワイヤ３０ａ，３０ｂが互いに接触しないように、その間にスペーサ２８ｄを設けることが好ましい。また、図１９Ａの場合と同様に、半導体チップ２８ａ，２８ｂは、それぞれ、接着剤３１ａ，３１ｂにより回路基板２３，２２に貼り合わされている。
図２０Ａ〜図２０Ｅは、図１９Ａに示した電子部品内蔵回路基板７の製造方法の一例を示す工程別の断面図である。なお、ここでは図１９Ａに示す電子部品内蔵回路基板７の製造方法の例を説明するが、同様の方法を用いて図１９Ｂに示す構造の電子部品内蔵回路基板を作製することが可能である。
導電性樹脂組成物１０３を充填したシート状物１０１を作製する工程（図２０Ａ〜図２０Ｃ参照。）は、実施の形態１の場合と同様である。
次に、回路基板１１８上に半導体チップ２０８ａ，１０５ｂが搭載された電子部品実装体を用意する。この電子部品実装体において、半導体チップ２０８ａは、外部接続端子２０９が設けられていない面を回路基板１１８に対向させて、接着剤３０１により回路基板１１８に貼り合わされている。その外部接続端子２０９は、ワイヤ３００により回路基板１１８に形成された第１の配線パターン１１９と電気的に接続されている。また、半導体チップ１０５ｂは実施の形態６の場合と同様に回路基板１１９に実装されている。また、回路基板１２０上に形成された第２の配線パターン１２１に半導体チップ２０８ｂが実装された別の電子部品実装体も用意する。半導体チップ２０８ｂの外部接続端子１０８は、接続部材１０９を介して第２の配線パターン１２１と接続されている。半導体チップ２０８ｂの表面には、接着剤２０８ｃが塗布されている。図２０Ｃに示したシート状物１０１の上下面に、半導体チップ２０８ａ，１０５ｂが実装された電子部品実装体と、半導体チップ２０８ｂが実装された電子部品実装体とを位置合わせして重ね合わせる（図２０Ｄ参照。）。この際に必要に応じてシート状物１０１に空隙を設けてもよい。このとき、半導体チップ２０８ａと半導体チップ２０８ｂとが互いに対向するように位置合わせする。
次に、シート状物１０１と、二つの電子部品実装体（回路基板１１８に半導体チップ２０８ａ，１０５ｂが実装されたものと、回路基板１２０に半導体チップ２０８ｂが実装されたもの）とを位置合わせして重ね合わせた積層体を、プレス機により積層方向に加圧し、さらに加熱する。このようにして、半導体チップ２０８ａ，１０５ｂおよび第１の配線パターン１１９と、半導体チップ２０８ｂおよび第２の配線パターン１２１とを、シート状物１０１内に埋設し、全体を一体化する。このとき、半導体チップ２０８ａと半導体チップ２０８ｂとが、接着剤２０８ｃにより貼り合わされる。回路基板１１８，１２０は絶縁層１０１に機械的に強固に接着される。この工程を経て、電子部品内蔵回路基板７が完成する（図２０Ｅ参照。）。
なお、図２０Ａ〜図２０Ｅに示した製造方法の例では、半導体チップ２０８ａ，２０８ｂをそれぞれ回路基板１１８，１２０に実装した後に半導体チップ２０８ａ，２０８ｂを互いに貼り合わせたが、予め半導体チップ２０８ａ，２０８ｂが互いに貼り合わされているものを用いても、同様の形態の電子部品内蔵回路基板を製造できる。
（実施の形態８）
図２２は、本発明の電子部品内蔵回路基板の別の一実施形態を示す断面図である。本実施の形態の電子部品内蔵回路基板８においては、内蔵される半導体チップ１０５ａがその側面に配置された外部接続端子２６をさらに有しており、この外部接続端子２６が接続部材２７を介してインナービア１４に電気的に接続されている。この電子部品内蔵回路基板８によれば、実施の形態１の電子部品内蔵回路基板１にて得られる効果に加えて、さらに配線収容率を高めることができ、半導体チップのさらなる小型化も実現できる。
以上に説明した実施の形態１〜８の電子部品内蔵回路基板１〜８において、内蔵される半導体チップとしては、ベアチップや、ポリイミド等の絶縁膜を再配線層としてもつ半導体チップも使用可能である。
なお、実施の形態１〜８の電子部品内蔵回路基板１〜８は、互いに異なる面に外部接続端子が設けられた電子部品を内蔵することを特徴としているが、内蔵される電子部品が例えば球体のように一面から形成されている場合、互いに異なる方位を向くように外部接続端子が設けられていれば、同様の効果が得られる。
また、実施の形態１〜８の電子部品内蔵回路基板１〜８において、半導体チップに設けられる外部接続端子は、電極として機能すればよいため、形状等は実施の形態１〜８の場合に限定されない。
実施の形態１〜８で示した電子部品内蔵回路基板１〜８においては、半導体チップのみが内蔵されているが、受動部品である他のチップ状の抵抗、インダクタおよびコンデンサ等の電子部品も同様に内蔵可能である。
なお、実施の形態１〜８で示した電子部品内蔵回路基板１〜８の各構成は、適宜組み合わせて実施することが可能である。
本発明にかかる電子部品内蔵回路基板およびその製造方法は、電子部品を内蔵した電子部品内蔵回路基板において配線収容率を高めて高密度化を実現するのに有用である。
本発明の実施の形態１における電子部品内蔵回路基板の構成を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態１における電子部品内蔵回路基板の製造方法の第１の例において、各工程を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態１における電子部品内蔵回路基板の製造方法の第２の例において、各工程を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態１における電子部品内蔵回路基板の製造方法の第３の例において、各工程を示す断面図である。 本発明の実施の形態２における電子部品内蔵回路基板の構成を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態２における電子部品内蔵回路基板の製造方法において、各工程を示す断面図である。 本発明の実施の形態３における電子部品内蔵回路基板の構成を示す断面図である。 本発明の実施の形態４における電子部品内蔵回路基板の構成を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態４における電子部品内蔵回路基板の製造方法の第１の例において、各工程を示す断面図である。 Ａ〜Ｆは、本発明の実施の形態４における電子部品内蔵回路基板の製造方法の第２の例において、各工程を示す断面図である。 本発明の実施の形態５における電子部品内蔵回路基板の構成を示す断面図である。 Ａ〜Ｅは、本発明の実施の形態５における電子部品内蔵回路基板の製造方法において、各工程を示す断面図である。 本発明の実施の形態６における電子部品内蔵回路基板の第１の構成例を示す断面図である。 Ａ〜Ｅは、本発明の実施の形態６における電子部品内蔵回路基板の製造方法において、各工程を示す断面図である。 本発明の実施の形態６における電子部品内蔵回路基板の第２の構成例を示す断面図である。 本発明の実施の形態６における電子部品内蔵回路基板の第３の構成例を示す断面図である。 本発明の実施の形態６における電子部品内蔵回路基板の第４の構成例を示す断面図である。 複数の半導体チップにより形成される電子部品の構成例を示す断面図である。 本発明の実施の形態７における電子部品内蔵回路基板の一構成例を示す断面図である。 本発明の実施の形態７における電子部品内蔵回路基板の別の構成例を示す断面図である。 Ａ〜Ｅは、本発明の実施の形態７における電子部品内蔵回路基板の製造方法において、各工程を示す断面図である。 本発明の実施の形態５における電子部品内蔵回路基板の構成の一例を示す断面図である。 本発明の実施の形態８における電子部品内蔵回路基板の構成を示す断面図である。 従来の電子部品内蔵回路基板の構成例を示す断面図である。 従来の電子部品内蔵回路基板の別の構成例を示す断面図である。
符号の説明
１，２，３，４，５，６，７，８ 電子部品内蔵回路基板
１１ 絶縁層
１２ 第１の配線パターン
１３ 第２の配線パターン
１４ インナービア
１５ａ，１５ｂ 半導体チップ
１６，１８ 外部接続端子
１７，１９ 接続部材
２０ 異方導電性シート
２１ スルーホール
２２，２３ 回路基板
２４ 電子部品
２４ａ，２４ｂ 半導体チップ
２４ｃ 接着剤
２５ 電子部品
２５ａ，２５ｂ，２５ｃ 半導体チップ
２５ｄ 接着剤
２６ 外部接続端子
２７ 接続部材
２８ 電子部品
２８ａ，２８ｂ 半導体チップ
２８ｃ 接着剤
２９，２９ａ，２９ｂ 外部接続端子
３０，３０ａ，３０ｂ ワイヤ
３１，３１ａ，３１ｂ 接着剤
３２ａ，３２ｂ 半導体チップ
３３ａ，３３ｂ 外部接続端子
３５ 基材
３６ａ，３６ｂ 接続部材
３７ 配線パターン
１０１ シート状物
１０２ 貫通孔
１０３ 導電性樹脂組成物
１０４ 第１の導電体
１０５ａ，１０５ｂ 半導体チップ
１０６，１０８ 外部接続端子
１０７，１０９ 接続部材
１１０ 第２の導電体
１１１ 突起電極
１１２ 導電性樹脂組成物
１１３ 異方導電性シート
１１４，１１６ 離型フィルム
１１５ 第１の配線パターン
１１７ 第２の配線パターン
１１８，１２０ 回路基板
１１９ 第１の配線パターン
１２１ 第２の配線パターン
２０４ａ，２０４ｂ 半導体チップ
２０４ｃ 接着剤
２０８ａ，２０８ｂ 半導体チップ
２０８ｃ 接着剤
２０９ 外部接続端子
２３１ 絶縁層
２３２ 配線パターン
２３３ インナービア
２３４ 半導体チップ
２３５ 外部接続端子
２３６ 接続部材
３００ ワイヤ
３０１ 接着剤

Claims (26)

  1. 絶縁層と、前記絶縁層の第１の主面に設けられた第１の配線パターンと、前記絶縁層の第１の主面とは異なる第２の主面に設けられた第２の配線パターンと、前記絶縁層の内部に配置された少なくとも一つの電子部品と、を含む電子部品内蔵回路基板であって、
    前記電子部品は、第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含んでおり、
    前記第１の外部接続端子は前記第１の配線パターンと電気的に接続され、かつ、前記第２の外部接続端子は前記第２の配線パターンと電気的に接続されていることを特徴とする電子部品内蔵回路基板。
  2. 前記第１の面は、前記電子部品において前記第１の配線パターンと対向する面であり、
    前記第２の面は、前記電子部品において前記第２の配線パターンと対向する面である請求項１に記載の電子部品内臓回路基板。
  3. 前記絶縁層は、無機フィラーと熱硬化性樹脂とを含む混合物にて形成される請求項１に記載の電子部品内蔵回路基板。
  4. 前記混合物は、前記無機フィラーを７０重量％以上９５重量％以下含む請求項３に記載の電子部品内蔵回路基板。
  5. 前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂およびイソシアネート樹脂からなる群から選択される少なくとも一つの樹脂を含む請求項３に記載の電子部品内蔵回路基板。
  6. 前記無機フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2からなる群から選択される少なくとも一種を含む請求項３に記載の電子部品内蔵回路基板。
  7. 前記第１の配線パターンと前記第２の配線パターンとを互いに電気的に接続するインナービアがさらに設けられた請求項１に記載の電子部品内蔵回路基板。
  8. 前記電子部品が半導体チップである請求項１に記載の電子部品内蔵回路基板。
  9. 前記電子部品は、少なくとも二つの半導体チップが接着剤を介して貼り合わされて形成されている請求項１に記載の電子部品内蔵回路基板。
  10. 前記電子部品は、可撓性を有する基材に少なくとも二つの半導体チップが搭載され、少なくとも前記二つの半導体チップの外部接続端子が互いに異なる方位を向くように前記基材が折り曲げられて形成されている請求項１に記載の電子部品内蔵回路基板。
  11. チップ状の抵抗、チップ状のコンデンサおよびチップ状のインダクタからなる群から選択される少なくとも一つの受動部品をさらに含み、前記受動部品が前記絶縁層の内部に配置される請求項１に記載の電子部品内蔵回路基板。
  12. （ａ）第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含む電子部品を、シート状の第１の導電体に位置合わせして実装し、前記第１の外部接続端子と前記第１の導電体とが互いに電気的に接続された電子部品実装体を形成する工程と、
    （ｂ）前記電子部品実装体上に、無機フィラーと熱硬化性樹脂とを含む混合物にて形成された未硬化のシート状物と、シート状の第２の導電体とを、位置合わせしてこの順に重ね合わせ、積層体を形成する工程と、
    （ｃ）前記積層体を積層方向に加圧し、かつ、加熱することにより、前記シート状物内に前記電子部品実装体の電子部品を埋設し、かつ、前記第２の外部接続端子と前記第２の導電体とを互いに電気的に接続させる工程と、
    （ｄ）前記第１の導電体と前記第２の導電体とを用いて配線パターンを形成する工程と、
    を含むことを特徴とする電子部品内蔵回路基板の製造方法。
  13. 前記（ａ）の工程において、前記電子部品の前記第２の外部接続端子上に接続部材を設ける請求項１２に記載の電子部品内蔵回路基板の製造方法。
  14. 前記（ｂ）の工程において、前記第２の導電体上の所定の領域に接続部材を形成し、前記接続部材が前記シート状物に対向する向きで、前記第２の導電体を前記シート状物に重ね合わせる請求項１２に記載の電子部品内蔵回路基板の製造方法。
  15. 前記接続部材は、ハンダ、導電性樹脂組成物、異方導電性シートおよび突起電極から選択される少なくとも一つにて形成される請求項１４に記載の電子部品内蔵回路基板の製造方法。
  16. 前記接続部材は、突起電極と異方導電性シートまたは導電性樹脂組成物とが積層されて形成されている請求項１５に記載の電子部品内蔵回路基板の製造方法。
  17. 前記混合物は、無機フィラーを７０重量％以上９５重量％以下含む請求項１２に記載の電子部品内蔵回路基板の製造方法。
  18. （ａ）第１の面に形成された第１の外部接続端子と、前記第１の面と異なる第２の面に形成された第２の外部接続端子とを含む電子部品を、支持材上に形成された第１の配線パターンに位置合わせして実装し、前記第１の外部接続端子と前記第１の配線パターンとが互いに電気的に接続された電子部品実装体を形成する工程と、
    （ｂ）前記電子部品実装体上に、無機フィラーと熱硬化性樹脂とを含む混合物にて形成された未硬化のシート状物と、支持材上に形成された第２の配線パターンとを、位置合わせしてこの順に重ね合わせ、積層体を形成する工程と、
    （ｃ）前記積層体を積層方向に加圧し、かつ、加熱することにより、前記シート状物内に前記電子部品実装体の電子部品を埋設し、かつ、前記第２の外部接続端子と前記第２の配線パターンとを電気的に接続させる工程と、
    を含むことを特徴とする電子部品内蔵回路基板の製造方法。
  19. 前記（ｃ）の工程の後に、前記積層体から支持材のみを剥離する工程をさらに含む請求項１８に記載の電子部品内蔵回路基板の製造方法。
  20. 前記（ａ）の工程において、前記電子部品の前記第２の外部接続端子上に接続部材を設ける請求項１８に記載の電子部品内蔵回路基板の製造方法。
  21. 前記接続部材は、ハンダ、導電性樹脂組成物、異方導電性シートおよび突起電極から選択される少なくとも一つにて形成される請求項２０に記載の電子部品内蔵回路基板の製造方法。
  22. 前記接続部材は、突起電極と異方導電性シートまたは導電性樹脂組成物とが積層されて形成されている請求項２１に記載の電子部品内蔵回路基板の製造方法。
  23. 前記（ｂ）の工程において、前記第２の配線パターンの所定の領域に接続部材を形成し、前記接続部材が前記シート状物に対向する向きで、前記支持材上に形成された前記第２の配線パターンを前記シート状物に重ね合わせる請求項１８に記載の電子部品内蔵回路基板の製造方法。
  24. 前記接続部材は、ハンダ、導電性樹脂組成物、異方導電性シートおよび突起電極から選択される少なくとも一つにて形成される請求項２３に記載の電子部品内蔵回路基板の製造方法。
  25. 前記接続部材は、突起電極と異方導電性シートまたは導電性樹脂組成物とが積層されて形成されている請求項２４に記載の電子部品内蔵回路基板の製造方法。
  26. 前記混合物は、無機フィラーを７０重量％以上９５重量％以下含む請求項１８に記載の電子部品内蔵回路基板の製造方法。
JP2004197115A 2003-07-09 2004-07-02 光学情報記録媒体とその製造方法 Withdrawn JP2005045228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004197115A JP2005045228A (ja) 2003-07-09 2004-07-02 光学情報記録媒体とその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003272509 2003-07-09
JP2004197115A JP2005045228A (ja) 2003-07-09 2004-07-02 光学情報記録媒体とその製造方法

Publications (2)

Publication Number Publication Date
JP2005045228A true JP2005045228A (ja) 2005-02-17
JP2005045228A5 JP2005045228A5 (ja) 2005-07-14

Family

ID=34277445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004197115A Withdrawn JP2005045228A (ja) 2003-07-09 2004-07-02 光学情報記録媒体とその製造方法

Country Status (1)

Country Link
JP (1) JP2005045228A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103466A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法、電子機器
JP2009272435A (ja) * 2008-05-07 2009-11-19 Fujitsu Ltd 部品内蔵基板及びその製造方法
JP2011524645A (ja) * 2008-06-19 2011-09-01 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子モジュールを製造するための方法
KR101241699B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101417881B1 (ko) 2006-12-19 2014-07-09 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판
JPWO2014184873A1 (ja) * 2013-05-14 2017-02-23 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板
JP2018186198A (ja) * 2017-04-26 2018-11-22 富士通株式会社 基板および基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103466A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法、電子機器
KR101417881B1 (ko) 2006-12-19 2014-07-09 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판
JP2009272435A (ja) * 2008-05-07 2009-11-19 Fujitsu Ltd 部品内蔵基板及びその製造方法
JP2011524645A (ja) * 2008-06-19 2011-09-01 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子モジュールを製造するための方法
KR101241699B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JPWO2014184873A1 (ja) * 2013-05-14 2017-02-23 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板
JP2018186198A (ja) * 2017-04-26 2018-11-22 富士通株式会社 基板および基板の製造方法

Similar Documents

Publication Publication Date Title
US7341890B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
TW511405B (en) Device built-in module and manufacturing method thereof
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP3744383B2 (ja) 複合配線基板及びその製造方法
CN106332474B (zh) 刚性柔性基板及其制造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
WO2007052584A1 (ja) 積層回路基板の製造方法、回路板およびその製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2001332866A (ja) 回路基板及びその製造方法
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP2008153360A (ja) キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
TW201316853A (zh) 嵌入式多層電路板及其製作方法
JP4207517B2 (ja) 素子内蔵基板
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2003142832A (ja) 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2006059852A (ja) 電子部品の実装構造および電子部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080918