Nothing Special   »   [go: up one dir, main page]

JP2004363154A - Method of manufacturing semiconductor device and semiconductor substrate - Google Patents

Method of manufacturing semiconductor device and semiconductor substrate Download PDF

Info

Publication number
JP2004363154A
JP2004363154A JP2003156484A JP2003156484A JP2004363154A JP 2004363154 A JP2004363154 A JP 2004363154A JP 2003156484 A JP2003156484 A JP 2003156484A JP 2003156484 A JP2003156484 A JP 2003156484A JP 2004363154 A JP2004363154 A JP 2004363154A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
semiconductor device
inclined portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003156484A
Other languages
Japanese (ja)
Inventor
Motohiko Fukazawa
元彦 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003156484A priority Critical patent/JP2004363154A/en
Publication of JP2004363154A publication Critical patent/JP2004363154A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor device and a semiconductor substrate by which the occurrence of chipping and cracks can be suppressed. <P>SOLUTION: The method of manufacturing semiconductor device includes a step (a) of working the outer peripheral end of a semiconductor substrate 10 having a first surface 14 on which a plurality of integrated circuits 12 are formed, and a second surface 16 on the opposite side of the first surface 14 so that the first surface 12 may obtain an inclined section 18 which is spread more than the second surface 16; and a step (b) of making the semiconductor substrate 10 thin by grinding the substrate 10 from the second surface 16 side on a holding member 30 which holds the substrate 10 by the first surface 14. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体基板に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開昭53−38594号公報
【0004】
【発明の背景】
半導体装置の小型化を図るため、半導体ウエハを薄く研削することが知られている。半導体ウエハは、テープ上で研削される。従来の研削方法では、半導体ウエハの外周端部がナイフエッジ状(例えばテープとは反対側に鋭角を有する形状)になり、外周端部からチッピング又はクラックが発生する場合があった。これによって、半導体ウエハが破壊されることがあった。また、半導体ウエハとテープとの間に隙間が形成され、研削くずや水などが入り込みやすく、信頼性が損なわれることがあった。
【0005】
本発明の目的は、半導体装置の製造方法及び半導体基板について、チッピング及びクラックの発生を抑制することにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、(a)複数の集積回路が形成された側の第1の面と、前記第1の面とは反対側の第2の面とを有する半導体基板の外周端部に、前記第1の面が前記第2の面よりも広がる傾斜部を形成すること、
(b)前記第1の面から保持してなる保持部材上で、前記半導体基板を前記第2の面から研削して薄くすること、
を含む。本発明によれば、半導体基板に傾斜部が形成され、その傾斜部は、第1の面が第2の面よりも広がる方向に傾斜している。これによれば、保持部材で保持する側の面が広くなっているので、半導体基板を極めて安定に保持することができる。詳しくは、薄型化工程、搬送工程及び収納工程などで、半導体基板が保持部材上でガタつきにくくなり、物理的接触又は衝撃などによるチッピング及びクラックを抑制することができる。
(2)この半導体装置の製造方法において、
前記(a)工程で、前記傾斜部と前記第1の面との傾斜角度は、45°以上であって90°未満であってもよい。これによれば、傾斜によって薄くなる部分を比較的少なくして、半導体基板のチッピング及びクラックの発生をより効果的に抑制することができる。
(3)この半導体装置の製造方法において、
前記(a)工程で、前記傾斜部を、前記半導体基板の外周端部の全周に形成してもよい。
(4)この半導体装置の製造方法において、
前記(a)工程で、前記傾斜部が得られるように研削してもよい。
(5)この半導体装置の製造方法において、
前記(a)工程で、前記半導体基板の外周端部に、研削面を斜めに接触させて研削してもよい。これによれば、斜めに接触させるので、少ない負荷で半導体基板を研削することができ、円滑に半導体基板を加工することができる。
(6)この半導体装置の製造方法において、
前記半導体基板の外周端部は、その断面形状が外方向に突起する凸状部分を有しており、
前記(a)工程で、前記凸状部分を除去するように研削してもよい。こうすることで、第1の面を平面にすることができ、保持部材の密着性が向上する。
(7)この半導体装置の製造方法において、
前記(a)工程で、前記傾斜部と前記第2の面との間に設けられる角部を滑らかな曲面にしてもよい。こうすることで、応力が分散され、半導体基板の強度が向上する。
(8)この半導体装置の製造方法において、
前記(b)工程後に、前記第1の面とは反対の面と、前記傾斜部との間に設けられる角部を滑らかな曲面にすることをさらに含んでもよい。こうすることで、応力が分散され、半導体基板の強度が向上する。
(9)この半導体装置の製造方法において、
前記(b)工程後に、前記半導体基板を、前記集積回路を含む複数の半導体チップが得られるように切断することをさらに含んでもよい。
(10)この半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであってもよい。
(11)本発明に係る半導体基板は、複数の集積回路が形成された側の第1の面と、それとは反対側の第2の面とを有し、外周端部に前記第1の面が前記第2の面よりも広がる傾斜部が形成されてなる。本発明によれば、半導体基板に傾斜部が形成され、その傾斜部は、第1の面が第2の面よりも広がる方向に傾斜している。これによれば、例えば、半導体基板を薄く研削する場合に、保持部材で保持する側の面が広くなっているので、半導体基板を極めて安定に保持することができる。詳しくは、薄型化工程、搬送工程及び収納工程などで、半導体基板が保持部材上でガタつきにくくなり、物理的接触又は衝撃などによるチッピング及びクラックを抑制することができる。
(12)この半導体基板において、
前記傾斜部と前記第1の面との傾斜角度は、45°以上であって90°未満であってもよい。これによれば、傾斜によって薄くなる部分を比較的少なくして、半導体基板のチッピング及びクラックの発生をより効果的に抑制することができる。
(13)この半導体基板において、
前記傾斜部は、前記半導体基板の外周端部の全周に形成されていてもよい。
(14)この半導体基板において、
前記傾斜部と前記第2の面との間に、滑らかな曲面が形成されていてもよい。こうすることで、応力が分散され、半導体基板の強度が向上する。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。図2(A)及び図2(B)は、図1に示す工程後の半導体基板を示す図である。本実施の形態では、半導体基板10を使用する。
【0008】
半導体基板10は、半導体ウエハ(例えばシリコンウエハ)であってもよい。半導体基板10には、複数の集積回路(例えばトランジスタやメモリ)12が形成されている。集積回路12は、半導体基板10の第1の面14側に形成されている。第1の面14は能動面であってもよい。第1の面14とは反対側の第2の面16は、半導体部分(例えばシリコン部分)が露出している。半導体基板10には、複数の電極(図7参照)が形成されている。電極は、パッド(例えばアルミパッド)を有し、パッド上のバンプ(例えば金バンプ)をさらに有してもよい。複数の電極は、それぞれの集積回路12の周囲に形成されていてもよく、例えば、後述の工程で得られる半導体チップ11(図2(A)では2点鎖線で囲まれた部分)の少なくとも1辺(例えば対向する2辺又は4辺)に沿って配列されていてもよい。半導体基板10の第1の面12には、集積回路12を覆うパッシベーション膜(図示しない)が形成されている。パッシベーション膜は、SiO、SiN、ポリイミド樹脂などで形成され、それぞれの電極の少なくとも一部を露出させている。
【0009】
本実施の形態では、半導体基板10の外周端部を、傾斜部18が得られるように加工する。図2(B)に示すように、傾斜部18は、第1の面14が第2の面16よりも広がる方向に傾斜する。半導体基板10の側面の少なくとも一部が傾斜部18となる。図2(B)に示す例では、半導体基板10の側面の全部が傾斜部18となっており、すなわち、第1及び第2の面14,16の間には、傾斜部18のみが介在している。
【0010】
傾斜部18は、図2(B)に示すように、その断面視において、直線状に傾斜していてもよいし、あるいは曲線状に傾斜していてもよい。曲線状に傾斜する場合、半導体基板10の内方向に窪むように湾曲してもよいし、逆に外方向に盛り上がるように湾曲してもよい。
【0011】
図2(A)に示すように、半導体基板10の外周端部の全周に傾斜部18を形成してもよい。半導体基板10の平面方向を特定する部分(例えばオリエンテーションフラット20)にも傾斜部18を形成してもよい。図2(B)に示すように、半導体基板10の断面視の外形が、台形形状になるように傾斜部18を形成してもよい。
【0012】
半導体基板10の加工手段は、グラインディングなどによる研削(研磨)、カッタ又はレーザ照射(例えばCOレーザ照射、YAGレーザ照射)などによる切断、化学的エッチング(例えばウエットエッチング)などのいずれを適用してもよい。例えば、図1に示すように、研削ツール22の研削面24を、半導体基板10の外周端部に斜めに接触させて研削してもよい。これによれば、斜めに接触させるので、少ない負荷で半導体基板10を研削することができ、円滑に半導体基板10を加工することができる。研削面24は、平面であっても曲面であってもよいし、半導体基板10に面接触しても線接触してもよい。研削時に、研削面24を回転させてもよい。半導体基板10の全周を研削する場合には、研削面24を半導体基板10の外周に沿って相対的に移動させる。その場合、半導体基板10を支持するステージ26が軸を中心として回転してもよい。
【0013】
図1に示すように、加工前の半導体基板10の外周端部は、その断面形状が外方向に突起する凸状部分を有していることが多い。図1に示す例では、凸状部分28は、角が取れて丸くなっている。凸状部分28は、半円状(又は半楕円状)をなしていることが多い。そして、本実施の形態では、図2(B)に示すように、凸状部分28を除去するように、傾斜部18を形成する。凸状部分28(図2(B)では半円状部分(又は半楕円状部分))の全部を除去する程度まで研削することが好ましい。こうすることで、第1の面14を平面にすることができ、後述の保持部材30の密着性が向上する。
【0014】
上述の加工終了後、半導体基板10を研削して薄くする。詳しくは、半導体基板10を、第1の面14から保持する保持部材30上で、第2の面16から研削する。保持部材30は、接着テープ(例えばUVテープ)であってもよく、あるいはシートに液状の接着剤(例えばUV接着剤)が塗布されてなるものであってもよく、半導体基板10の第1の面14に貼り付けられている。保持部材30によって、第1の面14(特に集積回路12)を保護することができる。なお、保持部材30が接着テープである場合には、外周部に把持部(例えばリング)32が設けられる。そして、図3に示すように、研削ツール34によって、半導体基板10を研削する(薄型化工程)。詳しくは、半導体基板10における集積回路12が形成されていない部分の一部を研削して除去する。
【0015】
本実施の形態によれば、半導体基板10に傾斜部18が形成され、その傾斜部18は、第1の面14が第2の面16よりも広がる方向に傾斜している。これによれば、保持部材30で保持する側の面が広くなっているので、半導体基板10を極めて安定に保持することができる。詳しくは、薄型化工程、搬送工程及び収納工程などで、半導体基板10が保持部材30上でガタつきにくくなり、物理的接触又は衝撃などによるチッピング及びクラックを抑制することができる。また、半導体基板10と保持部材30との間には隙間ができにくいので、例えば、薄型化工程で生じる研削くずや水などの異物が、半導体基板10と保持部材30との間に入り込むのを防止することができる。さらに、傾斜部18によって、切削くずなどが半導体基板10の外側に流れやすくなっている。したがって、半導体装置の製造工程の信頼性を高めることができる。なお、上述とは別に、薄型化工程と同時又はその後に、半導体基板10に傾斜部18の加工工程を行っても構わない。
【0016】
図4は、本実施の形態に係る半導体基板の部分拡大図である。半導体基板10は、複数の集積回路12が形成された側の第1の面14と、それとは反対側の第2の面(研削後の露出面)17とを有する。そして、半導体基板10の外周端部に、第1の面14が第2の面17よりも広がる傾斜部18が形成されている。傾斜部18と第1の面14との傾斜角度θは鋭角(0°<θ<90°)であり、例えば、
45°≦θ<90°
であることが好ましい。すなわち、上述の加工工程では、その角度の範囲内で傾斜部18を形成することが好ましい。これによれば、傾斜によって薄くなる部分を比較的少なくして、半導体基板10のチッピング及びクラックの発生をより効果的に抑制することができる。なお、傾斜部18と第2の面17との間に角部が形成される場合、その傾斜角度は鈍角になる。その他の内容は上述した通りである。
【0017】
図5に示す変形例では、半導体基板10の傾斜部18と第2の面17との間に、滑らかな曲面13が形成されている。すなわち、上述の加工工程時又は薄型工程後に、傾斜部18と第2の面16(又は研削後に露出する第2の面17)との間に設けられる角部15を研削して滑らかな曲面13を形成してもよい。また、曲面13はエッチングにより形成してもよい。こうすることで、角部15がなくなることによって、応力が分散され、半導体基板10の強度が向上する。曲面13は、半導体基板10の全周に形成してもよい。
【0018】
その後、半導体基板10を切断(例えばダイシング)する。半導体基板10を保持部材36で保持し、切断ツール(例えばブレード)38によって切断する。図6に示すように、半導体基板10における集積回路12の形成面側から切断してもよい。こうして、集積回路12を有する複数の半導体チップ11を得ることができる。
【0019】
図7に示すように、半導体チップ11をパッケージングして半導体装置を完成させる。詳しくは、半導体チップ11を基板40に実装する。実装形態は、例えば、フェースダウンボンディングであってもよい。半導体チップ11の電極19と基板40の配線パターン42との電気的接続は、金属接合など周知の形態を適用することができる。半導体チップ11と基板40との間にはアンダーフィル材(樹脂)44が設けられ、基板40には、配線パターン42に電気的に電気的に接続される外部端子(例えばハンダボール)46が設けられる。
【0020】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図2】図2(A)及び図2(B)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図3】図3は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図4】図4は、本発明の実施の形態に係る半導体基板を示す図である。
【図5】図5は、本発明の実施の形態に係る半導体基板の変形例を示す図である。
【図6】図6は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図7】図7は、本発明の実施の形態に係る半導体装置の一例を示す図である。
【符号の説明】
10…半導体基板 11…半導体チップ 12…集積回路 13…曲面
14…第1の面 16,17…第2の面 15…角部 18…傾斜部
24…研削面 28…凸状部分 30…保持部材
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a semiconductor substrate.
[0002]
[Prior art]
[0003]
[Patent Document 1]
JP-A-53-38594
BACKGROUND OF THE INVENTION
It is known that a semiconductor wafer is thinly ground in order to reduce the size of a semiconductor device. A semiconductor wafer is ground on a tape. In the conventional grinding method, the outer peripheral edge of the semiconductor wafer has a knife edge shape (for example, a shape having an acute angle on the side opposite to the tape), and chipping or cracking may occur from the outer peripheral edge. This sometimes destroyed the semiconductor wafer. In addition, a gap is formed between the semiconductor wafer and the tape, and grinding chips, water, and the like are likely to enter, and the reliability may be impaired.
[0005]
An object of the present invention is to suppress occurrence of chipping and cracks in a method of manufacturing a semiconductor device and a semiconductor substrate.
[0006]
[Means for Solving the Problems]
(1) A method of manufacturing a semiconductor device according to the present invention includes (a) a first surface on which a plurality of integrated circuits are formed, and a second surface opposite to the first surface. Forming an inclined portion at the outer peripheral end of the semiconductor substrate, wherein the first surface is wider than the second surface;
(B) grinding the semiconductor substrate from the second surface on a holding member held from the first surface to reduce the thickness;
including. According to the present invention, the inclined portion is formed in the semiconductor substrate, and the inclined portion is inclined in a direction in which the first surface is wider than the second surface. According to this, the surface held by the holding member is widened, so that the semiconductor substrate can be held extremely stably. Specifically, in the thinning step, the transporting step, the storing step, and the like, the semiconductor substrate is less likely to rattle on the holding member, and chipping and cracking due to physical contact or impact can be suppressed.
(2) In this method of manufacturing a semiconductor device,
In the step (a), an inclination angle between the inclined portion and the first surface may be equal to or greater than 45 ° and less than 90 °. According to this, the portion that becomes thinner due to the inclination can be relatively reduced, and the occurrence of chipping and cracking of the semiconductor substrate can be more effectively suppressed.
(3) In this method of manufacturing a semiconductor device,
In the step (a), the inclined portion may be formed all around an outer peripheral end of the semiconductor substrate.
(4) In this method of manufacturing a semiconductor device,
In the step (a), grinding may be performed so that the inclined portion is obtained.
(5) In the method of manufacturing a semiconductor device,
In the step (a), the outer peripheral edge of the semiconductor substrate may be ground by obliquely contacting a ground surface. According to this, since the contact is made obliquely, the semiconductor substrate can be ground with a small load, and the semiconductor substrate can be processed smoothly.
(6) In this method of manufacturing a semiconductor device,
The outer peripheral end of the semiconductor substrate has a convex portion whose cross-sectional shape protrudes outward,
In the step (a), grinding may be performed so as to remove the convex portion. By doing so, the first surface can be made flat, and the adhesion of the holding member is improved.
(7) In this method of manufacturing a semiconductor device,
In the step (a), a corner provided between the inclined portion and the second surface may be a smooth curved surface. This disperses the stress and improves the strength of the semiconductor substrate.
(8) In this method of manufacturing a semiconductor device,
After the step (b), the method may further include making a corner provided between the surface opposite to the first surface and the inclined portion a smooth curved surface. This disperses the stress and improves the strength of the semiconductor substrate.
(9) In this method of manufacturing a semiconductor device,
After the step (b), the method may further include cutting the semiconductor substrate so as to obtain a plurality of semiconductor chips including the integrated circuit.
(10) In this method of manufacturing a semiconductor device,
The semiconductor substrate may be a semiconductor wafer.
(11) A semiconductor substrate according to the present invention has a first surface on which a plurality of integrated circuits are formed, and a second surface opposite to the first surface, and the first surface is provided on an outer peripheral end portion. Is formed with an inclined portion wider than the second surface. According to the present invention, the inclined portion is formed in the semiconductor substrate, and the inclined portion is inclined in a direction in which the first surface is wider than the second surface. According to this, for example, when the semiconductor substrate is thinly ground, the surface to be held by the holding member is widened, so that the semiconductor substrate can be held extremely stably. Specifically, in the thinning step, the transporting step, the storing step, and the like, the semiconductor substrate is less likely to rattle on the holding member, and chipping and cracking due to physical contact or impact can be suppressed.
(12) In this semiconductor substrate,
The inclination angle between the inclined portion and the first surface may be equal to or greater than 45 ° and less than 90 °. According to this, the portion that becomes thinner due to the inclination can be relatively reduced, and the occurrence of chipping and cracking of the semiconductor substrate can be more effectively suppressed.
(13) In this semiconductor substrate,
The inclined portion may be formed all around the outer peripheral end of the semiconductor substrate.
(14) In this semiconductor substrate,
A smooth curved surface may be formed between the inclined portion and the second surface. This disperses the stress and improves the strength of the semiconductor substrate.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 2A and 2B are views showing the semiconductor substrate after the step shown in FIG. In the present embodiment, a semiconductor substrate 10 is used.
[0008]
The semiconductor substrate 10 may be a semiconductor wafer (for example, a silicon wafer). A plurality of integrated circuits (eg, transistors and memories) 12 are formed on a semiconductor substrate 10. The integrated circuit 12 is formed on the first surface 14 side of the semiconductor substrate 10. First surface 14 may be an active surface. On a second surface 16 opposite to the first surface 14, a semiconductor portion (for example, a silicon portion) is exposed. A plurality of electrodes (see FIG. 7) are formed on the semiconductor substrate 10. The electrode has a pad (for example, an aluminum pad) and may further have a bump (for example, a gold bump) on the pad. The plurality of electrodes may be formed around each integrated circuit 12. For example, at least one electrode of a semiconductor chip 11 (a portion surrounded by a two-dot chain line in FIG. 2A) obtained in a process described later. They may be arranged along a side (for example, two or four sides facing each other). On the first surface 12 of the semiconductor substrate 10, a passivation film (not shown) that covers the integrated circuit 12 is formed. The passivation film is formed of SiO 2 , SiN, polyimide resin, or the like, and exposes at least a part of each electrode.
[0009]
In the present embodiment, the outer peripheral end of the semiconductor substrate 10 is processed so that the inclined portion 18 is obtained. As shown in FIG. 2B, the inclined portion 18 is inclined in a direction in which the first surface 14 is wider than the second surface 16. At least a part of the side surface of the semiconductor substrate 10 becomes the inclined portion 18. In the example shown in FIG. 2B, the entire side surface of the semiconductor substrate 10 is an inclined portion 18, that is, only the inclined portion 18 is interposed between the first and second surfaces 14, 16. ing.
[0010]
As shown in FIG. 2 (B), the inclined portion 18 may be linearly inclined or may be curved in a sectional view. When inclined in a curved shape, the semiconductor substrate 10 may be curved so as to be depressed inward, or conversely, may be curved so as to rise outward.
[0011]
As shown in FIG. 2A, the inclined portion 18 may be formed on the entire outer peripheral end of the semiconductor substrate 10. The inclined portion 18 may also be formed on a portion (for example, the orientation flat 20) for specifying the planar direction of the semiconductor substrate 10. As shown in FIG. 2B, the inclined portion 18 may be formed such that the outer shape of the semiconductor substrate 10 in a sectional view becomes trapezoidal.
[0012]
As a processing means of the semiconductor substrate 10, any of grinding (polishing) by grinding or the like, cutting by cutter or laser irradiation (for example, CO 2 laser irradiation, YAG laser irradiation), and chemical etching (for example, wet etching) is applied. You may. For example, as shown in FIG. 1, the grinding surface 24 of the grinding tool 22 may be obliquely brought into contact with the outer peripheral end of the semiconductor substrate 10 for grinding. According to this, since the contact is made obliquely, the semiconductor substrate 10 can be ground with a small load, and the semiconductor substrate 10 can be processed smoothly. The ground surface 24 may be a flat surface or a curved surface, and may be in surface contact or line contact with the semiconductor substrate 10. During grinding, the grinding surface 24 may be rotated. When grinding the entire circumference of the semiconductor substrate 10, the ground surface 24 is relatively moved along the outer circumference of the semiconductor substrate 10. In that case, the stage 26 supporting the semiconductor substrate 10 may rotate around an axis.
[0013]
As shown in FIG. 1, the outer peripheral end of the semiconductor substrate 10 before processing often has a convex portion whose cross-sectional shape protrudes outward. In the example shown in FIG. 1, the convex portion 28 has a rounded corner. The convex portion 28 often has a semicircular (or semielliptical) shape. Then, in the present embodiment, as shown in FIG. 2B, the inclined portion 18 is formed so as to remove the convex portion 28. It is preferable to grind to the extent that the entire convex portion 28 (semicircular portion (or semielliptical portion in FIG. 2B)) is removed. By doing so, the first surface 14 can be made flat, and the adhesion of the holding member 30 described later is improved.
[0014]
After the above processing is completed, the semiconductor substrate 10 is ground and thinned. Specifically, the semiconductor substrate 10 is ground from the second surface 16 on the holding member 30 that holds the semiconductor substrate 10 from the first surface 14. The holding member 30 may be an adhesive tape (for example, a UV tape), or may be a sheet in which a liquid adhesive (for example, a UV adhesive) is applied to the sheet. Affixed to surface 14. The first surface 14 (particularly, the integrated circuit 12) can be protected by the holding member 30. When the holding member 30 is an adhesive tape, a grip portion (for example, a ring) 32 is provided on the outer peripheral portion. Then, as shown in FIG. 3, the semiconductor substrate 10 is ground by the grinding tool 34 (thinning step). More specifically, a part of the semiconductor substrate 10 where the integrated circuit 12 is not formed is removed by grinding.
[0015]
According to the present embodiment, the inclined portion 18 is formed in the semiconductor substrate 10, and the inclined portion 18 is inclined in a direction in which the first surface 14 is wider than the second surface 16. According to this, the surface on the side to be held by the holding member 30 is widened, so that the semiconductor substrate 10 can be held extremely stably. More specifically, the semiconductor substrate 10 is less likely to rattle on the holding member 30 in the thinning step, the transporting step, the storing step, and the like, and chipping and cracking due to physical contact or impact can be suppressed. Further, since it is difficult to form a gap between the semiconductor substrate 10 and the holding member 30, for example, foreign matter such as grinding waste and water generated in the thinning process is prevented from entering between the semiconductor substrate 10 and the holding member 30. Can be prevented. Further, the inclined portion 18 makes it easier for cutting waste and the like to flow outside the semiconductor substrate 10. Therefore, the reliability of the semiconductor device manufacturing process can be improved. In addition, separately from the above, a processing step of the inclined portion 18 may be performed on the semiconductor substrate 10 simultaneously with or after the thinning step.
[0016]
FIG. 4 is a partially enlarged view of the semiconductor substrate according to the present embodiment. The semiconductor substrate 10 has a first surface 14 on the side on which the plurality of integrated circuits 12 are formed, and a second surface (exposed surface after grinding) 17 on the opposite side. Further, an inclined portion 18 in which the first surface 14 is wider than the second surface 17 is formed at the outer peripheral end of the semiconductor substrate 10. The inclination angle θ between the inclined portion 18 and the first surface 14 is an acute angle (0 ° <θ <90 °), for example,
45 ° ≦ θ <90 °
It is preferable that That is, in the above-described processing step, it is preferable to form the inclined portion 18 within the range of the angle. According to this, the portion that becomes thin due to the inclination can be relatively reduced, and the occurrence of chipping and cracking of the semiconductor substrate 10 can be more effectively suppressed. When a corner is formed between the inclined portion 18 and the second surface 17, the inclination angle is obtuse. Other details are as described above.
[0017]
In the modified example shown in FIG. 5, a smooth curved surface 13 is formed between the inclined portion 18 of the semiconductor substrate 10 and the second surface 17. That is, during the above-described processing step or after the thinning step, the corner 15 provided between the inclined portion 18 and the second surface 16 (or the second surface 17 exposed after the grinding) is ground to form a smooth curved surface 13. May be formed. Further, the curved surface 13 may be formed by etching. This eliminates the corners 15, thereby dispersing the stress and improving the strength of the semiconductor substrate 10. The curved surface 13 may be formed all around the semiconductor substrate 10.
[0018]
After that, the semiconductor substrate 10 is cut (for example, dicing). The semiconductor substrate 10 is held by a holding member 36 and cut by a cutting tool (for example, a blade) 38. As shown in FIG. 6, the semiconductor substrate 10 may be cut from the side on which the integrated circuit 12 is formed. Thus, a plurality of semiconductor chips 11 having the integrated circuit 12 can be obtained.
[0019]
As shown in FIG. 7, the semiconductor chip 11 is packaged to complete a semiconductor device. Specifically, the semiconductor chip 11 is mounted on the substrate 40. The mounting form may be, for example, face-down bonding. For the electrical connection between the electrode 19 of the semiconductor chip 11 and the wiring pattern 42 of the substrate 40, a known form such as metal bonding can be applied. An underfill material (resin) 44 is provided between the semiconductor chip 11 and the substrate 40, and external terminals (for example, solder balls) 46 that are electrically connected to the wiring pattern 42 are provided on the substrate 40. Can be
[0020]
The present invention is not limited to the embodiments described above, and various modifications are possible. For example, the invention includes configurations substantially the same as the configurations described in the embodiments (for example, a configuration having the same function, method, and result, or a configuration having the same object and result). Further, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the invention includes a configuration having the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIGS. 2A and 2B are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a diagram illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a diagram showing a semiconductor substrate according to an embodiment of the present invention.
FIG. 5 is a view showing a modification of the semiconductor substrate according to the embodiment of the present invention;
FIG. 6 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 7 is a diagram illustrating an example of a semiconductor device according to an embodiment of the present invention;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate 11 ... Semiconductor chip 12 ... Integrated circuit 13 ... Curved surface 14 ... 1st surface 16, 17 ... 2nd surface 15 ... Corner 18 ... Inclined part 24 ... Grinding surface 28 ... Convex part 30 ... Holding member

Claims (14)

(a)複数の集積回路が形成された側の第1の面と、前記第1の面とは反対側の第2の面とを有する半導体基板の外周端部に前記第1の面が前記第2の面よりも広がる傾斜部を形成すること、
(b)前記第1の面から保持してなる保持部材上で、前記半導体基板を前記第2の面から研削して薄くすること、
を含む半導体装置の製造方法。
(A) the first surface is formed at an outer peripheral end of a semiconductor substrate having a first surface on which a plurality of integrated circuits are formed and a second surface opposite to the first surface; Forming an inclined portion wider than the second surface;
(B) grinding the semiconductor substrate from the second surface on a holding member held from the first surface to reduce the thickness;
A method for manufacturing a semiconductor device including:
請求項1記載の半導体装置の製造方法において、
前記(a)工程で、前記傾斜部と前記第1の面との傾斜角度は、45°以上であって90°未満である半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein in the step (a), an inclination angle between the inclined portion and the first surface is 45 ° or more and less than 90 °.
請求項1又は請求項2記載の半導体装置の製造方法において、
前記(a)工程で、前記傾斜部を、前記半導体基板の外周端部の全周に形成する半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1 or 2,
The method of manufacturing a semiconductor device, wherein in the step (a), the inclined portion is formed all around an outer peripheral end of the semiconductor substrate.
請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記(a)工程で、前記傾斜部が得られるように研削する半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein
In the method (a), a method for manufacturing a semiconductor device, wherein grinding is performed to obtain the inclined portion.
請求項4記載の半導体装置の製造方法において、
前記(a)工程で、前記半導体基板の外周端部に、研削面を斜めに接触させて研削する半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 4,
In the step (a), a method for manufacturing a semiconductor device in which a grinding surface is obliquely brought into contact with an outer peripheral end of the semiconductor substrate to perform grinding.
請求項4又は請求項5記載の半導体装置の製造方法において、
前記半導体基板の外周端部は、その断面形状が外方向に突起する凸状部分を有しており、
前記(a)工程で、前記凸状部分を除去するように研削する半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 4 or 5,
The outer peripheral end of the semiconductor substrate has a convex portion whose cross-sectional shape protrudes outward,
In the method (a), a method of manufacturing a semiconductor device in which grinding is performed so as to remove the convex portion.
請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、
前記(a)工程で、前記傾斜部と前記第2の面との間に設けられる角部を滑らかな曲面にする半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein
The method of manufacturing a semiconductor device, wherein in the step (a), a corner provided between the inclined portion and the second surface is formed into a smooth curved surface.
請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
前記(b)工程後に、前記第1の面とは反対の面と、前記傾斜部との間に設けられる角部を滑らかな曲面にすることをさらに含む半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein
A method of manufacturing a semiconductor device, further comprising, after the step (b), making a corner provided between the surface opposite to the first surface and the inclined portion a smooth curved surface.
請求項1から請求項8のいずれかに記載の半導体装置の製造方法において、
前記(b)工程後に、前記半導体基板を、前記集積回路を含む複数の半導体チップが得られるように切断することをさらに含む半導体装置の製造方法。
9. The method for manufacturing a semiconductor device according to claim 1, wherein:
A method of manufacturing a semiconductor device, further comprising, after the step (b), cutting the semiconductor substrate so as to obtain a plurality of semiconductor chips including the integrated circuit.
請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、半導体ウエハである半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein
The method for manufacturing a semiconductor device, wherein the semiconductor substrate is a semiconductor wafer.
複数の集積回路が形成された側の第1の面と、それとは反対側の第2の面とを有し、外周端部に前記第1の面が前記第2の面よりも広がる傾斜部が形成されてなる半導体基板。An inclined portion having a first surface on which a plurality of integrated circuits are formed and a second surface opposite to the first surface, wherein the first surface is larger than the second surface at an outer peripheral end portion. A semiconductor substrate on which is formed. 請求項11記載の半導体基板において、
前記傾斜部と前記第1の面との傾斜角度は、45°以上であって90°未満である半導体基板。
The semiconductor substrate according to claim 11,
A semiconductor substrate, wherein an inclination angle between the inclined portion and the first surface is not less than 45 ° and less than 90 °.
請求項11又は請求項12記載の半導体基板において、
前記傾斜部は、前記半導体基板の外周端部の全周に形成されてなる半導体基板。
The semiconductor substrate according to claim 11 or 12,
The semiconductor substrate, wherein the inclined portion is formed on an entire outer periphery of the semiconductor substrate.
請求項11から請求項13のいずれかに記載の半導体基板において、
前記傾斜部と前記第2の面との間に、滑らかな曲面が形成されてなる半導体基板。
The semiconductor substrate according to any one of claims 11 to 13,
A semiconductor substrate having a smooth curved surface formed between the inclined portion and the second surface.
JP2003156484A 2003-06-02 2003-06-02 Method of manufacturing semiconductor device and semiconductor substrate Withdrawn JP2004363154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003156484A JP2004363154A (en) 2003-06-02 2003-06-02 Method of manufacturing semiconductor device and semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156484A JP2004363154A (en) 2003-06-02 2003-06-02 Method of manufacturing semiconductor device and semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2004363154A true JP2004363154A (en) 2004-12-24

Family

ID=34050556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156484A Withdrawn JP2004363154A (en) 2003-06-02 2003-06-02 Method of manufacturing semiconductor device and semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2004363154A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410908B2 (en) 2005-06-24 2008-08-12 Seiko Epson Corporation Manufacturing method for a semiconductor device
JP2011071288A (en) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd Method of processing wafer
JP2011086803A (en) * 2009-10-16 2011-04-28 Disco Abrasive Syst Ltd Method for grinding optical device wafer
JP2014027000A (en) * 2012-07-24 2014-02-06 Disco Abrasive Syst Ltd Grinding device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410908B2 (en) 2005-06-24 2008-08-12 Seiko Epson Corporation Manufacturing method for a semiconductor device
JP2011071288A (en) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd Method of processing wafer
JP2011086803A (en) * 2009-10-16 2011-04-28 Disco Abrasive Syst Ltd Method for grinding optical device wafer
JP2014027000A (en) * 2012-07-24 2014-02-06 Disco Abrasive Syst Ltd Grinding device

Similar Documents

Publication Publication Date Title
TWI664668B (en) Methods for singulating semiconductor wafer
JP2005005380A (en) Method of manufacturing semiconductor device
US7785990B2 (en) Semiconductor device and method of fabricating the same
JPH03204954A (en) Semiconductor device and manufacture thereof
JP2007096115A (en) Manufacturing method of semiconductor device
US6887771B2 (en) Semiconductor device and method for fabricating the same
JP2001127206A (en) Manufacturing method of chip-scale package and manufacturing method of ic chip
JP2004282035A (en) Method of manufacturing semiconductor device
JP2002025948A (en) Dividing method of wafer, semiconductor device and manufacturing method thereof
JP2008130706A (en) Method of manufacturing semiconductor device
JP2000299354A (en) Semiconductor device and manufacture thereof
JP2004055852A (en) Semiconductor device and its fabricating process
JP2005311402A (en) Manufacturing method of semiconductor device
JP3833858B2 (en) Semiconductor device and manufacturing method thereof
JP2001060591A (en) Manufacture of semiconductor device
JP2004363154A (en) Method of manufacturing semiconductor device and semiconductor substrate
CN112185827A (en) Chip wafer, chip packaging structure and packaging method
JP3803214B2 (en) Manufacturing method of semiconductor device
JP6245376B2 (en) Manufacturing method of semiconductor device
TWI476882B (en) Semiconductor device and method of manufacturing same
JP2010103310A (en) Method of manufacturing semiconductor device
JP2004119468A (en) Wafer-level package dividing method
JP4422380B2 (en) Manufacturing method of semiconductor device
JP3964029B2 (en) Manufacturing method of semiconductor substrate
EP1743370A2 (en) Three dimensional six surface conformal die coating

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905