JP2004228536A - Ｌｅｄアレイおよびその製造方法 - Google Patents
Ｌｅｄアレイおよびその製造方法 Download PDFInfo
- Publication number
- JP2004228536A JP2004228536A JP2003018027A JP2003018027A JP2004228536A JP 2004228536 A JP2004228536 A JP 2004228536A JP 2003018027 A JP2003018027 A JP 2003018027A JP 2003018027 A JP2003018027 A JP 2003018027A JP 2004228536 A JP2004228536 A JP 2004228536A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type semiconductor
- led array
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
【課題】発光バラツキを低減した高品質なＬＥＤアレイを提供する。
【解決手段】基板１上に複数個の一導電型半導体層２および逆導電型半導体層３を設け、発光素子を複数個配列してなるＬＥＤアレイにおいて、逆導電型半導体層３は、少なくとも発光層３ａと、この発光層３ａよりもバンドギャップの大きい第２のクラッド層３ｂと、この発光層３ａよりもバンドギャップの小さい厚み０．２μｍ以上の発光吸収層３ｃとを順次積層してなる。
【選択図】図１
【解決手段】基板１上に複数個の一導電型半導体層２および逆導電型半導体層３を設け、発光素子を複数個配列してなるＬＥＤアレイにおいて、逆導電型半導体層３は、少なくとも発光層３ａと、この発光層３ａよりもバンドギャップの大きい第２のクラッド層３ｂと、この発光層３ａよりもバンドギャップの小さい厚み０．２μｍ以上の発光吸収層３ｃとを順次積層してなる。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、特にページプリンタ用感光ドラムの露光用光源などに用いられるＬＥＤアレイならびにその製造方法に関するものである。
【０００２】
【従来の技術】
従来のＬＥＤアレイを図９と図１０に示す。
【０００３】
図９はＬＥＤアレイ、とくにその発光素子の要部を示す断面図であり、図１０はＬＥＤアレイの平面図である。
【０００４】
これらの図において、２１は半導体基板であり、この半導体基板２１の上に一導電型半導体層２２と逆導電型半導体層２３とを順次形成した構造である。また、２４は個別電極であり、２５（２５ａ，２５ｂ）は共通電極である。
【０００５】
半導体基板２１上に、一導電型半導体層２２と逆導電型半導体層２３を一導電型半導体層２２よりも逆導電型半導体層２３が小面積となるように設けると共に、この一導電型半導体層２２の露出部に共通電極２５（２５ａ，２５ｂ）を接続して設け、逆導電型半導体層２３に個別電極２４を接続して設けている。なお、図９において、２６はポリイミドやＳｉＮｘなどから成る絶縁膜、２７は同じくポリイミドやＳｉＮｘ、ＳｉＯ２などからなる保護膜である。
【０００６】
また、図１０に示すように、共通電極２５（２５ａ，２５ｂ）は隣接する島状半導体層２２、２３ごとに異なる群に属するように二群に分けて接続して設けられ、隣接する島状半導体層２２、２３が同じ個別電極２４に接続されている。
【０００７】
このような発光素子をアレー状に配列したＬＥＤアレイでは、個別電極２４と共通電極２５（２５ａ、２５ｂ）の組み合わせを選択して電流を流すことによって、各発光素子（発光ダイオード）を選択的に発光させることができる。
【０００８】
しかしながら、上記構成のＬＥＤアレイによれば、半導体層の膜厚の不均一性に起因して、発光の程度や傾向にて発光のバラツキ不良という問題があった。
【０００９】
すなわち、ウエハーの面内での半導体層が不均一であり、逆導電型半導体層の厚い部位では発光強度が大きく、薄い部位では発光強度が小さくなり、これにより、ＬＥＤアレイにおける所要の発光バラツキに対し、そのような規格から外れるＬＥＤチップができ、その結果、製造歩留りが低下し、製造コストが大きくなっていた。
【００１０】
かかる課題を解消するために、特許文献１によれば、光量補正膜を用いて輝度に応じて可変させる技術が提案されている。
【００１１】
また、特許文献２によれば、光吸収層に対しその側面からの光の射出をなくす技術が提案されている。
【００１２】
［特許文献１］
特開平１４−２３２０１９号公報
［特許文献２］
特開平１２−１２８９５号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、特許文献１の技術によれば、製造プロセスが煩雑になり、その分、製造コストが大きくなっていた。
【００１４】
また、特許文献２によれば、光吸収層に対しその側面からの光の射出をなくす技術であるが、このような技術を用いても、いまだ満足し得るような成果が得られていない。すなわち、半導体層の不均一性に対する解決を解消しないことで、発光層の膜厚分布が依然として存在し、根本的な課題はいまだ解消されていなかった。たとえば、規格内のＬＥＤアレイチップであっても、チップ内で発光にバラツキ傾向があり、そのために印画品質等を低下させる原因になっていた。
【００１５】
したがって本発明は叙上に鑑みて完成されたものであり、その目的は発光バラツキを低減した高品質なＬＥＤアレイを提供することにある。
【００１６】
本発明の他の目的は製造コストを下げて低コストかつ高品質なＬＥＤアレイが得られたＬＥＤアレイの製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明のＬＥＤアレイは、基板上に複数個の一導電型半導体層および逆導電型半導体層を設け、これら一導電型半導体層と逆導電型半導体層にそれぞれ電極を接続した発光素子を複数個配列してなり、そして、前記逆導電型半導体層は、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい発光吸収層とを順次積層してなることを特徴とする。
【００１８】
また、本発明のＬＥＤアレイは、前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする。
【００１９】
本発明のＬＥＤアレイの製造方法は、基板上に一導電型半導体層を成膜し、次いで順次下記（１）〜（３）の各工程を経て逆導電型半導体層を成膜し、そして、これら一導電型半導体層と逆導電型半導体層の積層体をエッチングにより各発光素子に対応して分離せしめ、しかる後にこれら一導電型半導体層および逆導電型半導体層に対しそれぞれ電極を接続する工程を経て、少なくとも発光層とクラッド層と発光吸収層とを順次積層してなる逆導電型半導体層を備えた発光素子を複数個配列形成したことを特徴とする。
【００２０】
（１）…発光層を薄膜形成手段により成膜する。
【００２１】
（２）…前記発光層よりもバンドギャップの大きいクラッド層を（１）工程と同一の薄膜形成手段により成膜する。
【００２２】
（３）…前記発光層よりもバンドギャップの小さい発光吸収層を（１）工程と同一の薄膜形成手段により成膜する。
【００２３】
また、本発明のＬＥＤアレイの製造方法は、前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする。
【００２４】
さらに本発明のＬＥＤアレイの製造方法は、前記薄膜形成手段がＭＯＣＶＤ法であることを特徴とする。
【００２５】
【発明の実施の形態】
以下、本発明を図面に基づき詳細に説明する。
【００２６】
図１は本発明のＬＥＤアレイ、とくにその発光素子の要部を示す断面図である。なお、本発明のＬＥＤアレイは図１０に示す従来のごとき平面状態を示す。
【００２７】
同図において、１は基板であり、この基板１上に一導電型半導体層２と逆導電型半導体層３とを順次積層した構造である。また、４は個別電極であり、５は共通電極である。
【００２８】
基板１上に、一導電型半導体層２と逆導電型半導体層３を一導電型半導体層２よりも逆導電型半導体層３が小面積となるように設けると共に、この一導電型半導体層２の露出部に共通電極５を接続して設け、逆導電型半導体層３に個別電極４を接続して設けている。
【００２９】
６はポリイミドやＳｉＮｘなどから成る絶縁膜、７は同じくポリイミドやＳｉＮｘ、ＳｉＯ２などからなる保護膜である。
【００３０】
前述した図１０に示すごとく、共通電極５は隣接する島状半導体層２、３ごとに異なる群に属するように二群に分けて接続して設けられ、隣接する島状半導体層２、３が同じ個別電極４に接続されている。
【００３１】
そして、このような発光素子をアレー状に配列したＬＥＤアレイでは、個別電極４と共通電極５の組み合わせを選択して電流を流すことによって、各発光素子（発光ダイオード）を選択的に発光させる。
【００３２】
前記基板１は半絶縁性基板もしくは高抵抗性基板であって、たとえばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの単結晶半導体基板やサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板を用いる。
【００３３】
単結晶半導体基板を用いる場合、（１００）面を＜０１１＞方向に２〜７°オフさせた基板などが好適である。また、サファイアの場合、Ｃ面基板が好適に用いられる。
【００３４】
一導電型半導体層２は、バッファ層２ａ、オーミックコンタクト層２ｂ、電子注入層（第１のクラッド層）２ｃを順次積層した構成ある。
【００３５】
バッファ層２ａは２〜４μｍ程度の厚みに形成され、オーミックコンタクト層２ｂは０．１〜１．０μｍ程度の厚みに形成され、電子注入層２ｃは０．２〜０．８μｍ程度の厚みに形成される。
【００３６】
バッファ層２ａとオーミックコンタクト層２ｂはガリウム砒素などで形成され、電子注入層２ｃはアルミニウムガリウム砒素などで形成される。
【００３７】
オーミックコンタクト層２ｂはシリコンなどの一導電型半導体不純物を１×１０１６〜１０１９（原子）ａｔｏｍｓ／ｃｍ３程度含有し、電子注入層２ｃはシリコンなどの一導電型半導体不純物を１×１０１６〜１０１９ａｔｏｍｓ／ｃｍ３ 程度含有する。
【００３８】
バッファ層２ａについては、基板１と半導体層との格子定数の不整合に基づくミスフィット転位を防止するために設けるものであり、半導体不純物を含有させなくてもよい。
【００３９】
逆導電型半導体層３は、発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃおよび第２のオーミックコンタクト層３ｄとを順次積層した構成である。
【００４０】
発光層３ａと第２のクラッド層３ｂと発光吸収層３ｃの各層については、それぞれ０．２〜０．４μｍ程度の厚みでもって形成するとよく、これによって、０．２μｍ以上で発光の吸収効果が得られ、０．４μｍ以下で急激な発光低下がなくなるという点で好適である。
【００４１】
オーミックコンタクト層３ｄについては、その膜厚ｄを膜厚ｄ＞（０．１５μｍ−オーミックコンタクト層膜厚）の厚みに形成すると、電極形成時の拡散が発光吸収層３ｃへ到達することがなく、オーミック抵抗を適正な範囲（１．５Ｖ〜２．５Ｖ）で形成できるという点でよい。
【００４２】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは、それぞれアルミニウムガリウム砒素などから成り、第２のオーミックコンタクト層３ｄはガリウム砒素などから成るように構成するとよい。
【００４３】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは、電子の閉じ込め効果と光の取り出し効果を考慮してアルミニウム砒素（ＡｌＡｓ）とガリウム砒素（ＧａＡｓ）との混晶比を異ならしめる。
【００４４】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは亜鉛（Ｚｎ）などの逆導電型半導体不純物を１×１０１６〜１０２１ａｔｏｍｓ／ｃｍ３ 程度含有し、第２のオーミックコンタクト層３ｄは亜鉛などの逆導電型半導体不純物を１×１０１９〜１０２１ａｔｏｍｓ／ｃｍ３ 含有するとよい。
絶縁膜６は窒化シリコン、酸化シリコン、感光性樹脂、ポリイミドなどから成り、その厚みは０．１μｍ〜３μｍになるように形成するとよい。
【００４５】
個別電極４と共通電極５は金／金・ゲルマニュム／クロム（Ａｕ／ＡｕＧｅ／Ｃｒ）などの積層から成り、その厚みはたとえば１μｍに形成するとよい。
【００４６】
さらに保護膜７は、窒化シリコン、酸化シリコン、感光性樹脂、ポリイミドなどからなり、その厚みはたとえば０．１μｍ〜３μｍになるように形成するとよい。
【００４７】
以上のとおり、本発明のＬＥＤアレイによれば、逆導電型半導体層３において、発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃおよび第２のオーミックコンタクト層３ｄとの積層構造に対し、とくに発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃとの積層に対し、次のようにバンドギャップを規定した点が特徴である。
【００４８】
以下、図により説明する。
【００４９】
図２は本発明のＬＥＤアレイに係る発光素子のバンドギャップを示す図であり、図３は従来のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【００５０】
図２に示すバンドギャップ図によれば、発光層３ａのバンドギャップをＥｇ（３ａ）に、第２のクラッド層３ｂのバンドギャップをＥｇ（３ｂ）とした場合、Ｅｇ（３ａ）＜Ｅｇ（３ｂ）とする。
【００５１】
すなわち、ヘテロ構造にしたことで、電子を閉じ込める障壁を第２のクラッド層３ｂに設け、発光層３ａによる発光を外部へ効率良く取り出し、発光効率を高めている。
【００５２】
加えて、本発明によれば、第２のクラッド層３ｂの上に発光吸収層３ｃを形成し、そして、この層３ｃのバンドギャップをＥｇ（３ｄ）とした場合、Ｅｇ（３ｄ）≦Ｅｇ（３ａ）＜Ｅｇ（３ｂ）とする。
【００５３】
このようにバンドギャップの大小関係を規定すると、発光層３ａが発光した光は発光吸収層３ｃにより吸収される傾向にあるが、その反面、チップ内で膜厚分布をもつＬＥＤアレイであっても、その発光強度を低減化させることが発光バラツキを小さくすることに寄与し、これにより、各発光素子間にて均一な発光強度になるように働いている。
【００５４】
次に発光素子数が１２８ｂｉｔ（ビット）であるＬＥＤアレイに対し、発光吸収層３ｃの膜厚を０．２μｍ以上に規定した場合と、その膜厚を０．２μｍ未満に規定した場合に、それぞれの発光素子（発光ドット）に対する発光強度を測定したところ、図４に示すような結果が得られた。また、本例のＬＥＤアレイは、図５と図６に示す積層のものを使用した。
【００５５】
図５と図６は、発光素子（発光ドット）における発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃの各層厚の分布を示し、図５は発光吸収層３ｃの膜厚を０．２μｍ以上に規定した場合と、図６はその膜厚を０．２μｍ未満に規定した場合である。
【００５６】
図４において、○印は発光吸収層３ｃの膜厚が０．２μｍ以上の場合、▲印は発光吸収層３ｃの膜厚が０．２μｍ未満の場合である。
【００５７】
さらに図３に示すバンドギャップをもつ発光素子のごとく、発光吸収層３ｃを設けない従来の層構成のＬＥＤアレイについても、同様に測定したところ、図７と図８に示すような結果が得られた。
【００５８】
図７は発光素子数が１２８ｂｉｔ（ビット）であるＬＥＤアレイに対し、それぞれの発光素子（発光ドット）に対する発光強度の測定ドットならびにそれによる線図を示す。また、図８は各発光素子（発光ドット）における発光層３ａと第２のクラッド層３ｂの各層厚の分布を示す。
【００５９】
以上の測定結果から明らかなとおり、膜厚０．２μｍ以上の発光吸収層３ｃを設けたことで、発光バラツキを低減した高品質なＬＥＤアレイが提供できた。
【００６０】
また、従来のＬＥＤアレイによれば、図７に示すように１２８ｂｉｔ（ビット）の発光バラツキが大きくなる傾向が顕著である。また、発光層の膜厚が大きくなると発光強度が高くなり、それが薄くなると発光強度が低下する傾向にあることもわかる。
【００６１】
これに対し、本発明のＬＥＤアレイでも、発光層３ａの厚みバラツキは従来のＬＥＤアレイと同様であるが、発光吸収層を設けたことで、発光層が厚くなると発光吸収層も厚くなる傾向にあり、これによって発光吸収効果が大きくなる。
【００６２】
一方、発光層が薄くなると発光吸収層も薄くなる傾向にあり、発光吸収効果が小さくなる。
【００６３】
かくして本発明によれば、膜厚０．２μｍ以上の発光吸収層３ｃを設けたことで、発光バラツキを低減したが、ＬＥＤアレイの製造に当って、同一の材料を用いて同様に成膜形成していることで、ＬＥＤアレイ内の各素子の発光層膜厚と発光吸収層の比率がどの部位においてもほぼ一定になるように形成でき、発光層が厚くなると発光吸収層も厚くなり、発光吸収効果が大きくなり、他方、発光層が薄くなると発光吸収層も薄くなり、発光吸収効果が小さくなった。
【００６４】
次に本発明のＬＥＤアレイの製造方法を説明する。
【００６５】
はじめに基板１、たとえばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの単結晶半導体基板やサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板の上に一導電型半導体層２と逆導電型半導体層３とをＭＯＣＶＤ法などで順次積層する。
【００６６】
これら半導体層２、３を形成する場合、基板温度をまず４００〜５００℃に設定して２００〜２０００Åの厚みにアモルファス状のガリウム砒素膜を形成し、その後、基板温度を７００〜９００℃に上げて所望厚みの半導体層２、３を形成した。
【００６７】
このＭＯＣＶＤ法によれば、原料ガスとしてはＴＭＧ（（ＣＨ３ ）３ Ｇａ）、ＴＥＧ（（Ｃ２ Ｈ５ ）３ Ｇａ）、アルシン（ＡｓＨ３ ）、ＴＭＡ（（ＣＨ３ ）３ Ａｌ）、ＴＥＡ（（Ｃ２ Ｈ５ ）３ Ａｌ）などが用いられ、導電型を制御するためのガスとしては、シラン（ＳｉＨ４ ）、セレン化水素（Ｈ２ Ｓｅ）、ＴＭＺ（（ＣＨ３ ）３ Ｚｎ）などが用いられ、キャリアガスとしては、Ｈ２などが用いられる。
【００６８】
上記のごとく、逆導電型半導体層３をＭＯＣＶＤ法により成膜するには、順次下記（１）〜（３）の各工程を経る。
【００６９】
（１）…発光層３ａをＭＯＣＶＤ法により成膜する。
【００７０】
（２）…前記発光層３ａよりもバンドギャップの大きいクラッド層（第２のクラッド層３ｂ）を（１）工程と同一のＭＯＣＶＤ法により成膜する。
【００７１】
（３）…前記発光層３ａよりもバンドギャップの小さい発光吸収層３ｃを（１）工程と同一のＭＯＣＶＤ法により０．２μｍ以上の厚みに成膜する。
【００７２】
なお、本例においては、薄膜形成手段としてＭＯＣＶＤ法を用いたが、これに代えて、ＭＢＥ法、ＬＰＥ法などを用いてもよい。
【００７３】
次に一導電型半導体層２と逆導電型半導体層３の積層体をエッチングにより各発光素子に対応して分離する。
【００７４】
この工程には、エッチングにより半導体層２、３を島状にパターニングするが、このエッチングは、硫酸過酸化水素系のエッチング液を用いたウエットエッチングやＣＣｌ２ Ｆ２ ガスを用いたドライエッチングなどで行われる。
【００７５】
そして、一導電型半導体層２の一端部側の一部が露出し、且つこの一導電型半導体層２の隣接する領域部分が露出するように逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングする。
【００７６】
このエッチングも硫酸過酸化水素系のエッチング液を用いたウェットエッチングやＣＣｌ２ Ｆ２ ガスを用いたドライエッチングなどで行なわれる。
【００７７】
次に、プラズマＣＶＤ法で、シランガス（ＳｉＨ４ ）とアンモニアガス（ＮＨ３ ）を用いて窒化シリコンから成る絶縁膜を形成する。
【００７８】
この絶縁膜として感光性樹脂、ポリイミドなどを用いる場合は、スピンコート法等の方法で塗布しベーキングでの硬化により形成し、その後、パターニングする。
【００７９】
さらにこれら一導電型半導体層２および逆導電型半導体層３に対しそれぞれ電極を接続する。すなわち、クロムと金を蒸着法やスパッタリング法で形成してパターニングする。
【００８０】
そして、窒化シリコンやポリイミドから成る保護膜７を形成してパターニングする。
【００８１】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等は何ら差し支えない。
【００８２】
たとえば、発光吸収層３ｃが、０．２μｍ未満であっても、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい厚み０．２μｍ未満の発光吸収層を含み、発光層よりもバンドギャップの大きい層と交互に形成しを順次積層してなる場合も同様の効果がえられる。
【００８３】
【発明の効果】
以上のとおり、本発明のＬＥＤアレイによれば、上記構成のごとく、逆導電型半導体層を、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい厚み０．２μｍ以上の発光吸収層とを順次積層してなることで、発光バラツキを低減した高品質なＬＥＤアレイが得られた。
【００８４】
詳細には、半導体層の膜厚の不均一性に起因する発光傾向による発光バラツキという課題については、逆導電型半導体層の厚みが厚い部位では、発光強度が大きく、薄い部位では発光強度が小さくなっていたが、これに対し、本発明によれば、逆導電型半導体層の厚みが厚い部位では、発光がより吸収され、薄い部位では発光強度において発光吸収がより小さくなり、これにより、ＬＥＤアレイ所定の発光バラツキ規格に対し、それから外れるようなバラツキをもつＬＥＤチップ（ＬＥＤアレイ）でもって製造歩留りを下がるという課題が解消され、その結果、低コストかつ高品質なＬＥＤアレイが得られた。
【００８５】
しかも、規格内のＬＥＤアレイチップについても、そのチップ内で発光バラツキ傾向がなくなり、これによっても印画品質を向上させることができた。
【００８６】
また、本発明のＬＥＤアレイによれば、発光吸収層の厚みを０．２μｍ以上にしたことで、上記のごとき作用効果を確実に実現することができた。
【００８７】
さらに本発明のＬＥＤアレイの製造方法によれば、（１）発光層を薄膜形成手段により成膜する、（２）前記発光層よりもバンドギャップの大きいクラッド層を（１）工程と同一の薄膜形成手段により成膜する、（３）発光層よりもバンドギャップの小さい発光吸収層を（１）工程と同一の薄膜形成手段により０．２μｍ以上の厚みに成膜する、というように順次（１）〜（３）の各工程を経て逆導電型半導体層を成膜したことで、同一又は同種の材料を同一の成膜技術で形成したことで、ＬＥＤアレイ内の各素子の発光層の膜厚と発光吸収層の膜厚との比率がどの部位でもほぼ一定になるように形成でき、これにより、本発明のＬＥＤアレイを得るためのプロセスの煩雑化を防ぎ、その結果、製造コストを下げて低コストかつ高品質を達成したＬＥＤアレイの製造方法が得られた。
【図面の簡単な説明】
【図１】本発明のＬＥＤアレイに係る発光素子の要部を示す断面図である。
【図２】本発明のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【図３】従来のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【図４】本発明のＬＥＤアレイの各発光素子数に対する発光強度をプロットした線図である。
【図５】発光吸収層の膜厚を０．２μｍ以上に規定した場合の発光層、第２のクラッド層、発光吸収層の各層厚の分布を示す図である。
【図６】発光吸収層の膜厚を０．２μｍ未満に規定した場合の発光層、第２のクラッド層、発光吸収層の各層厚の分布を示す図である。
【図７】従来のＬＥＤアレイの各発光素子数に対する発光強度をプロットした線図である。
【図８】従来のＬＥＤアレイにおける発光層と第２のクラッド層の各層厚の分布を示す図である。
【図９】従来のＬＥＤアレイに係る発光素子の要部を示す断面図である。
【図１０】従来のＬＥＤアレイの平面図である。
【符号の説明】
１…基板
２…一導電型半導体層
２ａ…バッファ層
２ｂ…オーミックコンタクト層
２ｃ…電子注入層（第１のクラッド層）
３…逆導電型半導体層
３ａ…発光層
３ｂ…第２のクラッド層
３ｃ…発光吸収層
３ｄ…第２のオーミックコンタクト層
４…個別電極
５…共通電極
６…絶縁膜
７…保護膜
【発明の属する技術分野】
本発明は、特にページプリンタ用感光ドラムの露光用光源などに用いられるＬＥＤアレイならびにその製造方法に関するものである。
【０００２】
【従来の技術】
従来のＬＥＤアレイを図９と図１０に示す。
【０００３】
図９はＬＥＤアレイ、とくにその発光素子の要部を示す断面図であり、図１０はＬＥＤアレイの平面図である。
【０００４】
これらの図において、２１は半導体基板であり、この半導体基板２１の上に一導電型半導体層２２と逆導電型半導体層２３とを順次形成した構造である。また、２４は個別電極であり、２５（２５ａ，２５ｂ）は共通電極である。
【０００５】
半導体基板２１上に、一導電型半導体層２２と逆導電型半導体層２３を一導電型半導体層２２よりも逆導電型半導体層２３が小面積となるように設けると共に、この一導電型半導体層２２の露出部に共通電極２５（２５ａ，２５ｂ）を接続して設け、逆導電型半導体層２３に個別電極２４を接続して設けている。なお、図９において、２６はポリイミドやＳｉＮｘなどから成る絶縁膜、２７は同じくポリイミドやＳｉＮｘ、ＳｉＯ２などからなる保護膜である。
【０００６】
また、図１０に示すように、共通電極２５（２５ａ，２５ｂ）は隣接する島状半導体層２２、２３ごとに異なる群に属するように二群に分けて接続して設けられ、隣接する島状半導体層２２、２３が同じ個別電極２４に接続されている。
【０００７】
このような発光素子をアレー状に配列したＬＥＤアレイでは、個別電極２４と共通電極２５（２５ａ、２５ｂ）の組み合わせを選択して電流を流すことによって、各発光素子（発光ダイオード）を選択的に発光させることができる。
【０００８】
しかしながら、上記構成のＬＥＤアレイによれば、半導体層の膜厚の不均一性に起因して、発光の程度や傾向にて発光のバラツキ不良という問題があった。
【０００９】
すなわち、ウエハーの面内での半導体層が不均一であり、逆導電型半導体層の厚い部位では発光強度が大きく、薄い部位では発光強度が小さくなり、これにより、ＬＥＤアレイにおける所要の発光バラツキに対し、そのような規格から外れるＬＥＤチップができ、その結果、製造歩留りが低下し、製造コストが大きくなっていた。
【００１０】
かかる課題を解消するために、特許文献１によれば、光量補正膜を用いて輝度に応じて可変させる技術が提案されている。
【００１１】
また、特許文献２によれば、光吸収層に対しその側面からの光の射出をなくす技術が提案されている。
【００１２】
［特許文献１］
特開平１４−２３２０１９号公報
［特許文献２］
特開平１２−１２８９５号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、特許文献１の技術によれば、製造プロセスが煩雑になり、その分、製造コストが大きくなっていた。
【００１４】
また、特許文献２によれば、光吸収層に対しその側面からの光の射出をなくす技術であるが、このような技術を用いても、いまだ満足し得るような成果が得られていない。すなわち、半導体層の不均一性に対する解決を解消しないことで、発光層の膜厚分布が依然として存在し、根本的な課題はいまだ解消されていなかった。たとえば、規格内のＬＥＤアレイチップであっても、チップ内で発光にバラツキ傾向があり、そのために印画品質等を低下させる原因になっていた。
【００１５】
したがって本発明は叙上に鑑みて完成されたものであり、その目的は発光バラツキを低減した高品質なＬＥＤアレイを提供することにある。
【００１６】
本発明の他の目的は製造コストを下げて低コストかつ高品質なＬＥＤアレイが得られたＬＥＤアレイの製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明のＬＥＤアレイは、基板上に複数個の一導電型半導体層および逆導電型半導体層を設け、これら一導電型半導体層と逆導電型半導体層にそれぞれ電極を接続した発光素子を複数個配列してなり、そして、前記逆導電型半導体層は、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい発光吸収層とを順次積層してなることを特徴とする。
【００１８】
また、本発明のＬＥＤアレイは、前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする。
【００１９】
本発明のＬＥＤアレイの製造方法は、基板上に一導電型半導体層を成膜し、次いで順次下記（１）〜（３）の各工程を経て逆導電型半導体層を成膜し、そして、これら一導電型半導体層と逆導電型半導体層の積層体をエッチングにより各発光素子に対応して分離せしめ、しかる後にこれら一導電型半導体層および逆導電型半導体層に対しそれぞれ電極を接続する工程を経て、少なくとも発光層とクラッド層と発光吸収層とを順次積層してなる逆導電型半導体層を備えた発光素子を複数個配列形成したことを特徴とする。
【００２０】
（１）…発光層を薄膜形成手段により成膜する。
【００２１】
（２）…前記発光層よりもバンドギャップの大きいクラッド層を（１）工程と同一の薄膜形成手段により成膜する。
【００２２】
（３）…前記発光層よりもバンドギャップの小さい発光吸収層を（１）工程と同一の薄膜形成手段により成膜する。
【００２３】
また、本発明のＬＥＤアレイの製造方法は、前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする。
【００２４】
さらに本発明のＬＥＤアレイの製造方法は、前記薄膜形成手段がＭＯＣＶＤ法であることを特徴とする。
【００２５】
【発明の実施の形態】
以下、本発明を図面に基づき詳細に説明する。
【００２６】
図１は本発明のＬＥＤアレイ、とくにその発光素子の要部を示す断面図である。なお、本発明のＬＥＤアレイは図１０に示す従来のごとき平面状態を示す。
【００２７】
同図において、１は基板であり、この基板１上に一導電型半導体層２と逆導電型半導体層３とを順次積層した構造である。また、４は個別電極であり、５は共通電極である。
【００２８】
基板１上に、一導電型半導体層２と逆導電型半導体層３を一導電型半導体層２よりも逆導電型半導体層３が小面積となるように設けると共に、この一導電型半導体層２の露出部に共通電極５を接続して設け、逆導電型半導体層３に個別電極４を接続して設けている。
【００２９】
６はポリイミドやＳｉＮｘなどから成る絶縁膜、７は同じくポリイミドやＳｉＮｘ、ＳｉＯ２などからなる保護膜である。
【００３０】
前述した図１０に示すごとく、共通電極５は隣接する島状半導体層２、３ごとに異なる群に属するように二群に分けて接続して設けられ、隣接する島状半導体層２、３が同じ個別電極４に接続されている。
【００３１】
そして、このような発光素子をアレー状に配列したＬＥＤアレイでは、個別電極４と共通電極５の組み合わせを選択して電流を流すことによって、各発光素子（発光ダイオード）を選択的に発光させる。
【００３２】
前記基板１は半絶縁性基板もしくは高抵抗性基板であって、たとえばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの単結晶半導体基板やサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板を用いる。
【００３３】
単結晶半導体基板を用いる場合、（１００）面を＜０１１＞方向に２〜７°オフさせた基板などが好適である。また、サファイアの場合、Ｃ面基板が好適に用いられる。
【００３４】
一導電型半導体層２は、バッファ層２ａ、オーミックコンタクト層２ｂ、電子注入層（第１のクラッド層）２ｃを順次積層した構成ある。
【００３５】
バッファ層２ａは２〜４μｍ程度の厚みに形成され、オーミックコンタクト層２ｂは０．１〜１．０μｍ程度の厚みに形成され、電子注入層２ｃは０．２〜０．８μｍ程度の厚みに形成される。
【００３６】
バッファ層２ａとオーミックコンタクト層２ｂはガリウム砒素などで形成され、電子注入層２ｃはアルミニウムガリウム砒素などで形成される。
【００３７】
オーミックコンタクト層２ｂはシリコンなどの一導電型半導体不純物を１×１０１６〜１０１９（原子）ａｔｏｍｓ／ｃｍ３程度含有し、電子注入層２ｃはシリコンなどの一導電型半導体不純物を１×１０１６〜１０１９ａｔｏｍｓ／ｃｍ３ 程度含有する。
【００３８】
バッファ層２ａについては、基板１と半導体層との格子定数の不整合に基づくミスフィット転位を防止するために設けるものであり、半導体不純物を含有させなくてもよい。
【００３９】
逆導電型半導体層３は、発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃおよび第２のオーミックコンタクト層３ｄとを順次積層した構成である。
【００４０】
発光層３ａと第２のクラッド層３ｂと発光吸収層３ｃの各層については、それぞれ０．２〜０．４μｍ程度の厚みでもって形成するとよく、これによって、０．２μｍ以上で発光の吸収効果が得られ、０．４μｍ以下で急激な発光低下がなくなるという点で好適である。
【００４１】
オーミックコンタクト層３ｄについては、その膜厚ｄを膜厚ｄ＞（０．１５μｍ−オーミックコンタクト層膜厚）の厚みに形成すると、電極形成時の拡散が発光吸収層３ｃへ到達することがなく、オーミック抵抗を適正な範囲（１．５Ｖ〜２．５Ｖ）で形成できるという点でよい。
【００４２】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは、それぞれアルミニウムガリウム砒素などから成り、第２のオーミックコンタクト層３ｄはガリウム砒素などから成るように構成するとよい。
【００４３】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは、電子の閉じ込め効果と光の取り出し効果を考慮してアルミニウム砒素（ＡｌＡｓ）とガリウム砒素（ＧａＡｓ）との混晶比を異ならしめる。
【００４４】
発光層３ａと第２のクラッド層３ｂおよび発光吸収層３ｃは亜鉛（Ｚｎ）などの逆導電型半導体不純物を１×１０１６〜１０２１ａｔｏｍｓ／ｃｍ３ 程度含有し、第２のオーミックコンタクト層３ｄは亜鉛などの逆導電型半導体不純物を１×１０１９〜１０２１ａｔｏｍｓ／ｃｍ３ 含有するとよい。
絶縁膜６は窒化シリコン、酸化シリコン、感光性樹脂、ポリイミドなどから成り、その厚みは０．１μｍ〜３μｍになるように形成するとよい。
【００４５】
個別電極４と共通電極５は金／金・ゲルマニュム／クロム（Ａｕ／ＡｕＧｅ／Ｃｒ）などの積層から成り、その厚みはたとえば１μｍに形成するとよい。
【００４６】
さらに保護膜７は、窒化シリコン、酸化シリコン、感光性樹脂、ポリイミドなどからなり、その厚みはたとえば０．１μｍ〜３μｍになるように形成するとよい。
【００４７】
以上のとおり、本発明のＬＥＤアレイによれば、逆導電型半導体層３において、発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃおよび第２のオーミックコンタクト層３ｄとの積層構造に対し、とくに発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃとの積層に対し、次のようにバンドギャップを規定した点が特徴である。
【００４８】
以下、図により説明する。
【００４９】
図２は本発明のＬＥＤアレイに係る発光素子のバンドギャップを示す図であり、図３は従来のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【００５０】
図２に示すバンドギャップ図によれば、発光層３ａのバンドギャップをＥｇ（３ａ）に、第２のクラッド層３ｂのバンドギャップをＥｇ（３ｂ）とした場合、Ｅｇ（３ａ）＜Ｅｇ（３ｂ）とする。
【００５１】
すなわち、ヘテロ構造にしたことで、電子を閉じ込める障壁を第２のクラッド層３ｂに設け、発光層３ａによる発光を外部へ効率良く取り出し、発光効率を高めている。
【００５２】
加えて、本発明によれば、第２のクラッド層３ｂの上に発光吸収層３ｃを形成し、そして、この層３ｃのバンドギャップをＥｇ（３ｄ）とした場合、Ｅｇ（３ｄ）≦Ｅｇ（３ａ）＜Ｅｇ（３ｂ）とする。
【００５３】
このようにバンドギャップの大小関係を規定すると、発光層３ａが発光した光は発光吸収層３ｃにより吸収される傾向にあるが、その反面、チップ内で膜厚分布をもつＬＥＤアレイであっても、その発光強度を低減化させることが発光バラツキを小さくすることに寄与し、これにより、各発光素子間にて均一な発光強度になるように働いている。
【００５４】
次に発光素子数が１２８ｂｉｔ（ビット）であるＬＥＤアレイに対し、発光吸収層３ｃの膜厚を０．２μｍ以上に規定した場合と、その膜厚を０．２μｍ未満に規定した場合に、それぞれの発光素子（発光ドット）に対する発光強度を測定したところ、図４に示すような結果が得られた。また、本例のＬＥＤアレイは、図５と図６に示す積層のものを使用した。
【００５５】
図５と図６は、発光素子（発光ドット）における発光層３ａ、第２のクラッド層３ｂ、発光吸収層３ｃの各層厚の分布を示し、図５は発光吸収層３ｃの膜厚を０．２μｍ以上に規定した場合と、図６はその膜厚を０．２μｍ未満に規定した場合である。
【００５６】
図４において、○印は発光吸収層３ｃの膜厚が０．２μｍ以上の場合、▲印は発光吸収層３ｃの膜厚が０．２μｍ未満の場合である。
【００５７】
さらに図３に示すバンドギャップをもつ発光素子のごとく、発光吸収層３ｃを設けない従来の層構成のＬＥＤアレイについても、同様に測定したところ、図７と図８に示すような結果が得られた。
【００５８】
図７は発光素子数が１２８ｂｉｔ（ビット）であるＬＥＤアレイに対し、それぞれの発光素子（発光ドット）に対する発光強度の測定ドットならびにそれによる線図を示す。また、図８は各発光素子（発光ドット）における発光層３ａと第２のクラッド層３ｂの各層厚の分布を示す。
【００５９】
以上の測定結果から明らかなとおり、膜厚０．２μｍ以上の発光吸収層３ｃを設けたことで、発光バラツキを低減した高品質なＬＥＤアレイが提供できた。
【００６０】
また、従来のＬＥＤアレイによれば、図７に示すように１２８ｂｉｔ（ビット）の発光バラツキが大きくなる傾向が顕著である。また、発光層の膜厚が大きくなると発光強度が高くなり、それが薄くなると発光強度が低下する傾向にあることもわかる。
【００６１】
これに対し、本発明のＬＥＤアレイでも、発光層３ａの厚みバラツキは従来のＬＥＤアレイと同様であるが、発光吸収層を設けたことで、発光層が厚くなると発光吸収層も厚くなる傾向にあり、これによって発光吸収効果が大きくなる。
【００６２】
一方、発光層が薄くなると発光吸収層も薄くなる傾向にあり、発光吸収効果が小さくなる。
【００６３】
かくして本発明によれば、膜厚０．２μｍ以上の発光吸収層３ｃを設けたことで、発光バラツキを低減したが、ＬＥＤアレイの製造に当って、同一の材料を用いて同様に成膜形成していることで、ＬＥＤアレイ内の各素子の発光層膜厚と発光吸収層の比率がどの部位においてもほぼ一定になるように形成でき、発光層が厚くなると発光吸収層も厚くなり、発光吸収効果が大きくなり、他方、発光層が薄くなると発光吸収層も薄くなり、発光吸収効果が小さくなった。
【００６４】
次に本発明のＬＥＤアレイの製造方法を説明する。
【００６５】
はじめに基板１、たとえばシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）などの単結晶半導体基板やサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板の上に一導電型半導体層２と逆導電型半導体層３とをＭＯＣＶＤ法などで順次積層する。
【００６６】
これら半導体層２、３を形成する場合、基板温度をまず４００〜５００℃に設定して２００〜２０００Åの厚みにアモルファス状のガリウム砒素膜を形成し、その後、基板温度を７００〜９００℃に上げて所望厚みの半導体層２、３を形成した。
【００６７】
このＭＯＣＶＤ法によれば、原料ガスとしてはＴＭＧ（（ＣＨ３ ）３ Ｇａ）、ＴＥＧ（（Ｃ２ Ｈ５ ）３ Ｇａ）、アルシン（ＡｓＨ３ ）、ＴＭＡ（（ＣＨ３ ）３ Ａｌ）、ＴＥＡ（（Ｃ２ Ｈ５ ）３ Ａｌ）などが用いられ、導電型を制御するためのガスとしては、シラン（ＳｉＨ４ ）、セレン化水素（Ｈ２ Ｓｅ）、ＴＭＺ（（ＣＨ３ ）３ Ｚｎ）などが用いられ、キャリアガスとしては、Ｈ２などが用いられる。
【００６８】
上記のごとく、逆導電型半導体層３をＭＯＣＶＤ法により成膜するには、順次下記（１）〜（３）の各工程を経る。
【００６９】
（１）…発光層３ａをＭＯＣＶＤ法により成膜する。
【００７０】
（２）…前記発光層３ａよりもバンドギャップの大きいクラッド層（第２のクラッド層３ｂ）を（１）工程と同一のＭＯＣＶＤ法により成膜する。
【００７１】
（３）…前記発光層３ａよりもバンドギャップの小さい発光吸収層３ｃを（１）工程と同一のＭＯＣＶＤ法により０．２μｍ以上の厚みに成膜する。
【００７２】
なお、本例においては、薄膜形成手段としてＭＯＣＶＤ法を用いたが、これに代えて、ＭＢＥ法、ＬＰＥ法などを用いてもよい。
【００７３】
次に一導電型半導体層２と逆導電型半導体層３の積層体をエッチングにより各発光素子に対応して分離する。
【００７４】
この工程には、エッチングにより半導体層２、３を島状にパターニングするが、このエッチングは、硫酸過酸化水素系のエッチング液を用いたウエットエッチングやＣＣｌ２ Ｆ２ ガスを用いたドライエッチングなどで行われる。
【００７５】
そして、一導電型半導体層２の一端部側の一部が露出し、且つこの一導電型半導体層２の隣接する領域部分が露出するように逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングする。
【００７６】
このエッチングも硫酸過酸化水素系のエッチング液を用いたウェットエッチングやＣＣｌ２ Ｆ２ ガスを用いたドライエッチングなどで行なわれる。
【００７７】
次に、プラズマＣＶＤ法で、シランガス（ＳｉＨ４ ）とアンモニアガス（ＮＨ３ ）を用いて窒化シリコンから成る絶縁膜を形成する。
【００７８】
この絶縁膜として感光性樹脂、ポリイミドなどを用いる場合は、スピンコート法等の方法で塗布しベーキングでの硬化により形成し、その後、パターニングする。
【００７９】
さらにこれら一導電型半導体層２および逆導電型半導体層３に対しそれぞれ電極を接続する。すなわち、クロムと金を蒸着法やスパッタリング法で形成してパターニングする。
【００８０】
そして、窒化シリコンやポリイミドから成る保護膜７を形成してパターニングする。
【００８１】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等は何ら差し支えない。
【００８２】
たとえば、発光吸収層３ｃが、０．２μｍ未満であっても、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい厚み０．２μｍ未満の発光吸収層を含み、発光層よりもバンドギャップの大きい層と交互に形成しを順次積層してなる場合も同様の効果がえられる。
【００８３】
【発明の効果】
以上のとおり、本発明のＬＥＤアレイによれば、上記構成のごとく、逆導電型半導体層を、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい厚み０．２μｍ以上の発光吸収層とを順次積層してなることで、発光バラツキを低減した高品質なＬＥＤアレイが得られた。
【００８４】
詳細には、半導体層の膜厚の不均一性に起因する発光傾向による発光バラツキという課題については、逆導電型半導体層の厚みが厚い部位では、発光強度が大きく、薄い部位では発光強度が小さくなっていたが、これに対し、本発明によれば、逆導電型半導体層の厚みが厚い部位では、発光がより吸収され、薄い部位では発光強度において発光吸収がより小さくなり、これにより、ＬＥＤアレイ所定の発光バラツキ規格に対し、それから外れるようなバラツキをもつＬＥＤチップ（ＬＥＤアレイ）でもって製造歩留りを下がるという課題が解消され、その結果、低コストかつ高品質なＬＥＤアレイが得られた。
【００８５】
しかも、規格内のＬＥＤアレイチップについても、そのチップ内で発光バラツキ傾向がなくなり、これによっても印画品質を向上させることができた。
【００８６】
また、本発明のＬＥＤアレイによれば、発光吸収層の厚みを０．２μｍ以上にしたことで、上記のごとき作用効果を確実に実現することができた。
【００８７】
さらに本発明のＬＥＤアレイの製造方法によれば、（１）発光層を薄膜形成手段により成膜する、（２）前記発光層よりもバンドギャップの大きいクラッド層を（１）工程と同一の薄膜形成手段により成膜する、（３）発光層よりもバンドギャップの小さい発光吸収層を（１）工程と同一の薄膜形成手段により０．２μｍ以上の厚みに成膜する、というように順次（１）〜（３）の各工程を経て逆導電型半導体層を成膜したことで、同一又は同種の材料を同一の成膜技術で形成したことで、ＬＥＤアレイ内の各素子の発光層の膜厚と発光吸収層の膜厚との比率がどの部位でもほぼ一定になるように形成でき、これにより、本発明のＬＥＤアレイを得るためのプロセスの煩雑化を防ぎ、その結果、製造コストを下げて低コストかつ高品質を達成したＬＥＤアレイの製造方法が得られた。
【図面の簡単な説明】
【図１】本発明のＬＥＤアレイに係る発光素子の要部を示す断面図である。
【図２】本発明のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【図３】従来のＬＥＤアレイに係る発光素子のバンドギャップを示す図である。
【図４】本発明のＬＥＤアレイの各発光素子数に対する発光強度をプロットした線図である。
【図５】発光吸収層の膜厚を０．２μｍ以上に規定した場合の発光層、第２のクラッド層、発光吸収層の各層厚の分布を示す図である。
【図６】発光吸収層の膜厚を０．２μｍ未満に規定した場合の発光層、第２のクラッド層、発光吸収層の各層厚の分布を示す図である。
【図７】従来のＬＥＤアレイの各発光素子数に対する発光強度をプロットした線図である。
【図８】従来のＬＥＤアレイにおける発光層と第２のクラッド層の各層厚の分布を示す図である。
【図９】従来のＬＥＤアレイに係る発光素子の要部を示す断面図である。
【図１０】従来のＬＥＤアレイの平面図である。
【符号の説明】
１…基板
２…一導電型半導体層
２ａ…バッファ層
２ｂ…オーミックコンタクト層
２ｃ…電子注入層（第１のクラッド層）
３…逆導電型半導体層
３ａ…発光層
３ｂ…第２のクラッド層
３ｃ…発光吸収層
３ｄ…第２のオーミックコンタクト層
４…個別電極
５…共通電極
６…絶縁膜
７…保護膜
Claims (5)
- 基板上に複数個の一導電型半導体層および逆導電型半導体層を設け、これら一導電型半導体層と逆導電型半導体層にそれぞれ電極を接続した発光素子を複数個配列してなるＬＥＤアレイにおいて、前記逆導電型半導体層は、少なくとも発光層と、この発光層よりもバンドギャップの大きいクラッド層と、この発光層よりもバンドギャップの小さい発光吸収層とを順次積層してなることを特徴とするＬＥＤアレイ。
- 前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする請求項１に記載のＬＥＤアレイ。
- 基板上に一導電型半導体層を成膜し、次いで順次下記（１）〜（３）の各工程を経て逆導電型半導体層を成膜し、そして、これら一導電型半導体層と逆導電型半導体層の積層体をエッチングにより各発光素子に対応して分離せしめ、しかる後にこれら一導電型半導体層および逆導電型半導体層に対しそれぞれ電極を接続する工程を経て、少なくとも発光層とクラッド層と発光吸収層とを順次積層してなる逆導電型半導体層を備えた発光素子を複数個配列形成したことを特徴とするＬＥＤアレイの製造方法。
（１）…発光層を薄膜形成手段により成膜する。
（２）…前記発光層よりもバンドギャップの大きいクラッド層を（１）工程と同一の薄膜形成手段により成膜する。
（３）…前記発光層よりもバンドギャップの小さい発光吸収層を（１）工程と同一の薄膜形成手段により成膜する。 - 前記発光吸収層の厚みが０．２μｍ以上であることを特徴とする請求項３に記載のＬＥＤアレイの製造方法。
- 前記薄膜形成手段がＭＯＣＶＤ法であることを特徴とする請求項３又は４に記載のＬＥＤアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018027A JP4417635B2 (ja) | 2003-01-27 | 2003-01-27 | Ｌｅｄアレイおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018027A JP4417635B2 (ja) | 2003-01-27 | 2003-01-27 | Ｌｅｄアレイおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228536A true JP2004228536A (ja) | 2004-08-12 |
| JP4417635B2 JP4417635B2 (ja) | 2010-02-17 |
Family
ID=32905013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003018027A Expired - Fee Related JP4417635B2 (ja) | 2003-01-27 | 2003-01-27 | Ｌｅｄアレイおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4417635B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599014B1 (ko) | 2005-06-30 | 2006-07-12 | 서울옵토디바이스주식회사 | 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법 |
| JP2019057646A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| WO2024181052A1 (ja) * | 2023-03-02 | 2024-09-06 | 株式会社ジャパンディスプレイ | 発光素子、および発光素子を備える表示装置と照明装置 |
-
2003
- 2003-01-27 JP JP2003018027A patent/JP4417635B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599014B1 (ko) | 2005-06-30 | 2006-07-12 | 서울옵토디바이스주식회사 | 이형 반도체 반복층을 갖는 발광소자 및 그 제조 방법 |
| JP2019057646A (ja) * | 2017-09-21 | 2019-04-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| JP7021484B2 (ja) | 2017-09-21 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
| WO2024181052A1 (ja) * | 2023-03-02 | 2024-09-06 | 株式会社ジャパンディスプレイ | 発光素子、および発光素子を備える表示装置と照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4417635B2 (ja) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4699258B2 (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| KR101000276B1 (ko) | 반도체 발광소자 | |
| JP4417635B2 (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP3854073B2 (ja) | Ｌｅｄアレイおよびｌｅｄヘッド | |
| JP4126448B2 (ja) | 半導体発光装置の製造方法 | |
| JP4247937B2 (ja) | 半導体発光装置の製造方法 | |
| JPH11135837A (ja) | 半導体発光装置 | |
| JP2002289920A (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP3722680B2 (ja) | Ｌｅｄアレイ | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP4184521B2 (ja) | 半導体発光装置 | |
| JP3236649B2 (ja) | 半導体発光素子 | |
| JP3690652B2 (ja) | Ｌｅｄアレイの製造方法 | |
| JP3722683B2 (ja) | Ｌｅｄアレイ | |
| JP2002026378A (ja) | 発光ダイオードおよびｌｅｄアレーヘッド | |
| JP4436528B2 (ja) | 半導体発光装置 | |
| JP2000223744A (ja) | 発光ダイオードアレイ | |
| JPH118412A (ja) | 半導体発光素子及びその製造方法 | |
| JP3722684B2 (ja) | プリンター用ｌｅｄアレイ | |
| JPH11163408A (ja) | 発光ダイオードアレイ | |
| JP2003078161A (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JPH11186589A (ja) | 半導体発光装置およびその製造方法 | |
| JPH10190049A (ja) | 発光ダイオードアレイおよびその製造方法 | |
| JP2000196137A (ja) | 半導体発光装置およびその製造方法 | |
| JP2000252517A (ja) | 半導体発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |