Nothing Special   »   [go: up one dir, main page]

JP2004242305A - 伝送向け信号の等化 - Google Patents

伝送向け信号の等化 Download PDF

Info

Publication number
JP2004242305A
JP2004242305A JP2004025618A JP2004025618A JP2004242305A JP 2004242305 A JP2004242305 A JP 2004242305A JP 2004025618 A JP2004025618 A JP 2004025618A JP 2004025618 A JP2004025618 A JP 2004025618A JP 2004242305 A JP2004242305 A JP 2004242305A
Authority
JP
Japan
Prior art keywords
signal
data sequence
amplitude
sequence signal
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004025618A
Other languages
English (en)
Inventor
Yoichi Koyanagi
洋一 小柳
Yasuo Hidaka
康雄 日高
Weixin Gai
ガイ ウエイシン
Yasutaka Tamura
泰孝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2004242305A publication Critical patent/JP2004242305A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03343Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】 信号の伝送向けに、高速かつ効率的な等化方法及びシステムを提供する。
【解決手段】 信号の等化は、振幅を有するデータシーケンスの信号を受信することを含んでいる。このデータシーケンス信号を等化可能な該データシーケンス信号の調整が決定される。この調整に従って該データシーケンス信号の振幅を調整可能な制御信号が発生される。この制御信号は、アナログ形式を有している。データシーケンス信号の振幅は、該データシーケンス信号を等化するために、制御信号を使用して調整される。
【選択図】 図7

Description

本発明は、一般にデータ通信の分野に関し、より詳細には、伝送向けの信号の等化に関する。
送信機から受信機へ送信された信号は、一般に歪み受ける。受けた歪みを補償するために、送信機は、信号の振幅を調整することで信号にプリエンファシスを実行する場合がある。しかし、信号の等化に関する公知の技術は、一般に低速かつ非効率的である。その結果、信号の等化のための公知の技術は、ある状況では不十分な場合がある。
本発明によれば、伝送向けの信号の等化に関する従来技術の欠点及び課題が低減又は排除される。
本発明の実施の形態によれば、信号の等化は、振幅を有するデータシーケンスの信号を受信することを含んでいる。データシーケンス信号を等化可能な該データシーケンス信号の調整が決定される。この調整に従って該データシーケンス信号の振幅を調整可能な制御信号が発生される。この制御信号は、アナログ形式を有している。データシーケンス信号の振幅は、該データシーケンス信号を等化するために、制御信号を使用して調整される。
本発明の幾つかの実施の形態は、1つ以上の技術的な効果を提供する。1つの実施の形態での技術的な効果は、イコライジングフィルタがアナログ信号を利用し、歪みを補償するために信号を調整する。このアナログ信号は、信号を調整するための高速及び効率的な方法を提供する。
本発明の幾つかの実施の形態は、上記の技術的な効果を含まない場合があり、また該効果の一部又は全部を含む場合もある。1つ以上の他の技術的な効果は、図面、発明の実施の形態の説明及び本明細書に添付された特許請求の範囲を通して、当業者には容易に明らかとなるであろう。本発明、並びにその機能及び効果のより完全な理解のために、添付図面と共に、以下に発明の実施の形態を説明する。
本発明の実施の形態及びその効果は、添付図面の図1〜図7を参照することで最適に理解される。ここで、同じ参照符号は、様々な図面において同一又は対応する構成要素に使用されている。
図1は、予期されるひずみを補償するために送信信号を調整する送信機を有するネットワーク10に関する1つの実施の形態を例示するブロック図である。この送信機は、受信機からのフィードバックを使用して、チャネルを通して受信機に信号が伝播するときに生じる歪みを予測する。予期される歪みを補償するために、送信機は、信号の振幅を調整することで、信号にプリエンファシスを施す。この送信機は、アナログ信号を利用して振幅調整を制御するイコライジングフィルタを含んでいる。
例示される実施の形態によれば、ネットワーク10は、ネットワークエレメント20a,20b、及び図1に示されるように接続されているチャネル22を含んでいる。ネットワークエレメント20は、サーバシステム、ストレージシステム、ネットワークシステム、ルーティングシステム、又は処理に関する任意の組み合わせのような、データを送信及び受信するエレメントを備えている。サーバシステムであれば、1つ以上の中央処理装置(CPU)、及び1つ以上のメモリ装置を含んでいる場合がある。ストレージシステムであれば、1つ以上のチャネルアダプタ(CA)、1つ以上のディスクアダプタ(DA)、及び1つ以上のCPUモジュール(CM)を含んでいる場合がある。ルーティングシステムであれば、ネットワーク10を、1つ以上のローカルエリアネットワーク(LAN)、ワイドエリアネットワーク(WAN)、又は他のネットワークを含んだ1つ以上の他のネットワークに接続する場合がある。
チャネル22は、約20〜40メートルのような数10〜数百メートルの範囲の長さを有するケーブルを備えている。チャネル22を通して伝送される信号の速度は、毎秒約3ギガビットのような毎秒マルチギガビットの範囲である。例として、チャネル22は、10ギガビット・アタッチメント・ユニット・インタフェース(XAUI)の規格に従い動作する場合があり、このXAUIは、3.125ギガビットの固定周波数が要求され、10ギガビットイーサネット(登録商標)向けに使用される。
高速で伝送される信号は、チャネル22のインパルス応答から生じる歪みを受ける。受信信号は、表皮効果及び誘電損失による周波数に依存した歪みを受ける。周波数に依存した歪みは、内部シンボル干渉(ISI)のような干渉となる。マルチギガビットレートの通信は、内部シンボル干渉を克服するために、約20から40dBにわたる高度の等化(イコライゼーション)を一般に必要とする。
ネットワークエレメント20aは送信機24を含んでおり、ネットワークエレメント20bは受信機26を含んでいる。送信機24は、チャネル22を通して受信機26に信号を送信する。送信機24は、イコライジングフィルタ30及びフィードバックモニタ32を含んでいる。イコライジングフィルタ30は、送信信号を調整して、伝送の間に生じる予期される歪みを補償する。この調整は、受信機26からフィードバックモニタ32により受信されるフィードバック情報に従い決定される。イコライジングフィルタ30は、振幅を制御するために、アナログ信号を利用する。これにより、より精度の高い信号調整が許容される。公知の技術によれば、複数のトランジスタを使用して、振幅を制御している。しかし、トランジスタは、高解像度のための制御を提供することができない。公知の技術によれば、デジタル・シグナル・プロセッサ(DSP)を使用して、歪み補償を行っている。しかし、デジタル・シグナル・プロセッサは、毎秒マルチギガビットの伝送向けには一般に低速かつ非効率的である。
受信機26は、フィルタ34及び測定回路36を含んでいる。測定回路36は、受信信号に関連する誤差を推定する。この誤差は、チャネル22を通した伝送に関連する歪みから生じる場合がある振幅誤差を含んでいる。この誤差は、イコライジングフィルタ30、フィルタ34、或いはこの両者を調整して該誤差を補償するために使用される。
エレメントは、本発明の範囲から逸脱することなしに改良、追加又は省略される場合がある。たとえば、フィルタ34が省略されて、イコライジングフィルタ30がイコライゼーション処理を実行することを可能にする場合がある。さらに、機能は、ソフトウェア、ハードウェア、他のロジック、或いはこれらの適切な組み合わせを利用して実行される場合がある。イコライジングフィルタ30の例は、図2、図3及び図4を参照して説明される。受信信号を等化するための方法に関する例は、図4を参照して説明される。本明細書で使用されるように、「それぞれの」は、あるセットのそれぞれの番号、又はあるセットのうちのあるサブセットのそれぞれの番号を言及する。
図2は、伝送向けに信号を等化するためのシステム50に関する1つの実施の形態を例示するブロック図である。システム50は、チャネル22を通した伝送の間に信号が受ける予期される歪みを補償するために、データシーケンスの信号の振幅を調整する。システム50は、信号の振幅を調整する制御信号を供給するアナログソースを含んでいる。このアナログの制御信号は、より精度の高い振幅の調整のために供給される。
システム50は、入力51、1つ以上の遅延回路52a〜52c、1つ以上のフィルタ係数回路54a〜54d、ミキサ58、及び図2に示されるように接続されているアナログソース60を含んでいる。システム50は、データシーケンスからなるデータシーケンス信号を受信する。遅延回路52a〜52cは、信号を遅延し、たとえば1ビット時間遅延だけ遅延された信号を生成する。図示される例では、遅延回路52aは、信号D0を遅延して、信号D1を生成する。受信信号は、セグメントDiに変換され、それぞれのセグメントは、受信信号のうちの1ビット以上のビット数を含んでいる。図示される例では、受信信号は、セグメントD0、D1、D2及びD3に変換され、それぞれのセグメントは1ビットを含んでいる。
フィルタ係数回路54a〜54dは、フィルタ係数に従い信号の振幅を調整する。それぞれのフィルタ係数回路54は、対応する信号の振幅を調整する。たとえば、フィルタ係数回路54aは、フィルタ係数A0に従い信号D0を調整し、フィルタ係数回路54bは、フィルタ係数A1に従い信号D1の振幅を調整する。図示される例では、セグメントD0、D1、D2及びD3は、対応するフィルタ係数A0、A1、A2及びA3に従いフィルタリングされる。フィルタ係数回路54により調整される信号Diのそれぞれの結合は、タップを形成している。図示される例では、システム50は、4つのタップを含んでいる。しかし、システム50は、任意の適切な数のタップを含んでいる場合がある。
アナログソース60は、フィルタ係数回路54a〜54dにより実行される振幅調整を制御するアナログ形式を有する制御信号を発生する。アナログソース60は、信号の電圧を調整する電圧制御信号を発生する場合があり、又は信号の電流を調整する電流制御信号を発生する場合がある。チャネル22の長さは、一般には一定のままであるので、歪みの調整も一般に不変のままである。したがって、フィルタ係数も相対的に一定のままである場合がある。
信号振幅を調整するための公知の技術は、複数のトランジスタを使用してフィルタ係数を制御することを含んでいる。しかし、複数のトランジスタは、一般に低速である。さらに、フィルタ係数が制御される解像度を向上するために、多くのトランジスタが必要とされる。
ミキサ58は、調整された信号を合計して、出力を発生する。図示される例では、出力は、A00+A11+A22+A33を含んでいる。この出力は、チャネル22を通して受信機26に送信される。信号は、チャネル22を通して伝送されるにつれて、ひずみを受ける。しかし、イコライジングフィルタ30により実行されるイコライゼーションは、受信機26で受信された信号が受信機26での使用に適するように信号を調整する。
図3は、伝送向けに信号の電圧を調整するイコライジングフィルタ70に関する1つの実施の形態を例示する回路図である。イコライジングフィルタ70は、電圧源72、マルチプレクサ74,78、及び図3に示されるように接続されるトランジスタ80,82を含んでいる。電圧源72は、信号D0の電圧を調整するために使用される制御信号Vcを発生する。電圧源72は、たとえば、デジタル−アナログ変換器のような、デジタル制御式の電圧源を備えている場合がある。
電圧源72は、フィードバックモニタ32から受信された命令に応答して、制御信号Vcを発生する場合がある。この命令は、制御信号Vcの電圧を調整するために使用される係数パラメータを典型的に含んでおり、信号の振幅を順次制御する。制御信号Vcは、約0〜1ボルトの範囲で動作する。受信機26、送信機24或いはこの両者は、受信機26での歪みの測定に応答して命令を発生する場合がある。
マルチプレクサ74は、信号D0-0、D0-1、D0-2及びD0-3を多重して、データストリームを生成する。マルチプレクサ74は、トランジスタ84a〜84dを含んでいる。トランジスタ84a〜84dは、信号Diのキャラクタに関してスイッチオン又はオフとなる。たとえば、トランジスタ84は、データセグメントが1を有するキャラクタを含んでいる場合にスイッチオンにされ、該データセグメントが0を有するキャラクタを含んでいる場合にスイッチオフにされる。
マルチプレクサ78は、信号D0-0、D0-1、D0-2及びD0-3がそれぞれ反転された信号を多重して、反転データストリームを生成する。マルチプレクサ78は、トランジスタ86a〜86dを含んでいる。これらトランジスタ86a〜86dは、トランジスタ84a〜84dの動作と実質的に同様なやり方で動作するが、信号の反転に関するそれらの機能を実行して、反転出力を得る。すなわち、トランジスタ86a〜86dは、信号Diの反転されたキャラクタに関してスイッチオン及びオフされる。
マルチプレクサ74,78は、イコライジングフィルタ30の回路の動作周波数を減少するために使用される。mを適当な整数として、m:1マルチプレクサは、回路の動作周波数を1/mに減少するために使用される。たとえば、回線速度3.2ギガヘルツが4:1マルチプレクサと組み合わせて使用された場合、イコライザフィルタ30は、周波数800メガヘルツで動作することが必要とされる。
トランジスタ80は、制御信号Vc及びデータシーケンス信号に応答してスイッチオン及びオフされる。ゲート電圧がゼロである場合、トランジスタ80はスイッチオフされる。ゲート電圧が制御電圧Vcに到達した場合、トランジスタ80はスイッチオンされる。トランジスタ80がスイッチオフされた場合、出力電圧84は、高電圧Vdとなる。逆に、トランジスタ80がスイッチオンされた場合、出力電圧84は低電圧である。
この高電圧は一般に一定であるが、低電圧は制御電圧Vcにより決定される。したがって、制御電圧Vcを変化することにより、低電圧が変化する。低電圧は調整可能であるので、低電圧と高電圧との間のスイングも調整可能である。したがって、電圧源72は、制御電圧Vcを調整することにより、高電圧と低電圧との間のスイングを調整する場合がある。トランジスタ82は、トランジスタ80の動作と同様なやり方で動作するが、信号の反転に関するその機能を実行して、反転された出力電圧86を得る。出力電圧84及び反転された出力電圧86は、差動出力を形成するために使用される。
図4及び図5は、高電圧と低電圧との間の電圧スイングを調整するために、制御電圧Vcがどのように使用されるかを例示するグラフ90,100である。図4は、時間tに関するトランジスタ80で受信された電圧の例を示すグラフ90を含んでいる。グラフ92は、制御電圧がVc1である場合にトランジスタ80で受信される電圧を表している。グラフ94は、制御電圧がVc2である場合にトランジスタ80で受信される電圧を表している。
図5は、時間tに関する異なる制御電圧Vcに関連するトランジスタ80の出力電圧の例を示すグラフ10である。グラフ102は、制御電圧がVc1である場合に受信された電圧を表しており、グラフ104は、制御電圧がVc2である場合の出力電圧を表している。グラフ102,104は、制御電圧Vcを変えることにより出力電圧が調整されることを例示している。
図6は、伝送向けに信号の電流を調整するイコライジングフィルタ110に関する1つの実施の形態を例示する回路図である。イコライジングフィルタ110は、電流源120、トランジスタ122,124,148及び150、インバータ126a,126b及びマルチプレクサ128a,128b及び130a,130bを含んでいる。電流源120は、データシーケンス信号の振幅を調整するために使用されるアナログ形式を有する制御信号を発生する。電流源120は、たとえばデジタル−アナログ変換器のような、デジタル制御式の電流源を備えている場合がある。トランジスタ122,124,148及び150は、カレントミラー回路を形成している。たとえば、電流源120が制御電流Icを発生し、トランジスタ150がオンされたとき、トランジスタ148を流れる電流は(Ic*n)である。ここで、トランジスタ122,148のサイズ比は1:nである。トランジスタ122,124,142及び144は、同様なやり方で動作する。
インバータ126a,126b、及びマルチプレクサ128a,128bは、データシーケンス及び反転されたデータシーケンスの正の値のみをマルチプレクサ130a,130bに送出するために動作する。インバータ126a,126bは、到来するデータシーケンスを反転する。マルチプレクサ128a,128bは、データシーケンス又は反転されたデータシーケンスのうち正の値のみをそれぞれ選択する。マルチプレクサ130a,130bは、データセグメントをデータストリームに多重する。mを適当な整数としてm:1マルチプレクサは、m個のデータセグメントを1つのデータストリームに多重するものであり、回路の動作周波数を要素1/mだけ減少するために使用される。
また、イコライジングフィルタ110は、電流源140,146、及び図6に示されるように接続されている出力ノード152,154を含んでいる。電流源140,146は、一定の電流を供給する。電流の量は、BIASにより決定され、タップについて電流源120の総和に従い調整される。図示される例によれば、電流源140,146は、(1/2*Ic*n)の電流源として動作する。出力ノード152,154は、伝送チャネルに電流を送出し、該伝送チャネルから電流を受ける。
動作において、トランジスタ144がデータシーケンスDiに応答してオフとなり、トランジスタ150が反転されたデータシーケンスDiに応答してオフとなった場合、電流(1/2*Ic*n)が出力ノード152を通して伝送チャネルに送出され、リターン電流(1/2*Ic*n)が伝送チャネルから反転出力ノード154を通して戻る。電流源146からの電流(1/2*Ic*n)及び反転出力ノード154からの電流(1/2*Ic*n)は、トランジスタ148を通して流れる電流(Ic*n)となる。さらに、トランジスタ144がオンになり、及びトランジスタ150がオフになった場合、出力ノード152及び反転出力ノード154を通して流れる電流は逆方向になる。したがって、電流の波形は、データシーケンスDiに追従し、電流の振幅は電流源120により決定される。
図7は、伝送向けに信号を等化するための方法に関する1つの実施の形態に関するフローチャートである。本方法は、ステップ170で始まり、送信機24でイコライジングフィルタ30は、データシーケンスの信号を受信する。ステップ172で、イコライジングフィルタ30は、予期される歪みを補償するために調整を決定する。この決定は、フィードバックモニタ32から受信された命令に応答して行われる場合がある。この命令は、予期されるひずみを補償するために、データシーケンス信号がどのように調整されるかを示している。
ステップ174で、イコライジングフィルタ30は、調整を実行するための制御信号を発生する。この制御信号は、アナログ形式を有しており、伝送されるデータシーケンス信号の電流又は電圧のいずれかを調整する。ステップ176で、データシーケンス信号は、制御信号を使用して調整され、ステップ178で、データシーケンス信号は、チャネル22を通して受信機26に送信される。
ステップ180で、受信機26は、データシーケンス信号を受信する。ステップ182で、受信機26は、受信されたデータシーケンス信号から回復されたデータシーケンスを得るために、データシーケンス信号を処理する。ステップ184で、測定回路36は、受信されたデータシーケンスの歪みを推定する。この推定された歪みは、信号を調整して歪みを補償するための命令を発生するために使用される。ステップ186で、次のデータシーケンスの信号が存在する場合、本方法はステップ170に戻り、イコライジングフィルタ30は、次のデータシーケンス信号を受信する。次のデータシーケンス信号がない場合には、本方法は終了する。
本発明の範囲から逸脱することなしに、上述した処理について変更、追加又は省略される場合がある。さらに、本発明の範囲から逸脱することなしに、上述の処理が任意の適切な順序で実行される場合がある。
本発明の実施の形態及びその効果がより詳細に記載されたが、当業者であれば、特許請求の範囲に規定されたように、本発明の精神及び範囲から逸脱することなしに、様々な変更、追加及び省略を行うことが可能である。
(付記1)
振幅を有するデータシーケンスの信号を受信するステップと、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
該調整にしたがって、該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するステップと、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
を備える信号を等化するための方法。
(付記2)
該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生する前記ステップは、該制御信号をデジタル−アナログ変換器で発生するステップを備える、
付記1記載の方法。
(付記3)
該データシーケンス信号を送信するステップと、
該データシーケンス信号を受信するステップと、
該データシーケンス信号に関連する誤差を決定するステップと、
該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
をさらに備える付記1記載の方法。
(付記4)
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記1記載の方法。
(付記5)
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記1記載の方法。
(付記6)
該制御信号を使用して該データシーケンス信号の振幅を調整する前記ステップは、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力するステップと、
該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力するステップと、
を備える付記1記載の方法。
(付記7)
該制御信号を使用して該データシーケンス信号の振幅を調整する前記ステップは、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力するステップと、
該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力するステップと、
該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力するステップと、
該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力するステップと、
を備える付記1記載の方法。
(付記8)
振幅を有するデータシーケンスの信号を受信可能な入力と、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生可能なアナログソースと、
該入力と該アナログソースとに接続され、それぞれが該データシーケンス信号の調整を等化するために該制御信号を使用して該データシーケンス信号の振幅を調整可能な複数のフィルタ係数回路と、
を備える信号を等化するためのシステム。
(付記9)
該アナログソースは、デジタル−アナログ変換器を備える、
付記8記載のシステム。
(付記10)
該データシーケンス信号を送信可能な送信機と、
該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能であって該次のデータシーケンス信号に関する次の調整を決定可能な受信機と、
をさらに備える付記8記載のシステム。
(付記11)
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記8記載のシステム。
(付記12)
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記8記載のシステム。
(付記13)
該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記8記載のシステム。
(付記14)
該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記8記載のシステム。
(付記15)
信号を等化するためのロジックであって、
振幅を有するデータシーケンスの信号を受信し、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、
該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生し、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整することができる、
媒体で実現されるロジック。
(付記16)
該制御信号をデジタル−アナログ変換器で発生することにより、該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生可能である、
付記15記載のロジック。
(付記17)
該データシーケンス信号を送信し、
該データシーケンス信号を受信し、
該データシーケンス信号に関連する誤差を決定し、
該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定可能である、
ことをさらに備える付記15記載のロジック。
(付記18)
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記15記載のロジック。
(付記19)
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記15記載のロジック。
(付記20)
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記15記載のロジック。
(付記21)
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記15記載のロジック。
(付記22)
振幅を有するデータシーケンスの信号を受信するための手段と、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するための手段と、
該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するための手段と、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するための手段と、
を備える信号を等化するためのシステム。
(付記23)
電圧の振幅を含む振幅を有するデータシーケンスの信号を受信して、該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
該調整に従い該データシーケンス信号の電圧振幅を調整可能な制御電圧を含み、アナログ形式を有する制御信号をデジタル−アナログ変換器で発生するステップと、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
該データシーケンス信号を送信し、該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
を備える信号を等化するための方法。
予期される歪みを補償するために送信信号を調整する送信機を有するネットワークに関する1つの実施の形態を例示するブロック図である。 伝送向けに信号を等化するためのシステムに関する1つの実施の形態を例示するブロック図である。 伝送向けに信号電圧を調整するイコライジングフィルタに関する1つの実施の形態を例示するブロック図である。 高電圧と低電圧との間のスイングを調整するために制御電圧がどのように使用されるかを例示するグラフである。 高電圧と低電圧との間のスイングを調整するために制御電圧がどのように使用されるかを例示するグラフである。 伝送向けに信号電流を調整するイコライジングフィルタに関する1つの実施の形態を例示するブロック図である。 伝送向けに信号を等化するための方法に関する1つの実施の形態を例示するフローチャートである。
符号の説明
20a,20b:ネットワークエレメント
22:チャネル
24:送信機
26:受信機
30:イコライジングフィルタ
32:フィードバックモニタ
34:フィルタ
36:測定回路

Claims (10)

  1. 振幅を有するデータシーケンスの信号を受信するステップと、
    該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
    該調整にしたがって、該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するステップと、
    該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
    を備える信号を等化するための方法。
  2. 該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生する前記ステップは、該制御信号をデジタル−アナログ変換器で発生するステップを備える、
    請求項1記載の方法。
  3. 該データシーケンス信号を送信するステップと、
    該データシーケンス信号を受信するステップと、
    該データシーケンス信号に関連する誤差を決定するステップと、
    該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
    をさらに備える請求項1記載の方法。
  4. 該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
    該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
    請求項1記載の方法。
  5. 該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
    該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
    請求項1記載の方法。
  6. 振幅を有するデータシーケンスの信号を受信可能な入力と、
    該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生可能なアナログソースと、
    該入力と該アナログソースとに接続され、それぞれが該データシーケンス信号の調整を等化するために該制御信号を使用して該データシーケンス信号の振幅を調整可能な複数のフィルタ係数回路と、
    を備える信号を等化するためのシステム。
  7. 該アナログソースは、デジタル−アナログ変換器を備える、
    請求項6記載のシステム。
  8. 該データシーケンス信号を送信可能な送信機と、
    該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能であって該次のデータシーケンス信号に関する次の調整を決定可能な受信機と、
    をさらに備える請求項6記載のシステム。
  9. 該それぞれのフィルタ係数回路は、
    該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
    請求項6記載のシステム。
  10. 該それぞれのフィルタ係数回路は、
    該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
    請求項6記載のシステム。
JP2004025618A 2003-02-03 2004-02-02 伝送向け信号の等化 Pending JP2004242305A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/357,691 US7173965B2 (en) 2003-02-03 2003-02-03 Equalizing a signal for transmission

Publications (1)

Publication Number Publication Date
JP2004242305A true JP2004242305A (ja) 2004-08-26

Family

ID=32771048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025618A Pending JP2004242305A (ja) 2003-02-03 2004-02-02 伝送向け信号の等化

Country Status (2)

Country Link
US (2) US7173965B2 (ja)
JP (1) JP2004242305A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2389626T3 (es) * 1998-04-03 2012-10-29 Tellabs Operations, Inc. Filtro para acortamiento de respuesta al impulso, con restricciones espectrales adicionales, para transmisión de múltiples portadoras
US7817712B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple compensations applied to a signal
US7804894B2 (en) 2006-05-30 2010-09-28 Fujitsu Limited System and method for the adjustment of compensation applied to a signal using filter patterns
US7764757B2 (en) * 2006-05-30 2010-07-27 Fujitsu Limited System and method for the adjustment of offset compensation applied to a signal
US7839955B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the non-linear adjustment of compensation applied to a signal
US7801208B2 (en) * 2006-05-30 2010-09-21 Fujitsu Limited System and method for adjusting compensation applied to a signal using filter patterns
US7760798B2 (en) 2006-05-30 2010-07-20 Fujitsu Limited System and method for adjusting compensation applied to a signal
US7804921B2 (en) 2006-05-30 2010-09-28 Fujitsu Limited System and method for decoupling multiple control loops
US7787534B2 (en) * 2006-05-30 2010-08-31 Fujitsu Limited System and method for adjusting offset compensation applied to a signal
US7817757B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple offset compensations applied to a signal
US7839958B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the adjustment of compensation applied to a signal
US7848470B2 (en) * 2006-05-30 2010-12-07 Fujitsu Limited System and method for asymmetrically adjusting compensation applied to a signal
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US8233523B2 (en) * 2008-06-20 2012-07-31 Fujitsu Limited Multidimensional asymmetric bang-bang control
US8634480B2 (en) 2010-09-30 2014-01-21 Infineon Technologies Austria Ag Signal transmission arrangement with a transformer and signal transmission method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291605A (ja) * 1993-04-02 1994-10-18 Matsushita Electric Ind Co Ltd 自動等化装置
JP2001044895A (ja) * 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864632A (en) * 1973-10-01 1975-02-04 Rockwell International Corp Fast Equalization System
US4555788A (en) * 1984-02-23 1985-11-26 Itt Corporation Multiple rate baseband receiver
US5841810A (en) * 1997-01-30 1998-11-24 National Semiconductor Corporation Multiple stage adaptive equalizer
KR100282388B1 (ko) * 1998-01-12 2001-02-15 구자홍 적응형등화장치
US6185251B1 (en) * 1998-03-27 2001-02-06 Telefonaktiebolaget Lm Ericsson Equalizer for use in multi-carrier modulation systems
US6934345B2 (en) * 2001-01-17 2005-08-23 Adtran, Inc. Apparatus, method and system for correlated noise reduction in a trellis coded environment
US7158567B2 (en) * 2001-09-11 2007-01-02 Vitesse Semiconductor Corporation Method and apparatus for improved high-speed FEC adaptive equalization
US7023912B2 (en) * 2002-08-19 2006-04-04 Mitsubishi Electric Research Laboratories, Inc. Hybrid adaptive equalizer for optical communications systems
US7346094B2 (en) * 2002-12-13 2008-03-18 International Business Machines Corporation System and method for transmitting data and additional information simultaneously within a wire based communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291605A (ja) * 1993-04-02 1994-10-18 Matsushita Electric Ind Co Ltd 自動等化装置
JP2001044895A (ja) * 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機

Also Published As

Publication number Publication date
US20040151239A1 (en) 2004-08-05
US20070110147A1 (en) 2007-05-17
US7173965B2 (en) 2007-02-06
US7512178B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
US7512178B2 (en) Equalizing a signal for transmission
JP4671381B2 (ja) 予歪みを有するデジタルデータ信号を提供する回路と方法
US9755870B1 (en) Eye modulation for pulse-amplitude modulation communication systems
Stonick et al. An adaptive PAM-4 5-Gb/s backplane transceiver in 0.25-μm CMOS
US6389077B1 (en) Adaptively configurable class-A/class-B transmit DAC for transceiver emission and power consumption control
US20080013645A1 (en) Data transfer device of serializer/deserializer system
US20110013725A1 (en) Reduction of aggregate emi emissions of multiple transmitters
US10305704B1 (en) Decision feedback equalization with independent data and edge feedback loops
US6931073B2 (en) Reduction of aggregate EMI emissions of multiple transmitters
JP2007503630A (ja) 高速通信用の周期的インターフェース較正
JP2007124644A (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機)
US10447509B1 (en) Precompensator-based quantization for clock recovery
CN111061664A (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US20150016496A1 (en) Decision feedback equalizer
US20060050820A1 (en) Data transmission device and data transmission method
US7411422B2 (en) Driver/equalizer with compensation for equalization non-idealities
JPH0773182B2 (ja) ディジタル信号伝送用濾波器の等化器及び等化方法
US10848151B1 (en) Driving systems
KR19990072823A (ko) 듀티사이클왜곡의어댑티브이퀄라이징을위한장치및방법
JP2005168031A (ja) デュオバイナリ信号伝送を利用した電気バックプレーン送信
US9001842B2 (en) Parallel receiver interface with receiver redundancy
US20040119461A1 (en) Transmitter equalization method and apparatus
US7292631B2 (en) Feed forward equalizer and a method for analog equalization of a data signal
JP2007129619A (ja) イコライザ回路
US7190719B2 (en) Impedance controlled transmitter with adaptive compensation for chip-to-chip communication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608