JP2004242305A - 伝送向け信号の等化 - Google Patents
伝送向け信号の等化 Download PDFInfo
- Publication number
- JP2004242305A JP2004242305A JP2004025618A JP2004025618A JP2004242305A JP 2004242305 A JP2004242305 A JP 2004242305A JP 2004025618 A JP2004025618 A JP 2004025618A JP 2004025618 A JP2004025618 A JP 2004025618A JP 2004242305 A JP2004242305 A JP 2004242305A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data sequence
- amplitude
- sequence signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】 信号の等化は、振幅を有するデータシーケンスの信号を受信することを含んでいる。このデータシーケンス信号を等化可能な該データシーケンス信号の調整が決定される。この調整に従って該データシーケンス信号の振幅を調整可能な制御信号が発生される。この制御信号は、アナログ形式を有している。データシーケンス信号の振幅は、該データシーケンス信号を等化するために、制御信号を使用して調整される。
【選択図】 図7
Description
振幅を有するデータシーケンスの信号を受信するステップと、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
該調整にしたがって、該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するステップと、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
を備える信号を等化するための方法。
該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生する前記ステップは、該制御信号をデジタル−アナログ変換器で発生するステップを備える、
付記1記載の方法。
該データシーケンス信号を送信するステップと、
該データシーケンス信号を受信するステップと、
該データシーケンス信号に関連する誤差を決定するステップと、
該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
をさらに備える付記1記載の方法。
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記1記載の方法。
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記1記載の方法。
該制御信号を使用して該データシーケンス信号の振幅を調整する前記ステップは、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力するステップと、
該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力するステップと、
を備える付記1記載の方法。
該制御信号を使用して該データシーケンス信号の振幅を調整する前記ステップは、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力するステップと、
該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力するステップと、
該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力するステップと、
該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力するステップと、
を備える付記1記載の方法。
振幅を有するデータシーケンスの信号を受信可能な入力と、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生可能なアナログソースと、
該入力と該アナログソースとに接続され、それぞれが該データシーケンス信号の調整を等化するために該制御信号を使用して該データシーケンス信号の振幅を調整可能な複数のフィルタ係数回路と、
を備える信号を等化するためのシステム。
該アナログソースは、デジタル−アナログ変換器を備える、
付記8記載のシステム。
該データシーケンス信号を送信可能な送信機と、
該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能であって該次のデータシーケンス信号に関する次の調整を決定可能な受信機と、
をさらに備える付記8記載のシステム。
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記8記載のシステム。
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記8記載のシステム。
該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記8記載のシステム。
該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記8記載のシステム。
信号を等化するためのロジックであって、
振幅を有するデータシーケンスの信号を受信し、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、
該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生し、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整することができる、
媒体で実現されるロジック。
該制御信号をデジタル−アナログ変換器で発生することにより、該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生可能である、
付記15記載のロジック。
該データシーケンス信号を送信し、
該データシーケンス信号を受信し、
該データシーケンス信号に関連する誤差を決定し、
該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定可能である、
ことをさらに備える付記15記載のロジック。
該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
付記15記載のロジック。
該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
付記15記載のロジック。
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記15記載のロジック。
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
付記15記載のロジック。
振幅を有するデータシーケンスの信号を受信するための手段と、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するための手段と、
該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するための手段と、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するための手段と、
を備える信号を等化するためのシステム。
電圧の振幅を含む振幅を有するデータシーケンスの信号を受信して、該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
該調整に従い該データシーケンス信号の電圧振幅を調整可能な制御電圧を含み、アナログ形式を有する制御信号をデジタル−アナログ変換器で発生するステップと、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
該データシーケンス信号を送信し、該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
を備える信号を等化するための方法。
22:チャネル
24:送信機
26:受信機
30:イコライジングフィルタ
32:フィードバックモニタ
34:フィルタ
36:測定回路
Claims (10)
- 振幅を有するデータシーケンスの信号を受信するステップと、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定するステップと、
該調整にしたがって、該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生するステップと、
該データシーケンス信号を等化するために、該制御信号を使用して該データシーケンス信号の振幅を調整するステップと、
を備える信号を等化するための方法。 - 該調整にしたがって、該データシーケンス信号の振幅を調整可能な制御信号を発生する前記ステップは、該制御信号をデジタル−アナログ変換器で発生するステップを備える、
請求項1記載の方法。 - 該データシーケンス信号を送信するステップと、
該データシーケンス信号を受信するステップと、
該データシーケンス信号に関連する誤差を決定するステップと、
該誤差に応答して、次のデータシーケンスの信号を等化可能な該次のデータシーケンス信号に関する次の調整を決定するステップと、
をさらに備える請求項1記載の方法。 - 該データシーケンス信号の振幅は、該データシーケンス信号の電流の振幅を備え、
該制御信号は、該データシーケンス信号の電流振幅を調整可能な制御電流を備える、
請求項1記載の方法。 - 該データシーケンス信号の振幅は、該データシーケンス信号の電圧の振幅を備え、
該制御信号は、該データシーケンス信号の電圧振幅を調整可能な制御電圧を備える、
請求項1記載の方法。 - 振幅を有するデータシーケンスの信号を受信可能な入力と、
該データシーケンス信号を等化可能な該データシーケンス信号に関する調整を決定し、該調整に従い該データシーケンス信号の振幅を調整可能であってアナログ形式を有する制御信号を発生可能なアナログソースと、
該入力と該アナログソースとに接続され、それぞれが該データシーケンス信号の調整を等化するために該制御信号を使用して該データシーケンス信号の振幅を調整可能な複数のフィルタ係数回路と、
を備える信号を等化するためのシステム。 - 該アナログソースは、デジタル−アナログ変換器を備える、
請求項6記載のシステム。 - 該データシーケンス信号を送信可能な送信機と、
該データシーケンス信号を受信し、該データシーケンス信号に関連する誤差を決定し、該誤差に応答して、次のデータシーケンスの信号を等化可能であって該次のデータシーケンス信号に関する次の調整を決定可能な受信機と、
をさらに備える請求項6記載のシステム。 - 該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
請求項6記載のシステム。 - 該それぞれのフィルタ係数回路は、
該データシーケンス信号の0を含む第一のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する低出力信号を出力し、該データシーケンス信号の1を含む第二のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する高出力信号を出力し、該データシーケンス信号の0を含む第三のキャラクタの受信に応答して、該制御信号に従い決定される高い振幅を有する反転された高出力信号を出力し、該データシーケンス信号の1を含む第四のキャラクタの受信に応答して、該制御信号に従い決定される低い振幅を有する反転された低出力信号を出力することにより、該制御信号を使用して該データシーケンス信号の振幅を調整可能である、
請求項6記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/357,691 US7173965B2 (en) | 2003-02-03 | 2003-02-03 | Equalizing a signal for transmission |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004242305A true JP2004242305A (ja) | 2004-08-26 |
Family
ID=32771048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004025618A Pending JP2004242305A (ja) | 2003-02-03 | 2004-02-02 | 伝送向け信号の等化 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7173965B2 (ja) |
JP (1) | JP2004242305A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2389626T3 (es) * | 1998-04-03 | 2012-10-29 | Tellabs Operations, Inc. | Filtro para acortamiento de respuesta al impulso, con restricciones espectrales adicionales, para transmisión de múltiples portadoras |
US7817712B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple compensations applied to a signal |
US7804894B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal using filter patterns |
US7764757B2 (en) * | 2006-05-30 | 2010-07-27 | Fujitsu Limited | System and method for the adjustment of offset compensation applied to a signal |
US7839955B2 (en) * | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the non-linear adjustment of compensation applied to a signal |
US7801208B2 (en) * | 2006-05-30 | 2010-09-21 | Fujitsu Limited | System and method for adjusting compensation applied to a signal using filter patterns |
US7760798B2 (en) | 2006-05-30 | 2010-07-20 | Fujitsu Limited | System and method for adjusting compensation applied to a signal |
US7804921B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for decoupling multiple control loops |
US7787534B2 (en) * | 2006-05-30 | 2010-08-31 | Fujitsu Limited | System and method for adjusting offset compensation applied to a signal |
US7817757B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple offset compensations applied to a signal |
US7839958B2 (en) * | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal |
US7848470B2 (en) * | 2006-05-30 | 2010-12-07 | Fujitsu Limited | System and method for asymmetrically adjusting compensation applied to a signal |
US8270464B2 (en) * | 2008-06-20 | 2012-09-18 | Fujitsu Limited | Decision feedback equalizer (DFE) |
US8233523B2 (en) * | 2008-06-20 | 2012-07-31 | Fujitsu Limited | Multidimensional asymmetric bang-bang control |
US8634480B2 (en) | 2010-09-30 | 2014-01-21 | Infineon Technologies Austria Ag | Signal transmission arrangement with a transformer and signal transmission method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291605A (ja) * | 1993-04-02 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 自動等化装置 |
JP2001044895A (ja) * | 1999-06-29 | 2001-02-16 | 3 Com Technol | 判定フィードバックエンコーダおよび受信機 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3864632A (en) * | 1973-10-01 | 1975-02-04 | Rockwell International Corp | Fast Equalization System |
US4555788A (en) * | 1984-02-23 | 1985-11-26 | Itt Corporation | Multiple rate baseband receiver |
US5841810A (en) * | 1997-01-30 | 1998-11-24 | National Semiconductor Corporation | Multiple stage adaptive equalizer |
KR100282388B1 (ko) * | 1998-01-12 | 2001-02-15 | 구자홍 | 적응형등화장치 |
US6185251B1 (en) * | 1998-03-27 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson | Equalizer for use in multi-carrier modulation systems |
US6934345B2 (en) * | 2001-01-17 | 2005-08-23 | Adtran, Inc. | Apparatus, method and system for correlated noise reduction in a trellis coded environment |
US7158567B2 (en) * | 2001-09-11 | 2007-01-02 | Vitesse Semiconductor Corporation | Method and apparatus for improved high-speed FEC adaptive equalization |
US7023912B2 (en) * | 2002-08-19 | 2006-04-04 | Mitsubishi Electric Research Laboratories, Inc. | Hybrid adaptive equalizer for optical communications systems |
US7346094B2 (en) * | 2002-12-13 | 2008-03-18 | International Business Machines Corporation | System and method for transmitting data and additional information simultaneously within a wire based communication system |
-
2003
- 2003-02-03 US US10/357,691 patent/US7173965B2/en not_active Expired - Fee Related
-
2004
- 2004-02-02 JP JP2004025618A patent/JP2004242305A/ja active Pending
-
2006
- 2006-12-29 US US11/618,189 patent/US7512178B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291605A (ja) * | 1993-04-02 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 自動等化装置 |
JP2001044895A (ja) * | 1999-06-29 | 2001-02-16 | 3 Com Technol | 判定フィードバックエンコーダおよび受信機 |
Also Published As
Publication number | Publication date |
---|---|
US20040151239A1 (en) | 2004-08-05 |
US20070110147A1 (en) | 2007-05-17 |
US7173965B2 (en) | 2007-02-06 |
US7512178B2 (en) | 2009-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512178B2 (en) | Equalizing a signal for transmission | |
JP4671381B2 (ja) | 予歪みを有するデジタルデータ信号を提供する回路と方法 | |
US9755870B1 (en) | Eye modulation for pulse-amplitude modulation communication systems | |
Stonick et al. | An adaptive PAM-4 5-Gb/s backplane transceiver in 0.25-μm CMOS | |
US6389077B1 (en) | Adaptively configurable class-A/class-B transmit DAC for transceiver emission and power consumption control | |
US20080013645A1 (en) | Data transfer device of serializer/deserializer system | |
US20110013725A1 (en) | Reduction of aggregate emi emissions of multiple transmitters | |
US10305704B1 (en) | Decision feedback equalization with independent data and edge feedback loops | |
US6931073B2 (en) | Reduction of aggregate EMI emissions of multiple transmitters | |
JP2007503630A (ja) | 高速通信用の周期的インターフェース較正 | |
JP2007124644A (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法(振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機) | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
CN111061664A (zh) | 用于电压模态信号发射器的两阶段式前馈均衡器 | |
US20150016496A1 (en) | Decision feedback equalizer | |
US20060050820A1 (en) | Data transmission device and data transmission method | |
US7411422B2 (en) | Driver/equalizer with compensation for equalization non-idealities | |
JPH0773182B2 (ja) | ディジタル信号伝送用濾波器の等化器及び等化方法 | |
US10848151B1 (en) | Driving systems | |
KR19990072823A (ko) | 듀티사이클왜곡의어댑티브이퀄라이징을위한장치및방법 | |
JP2005168031A (ja) | デュオバイナリ信号伝送を利用した電気バックプレーン送信 | |
US9001842B2 (en) | Parallel receiver interface with receiver redundancy | |
US20040119461A1 (en) | Transmitter equalization method and apparatus | |
US7292631B2 (en) | Feed forward equalizer and a method for analog equalization of a data signal | |
JP2007129619A (ja) | イコライザ回路 | |
US7190719B2 (en) | Impedance controlled transmitter with adaptive compensation for chip-to-chip communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |