JP2004241546A - 電子部品実装用フィルムキャリアテープ及びその製造方法 - Google Patents
電子部品実装用フィルムキャリアテープ及びその製造方法 Download PDFInfo
- Publication number
- JP2004241546A JP2004241546A JP2003028134A JP2003028134A JP2004241546A JP 2004241546 A JP2004241546 A JP 2004241546A JP 2003028134 A JP2003028134 A JP 2003028134A JP 2003028134 A JP2003028134 A JP 2003028134A JP 2004241546 A JP2004241546 A JP 2004241546A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- film carrier
- carrier tape
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップ実装中又は実装後に内部応力に起因して発生する配線パターンの断線を防止できる電子部品実装用フィルムキャリアテープ及びその製造方法を提供する。
【解決手段】絶縁層１１と、絶縁層１１の表面に設けられた導電層１２からなる配線パターン１３とを有し、配線パターン１３上に実装される電子部品１００に一端が接続される導電性ワイヤ１０２の他端が配線パターン１３にボンディング接続される電子部品実装用フィルムキャリアテープ１０において、導電層１２が常温又は１８０℃で９％以上の伸び率を有する銅箔からなり、且つ導電性ワイヤ１０２の他端をボンディング接続する部分の配線パターン１３上に、厚さが０．４μｍ以上のニッケルメッキ層１９を設けることにより、配線パターン１３の断線を防止できると共に半導体チップ実装ラインの信頼性を向上できる。
【選択図】 図１
【解決手段】絶縁層１１と、絶縁層１１の表面に設けられた導電層１２からなる配線パターン１３とを有し、配線パターン１３上に実装される電子部品１００に一端が接続される導電性ワイヤ１０２の他端が配線パターン１３にボンディング接続される電子部品実装用フィルムキャリアテープ１０において、導電層１２が常温又は１８０℃で９％以上の伸び率を有する銅箔からなり、且つ導電性ワイヤ１０２の他端をボンディング接続する部分の配線パターン１３上に、厚さが０．４μｍ以上のニッケルメッキ層１９を設けることにより、配線パターン１３の断線を防止できると共に半導体チップ実装ラインの信頼性を向上できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣあるいはＬＳＩ等の電子部品を実装するために用いる電子部品実装用フィルムキャリアテープ及びその製造方法に関する。
【０００２】
【従来技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線基板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望されている。
【０００３】
このような特性を実現するための電子部品の実装方法として、半導体実装パッケージにマトリックス状に配列した微小な半田ボールを形成し、これらの半田ボールを外部配線基板と接続するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）方式が普及しつつあり、このＢＧＡ方式によるパッケージ材料の中でもフィルムキャリアテープを利用したものも増加しつつある。
【０００４】
また、半導体実装パッケージ自体のサイズを半導体チップのサイズにまで縮小したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が採用されつつあり、このＣＳＰにも、フィルムキャリアテープのパッケージ自体のサイズをＩＣ（半導体チップ）のサイズまで縮小し、その接続方法がＢＧＡ方式と同じであるＣＳＰフィルムキャリアテープが用いられるようになっている。
【０００５】
また、電子部品実装用フィルムキャリアテープは、近年のプリンタやカラー液晶ディスプレーなどの普及に伴いファインピッチ化（高密度化）が急速に進行している。
【０００６】
ところで、このような電子部品実装用フィルムキャリアテープは、ポリイミドからなる絶縁層に、例えば、半田ボール接続用穴や搬送用のスプロケットホール等を形成した後に、絶縁層の一方面に設けられた銅箔をパターニングすることにより配線パターンを形成し、その後、必要に応じて配線パターン上に所定形状のソルダーレジスト層を形成し、さらに、このソルダーレジスト層で覆われていない配線パターン上にメッキ層を形成することで製造される。
【０００７】
このようにして製造された電子部品実装用フィルムキャリアテープには、例えば、ソルダーレジスト層上に半導体チップ等の電子部品が実装され、電子部品と配線パターンとが導電性ワイヤを介してボンディング接続される。その後、半導体チップを導電性ワイヤと共にモールド樹脂で封止し、パッケージを形成する。
【０００８】
なお、このように、電子部品を実装する際には、導電性ワイヤをソルダーレジスト層で覆われていない部分にボンディング接合するのが一般的である。このようにボンディング接合する方法としては、例えば、接合部分に超音波及び熱を加えながら圧着する、いわゆる超音波併用圧着法を用いてボンディング接合する方法が知られている（例えば、特許文献１及び２参照）。
【０００９】
【特許文献１】
特開平１０−３０３２５４号公報（特許請求の範囲、段落［００２８］）
【特許文献２】
特開２００２−２６０８４号公報（段落［００４１］）
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の電子部品実装用フィルムキャリアテープでは、半導体チップを実装すると共にその半導体チップ全体をモールド樹脂により封止してパッケージを形成する際に加熱処理を伴うため、例えば、接着剤やモールド樹脂中に巻き込まれた気泡の膨張や、電子部品実装用フィルムキャリアテープを構成する各層の間に材料の違いによる熱膨張係数差等が原因となって、パッケージ内部に歪（応力）が発生し、この応力が大きくなると配線パターンが断線してしまうという問題がある。
【００１１】
また、上述した配線パターンの断線は、近年のファインピッチ化に伴って増大している。
【００１２】
本発明は、このような事情に鑑み、半導体チップ実装中又は実装後に内部応力に起因して発生する配線パターンの断線を防止できる電子部品実装用フィルムキャリアテープ及びその製造方法を提供することを課題とする。
【００１３】
【発明が解決するための手段】
上記課題を解決する本発明の第１の態様は、絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープにおいて、前記導電層が常温及び１８０℃で９％以上の伸び率を有する銅箔からなり、且つ前記導電性ワイヤの他端をボンディング接合する部分の前記配線パターン上には、厚さが０．４μｍ以上のニッケルメッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１４】
かかる第１の態様では、半導体チップ実装において、熱的あるいは機械的にパッケージ内部に発生する応力（歪）が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。そして、ニッケルメッキ層の厚さを０．４μｍ以上とすることで、配線パターンの伸び性に伴うボンディング部分の硬度の低下が実質的に抑えられ、ワイヤボンディングに必要な硬度を確保することができる。
【００１５】
本発明の第２の態様は、第１の態様において、前記ニッケルメッキ層上には、金メッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１６】
かかる第２の態様では、ニッケルメッキ層上に金メッキ層を設けることで、導電性ワイヤとの所望のボンディング性を確保することができる。
【００１７】
本発明の第３の態様は、第１又は２の態様において、前記導電性ワイヤは、超音波併用熱圧着法によりボンディング接合されることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１８】
かかる第３の態様では、超音波併用熱圧着に起因したパッケージ内部に発生する応力が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。
【００１９】
本発明の第４の態様は、絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープの製造方法において、前記絶縁層上に常温及び１８０℃で９％以上の伸び率を有する銅箔からなる導電層を形成する工程と、前記導電層に前記配線パターンを形成する工程と、前記導電性ワイヤの他端がボンディング接合される前記配線パターン上に厚さが０．４μｍ以上のニッケルメッキ層を形成する工程とを具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法にある。
【００２０】
かかる第４の態様では、半導体チップ実装ラインにおいて、熱的あるいは機械的にパッケージ内部に発生する応力（歪）が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。そして、ニッケルメッキ層の厚さを０．４μｍ以上とすることで、配線パターンの伸び性に伴うボンディング部分の硬度の低下が実質的に抑えられ、ワイヤボンディングに必要な硬度を確保することができる。
【００２１】
本発明の第５の態様は、第４の態様において、前記ニッケルメッキ層を形成する工程の後に、当該ニッケルメッキ層上に金メッキ層を形成する工程をさらに具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法にある。
【００２２】
かかる第５の態様では、ニッケルメッキ層上に金メッキ層を設けることで、導電性ワイヤとの所望のボンディング性を確保することができる。
【００２３】
【発明の実施の形態】
図１は、本発明の一実施形態に係る電子部品実装用フィルムキャリアテープを示す概略図であって、（ａ）は平面図であり、（ｂ）は断面図であり、（ｃ）は半導体実装パッケージ形成後の断面図である。
【００２４】
本発明の電子部品実装用フィルムキャリアテープは、導電層からなる配線パターン上に半導体チップ等の電子部品を実装する半導体チップ実装ラインに供給され、実装される電子部品に一端が接続された導電性ワイヤの他端が配線パターンの端子部分にボンディング接合されるものである。
【００２５】
このような電子部品実装用フィルムキャリアテープとしては、本実施形態では、図１に示すように、ＢＧＡタイプのフィルムキャリアテープであり、テープ状の電子部品実装用フィルムキャリアテープ１０には、電子部品等が実装される領域が複数個連続的に設けられている。
【００２６】
そして、このような電子部品実装用フィルムキャリアテープ１０は、絶縁層１１と、導電層１２をパターニングすることで形成された配線パターン１３と、この配線パターン１３の幅方向両側に設けられたスプロケットホール１４と、配線パターン１３が形成される領域に複数設けられたスルーホール１５とを具備する。このスプロケットホール１４は、電子部品実装用フィルムキャリアテープ１０の製造時や電子部品実装時の位置決め搬送用として用いられる。
【００２７】
ここで、絶縁層１１の材料としては、例えば、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマー等を用いることができるが、特に、ピロメリット酸２無水物と芳香族ジアミンとから合成される全芳香族ポリイミド（例えば、商品名：カプトン；東レ・デュポン（株）製）、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株）製）を用いるのが好ましい。このような絶縁層１１の厚さは、一般的には、１２．５〜７５μｍであり、好ましくは、２５〜７５μｍである。
【００２８】
一方、このような絶縁層１１上に導電層１２をパターニングすることで形成された配線パターン１３は、本発明では、常温及び１８０℃での伸び率（Ｅｌｏｎｇａｔｉｏｎ）が９％以上である。すなわち、導電層１２として、常温及び１８０℃での伸び率が９％以上のものを用いて、配線パターン１３を形成した。このような導電層１２としては、例えば、銅箔が好ましい。銅箔としては、電解銅箔、圧延銅箔など何れも使用することができる。このような導電層１２の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。例えば、本実施形態では、導電層１２として厚さが１８μｍの銅箔（商品名：ＳｕｐｅｒＨＴＥ；三井金属鉱業（株）製）を用いた。また、本実施形態で用いる導電層１２の伸び率は、常温で１０％、１８０℃で２５％、１８０℃加熱後さらに１時間経過時で１７％とした。
【００２９】
このように、本実施形態では、所定の伸び率を有する導電層１２を用い、この導電層１２をパターニングして配線パターン１３を形成することで、配線パターン１３に伸び性を付与することができ、詳しくは後述するが、半導体チップ実装時又は実装後において、配線パターン１３の断線を防止できる。
【００３０】
また、このような導電層１２からなる配線パターン１３上には、スクリーン印刷技術により必要な領域のみにソルダーレジスト材料塗布溶液が塗布され、その後、加熱硬化することでソルダーレジスト層１６が形成される。なお、ソルダーレジスト層１６の形成方法としてスクリーン印刷技術を用いたが、これに限定されず、フォトリソグラフィー法を用いてもよい。この場合には、ソルダーレジスト材料塗布溶液の代わりに、例えば、ネガ型又はポジ型のフォトソルダーレジスト材料塗布溶液が用いられる。このようなフォトソルダーレジスト材料としては、一般的なフォトソルダーレジストの性質と、配線パターン１３を保護する性質とを備えたものであればよい。例えば、アクリレート系樹脂、特に、エポキシアクリレート樹脂などの感光性樹脂に光重合開始剤等を添加したものである。エポキシアクリレート樹脂としては、ビスフェノールＡ型エポキシアクリレート樹脂、ノボラック型エポキシアクリレート樹脂、ビスフェノールＡ型エポキシメタアクリレート樹脂、ノボラック型エポキシメタアクリレート樹脂等を挙げることができる。また、本実施形態では、各配線パターン１３上にソルダーレジスト層１６を設けるようにしたが、これに限定されず、ソルダーレジスト層は、実装方式等により必要に応じて設ければよい。
【００３１】
このようなソルダーレジスト層１６に覆われていない配線パターン１３は、デバイス側接続端子１７となる。さらに、スルーホール１５を設けた位置に対応する配線パターン１３、すなわち、半導体チップが実装されるデバイス側とは反対側の外部接続端子１８は、図１（ｃ）に示すように、半田ボール３０を介して外部と接続される。
【００３２】
また、これらデバイス側接続端子１７及び外部接続端子１８上には、例えば、電気メッキによって厚さが０．４μｍ以上のニッケルメッキ層１９が形成され、このニッケルメッキ層１９上に金メッキ層２０が形成されている。そして、図１（ｃ）に示すように、ソルダーレジスト層１６上に電子部品１００が接着剤１０１を用いてダイボンディングされ、半導体チップ実装装置（図示なし）により、金ワイヤ等の導電性ワイヤ１０２の一端が電子部品１００に接合されると共に、その導電性ワイヤ１０２の他端がデバイス側接続端子１７にボンディング接合される。
【００３３】
ここで、本発明では、導電性ワイヤ１０２とデバイス側接続端子１７とのワイヤボンディングに関してはニッケルメッキ層１９の厚さと硬度が重要である。ニッケルメッキ層１９の厚さは、０．４μｍ以上であり、０．４〜４．０μｍの範囲内であることが好ましく、さらに好ましい範囲としては、１．０〜４．０μｍであるが、勿論このような範囲に限定されず、例えば、超音波併用熱圧着時の条件、すなわち、ステージ温度、加熱時間、押圧力及び超音波出力値等により適宜調整すればよい。このように、本発明では、デバイス側接続端子１７上に形成するニッケルメッキ層１９の厚さを０．４μｍ以上とすることで、導電性ワイヤ１０２をボンディング接合する部分の表面硬度が実質的に高められ、ボンディング強度を十分に確保することができる。すなわち、ニッケルメッキ層１９は、ボンディング部分を所望の硬度とするための下地層としての役割がある。ニッケルメッキ層１９の硬度は、その厚さにより異なるが、例えば、ビッカース硬度１５０Ｈｖ以上であることが好ましい。
【００３４】
このようなニッケルメッキ層１９上に形成される金メッキ層２０の厚さは、特に限定されないが、例えば、０．０２〜３μｍであり、好ましくは、０．０２〜１．５μｍである。例えば、本実施形態では、０．６５μｍとした。このように、デバイス側接続端子１７及び外部接続端子１８に対応するニッケルメッキ層１９上に金メッキ層２０を設けることで、金ワイヤ等の導電性ワイヤ１０２との所望のボンディング性を確保することができ、半田ボール３０との所望の接合強度を確保することができる。なお、このような金メッキ層２０を厚く形成すれば、更に良好なボンディング性及び接合強度を得ることができる。
【００３５】
そして、このような構成の電子部品実装用フィルムキャリアテープ１０は、半導体チップ実装ラインにおいて、半導体等の電子部品１００が配線パターン１３、すなわち、ソルダーレジスト層１６上に実装される。実際には、例えば、半導体チップ２０〜３０個分に相当する大きさで且つ短冊状に切断した電子部品実装用フィルムキャリアテープ１０を実装装置に供給して電子部品１００の実装が行われる。
【００３６】
このような半導体チップ実装では、まず、ニッケルメッキ層１９及び金メッキ層２０が形成された部分、すなわち、デバイス側接続端子１７には、図１（ｃ）に示すように、電子部品１００との接続を行うための金ワイヤ等の導電性ワイヤ１０２を接合する。
【００３７】
すなわち、導電性ワイヤ１０２の一端を電子部品１００に接続し、その他端をソルダーレジスト層１６で覆われていない配線パターン１３の一部であるデバイス側接続端子１７の金メッキ層２０上にワイヤボンディングにより接合する。例えば、本実施形態では、超音波併用熱圧着法を用いてワイヤボンディングした。このような超音波併用熱圧着法では、導電性ワイヤ１０２とデバイス側接続端子１７とを接合する部分に超音波及び熱を加えながら圧着する。これによって、電子部品１００と配線パターン１３とが電気的に接続される。
【００３８】
次に、図１（ｃ）に示すように、電子部品１００を導電性ワイヤ１０２と共にモールド樹脂１１０で封止することでパッケージを形成する。
【００３９】
すなわち、電子部品１００を導電性ワイヤ１０２と共にモールド樹脂１１０で封止し、さらに、その全体を加熱処理することによりモールド樹脂１１０を硬化させてパッケージを形成する。
【００４０】
このように、電子部品実装用フィルムキャリアテープ１０に電子部品１００を実装してパッケージを形成する際には、それぞれ加熱処理を伴うため、例えば、接着剤１０１やモールド樹脂１１０の内部に巻き込まれた気泡の膨張、電子部品実装用フィルムキャリアテープ１０を構成する各層の材料の違いによる熱膨張係数差等が原因となって、パッケージ内部に歪（応力）が発生する。そして、このようなパッケージ内部に発生する応力が大きくなると、従来の電子部品実装用フィルムキャリアテープでは配線パターンが断線してしまう。
【００４１】
しかしながら、本発明では、上述したように、導電層１２として常温及び１８０℃での伸び率が９％以上の銅箔（商品名；Ｓｕｐｅｒ ＨＴＥ：三井金属鉱業（株）製）を用い、この導電層１２をパターニングして配線パターン１３を形成するようにし、パッケージ内部に発生する気泡の膨張や熱膨張係数差等に起因した応力を、その配線パターン１３の伸び性によって吸収させるようにした。これにより、配線パターン１３の断線を防止することができる。
【００４２】
そして、本発明では、このような伸び性を有する導電層１２を用いたことに起因するボンディング強度の低下を防止するため、導電性ワイヤ１０２の他端が接合される部分の配線パターン１３上に厚さが０．４μｍ以上のニッケルメッキ層１９を設けるようにした。
【００４３】
すなわち、ニッケルメッキ層１９の厚さを０．４μｍ以上と比較的厚く形成することでボンディング部分の表面硬度を実質的に高め、導電性ワイヤ１０２との所望のボンディング強度を確保するようにした。
【００４４】
このように、本発明の電子部品実装用フィルムキャリアテープ１０では、所定の伸び率を有する導電層１２を用いて配線パターン１３を形成することで、半導体チップ実装ラインにおける加熱処理によりパッケージ内部に発生する応力を配線パターン１３の延び性によって吸収させるようにし、ニッケルメッキ層１９の厚さを０．４μｍ以上としてボンディング部分の硬度を実質的に高めるようにしたので、配線パターン１３の断線を防止できると共に所望のボンディング強度を確保することができる。これにより、半導体チップ実装ラインの信頼性が向上する。
【００４５】
また、本発明では、高密度ピッチの配線パターン１３を有する電子部品実装用フィルムキャリアテープ１０であっても、半導体チップ実装ラインで発生する配線パターン１３の断線を確実に防止できる。
【００４６】
さらに、配線パターン１３上にソルダーレジスト層１６が設けられた電子部品実装用フィルムキャリアテープ１０では、ソルダーレジスト層１６と配線パターン１３との間に熱膨張係数差によって応力が発生することも考えられるが、本発明によれば、このような応力も配線パターン１３の伸び性により吸収することができるという効果がある。
【００４７】
ここで、図２を参照して、上述した電子部品実装用フィルムキャリアテープ１０の製造方法の一例を説明する。なお、図２は、本発明の一実施形態に係る電子部品実装用フィルムキャリアテープの製造方法を説明する図である。
【００４８】
まず、図２（ａ）に示すように、絶縁層１１としてポリイミドフィルムを用意し、この絶縁層１１は、例えば、本実施形態では、パンチング等によって、予め絶縁層１１を貫通してスプロケットホール１４、スルーホール１５を同時に形成し、これを銅箔からなる導電層１２に熱圧着して形成した。なお、導電層１２はスプロケットホール１４を設けた幅方向両側以外の部分にのみ圧着されている。
【００４９】
ここで、導電層１２としては、本実施形態では、常温での伸び率が１０％、１８０℃の加熱下での伸び率が２５％の銅箔（商品名；Ｓｕｐｅｒ ＨＴＥ：三井金属鉱業（株）製）を用いた。これにより、後述するプロセスにて、パッケージ内部に発生する内部応力を導電層１２の伸び性によって吸収させることができ、電子部品実装用フィルムキャリアテープ１０の配線パターン１３の断線を防止できるという効果がある。
【００５０】
次に、図２（ｂ）に示すように、一般的なフォトリソグラフィー法を用いて、導電層１２上の配線パターン１３が形成される領域に、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層２１を形成する。勿論、ポジ型フォトレジスト材料塗布溶液を用いてもよい。
【００５１】
さらに、スプロケットホール１４内に位置決めピン（図示しない）を挿入して導電層１２及び絶縁層１１の位置決めを行った後、図２（ｃ）に示すように、フォトマスク２２を介して露光・現像することで、フォトレジスト材料塗布層２１をパターニングして、図２（ｄ）に示すような配線パターン用レジストパターン２３を形成する。
【００５２】
次に、配線パターン用レジストパターン２３をマスクパターンとして導電層１２をエッチング液で溶解除去することにより、図２（ｅ）に示すような配線パターン１３を形成する。続いて、図２（ｆ）に示すように、例えば、スクリーン印刷法を用いて、熱硬化型のソルダーレジスト材料塗布液を塗布して熱硬化させることによってソルダーレジスト層１６を形成する。
【００５３】
次いで、デバイス側接続端子１７及び外部接続端子１８上には、本実施形態では、電気メッキによって厚さ０．４μｍ以上のニッケルメッキ層１９を形成し、その後、このニッケルメッキ層１９上に金メッキ層２０を形成することにより、電子部品実装用フィルムキャリアテープ１０が完成する。
【００５４】
ここで、ニッケルメッキ層１９及び金メッキ層２０は、従来と同様なメッキ液を用いて形成されるもので、メッキ方法、メッキ条件等は特に限定されない。すなわち、無電解又は電解メッキ法によって形成してもよく、メッキ液組成、印加電圧、電流密度、メッキ温度等を調整することにより所望の厚さに形成することができる。また、金メッキ層２０は金のみで構成されていてもよく、金を主要金属として含む金合金であってもよい。一方、ニッケルメッキ層１９はニッケルのみで構成されていてもよく、ニッケルを主要金属として含むニッケル合金であってもよい。また、ニッケルと共にニッケルメッキ層１９を形成することのできる金属の例としては、Ｓｎ−Ｎｉ、Ｃｏ−Ｎｉ等が挙げられる。また、ニッケルメッキ層１９と金メッキ層２０との間に、パラジウム等のメッキ層を形成するようにしてもよい。
【００５５】
ニッケルメッキ層１９を形成することができるニッケルメッキ浴としては、例えば、スルファミン酸ニッケル浴等を挙げることができる。また、金メッキ層２０を形成することができる金メッキ浴としては、例えば、シアン金浴等を挙げることができる。
【００５６】
なお、このようにして製造された電子部品実装用フィルムキャリアテープ１０はソルダーレジスト層１６上に電子部品１００が接着剤１０１を用いてダイボンディングされ、半導体チップ実装装置（図示なし）にて、図１（ｃ）に示すように、デバイス側接続端子１７上にニッケルメッキ層１９を介して設けられた金メッキ層２０の表面上に導電性ワイヤ１０２がボンディング接合される。次に、モールド樹脂１１０により電子部品１００及び導電性ワイヤ１０２を封止してパッケージを形成する。その後、外部接続端子１８に対応するスルーホール１５内に半田ボール３０を搭載する。
【００５７】
ここで、本発明を実施例及び比較例に基づいてさらに詳細に説明する。
【００５８】
（実施例）
まず、スプロケットホール及びスルーホールが形成された絶縁層の一方面上に、常温での伸び率が１０％、１８０℃での伸び率が２５％の銅箔「Ｓｕｐｅｒ ＨＴＥ」（商品名：三井金属鉱業（株）製）を用いて厚さが１８μｍの導電層を形成し、その導電層をパターニングして配線パターンを形成した。次に、その配線パターン上にソルダーレジスト層を形成し、ソルダーレジスト層で覆われていない配線パターン上に厚さの異なるニッケルメッキ層を形成した後、このニッケルメッキ層上に厚さが０．６５μｍの金メッキ層を形成した。そして、ニッケルメッキ層の厚さをそれぞれ０．４、１、２、４μｍとしたものを実施例１〜４の電子部品実装用フィルムキャリアテープとした。
【００５９】
（比較例）
比較のため、常温で伸び率が８％、１８０℃加熱下での伸び率が５％である通常の銅箔からなる導電層上に、厚さが０．４μｍのニッケルメッキ層を形成した以外実施例と同じものを比較例１の電子部品実装用フィルムキャリアテープとした。
【００６０】
そして、各配線パターンに対応するソルダーレジスト層上にエポキシ系接着剤を介して電子部品をそれぞれダイボンディングした後、その電子部品に一端が接続された２５μｍφの金ワイヤからなる導電性ワイヤの他端を、実施例１〜４及び比較例１の金メッキ層上に、超音波併用熱圧着法を用いてボンディング接合した。
【００６１】
ここで、ワイヤボンディングでは、Ｋ＆Ｓ社製の装置を用い、超音波出力を各レベル１〜３（レベル１；１６３ｍＷ、レベル２；２７１ｍＷ、レベル３；４２２ｍＷ）のうちレベル３に設定してボンディングを行った。なお、そのときの共通条件としては、各レベルでの超音波及び熱の印加時間を２２ｍｓｅｃとし、加重を８０ｇ、ステージ温度を１６０℃とした。
【００６２】
（試験例１）
さらに、実施例１〜４及び比較例１の各電子部品が実装された部分に対応して、その上からエポキシ系樹脂からなるモールド樹脂で電子部品及び導電性ワイヤを封止してパッケージを形成し、実施例１〜４及び比較例１のそれぞれについてホットプレート試験及び耐リフロー試験をそれぞれ行った。
【００６３】
ホットプレート試験では、電子部品を実装した側とは反対側を２６０℃に熱したホットプレート上に載置して６０秒間保持し、その後冷却して、配線パターンの導通の有無を検査した。ここでは、実施例１〜４及び比較例１のそれぞれについて１０００個ずつ導通の有無を検査し、導通が確認されない割合を断線率として評価した。その結果、比較例１の断線率を１００％とした場合に、実施例１〜４の断線率は８０〜８５％であった。そして、このような断線率の確認のため、耐リフロー試験を行い、ピーク温度を２３５℃としてリフロー炉を３回通過させて断線率を上述したホットプレート試験と同じ方法で検査したところ、ホットプレート試験と同等の結果が得られた。
【００６４】
以上の試験結果から、比較例１では、常温で伸び率が８％、１８０℃での伸び率が５％である通常の銅箔からなる導電層を用いているため、パッケージの内部応力により配線パターンが断線してしまうのに対し、実施例１〜４では、配線パターンの伸び性によりパッケージ内部に発生する応力が吸収され、配線パターンの断線を防止できることが確認された。
【００６５】
（試験例２）
ここで、上述した実施例１〜４と同じ条件で、導電層上にニッケルメッキ層及び金メッキ層を形成した後、その金メッキ層上に、超音波出力を各レベル１〜３（レベル１；１６３ｍＷ、レベル２；２７１ｍＷ、レベル３；４２２ｍＷ）にそれぞれ変えて、２５μｍφの金ワイヤからなる導電性ワイヤをそれぞれボンディング接合したサンプル１〜４を用意した。
【００６６】
また、比較のため、上述した比較例１と同じ条件で作製した以外はサンプル１〜４と同一のサンプル５を用意した。
【００６７】
そして、これらサンプル１〜５のボンディング性について評価した。なお、ここでのボンディング性の評価は、導電性ワイヤがメッキ面に接合されたか否かについて、サンプル１〜５をそれぞれ１０００個ずつ試験し、メッキ面に全くボンディング接合されていない割合（％）を評価した。その結果を下記表１に示す。
【００６８】
【表１】
【００６９】
上記表１の結果から、サンプル５については、サンプル１〜４と比べて伸び性の低い導体層を用いているため、ボンディング性は問題ないが、上述したように半導体実装中又は実装後において配線パターンが断線してしまう。これに対し、サンプル１〜４は、常温での伸び率が１０％、１８０℃での伸び率が２５％の導体層を用いているため、サンプル５と比べると超音波出力レベルが低い場合にボンディング性がやや低下しているが、ニッケルメッキ層を厚く形成すればサンプル５と同等のボンディング性が得られることが確認された。
【００７０】
また、サンプル１〜４については、超音波出力レベルを高くすれば、ニッケルメッキ層の厚さを０．４μｍとしてもボンディング性に問題はないことも確認され、さらに、超音波出力レベルが低い場合を考慮すると１μｍ以上であることが好ましいことも分かった。
【００７１】
以上の試験例１及び２の結果をまとめると、電子部品実装用フィルムキャリアテープに常温及び１８０℃で９％以上の伸び性を有する導電層を用いることで半導体実装中又は実装後に内部応力に起因して発生する配線パターンの断線を防止することができ、超音波出力レベルを適宜調整すれば、ニッケルメッキ層の厚さを０．４μｍ以上とすることで十分なボンディング強度が得られることが分かった。特に、ニッケルメッキ層の厚さを１μｍよりも厚くすれば、超音波出力レベルにあまり影響を受けずに、より確実にボンディング性を高めることができることも分かった。
【００７２】
（他の実施形態）
以上、本発明の一実施形態を説明したが、勿論、電子部品実装用フィルムキャリアテープ及びその製造方法は上述したものに限定されるものではない。
【００７３】
例えば、上述した実施形態では、デバイス側接続端子１７及び外部接続端子１８上に所定厚さのニッケルメッキ層１９を設けたが、ボンディング部分に所望の硬度を確保できれば、ニッケル以外の金属を用いた所定厚さの金属層を設けてもよい。
【００７４】
また、上述した実施形態では、配線パターン１３やスプロケットホール１４等からなるキャリアパターンを１列設けた電子部品実装用フィルムキャリアテープ１０を例示して説明したが、これに限定されず、例えば、キャリアパターンを複数列並設した多条の電子部品実装用フィルムキャリアテープであってもよい。また、配線パターンの列を２列以上設けるようにしてもよい。
【００７５】
さらに、上述した実施形態では、ＢＧＡタイプの電子部品実装用フィルムキャリアテープを例示したが、ワイヤボンディングにより実装が行われる電子部品実装用フィルムキャリアテープであれば、その構成等は限定されるものではない。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、導電層として常温及び１８０℃で９％以上の伸び率を有する銅箔を用い、導電性ワイヤをボンディング接合する部分の配線パターン上に厚さが０．４μｍ以上のニッケルメッキ層を設けるようにしたので、配線パターンの断線を防止できると共に、十分なボンディング強度を得ることができる。したがって、半導体チップ実装ラインの信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電子部品実装用フィルムキャリアテープを示す概略構成図であって、（ａ）は平面図であり、（ｂ）は断面図であり、（ｃ）は半導体実装パッケージ形成後の断面図である。
【図２】本発明の一実施形態に係る電子部品実装用フィルムキャリアテープの製造方法を説明する断面図である。
【符号の説明】
１０ 電子部品実装用フィルムキャリアテープ
１１ 絶縁層
１２ 導電層
１３ 配線パターン
１４ スプロケットホール
１５ スルーホール
１６ ソルダーレジスト層
１７ デバイス側接続端子
１８ 外部接続端子
１９ ニッケルメッキ層
２０ 金メッキ層
３０ 半田ボール
１００ 電子部品
１０１ 接着剤
１０２ 導電性ワイヤ
１１０ モールド樹脂
【発明の属する技術分野】
本発明は、ＩＣあるいはＬＳＩ等の電子部品を実装するために用いる電子部品実装用フィルムキャリアテープ及びその製造方法に関する。
【０００２】
【従来技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線基板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望されている。
【０００３】
このような特性を実現するための電子部品の実装方法として、半導体実装パッケージにマトリックス状に配列した微小な半田ボールを形成し、これらの半田ボールを外部配線基板と接続するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）方式が普及しつつあり、このＢＧＡ方式によるパッケージ材料の中でもフィルムキャリアテープを利用したものも増加しつつある。
【０００４】
また、半導体実装パッケージ自体のサイズを半導体チップのサイズにまで縮小したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が採用されつつあり、このＣＳＰにも、フィルムキャリアテープのパッケージ自体のサイズをＩＣ（半導体チップ）のサイズまで縮小し、その接続方法がＢＧＡ方式と同じであるＣＳＰフィルムキャリアテープが用いられるようになっている。
【０００５】
また、電子部品実装用フィルムキャリアテープは、近年のプリンタやカラー液晶ディスプレーなどの普及に伴いファインピッチ化（高密度化）が急速に進行している。
【０００６】
ところで、このような電子部品実装用フィルムキャリアテープは、ポリイミドからなる絶縁層に、例えば、半田ボール接続用穴や搬送用のスプロケットホール等を形成した後に、絶縁層の一方面に設けられた銅箔をパターニングすることにより配線パターンを形成し、その後、必要に応じて配線パターン上に所定形状のソルダーレジスト層を形成し、さらに、このソルダーレジスト層で覆われていない配線パターン上にメッキ層を形成することで製造される。
【０００７】
このようにして製造された電子部品実装用フィルムキャリアテープには、例えば、ソルダーレジスト層上に半導体チップ等の電子部品が実装され、電子部品と配線パターンとが導電性ワイヤを介してボンディング接続される。その後、半導体チップを導電性ワイヤと共にモールド樹脂で封止し、パッケージを形成する。
【０００８】
なお、このように、電子部品を実装する際には、導電性ワイヤをソルダーレジスト層で覆われていない部分にボンディング接合するのが一般的である。このようにボンディング接合する方法としては、例えば、接合部分に超音波及び熱を加えながら圧着する、いわゆる超音波併用圧着法を用いてボンディング接合する方法が知られている（例えば、特許文献１及び２参照）。
【０００９】
【特許文献１】
特開平１０−３０３２５４号公報（特許請求の範囲、段落［００２８］）
【特許文献２】
特開２００２−２６０８４号公報（段落［００４１］）
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の電子部品実装用フィルムキャリアテープでは、半導体チップを実装すると共にその半導体チップ全体をモールド樹脂により封止してパッケージを形成する際に加熱処理を伴うため、例えば、接着剤やモールド樹脂中に巻き込まれた気泡の膨張や、電子部品実装用フィルムキャリアテープを構成する各層の間に材料の違いによる熱膨張係数差等が原因となって、パッケージ内部に歪（応力）が発生し、この応力が大きくなると配線パターンが断線してしまうという問題がある。
【００１１】
また、上述した配線パターンの断線は、近年のファインピッチ化に伴って増大している。
【００１２】
本発明は、このような事情に鑑み、半導体チップ実装中又は実装後に内部応力に起因して発生する配線パターンの断線を防止できる電子部品実装用フィルムキャリアテープ及びその製造方法を提供することを課題とする。
【００１３】
【発明が解決するための手段】
上記課題を解決する本発明の第１の態様は、絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープにおいて、前記導電層が常温及び１８０℃で９％以上の伸び率を有する銅箔からなり、且つ前記導電性ワイヤの他端をボンディング接合する部分の前記配線パターン上には、厚さが０．４μｍ以上のニッケルメッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１４】
かかる第１の態様では、半導体チップ実装において、熱的あるいは機械的にパッケージ内部に発生する応力（歪）が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。そして、ニッケルメッキ層の厚さを０．４μｍ以上とすることで、配線パターンの伸び性に伴うボンディング部分の硬度の低下が実質的に抑えられ、ワイヤボンディングに必要な硬度を確保することができる。
【００１５】
本発明の第２の態様は、第１の態様において、前記ニッケルメッキ層上には、金メッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１６】
かかる第２の態様では、ニッケルメッキ層上に金メッキ層を設けることで、導電性ワイヤとの所望のボンディング性を確保することができる。
【００１７】
本発明の第３の態様は、第１又は２の態様において、前記導電性ワイヤは、超音波併用熱圧着法によりボンディング接合されることを特徴とする電子部品実装用フィルムキャリアテープにある。
【００１８】
かかる第３の態様では、超音波併用熱圧着に起因したパッケージ内部に発生する応力が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。
【００１９】
本発明の第４の態様は、絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープの製造方法において、前記絶縁層上に常温及び１８０℃で９％以上の伸び率を有する銅箔からなる導電層を形成する工程と、前記導電層に前記配線パターンを形成する工程と、前記導電性ワイヤの他端がボンディング接合される前記配線パターン上に厚さが０．４μｍ以上のニッケルメッキ層を形成する工程とを具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法にある。
【００２０】
かかる第４の態様では、半導体チップ実装ラインにおいて、熱的あるいは機械的にパッケージ内部に発生する応力（歪）が配線パターンの伸び性によって吸収され、配線パターンの断線が防止される。そして、ニッケルメッキ層の厚さを０．４μｍ以上とすることで、配線パターンの伸び性に伴うボンディング部分の硬度の低下が実質的に抑えられ、ワイヤボンディングに必要な硬度を確保することができる。
【００２１】
本発明の第５の態様は、第４の態様において、前記ニッケルメッキ層を形成する工程の後に、当該ニッケルメッキ層上に金メッキ層を形成する工程をさらに具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法にある。
【００２２】
かかる第５の態様では、ニッケルメッキ層上に金メッキ層を設けることで、導電性ワイヤとの所望のボンディング性を確保することができる。
【００２３】
【発明の実施の形態】
図１は、本発明の一実施形態に係る電子部品実装用フィルムキャリアテープを示す概略図であって、（ａ）は平面図であり、（ｂ）は断面図であり、（ｃ）は半導体実装パッケージ形成後の断面図である。
【００２４】
本発明の電子部品実装用フィルムキャリアテープは、導電層からなる配線パターン上に半導体チップ等の電子部品を実装する半導体チップ実装ラインに供給され、実装される電子部品に一端が接続された導電性ワイヤの他端が配線パターンの端子部分にボンディング接合されるものである。
【００２５】
このような電子部品実装用フィルムキャリアテープとしては、本実施形態では、図１に示すように、ＢＧＡタイプのフィルムキャリアテープであり、テープ状の電子部品実装用フィルムキャリアテープ１０には、電子部品等が実装される領域が複数個連続的に設けられている。
【００２６】
そして、このような電子部品実装用フィルムキャリアテープ１０は、絶縁層１１と、導電層１２をパターニングすることで形成された配線パターン１３と、この配線パターン１３の幅方向両側に設けられたスプロケットホール１４と、配線パターン１３が形成される領域に複数設けられたスルーホール１５とを具備する。このスプロケットホール１４は、電子部品実装用フィルムキャリアテープ１０の製造時や電子部品実装時の位置決め搬送用として用いられる。
【００２７】
ここで、絶縁層１１の材料としては、例えば、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマー等を用いることができるが、特に、ピロメリット酸２無水物と芳香族ジアミンとから合成される全芳香族ポリイミド（例えば、商品名：カプトン；東レ・デュポン（株）製）、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株）製）を用いるのが好ましい。このような絶縁層１１の厚さは、一般的には、１２．５〜７５μｍであり、好ましくは、２５〜７５μｍである。
【００２８】
一方、このような絶縁層１１上に導電層１２をパターニングすることで形成された配線パターン１３は、本発明では、常温及び１８０℃での伸び率（Ｅｌｏｎｇａｔｉｏｎ）が９％以上である。すなわち、導電層１２として、常温及び１８０℃での伸び率が９％以上のものを用いて、配線パターン１３を形成した。このような導電層１２としては、例えば、銅箔が好ましい。銅箔としては、電解銅箔、圧延銅箔など何れも使用することができる。このような導電層１２の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。例えば、本実施形態では、導電層１２として厚さが１８μｍの銅箔（商品名：ＳｕｐｅｒＨＴＥ；三井金属鉱業（株）製）を用いた。また、本実施形態で用いる導電層１２の伸び率は、常温で１０％、１８０℃で２５％、１８０℃加熱後さらに１時間経過時で１７％とした。
【００２９】
このように、本実施形態では、所定の伸び率を有する導電層１２を用い、この導電層１２をパターニングして配線パターン１３を形成することで、配線パターン１３に伸び性を付与することができ、詳しくは後述するが、半導体チップ実装時又は実装後において、配線パターン１３の断線を防止できる。
【００３０】
また、このような導電層１２からなる配線パターン１３上には、スクリーン印刷技術により必要な領域のみにソルダーレジスト材料塗布溶液が塗布され、その後、加熱硬化することでソルダーレジスト層１６が形成される。なお、ソルダーレジスト層１６の形成方法としてスクリーン印刷技術を用いたが、これに限定されず、フォトリソグラフィー法を用いてもよい。この場合には、ソルダーレジスト材料塗布溶液の代わりに、例えば、ネガ型又はポジ型のフォトソルダーレジスト材料塗布溶液が用いられる。このようなフォトソルダーレジスト材料としては、一般的なフォトソルダーレジストの性質と、配線パターン１３を保護する性質とを備えたものであればよい。例えば、アクリレート系樹脂、特に、エポキシアクリレート樹脂などの感光性樹脂に光重合開始剤等を添加したものである。エポキシアクリレート樹脂としては、ビスフェノールＡ型エポキシアクリレート樹脂、ノボラック型エポキシアクリレート樹脂、ビスフェノールＡ型エポキシメタアクリレート樹脂、ノボラック型エポキシメタアクリレート樹脂等を挙げることができる。また、本実施形態では、各配線パターン１３上にソルダーレジスト層１６を設けるようにしたが、これに限定されず、ソルダーレジスト層は、実装方式等により必要に応じて設ければよい。
【００３１】
このようなソルダーレジスト層１６に覆われていない配線パターン１３は、デバイス側接続端子１７となる。さらに、スルーホール１５を設けた位置に対応する配線パターン１３、すなわち、半導体チップが実装されるデバイス側とは反対側の外部接続端子１８は、図１（ｃ）に示すように、半田ボール３０を介して外部と接続される。
【００３２】
また、これらデバイス側接続端子１７及び外部接続端子１８上には、例えば、電気メッキによって厚さが０．４μｍ以上のニッケルメッキ層１９が形成され、このニッケルメッキ層１９上に金メッキ層２０が形成されている。そして、図１（ｃ）に示すように、ソルダーレジスト層１６上に電子部品１００が接着剤１０１を用いてダイボンディングされ、半導体チップ実装装置（図示なし）により、金ワイヤ等の導電性ワイヤ１０２の一端が電子部品１００に接合されると共に、その導電性ワイヤ１０２の他端がデバイス側接続端子１７にボンディング接合される。
【００３３】
ここで、本発明では、導電性ワイヤ１０２とデバイス側接続端子１７とのワイヤボンディングに関してはニッケルメッキ層１９の厚さと硬度が重要である。ニッケルメッキ層１９の厚さは、０．４μｍ以上であり、０．４〜４．０μｍの範囲内であることが好ましく、さらに好ましい範囲としては、１．０〜４．０μｍであるが、勿論このような範囲に限定されず、例えば、超音波併用熱圧着時の条件、すなわち、ステージ温度、加熱時間、押圧力及び超音波出力値等により適宜調整すればよい。このように、本発明では、デバイス側接続端子１７上に形成するニッケルメッキ層１９の厚さを０．４μｍ以上とすることで、導電性ワイヤ１０２をボンディング接合する部分の表面硬度が実質的に高められ、ボンディング強度を十分に確保することができる。すなわち、ニッケルメッキ層１９は、ボンディング部分を所望の硬度とするための下地層としての役割がある。ニッケルメッキ層１９の硬度は、その厚さにより異なるが、例えば、ビッカース硬度１５０Ｈｖ以上であることが好ましい。
【００３４】
このようなニッケルメッキ層１９上に形成される金メッキ層２０の厚さは、特に限定されないが、例えば、０．０２〜３μｍであり、好ましくは、０．０２〜１．５μｍである。例えば、本実施形態では、０．６５μｍとした。このように、デバイス側接続端子１７及び外部接続端子１８に対応するニッケルメッキ層１９上に金メッキ層２０を設けることで、金ワイヤ等の導電性ワイヤ１０２との所望のボンディング性を確保することができ、半田ボール３０との所望の接合強度を確保することができる。なお、このような金メッキ層２０を厚く形成すれば、更に良好なボンディング性及び接合強度を得ることができる。
【００３５】
そして、このような構成の電子部品実装用フィルムキャリアテープ１０は、半導体チップ実装ラインにおいて、半導体等の電子部品１００が配線パターン１３、すなわち、ソルダーレジスト層１６上に実装される。実際には、例えば、半導体チップ２０〜３０個分に相当する大きさで且つ短冊状に切断した電子部品実装用フィルムキャリアテープ１０を実装装置に供給して電子部品１００の実装が行われる。
【００３６】
このような半導体チップ実装では、まず、ニッケルメッキ層１９及び金メッキ層２０が形成された部分、すなわち、デバイス側接続端子１７には、図１（ｃ）に示すように、電子部品１００との接続を行うための金ワイヤ等の導電性ワイヤ１０２を接合する。
【００３７】
すなわち、導電性ワイヤ１０２の一端を電子部品１００に接続し、その他端をソルダーレジスト層１６で覆われていない配線パターン１３の一部であるデバイス側接続端子１７の金メッキ層２０上にワイヤボンディングにより接合する。例えば、本実施形態では、超音波併用熱圧着法を用いてワイヤボンディングした。このような超音波併用熱圧着法では、導電性ワイヤ１０２とデバイス側接続端子１７とを接合する部分に超音波及び熱を加えながら圧着する。これによって、電子部品１００と配線パターン１３とが電気的に接続される。
【００３８】
次に、図１（ｃ）に示すように、電子部品１００を導電性ワイヤ１０２と共にモールド樹脂１１０で封止することでパッケージを形成する。
【００３９】
すなわち、電子部品１００を導電性ワイヤ１０２と共にモールド樹脂１１０で封止し、さらに、その全体を加熱処理することによりモールド樹脂１１０を硬化させてパッケージを形成する。
【００４０】
このように、電子部品実装用フィルムキャリアテープ１０に電子部品１００を実装してパッケージを形成する際には、それぞれ加熱処理を伴うため、例えば、接着剤１０１やモールド樹脂１１０の内部に巻き込まれた気泡の膨張、電子部品実装用フィルムキャリアテープ１０を構成する各層の材料の違いによる熱膨張係数差等が原因となって、パッケージ内部に歪（応力）が発生する。そして、このようなパッケージ内部に発生する応力が大きくなると、従来の電子部品実装用フィルムキャリアテープでは配線パターンが断線してしまう。
【００４１】
しかしながら、本発明では、上述したように、導電層１２として常温及び１８０℃での伸び率が９％以上の銅箔（商品名；Ｓｕｐｅｒ ＨＴＥ：三井金属鉱業（株）製）を用い、この導電層１２をパターニングして配線パターン１３を形成するようにし、パッケージ内部に発生する気泡の膨張や熱膨張係数差等に起因した応力を、その配線パターン１３の伸び性によって吸収させるようにした。これにより、配線パターン１３の断線を防止することができる。
【００４２】
そして、本発明では、このような伸び性を有する導電層１２を用いたことに起因するボンディング強度の低下を防止するため、導電性ワイヤ１０２の他端が接合される部分の配線パターン１３上に厚さが０．４μｍ以上のニッケルメッキ層１９を設けるようにした。
【００４３】
すなわち、ニッケルメッキ層１９の厚さを０．４μｍ以上と比較的厚く形成することでボンディング部分の表面硬度を実質的に高め、導電性ワイヤ１０２との所望のボンディング強度を確保するようにした。
【００４４】
このように、本発明の電子部品実装用フィルムキャリアテープ１０では、所定の伸び率を有する導電層１２を用いて配線パターン１３を形成することで、半導体チップ実装ラインにおける加熱処理によりパッケージ内部に発生する応力を配線パターン１３の延び性によって吸収させるようにし、ニッケルメッキ層１９の厚さを０．４μｍ以上としてボンディング部分の硬度を実質的に高めるようにしたので、配線パターン１３の断線を防止できると共に所望のボンディング強度を確保することができる。これにより、半導体チップ実装ラインの信頼性が向上する。
【００４５】
また、本発明では、高密度ピッチの配線パターン１３を有する電子部品実装用フィルムキャリアテープ１０であっても、半導体チップ実装ラインで発生する配線パターン１３の断線を確実に防止できる。
【００４６】
さらに、配線パターン１３上にソルダーレジスト層１６が設けられた電子部品実装用フィルムキャリアテープ１０では、ソルダーレジスト層１６と配線パターン１３との間に熱膨張係数差によって応力が発生することも考えられるが、本発明によれば、このような応力も配線パターン１３の伸び性により吸収することができるという効果がある。
【００４７】
ここで、図２を参照して、上述した電子部品実装用フィルムキャリアテープ１０の製造方法の一例を説明する。なお、図２は、本発明の一実施形態に係る電子部品実装用フィルムキャリアテープの製造方法を説明する図である。
【００４８】
まず、図２（ａ）に示すように、絶縁層１１としてポリイミドフィルムを用意し、この絶縁層１１は、例えば、本実施形態では、パンチング等によって、予め絶縁層１１を貫通してスプロケットホール１４、スルーホール１５を同時に形成し、これを銅箔からなる導電層１２に熱圧着して形成した。なお、導電層１２はスプロケットホール１４を設けた幅方向両側以外の部分にのみ圧着されている。
【００４９】
ここで、導電層１２としては、本実施形態では、常温での伸び率が１０％、１８０℃の加熱下での伸び率が２５％の銅箔（商品名；Ｓｕｐｅｒ ＨＴＥ：三井金属鉱業（株）製）を用いた。これにより、後述するプロセスにて、パッケージ内部に発生する内部応力を導電層１２の伸び性によって吸収させることができ、電子部品実装用フィルムキャリアテープ１０の配線パターン１３の断線を防止できるという効果がある。
【００５０】
次に、図２（ｂ）に示すように、一般的なフォトリソグラフィー法を用いて、導電層１２上の配線パターン１３が形成される領域に、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層２１を形成する。勿論、ポジ型フォトレジスト材料塗布溶液を用いてもよい。
【００５１】
さらに、スプロケットホール１４内に位置決めピン（図示しない）を挿入して導電層１２及び絶縁層１１の位置決めを行った後、図２（ｃ）に示すように、フォトマスク２２を介して露光・現像することで、フォトレジスト材料塗布層２１をパターニングして、図２（ｄ）に示すような配線パターン用レジストパターン２３を形成する。
【００５２】
次に、配線パターン用レジストパターン２３をマスクパターンとして導電層１２をエッチング液で溶解除去することにより、図２（ｅ）に示すような配線パターン１３を形成する。続いて、図２（ｆ）に示すように、例えば、スクリーン印刷法を用いて、熱硬化型のソルダーレジスト材料塗布液を塗布して熱硬化させることによってソルダーレジスト層１６を形成する。
【００５３】
次いで、デバイス側接続端子１７及び外部接続端子１８上には、本実施形態では、電気メッキによって厚さ０．４μｍ以上のニッケルメッキ層１９を形成し、その後、このニッケルメッキ層１９上に金メッキ層２０を形成することにより、電子部品実装用フィルムキャリアテープ１０が完成する。
【００５４】
ここで、ニッケルメッキ層１９及び金メッキ層２０は、従来と同様なメッキ液を用いて形成されるもので、メッキ方法、メッキ条件等は特に限定されない。すなわち、無電解又は電解メッキ法によって形成してもよく、メッキ液組成、印加電圧、電流密度、メッキ温度等を調整することにより所望の厚さに形成することができる。また、金メッキ層２０は金のみで構成されていてもよく、金を主要金属として含む金合金であってもよい。一方、ニッケルメッキ層１９はニッケルのみで構成されていてもよく、ニッケルを主要金属として含むニッケル合金であってもよい。また、ニッケルと共にニッケルメッキ層１９を形成することのできる金属の例としては、Ｓｎ−Ｎｉ、Ｃｏ−Ｎｉ等が挙げられる。また、ニッケルメッキ層１９と金メッキ層２０との間に、パラジウム等のメッキ層を形成するようにしてもよい。
【００５５】
ニッケルメッキ層１９を形成することができるニッケルメッキ浴としては、例えば、スルファミン酸ニッケル浴等を挙げることができる。また、金メッキ層２０を形成することができる金メッキ浴としては、例えば、シアン金浴等を挙げることができる。
【００５６】
なお、このようにして製造された電子部品実装用フィルムキャリアテープ１０はソルダーレジスト層１６上に電子部品１００が接着剤１０１を用いてダイボンディングされ、半導体チップ実装装置（図示なし）にて、図１（ｃ）に示すように、デバイス側接続端子１７上にニッケルメッキ層１９を介して設けられた金メッキ層２０の表面上に導電性ワイヤ１０２がボンディング接合される。次に、モールド樹脂１１０により電子部品１００及び導電性ワイヤ１０２を封止してパッケージを形成する。その後、外部接続端子１８に対応するスルーホール１５内に半田ボール３０を搭載する。
【００５７】
ここで、本発明を実施例及び比較例に基づいてさらに詳細に説明する。
【００５８】
（実施例）
まず、スプロケットホール及びスルーホールが形成された絶縁層の一方面上に、常温での伸び率が１０％、１８０℃での伸び率が２５％の銅箔「Ｓｕｐｅｒ ＨＴＥ」（商品名：三井金属鉱業（株）製）を用いて厚さが１８μｍの導電層を形成し、その導電層をパターニングして配線パターンを形成した。次に、その配線パターン上にソルダーレジスト層を形成し、ソルダーレジスト層で覆われていない配線パターン上に厚さの異なるニッケルメッキ層を形成した後、このニッケルメッキ層上に厚さが０．６５μｍの金メッキ層を形成した。そして、ニッケルメッキ層の厚さをそれぞれ０．４、１、２、４μｍとしたものを実施例１〜４の電子部品実装用フィルムキャリアテープとした。
【００５９】
（比較例）
比較のため、常温で伸び率が８％、１８０℃加熱下での伸び率が５％である通常の銅箔からなる導電層上に、厚さが０．４μｍのニッケルメッキ層を形成した以外実施例と同じものを比較例１の電子部品実装用フィルムキャリアテープとした。
【００６０】
そして、各配線パターンに対応するソルダーレジスト層上にエポキシ系接着剤を介して電子部品をそれぞれダイボンディングした後、その電子部品に一端が接続された２５μｍφの金ワイヤからなる導電性ワイヤの他端を、実施例１〜４及び比較例１の金メッキ層上に、超音波併用熱圧着法を用いてボンディング接合した。
【００６１】
ここで、ワイヤボンディングでは、Ｋ＆Ｓ社製の装置を用い、超音波出力を各レベル１〜３（レベル１；１６３ｍＷ、レベル２；２７１ｍＷ、レベル３；４２２ｍＷ）のうちレベル３に設定してボンディングを行った。なお、そのときの共通条件としては、各レベルでの超音波及び熱の印加時間を２２ｍｓｅｃとし、加重を８０ｇ、ステージ温度を１６０℃とした。
【００６２】
（試験例１）
さらに、実施例１〜４及び比較例１の各電子部品が実装された部分に対応して、その上からエポキシ系樹脂からなるモールド樹脂で電子部品及び導電性ワイヤを封止してパッケージを形成し、実施例１〜４及び比較例１のそれぞれについてホットプレート試験及び耐リフロー試験をそれぞれ行った。
【００６３】
ホットプレート試験では、電子部品を実装した側とは反対側を２６０℃に熱したホットプレート上に載置して６０秒間保持し、その後冷却して、配線パターンの導通の有無を検査した。ここでは、実施例１〜４及び比較例１のそれぞれについて１０００個ずつ導通の有無を検査し、導通が確認されない割合を断線率として評価した。その結果、比較例１の断線率を１００％とした場合に、実施例１〜４の断線率は８０〜８５％であった。そして、このような断線率の確認のため、耐リフロー試験を行い、ピーク温度を２３５℃としてリフロー炉を３回通過させて断線率を上述したホットプレート試験と同じ方法で検査したところ、ホットプレート試験と同等の結果が得られた。
【００６４】
以上の試験結果から、比較例１では、常温で伸び率が８％、１８０℃での伸び率が５％である通常の銅箔からなる導電層を用いているため、パッケージの内部応力により配線パターンが断線してしまうのに対し、実施例１〜４では、配線パターンの伸び性によりパッケージ内部に発生する応力が吸収され、配線パターンの断線を防止できることが確認された。
【００６５】
（試験例２）
ここで、上述した実施例１〜４と同じ条件で、導電層上にニッケルメッキ層及び金メッキ層を形成した後、その金メッキ層上に、超音波出力を各レベル１〜３（レベル１；１６３ｍＷ、レベル２；２７１ｍＷ、レベル３；４２２ｍＷ）にそれぞれ変えて、２５μｍφの金ワイヤからなる導電性ワイヤをそれぞれボンディング接合したサンプル１〜４を用意した。
【００６６】
また、比較のため、上述した比較例１と同じ条件で作製した以外はサンプル１〜４と同一のサンプル５を用意した。
【００６７】
そして、これらサンプル１〜５のボンディング性について評価した。なお、ここでのボンディング性の評価は、導電性ワイヤがメッキ面に接合されたか否かについて、サンプル１〜５をそれぞれ１０００個ずつ試験し、メッキ面に全くボンディング接合されていない割合（％）を評価した。その結果を下記表１に示す。
【００６８】
【表１】
上記表１の結果から、サンプル５については、サンプル１〜４と比べて伸び性の低い導体層を用いているため、ボンディング性は問題ないが、上述したように半導体実装中又は実装後において配線パターンが断線してしまう。これに対し、サンプル１〜４は、常温での伸び率が１０％、１８０℃での伸び率が２５％の導体層を用いているため、サンプル５と比べると超音波出力レベルが低い場合にボンディング性がやや低下しているが、ニッケルメッキ層を厚く形成すればサンプル５と同等のボンディング性が得られることが確認された。
【００７０】
また、サンプル１〜４については、超音波出力レベルを高くすれば、ニッケルメッキ層の厚さを０．４μｍとしてもボンディング性に問題はないことも確認され、さらに、超音波出力レベルが低い場合を考慮すると１μｍ以上であることが好ましいことも分かった。
【００７１】
以上の試験例１及び２の結果をまとめると、電子部品実装用フィルムキャリアテープに常温及び１８０℃で９％以上の伸び性を有する導電層を用いることで半導体実装中又は実装後に内部応力に起因して発生する配線パターンの断線を防止することができ、超音波出力レベルを適宜調整すれば、ニッケルメッキ層の厚さを０．４μｍ以上とすることで十分なボンディング強度が得られることが分かった。特に、ニッケルメッキ層の厚さを１μｍよりも厚くすれば、超音波出力レベルにあまり影響を受けずに、より確実にボンディング性を高めることができることも分かった。
【００７２】
（他の実施形態）
以上、本発明の一実施形態を説明したが、勿論、電子部品実装用フィルムキャリアテープ及びその製造方法は上述したものに限定されるものではない。
【００７３】
例えば、上述した実施形態では、デバイス側接続端子１７及び外部接続端子１８上に所定厚さのニッケルメッキ層１９を設けたが、ボンディング部分に所望の硬度を確保できれば、ニッケル以外の金属を用いた所定厚さの金属層を設けてもよい。
【００７４】
また、上述した実施形態では、配線パターン１３やスプロケットホール１４等からなるキャリアパターンを１列設けた電子部品実装用フィルムキャリアテープ１０を例示して説明したが、これに限定されず、例えば、キャリアパターンを複数列並設した多条の電子部品実装用フィルムキャリアテープであってもよい。また、配線パターンの列を２列以上設けるようにしてもよい。
【００７５】
さらに、上述した実施形態では、ＢＧＡタイプの電子部品実装用フィルムキャリアテープを例示したが、ワイヤボンディングにより実装が行われる電子部品実装用フィルムキャリアテープであれば、その構成等は限定されるものではない。
【００７６】
【発明の効果】
以上説明したように、本発明によれば、導電層として常温及び１８０℃で９％以上の伸び率を有する銅箔を用い、導電性ワイヤをボンディング接合する部分の配線パターン上に厚さが０．４μｍ以上のニッケルメッキ層を設けるようにしたので、配線パターンの断線を防止できると共に、十分なボンディング強度を得ることができる。したがって、半導体チップ実装ラインの信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電子部品実装用フィルムキャリアテープを示す概略構成図であって、（ａ）は平面図であり、（ｂ）は断面図であり、（ｃ）は半導体実装パッケージ形成後の断面図である。
【図２】本発明の一実施形態に係る電子部品実装用フィルムキャリアテープの製造方法を説明する断面図である。
【符号の説明】
１０ 電子部品実装用フィルムキャリアテープ
１１ 絶縁層
１２ 導電層
１３ 配線パターン
１４ スプロケットホール
１５ スルーホール
１６ ソルダーレジスト層
１７ デバイス側接続端子
１８ 外部接続端子
１９ ニッケルメッキ層
２０ 金メッキ層
３０ 半田ボール
１００ 電子部品
１０１ 接着剤
１０２ 導電性ワイヤ
１１０ モールド樹脂
Claims (5)
- 絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープにおいて、
前記導電層が常温及び１８０℃で９％以上の伸び率を有する銅箔からなり、且つ前記導電性ワイヤの他端をボンディング接合する部分の前記配線パターン上には、厚さが０．４μｍ以上のニッケルメッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープ。 - 請求項１において、前記ニッケルメッキ層上には、金メッキ層が設けられていることを特徴とする電子部品実装用フィルムキャリアテープ。
- 請求項１又は２において、前記導電性ワイヤは、超音波併用熱圧着法によりボンディング接合されることを特徴とする電子部品実装用フィルムキャリアテープ。
- 絶縁層と、当該絶縁層の表面に設けられた導電層からなる配線パターンとを有し、前記配線パターン上に実装される電子部品に一端が接続される導電性ワイヤの他端が当該配線パターンにボンディング接合される電子部品実装用フィルムキャリアテープの製造方法において、
前記絶縁層上に常温及び１８０℃で９％以上の伸び率を有する銅箔からなる導電層を形成する工程と、前記導電層に前記配線パターンを形成する工程と、前記導電性ワイヤの他端がボンディング接合される前記配線パターン上に厚さが０．４μｍ以上のニッケルメッキ層を形成する工程とを具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法。 - 請求項４において、前記ニッケルメッキ層を形成する工程の後に、当該ニッケルメッキ層上に金メッキ層を形成する工程をさらに具備することを特徴とする電子部品実装用フィルムキャリアテープの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028134A JP2004241546A (ja) | 2003-02-05 | 2003-02-05 | 電子部品実装用フィルムキャリアテープ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028134A JP2004241546A (ja) | 2003-02-05 | 2003-02-05 | 電子部品実装用フィルムキャリアテープ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004241546A true JP2004241546A (ja) | 2004-08-26 |
Family
ID=32955670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028134A Pending JP2004241546A (ja) | 2003-02-05 | 2003-02-05 | 電子部品実装用フィルムキャリアテープ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004241546A (ja) |
-
2003
- 2003-02-05 JP JP2003028134A patent/JP2004241546A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
| US8405229B2 (en) | Electronic package including high density interposer and circuitized substrate assembly utilizing same | |
| US7754978B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2005243911A (ja) | 多層積層配線板 | |
| US20070289706A1 (en) | Process for producing multilayer board | |
| JP2003068804A (ja) | 電子部品実装用基板 | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP2006278837A (ja) | フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板 | |
| JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
| JP2003059979A (ja) | 電子部品実装用積層フィルム及び電子部品実装用フィルムキャリアテープ | |
| JPH1140940A (ja) | ボール・グリッド・アレイ型半導体パッケージにおける半田付け構造、および半田付け方法 | |
| JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
| JP2004241546A (ja) | 電子部品実装用フィルムキャリアテープ及びその製造方法 | |
| JP2002335079A (ja) | 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法 | |
| JP4812686B2 (ja) | 回路基板とその製造方法及び半導体装置 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| KR20030022703A (ko) | 전자부품 실장용기판 및 전자부품 실장용기판의 휨 제거방법 | |
| JP2003037215A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 | |
| JP3929251B2 (ja) | ２層配線半導体装置の製造方法および半導体装置 | |
| JP2004039761A (ja) | 配線基板、その製造方法及び半導体装置 | |
| JP2004006523A (ja) | Ｃｏｆフィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060823 |
|
| A521 | Written amendment |
Effective date: 20061020 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070808 |