JP2004114319A - 電源供給装置 - Google Patents
電源供給装置 Download PDFInfo
- Publication number
- JP2004114319A JP2004114319A JP2002276731A JP2002276731A JP2004114319A JP 2004114319 A JP2004114319 A JP 2004114319A JP 2002276731 A JP2002276731 A JP 2002276731A JP 2002276731 A JP2002276731 A JP 2002276731A JP 2004114319 A JP2004114319 A JP 2004114319A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- electronic device
- energy saving
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【課題】省エネモード時、電子デバイスの保証動作電圧の最低値に電圧を落として電子機器の節電を図る。
【解決手段】図示しない電源部から5V出力が供給され、ロジック回路4aへ、またレギュレータ1で電圧調整され、3.3V出力がRAM/ROM4bへ、更にレギュレータ2で電圧調整され、2.5V出力が保証動作電圧2.5VのASICコア5等からなるブロック51、及び保証動作電圧が2.5から1.65VまでのCPUコア7a等からなるブロック53に供給される。省エネモード時、制御信号31は、レギュレータ2の出力を制御するスイッチ回路10及びレギュレータ2とブロック51とを結ぶFET9に入力される。よって、ブロック51への電源は停止され、レギュレータ2は、スイッチ回路10により出力が調整され、ブロック53のデバイスの最低動作電圧1.65を出力する。
【選択図】 図1
【解決手段】図示しない電源部から5V出力が供給され、ロジック回路4aへ、またレギュレータ1で電圧調整され、3.3V出力がRAM/ROM4bへ、更にレギュレータ2で電圧調整され、2.5V出力が保証動作電圧2.5VのASICコア5等からなるブロック51、及び保証動作電圧が2.5から1.65VまでのCPUコア7a等からなるブロック53に供給される。省エネモード時、制御信号31は、レギュレータ2の出力を制御するスイッチ回路10及びレギュレータ2とブロック51とを結ぶFET9に入力される。よって、ブロック51への電源は停止され、レギュレータ2は、スイッチ回路10により出力が調整され、ブロック53のデバイスの最低動作電圧1.65を出力する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、動作電圧が異なる電子デバイスのブロック毎に電源を供給し、省エネモードの設定により、あるブロックの電源供給を停止したとき、他のブロックの電子デバイスが動作する最低電圧の電源を供給する電源供給装置に関する。
【0002】
【従来の技術】
近年、OA機器、コンピュータ等の電気機器は環境にやさしい設計が重要視されており、特に消費エネに対する要求は強い。このため、各電気機器メーカーとも機器を使用していない待機時の電力を極力抑える工夫をした機器の開発設計に努力している。こうした努力は開発機器の価値をあげることにつながり、また企業の社会的責任を果たすものでもある。
【0003】
従来の印刷装置のプリンタコントローラ等に使用される最も単純な電源供給装置は、コントローラを構成する各電子部品毎にその部品が必要とする値(電圧)の電源を供給する。
先行技術文献ではないが、本発明の前提となる技術について説明する。
図7は、電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図であり、図面を参照して説明すると、プリンタコントローラの主要部4の各種ロジック回路4aは、5Vで駆動するため、図示しない電源調整回路で調整された5Vが供給され、RAMとROM4b、及びCPU I/OとASICI/O4cは、3.3Vで駆動するので、5Vをレギュレータ1で調整して得た3.3Vが供給される。同じようにしてASICコア5及び高速LSI6は、レギュレータ2で3.3Vを調整した2.5Vが供給され、CPUコア7及び次世代LSI8は、レギュレータ3で2.5Vを調整した1.65Vが供給される。つまり電子部品毎に部品が必要とする電圧を調整して供給していた。
【0004】
ところで、電子部品の中には、動作保証電圧の範囲が広い部品がある。またCPU等の電子部品は開発サイクルが短く、バージョンアップ等が頻繁におこなわれるため、バージョンアップ前に設計したプリント基板にも使用できるようにアッパーコンパチブル(上位互換)の仕様で設計されることが多い。そうすると動作保証電圧も、バージョンアップ前の電圧をサポートする形になり、保証の範囲が広くなる。
【0005】
例えば、新設計のCPUコア及び次世代LSIの動作保証電圧が1.65〜2.5Vの範囲であるとする。
図8は、電子部品毎に電源を供給する装置において新設計部品に電源供給する状態を示す図であり、図中、新設計のCPUコア7a及び次世代LSI8aは、動作保証電圧が1.65〜2.5Vであるため、レギュレータ2の2.5Vラインに接続されることになる。従って、レギュレータ3は不要となり、この分コストダウンが可能となる。
【0006】
前述のように省エネ策が推進される折り、このような電源供給装置において、待機時に機器に同一電源で動作する電子デバイスの1つのブロックにまとめ、ブロック毎に電源を停止したり、落したりすることが行われる。
図9は、図8の電源供給装置においてブロックを構成し、ブロック毎の電源供給を停止する回路の構成図であり、図中、ASICコア5及び高速LSI6のブロック1は、新設計のCPUコア7a及び次世代LSI8aのブロック3から切離されて電源の供給が停止されるブロックあり、FET9は、その停止の制御を行う。その動作は、省エネ制御信号によりFET9をオンオフ制御することにより、ブロック1への電源供給を停止する。
【0007】
この電源供給装置について更に検討すると、1.65V〜2.5Vで動作が保証されているCPUコア7aと次世代LSI8aのブロック3は、他の2.5Vでしか動作が保証されないデバイスのブロックと同じ電源に接続されているため、通常2.5Vで動作している。省エネ制御信号によりFET9をOFFしてASICコア5と高速LSI6のブロック1へのに電源供給を停止した場合、レギュレータ2の出力2.5Vは、CPUコア7aと次世代LSI8aのブロック3にのみ供給されることになるため、1.65Vの出力で問題なく動作する電子部品の2.5Vと1.65Vの差分だけ余計な電圧が印加されていることになる。つまり、その電圧差の分だけ消費電力を下げ得る可能性があることに始めて想到した。
【0008】
一方、既に知られた画像形成装置において省エネ化を図る発明として、画像形成装置に、出力を停止制御できるクロックと、常時出力しているクロックの2系統を設け、画像形成装置が省エネモード状態にあるときには、省エネモードから正常の作動モードに復帰するとき必要とする最小限の回路のみを常時作動させ、その他の回路は停止させることで消費電力を下げるようにしている(特許文献1参照)。
【0009】
【特許文献1】特開平10−63366号公報(段落(0016))
【0010】
しかしながら、前記最小限の回路に供給される電力自体は、省エネ対象になっていないため何らの処理も行われておらず、十分な節電が行われないという問題点があった。
【0011】
【発明が解決しようとする課題】
本発明は、このような事実に鑑みてなされたものであり、その目的は、電子部品毎にその電子部品が動作するのに必要な最低電圧で電源を供給し、余分な電源が供給されることがないようにして消費電力を節約することである。
【0012】
【課題を解決するための手段】
請求項1の発明は、所定の電圧で動作する第1の電子デバイスと前記所定電圧を最高とし所定の電圧範囲内で動作する第2の電子デバイスの各電子デバイス別に電源を供給する電源供給手段と、第1の電子デバイスへの電源供給をオフするための省エネモードを設定する手段と、第1の電子デバイスへの省エネモードの設定に基いて第1の電子デバイスへの電源供給をオフする手段と、前記省エネモードの設定により電源供給がオフすると同時に第2の電子デバイスの電圧範囲の最低電圧の電源を出力するように電源供給手段を制御する手段を備えたことを特徴とする電源供給装置である。
【0013】
請求項2の発明は、所定の電圧で動作する第1の電子デバイスと、前記所定電圧を最高電圧として所定の電圧範囲内で動作し、前記電圧範囲の最低電圧が異なる複数の第2の電子デバイスであって、第1の電子デバイスに続いて最低電圧が高い方から順番に設置された前記第2の電子デバイスとに電源を供給する手段と、第1及び第2の電子デバイスへの電源供給をそれぞれ異なる省エネモードに応じてオフするための省エネモードを切り換える手段と、前記第1及び第2の省エネモードの切り換えに応じて当該電子デバイスへの電源供給がオフすると同時に当該電子デバイスの次に設置された電子デバイスの最低電圧の電源を出力するように電源供給手段を制御する手段を備えたことを特徴とする電源供給装置である。
【0014】
請求項3の発明は、請求項1又は2記載の電源供給装置において、前記第1の電子デバイス及び第2の電子デバイスは、それぞれ単数又は複数の電子デバイスであることを特徴とする電源供給装置である。
【0015】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図1は、本発明の実施形態に係るブロック毎に電源を供給するプリンタコントローラの電源系統の構成図であり、図中、スイッチ回路10は、レギュレータ2の出力電圧を切り換え出力させるためのスイッチ回路である。なお、図9と同じ電子部品には同じ参照番号を付し、重複を避けるため説明は省略する。また、ASICコア5、高速LSI6に対し電源供給を停止する省エネ動作モードは、図示しないプリンタの操作部からユーザーが別途設けられた省エネモード設定手段により、エネ省エネモードを設定することによりサポートされるものとする。
【0016】
まず、省エネモードがサポートされていない動作時は、ASICコア5,高速LSI6のブロック1,CPUコア7a,次世代LSI8aのブロック2ともに2.5Vが供給されている。その後ブロック1の電源供給を停止する省エネモードに移行すると、図示しない制御手段から省エネ制御信号31が出力され、FET9に入力されてFET9をオフするよう制御し、ブロック1への電源供給を停止する。この時、それまで2.5Vが供給されていたラインには1.65V〜2.5Vの範囲で動作するブロック3のみが接続されていることになる。前記停止と同時に、省エネ制御信号は、スイッチ回路10にも入力する。
【0017】
ここで、レギュレータ2は、OPアンプで構成され、出力Vadj端子をもち、出力Vadj端子の状態をみて出力電圧を変更するタイプのレギュレータを使用する。そして省エネ制御信号でFET9を制御するのと同時に、スイッチ回路10で出力Vadj端子への出力を切り替えてレギュレータ2の出力電圧を変更する。本実施形態の場合、FET9を切断するとともにスイッチ回路10の出力を切り替えレギュレータ2が出力する電圧を2.5Vから1.65Vに変更するように出力Vadj端子に出力するスイッチ回路の定数を調整して実現する。
【0018】
ここで出力電圧可変タイプのレギュレータの原理とスイッチ回路の具体例について説明する。
図2は、一般的な出力電圧可変タイプのレギュレータの出力電圧設定部を示す図である。従って、レギュレータがOPアンプで構成される以外は、詳細な構成は省いてある。
図2において、レギュレータ2は、出力Vadj端子にかかる電圧と内部でOPアンプがもっているVref電圧をコンパレートして出力電圧を調節して安定させる。ここで出力Vadj端子にかける電圧を、レギュレータの出力電圧を分圧してフィードバックする形にして設定しているので、出力電圧を可変にすることができる。具体的な出力値V0の決定は、分圧抵抗R1,R2の抵抗値を次の式1の計算より求めて決める。
【0019】
V0=Vref×(R1+R2)/R1・・・・式1
【0020】
次に、このレギュレータをスイッチ回路で制御する具体例について説明する。図3は、レギュレータをスイッチ回路で制御する回路を示す図であり、前記スイッチ回路10は、トランジスタ11と抵抗3により構成する。
図3において、省エネ制御信号により、トランジスタ11をオンオフすると、分圧比が変わり出力電圧が変わる。即ち、トランジスタ11がオフのときは、出力電圧V0は前記式1で決定され、オンのときは、次の式2で決定される。
【0021】
V0=Vref×(R1+Rx)/R1・・・・式2
ただし、Rx=(R2・R3)/(R2+R3)
【0022】
なお、トランジスタ11は、スイッチングデバイスの一般例として記載したが、この部分はFET、アナログスイッチ等のスイッチングデバイスいずれかで実現してもよい。出力Vadj端子の設定は、精度が必要となってくる場合もあるので、スイッチングデバイスのON抵抗値、温度特性等を考慮して最適なデバイスをレギュレータによって選択する必要がある。
【0023】
そして、低減される電力は、次の式3で求めることができる。
削減される電力(W)={全デバイスと同時に作動しているときの電圧(V)−省エネモードによる最小動作電圧(V)}×消費電流(A)・・・・式3
【0024】
本実施形態によれば、省エネモードによる待機時に、ブロック1への電源供給が停止されとき、ブロック3の電子部品には、その部品が動作する最低の電圧1.65Vに切り換えられるので、無駄な電力の消費をなくすることができる。本実施形態の場合、CPUコア7a及び次世代LSI7bで消費する電流を1Aとすると、(2.5−1.65)×1=0.85(W)となる。実際には、省エネモードによる節電電力が電源系統によって積算されることになり全体として相当な節電効果になる。
【0025】
次に、前記保証動作電圧範囲の電子部品のブロックと異なる保証動作電圧範囲の電子部品のブロックが追加接続されるとき、追加ブロックの節電を行う場合について説明する。
図4は、異なる保証動作電圧範囲の電子部品のブロックを追加して備える電源装置のブロック図であり、図中、ブロック2は、ブロック3の電子デバイス(保証動作電圧範囲1.65〜2.5V)と異なる1.8〜2.5Vの保証動作電圧範囲のCPUコア7bからなるブロックであり、2.5Vの電源系統にFET12を介して接続される。なお、ブロック3は、CPUコア7bのみで代表的に記載してある。
ブロック2を省エネ制御するために、図示しないプリンタコントローラの制御部は、省エネ制御信号32を発信し、これをスイッチ回路10aとFET12の入力する。
【0026】
通常、省エネモードは、各種ロジック4a、RAM/ROM4b等に供給されている電圧の高い方から(この場合は5V,3.3V)電源の供給を切りはじめ、順番に2.5V、1.8Vへと電源を落としていくことが多い。つまり、省エネモード1で2.5Vの電源を切り、省エネモード2で1.8Vの電源を切り、且つ1.65Vに落す。
この動作を省エネモード1→省エネモード2に入るときの順番に従って説明すると、まず省エネモード1に入るときは、図4の制御信号31でASICコア5,高速LSI6のブロック1への供給を切断し、同時にSW回路10にも制御信号31を入力する。するとレギュレータ2の出力Vadj端子を1.8Vに調整し、1.8Vを出力する。この状態ではブロック2及びブロック3は1.8Vで動作していることになる。
次にその状態から省エネモード2に入ると、省エネ制御信号32が発信され、FET12に入力されるので、ブロック2への電源供給を停止し、同時にスイッチ回路10にも省エネ制御信号32が入力されるので、レギュレータ2は出力Vadj端子を1.65V用の電位に調整し、1.65Vを出力する。こうして順次電圧を下げて各省エネ動作モードにおける最適な値で動作することとなる。
【0027】
図5は、レギュレータによる電圧切り換え回路を示す図であり、図中、図3で示したSW回路10に更にスイッチングトランジスタ13と抵抗R4を追加し、抵抗R1、R2,R4によって決まる分圧比を省エネ制御信号2により制御することで電圧切り換えを実現する。
【0028】
また本実施形態によれば、2.5V,1.8V,1.65Vとそれぞれ異なる保証動作電圧の電子部品のブロック1,2,3が、非省エネモード時、2.5Vで動作中、最初の省エネモード1でブロック1を停止すると共に供給電源電圧を1.8Vに切り換える。また、次の第2省エネモードで、ブロック2を停止すると共に供給電源電圧を1.65Vに切り換え、ブロック3へ供給するので、高い保証動作電圧から低い電圧のブロックへと供給が停止されると共に、停止されないブロックには当該ブロックの最低電圧が供給され、高い節電効果を得ることができる。
【0029】
次に、別の省エネモード、例えばブロック1及びブロック3には電源を供給し、ブロック2には供給しないモード(省エネモード3)について説明する。
この場合、ブロック1のデバイスは2.5Vで動作するため、レギュレータ2は、2.5Vを出力する必要がある。しかし、図4、図5のままの回路では、ブロック2への供給を切断しようと制御信号2を操作した時点で、図5のトランジスタ13がONされ回路上レギュレータ2の出力は、2.5V以下になってしまう。
そこで図6のレギュレータによる電圧切り換え回路にゲートを用意する。
図6において、トランジスタ13の入力にアンドゲート回路14を設け、制御信号1がアクティブで且つ、制御信号2がアクティブのときのみトランジスタ13にアクティブな信号を伝達することができるようになる。従って、2.5Vを制御する制御信号1をアクティブにしない限り、レギュレータ2の出力は2.5V以下にできない回路になり、省エネモード3に対応することができる。
【0030】
前記制御信号1がアクティブでない限り制御信号2はアクティブにしないようにする制御は、前記ゲート回路を設ける代わりにソフトで対処することができる。
【0031】
【発明の効果】
請求項1,3に対応する効果: 省エネモードの設定により所定の電子デバイスの電源供給が停止されると共に、残りの他の電子デバイスはその作動電圧の最低電圧で給電されるので、待機時の電力消費を低減させ節電を図ることができる。
請求項2に対応する効果: 省エネレベルの設定に合わせて、最低動作電圧の電子デバイス毎に電源供給が停止されると共に、残りの他の電子デバイスはその作動電圧の最低電圧で給電されるので、きめ細かく待機時の電力消費を低減させ節電を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図である。
【図2】一般的な出力電圧可変タイプのレギュレータの出力電圧設定部を示す図である。
【図3】レギュレータをスイッチ回路で制御する回路を示す図である。
【図4】異なる保証動作電圧範囲の電子部品のブロックを追加して備える電源装置のブロック図である。
【図5】レギュレータによる電圧切り換え回路を示す図である。
【図6】ゲート回路を備えたレギュレータによる電圧切り換え回路を示す図である。
【図7】従来の電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図である。
【図8】従来の電子部品毎に電源を供給する装置において新設計部品に電源供給する状態を示す図である。
【図9】図8の電源供給装置において一部ブロックの電源供給を停止する回路の構成図である。
【符号の説明】
1…レギュレータ 4…主要回路部
9…FET 10…スイッチング回路
11…スイッチングトランジスタ 31…制御信号
51…電子デバイスのブロック
【発明の属する技術分野】
本発明は、動作電圧が異なる電子デバイスのブロック毎に電源を供給し、省エネモードの設定により、あるブロックの電源供給を停止したとき、他のブロックの電子デバイスが動作する最低電圧の電源を供給する電源供給装置に関する。
【0002】
【従来の技術】
近年、OA機器、コンピュータ等の電気機器は環境にやさしい設計が重要視されており、特に消費エネに対する要求は強い。このため、各電気機器メーカーとも機器を使用していない待機時の電力を極力抑える工夫をした機器の開発設計に努力している。こうした努力は開発機器の価値をあげることにつながり、また企業の社会的責任を果たすものでもある。
【0003】
従来の印刷装置のプリンタコントローラ等に使用される最も単純な電源供給装置は、コントローラを構成する各電子部品毎にその部品が必要とする値(電圧)の電源を供給する。
先行技術文献ではないが、本発明の前提となる技術について説明する。
図7は、電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図であり、図面を参照して説明すると、プリンタコントローラの主要部4の各種ロジック回路4aは、5Vで駆動するため、図示しない電源調整回路で調整された5Vが供給され、RAMとROM4b、及びCPU I/OとASICI/O4cは、3.3Vで駆動するので、5Vをレギュレータ1で調整して得た3.3Vが供給される。同じようにしてASICコア5及び高速LSI6は、レギュレータ2で3.3Vを調整した2.5Vが供給され、CPUコア7及び次世代LSI8は、レギュレータ3で2.5Vを調整した1.65Vが供給される。つまり電子部品毎に部品が必要とする電圧を調整して供給していた。
【0004】
ところで、電子部品の中には、動作保証電圧の範囲が広い部品がある。またCPU等の電子部品は開発サイクルが短く、バージョンアップ等が頻繁におこなわれるため、バージョンアップ前に設計したプリント基板にも使用できるようにアッパーコンパチブル(上位互換)の仕様で設計されることが多い。そうすると動作保証電圧も、バージョンアップ前の電圧をサポートする形になり、保証の範囲が広くなる。
【0005】
例えば、新設計のCPUコア及び次世代LSIの動作保証電圧が1.65〜2.5Vの範囲であるとする。
図8は、電子部品毎に電源を供給する装置において新設計部品に電源供給する状態を示す図であり、図中、新設計のCPUコア7a及び次世代LSI8aは、動作保証電圧が1.65〜2.5Vであるため、レギュレータ2の2.5Vラインに接続されることになる。従って、レギュレータ3は不要となり、この分コストダウンが可能となる。
【0006】
前述のように省エネ策が推進される折り、このような電源供給装置において、待機時に機器に同一電源で動作する電子デバイスの1つのブロックにまとめ、ブロック毎に電源を停止したり、落したりすることが行われる。
図9は、図8の電源供給装置においてブロックを構成し、ブロック毎の電源供給を停止する回路の構成図であり、図中、ASICコア5及び高速LSI6のブロック1は、新設計のCPUコア7a及び次世代LSI8aのブロック3から切離されて電源の供給が停止されるブロックあり、FET9は、その停止の制御を行う。その動作は、省エネ制御信号によりFET9をオンオフ制御することにより、ブロック1への電源供給を停止する。
【0007】
この電源供給装置について更に検討すると、1.65V〜2.5Vで動作が保証されているCPUコア7aと次世代LSI8aのブロック3は、他の2.5Vでしか動作が保証されないデバイスのブロックと同じ電源に接続されているため、通常2.5Vで動作している。省エネ制御信号によりFET9をOFFしてASICコア5と高速LSI6のブロック1へのに電源供給を停止した場合、レギュレータ2の出力2.5Vは、CPUコア7aと次世代LSI8aのブロック3にのみ供給されることになるため、1.65Vの出力で問題なく動作する電子部品の2.5Vと1.65Vの差分だけ余計な電圧が印加されていることになる。つまり、その電圧差の分だけ消費電力を下げ得る可能性があることに始めて想到した。
【0008】
一方、既に知られた画像形成装置において省エネ化を図る発明として、画像形成装置に、出力を停止制御できるクロックと、常時出力しているクロックの2系統を設け、画像形成装置が省エネモード状態にあるときには、省エネモードから正常の作動モードに復帰するとき必要とする最小限の回路のみを常時作動させ、その他の回路は停止させることで消費電力を下げるようにしている(特許文献1参照)。
【0009】
【特許文献1】特開平10−63366号公報(段落(0016))
【0010】
しかしながら、前記最小限の回路に供給される電力自体は、省エネ対象になっていないため何らの処理も行われておらず、十分な節電が行われないという問題点があった。
【0011】
【発明が解決しようとする課題】
本発明は、このような事実に鑑みてなされたものであり、その目的は、電子部品毎にその電子部品が動作するのに必要な最低電圧で電源を供給し、余分な電源が供給されることがないようにして消費電力を節約することである。
【0012】
【課題を解決するための手段】
請求項1の発明は、所定の電圧で動作する第1の電子デバイスと前記所定電圧を最高とし所定の電圧範囲内で動作する第2の電子デバイスの各電子デバイス別に電源を供給する電源供給手段と、第1の電子デバイスへの電源供給をオフするための省エネモードを設定する手段と、第1の電子デバイスへの省エネモードの設定に基いて第1の電子デバイスへの電源供給をオフする手段と、前記省エネモードの設定により電源供給がオフすると同時に第2の電子デバイスの電圧範囲の最低電圧の電源を出力するように電源供給手段を制御する手段を備えたことを特徴とする電源供給装置である。
【0013】
請求項2の発明は、所定の電圧で動作する第1の電子デバイスと、前記所定電圧を最高電圧として所定の電圧範囲内で動作し、前記電圧範囲の最低電圧が異なる複数の第2の電子デバイスであって、第1の電子デバイスに続いて最低電圧が高い方から順番に設置された前記第2の電子デバイスとに電源を供給する手段と、第1及び第2の電子デバイスへの電源供給をそれぞれ異なる省エネモードに応じてオフするための省エネモードを切り換える手段と、前記第1及び第2の省エネモードの切り換えに応じて当該電子デバイスへの電源供給がオフすると同時に当該電子デバイスの次に設置された電子デバイスの最低電圧の電源を出力するように電源供給手段を制御する手段を備えたことを特徴とする電源供給装置である。
【0014】
請求項3の発明は、請求項1又は2記載の電源供給装置において、前記第1の電子デバイス及び第2の電子デバイスは、それぞれ単数又は複数の電子デバイスであることを特徴とする電源供給装置である。
【0015】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
図1は、本発明の実施形態に係るブロック毎に電源を供給するプリンタコントローラの電源系統の構成図であり、図中、スイッチ回路10は、レギュレータ2の出力電圧を切り換え出力させるためのスイッチ回路である。なお、図9と同じ電子部品には同じ参照番号を付し、重複を避けるため説明は省略する。また、ASICコア5、高速LSI6に対し電源供給を停止する省エネ動作モードは、図示しないプリンタの操作部からユーザーが別途設けられた省エネモード設定手段により、エネ省エネモードを設定することによりサポートされるものとする。
【0016】
まず、省エネモードがサポートされていない動作時は、ASICコア5,高速LSI6のブロック1,CPUコア7a,次世代LSI8aのブロック2ともに2.5Vが供給されている。その後ブロック1の電源供給を停止する省エネモードに移行すると、図示しない制御手段から省エネ制御信号31が出力され、FET9に入力されてFET9をオフするよう制御し、ブロック1への電源供給を停止する。この時、それまで2.5Vが供給されていたラインには1.65V〜2.5Vの範囲で動作するブロック3のみが接続されていることになる。前記停止と同時に、省エネ制御信号は、スイッチ回路10にも入力する。
【0017】
ここで、レギュレータ2は、OPアンプで構成され、出力Vadj端子をもち、出力Vadj端子の状態をみて出力電圧を変更するタイプのレギュレータを使用する。そして省エネ制御信号でFET9を制御するのと同時に、スイッチ回路10で出力Vadj端子への出力を切り替えてレギュレータ2の出力電圧を変更する。本実施形態の場合、FET9を切断するとともにスイッチ回路10の出力を切り替えレギュレータ2が出力する電圧を2.5Vから1.65Vに変更するように出力Vadj端子に出力するスイッチ回路の定数を調整して実現する。
【0018】
ここで出力電圧可変タイプのレギュレータの原理とスイッチ回路の具体例について説明する。
図2は、一般的な出力電圧可変タイプのレギュレータの出力電圧設定部を示す図である。従って、レギュレータがOPアンプで構成される以外は、詳細な構成は省いてある。
図2において、レギュレータ2は、出力Vadj端子にかかる電圧と内部でOPアンプがもっているVref電圧をコンパレートして出力電圧を調節して安定させる。ここで出力Vadj端子にかける電圧を、レギュレータの出力電圧を分圧してフィードバックする形にして設定しているので、出力電圧を可変にすることができる。具体的な出力値V0の決定は、分圧抵抗R1,R2の抵抗値を次の式1の計算より求めて決める。
【0019】
V0=Vref×(R1+R2)/R1・・・・式1
【0020】
次に、このレギュレータをスイッチ回路で制御する具体例について説明する。図3は、レギュレータをスイッチ回路で制御する回路を示す図であり、前記スイッチ回路10は、トランジスタ11と抵抗3により構成する。
図3において、省エネ制御信号により、トランジスタ11をオンオフすると、分圧比が変わり出力電圧が変わる。即ち、トランジスタ11がオフのときは、出力電圧V0は前記式1で決定され、オンのときは、次の式2で決定される。
【0021】
V0=Vref×(R1+Rx)/R1・・・・式2
ただし、Rx=(R2・R3)/(R2+R3)
【0022】
なお、トランジスタ11は、スイッチングデバイスの一般例として記載したが、この部分はFET、アナログスイッチ等のスイッチングデバイスいずれかで実現してもよい。出力Vadj端子の設定は、精度が必要となってくる場合もあるので、スイッチングデバイスのON抵抗値、温度特性等を考慮して最適なデバイスをレギュレータによって選択する必要がある。
【0023】
そして、低減される電力は、次の式3で求めることができる。
削減される電力(W)={全デバイスと同時に作動しているときの電圧(V)−省エネモードによる最小動作電圧(V)}×消費電流(A)・・・・式3
【0024】
本実施形態によれば、省エネモードによる待機時に、ブロック1への電源供給が停止されとき、ブロック3の電子部品には、その部品が動作する最低の電圧1.65Vに切り換えられるので、無駄な電力の消費をなくすることができる。本実施形態の場合、CPUコア7a及び次世代LSI7bで消費する電流を1Aとすると、(2.5−1.65)×1=0.85(W)となる。実際には、省エネモードによる節電電力が電源系統によって積算されることになり全体として相当な節電効果になる。
【0025】
次に、前記保証動作電圧範囲の電子部品のブロックと異なる保証動作電圧範囲の電子部品のブロックが追加接続されるとき、追加ブロックの節電を行う場合について説明する。
図4は、異なる保証動作電圧範囲の電子部品のブロックを追加して備える電源装置のブロック図であり、図中、ブロック2は、ブロック3の電子デバイス(保証動作電圧範囲1.65〜2.5V)と異なる1.8〜2.5Vの保証動作電圧範囲のCPUコア7bからなるブロックであり、2.5Vの電源系統にFET12を介して接続される。なお、ブロック3は、CPUコア7bのみで代表的に記載してある。
ブロック2を省エネ制御するために、図示しないプリンタコントローラの制御部は、省エネ制御信号32を発信し、これをスイッチ回路10aとFET12の入力する。
【0026】
通常、省エネモードは、各種ロジック4a、RAM/ROM4b等に供給されている電圧の高い方から(この場合は5V,3.3V)電源の供給を切りはじめ、順番に2.5V、1.8Vへと電源を落としていくことが多い。つまり、省エネモード1で2.5Vの電源を切り、省エネモード2で1.8Vの電源を切り、且つ1.65Vに落す。
この動作を省エネモード1→省エネモード2に入るときの順番に従って説明すると、まず省エネモード1に入るときは、図4の制御信号31でASICコア5,高速LSI6のブロック1への供給を切断し、同時にSW回路10にも制御信号31を入力する。するとレギュレータ2の出力Vadj端子を1.8Vに調整し、1.8Vを出力する。この状態ではブロック2及びブロック3は1.8Vで動作していることになる。
次にその状態から省エネモード2に入ると、省エネ制御信号32が発信され、FET12に入力されるので、ブロック2への電源供給を停止し、同時にスイッチ回路10にも省エネ制御信号32が入力されるので、レギュレータ2は出力Vadj端子を1.65V用の電位に調整し、1.65Vを出力する。こうして順次電圧を下げて各省エネ動作モードにおける最適な値で動作することとなる。
【0027】
図5は、レギュレータによる電圧切り換え回路を示す図であり、図中、図3で示したSW回路10に更にスイッチングトランジスタ13と抵抗R4を追加し、抵抗R1、R2,R4によって決まる分圧比を省エネ制御信号2により制御することで電圧切り換えを実現する。
【0028】
また本実施形態によれば、2.5V,1.8V,1.65Vとそれぞれ異なる保証動作電圧の電子部品のブロック1,2,3が、非省エネモード時、2.5Vで動作中、最初の省エネモード1でブロック1を停止すると共に供給電源電圧を1.8Vに切り換える。また、次の第2省エネモードで、ブロック2を停止すると共に供給電源電圧を1.65Vに切り換え、ブロック3へ供給するので、高い保証動作電圧から低い電圧のブロックへと供給が停止されると共に、停止されないブロックには当該ブロックの最低電圧が供給され、高い節電効果を得ることができる。
【0029】
次に、別の省エネモード、例えばブロック1及びブロック3には電源を供給し、ブロック2には供給しないモード(省エネモード3)について説明する。
この場合、ブロック1のデバイスは2.5Vで動作するため、レギュレータ2は、2.5Vを出力する必要がある。しかし、図4、図5のままの回路では、ブロック2への供給を切断しようと制御信号2を操作した時点で、図5のトランジスタ13がONされ回路上レギュレータ2の出力は、2.5V以下になってしまう。
そこで図6のレギュレータによる電圧切り換え回路にゲートを用意する。
図6において、トランジスタ13の入力にアンドゲート回路14を設け、制御信号1がアクティブで且つ、制御信号2がアクティブのときのみトランジスタ13にアクティブな信号を伝達することができるようになる。従って、2.5Vを制御する制御信号1をアクティブにしない限り、レギュレータ2の出力は2.5V以下にできない回路になり、省エネモード3に対応することができる。
【0030】
前記制御信号1がアクティブでない限り制御信号2はアクティブにしないようにする制御は、前記ゲート回路を設ける代わりにソフトで対処することができる。
【0031】
【発明の効果】
請求項1,3に対応する効果: 省エネモードの設定により所定の電子デバイスの電源供給が停止されると共に、残りの他の電子デバイスはその作動電圧の最低電圧で給電されるので、待機時の電力消費を低減させ節電を図ることができる。
請求項2に対応する効果: 省エネレベルの設定に合わせて、最低動作電圧の電子デバイス毎に電源供給が停止されると共に、残りの他の電子デバイスはその作動電圧の最低電圧で給電されるので、きめ細かく待機時の電力消費を低減させ節電を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図である。
【図2】一般的な出力電圧可変タイプのレギュレータの出力電圧設定部を示す図である。
【図3】レギュレータをスイッチ回路で制御する回路を示す図である。
【図4】異なる保証動作電圧範囲の電子部品のブロックを追加して備える電源装置のブロック図である。
【図5】レギュレータによる電圧切り換え回路を示す図である。
【図6】ゲート回路を備えたレギュレータによる電圧切り換え回路を示す図である。
【図7】従来の電子部品毎に電源を供給するプリンタコントローラの電源系統の構成図である。
【図8】従来の電子部品毎に電源を供給する装置において新設計部品に電源供給する状態を示す図である。
【図9】図8の電源供給装置において一部ブロックの電源供給を停止する回路の構成図である。
【符号の説明】
1…レギュレータ 4…主要回路部
9…FET 10…スイッチング回路
11…スイッチングトランジスタ 31…制御信号
51…電子デバイスのブロック
Claims (3)
- 所定の電圧で動作する第1の電子デバイスと前記所定電圧を最高とし所定の電圧範囲内で動作する第2の電子デバイスの各電子デバイス別に電源を供給する電源供給手段と、
第1の電子デバイスへの電源供給をオフするための省エネモードを設定する手段と、
第1の電子デバイスへの省エネモードの設定に基いて第1の電子デバイスへの電源供給をオフする手段と、
前記省エネモードの設定により電源供給がオフすると同時に第2の電子デバイスの電圧範囲の最低電圧の電源を出力するように電源供給手段を制御する手段
を備えたことを特徴とする電源供給装置。 - 所定の電圧で動作する第1の電子デバイスと、前記所定電圧を最高電圧として所定の電圧範囲内で動作し、前記電圧範囲の最低電圧が異なる複数の第2の電子デバイスであって、第1の電子デバイスに続いて最低電圧が高い方から順番に設置された前記第2の電子デバイスとに電源を供給する手段と、第1及び第2の電子デバイスへの電源供給をそれぞれ異なる省エネモードに応じてオフするための省エネモードを切り換える手段と、
前記第1及び第2の省エネモードの切り換えに応じて当該電子デバイスへの電源供給がオフすると同時に当該電子デバイスの次に設置された電子デバイスの最低電圧の電源を出力するように電源供給手段を制御する手段
を備えたことを特徴とする電源供給装置。 - 請求項1又は2記載の電源供給装置において、
前記第1の電子デバイス及び第2の電子デバイスは、それぞれ単数又は複数の電子デバイスであることを特徴とする電源供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276731A JP2004114319A (ja) | 2002-09-24 | 2002-09-24 | 電源供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276731A JP2004114319A (ja) | 2002-09-24 | 2002-09-24 | 電源供給装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004114319A true JP2004114319A (ja) | 2004-04-15 |
Family
ID=32272531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002276731A Pending JP2004114319A (ja) | 2002-09-24 | 2002-09-24 | 電源供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004114319A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198044A (ja) * | 2010-03-19 | 2011-10-06 | Denso Corp | 電子制御装置 |
JP2011210264A (ja) * | 2010-03-29 | 2011-10-20 | Intel Corp | S0ix状態中にシステムのVR出力調整を通じてシステムのアイドル電力を低減する方法 |
JP2012027900A (ja) * | 2010-06-25 | 2012-02-09 | Intel Corp | オンダイ電圧スケーリングのための分散型給電スキーム |
JP2012116044A (ja) * | 2010-11-30 | 2012-06-21 | Ricoh Co Ltd | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP2013078187A (ja) * | 2011-09-30 | 2013-04-25 | Kyocera Document Solutions Inc | 電子機器 |
JP2014035664A (ja) * | 2012-08-09 | 2014-02-24 | Azbil Corp | 制御装置および制御方法 |
JP2020075440A (ja) * | 2018-11-09 | 2020-05-21 | 株式会社リコー | 電源制御装置、画像形成装置、方法およびプログラム |
-
2002
- 2002-09-24 JP JP2002276731A patent/JP2004114319A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198044A (ja) * | 2010-03-19 | 2011-10-06 | Denso Corp | 電子制御装置 |
JP2011210264A (ja) * | 2010-03-29 | 2011-10-20 | Intel Corp | S0ix状態中にシステムのVR出力調整を通じてシステムのアイドル電力を低減する方法 |
US8810065B2 (en) | 2010-03-29 | 2014-08-19 | Intel Corporation | Method to reduce system idle power through system VR output adjustments during Soix states |
JP2012027900A (ja) * | 2010-06-25 | 2012-02-09 | Intel Corp | オンダイ電圧スケーリングのための分散型給電スキーム |
US9263885B2 (en) | 2010-06-25 | 2016-02-16 | Intel Corporation | Distributed power delivery scheme for on-die voltage scaling |
US10114399B2 (en) | 2010-06-25 | 2018-10-30 | Intel Corporation | Distributed power delivery scheme for on-die voltage scaling |
JP2012116044A (ja) * | 2010-11-30 | 2012-06-21 | Ricoh Co Ltd | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP2013078187A (ja) * | 2011-09-30 | 2013-04-25 | Kyocera Document Solutions Inc | 電子機器 |
JP2014035664A (ja) * | 2012-08-09 | 2014-02-24 | Azbil Corp | 制御装置および制御方法 |
JP2020075440A (ja) * | 2018-11-09 | 2020-05-21 | 株式会社リコー | 電源制御装置、画像形成装置、方法およびプログラム |
JP7139899B2 (ja) | 2018-11-09 | 2022-09-21 | 株式会社リコー | 電源制御装置、画像形成装置、方法およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9690366B2 (en) | Saving power when in or transitioning to a static mode of a processor by using feedback-configured voltage regulator | |
KR101420559B1 (ko) | 다이 상의 전압 스케일링을 위한 분산된 전력 전달 체계 | |
JP4889398B2 (ja) | 定電圧電源回路 | |
US7917775B2 (en) | Power supply system | |
JPH08111934A (ja) | 電源装置 | |
US20020194516A1 (en) | Apparatus for setting output power levels of integrated PWM controller | |
JP2004114319A (ja) | 電源供給装置 | |
JP4705088B2 (ja) | 電源供給装置及び電源供給方法 | |
KR100672989B1 (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
US7405545B2 (en) | Voltage-regulator and power supply having current sharing circuit | |
JP2008294208A (ja) | 半導体集積回路 | |
JP2008083850A (ja) | レギュレータ回路 | |
JP2004047810A (ja) | 半導体集積回路 | |
US7421593B2 (en) | Parallel-connected voltage regulators for supplying power to integrated circuit so that second regulator minimizes current output from first regulator | |
JP2004180472A (ja) | 電源切替回路 | |
US6523129B1 (en) | Method of preventing computer malfunction during a change of power consumption states via dynamic adjustment of core voltage | |
JP2005050055A (ja) | 電源供給装置 | |
JP2003284241A (ja) | 低消費電流回路および該低消費電流回路を備えたボルテージレギュレータならびにdc−dcコンバータ | |
JP2010066936A (ja) | 電子装置 | |
JP2004201386A (ja) | 電源装置及び電子機器 | |
KR100572307B1 (ko) | 전원 관리 기능을 구비한 컴퓨터 시스템 | |
JP2008086123A (ja) | 電源接続システム | |
JP2006048306A (ja) | コンピュータ周辺機器用電流制御回路および該電流制御回路を備えたコンピュータ周辺機器 | |
JP2004157654A (ja) | 電源供給装置 | |
KR20050000233A (ko) | 컴퓨터의 절전시스템 및 절전방법 |