JP2004186469A - Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same - Google Patents
Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same Download PDFInfo
- Publication number
- JP2004186469A JP2004186469A JP2002352227A JP2002352227A JP2004186469A JP 2004186469 A JP2004186469 A JP 2004186469A JP 2002352227 A JP2002352227 A JP 2002352227A JP 2002352227 A JP2002352227 A JP 2002352227A JP 2004186469 A JP2004186469 A JP 2004186469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- base material
- transport
- substrate
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プラスチックなどの有機物質、シリコン、シリコンカーバイド、シリコンゲルマニウム、あるいはガリウム砒素に代表される半導体を用いた半導体装置、例えば半導体集積回路、マイクロマシン、光集積回路を連続的に作製する半導体素子の製造装置と製造方法に関する。
【0002】
【従来の技術】
通常の半導体素子は、半導体、例えばシリコン基板を母材として、その表面に半導体回路を形成するのが一般的である。シリコンは、自然界に酸素の次に多く存在するために原材料費が安く、しかも高純度な基板を製造する技術が発達している。また、シリコンは、その酸化物である二酸化シリコンが絶縁性を示すために、半導体と絶縁物とを使用して半導体集積回路を作製する場合に、非常に利便性のある材料である。以上から、原材料としてシリコンからなる円板状基板を使用するのが一般的になっている。
【0003】
半導体集積回路は、この円板状基板を搬送、固定して、成膜、リソグラフィ、エッチング、洗浄、イオン拡散、熱処理等の各種処理を行う半導体製造装置を用いて、これらの各種処理を必要な回数だけ繰り返して形成される。
また、半導体集積回路の製造は、キルビーによって開発されたプレーナー技術を用いて行われ、半導体素子を集積して形成し、また、複数の半導体素子を一括作製することにより、各々の半導体素子の高信頼性、単位時間あたりの処理チップ数を増加させ、チップ単価が安価となるように行われてきた。
【0004】
また、パターンを微細化することにより半導体素子の集積度を向上させ、さらに、チップ面積を小さくすることにより基板毎に形成できるチップ数を増加させることにより、基板毎のチップ収率を向上させ、チップ単価を低減させてきた。例えば、エッチング工程では、ウエハごとに一括処理できるため、ウエハ1枚に形成されるチップ数が多いほど、単位時間あたりに得られるチップ収率が高くなるため、チップ単価を低減させることができる。
【0005】
また、チップ単価を低減させるための他のアプローチとして、基板1枚あたりに形成されるチップ数を増加させるために、大口径基板を使用する方向で技術が開発されてきた。この大口径基板を用いた場合、洗浄、成膜、熱処理工程などでは、複数枚のウエハを同時に処理できるため、ウエハの口径が大きくなっても比較的容易に処理ができる。よって、ウエハを大口径化することにより一度に処理できるチップ数を増加させることができるので、チップ単価をさらに低減させることができる。
【0006】
また、円板状の大口径シリコン基板を使用して、半導体集積回路を作製する際には、個別の工程ごとに独立した半導体製造装置を使用している。各装置において処理が終了すると、処理された試料は容器に収められたり、小型真空容器の中に収められたりして、試料が各装置間を移動する。この際に、試料は一旦大気にさらされる。この移動時間は余分な時間である。従来は、基板を大口径化して、1枚の基板上に形成できる半導体チップ数を多くすることにより、単位チップあたりの搬送などの不要時間を減らし、チップあたりの移動時間を短縮化してきた。
上述したように、パターンの微細化による高集積化および基板の大口径化のいずれの方法においても、複数の半導体素子を一括処理することを特徴とするプレーナー技術を最大限に利用して高機能な半導体集積回路を安価に生産している。
【0007】
【特許文献1】
特開平8−162432号公報
【0008】
【発明が解決しようとする課題】
しかし、従来の半導体製造装置には、次のような問題があった。
従来からの円板状基板を使用して、半導体装置を製造するための半導体製造装置では、基板の大口径化により、この基板を載置するステージの面積が増大する。その結果、製造装置自体を大型化させる必要がある。また、製造装置自体の大型化だけではなく、各種処理を行う反応室や、この反応室に基板を搬送するために必要となる空間も広くとる必要がある。
【0009】
さらに、この反応室を真空にするための真空ポンプも大型のものが必要となる。さらに、大口径化した半導体基板の表面を均一に処理するために必要な技術を研究開発する必要があり、この研究開発費が半導体製造装置の価格に反映され、その結果半導体製造装置の価格が高くなる。特に微細加工のために利用されるプラズマを使う製造装置などは基板の大口径化により、処理の均一性を達成するだけでなく、その最良となる処理状態を維持することが非常に難しくなっている。半導体装置の開発費は、半導体装置の価格の上昇をもたらし、半導体集積回路の製造ラインを新設する際の設備投資額の増大をもたらす。最終的にはそれらの費用がチップ単価に上乗せされることにより、チップ価格が高くなる。
【0010】
また、大口径基板を用いた場合、洗浄装置、熱処理装置など、大口径化が比較的容易である装置の場合には問題ないが、プラズマを使用したエッチング装置あるいは成膜装置などでは、大口径プラズマの生成とその均一性を制御することが非常に難しくなっている。
またパターン形成工程である、リソグラフィ工程では、1チップあるいは数チップ(例えば、2チップあるいは4チップなど、1チップの大きさに依存する)の一括露光が限界である。
【0011】
さらに、最先端のデバイスを作製する時には、1チップをスキャン露光する必要性も生じており、大きな試料を載置するステージを必要とし、このステージ上の位置を変化させながら大きな試料の全表面にパターンを形成するので、非常に大きな可動範囲を有するステージに非常に高い精度が要求されるといった、技術的に難しい問題が生じている。
【0012】
そこで、本発明は、前述した従来技術の問題点や課題を解決するためになされたものであり、その目的は、これまでに開発した装置を最大限に利用して、高精度に半導体集積回路を作製するための半導体製造装置並びに半導体製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記の目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体層を有する連続的に形成された基材を半導体製造装置のステージの載置面に保持し、所定の処理を行う半導体装置の製造方法であって、複数の半導体製造装置のステージの載置面に、基材を順次搬送し、所定の処理を行うようにした方法である。
この方法において、基材は、帯状であるのが望ましい。
また、巻き取りできるようにしてもよい。
【0014】
また、本発明にかかる基材は、帯状の基材と、この基材上に形成された半導体層とを有するようにしたものである。
さらに、半導体層は、無機半導体あるいは有機半導体からなるようにしたものである。
さらに、帯状連続基材の所定の領域に、少なくとも搬送に使用する穴および位置を検出するためのマーク構造を形成したものである。
帯状連続基材の所定の領域に形成されたマークの位置に基づいて、搬送位置の補正を行う。この帯状連続基材を用いて、少なくとも1辺の長さが20mm以下の半導体素子を形成するには、短辺の長さが30mm程度であるのが望ましい。
【0015】
また、本発明にかかる半導体製造装置は、半導体層を有する連続的に形成された基材に各種処理を行う処理室と、この処理室内に備えられ、基材を保持させるステージと、基材をステージに搬送する搬送機構と、この搬送機構の搬送速度を制御する搬送制御装置とを備え、搬送機構は、基材の搬送方向に対して、ステージの前後に配置されているようにしたものである。
さらに、基材は、帯状であるようにしてもよい。
基材の形状を、ある幅を持ち、長さ方向には非常に長い帯状の形状とし、この基材を連続的に搬送・処理することにより、装置間の移動時間などの不要な時間を削減して半導体チップの製造時間を短縮する。
【0016】
さらに、処理室を排気する差動排気装置を備えるようにしてもよい。
真空を必要とする処理装置の試料搬入口および試料搬出口に配置し、処理に必要な真空度を実現する。
さらに、処理時間に応じて、ステージを備えた処理室を直列に複数備えるようにしてもよい。
このようにすることにより、同時に処理する数を多くし、処理装置間での処理速度の違いを吸収する。
【0017】
さらに、本発明にかかる搬送速度調節装置は、連続的に形成された基材を搬送する搬送機構と、この搬送機構の搬送速度を制御する搬送制御装置とを備え、搬送機構は、所定の間隔を設けて配置されているようにしたものである。
このようにすることにより、二対の搬送機構間で、基材を所定の長さ弛ませ、処理装置間での処理速度の違いを吸収し、各処理装置での処理を連続して行う。
【0018】
また、本発明にかかる半導体装置の製造システムは、半導体層を有する連続的に形成された基材に各種処理を行う処理室と、この処理室内に備えられ、基材を保持させるステージと、基材の搬送方向に対して、ステージの前後に配置され、基材をステージに搬送する搬送機構と、この搬送機構の搬送速度を制御する搬送制御装置とを備えた半導体製造装置と、所定の間隔を設けて配置され、基材を搬送する搬送機構と、この搬送機構の搬送速度を制御する搬送制御装置とを備えた搬送速度調節装置とを備え、基材は、半導体製造装置および搬送速度調節装置を連続的に移動し、各種処理が行われるようにしたものである。
【0019】
さらに、半導体装置は、レジスト塗布装置、露光装置、現像装置、熱処理装置、インクジェット噴射装置、モールド装置であるようにしたものである。
このようにすることにより、半導体製造方法において、成膜、洗浄、熱処理、リソグラフィ、エッチング、イオン打ち込み等の複数の半導体処理プロセスを連続して一貫して行う。
ここで、レジスト塗布装置は、X線、電子線、イオン線あるいは紫外線に対して感度を有する感光剤の塗布を行う。また、露光装置は、X線、電子線、イオン線、あるいは紫外線を用いてパターンの焼き付けを行う。熱処理装置は、レジスト塗布装置によるレジスト塗布後および露光装置によるパターンの焼き付け後において、基材の熱処理を行う。また現像装置では、露光された感光剤の現像・リンスが行われる。また、インクジェット噴射装置を用いて、基材上の任意位置にレジストを付着させ、また有機半導体を付着させることにより半導体素子を形成するようにしてもよい。さらに、基材を乾燥させる装置を設けるようにしてもよい。
【0020】
さらに、モールド装置は、基材上に積層された膜のうち、表面層のガラス転移温度以上に加熱し、予め所望のパターンが形成されたモールドを使用して、このモールドと基材を対向させてモールドを基材の所定の位置に押し付けることにより、モールドに形成されたパターンを表面層の材料に転写してパターン形成するようにしたものである。
【0021】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、繰り返しの説明は省略する。
【0022】
本発明の実施の形態で用いる半導体素子を形成する基材は、図1に示すように、一般的に使われている円板状ウエハではなく、所定の厚さ、幅、および長さを有する帯状の連続的に形成された基材である(以下、帯状連続基材1と呼ぶ)。この帯状連続基材1において、厚さは、形成する半導体集積回路の特性と、この半導体集積回路の各製造工程における製造条件に強く依存する。また、巻き取られた場合に、応力等により形成された半導体素子が破壊されない強度を確保できる必要がある。また、各工程における半導体製造装置での処理温度にも依存する。
【0023】
また、図2に示すように、作製する半導体集積回路を形成する素子形成領域4と、帯状連続基材1を保持・搬送する場合に各装置の機構系が接触する搬送領域2と、帯状連続基材1の位置を正確に読み取り重ね合わせ精度を向上させるためのマークを形成するマーク形成領域3などを形成することができる幅が必要である。
例えば、切り出し用の領域を含めて20mm幅の半導体素子を作製する場合、帯状連続基材1の幅は30mm程度であれば充分であると考えられる。また、この場合に、300mmの円板状ウエハを用いて形成する場合には150チップ程度作製されるため、帯状連続基材1を使用する場合には3000mmすなわち3mの長さの連続帯状基材1を用いると、300mmウエハを使用した場合と同数程度のチップを作製することができる。
【0024】
さらに、3mよりも長い基材を用いた場合には、その長さに応じて帯状連続基材1枚あたりに作製されるチップ数が増加する。帯状連続基材1の数を下げて、作製されるチップ数を増加させることにより、装置内への搬送などに費やされるオーバーヘッドタイムを減少させることができる。
また、全ての装置を、帯状連続基材1が連続的に移動できるように配置し、且つ、これらの装置間の距離を短くすることにより、上述の搬送時間をさらに短くすることができる。
この帯状連続基材1は、基材と、この基材の上に形成された半導体層とから構成される。半導体層として、例えば無機半導体あるいは有機半導体が形成される。例えば、シリコン単体あるいはシリコンカーバイドやシリコンゲルマニウムなどのシリコン系半導体、あるいはガリウム砒素やインジウムリンなどに代表される化合物半導体が形成される。
【0025】
また、この帯状連続基材1は、ボビン状の帯状連続基材収納器5−1に巻かれた状態で収納される。この帯状連続基材収納器5−1では、帯状連続基材1を小さな曲げ半径で巻き取ると、例えばシリコンなどの膜である場合、曲げられた際に大きな内部応力が発生する。
【0026】
半導体集積回路を製造する際に形成される各膜は、外力が加えられた場合に外力に抗しながらも歪むことにより発生する内部応力を低減する。発生した内部応力が材料の降伏応力よりも大きな場合には、その膜に亀裂等のダメージが入り、帯状連続基材1は破壊される。帯状連続基材1が破壊されるか否かは、下地膜の種類と厚さによって、各半導体膜がどのような応力を受けるかにより決まる。例えば、基材のヤング率がシリコンと同じであり、その厚さが0.1mmの場合には、この基材上に形成された5μmの厚さのシリコシ膜は、周率半径13mmで巻くと、発生する内部応力が降伏応力を超え、シリコン層は破壊される。
この破壊を防ぐには、帯状連続基材収納器5−1の内径を大きくして、帯状連続基材1に大きな内部応力がかからないようにすることが必要である。
【0027】
次に、本実施の形態1にかかる半導体製造装置について、図3を参照して説明する。
ここでは、露光装置5を例として説明する。他の半導体製造装置においても、同様の搬送機構を配置することにより実現できる。
【0028】
本実施の形態1にかかる半導体製造装置は、帯状連続基材収納器5−1と、この帯状連続基材収納器5−1からの帯状連続基材1を搬送する搬送機構、例えば搬送ローラ5−21および搬送ローラ5−22と、この搬送ローラを制御する制御装置5−9と、搬送ローラ5−21からの帯状連続基材1を載置する載置面5−33を有するステージ5−32とを有する。
【0029】
ここで、搬送ローラ5−21は処理前の帯状連続基材1をステージ5−32に搬送し、搬送ローラ5−22は処理後の帯状連続基材1を搬送する。搬送ローラ5−21、搬送ローラは制御装置5−9により制御され、搬送ローラ5−21、5−22を所定の回転数で回転させることにより帯状連続基材1を所定の長さ移動させる。
ここで、各搬送ローラ5−21および5−22は、それぞれ所定の間隔を設けて配置され、互いに逆回転することにより、間に挟まれた基材を搬送する一対の搬送ローラを構成する。
【0030】
また、エキシマレーザ等の光源(図示なし)から出力された露光光は、光学系5−5により照度など、所定の調節が行われレチクルステージ5−7上に配置されたレチクル5−6に照射される。レチクル5−6のパターンを通過した露光光は、投影レンズ5−31を経由して帯状連続基材1に至り、この帯状連続基材1の表面近傍にレチクルパターンの結像面を形成する。
【0031】
また、ステージ5−32には、搬送ローラ5−21に搬送され、載置面5−33上に載置された帯状連続基材1を保持する例えば真空チャック、静電チャック等の吸着機構5−10を有し、この吸着機構5−10は制御装置5−9に制御される。また、ステージ5−32は、制御装置5−9によって駆動制御される駆動装置5−11を有し、この駆動装置5−11によって水平方向のステージ動作が行われる。
【0032】
また、ステージ5−32の上方には、このステージ5−32に載置された帯状連続基材1に形成されたマークの検出を行うことにより、この帯状連続基材1に形成された各々の半導体集積回路の位置検出を行う位置検出部5−8を有し、この位置検出部5−8は制御装置5−9に制御される。制御装置5−9は、位置検出部5−8により読み取られた位置情報に基づいて、駆動装置5−11を駆動することにより、ステージの位置を補正する。
また、投影レンズ5−31は、露光条件の変更を行い、帯状連続基材1上に所定のパターン形成を行い、この投影レンズ5−31は、制御装置5−8によって駆動制御される。
【0033】
この露光装置5が従来の露光装置5と異なるのは、搬送機構である。この搬送機構以外の部分は、既存の装置を使用して全く問題なく処理することができる。したがって、各加工工程で処理する面積を調節する必要はない。また、帯状連続基材1はその幅が狭いため、従来の装置を用いても良好な加工均一性を実現できる。また、搬送機構以外は、従来の装置を利用できるので、装置価格を低価格に抑えることができる。
【0034】
また、この露光装置5では、露光面積は従来と変わらないため、搬送機構による帯状連続基材1の移動量を、ステージにより移動させていた量、例えば1ショットの幅と一致させることにより、ステージの移動距離を小さくすることができる。言い換えれば、所定のチップごとに搬送を行うようにすることにより、ステージ自体は狭い範囲、例えば帯状連続基材1の幅を移動できるようにするだけで充分とすることができる。このため、従来の露光装置における、非常に広範囲の移動と非常に高い位置制御精度という技術的に両立の難しいステージを作製する必要が無くなる。
また、ステージの可動範囲を狭くすることができるので、非常に高い精度を要求される露光装置のステージ精度を向上させる点だけを考慮するだけでよくなる。よって、装置の開発コストを抑えてチップ単価を低く抑えることができる。
【0035】
次に、本実施の形態2にかかる半導体装置の製造システムを、図4を参照して説明する。
半導体装置の製造システムは、露光装置5、熱処理装置6、搬送速度調節装置7、および現像装置8から構成される。
露光装置5、熱処理装置6、および現像装置8は、従来の装置において、基材の搬送系に、上述した搬送機構を適用したものである。
【0036】
搬送速度調節装置7は、搬送ローラ7−21、7−22、7−23と、この搬送ローラ7−21、7−22、7−23を所定の回転数で回転させる搬送機構とを備える。搬送ローラはそれぞれ所定の間隔を設けて配置され、互いに逆回転することにより、間に挟まれた半導体層を有する基材を搬送する一対の搬送ローラを構成する。この一対の搬送ローラは、所定の間隔を設けて三対配置されている。この搬送機構は、搬送ローラ7−21と搬送ローラ7−22との間で、帯状連続基材1を所定の長さ弛ませることにより、この帯状連続基材1が各装置内で引っ張られて切断されるのを防ぐ。
【0037】
ここでは、搬送ローラを三対配置した場合について説明したが、二対配置して、帯状連続基材1を所定の長さ弛ませるようにしてもよい。
また、各装置間には、搬送路9、10、11が設けられる。帯状連続基材1は、これらの搬送路9、10、11および4つの装置を連続して移動し、この帯状連続基材1上に、半導体集積回路が形成される。
【0038】
実施の形態2においては、帯状連続基材1の一主面にレジストが塗布された後の、製造プロセスについて説明する。
帯状連続基材収納器5−1に収められた帯状連続基材1は、露光装置5の所定の位置にセットされ、帯状連続基材1を搬送する搬送ローラ5−21により、処理室5−3のステージ5−32の載置面5−33上に搬送される。各半導体製造装置においては、処理条件が予め記憶されており、この記憶された処理条件・処理手順にしたがって処理される。
【0039】
例えば、露光装置5では、帯状連続基材収納器5−1に収納されている帯状連続基材1の一端は、搬送ローラ5−21により、ステージ5−32の載置面5−33上に搬送され、所定のパターンが焼き付けられる。
このとき、位置検出部5−8は、帯状連続基材1のマーク形成領域3に形成された位置検出用マークを検出し、検出したマークの位置検出情報に基づいて、駆動装置5−11はステージ5−32の調節を行う。このようにすることにより、投影レンズ5−31に対する帯状連続基材1上に形成された半導体素子の位置を補正する。この位置の補正が行われると、焼き付けが行われる。
焼き付けが終了すると、搬送機構は、帯状連続基材1を所定のチップ分例えば1チップ分だけ移動させる。
【0040】
この露光装置5において、ここでは露光光源として、紫外線を用いた場合について説明したが、電子線、X線、イオン線などを用いて、集積回路のパターンを焼き付けるようにしてもよい。
帯状連続基材1へのパターニングには、上述したリソグラフィ技術を使用してもよいが、例えば有機物質によりデバイスを作製する場合にはバブルジェット(登録商標)の原理を使用して微小領域に有機物を塗布する技術を用いることができる。また、近年研究が進んでいるインプリント技術あるいは電気化学的な表面反応を使用する極表層パターニング技術を利用することもできる。
【0041】
また。露光装置5が真空を必要とする電子線描画装置などの場合には、図5に示すような、差動排気装置15を使用して、処理室5−3内を必要な真空度を保つようにする。図5において、12は低真空にするための排気口であり、13は中真空にするための排気口であり、14は高真空にするための排気口である。それぞれの排気口は、図示しない真空ポンプに接続されている。
また、この差動排気装置15を搬送路9、10、11に配置するようにしてもよい。
【0042】
露光後の工程は、レジストとして化学増幅型レジストを用いている場合には、熱処理(PEB)工程を必要する。この熱処理工程は、露光装置5の後段に配置された熱処理装置6により行われる。熱処理装置6は、ホットプレートを有し、上面プレート6−12と下面プレート6−13との間を帯状連続基材1を通過させることにより熱処理を行う。
【0043】
露光装置5から搬送された帯状連続基材1の一端は、ホットプレートの前段に配置された搬送ローラ6−21により、ホットプレート上に配置されたステージ6−11上に搬送される。搬送された帯状連続基材1は熱処理される。ホットプレートでは、予め決められた設定温度で設定時間だけ熱処理されるように、帯状連続基材1の搬送速度と上面プレート6−12および下面プレート6−13の長さと、上面プレート6−12および下面のプレート6−13の温度と、上面プレート6−12と下面プレート6−13との間の距離が設定される。熱処理が終了した帯状連続基材1はホットプレートの後段に配置された搬送ローラ6−22により、搬送速度調節装置7へ搬送される。
【0044】
一般的にホットプレートを用いた場合には、オーブンなどを使用した場合に比べてべ一ク時間が短くて済むため、帯状連続基材1の熱処理装置6としてホットプレートを用いるのが望ましい。
搬送速度調節装置7では、搬送ローラ7−21と搬送ローラ7−22との間で、帯状連続基材1を所定の長さ弛ませることにより、この帯状連続基材1が各装置内で引っ張られて切断されるのを防ぎ、現像装置8に搬送される帯状連続基材1の搬送速度の調節を行う。
この搬送速度調節装置7を設けることにより、各装置間で一定しない処理時間のムラ、装置内での処理速度の一時的なばらつきを吸収することができ、各装置での処理を連続的に行うことができる。
【0045】
搬送速度調節装置7を通過した帯状連続基材1は、現像装置8に搬送される。
現像装置8では、搬送ローラ8−21および搬送ローラ8−22により、帯状連続基材1は、現像液8−11が満たされた漕内に所定の時間浸される。所定の時間が経過した後、搬送機構は、帯状連続基材1を所定の長さ移動させる。
上述したように、例えば、現像装置8において、現像液8−11を満たした漕を使用する場合には、帯状連続基材1をこの漕に浸す時間が所望の時間となるように漕内で帯状連続基材1を弛ませる。現像後のリンス工程も現像装置8と同様の装置を用いて構成できる。
【0046】
他の工程の処理を行う半導体製造装置について述べる。
溶液を使用する工程は、上述した現像装置8および乾燥装置と同じ原理・構成により製造装置を実現できる
また、プラズマを用いる成膜装置とエッチング装置は、熱処理装置と同様な構成で、熱処理部にプラズマ室を配置し、さらに、上述した差動排気装置15を用いて高真空を達成することにより実現できる。
【0047】
さらに、異なるガスを用いて、段階エッチングする必要がある場合には、エッチング室を基材の搬送方向に並べて複数配置することにより実現できる。さらに、1つのエッチング室は常に同一条件で動作させることにより、高いエッチング安定性あるいは成膜された膜質の安定性を維持することができる。
【0048】
また、イオン打ち込みによるインプラ工程、成膜工程、配線形成工程についても、上述した方法と同様な構成の装置を使用して実現できる。
さらに、処理する場合に、帯状連続基材1を冷却したい場合には、冷却機構を有したステージを使用することで帯状連続基材1の表面温度を制御できる。
本実施の形態においては、シリコン単体あるいはシリコンカーバイドやシリコンゲルマニウムなどのシリコン系半導体、あるいはガリウム砒素やインジウムリンなどに代表される化合物半導体の製造に帯状連続基材1を適用した例について説明したが、有機半導体を用いた場合でも帯状連続基材1を適用することができる。
【0049】
有機半導体を製造する場合には、この材料的にフレキシブルな構成をとりやすく、収納器に収めるのが容易になる。また、インクジェット法のような射出方法を採用した場合には、印刷と同様に電子回路を形成することができるため、帯状連続基材1を適用することが可能であり、メリットも大きい。
【0050】
上述した実施の形態2においては、搬送速度を調節するための搬送速度調節器7を熱処理装置6と現像装置8との間に配置した場合について説明したが、各工程の装置間に設置するようにしてもよい。また、各装置内に組み込むようにしてもよい。
また、搬送速度調節器7を配置せずに、相対的に処理速度の遅い半導体製造装置が配置されている場合には、この処理速度の遅れを補うように、処理漕あるいは処理室の大きさを仕様の長さ方向にのみ大きくすることで解決するようにしてもよい。また、半導体製造装置の処理漕あるいは処理室を帯状連続基材1の搬送方向に直列に配置することにより解決するようにしてもよい。
【0051】
また、上述した実施の形態2においては、現像装置8とリンス装置とを異なる装置により構成する場合について説明したが、機能あるいは使い方から考えて単体の装置である方が望ましい。リンス後の乾燥工程では、乾燥窒素ガスのブローまたは比較的低温、例えば80℃〜90℃での加熱あるいはその組み合わせで実現するようにしてもよい。
【0052】
また、上述した実施の形態2においては、搬送機構を露光装置5、熱処理装置7、現像装置8に適用した場合について説明したが、レジスト塗布装置、熱処理装置、インクジェット噴射装置、モールド装置に適用できる。
ここで、モールド装置に適用した場合には、帯状連続基材1上に積層された膜のうち、表面層のガラス転移温度以上に加熱し、予め所望のパターンが形成されたモールドを使用して、このモールドと帯状連続基材1を対向させてモールドを帯状連続基材1の所定の位置に押し付けることにより、モールドに形成されたパターンを表面層の材料に転写してパターン形成を行う。
【0053】
上述したように、帯状連続基材1を使用することにより、各工程での搬送機構を共通化でき、さらに、装置の構成部品を小さくすることができるため、個々の装置開発のために機構系を設計し直す必要が無くなり、装置価格を低減できる。
また、同一の機構を使用することにより、その機構システム全体の信頼性を高めることができる。
また、帯状連続基材1を用いることにより、ステージの小型化が図れるため、このステージを格納する処理室あるいは処理漕を小型化することができる。このため、各装置を小型化することができ、装置自体を集積化して配置することができる。
【0054】
また、帯状連続基材1を用いることにより、連続的に処理できるチップ数を増加させることができ、搬送に要する時間を短縮することができる。
また、処理面積と均一性とは、これまでと同等の性能が実現できるため、ウエハの大口径化を図る場合に必要とされる検討は、帯状連続基材を用いることにより必要なくなる。
【0055】
【発明の効果】
本発明によれば、半導体層を有する連続的に形成された基材を用い、半導体装置の製造に必要な装置を複数配置し、その帯状連続基材を順次に搬送し処理することにより、連続的に一貫して処理でき、装置間の移動時間などの不要な時間を削減することができるため、半導体装置の製造時間の短縮を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる帯状連続基材を説明するための模式図である。
【図2】本実施の形態にかかる帯状連続基材を説明するための模式図である。
【図3】本実施の形態1にかかる半導体製造装置の一例を説明するための模式図である。
【図4】本実施の形態2にかかる半導体装置の製造システムの一例を説明するための模式図である。
【図5】差動排気装置を説明するための模式図である。
【符号の説明】
1…帯状連続基材、2…搬送領域、3…マーク形成領域、4…素子形成領域、5…露光装置、5−1…帯状連続基材収納器、5−21、5−22…搬送ローラ、5−3…処理室、5−31…投影レンズ、5−32…ステージ、5−33…載置面、5−6…レチクル、5−7…レチクルステージ、6…熱処理装置、6−1…熱処理室、6−11…ステージ、6−12…上面プレート、6−13…下面プレート、6−21、6−22…搬送ローラ、7…搬送速度調節装置、7−1…搬送速度調節部、7−21、7−22、7−23…搬送ローラ、8…現像装置、8−1…現像部、8−11…現像液、8−21、8−22、8−23…搬送ローラ、9、10、11…搬送路、12、13、14…排気口、15…差動排気装置。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device using a semiconductor represented by an organic substance such as plastic, silicon, silicon carbide, silicon germanium, or gallium arsenide, for example, a semiconductor element for continuously manufacturing a semiconductor integrated circuit, a micromachine, or an optical integrated circuit. The present invention relates to a manufacturing apparatus and a manufacturing method.
[0002]
[Prior art]
A general semiconductor element generally uses a semiconductor, for example, a silicon substrate as a base material, and forms a semiconductor circuit on the surface thereof. Since silicon is present next to oxygen in the natural world, the cost of raw materials is low, and the technology for manufacturing a high-purity substrate has been developed. Further, silicon is a very convenient material when a semiconductor integrated circuit is manufactured using a semiconductor and an insulator because silicon oxide which is an oxide thereof has insulating properties. From the above, it is common to use a disk-shaped substrate made of silicon as a raw material.
[0003]
The semiconductor integrated circuit transports and fixes the disk-shaped substrate, and requires these various processes using a semiconductor manufacturing apparatus that performs various processes such as film formation, lithography, etching, cleaning, ion diffusion, and heat treatment. It is formed by repeating the number of times.
In addition, the manufacture of semiconductor integrated circuits is performed using a planar technology developed by Kilby, and semiconductor devices are integrated and formed. Reliability and the number of processing chips per unit time have been increased, and the cost per chip has been reduced.
[0004]
In addition, by improving the degree of integration of the semiconductor device by miniaturizing the pattern, further, by increasing the number of chips that can be formed on each substrate by reducing the chip area, to improve the chip yield per substrate, Chip unit price has been reduced. For example, in the etching process, since batch processing can be performed for each wafer, the chip yield per unit time increases as the number of chips formed on one wafer increases, so that the unit cost of chips can be reduced.
[0005]
Further, as another approach for reducing the unit cost of chips, technology has been developed in the direction of using large-diameter substrates in order to increase the number of chips formed per substrate. When this large-diameter substrate is used, a plurality of wafers can be processed simultaneously in cleaning, film formation, heat treatment, and the like, so that processing can be performed relatively easily even when the diameter of the wafer is large. Therefore, by increasing the diameter of the wafer, the number of chips that can be processed at one time can be increased, so that the unit cost of chips can be further reduced.
[0006]
Further, when a semiconductor integrated circuit is manufactured using a disk-shaped large-diameter silicon substrate, an independent semiconductor manufacturing apparatus is used for each individual process. When the processing is completed in each device, the processed sample is stored in a container or a small vacuum container, and the sample moves between the devices. At this time, the sample is once exposed to the atmosphere. This travel time is extra time. Conventionally, by increasing the diameter of a substrate and increasing the number of semiconductor chips that can be formed on one substrate, unnecessary time such as transportation per unit chip has been reduced, and movement time per chip has been shortened.
As described above, in any of the methods of high integration by miniaturization of a pattern and increase in the diameter of a substrate, high performance is achieved by maximizing the planar technology characterized by batch processing of a plurality of semiconductor elements. It produces inexpensive semiconductor integrated circuits.
[0007]
[Patent Document 1]
JP-A-8-162432
[0008]
[Problems to be solved by the invention]
However, the conventional semiconductor manufacturing apparatus has the following problems.
2. Description of the Related Art In a semiconductor manufacturing apparatus for manufacturing a semiconductor device using a conventional disk-shaped substrate, an area of a stage on which the substrate is mounted increases due to an increase in the diameter of the substrate. As a result, it is necessary to increase the size of the manufacturing apparatus itself. In addition, not only the size of the manufacturing apparatus itself must be increased, but also a reaction chamber for performing various processes and a space required for transporting the substrate to the reaction chamber need to be wide.
[0009]
Furthermore, a large vacuum pump is also required for evacuating the reaction chamber. Furthermore, it is necessary to research and develop the technology required to uniformly treat the surface of a large-diameter semiconductor substrate, and this R & D cost is reflected in the price of semiconductor manufacturing equipment, and as a result, the price of semiconductor manufacturing equipment is reduced. Get higher. In particular, manufacturing equipment that uses plasma used for microfabrication, etc., not only achieves processing uniformity, but also makes it extremely difficult to maintain the best processing state by increasing the diameter of the substrate. I have. The cost of developing a semiconductor device results in an increase in the price of the semiconductor device and an increase in capital investment when a new production line for a semiconductor integrated circuit is established. Eventually, those costs are added to the chip unit price, so that the chip price increases.
[0010]
In addition, when a large-diameter substrate is used, there is no problem in the case of an apparatus that can be relatively easily increased in diameter, such as a cleaning apparatus and a heat treatment apparatus. However, in an etching apparatus or a film forming apparatus using plasma, a large-diameter substrate is used. It is very difficult to control the generation of plasma and its uniformity.
In the lithography process, which is a pattern forming process, the limit is one-chip or several chips (for example, two chips or four chips, depending on the size of one chip).
[0011]
Furthermore, when fabricating state-of-the-art devices, it is necessary to scan and expose one chip, which requires a stage on which a large sample is placed, and changes the position on this stage to cover the entire surface of the large sample. Since a pattern is formed, there is a technically difficult problem that a very high precision is required for a stage having a very large movable range.
[0012]
Therefore, the present invention has been made to solve the above-described problems and problems of the prior art, and an object of the present invention is to make the most of the devices developed so far and to provide a semiconductor integrated circuit with high precision. It is an object of the present invention to provide a semiconductor manufacturing apparatus and a semiconductor manufacturing method for manufacturing a semiconductor device.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention performs a predetermined process by holding a continuously formed base material having a semiconductor layer on a stage mounting surface of a semiconductor manufacturing apparatus. This is a method of manufacturing a semiconductor device, in which a substrate is sequentially transported to a stage mounting surface of a plurality of semiconductor manufacturing apparatuses to perform a predetermined process.
In this method, the substrate is desirably band-shaped.
Moreover, you may enable it to take up.
[0014]
Further, the substrate according to the present invention has a band-shaped substrate and a semiconductor layer formed on the substrate.
Further, the semiconductor layer is made of an inorganic semiconductor or an organic semiconductor.
Further, a mark structure for detecting at least a hole and a position used for conveyance is formed in a predetermined region of the strip-shaped continuous base material.
The transfer position is corrected based on the position of the mark formed in a predetermined region of the continuous band material. In order to form a semiconductor element having a length of at least one side of 20 mm or less using this strip-shaped continuous base material, the length of the short side is desirably about 30 mm.
[0015]
Further, a semiconductor manufacturing apparatus according to the present invention is a processing chamber for performing various processes on a continuously formed substrate having a semiconductor layer, a stage provided in the processing chamber, holding a substrate, A transport mechanism for transporting to the stage, and a transport control device for controlling the transport speed of the transport mechanism, wherein the transport mechanism is disposed before and after the stage with respect to the transport direction of the base material. is there.
Further, the substrate may be in the shape of a band.
The base material has a certain width and a very long band shape in the length direction. By continuously transporting and processing this base material, unnecessary time such as moving time between devices is reduced. As a result, the manufacturing time of the semiconductor chip is reduced.
[0016]
Further, a differential exhaust device for exhausting the processing chamber may be provided.
It is arranged at a sample loading port and a sample loading port of a processing device requiring a vacuum to realize a degree of vacuum required for processing.
Furthermore, a plurality of processing chambers having stages may be provided in series according to the processing time.
By doing so, the number of simultaneous processings is increased, and the difference in processing speed between processing apparatuses is absorbed.
[0017]
Further, the transport speed adjusting device according to the present invention includes a transport mechanism that transports the continuously formed base material, and a transport control device that controls the transport speed of the transport mechanism, wherein the transport mechanism has a predetermined interval. Are provided and arranged.
By doing so, the substrate is slackened by a predetermined length between the two pairs of transport mechanisms, the difference in processing speed between the processing apparatuses is absorbed, and the processing in each processing apparatus is performed continuously.
[0018]
In addition, a semiconductor device manufacturing system according to the present invention includes a processing chamber for performing various types of processing on a continuously formed base material having a semiconductor layer, a stage provided in the processing chamber and holding the base material, A semiconductor manufacturing apparatus including a transport mechanism that is disposed before and after the stage with respect to the material transport direction and transports the substrate to the stage, and a transport control device that controls the transport speed of the transport mechanism; A transport mechanism for transporting the base material, and a transport speed adjusting device including a transport control device for controlling the transport speed of the transport mechanism. The apparatus is continuously moved so that various processes are performed.
[0019]
Further, the semiconductor device is a resist coating device, an exposure device, a developing device, a heat treatment device, an ink jet injection device, and a molding device.
In this manner, in the semiconductor manufacturing method, a plurality of semiconductor processing processes such as film formation, cleaning, heat treatment, lithography, etching, and ion implantation are performed continuously and consistently.
Here, the resist coating device applies a photosensitive agent having sensitivity to X-rays, electron beams, ion beams or ultraviolet rays. The exposure apparatus prints a pattern using X-rays, electron beams, ion beams, or ultraviolet rays. The heat treatment device performs a heat treatment on the base material after the resist is applied by the resist coating device and after the pattern is printed by the exposure device. In the developing device, the exposed photosensitive agent is developed and rinsed. In addition, a semiconductor element may be formed by attaching a resist to an arbitrary position on a base material and attaching an organic semiconductor using an inkjet ejecting apparatus. Further, a device for drying the substrate may be provided.
[0020]
Further, the molding device is heated to a temperature equal to or higher than the glass transition temperature of the surface layer of the film laminated on the base material, and using a mold in which a desired pattern is formed in advance, the mold and the base material are opposed to each other. By pressing the mold to a predetermined position on the substrate, the pattern formed on the mold is transferred to the material of the surface layer to form the pattern.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and repeated description will be omitted.
[0022]
As shown in FIG. 1, the base material for forming the semiconductor element used in the embodiment of the present invention is not a generally used disk-shaped wafer, but has a predetermined thickness, width, and length. It is a band-shaped continuously formed base material (hereinafter, referred to as a band-shaped continuous base material 1). In the continuous band-shaped
[0023]
Further, as shown in FIG. 2, an
For example, when manufacturing a semiconductor element having a width of 20 mm including a region for cutting out, it is considered that a width of the continuous strip-shaped
[0024]
Further, when a substrate longer than 3 m is used, the number of chips produced per one strip-shaped continuous substrate increases according to the length. By reducing the number of strip-shaped
In addition, by arranging all the devices so that the belt-shaped
This strip-shaped
[0025]
The strip-shaped
[0026]
Each film formed when manufacturing a semiconductor integrated circuit reduces internal stress caused by being distorted while being resisted by an external force when an external force is applied. When the generated internal stress is larger than the yield stress of the material, the film is damaged such as a crack, and the strip-shaped
In order to prevent this destruction, it is necessary to increase the inner diameter of the band-shaped continuous base material container 5-1 so that a large internal stress is not applied to the band-shaped
[0027]
Next, a semiconductor manufacturing apparatus according to the first embodiment will be described with reference to FIG.
Here, the
[0028]
The semiconductor manufacturing apparatus according to the first embodiment includes a belt-shaped continuous base material container 5-1 and a transport mechanism for transporting the belt-shaped
[0029]
Here, the transport rollers 5-21 transport the unprocessed belt-shaped
Here, each of the transport rollers 5-21 and 5-22 is arranged at a predetermined interval, and forms a pair of transport rollers that transport the interposed base material by rotating in opposite directions.
[0030]
Exposure light output from a light source (not shown) such as an excimer laser irradiates a reticle 5-6 arranged on a reticle stage 5-7 after a predetermined adjustment such as illuminance is performed by an optical system 5-5. Is done. Exposure light that has passed through the pattern of the reticle 5-6 reaches the continuous belt-
[0031]
In addition, the stage 5-32 has a
[0032]
Further, above the stage 5-32, by detecting a mark formed on the continuous band-shaped
Further, the projection lens 5-31 changes the exposure condition and forms a predetermined pattern on the continuous band-shaped
[0033]
The difference between this
[0034]
Further, in the
Further, since the movable range of the stage can be narrowed, it is only necessary to consider only the point of improving the stage accuracy of the exposure apparatus requiring extremely high accuracy. Therefore, the development cost of the device can be suppressed and the unit cost of the chip can be suppressed low.
[0035]
Next, a semiconductor device manufacturing system according to the second embodiment will be described with reference to FIG.
The semiconductor device manufacturing system includes an
The
[0036]
The transport
[0037]
Here, the case where three pairs of transport rollers are arranged has been described, but two pairs may be arranged so that the belt-shaped
In addition,
[0038]
In the second embodiment, a description will be given of a manufacturing process after a resist is applied to one main surface of the belt-shaped
The strip-shaped
[0039]
For example, in the
At this time, the position detection unit 5-8 detects the mark for position detection formed in the mark forming area 3 of the continuous strip-shaped
When the printing is completed, the transport mechanism moves the strip-shaped
[0040]
In the
The above-mentioned lithography technique may be used for patterning on the continuous band-shaped
[0041]
Also. In the case where the
Further, the
[0042]
The step after exposure requires a heat treatment (PEB) step when a chemically amplified resist is used as the resist. This heat treatment step is performed by a
[0043]
One end of the strip-shaped
[0044]
In general, when a hot plate is used, the heating time is shorter than when an oven or the like is used. Therefore, it is desirable to use a hot plate as the
In the transport
By providing the transport
[0045]
The belt-shaped
In the developing
As described above, for example, when a tank filled with the developing solution 8-11 is used in the developing
[0046]
A description will be given of a semiconductor manufacturing apparatus that performs processing of another process.
In the process using the solution, a manufacturing device can be realized by the same principle and configuration as the developing
Further, the film forming apparatus and the etching apparatus using plasma have the same configuration as the heat treatment apparatus, and are realized by arranging a plasma chamber in the heat treatment section and achieving high vacuum using the above-described
[0047]
Further, when it is necessary to perform stepwise etching using different gases, it can be realized by arranging a plurality of etching chambers in the transport direction of the base material. Further, by always operating one etching chamber under the same conditions, it is possible to maintain high etching stability or the stability of the quality of the formed film.
[0048]
Further, the implantation step, the film formation step, and the wiring formation step by ion implantation can be realized by using an apparatus having the same configuration as the above-described method.
Further, when the strip-shaped
In the present embodiment, an example in which the belt-shaped
[0049]
In the case of manufacturing an organic semiconductor, it is easy to take this material-flexible configuration, and it is easy to store it in a container. Further, when an injection method such as an ink jet method is employed, an electronic circuit can be formed in the same manner as printing, so that the belt-shaped
[0050]
In the above-described second embodiment, the case where the
If a semiconductor manufacturing apparatus having a relatively slow processing speed is provided without disposing the
[0051]
Further, in the above-described second embodiment, the case where the developing
[0052]
Further, in the second embodiment described above, the case where the transport mechanism is applied to the
Here, when applied to a molding apparatus, of the films laminated on the belt-shaped
[0053]
As described above, by using the belt-shaped
Further, by using the same mechanism, the reliability of the entire mechanism system can be improved.
In addition, the use of the band-shaped
[0054]
In addition, by using the band-shaped
Further, since the processing area and the uniformity can realize the same performance as before, the study required for increasing the diameter of the wafer becomes unnecessary by using the belt-shaped continuous base material.
[0055]
【The invention's effect】
According to the present invention, a continuously formed substrate having a semiconductor layer is used, a plurality of devices required for manufacturing a semiconductor device are arranged, and the belt-shaped continuous substrate is sequentially transported and processed, whereby a continuous process is performed. Since processing can be performed consistently and unnecessary time such as moving time between devices can be reduced, manufacturing time of a semiconductor device can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic diagram for explaining a belt-shaped continuous base material according to an embodiment of the present invention.
FIG. 2 is a schematic diagram for explaining a belt-shaped continuous base material according to the present embodiment.
FIG. 3 is a schematic diagram for explaining an example of the semiconductor manufacturing apparatus according to the first embodiment.
FIG. 4 is a schematic diagram for explaining an example of a semiconductor device manufacturing system according to a second embodiment;
FIG. 5 is a schematic diagram for explaining a differential exhaust device.
[Explanation of symbols]
DESCRIPTION OF
Claims (13)
複数の前記半導体製造装置の前記ステージの載置面に、前記基材を順次搬送し、前記所定の処理を行うことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device, comprising: holding a continuously formed base material having a semiconductor layer on a mounting surface of a stage of a semiconductor manufacturing apparatus, and performing a predetermined process;
A method for manufacturing a semiconductor device, comprising: sequentially transporting the base material to a mounting surface of the stage of the plurality of semiconductor manufacturing apparatuses, and performing the predetermined processing.
前記基材は、帯状であることを特徴とする半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the base material is in a belt shape.
この基材上に形成された半導体層と
を有することを特徴とする帯状連続基材。A strip-shaped substrate,
And a semiconductor layer formed on the substrate.
前記半導体層は、無機半導体あるいは有機半導体からなることを特徴とする帯状連続基材。The belt-shaped continuous substrate according to claim 3,
The semiconductor layer is made of an inorganic semiconductor or an organic semiconductor.
前記帯状連続基材の所定の領域に、少なくとも搬送に使用する穴および位置を検出するためのマーク構造を形成したことを特徴とする帯状連続基材。The belt-shaped continuous base material according to claim 3 or 4,
A band-shaped continuous base material, wherein a mark structure for detecting at least holes and positions used for conveyance is formed in a predetermined region of the band-shaped continuous base material.
この処理室内に備えられ、前記基材を保持させるステージと、
前記基材を前記ステージに搬送する搬送機構と、
この搬送機構の搬送速度を制御する搬送制御装置と
を備え、
前記搬送機構は、前記基材の搬送方向に対して、前記ステージの前後に配置されていることを特徴とする半導体製造装置。A treatment chamber for performing various treatments on a continuously formed substrate having a semiconductor layer,
A stage provided in the processing chamber to hold the base material;
A transport mechanism for transporting the substrate to the stage,
A transport control device that controls the transport speed of the transport mechanism,
The semiconductor manufacturing apparatus, wherein the transport mechanism is disposed before and after the stage in a transport direction of the substrate.
前記基材は、帯状であることを特徴とする半導体製造装置。The semiconductor manufacturing apparatus according to claim 6,
A semiconductor manufacturing apparatus, wherein the substrate is in a belt shape.
前記処理室を排気する差動排気装置を備えたことを特徴とする半導体製造装置。The semiconductor manufacturing apparatus according to claim 6, wherein
A semiconductor manufacturing apparatus comprising a differential exhaust device for exhausting the processing chamber.
前記ステージを備えた処理室を直列に複数備えることを特徴とする半導体製造装置。The semiconductor manufacturing apparatus according to any one of claims 6 to 8,
A semiconductor manufacturing apparatus comprising a plurality of processing chambers each having the stage in series.
この搬送機構の搬送速度を制御する搬送制御装置と
を備え、
前記搬送機構は、所定の間隔を設けて配置されていることを特徴とする搬送速度調節装置。A transport mechanism for transporting the continuously formed base material,
A transport control device that controls the transport speed of the transport mechanism,
The transport speed adjusting device, wherein the transport mechanisms are arranged at predetermined intervals.
所定の間隔を設けて配置され、前記基材を搬送する搬送機構と、この搬送機構の搬送速度を制御する搬送制御装置とを備えた搬送速度調節装置と
を備え、
前記基材は、前記半導体製造装置および前記搬送速度調節装置を連続的に移動し、各種処理が行われることを特徴とする半導体装置の製造システム。A processing chamber for performing various types of processing on a continuously formed base material having a semiconductor layer, a stage provided in the processing chamber, and holding the base material, and A semiconductor manufacturing apparatus including a transport mechanism that is disposed before and after, and transports the base material to the stage, and a transport control device that controls a transport speed of the transport mechanism,
A transport mechanism for transporting the base material, which is disposed at a predetermined interval, and a transport speed adjusting device including a transport control device for controlling a transport speed of the transport mechanism,
The semiconductor device manufacturing system, wherein the substrate continuously moves the semiconductor manufacturing apparatus and the transport speed adjusting apparatus to perform various processes.
前記半導体装置は、レジスト塗布装置、露光装置、現像装置、熱処理装置、インクジェット噴射装置、モールド装置であることを特徴とする半導体装置の製造システム。The manufacturing system of a semiconductor device according to claim 11,
The semiconductor device manufacturing system according to claim 1, wherein the semiconductor device is a resist coating device, an exposure device, a developing device, a heat treatment device, an inkjet ejecting device, and a molding device.
前記モールド装置は、前記基材上に形成された膜のうち、表面層のガラス転移温度以上に加熱し、予め所望のパターンが形成されたモールドを使用して、このモールドと前記基材を対向させて前記モールドを前記基材の所定の位置に押し付けることにより、前記モールドに形成されたパターンを前記表面層の材料に転写してパターン形成することを特徴とする半導体装置の製造システム。The semiconductor device manufacturing system according to claim 12,
The molding apparatus is configured to heat the film formed on the base material to a temperature higher than the glass transition temperature of the surface layer, and use a mold in which a desired pattern is formed in advance to face the mold and the base material. A pattern is formed by transferring the pattern formed on the mold to the material of the surface layer by pressing the mold to a predetermined position on the base material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352227A JP2004186469A (en) | 2002-12-04 | 2002-12-04 | Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002352227A JP2004186469A (en) | 2002-12-04 | 2002-12-04 | Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004186469A true JP2004186469A (en) | 2004-07-02 |
Family
ID=32753900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002352227A Pending JP2004186469A (en) | 2002-12-04 | 2002-12-04 | Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004186469A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165812A (en) * | 2005-12-09 | 2007-06-28 | Obducat Ab | Pattern duplicating device using intermediate stamp |
JP2007196434A (en) * | 2006-01-24 | 2007-08-09 | Sumitomo Electric Ind Ltd | Method and device for transferring fine structure |
WO2007145449A1 (en) * | 2006-06-12 | 2007-12-21 | Gentro Co., Ltd. | Composition for prevention of obesity containing a hot pepper extract and health supporting foods containing the same |
WO2008102929A1 (en) * | 2007-02-22 | 2008-08-28 | Industry-Academic Cooperation Foundation, Yonsei University | Continuous lithography apparatus and method using ultraviolet nanoimprinting |
NL1039463C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR CHIP MANUFACTURED IN A SEMICONDUCTOR INSTALLATION AND INCLUDING IN A SEMICONDUCTOR TUNNEL SET-UP OF THE RECORDING OF AN EXTREME ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF A SUMMARY OF THE SUBSIDENCE OF THE VIEW OF THE SUBSIDENCE OF THE VIEW OF THE SUBSIDENCE OF THE SUBSIDENCE OF THE VIEW. |
NL1039461C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR INSTALLATION, INCLUDING THE RECORDING OF A TUNNEL SETUP, AND INCLUDING IN A SECTION THEREOF THE RECORDING OF AN EXTREMELY ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF AN EUV RADIATION OF A DISCUSSION OF A CONCLUSION UNINTERRUPTED SUBSTRATE. |
NL1039462C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR TUNNEL SET-UP, INCLUDING IN A SECTION THEREOF THE INCLUSION OF AN EXTREMELY ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF THE EUV RAYS IN THE LIGHT OF THE EXCESS THAT THEY WERE CONSEQUENTLY CONCERNED. |
KR20140012635A (en) * | 2011-04-25 | 2014-02-03 | 가부시키가이샤 니콘 | Substrate processing device |
CN103472684B (en) * | 2004-12-22 | 2016-01-20 | Asml荷兰有限公司 | Substrate-treating apparatus and device making method |
JP2020014012A (en) * | 2012-05-23 | 2020-01-23 | 株式会社ニコン | Device manufacturing method |
-
2002
- 2002-12-04 JP JP2002352227A patent/JP2004186469A/en active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103472684B (en) * | 2004-12-22 | 2016-01-20 | Asml荷兰有限公司 | Substrate-treating apparatus and device making method |
JP2007165812A (en) * | 2005-12-09 | 2007-06-28 | Obducat Ab | Pattern duplicating device using intermediate stamp |
JP2007196434A (en) * | 2006-01-24 | 2007-08-09 | Sumitomo Electric Ind Ltd | Method and device for transferring fine structure |
WO2007145449A1 (en) * | 2006-06-12 | 2007-12-21 | Gentro Co., Ltd. | Composition for prevention of obesity containing a hot pepper extract and health supporting foods containing the same |
WO2008102929A1 (en) * | 2007-02-22 | 2008-08-28 | Industry-Academic Cooperation Foundation, Yonsei University | Continuous lithography apparatus and method using ultraviolet nanoimprinting |
JP2018151645A (en) * | 2011-04-25 | 2018-09-27 | 株式会社ニコン | Pattern formation method |
KR20140012635A (en) * | 2011-04-25 | 2014-02-03 | 가부시키가이샤 니콘 | Substrate processing device |
JPWO2012147658A1 (en) * | 2011-04-25 | 2014-07-28 | 株式会社ニコン | Substrate processing apparatus and device manufacturing method |
JP6003884B2 (en) * | 2011-04-25 | 2016-10-05 | 株式会社ニコン | Substrate processing apparatus and device manufacturing method |
KR101719860B1 (en) * | 2011-04-25 | 2017-03-24 | 가부시키가이샤 니콘 | Substrate processing device |
TWI662592B (en) * | 2011-04-25 | 2019-06-11 | 日商尼康股份有限公司 | Pattern forming method |
NL1039462C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR TUNNEL SET-UP, INCLUDING IN A SECTION THEREOF THE INCLUSION OF AN EXTREMELY ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF THE EUV RAYS IN THE LIGHT OF THE EXCESS THAT THEY WERE CONSEQUENTLY CONCERNED. |
NL1039461C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR INSTALLATION, INCLUDING THE RECORDING OF A TUNNEL SETUP, AND INCLUDING IN A SECTION THEREOF THE RECORDING OF AN EXTREMELY ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF AN EUV RADIATION OF A DISCUSSION OF A CONCLUSION UNINTERRUPTED SUBSTRATE. |
NL1039463C2 (en) * | 2012-03-13 | 2013-09-16 | Edward Bok | SEMICONDUCTOR CHIP MANUFACTURED IN A SEMICONDUCTOR INSTALLATION AND INCLUDING IN A SEMICONDUCTOR TUNNEL SET-UP OF THE RECORDING OF AN EXTREME ULTRA VIOLET LITHOGRAPHY SYSTEM FOR THE USE OF A SUMMARY OF THE SUBSIDENCE OF THE VIEW OF THE SUBSIDENCE OF THE VIEW OF THE SUBSIDENCE OF THE SUBSIDENCE OF THE VIEW. |
JP2020014012A (en) * | 2012-05-23 | 2020-01-23 | 株式会社ニコン | Device manufacturing method |
JP2020201505A (en) * | 2012-05-23 | 2020-12-17 | 株式会社ニコン | Device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101006800B1 (en) | Method for improving surface roughness of processed film of substrate and apparatus for processing substrate | |
EP0854390B1 (en) | Baking apparatus and baking method | |
JP3173928B2 (en) | Substrate holding apparatus, substrate holding method, and exposure apparatus | |
WO2005067011A1 (en) | Coater/developer and coating/developing method | |
JP5572560B2 (en) | Film forming apparatus, substrate processing system, substrate processing method, and semiconductor device manufacturing method | |
JP2005310953A (en) | Treatment method for substrate and treatment device for substrate | |
US6467976B2 (en) | Coating and developing system | |
US7193682B2 (en) | Exposure apparatus and device manufacturing method | |
KR20090031271A (en) | Normal pressure drying device, substrate processing apparatus and substrate processing method | |
JP2004186469A (en) | Strip-shaped continuous substrate, semiconductor device using the same, and method for manufacturing the same | |
JP3648129B2 (en) | Coating development processing method and coating development processing system | |
JPH04293225A (en) | Sucking and retaining method for substrate | |
JP2001118776A (en) | Transfer aligner, and mask holding mechanism used for that device, and manufacturing method of semiconductor element | |
US7901149B2 (en) | Substrate processing method, program, computer-readable recording medium, and substrate processing system | |
JPH01259530A (en) | Processing apparatus | |
JP4014031B2 (en) | Substrate processing apparatus and substrate processing method | |
JP2006135135A (en) | Thermal treatment device and method therefor | |
KR101443946B1 (en) | Resist coating method and resist pattern forming method | |
WO2008069305A1 (en) | Exposure apparatus and conveyance apparatus | |
JPH07142356A (en) | Resist pattern forming method and resist pattern forming system used therefor | |
US7973907B2 (en) | Method for treating substrate, method for conveying substrate, and apparatus for conveying substrate | |
KR102611765B1 (en) | System and method for overlay error reduction | |
JP2010003905A (en) | Substrate processing apparatus and substrate processing system | |
JPH07142355A (en) | Method and apparatus for resist treatment | |
JP2001222099A (en) | Charge beam drawing device and charge beam drawing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |