JP2004179330A

JP2004179330A - Semiconductor device and its manufacturing method

Info

Publication number: JP2004179330A
Application number: JP2002342851A
Authority: JP
Inventors: Naoki Makita; 直樹牧田; Misako Nakazawa; 美佐子仲沢; Hideto Onuma; 英人大沼
Original assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Current assignee: Semiconductor Energy Laboratory Co Ltd; Sharp Corp
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2004-06-24
Anticipated expiration: 2022-11-26
Also published as: JP4437523B2

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the disused catalytic metal content of a crystalline semiconductor film after the film is crystallized when the semiconductor film is manufactured by the use of a catalytic metal element. <P>SOLUTION: The catalytic metal element is moved up to the upper part of the crystalline semiconductor film, so that the upper part of the crystalline semiconductor film gets higher in catalytic metal element content than the lower part of the crystalline semiconductor film. The catalytic metal element and the semiconductor compound of the catalytic metal element on the surface of the crystalline semiconductor film are selectively removed, so that the crystalline silicon film can be reduced in catalytic metal element content. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその作製方法に関し、特に結晶質半導体膜に含有されている触媒金属元素を除去し、高純度の結晶質半導体膜を作製する技術に関する。
【０００２】
【従来の技術】
半導体特性を利用したデバイスは日々、小型化、高性能化のための研究開発が続けられている。デバイスの小型化、軽量化が進むにつれ少量の重金属不純物元素でもその影響は大となり、デバイス特性の悪化や、デバイスのライフタイムの短縮等の問題が顕著化している。このような特性悪化や歩留まりに関する問題を解決するために、半導体中の不純物金属元素濃度を低減するためのゲッタリング技術に関する研究がさかんに進められている（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
津屋英樹著「超ＬＳＩプロセス工学」丸善株式会社出版、１９９５年３月３０日、ｐｐ．１９１−２５０
これまでに、非晶質半導体膜に、Ｎｉ、Ｃｕ、Ｐｄといった金属元素を添加して加熱処理を行うことで良好な結晶性を有する半導体膜を得る方法が開示されている（例えば、特許文献１参照）。ここで、非晶質珪素膜膜の結晶化を促進するための触媒として用いられている触媒金属元素のひとつであるＮｉは、触媒金属元素であると同時に、上記した半導体膜において特性を悪化させる原因となる重金属不純物元素でもある。そこで、上記のような結晶化方法を適用する際は、結晶化工程後に得られた結晶質半導体膜（結晶質珪素膜）から速やかに触媒金属元素を除去する（もしくは、結晶質珪素膜に含まれる触媒金属元素の濃度を低減する）ことが望ましく、このための処理として様々なゲッタリング技術が開発されている。
【０００４】
【特許文献１】
特開平７−１６１６３４号公報（第４−５、第１図）
これまでに考案されたゲッタリング技術としては以下のようなものが挙げられる。（１）加熱により触媒金属元素のチャネル形成領域となる領域からゲッタリング作用を有する元素（例えば、周期表の１５族に属する元素）を高濃度に含むソース領域またはドレイン領域に拡散させる方法（例えば、特許文献２参照）、（２）加熱により触媒金属元素を後の活性層（特にチャネル形成領域となる領域）領域からゲッタリング作用を有する元素（例えば、周期表の１５族に属する元素）を高濃度に含み、かつ活性層となる領域の外側に形成されたゲッタリング領域に拡散させる方法（例えば、特許文献３参照）、（３）第１の珪素膜（活性層を形成するための半導体膜）上に、極薄い（膜厚１〜５ｎｍ程度）酸化膜を介してゲッタリング領域となる第２の半導体膜（例えば、珪素膜）を形成し、加熱処理することにより第１の半導体膜から第２の半導体膜に触媒金属元素を拡散させる方法（例えば、特許文献４参照）である。
【０００５】
【特許文献２】
特開平８−２１３３１７号公報（第３−４頁、第２図）
【０００６】
【特許文献３】
特開平１０−２４７７３５号公報（第２−５頁、第１図）
【０００７】
【特許文献４】
特開平１０−２２２８９号公報（第３−５頁、第１図）
【０００８】
【発明が解決しようとする課題】
一般に、ＴＦＴ作製用の基板には、石英などと比較して低価格であることから、ガラス基板を用いることが多い。しかしながら、高温の熱処理によりガラス基板のシュリンクや反りが発生することが懸念されている。このため、ＴＦＴを作製する一連の作製工程に於いては、ひとつでも多くの熱処理工程の削減、或いは熱処理工程時間の短縮または熱処理温度の低温化が求められている。
【０００９】
結晶化後不要になった触媒金属元素のゲッタリング工程も、例外ではなく、処理時間の短縮、低温化が求められている。
【００１０】
しかしながら、従来技術のような触媒金属元素のゲッタリング方法では前述のようにいずれも必ず熱処理工程を伴う。また、この熱処理に必要な温度は概ね５００℃以上であり、加熱温度が低いほど多くの処理時間を要し、また温度が高いほど要する時間も短いことがわかっている。このように、ゲッタリング方法において、熱処理温度と熱処理時間はトレードオフの関係にあった。
【００１１】
従って、処理時間の短縮と処理温度の低温化を同時に満たせるような新たなゲッタリング方法の開発が求められていた。
【００１２】
本発明では、短時間、かつ低温での処理により、結晶化後不要になった触媒金属元素を低減させる工程を含む半導体装置の作製方法を用いて作製された半導体装置、およびその作製方法を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明の課題を解決するための手段について、以下に説明する。なお、本明細書中では、基板上に膜を成膜したときに、成膜された膜の膜厚方向の中心部を基準とし、膜が成膜された側を「上方」とし、基板のある側を「下方」とする。
【００１４】
本発明の半導体装置の作製方法は、結晶質半導体膜中の上方側における触媒金属元素濃度が、下方側における前記触媒金属元素濃度よりも高い濃度勾配をもつ第１の結晶質半導体膜を形成する第１の工程と、前記第１の結晶質半導体膜表面の前記触媒金属元素若しくは前記触媒金属元素の半導体化合物を選択的に除去した第２の結晶質半導体膜を形成する第２の工程と、を有することを特徴としている。
【００１５】
図１は、触媒金属元素を用いて非晶質珪素膜を結晶化させ形成した第１の結晶質珪素膜の任意の１点につき、０、１、１３回のショット回数（発振回数）でパルスレーザー光を連続的に照射し、形成した第２の結晶質珪素膜中におけるＮｉ濃度分布の測定結果である。なおパルスレーザー光は第１の結晶質珪素膜の上方から照射しており、照射強度は４８０ｍＪ／ｃｍ^２、発振周波数は３０Ｈｚ、パルス幅３０ｎｓｅｃのＸｅＣｌエキシマレーザーを用いている。また測定には二次イオン質量分析法（ＳＩＭＳ）を用いている。ＳＩＭＳ測定では、測定開始後、測定感度が安定するまでに時間を要するので、予めＮｉを含有していない珪素膜（非晶質珪素膜。Ｃａｐ膜と称する。）を、対象物であるＮｉ含有結晶質珪素膜の上に成膜したものをサンプルとして用い、測定している。なお、ＳＩＭＳ測定条件は、一次イオン種はＯ^２＋、一次加速電圧は８ｋＶ，スパッタレートは約０．２ｎｍ／ｓｅｃ、測定領域は３０μｍφ、真空度は３×１０^−７Ｐａ以下である。
【００１６】
図１より、第２の結晶質珪素膜中においてＮｉ濃度分布状態はパルスレーザー光のショット回数に依存していることが分かる。ショット回数が０回および１回のとき、Ｎｉは膜の深さ方向に均一な分布をしているが、ショット回数が１３回の場合は、膜の上方側の方が膜中Ｎｉ濃度が高く、下方側の方が膜中Ｎｉ濃度が低くなるような濃度分布を示している。つまり発振されたパルスレーザー光が、第１の結晶質珪素膜の任意の一点につき、複数回、連続的に照射されることでＮｉは膜の上方側に移動する現象を示す。結晶質珪素膜の上方側からパルスレーザー光を照射すると、溶融した結晶質珪素体膜は結晶質半導体膜の下方側から凝固する。溶融状態にある領域と、凝固状態にある領域とでＮｉの溶解度（凝固状態においては固溶度ともいう）が異なり、溶融状態にある領域のほうがＮｉの溶解度が高い。このため、凝固するのが遅い結晶質珪素膜の上方側にＮｉは移動していく。パルスレーザー光の照射において、一回の照射における照射時間は３０ｎｓｅｃ（パルス幅に相当）であり、非常に短い。このため、一回目の照射後、二回目の照射をしたとき、一回目の照射後によって結晶質珪素膜中の上方側に移動したＮｉが、二回目の照射により溶融した結晶質珪素膜中で拡散する間がなく、凝固し、さらに結晶質珪素膜の上方側に移動する。このように、照射を繰り返す毎に結晶質珪素膜中のＮｉは、結晶質珪素膜のより上方側へと移動していくため、上記に示したような現象が起こるのだと考えられる。
【００１７】
本発明は、上記のような現象を利用して、結晶質半導体膜中のＮｉ濃度を低減するものである。
【００１８】
まず基板上に非晶質半導体膜を形成し、非晶質半導体膜の表面に触媒金属元素を添加する。つぎに熱処理を施して固相成長法により第１の結晶質半導体膜を形成する。さらに、第１の結晶質半導体膜の上方側からパルスレーザー光を照射して、パルスレーザー光の照射面側、即ち膜の上方側に触媒金属元素を移動させた第２の結晶質半導体膜を形成する。パルスレーザー光が、第１の結晶質半導体膜の任意の一点につき、複数回、連続的に照射されるようにする。第２の結晶質半導体膜中では、触媒金属元素が膜上方に移動するとともに、パルスレーザー光照射によって得た熱エネルギーにより触媒金属元素の半導体化合物を形成する。このようにして、膜上方側に移動させた触媒金属元素や半導体化合物を選択的にエッチングすることで、膜に含有されている触媒金属元素濃度を低減した第３の結晶質半導体膜が形成できる。
【００１９】
例えば、触媒金属元素としてＮｉを用いた場合化合物半導体としてニッケルシリサイド（ＮｉＳｉｘ）が形成される。ニッケルシリサイドをフッ酸含有溶液を用いて選択的にエッチングすることで、含有されているのＮｉ濃度を低減できる。フッ酸含有溶液によるエッチングは、常温下で可能であるため、従来のゲッタリング方法と比較して極めて低温下での処理となる。
【００２０】
なお、パルスレーザー光は特に上方側から照射する方法に限らず、上方側および下方側からの照射を組み合わせた方法等を用いてもよい。
【００２１】
第２の結晶質半導体膜の形成方法は、パルスレーザー光照射に限らず、他の方法を用いてもよい。例えば、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置などを用いて、第１の結晶質半導体膜を加熱し、半溶融状態にした後、Ｎｉを上方へ偏析させる等の方法でもよい。
【００２２】
ゲート絶縁膜の形成前は、自然酸化膜を除去するために通常フッ酸含有溶液による酸化膜除去（湿式洗浄）を行うことが一般的である。従って、第３の工程においてフッ酸含有溶液による処理を行った後、即時にゲート絶縁膜を形成することによって、湿式洗浄をゲート絶縁膜成膜前の洗浄と兼ねることが可能である。
【００２３】
本発明の半導体装置の作製方法は、前述したような結晶質珪素膜中の触媒金属元素を除去する工程に於いて、触媒金属元素を結晶質半導体膜の表面に移動させる第２の工程と触媒金属元素、或いは触媒金属元素の半導体化合物を常温下で湿式方法により除去する第３の工程を繰り返し行うことを特徴としている。
【００２４】
第２の工程と第３の工程を繰り返し行う毎に、結晶質珪素膜に含有される触媒金属元素は、より低濃度になる。
【００２５】
本発明の半導体装置は、前述したような触媒金属元素の除去工程を含む半導体装置の作製方法により作製された半導体装置において、前記第３の結晶質半導体膜を素子分離することにより形成された半導体膜表面における平均面粗さ（Ｒａ）が、５．０〜４０．０ｎｍであることを特徴としている。
【００２６】
図２は触媒金属元素を用いて非晶質珪素膜を結晶化させ形成した第１の結晶質珪素膜の任意の１点につき、照射したパルスレーザー光のショット回数と平均面粗さを測定した結果である。ショット回数は、それぞれ、０、２、３．９、７．９、１２．６、２５．２、４２、６３、１２６回である。測定はＡＦＭ（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）を用いて行っている。図２より、ショット回数が増えると平均面粗さも増加することが分かる。これは平均面粗さが大きい程、結晶質珪素膜表面の凹凸が大きくなることを示している。
【００２７】
結晶質珪素膜表面の凹凸が大きい程、表面積は大きくなる。従って、触媒金属元素或いは触媒金属元素の半導体化合物と、これらを選択的に除去する溶液（例えば、フッ酸含有溶液）とが接触する接触面積が大きくなり、触媒金属元素の除去効率が上がる。従って、触媒金属元素の除去効率からみれば、結晶質珪素膜表面の凹凸は大きい方がよい。しかしながら、結晶質珪素膜表面の凹凸が大きい程、特に凸部（リッジ）に電界が集中し、電気的特性においてゲート絶縁膜のリーク電流（ゲートリーク電流）が増加する。ゲートリーク電流の大きさは、ゲート絶縁膜の膜質等、凹凸の大きさ以外の要因によっても変わるが、結晶質珪素膜表面の凹凸が４０ｎｍ以下であれば、ＴＦＴの動作上問題ない程度に押さえられる。従って、パルスレーザー光が結晶質半導体膜の任意の１点につき、複数回照射されたときに、パルスレーザー光照射後の結晶質半導体膜の表面（即ち、半導体装置のチャネル領域表面）における平均面粗さ（Ｒａ）が、５．０〜４０．０ｎｍであれば、触媒金属元素を効率よく除去でき、またゲートリーク電流も低く抑えられる。
【００２８】
【発明の実施の形態】
本発明の実施の形態について、図３を用いて説明する。ここでは、本発明を適用して、半導体膜の結晶化に用いた触媒金属元素を半導体膜中から低減する方法について説明する。
【００２９】
ガラス基板１０１上に膜厚４０〜１１０ｎｍの窒化珪素膜からなる下地絶縁膜１０２ａおよび膜厚４０〜１１０ｎｍの酸化珪素膜からなる下地絶縁膜１０２ｂを形成する。
【００３０】
次に下地絶縁膜１０２ｂの上に非晶質珪素膜１０３を形成する。非晶質珪素膜１０３表面に触媒金属元素を添加し、加熱処理を行う。本発明では、添加する触媒金属元素としてはＮｉを用いている。重量換算で１０ｐｐｍに希釈した酢酸ニッケル水溶液をスピンコート法により塗布して、触媒金属元素含有層１０４を形成する。つぎに４００〜５００℃で約１時間の加熱処理を行い、非晶質珪素膜１０３中に含有されている水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０℃〜５７０℃）で４〜１２時間のファーネスによる加熱処理を行い、結晶質珪素膜１０５を形成する。本発明では添加する触媒金属元素としてはニッケルのみを用いているが、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を用いても構わない。また、加熱処理にはファーネスを用いる方法以外にランプやガスによるＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅｌ）装置などを用いても構わない。
【００３１】
結晶質珪素膜１０５にパルスレーザー照射し、溶融・再結晶化を行うことにより、さらに結晶性が向上した結晶質珪素膜１０６を形成する。パルスレーザー照射にはパルス発振のエキシマレーザー（ＸｅＣｌ、３０８ｎｍ）を用いる。パルスレーザー光が、結晶質珪素膜１０５の任意の一点に約２〜１００回（ショット数）、連続的に照射される。またパルスレーザー光照射強度は４８０ｍＪ／ｃｍ^２、発振周波数は３０Ｈｚであり、パルス幅は３０ｎｓｅｃである。これにより、結晶質珪素膜１０６中では、図１に示すように、膜の上方側におけるＮｉ濃度が高くなるように濃度勾配をもつ。また、Ｎｉが含有された結晶質珪素膜１０５をレーザー照射により再結晶化する過程において、結晶質珪素膜１０５中の一部の珪素とＮｉが反応して、半導体化合物であるニッケルシリサイドが結晶質結晶膜１０６に形成される。
【００３２】
つぎに、結晶質珪素膜１０６をフッ酸含有溶液に浸し、結晶質珪素膜１０６に形成されたニッケルシリサイドをエッチングにより除去し、結晶質珪素膜に含有されているのＮｉ濃度が低減した結晶質珪素膜１０７を形成する。この処理は常温下にて、約１２０ｓｅｃ行えばよい。結晶質珪素はフッ酸含有溶液には溶解しないので、結晶質珪素膜１０６そのものはエッチングされない。本発明では、フッ酸含有溶液として７．１３％のフッ化水素アンモニウム（ＮＨ_４ＨＦ_２）と１５．４％のフッ化アンモニウム（ＮＨ_４Ｆ）の混合水溶液を用いている。ニッケルシリサイドをフッ酸含有溶液に浸す方法としては、スピン系装置を用いても良いし、あるいはバッチ式装置を用いてもよい。
【００３３】
上記のような方法を用いることにより、常温、且つ短時間の処理により、Ｎｉ濃度を低減することが出来る。
【００３４】
【実施例】
［実施例１］
本発明を適用して、液晶表示装置を作成するのに必要な画素ＴＦＴと駆動回路用のＴＦＴを同一基板上に作製する方法について図４〜８を用いて説明する。
【００３５】
基板３０１上に膜厚５０〜１００ｎｍの下地絶縁膜３０２ａおよび膜厚５０〜１００ｎｍの膜厚の下地絶縁膜３０２ｂを積層成膜して形成する。下地絶縁膜３０２は、基板３０１から半導体層への不純物拡散を防ぐために形成される。基板３０１にはガラスや石英などの透過性をもつものを使用する。本実施例では、低アルカリガラスを用い、下地絶縁膜３０２ａには膜厚１００ｎｍの窒化珪素膜を下地絶縁膜３０２ｂには膜厚１００ｎｍの酸化珪素膜をそれぞれプラズマＣＶＤ法により成膜した。また本実施例では、下地絶縁膜を二層の積層成膜しているが、不純物拡散の防止効果を得られるなら、一層あるいは三層以上の積層としてもよい。
【００３６】
つぎに、下地絶縁膜３０２ｂ上に３０〜６０ｎｍの非晶質珪素膜３０３を形成する。本実施例では、５５ｎｍの膜厚の非晶質珪素膜３０３をプラズマＣＶＤ法により形成した。
【００３７】
さらに、非晶質珪素膜３０３の表面に結晶性化を促進するための触媒金属元素を添加した後、加熱処理を施し、結晶質珪素膜３０４を形成する。本実施例では、触媒金属元素としてニッケル（Ｎｉ）を含んだ溶液を非晶質珪素膜３０３の表面に塗布する方法を用いて触媒金属元素の添加を行った。触媒金属元素としては、Ｎｉを用いる。加熱処理は、最初に４００〜５００℃で約１時間の加熱処理を行い、非晶質珪素膜３０３中に含有されている水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０℃〜５７０℃）で４〜１２時間（好ましくは４〜６時間）のファーネスによる加熱処理を行う。この他、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）等を用いた加熱処理を行ってもよい。本実施例では、５００℃で１時間の加熱処理を行った後、続けて５５０℃で４時間の加熱処理をファーネスにより行い、結晶質珪素膜３０４を形成した。
【００３８】
上記のようにして形成した結晶質珪素膜３０４の上方側からパルスレーザー照射し、再結晶化した結晶質珪素膜３０５を形成する。パルスレーザー光照射は、パルスレーザー光が結晶質珪素膜３０４の任意の一点に約１３回（ショット数）、連続的に照射されるように照射した。これにより、結晶質珪素膜３０５中では、膜の上方側におけるニッケル濃度が高くなるように濃度勾配をもつ。本実施例では、パルスレーザー光として光学系で線状に集光したＸｅＣｌエキシマレーザー（３０８ｎｍ）を用いた。また照射強度４８０ｍＪ／ｃｍ^２、発振周波数３０Ｈｚ、パルス幅３０ｎｓｅｃである。ＸｅＣｌエキシマレーザー以外にもＫｒＦエキシマレーザー等を用いても構わない。パルスレーザー照射条件は、照射するレーザー光や結晶質珪素膜の性質によって変わるので、パルスレーザー照射後に形成される結晶質珪素膜３０５において、膜の上方側におけるニッケル濃度が膜の下方側におけるニッケル濃度よりも高くなる濃度勾配をもつような条件を実施者が適宜選択すればよい。
【００３９】
図１０は、以上のようにして作製された結晶質珪素膜３０５の結晶面方位を示す図である。ＥＢＳＰ（ＥｌｅｃｔｒｏｎＢａｃｋｓｃａｔｔｅｒＤｉｆｆｒａｃｔｉｏｎＰａｔｔｅｒｎ）により、３０μｍ×３０μｍの範囲を０．２μｍステップで測定した結果である。図１０より、結晶質珪素膜３０５の結晶面方位は主に＜１１１＞晶帯面で構成されていることが分かる。また、＜１１１＞晶帯面のうち、結晶面配向は主に（１１０）面配向および／あるいは（２１１）面配向で構成されている。
【００４０】
つぎに、結晶質珪素膜３０５表面に形成されたニッケルシリサイドを、フッ酸含有溶液で溶解し、除去する。結晶質珪素膜３０５には、ニッケルが含有された結晶質珪素膜３０４をパルスレーザー照射により再結晶化する過程において、結晶質珪素膜３０４中の一部のシリコンとニッケルが反応して半導体化合物であるニッケルシリサイドが多く形成されている。結晶質珪素はフッ酸含有溶液には溶解しないので、結晶質珪素膜３０５そのものはエッチングされない。本実施例では、７．１３％のフッ化水素アンモニウム（ＮＨ_４ＨＦ_２）と１５．４％のフッ化アンモニウム（ＮＨ_４Ｆ）の混合水溶液中に約１２０ｓｅｃ浸した。ニッケルシリサイドをエッチング溶液に浸す方法としては、スピン系装置を用いても良いし、あるいはバッチ式装置を用いてもよい。使用する薬液はフッ酸を含有するものであれば特に限定されない。また、使用するエッチング溶液によって最適なエッチング時間が異なるので、エッチング時間については、実施者が適宜決定すればよい。
【００４１】
以上の様にして、結晶質珪素膜３０５中にニッケルシリサイドとして含有されているＮｉを除去することで、結晶質珪素膜に含有されているＮｉ含有量が低減した結晶質珪素膜３０６を形成する。
【００４２】
次いで、ＴＦＴの閾値を制御する為に、結晶質珪素膜３０６に５×１０^１６〜５×１０^１７／ｃｍ^３程度のｐ型不純物であるボロンを添加するチャネルドープ行う。ＴＦＴの閾値は形成する結晶質珪素膜３０６や後の工程で形成するゲート絶縁膜の特性、あるいはこれら以外の様々な要因によって変動する。従って、必ずしもボロンを添加する必要はなく、何も不純物を添加しない、或いは必要に応じて燐などのｎ型不純物を添加するなどの方法をとってもよい。またボロンを添加する際にも、添加量は上記に示した濃度範囲に限らず、適宜決定すればよい。
【００４３】
さらに、結晶質珪素膜３０６をフォトリソおよびエッチングにより素子分離する。なお、結晶質珪素膜３０６における結晶面配向は、結晶質珪素膜３０５における構成を維持したものとなっている。
【００４４】
所望の形状に加工した結晶質珪素膜３０６の上に膜厚４０〜１３０ｎｍのゲート絶縁膜３０７をプラズマＣＶＤ法により形成する。ゲート絶縁膜３０７の成膜直前には、結晶質珪素膜３０６とゲート絶縁膜３０７との界面に存在する不純物を低減、あるいは結晶質珪素膜３０６表面に形成された自然酸化膜を除去するため結晶質珪素膜３０６表面を洗浄する。本実施例では、この洗浄を、フッ酸を含む溶液で結晶質珪素膜３０６表面を処理することにより、結晶質珪素膜３０６表面の洗浄を行った。
【００４５】
ここで、膜中にＮｉを多く含んだ結晶質珪素膜３０５に、チャネルドープし、さらに所望の形状に加工した後、上記に示したようなフッ酸を含有している溶液でおこなうＮｉの除去とゲート絶縁膜３０７成膜前の洗浄とを兼ねて行うことも可能である。
【００４６】
ゲート絶縁膜３０７の上に膜厚２０〜４０ｎｍのゲート電極３０８ａおよび膜厚２００〜４００ｎｍのゲート電極３０８ｂを形成する。本実施例では、ゲート電極３０８ａに窒化タンタル（ＴａＮ）、導電性膜３０８ｂにタングステン（Ｗ）を用いている。ゲート電極３０８（３０８ａ、３０８ｂ）を形成するのに用いる材料は前記窒化タンタルやタングステンに限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を組み合わせた合金膜もしくは化合物材料、若しくは燐などの不純物元素を添加した多結晶珪素膜に代表される半導体膜を用いてもよい。
【００４７】
つぎに、ゲート電極３０８をフォトリソおよびエッチングにより加工し、所望の形状にする。レジスト３０９をマスクとして、ドライエッチングによりゲート電極３０８（３０８ａ、３０８ｂ）を側壁に傾斜（テーパー）のある形状に形成し、ゲート電極３０８ａと３０８ｂとの間に高選択比のある異方性エッチングにより、ゲート電極３０８ｂを加工する。これにより、断面形状が帽子のような形をしたハットシェイプ型のゲート電極３０８が形成される。ゲート電極３０８の形状は、ハットシェイプ型以外の形状のゲート電極を用いてもよい。また本実施例では、二層積層膜となっているが、単層膜や二層以上の積層構造としてもよい。
【００４８】
ゲート電極形成後、ゲート電極３０８をマスクとしてｎ型不純靴元素である燐を半導体層に添加する。これは画素ＴＦＴのオフリーク電流を低減する為、低濃度のｎ型不純物元素を添加したｎ型領域３１０を形成する為であり、本実施例では、ｎ型領域３１０中の燐濃度が１×１０^１７〜１×１０^１８／ｃｍ^３となるように添加した。
【００４９】
つぎに、ｎチャネル型ＴＦＴのソース（あるいはドレイン）領域３１１を形成する為のｎ型不純物元素の添加を行う。高濃度のｎ型不純物元素が添加されないように、ｐチャネル型ＴＦＴとなる領域とｎ型領域３１１とをレジスト３１３で保護し、ソース（あるいはドレイン）領域３１１における濃度が１×１０^１９〜１×１０^２１／ｃｍ^３になるようにｎ型不純物元素である燐を添加する。このとき同時に、添加したｎ型不純物元素がゲート電極３０８ａを突き抜けてゲート電極３０８ａの下部の半導体層にも添加され、ソース（あるいはドレイン）領域３１１よりも低濃度のｎ型領域３１２が形成される。本実施例では、ｎ型領域３１２の燐濃度はおよそ１×１０^１８〜１×１０^１９／ｃｍ^３である。ｎ型領域３１２は、主にホットキャリアによるＴＦＴの特性劣化を防止する為に形成される。これは本実施例のように、ソース（あるいはドレイン）領域３１１の形成と同時に形成しても良いし、或いはｎ型領域３１２形成に適切な添加条件でｎ型不純物元素を別途添加し別々に形成してもよい。また、ｎ型領域３１２がなくてもホットキャリアに対する信頼性を十分確保できるのであれば、ｎ型領域３１２は特に形成しなくてもよい。
【００５０】
さらに、ｐチャネル型ＴＦＴのソース（あるいはドレイン）領域３１４を形成する為のｐ型不純物元素の添加を行う。ｐ型不純物元素の添加が不要であるｎチャネル型ＴＦＴをレジスト３１６で保護し、ソース（あるいはドレイン）領域３１４における濃度が１×１０^１９〜１×１０^２１／ｃｍ^３になるようにｐ型不純物元素であるボロンを添加する。このとき同時に、添加したｐ型不純物元素はゲート電極３０８ａを突き抜けてゲート電極３０８ａの下部の半導体層にも添加され、ソース（あるいはドレイン）領域３１４よりも低濃度のｐ型領域３１５が形成される。本実施例では、ｐ型領域３１５のボロン濃度はおよそ１×１０^１８〜１×１０^１９／ｃｍ^３である。
【００５１】
以上のような工程により、ｎ型不純物元素およびｐ型不純物元素の添加を行う。不純物元素の添加はドーピングによって行ってもよいし、或いはイオンインプランテーションなどの方法を用いてもよい。ｎ型不純物元素とｐ型不純物元素の添加の順番は、どちらを先にしても構わない。
【００５２】
不純物元素を添加した後、層間絶縁膜３１７（３１７ａ、３１７ｂ、３１７ｃ）の形成を行う。ゲート電極３０８の上に層間絶縁膜３１７ａとなる膜厚４０〜１２０ｎｍの酸化珪素膜を成膜する。つぎに、層間絶縁膜３１７ａの上に膜厚４０〜１２０ｎｍの窒化酸化珪素膜を成膜して層間絶縁膜３１７ｂを形成する。層間絶縁膜３１７ａおよび３１７ｂには、上記に述べた膜以外の材料を用いても良いが、各々の層間絶縁膜形成以降の熱処理温度に耐えうるよう、無機材料の膜を用いることが好ましい。層間絶縁膜３１７ａを形成後、添加した不純物元素を活性化するため、５００〜６００℃で３〜６時間の熱処理をファーネスにより行う。なお、ファーネスによる熱処理以外にも、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅｌ）やレーザー光などを用いた方法で活性化を行ってもよい。また、層間絶縁膜３１７ａ形成後に活性化を行うのは、ゲート電極３０８の酸化を防止するためであり、低酸素雰囲気中などゲート電極が酸化されないような条件下であれば、層間絶縁膜３１７ａは特に形成しなくてもよい。さらに、層間絶縁膜３１７ｂの形成後、３〜１００％の水素を含む雰囲気中で３００〜４２０℃の熱処理をして水素化を行う。これ以外にも、プラズマ水素化などの方法により水素化処理をおこなってもよい。
【００５３】
つぎに層間絶縁膜３１７ｂの上に膜厚０．７〜１．８μｍのアクリル樹脂膜を塗布し、層間絶縁膜３１７ｃを形成する。層間絶縁膜３１７ｂにアクリル樹脂膜を用いるのは、これ以前のＴＦＴ形成工程においてできた凹凸を平坦化する為であり、アクリル樹脂膜と同様に平坦化が可能であるポリイミドなどの有機材料を用いてもよい。
【００５４】
層間絶縁膜３１７を形成後、フォトリソおよびエッチングにより、コンタクトホールを形成する。本実施例では、層間絶縁膜３１７ａ、３１７ｂ、３１７ｃのいずれもドライエッチングしている。
【００５５】
コンタクトホール開孔後、液晶表示装置の画素電極３１８となる膜厚８０〜１２０ｎｍの透明導電膜を成膜し、フォトリソおよびエッチングにより所望の形状に加工する。透明導電膜にはＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）や酸化亜鉛（ＺｎＯ）等を用いればよい。またエッチングには塩化第二鉄などを用いる。
【００５６】
画素電極３１８を形成後、配線３１９を形成する。配線３１９は厚さが約６０ｎｍの第一のＴｉ膜を成膜後、厚さが約４０ｎｍのＴｉＮ膜を積層成膜し、さらに厚さが３５０ｎｍのＡｌ−Ｓｉ（２ｗｔ％のＳｉを含有したＡｌ）膜を積層成膜して、最後に第二のＴｉ膜を成膜した積層膜を形成し、にフォトリソおよびエッチングにより所望の形状にする。第一のＴｉ膜によりＡｌ−Ｓｉ膜中のＡｌが半導体層に拡散するのを防ぎ、第二のＴｉ膜により、Ａｌ−Ｓｉ膜のヒロックを防止している。本実施例ではＴｉＮ膜を成膜しているが、前記Ａｌの拡散防止効果を高めるためであり、成膜しなくてもよい。またＡｌ−Ｓｉ以外にＡｌ−Ｔｉ（Ｔｉを含有したＡｌ）など、他の低抵抗性導電性膜を用いても構わない。
【００５７】
ここで、画素電極３１８と配線３１９とには直接接する部分が設けられており、電気的に接続されている。
【００５８】
以上の工程を経て、液晶表示装置を作成するのに必要な画素ＴＦＴと駆動回路用のＴＦＴとを備えたＴＦＴアレイ基板３２０を作製した。本実施例に記載した半導体装置の作製方法を用いることにより、低温かつ短時間で触媒金属元素を除去でき、その結果、触媒金属元素起因のオフリーク電流が低減された良好な特性を示すＴＦＴを作製出来る。また本実施例では述べていないが必要に応じて洗浄及び熱処理の工程を加える。
【００５９】
［実施例２］
本実施例では、実施例１で作製した基板を用いることにより、触媒金属元素起因のオフリーク電流が原因となって発生する点欠陥が低減された液晶表示装置を作製する方法について図９、１０を用いて説明する。
【００６０】
実施例１の方法に従いＴＦＴアレイ基板４０１を作製した後、基板４０１のＴＦＴが形成された側に配向膜４０２を形成し、ラビング処理を施す。配向膜４０２の形成にはポリイミド樹脂やポリアミック系樹脂を用いる。
【００６１】
つぎに、対向基板４０３を形成する。まず基板４０４上に金属クロムを材料とした遮光層４０５を形成する。さらに透明導電膜であるＩＴＯを成膜・加工して画素電極４０６を形成する。遮光膜４０５と画素電極４０６の間には、必要に応じて赤、青、緑の三色のカラーフィルター４０７ａ〜４０７ｃ（ここでは図示しない）を設ける。またカラーフィルター４０７を形成した場合、カラーフィルター４０７と遮光層４０５の段差を埋めて平坦化するために、アクリル樹脂などの材料を用いて保護膜４０８を形成する。
【００６２】
以上のようにして作製した対向基板４０３の電極を設けている側に配向膜４０９を形成し、ラビング処理を施す。さらに対向基板４０３とＴＦＴアレイ基板４０１を接着する為に、対向基板側にシール剤（図示しない）を塗布し、加熱してシール剤を仮硬化させる。仮硬化後、対向基板４０３の配向膜４０９を形成した側にプラスチック球のスペーサー４１０を散布する。
【００６３】
つぎに、ＴＦＴアレイ基板４０１と対向基板４０３の各々の配向膜４０２、４０９を形成している側が向き合うようにして両基板を精度良く張り合わせる。張り合わせた基板のうち不要な部分をせん断して、所望のサイズの液晶パネル４１１にする。液晶パネル４１１の内部に液晶材料４１２を注入しパネル内部全体に満たした後、封止剤を用いて完全に封止する。
【００６４】
図１０は液晶パネル４１１の上面図である。画素５０１の周辺に走査信号駆動回路５０２ａと画像信号駆動回路５０２ｂが設けられている。駆動回路は接続配線群５０３によって外部入力端子群５０４と接続されている。画素部５０１では走査信号駆動回路５０２ａと画像信号駆動回路５０２ｂから延在するデータ配線群がマトリクス状に交差して画素を形成し、各々の画祖には画素ＴＦＴと保持容量、画素電極が設けられている。液晶パネル４１１の外側では、フレキシブルプリント配線板（ＦＰＣ：ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）５０６が外部入室力端子５０４に接続しており、接続配線群５０３により、それぞれの駆動回路に接続している。外部入出力端子５０４はデータ配線群と同じ導電性膜から形成される。フレキシブルプリント配線板５０６はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子５０４と接続している。
【００６５】
液晶パネル４１１のＴＦＴアレイ基板と対向基板に、偏光板と位相差板を取り付け、液晶表示装置を完成する。
【００６６】
以上のような方法で、本発明を適用した液晶表示装置を作成した。
【００６７】
【発明の効果】
本発明の半導体装置の作製方法を用いることにより、低温、かつ短時間の処理で、結晶化後、不要になった触媒金属元素を除去した結晶質半導体膜を作製出来る。また、このような結晶質半導体膜を用いることで、触媒金属元素起因のオフリーク電流が低減された良好なＴＦＴ、或いはそのＴＦＴを用いて作製した液晶表示パネルを作製出来る。
【図面の簡単な説明】
【図１】結晶質珪素膜中に含有されているＮｉ濃度の深さ方向分析結果（ＳＩＭＳ）
【図２】パルスレーザーのショット回数と結晶質珪素膜表面の面平均粗さ（ＡＦＭ）
【図３】本発明におけるＮｉ除去工程の断面図
【図４】ＴＦＴ作製工程断面図
【図５】ＴＦＴ作製工程断面図
【図６】ＴＦＴ作製工程断面図
【図７】ＴＦＴ作製工程断面図
【図８】液晶表示装置の一部の断面図
【図９】液晶表示装置全体の上面図
【図１０】結晶質珪素膜の結晶面方位を表す図[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a technique for removing a catalytic metal element contained in a crystalline semiconductor film and manufacturing a high-purity crystalline semiconductor film.
[0002]
[Prior art]
Research and development for miniaturization and high performance of devices utilizing semiconductor characteristics are being continued every day. As devices become smaller and lighter, the effect of even a small amount of heavy metal impurity elements becomes greater, and problems such as deterioration of device characteristics and shortening of device life time are becoming more pronounced. In order to solve such problems relating to the deterioration of characteristics and the yield, studies on gettering technology for reducing the concentration of impurity metal elements in semiconductors are being actively conducted (for example, see Non-Patent Document 1).
[0003]
[Non-patent document 1]
Hideki Tsuya, "Super LSI Process Engineering", published by Maruzen Co., Ltd., March 30, 1995, pp. 191-250
A method of obtaining a semiconductor film having good crystallinity by adding a metal element such as Ni, Cu, or Pd to an amorphous semiconductor film and performing heat treatment has been disclosed (for example, Patent Document 1). 1). Here, Ni, which is one of the catalytic metal elements used as a catalyst for accelerating the crystallization of the amorphous silicon film, is a catalytic metal element and, at the same time, deteriorates the characteristics of the semiconductor film. It is also a heavy metal impurity element that causes. Therefore, when the above-described crystallization method is applied, the catalytic metal element is promptly removed from the crystalline semiconductor film (crystalline silicon film) obtained after the crystallization step (or included in the crystalline silicon film). It is desirable to reduce the concentration of the catalytic metal element to be used), and various gettering techniques have been developed as a treatment for this purpose.
[0004]
[Patent Document 1]
JP-A-7-161634 (FIG. 4-5, FIG. 1)
The following are examples of gettering techniques devised so far. (1) A method in which an element having a gettering action (eg, an element belonging to Group 15 of the periodic table) is diffused from a region which becomes a channel formation region of a catalytic metal element to a source region or a drain region containing a high concentration by heating (eg, (2) An element having a gettering action (for example, an element belonging to Group 15 of the periodic table) from the active layer (particularly, a region to be a channel forming region) after the catalytic metal element is heated by heating. A method of including a high concentration and diffusing it into a gettering region formed outside a region to be an active layer (for example, see Patent Document 3); (3) a first silicon film (a semiconductor for forming an active layer) A second semiconductor film (for example, a silicon film) serving as a gettering region via an extremely thin (approximately 1 to 5 nm thick) oxide film over the film), and heat-treated to form a first semiconductor film. How the conductor film to diffuse the catalytic metal element to the second semiconductor film (for example, see Patent Document 4).
[0005]
[Patent Document 2]
JP-A-8-213317 (page 3-4, FIG. 2)
[0006]
[Patent Document 3]
JP-A-10-247735 (page 2-5, FIG. 1)
[0007]
[Patent Document 4]
JP-A-10-22289 (page 3-5, FIG. 1)
[0008]
[Problems to be solved by the invention]
In general, a glass substrate is often used as a substrate for manufacturing a TFT because it is inexpensive as compared with quartz or the like. However, there is a concern that high-temperature heat treatment may cause shrinkage and warpage of the glass substrate. For this reason, in a series of manufacturing steps for manufacturing a TFT, it is required to reduce at least one heat treatment step, to shorten the heat treatment step time, or to lower the heat treatment temperature.
[0009]
The gettering step of the catalytic metal element which is no longer necessary after crystallization is not an exception, and a reduction in processing time and a lower temperature are required.
[0010]
However, the gettering method of the catalytic metal element as in the prior art always involves a heat treatment step as described above. Further, it is known that the temperature required for this heat treatment is approximately 500 ° C. or higher, and that the lower the heating temperature, the longer the processing time, and the higher the temperature, the shorter the required time. Thus, in the gettering method, the heat treatment temperature and the heat treatment time had a trade-off relationship.
[0011]
Therefore, there has been a demand for the development of a new gettering method that can simultaneously reduce the processing time and lower the processing temperature.
[0012]
The present invention provides a semiconductor device manufactured using a method for manufacturing a semiconductor device including a step of reducing a catalytic metal element which is unnecessary after crystallization by a short-time and low-temperature treatment, and a method for manufacturing the semiconductor device. The task is to
[0013]
[Means for Solving the Problems]
Means for solving the problems of the present invention will be described below. Note that in this specification, when a film is formed on a substrate, the side on which the film is formed is referred to as “upper” with respect to the center in the thickness direction of the formed film, and One side is referred to as "down".
[0014]
According to the method for manufacturing a semiconductor device of the present invention, a first crystalline semiconductor film is formed in which the concentration of a catalytic metal element on the upper side of the crystalline semiconductor film has a higher concentration gradient than the concentration of the catalytic metal element on the lower side. A first step, and a second step of forming a second crystalline semiconductor film by selectively removing the catalytic metal element or a semiconductor compound of the catalytic metal element on the surface of the first crystalline semiconductor film; It is characterized by having.
[0015]
FIG. 1 shows that a pulse is generated at an arbitrary point of a first crystalline silicon film formed by crystallizing an amorphous silicon film using a catalytic metal element at 0, 1, and 13 shots (oscillations). It is a measurement result of a Ni concentration distribution in a second crystalline silicon film formed by continuously irradiating a laser beam. Note that the pulsed laser light was irradiated from above the first crystalline silicon film, and the irradiation intensity was 480 mJ / cm. ² An XeCl excimer laser having an oscillation frequency of 30 Hz and a pulse width of 30 nsec is used. Further, secondary ion mass spectrometry (SIMS) is used for the measurement. In the SIMS measurement, since it takes time until the measurement sensitivity becomes stable after the start of the measurement, a silicon film not containing Ni in advance (amorphous silicon film; referred to as a Cap film) is converted to a target film containing Ni as an object. Measurement is performed using a sample formed on a crystalline silicon film as a sample. The SIMS measurement conditions were such that the primary ion species was O ²⁺ The primary acceleration voltage is 8 kV, the sputter rate is about 0.2 nm / sec, the measurement area is 30 μmφ, and the degree of vacuum is 3 × 10 ^-7 Pa or less.
[0016]
FIG. 1 shows that the Ni concentration distribution state in the second crystalline silicon film depends on the number of shots of the pulsed laser light. When the number of shots is 0 and 1, Ni has a uniform distribution in the depth direction of the film. However, when the number of shots is 13, the Ni concentration in the film is higher on the upper side of the film. The lower side shows a concentration distribution in which the Ni concentration in the film is lower. In other words, a phenomenon in which Ni is moved to the upper side of the film when the oscillated pulsed laser light is continuously applied to an arbitrary point of the first crystalline silicon film a plurality of times is shown. When pulsed laser light is irradiated from above the crystalline silicon film, the melted crystalline silicon body film solidifies from below the crystalline semiconductor film. The solubility of Ni (also referred to as solid solubility in the solidified state) differs between the region in the molten state and the region in the solidified state, and the region in the molten state has higher Ni solubility. For this reason, Ni moves to the upper side of the crystalline silicon film which solidifies slowly. In the irradiation with the pulse laser light, the irradiation time in one irradiation is 30 nsec (corresponding to the pulse width), which is extremely short. For this reason, after the first irradiation, when the second irradiation is performed, Ni moved to the upper side in the crystalline silicon film by the first irradiation is in the crystalline silicon film melted by the second irradiation. There is no time for diffusion, and it solidifies and moves to the upper side of the crystalline silicon film. As described above, every time the irradiation is repeated, Ni in the crystalline silicon film moves to the upper side of the crystalline silicon film, and thus it is considered that the phenomenon described above occurs.
[0017]
The present invention is to reduce the Ni concentration in a crystalline semiconductor film by utilizing the above phenomenon.
[0018]
First, an amorphous semiconductor film is formed over a substrate, and a catalytic metal element is added to the surface of the amorphous semiconductor film. Next, heat treatment is performed to form a first crystalline semiconductor film by a solid phase growth method. Further, the second crystalline semiconductor film obtained by irradiating the pulsed laser light from above the first crystalline semiconductor film and moving the catalytic metal element to the irradiation surface side of the pulsed laser light, that is, the upper side of the film, Form. The pulsed laser light is continuously irradiated a plurality of times at an arbitrary point on the first crystalline semiconductor film. In the second crystalline semiconductor film, the catalytic metal element moves upward of the film, and a semiconductor compound of the catalytic metal element is formed by thermal energy obtained by irradiation with the pulse laser beam. In this manner, by selectively etching the catalytic metal element or the semiconductor compound moved to the upper side of the film, a third crystalline semiconductor film in which the concentration of the catalytic metal element contained in the film is reduced can be formed. .
[0019]
For example, when Ni is used as a catalytic metal element, nickel silicide (NiSix) is formed as a compound semiconductor. By selectively etching nickel silicide using a hydrofluoric acid-containing solution, the concentration of Ni contained therein can be reduced. Since etching with a hydrofluoric acid-containing solution can be performed at normal temperature, the processing is performed at an extremely low temperature as compared with the conventional gettering method.
[0020]
The method of irradiating the pulsed laser light from the upper side is not particularly limited, and a method combining irradiation from the upper side and the lower side may be used.
[0021]
The method for forming the second crystalline semiconductor film is not limited to pulsed laser light irradiation, and another method may be used. For example, a method may be used in which the first crystalline semiconductor film is heated to a semi-molten state by using an RTA (Rapid Thermal Anneal) apparatus or the like, and Ni is segregated upward.
[0022]
Before the formation of the gate insulating film, it is general to remove the oxide film (wet cleaning) using a hydrofluoric acid-containing solution in order to remove the natural oxide film. Therefore, by performing the treatment with the hydrofluoric acid-containing solution in the third step and immediately forming the gate insulating film, the wet cleaning can also serve as the cleaning before forming the gate insulating film.
[0023]
In the method for manufacturing a semiconductor device according to the present invention, in the step of removing the catalytic metal element in the crystalline silicon film as described above, the second step of moving the catalytic metal element to the surface of the crystalline semiconductor film and the catalyst The method is characterized in that a third step of removing a semiconductor compound of a metal element or a catalytic metal element by a wet method at room temperature is repeatedly performed.
[0024]
Each time the second step and the third step are repeated, the concentration of the catalytic metal element contained in the crystalline silicon film becomes lower.
[0025]
The semiconductor device according to the present invention is a semiconductor device manufactured by a method for manufacturing a semiconductor device including the step of removing a catalytic metal element as described above, wherein a semiconductor formed by isolating the third crystalline semiconductor film is used. An average surface roughness (Ra) on the film surface is 5.0 to 40.0 nm.
[0026]
FIG. 2 shows the number of shots of pulsed laser light and the average surface roughness measured at an arbitrary point on a first crystalline silicon film formed by crystallizing an amorphous silicon film using a catalytic metal element. The result. The number of shots is 0, 2, 3.9, 7.9, 12.6, 25.2, 42, 63, and 126, respectively. The measurement is performed using an AFM (Atomic Force Microscope). FIG. 2 shows that the average surface roughness increases as the number of shots increases. This indicates that the greater the average surface roughness, the greater the irregularities on the surface of the crystalline silicon film.
[0027]
The larger the irregularities on the surface of the crystalline silicon film, the larger the surface area. Therefore, the contact area between the catalytic metal element or the semiconductor compound of the catalytic metal element and a solution for selectively removing the catalytic metal element (for example, a hydrofluoric acid-containing solution) increases, and the catalytic metal element removal efficiency increases. Therefore, from the viewpoint of the catalytic metal element removal efficiency, it is preferable that the surface of the crystalline silicon film has large irregularities. However, as the irregularities on the surface of the crystalline silicon film increase, the electric field concentrates particularly on the protrusions (ridges), and the leakage current (gate leakage current) of the gate insulating film increases in the electrical characteristics. The magnitude of the gate leakage current varies depending on factors other than the size of the irregularities, such as the film quality of the gate insulating film. However, if the irregularities on the surface of the crystalline silicon film are 40 nm or less, it is possible to suppress the operation of the TFT to a problem. Can be Therefore, when the pulsed laser beam is irradiated a plurality of times at an arbitrary point on the crystalline semiconductor film, the average surface on the surface of the crystalline semiconductor film after the pulsed laser beam irradiation (that is, the surface of the channel region of the semiconductor device). When the roughness (Ra) is 5.0 to 40.0 nm, the catalytic metal element can be efficiently removed, and the gate leak current can be suppressed low.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to FIG. Here, a method for reducing the catalytic metal element used for crystallization of a semiconductor film from the semiconductor film by applying the present invention will be described.
[0029]
A base insulating film 102a made of a silicon nitride film having a thickness of 40 to 110 nm and a base insulating film 102b made of a silicon oxide film having a thickness of 40 to 110 nm are formed over a glass substrate 101.
[0030]
Next, an amorphous silicon film 103 is formed over the base insulating film 102b. A catalytic metal element is added to the surface of the amorphous silicon film 103, and heat treatment is performed. In the present invention, Ni is used as a catalytic metal element to be added. A nickel acetate aqueous solution diluted to 10 ppm by weight is applied by spin coating to form a catalytic metal element-containing layer 104. Next, a heat treatment is performed at 400 to 500 ° C. for about 1 hour to desorb hydrogen contained in the amorphous silicon film 103 from the film, and then 500 to 650 ° C. (preferably 550 to 570 ° C.). C.) for 4 to 12 hours to form a crystalline silicon film 105. In the present invention, only nickel is used as a catalytic metal element to be added. However, iron (Fe), nickel (Ni), cobalt (Co), tin (Sn), lead (Pb), ruthenium (Ru), and rhodium ( Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), copper (Cu), or gold (Au) may be used. For the heat treatment, an RTA (Rapid Thermal Anneal) device using a lamp or gas may be used instead of the method using a furnace.
[0031]
By irradiating the crystalline silicon film 105 with a pulse laser and performing melting and recrystallization, a crystalline silicon film 106 with further improved crystallinity is formed. A pulse oscillation excimer laser (XeCl, 308 nm) is used for pulse laser irradiation. An arbitrary point of the crystalline silicon film 105 is continuously irradiated about 2 to 100 times (the number of shots) with a pulsed laser beam. The pulse laser beam irradiation intensity is 480 mJ / cm ² , The oscillation frequency is 30 Hz, and the pulse width is 30 nsec. Thus, as shown in FIG. 1, the crystalline silicon film 106 has a concentration gradient such that the Ni concentration on the upper side of the film becomes higher. Further, in the process of recrystallizing the crystalline silicon film 105 containing Ni by laser irradiation, a part of silicon in the crystalline silicon film 105 reacts with Ni, and nickel silicide which is a semiconductor compound becomes crystalline. It is formed on the crystal film 106.
[0032]
Next, the crystalline silicon film 106 is immersed in a hydrofluoric acid-containing solution, and nickel silicide formed on the crystalline silicon film 106 is removed by etching. A silicon film 107 is formed. This process may be performed at room temperature for about 120 seconds. Since the crystalline silicon does not dissolve in the hydrofluoric acid-containing solution, the crystalline silicon film 106 itself is not etched. In the present invention, 7.13% ammonium hydrogen fluoride (NH) is used as the hydrofluoric acid-containing solution. ₄ HF ₂ ) And 15.4% ammonium fluoride (NH ₄ The mixed aqueous solution of F) is used. As a method of immersing nickel silicide in the hydrofluoric acid-containing solution, a spin-based apparatus may be used, or a batch-type apparatus may be used.
[0033]
By using the above-described method, the Ni concentration can be reduced by a treatment at room temperature for a short time.
[0034]
【Example】
[Example 1]
A method for manufacturing a pixel TFT and a driver circuit TFT required for manufacturing a liquid crystal display device on the same substrate by applying the present invention will be described with reference to FIGS.
[0035]
A base insulating film 302a with a thickness of 50 to 100 nm and a base insulating film 302b with a thickness of 50 to 100 nm are formed by stacking over a substrate 301. The base insulating film 302 is formed in order to prevent impurity diffusion from the substrate 301 to the semiconductor layer. A substrate having transparency such as glass or quartz is used for the substrate 301. In this embodiment, low alkali glass is used, and a 100-nm-thick silicon nitride film is formed as the base insulating film 302a and a 100-nm-thick silicon oxide film is formed as the base insulating film 302b by a plasma CVD method. In this embodiment, two layers of the base insulating film are stacked. However, if an effect of preventing impurity diffusion can be obtained, one or three or more layers may be stacked.
[0036]
Next, an amorphous silicon film 303 having a thickness of 30 to 60 nm is formed over the base insulating film 302b. In this embodiment, an amorphous silicon film 303 having a thickness of 55 nm is formed by a plasma CVD method.
[0037]
Further, after adding a catalytic metal element for promoting crystallization to the surface of the amorphous silicon film 303, a heat treatment is performed to form a crystalline silicon film 304. In the present embodiment, the catalytic metal element was added by using a method of applying a solution containing nickel (Ni) as the catalytic metal element to the surface of the amorphous silicon film 303. Ni is used as the catalytic metal element. In the heat treatment, first, heat treatment is performed at 400 to 500 ° C. for about 1 hour to release hydrogen contained in the amorphous silicon film 303 from the film, and then the heat treatment is performed at 500 to 650 ° C. (preferably, Heat treatment is performed at 550 ° C. to 570 ° C. by a furnace for 4 to 12 hours (preferably 4 to 6 hours). In addition, heat treatment using RTA (Rapid Thermal Annealing) or the like may be performed. In this embodiment, after performing the heat treatment at 500 ° C. for 1 hour, the heat treatment is subsequently performed at 550 ° C. for 4 hours using a furnace to form the crystalline silicon film 304.
[0038]
Pulsed laser irradiation is performed from above the crystalline silicon film 304 formed as described above to form a recrystallized crystalline silicon film 305. Pulsed laser light irradiation was performed so that the pulsed laser light was continuously irradiated to an arbitrary point of the crystalline silicon film 304 about 13 times (the number of shots). Thus, the crystalline silicon film 305 has a concentration gradient such that the nickel concentration on the upper side of the film becomes higher. In this embodiment, an XeCl excimer laser (308 nm) condensed linearly by an optical system is used as the pulsed laser light. The irradiation intensity is 480 mJ / cm ² , The oscillation frequency is 30 Hz, and the pulse width is 30 nsec. A KrF excimer laser or the like may be used other than the XeCl excimer laser. The pulse laser irradiation conditions vary depending on the laser light to be irradiated and the properties of the crystalline silicon film. Therefore, in the crystalline silicon film 305 formed after the pulse laser irradiation, the nickel concentration on the upper side of the film is lower than the nickel concentration on the lower side of the film. The practitioner may appropriately select a condition having a higher concentration gradient.
[0039]
FIG. 10 is a diagram showing the crystal plane orientation of the crystalline silicon film 305 manufactured as described above. This is the result of measuring a range of 30 μm × 30 μm in 0.2 μm steps by EBSP (Electron Backscatter Diffraction Pattern). FIG. 10 shows that the crystal plane orientation of the crystalline silicon film 305 is mainly constituted by the <111> crystal zone plane. Further, among the <111> crystal zone planes, the crystal plane orientation is mainly constituted by the (110) plane orientation and / or the (211) plane orientation.
[0040]
Next, nickel silicide formed on the surface of the crystalline silicon film 305 is dissolved and removed with a hydrofluoric acid-containing solution. In the process of recrystallizing the crystalline silicon film 304 containing nickel by pulsed laser irradiation, part of the silicon in the crystalline silicon film 304 reacts with nickel in the crystalline silicon film 305 to form a semiconductor compound. Many nickel silicides are formed. Since the crystalline silicon does not dissolve in the hydrofluoric acid-containing solution, the crystalline silicon film 305 itself is not etched. In this embodiment, 7.13% of ammonium hydrogen fluoride (NH ₄ HF ₂ ) And 15.4% ammonium fluoride (NH ₄ It was immersed in the mixed aqueous solution of F) for about 120 seconds. As a method of immersing nickel silicide in the etching solution, a spin-based device may be used, or a batch-type device may be used. The chemical used is not particularly limited as long as it contains hydrofluoric acid. Further, since the optimum etching time differs depending on the etching solution used, the practitioner may appropriately determine the etching time.
[0041]
As described above, by removing Ni contained in the crystalline silicon film 305 as nickel silicide, a crystalline silicon film 306 having a reduced Ni content in the crystalline silicon film is formed. .
[0042]
Next, in order to control the threshold value of the TFT, 5 × 10 ¹⁶ ~ 5 × 10 ¹⁷ / Cm ³ Channel doping for adding boron, which is a p-type impurity, is performed. The threshold value of the TFT varies depending on the characteristics of the crystalline silicon film 306 to be formed, the characteristics of the gate insulating film to be formed in a later step, or various other factors. Therefore, it is not always necessary to add boron, and a method of adding no impurity or adding an n-type impurity such as phosphorus as needed may be used. Also, when boron is added, the amount of addition is not limited to the concentration range described above, and may be determined as appropriate.
[0043]
Further, the crystalline silicon film 306 is separated by photolithography and etching. Note that the crystal plane orientation of the crystalline silicon film 306 maintains the configuration of the crystalline silicon film 305.
[0044]
A gate insulating film 307 having a thickness of 40 to 130 nm is formed over the crystalline silicon film 306 processed into a desired shape by a plasma CVD method. Immediately before the formation of the gate insulating film 307, a crystal is formed to reduce impurities present at the interface between the crystalline silicon film 306 and the gate insulating film 307 or to remove a natural oxide film formed on the surface of the crystalline silicon film 306. The surface of the porous silicon film 306 is cleaned. In this embodiment, the surface of the crystalline silicon film 306 is cleaned by treating the surface of the crystalline silicon film 306 with a solution containing hydrofluoric acid.
[0045]
Here, after the crystalline silicon film 305 containing a large amount of Ni in the film is channel-doped and further processed into a desired shape, the removal of Ni is performed using a solution containing hydrofluoric acid as described above. The cleaning before forming the gate insulating film 307 can also be performed.
[0046]
A gate electrode 308a having a thickness of 20 to 40 nm and a gate electrode 308b having a thickness of 200 to 400 nm are formed over the gate insulating film 307. In this embodiment, tantalum nitride (TaN) is used for the gate electrode 308a, and tungsten (W) is used for the conductive film 308b. The material used to form the gate electrodes 308 (308a, 308b) is not limited to the above-mentioned tantalum nitride or tungsten, and is an element selected from Ta, W, Ti, Mo, Al, Cu, Cr, Nd, or the above-mentioned element. Or a semiconductor film typified by a polycrystalline silicon film to which an impurity element such as phosphorus is added.
[0047]
Next, the gate electrode 308 is processed by photolithography and etching to have a desired shape. Using the resist 309 as a mask, the gate electrodes 308 (308a, 308b) are formed into a shape having an inclined (tapered) side wall by dry etching, and anisotropic etching having a high selectivity between the gate electrodes 308a and 308b is performed. Then, the gate electrode 308b is processed. Thus, a hat-shaped gate electrode 308 having a hat-like cross section is formed. As the shape of the gate electrode 308, a gate electrode having a shape other than the hat shape may be used. In the present embodiment, a two-layer film is used. However, a single-layer film or a stacked structure of two or more layers may be used.
[0048]
After the gate electrode is formed, phosphorus, which is an element of an n-type impurity, is added to the semiconductor layer using the gate electrode 308 as a mask. This is to form the n-type region 310 doped with a low-concentration n-type impurity element in order to reduce the off-leak current of the pixel TFT. In this embodiment, the phosphorus concentration in the n-type region 310 is 1 × 10 ¹⁷ ~ 1 × 10 ¹⁸ / Cm ³ Was added so that
[0049]
Next, an n-type impurity element for forming a source (or drain) region 311 of the n-channel TFT is added. The region to be a p-channel TFT and the n-type region 311 are protected by a resist 313 so that a high-concentration n-type impurity element is not added. ¹⁹ ~ 1 × 10 ²¹ / Cm ³ Is added as an n-type impurity element. At this time, simultaneously, the added n-type impurity element penetrates through the gate electrode 308a and is also added to the semiconductor layer below the gate electrode 308a, so that an n-type region 312 having a lower concentration than the source (or drain) region 311 is formed. . In this embodiment, the phosphorus concentration of the n-type region 312 is about 1 × 10 ¹⁸ ~ 1 × 10 ¹⁹ / Cm ³ It is. The n-type region 312 is formed mainly to prevent TFT characteristics from deteriorating due to hot carriers. This may be formed simultaneously with the formation of the source (or drain) region 311 as in this embodiment, or may be formed separately by separately adding an n-type impurity element under appropriate conditions for forming the n-type region 312. May be. In addition, the n-type region 312 need not be formed as long as the reliability for hot carriers can be sufficiently ensured without the n-type region 312.
[0050]
Further, a p-type impurity element for forming a source (or drain) region 314 of the p-channel TFT is added. An n-channel TFT, which does not require the addition of a p-type impurity element, is protected by a resist 316 and the concentration in the source (or drain) region 314 is 1 × 10 ¹⁹ ~ 1 × 10 ²¹ / Cm ³ Is added as a p-type impurity element. At this time, simultaneously, the added p-type impurity element penetrates through the gate electrode 308a and is also added to the semiconductor layer below the gate electrode 308a, so that a p-type region 315 having a lower concentration than the source (or drain) region 314 is formed. . In this embodiment, the boron concentration of the p-type region 315 is approximately 1 × 10 ¹⁸ ~ 1 × 10 ¹⁹ / Cm ³ It is.
[0051]
Through the above steps, an n-type impurity element and a p-type impurity element are added. The addition of the impurity element may be performed by doping, or a method such as ion implantation may be used. The order of adding the n-type impurity element and the p-type impurity element does not matter.
[0052]
After the addition of the impurity element, an interlayer insulating film 317 (317a, 317b, 317c) is formed. A silicon oxide film having a thickness of 40 to 120 nm to be an interlayer insulating film 317a is formed over the gate electrode 308. Next, a silicon nitride oxide film having a thickness of 40 to 120 nm is formed over the interlayer insulating film 317a to form an interlayer insulating film 317b. For the interlayer insulating films 317a and 317b, a material other than the above-described films may be used, but a film of an inorganic material is preferably used so as to withstand a heat treatment temperature after formation of each interlayer insulating film. After the formation of the interlayer insulating film 317a, a heat treatment at 500 to 600 ° C. for 3 to 6 hours is performed by a furnace in order to activate the added impurity element. Note that activation may be performed by a method using RTA (Rapid Thermal Anneal), laser light, or the like, in addition to the heat treatment using the furnace. Activation is performed after the formation of the interlayer insulating film 317a in order to prevent oxidation of the gate electrode 308. Under conditions where the gate electrode is not oxidized, such as in a low oxygen atmosphere, the interlayer insulating film 317a is activated. In particular, it does not have to be formed. Further, after the formation of the interlayer insulating film 317b, hydrogenation is performed by performing a heat treatment at 300 to 420 ° C. in an atmosphere containing 3 to 100% hydrogen. Alternatively, the hydrogenation treatment may be performed by a method such as plasma hydrogenation.
[0053]
Next, an acrylic resin film having a thickness of 0.7 to 1.8 μm is applied on the interlayer insulating film 317b to form an interlayer insulating film 317c. The acrylic resin film is used for the interlayer insulating film 317b in order to flatten the unevenness formed in the previous TFT forming process, and use an organic material such as polyimide which can be flattened like the acrylic resin film. You may.
[0054]
After forming the interlayer insulating film 317, a contact hole is formed by photolithography and etching. In this embodiment, all of the interlayer insulating films 317a, 317b, and 317c are dry-etched.
[0055]
After opening the contact hole, a transparent conductive film having a thickness of 80 to 120 nm to be the pixel electrode 318 of the liquid crystal display device is formed, and processed into a desired shape by photolithography and etching. For the transparent conductive film, ITO (Indium Tin Oxide), zinc oxide (ZnO), or the like may be used. Ferric chloride or the like is used for etching.
[0056]
After forming the pixel electrode 318, a wiring 319 is formed. After forming the first Ti film having a thickness of about 60 nm, a wiring 319 is formed by stacking a TiN film having a thickness of about 40 nm, and further includes Al-Si (including 2 wt% Si) having a thickness of 350 nm. An Al) film is stacked and finally a second Ti film is formed to form a stacked film, which is then formed into a desired shape by photolithography and etching. The first Ti film prevents Al in the Al-Si film from diffusing into the semiconductor layer, and the second Ti film prevents hillocks in the Al-Si film. Although the TiN film is formed in this embodiment, it is not necessary to form the TiN film in order to enhance the effect of preventing the diffusion of Al. Further, other low-resistance conductive films such as Al-Ti (Al containing Ti) may be used in addition to Al-Si.
[0057]
Here, a portion in direct contact with the pixel electrode 318 and the wiring 319 is provided and is electrically connected.
[0058]
Through the above steps, a TFT array substrate 320 including pixel TFTs necessary for manufacturing a liquid crystal display device and TFTs for a driving circuit was manufactured. By using the method for manufacturing a semiconductor device described in this embodiment, a catalyst metal element can be removed in a low temperature and in a short time, and as a result, a TFT exhibiting favorable characteristics with reduced off-leakage current caused by the catalyst metal element can be manufactured. I can do it. Although not described in this embodiment, cleaning and heat treatment steps are added as necessary.
[0059]
[Example 2]
In this embodiment, FIGS. 9 and 10 illustrate a method for manufacturing a liquid crystal display device in which point defects caused by off-leak current caused by a catalytic metal element are reduced by using the substrate manufactured in Embodiment 1. It will be described using FIG.
[0060]
After the TFT array substrate 401 is manufactured according to the method of the first embodiment, an alignment film 402 is formed on the side of the substrate 401 where the TFT is formed, and a rubbing process is performed. For forming the alignment film 402, a polyimide resin or a polyamic resin is used.
[0061]
Next, a counter substrate 403 is formed. First, a light-blocking layer 405 made of metal chromium is formed on a substrate 404. Further, a pixel electrode 406 is formed by forming and processing ITO which is a transparent conductive film. Between the light-shielding film 405 and the pixel electrode 406, three color filters 407a to 407c (not shown) of red, blue, and green are provided as necessary. In the case where the color filter 407 is formed, a protective film 408 is formed using a material such as an acrylic resin in order to fill a step between the color filter 407 and the light-blocking layer 405 and planarize the step.
[0062]
An alignment film 409 is formed on the side of the counter substrate 403 manufactured as described above on which the electrodes are provided, and a rubbing process is performed. Further, in order to adhere the opposing substrate 403 and the TFT array substrate 401, a sealing agent (not shown) is applied to the opposing substrate side and heated to temporarily cure the sealing agent. After the temporary curing, a spacer 410 of a plastic sphere is sprayed on the side of the counter substrate 403 on which the alignment film 409 is formed.
[0063]
Next, the TFT array substrate 401 and the counter substrate 403 are precisely bonded to each other so that the sides on which the alignment films 402 and 409 are formed face each other. An unnecessary portion of the bonded substrates is sheared to form a liquid crystal panel 411 having a desired size. After injecting a liquid crystal material 412 into the inside of the liquid crystal panel 411 to fill the entire inside of the panel, it is completely sealed with a sealant.
[0064]
FIG. 10 is a top view of the liquid crystal panel 411. A scanning signal driver circuit 502a and an image signal driver circuit 502b are provided around the pixel 501. The drive circuit is connected to the external input terminal group 504 by the connection wiring group 503. In the pixel portion 501, data wiring groups extending from the scanning signal driver circuit 502a and the image signal driver circuit 502b intersect in a matrix to form pixels, and each pixel is provided with a pixel TFT, a storage capacitor, and a pixel electrode. Have been. Outside the liquid crystal panel 411, a flexible printed circuit (FPC) 506 is connected to the external entrance power terminal 504, and is connected to each drive circuit by a connection wiring group 503. The external input / output terminal 504 is formed from the same conductive film as the data wiring group. The flexible printed wiring board 506 has a copper wiring formed on an organic resin film such as polyimide, and is connected to the external input / output terminal 504 with an anisotropic conductive adhesive.
[0065]
A polarizing plate and a phase difference plate are attached to the TFT array substrate and the opposite substrate of the liquid crystal panel 411, and a liquid crystal display device is completed.
[0066]
A liquid crystal display device to which the present invention was applied was created by the method described above.
[0067]
【The invention's effect】
By using the method for manufacturing a semiconductor device of the present invention, a crystalline semiconductor film in which unnecessary catalytic metal elements are removed after crystallization can be manufactured at low temperature and in a short time. In addition, by using such a crystalline semiconductor film, a favorable TFT in which off-leak current due to a catalytic metal element is reduced, or a liquid crystal display panel manufactured using the TFT can be manufactured.
[Brief description of the drawings]
FIG. 1 is a depth direction analysis result (SIMS) of a Ni concentration contained in a crystalline silicon film.
FIG. 2 shows the number of shots of a pulse laser and the average surface roughness (AFM) of the crystalline silicon film surface
FIG. 3 is a cross-sectional view of a Ni removing step according to the present invention.
FIG. 4 is a cross-sectional view of a TFT manufacturing process.
FIG. 5 is a sectional view of a TFT manufacturing process.
FIG. 6 is a sectional view of a TFT manufacturing process.
FIG. 7 is a sectional view of a TFT manufacturing process.
FIG. 8 is a cross-sectional view of a part of a liquid crystal display device.
FIG. 9 is a top view of the entire liquid crystal display device.
FIG. 10 is a view showing a crystal plane orientation of a crystalline silicon film.

Claims

A first step of forming a first crystalline semiconductor film in which the concentration of the catalytic metal element on the upper side in the crystalline semiconductor film has a higher concentration gradient than the concentration of the catalytic metal element on the lower side;
A second step of forming a second crystalline semiconductor film by selectively removing the catalytic metal element or a semiconductor compound of the catalytic metal element on the surface of the first crystalline semiconductor film;
A method for manufacturing a semiconductor device, comprising:

Performing a heat treatment after adding a catalytic metal element to the amorphous semiconductor film to form a zero-th crystalline semiconductor film;
A first step of forming a first crystalline semiconductor film in which the catalytic metal element contained in the zeroth crystalline semiconductor film is moved to an upper side of the zeroth crystalline semiconductor film; ,
A second step of forming a second crystalline semiconductor film by selectively removing the catalytic metal element or a semiconductor compound of the catalytic metal element on the surface of the first crystalline semiconductor film;
A method for manufacturing a semiconductor device, comprising:

Performing a heat treatment after adding a catalytic metal element to the amorphous semiconductor film to form a zero-th crystalline semiconductor film;
A first step of forming a first crystalline semiconductor film in which the catalytic metal element contained in the zeroth crystalline semiconductor film is segregated above the zeroth crystalline semiconductor film;
A second step of forming a second crystalline semiconductor film by selectively removing the catalytic metal element or a semiconductor compound of the catalytic metal element on the surface of the first crystalline semiconductor film;
A method for manufacturing a semiconductor device, comprising:

2. The first crystalline semiconductor according to claim 1, wherein the concentration of the catalytic metal element on the upper side of the crystalline semiconductor film is higher than the concentration of the catalytic metal element on the lower side of the crystalline semiconductor film. A method for manufacturing a semiconductor device, wherein the first step of forming a film is performed by melting and solidifying a crystalline semiconductor film containing a catalytic metal element.

3. The first crystalline semiconductor film according to claim 2, wherein the catalytic metal element contained in the zeroth crystalline semiconductor film is moved above the zeroth crystalline semiconductor film. The first step is a method for manufacturing a semiconductor device, which is performed by melting and solidifying the zeroth crystalline semiconductor film.

4. The method according to claim 3, wherein the first crystalline semiconductor film is formed by segregating the catalytic metal element contained in the zeroth crystalline semiconductor film above the zeroth crystalline semiconductor film. 5. Step 1 is a method for manufacturing a semiconductor device, which is performed by melting and solidifying the zeroth crystalline semiconductor film.

7. The crystalline semiconductor film containing the catalytic metal element according to claim 4, wherein the step of melting and solidifying the crystalline semiconductor film containing the catalytic metal element or the zeroth crystalline semiconductor film is performed. 8. Alternatively, the method is performed by solidifying from below the 0th crystalline semiconductor film.

7. The step according to claim 4, wherein the step of melting and solidifying the crystalline semiconductor film containing the catalytic metal element or the zeroth crystalline semiconductor film is performed by irradiating a pulsed laser beam. A method for manufacturing a semiconductor device, comprising:

9. The method according to claim 8, wherein the pulsed laser beam is continuously irradiated a plurality of times on an arbitrary point of the crystalline semiconductor film containing the catalytic metal element or the zeroth crystalline semiconductor film. A method for manufacturing a semiconductor device.

4. The second crystalline semiconductor film according to claim 1, wherein the catalytic metal element or the semiconductor compound of the catalytic metal element on the surface of the first crystalline semiconductor film is selectively removed. 5. The method for manufacturing a semiconductor device, wherein the second step of forming is performed at room temperature by a wet method.

11. The method for manufacturing a semiconductor device according to claim 10, wherein the wet method in the second step is performed using a hydrofluoric acid-containing solution.

12. The method according to claim 1, further comprising a third step of continuously forming a gate insulating film on the second crystalline semiconductor film after the second step. Of manufacturing a semiconductor device.

The method for manufacturing a semiconductor device according to claim 1, wherein the first step and the second step are repeatedly performed.

14. The method according to claim 2, wherein a heating process is performed after a catalyst metal element is added to the amorphous semiconductor film to form a 0-th crystalline semiconductor film. A method for manufacturing a semiconductor device, comprising: selectively adding a catalytic metal element to a part of an amorphous semiconductor film; and performing crystal growth from a region to which the catalytic metal element is added to a peripheral portion thereof. .

The method according to any one of claims 1 to 14, wherein the catalytic metal element is nickel (Ni), iron (Fe), cobalt (Co), soot (Sn), lead (Pb), ruthenium (Ru). ), Rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), copper (Cu), and gold (Au). A method for manufacturing a semiconductor device.

16. A semiconductor device, wherein a semiconductor layer is formed by isolating the second crystalline semiconductor film by the method of manufacturing a semiconductor device according to claim 1.

17. The semiconductor device according to claim 16, wherein the average surface roughness (Ra) of the semiconductor layer surface is 5.0 to 40.0 nm.

17. The semiconductor device according to claim 16, wherein the crystal orientation of the semiconductor layer is mainly constituted by a <111> crystal zone plane.

17. The semiconductor device according to claim 16, wherein the crystal orientation of the semiconductor layer is mainly constituted by a (110) orientation and / or a (211) orientation.