JP2004158474A

JP2004158474A - Method of manufacturing electronic component using bare chip component

Info

Publication number: JP2004158474A
Application number: JP2002319795A
Authority: JP
Inventors: Masao Uno; 雅雄宇野; Masashi Miyamoto; 昌史宮本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-11-01
Filing date: 2002-11-01
Publication date: 2004-06-03

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an electronic component using bare chip components which can reduce the size and cost of the electronic component, can increase the density of the component, and use an underfill resin. <P>SOLUTION: Bare chip components 3 are mounted on a wiring board 1 in the vicinity of a break position 7 and the underfill resin is encapsulated into a plurality of bare chip components 3 from the vicinity of the break position 7 of the board 1. When this method of manufacturing the electronic component having the bare chip components is used, the size of the electronic component can be reduced and the mounting density of the component can be increased, because the number of component unmountable areas per unit area produced by the underfill resin on the mounting wiring board 1 can be reduced. In addition, since the cost of encapsulating the underfill resin can also be reduced, the manufacturing cost of the electronic component can be reduced. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ベアチップ部品と配線基板の間隙部に接合強化のためのアンダーフィル樹脂を封入する電子部品の製造方法、特に親基板状態の配線基板において、親基板状態の配線基板とベアチップ部品との間隙部にアンダーフィル樹脂を封入するベアチップ部品を使用した電子部品の製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・薄型化および信号処理速度の高速化が急速に進むなか、更に電子機器を小型化しようとする動きも活発に進められている。電子機器の小型化をより一層進展させるためには、電子部品の実装密度を如何に向上させるかが重要なポイントの一つとなる。このような中で、最近ではパッケージを用いないで配線基板に直接チップ部品を実装するベアチップ実装方式の展開が進められている。その中で、実装面積をチップサイズに限定することが出来るフリップチップ実装方式が注目されている。
【０００３】
しかし、フリップチップ実装方式によりベアチップ部品を配線基板に実装した場合、例えば、リード端子等を使用する場合とは異なり、接続部に遊び等がないために、配線基板の熱膨張または収縮によるせん断応力等の影響により、熱サイクル試験後にベアチップ部品と配線基板の電気的な接続が不確実になるという欠点を有する。このため、ベアチップ部品を配線基板に実装後、配線基板とベアチップ部品との間隙部に、接合強化のためにアンダーフィル樹脂を封入するという方式が用いられる。アンダーフィル樹脂の材料としては、例えば、熱硬化性エポキシ系の封止材を用い、封入後硬化させる。
【０００４】
従来のアンダーフィル樹脂の封入方式について説明する。先ず、ベアチップ部品を配線基板上の接続用電極部にフリップチップ実装する。次に、配線基板とベアチップ部品により形成された間隙部にベアチップ部品の外周部から、ディスペンサー等により、例えば熱硬化性エポキシ樹脂等のアンダーフィル樹脂を封入する。次に、ベアチップ部品と配線基板との間隙部に毛細管現象によってアンダーフィル樹脂が充填されるまで自然放置する。その後、アンダーフィル樹脂を熱硬化させて完了となる（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開平１０−２６１６６１号公報−図８
【０００６】
【発明が解決しようとする課題】
しかしながら、上記説明した従来技術によるアンダーフィル樹脂を封入するベアチップ部品を使用した電子部品の製造方法には、以下の問題が存在する。
【０００７】
特許文献１においては、ベアチップ部品は親基板状態の配線基板がブレークされて子基板状態となる配線基板の中央部にフリップチップ実装され、また、ベアチップ部品と配線基板との間隙部へのアンダーフィル樹脂の封入は、そのフリップチップ実装されたベアチップ部品の外周部から行われる。一般にアンダーフィル樹脂は、ベアチップ部品と配線基板により形成された間隙部に毛細管現象により封入される。このため、ベアチップ部品と配線基板との間隙部に封入されたアンダーフィル樹脂は、その封入する時の周囲の温度、気圧、アンダーフィル樹脂の粘度、また、アンダーフィル樹脂の量等の影響により、ベアチップ部品からアンダーフィル樹脂のはみ出しを生じる。また、アンダーフィル樹脂をベアチップ部品と配線基板の間隙部に封入するために、ディスペンサーによるアンダーフィル樹脂の封入点となる周囲およびその封入点からベアチップ部品に至るまでの領域に、アンダーフィル樹脂が存在することとなる。
【０００８】
添付する図４を用いて詳細を説明する。図４は、親基板状態の配線基板に、ディスペンサーのニードルにより、ベアチップ部品と親基板状態の配線基板の間隙部にアンダーフィル樹脂を封入する状態の一部概略図を示す。
【０００９】
図４において配線基板１は、親基板状態から子基板状態の配線基板とするための配線基板ブレーク位置７とその配線基板１のブレークおよびＧＮＤ（グランド）ケース（図示せず）の装着等により、各子基板状態の配線基板１に生ずるチップ部品等を搭載できない端部部品搭載禁止領域５を有する。また、ベアチップ部品３は、子基板状態の配線基板１の中央部にフリップチップ実装され、更にチップ部品２は配線基板１の他の位置にフリップチップ実装されている。
【００１０】
一方、アンダーフィル樹脂の封入は、ベアチップ部品３と配線基板１の間隙部（図示せず）に、ベアチップ部品３の外周部に配置されたニードル４により封入される。このベアチップ部品３と配線基板１の間隙部へのニードル４によるアンダーフィル樹脂の封入に伴い、ニードル４によるアンダーフィル樹脂の封入点の周囲、アンダーフィル樹脂の封入点からベアチップ部品３に至るまでの領域およびベアチップ部品３の周囲にはみ出したアンダーフィル樹脂の存在する領域は、他のチップ部品が後から実装できない部品搭載禁止領域６となる。
【００１１】
特に、ベアチップ部品３と配線基板１の間隙部にアンダーフィル樹脂を封入するために生じる、ニードル４からのアンダーフィル樹脂の封入点周囲に存在するアンダーフィル樹脂は、親基板状態から子基板状態に配線基板をブレークし、電子部品状態に形成後も、特に意味を持たない不要な領域となる。これは、実装密度の向上や電子部品の小型化等対して大きな課題となり、また、今後の低価格化に対しても課題を有することとなる。更に、ベアチップ部品に対するアンダーフィル樹脂の封入において、一つのベアチップ部品に対し一つの封入個所が必要となるため、製造プロセスとしてもコスト面の課題を有する。
【００１２】
【課題を解決するための手段】
上記問題を解決すべく本発明は、親基板状態の配線基板上にフリップチップ実装されたベアチップ部品と親基板状態の配線基板との間隙部にアンダーフィル樹脂を封入後、親基板状態の配線基板をブレークすることで電子部品を構成するベアチップ部品を使用した電子部品の製造方法で、ベアチップ部品は、親基板状態の配線基板ブレーク位置の近傍にフリップチップ実装され、アンダーフィル樹脂は、親基板状態の配線基板ブレーク位置の近傍に配置されたアンダーフィル樹脂を封入するニードルにより、ベアチップ部品と配線基板の間隙部に封入されるベアチップ部品を使用した電子部品の製造法である。
【００１３】
また、アンダーフィル樹脂は、複数のベアチップ部品が近接する親基板状態の配線基板ブレーク位置の近傍に配置された一つのニードルにより、複数のベアチップ部品が近接する親基板状態の配線基板ブレーク位置の近傍に実装された複数のベアチップ部品と親基板状態の配線基板の間隙部に、同時に封入されるベアチップ部品を使用した電子部品の製造法である。
【００１４】
以上のような本発明のベアチップ部品と親基板状態の配線基板の間隙部にアンダーフィル樹脂を封入する電子部品の製造方法によれば、フリップチップ実装する配線基板における単位面積当たりのアンダーフィル樹脂による部品搭載が不可能な領域を削減することが可能となり、電子部品の小型化および実装密度の向上が可能となる。また多数個取りの配線基板において、アンダーフィル樹脂の封入に関わるコストを低減することも可能となることから、製造プロセスにおける低コスト化を実現することができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施例について添付図に基づいて詳細に説明する。
【００１６】
図１は、ベアチップ部品を使用した電子部品の製造方法におけるアンダーフィル樹脂封入の一実施例、その中でも親基板状態の配線基板で、隣接する子基板状態の配線基板に実装された２つのベアチップ部品に、同時にアンダーフィル樹脂を封入するための親基板状態の配線基板に対するベアチップ部品の実装位置、アンダーフィル樹脂を封入するためのニードルの親基板状態の配線基板に対する配置位置およびニードル周辺部からベアチップ部品周辺部におけるアンダーフィル樹脂の存在する領域の概略図を示す。
【００１７】
図１において配線基板１は、親基板状態から子基板状態の配線基板へとするための配線基板ブレーク位置７とその配線基板１のブレークおよびＧＮＤ（グランド）ケース（図示せず）の装着等により、各子基板状態の配線基板に生ずるチップ部品等を搭載できない端部部品搭載禁止領域５を有する。
【００１８】
また、二つのベアチップ部品３は、親基板状態から子基板状態の配線基板とするための隣接する配線基板ブレーク位置７の近傍にフリップチップ実装され、更にチップ部品２は、他の位置にフリップチップ実装されている。また、アンダーフィル樹脂の封入は、フリップチップ実装された二つのベアチップ部品３と配線基板１の間隙部（図示せず）に、二つのベアチップ部品３が隣接する配線基板ブレーク位置７の近傍に配置されたニードル４により封入される。
【００１９】
これによって、配線基板１には、このベアチップ部品３と配線基板１との間隙部へのアンダーフィル樹脂の封入に伴い、ニードル４によるアンダーフィル樹脂の封入点の周囲、アンダーフィル樹脂の封入点からベアチップ部品３に至るまでの領域およびベアチップ部品３の周囲にはみ出したアンダーフィル樹脂の存在する領域である、後から他のチップ部品等を搭載できない部品搭載禁止領域６が発生する。
【００２０】
アンダーフィル樹脂は、親基板状態の配線基板１の二つのベアチップ部品３がフリップチップ実装された親基板状態の配線基板ブレーク位置７の近傍より、ニードル４にて二つのベアチップ部品３に対して同時に封入される。親基板状態の配線基板１に実装されたベアチップ部品３が親基板状態の配線基板ブレーク位置７に対して対称の時、ニードル４によるアンダーフィル樹脂の封入点の位置は、配線基板ブレーク位置７に対してセンターに位置することが好ましい。また複数のベアチップ部品３は、親基板状態の配線基板ブレーク位置７の近傍に実装され、その実装位置は、アンダーフィル樹脂の封入条件に基いて最適位置が決まるものである。例えば、ベアチップ部品３が隣接する子基板状態の配線基板の端部より０．５ｍｍの位置に実装されることが望ましい。これは、アンダーフィル樹脂の封入条件である、ニードル４の直径がφ０．５ｍｍ、ニードル４の機械的位置精度が０〜０．２５ｍｍの時、周囲温度、周囲気圧、アンダーフィル樹脂の粘度および封入するアンダーフィル樹脂の量等を考慮して設定された値である。
【００２１】
ベアチップ部品３が親基板状態の配線基板１にフリップチップ実装される位置は、上記に示した各種諸条件により、最適値が決定されるべきものであるが、アンダーフィル樹脂を封入するニードル４から親基板状態の配線基板１とベアチップ部品３の間隙部にアンダーフィル樹脂を封入可能な距離の最小値が本来の最適値となる。
【００２２】
本発明により、アンダーフィル樹脂による部品搭載禁止領域６は、端部部品搭載禁止領域５と重複する個所が生じること、また一つのニードル４により、二つのベアチップ部品３の間隙部にアンダーフィル樹脂を封入することにより、アンダーフィル樹脂による部品搭載禁止領域６を共有する個所が生じる。この結果、、アンダーフィル樹脂の封入条件を同等とした時、後から他のチップ部品が搭載できないアンダーフィル樹脂の存在する領域が、従来に比較し、実験によれば５３％と大幅な削減が認められる。これは、本発明の親基板状態の配線基板１における配線基板ブレーク位置７の近傍にフリップチップ実装されたベアチップ部品３と、親基板状態の配線基板１における配線基板ブレーク位置７の近傍に位置したアンダーフィル樹脂を封入するニードル４の封入点位置等による、後から他のチップ部品が搭載できないアンダーフィル樹脂の存在する領域である部品搭載禁止領域６の削減によるものである。
【００２３】
更に、二つのベアチップ部品３と親基板状態の配線基板１の間隙部に同時にアンダーフィル樹脂を封入することで、アンダーフィル樹脂封入に伴うコストが削減できるメリットも生じる。
【００２４】
次に図２は、べアチップ部品を使用した電子部品の製造方法におけるアンダーフィル樹脂封入の別の実施例、その中でも親基板状態の配線基板で、隣接する子基板状態の配線基板に実装された四つのベアチップ部品に、同時にアンダーフィル樹脂を封入するための配線基板におけるベアチップ部品の実装位置、アンダーフィル樹脂を封入するためのニードルの親基板状態の配線基板に対する配置位置およびニードル周辺部からベアチップ部品周辺部におけるアンダーフィル樹脂の存在する領域の概略図を示す。
【００２５】
図２において配線基板１は、親基板状態から子基板状態の配線基板へとするための配線基板ブレーク位置７とその配線基板１のブレークおよびＧＮＤ（グランド）ケース（図示せず）の装着等により、各子基板状態の配線基板に生ずるチップ部品等を搭載できない端部部品搭載禁止領域５を有する。
【００２６】
また、四つのベアチップ部品３は、親基板状態から子基板状態の配線基板とするための隣接する配線基板ブレーク位置７の近傍にフリップチップ実装され、更にチップ部品２は他の位置にフリップチップ実装されている。
【００２７】
また、アンダーフィル樹脂の封入は、フリップチップ実装された四つのベアチップ部品３と配線基板１の間隙部（図示せず）に、四つのベアチップ部品３が隣接する配線基板ブレーク位置７の近傍に配置されたニードル４により封入される。
【００２８】
更に、配線基板１は、このベアチップ部品３と配線基板１との間隙部へのアンダーフィル樹脂の封入に伴い、ニードル４によるアンダーフィル樹脂の封入点の周囲、アンダーフィル樹脂の封入点からベアチップ部品３に至るまでの領域およびベアチップ部品３の周囲にはみ出したアンダーフィル樹脂の存在する領域である後から他のチップ部品等を搭載できない部品搭載禁止領域６が発生する。
【００２９】
アンダーフィル樹脂は、親基板状態の配線基板１の四つのベアチップ部品３がフリップチップ実装された配線基板ブレーク位置７の近傍より、ニードル４にて、四つのベアチップ部品３に対して同時に封入される。親基板状態の配線基板１に実装されたベアチップ部品３が各配線基板ブレーク位置７に対して対称の時、ニードル４からのアンダーフィル樹脂の封入位置は、四つのベアチップ部品３の中心位置である配線基板ブレーク位置７が交差する位置が好ましい。また、複数のベアチップ部品３は、配線基板ブレーク位置７の近傍に実装され、その実装位置は、アンダーフィル樹脂の封入条件に基いて最適位置が決まるものである。例えば、ベアチップ部品３が隣接する子基板状態の配線基板の端部よりそれぞれ０．５ｍｍの位置に実装されることが望ましい。これは、アンダーフィル樹脂の封入条件である、ニードル４の直径がφ０．５ｍｍ、ニードル４の機械的位置精度が０〜０．２５ｍｍの時、周囲温度、周囲気圧、アンダーフィル樹脂の粘度およびアンダーフィル樹脂の量等を考慮して設定された値である。
【００３０】
本発明により、アンダーフィル樹脂による部品搭載禁止領域８は、アンダーフィル樹脂の封入条件を同等とした時、従来例および先の実施例に比較しても部品搭載禁止領域８に対する大幅な領域の削減効果は明らかである。
【００３１】
また、ベアチップ部品３からのアンダーフィル樹脂のはみ出しについては、アンダーフィル樹脂封入条件にて管理されるものであり、通常ベアチップ外周部に０〜０．６ｍｍ程度に設定されている。
【００３２】
一方、上記に示した実施例以外に独立した実施例として図３に示すように、ベアチップ部品３の親基板状態の配線基板１に対する配置等の関係から、一つのベアチップ部品３に対し、ニードル４による一つのアンダーフィル樹脂の封入点を設けることもある。しかし、ニードル４によるアンダーフィル樹脂を封入する位置およびベアチップ部品３の配線基板１における実装する位置等が、本発明の要旨を逸脱しない範囲内で各種構成されてもよい。この場合も上記した内容と同様に、部品搭載禁止領域６は、端部部品搭載禁止領域５と重複する個所が多く生じることから、部品搭載禁止領域６は、削減されることになる。
【００３３】
その後、例えば、ダイシングソー等により、基板ブレーク位置７をカットすることで、電子部品が構成される。ブレークの手法については、ダイシングソーに限定するものではなく、所定の基板の品質が得られるのであればよい。
【００３４】
【発明の効果】
以上説明したように本発明に基づく、ベアチップ部品と親基板状態の配線基板の間隙部にアンダーフィル樹脂を封入する電子部品の製造方法によれば、フリップチップ実装する配線基板における単位面積当たりのアンダーフィル樹脂による部品搭載の不可能な領域を削減することが可能となり、電子部品の小型化および実装密度の向上が可能となる。
【００３５】
またアンダーフィル樹脂封入に関わるコストも低減することが可能となることから、製造における低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明のベアチップ部品を用いたアンダーフィル樹脂を封入する一実施例の状態を示す概略図である。
【図２】本発明のベアチップ部品を用いたアンダーフィル樹脂を封入する別の実施例の状態を示す概略図である。
【図３】本発明のベアチップ部品を用いたアンダーフィル樹脂を封入する更に別の実施例の状態を示す概略図である。
【図４】従来のベアチップ部品を用いたアンダーフィル樹脂を封入する一実施例の状態を示す概略図である。
【符号の説明】
１…基板
２…チップ部品
３…ベアチップ部品
４…ニードル
５…端部部品搭載禁止領域
６、８、９…アンダーフィル樹脂による部品搭載禁止領域
７…基板ブレーク位置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention is directed to a method of manufacturing an electronic component in which an underfill resin is sealed in a gap between a bare chip component and a wiring board for strengthening bonding, and particularly to a wiring board in a parent board state, in which The present invention relates to a method for manufacturing an electronic component using a bare chip component in which an underfill resin is sealed in a gap.
[0002]
[Prior art]
In recent years, as electronic devices have been rapidly becoming smaller and thinner and signal processing speed has been increasing rapidly, there has been a vigorous effort to further downsize electronic devices. In order to further reduce the size of electronic devices, one of the important points is how to increase the mounting density of electronic components. Under these circumstances, development of a bare chip mounting method for mounting chip components directly on a wiring board without using a package has recently been advanced. Among them, a flip-chip mounting method capable of limiting a mounting area to a chip size has attracted attention.
[0003]
However, when bare chip components are mounted on a wiring board by the flip-chip mounting method, for example, unlike when lead terminals are used, since there is no play at the connection portion, shear stress due to thermal expansion or contraction of the wiring board is obtained. Due to the effects of the above, there is a disadvantage that the electrical connection between the bare chip component and the wiring board becomes uncertain after the thermal cycle test. For this reason, a method is used in which a bare chip component is mounted on a wiring board, and then an underfill resin is sealed in a gap between the wiring board and the bare chip component to strengthen bonding. As a material of the underfill resin, for example, a thermosetting epoxy-based sealing material is used, and is hardened after sealing.
[0004]
A conventional underfill resin encapsulation method will be described. First, a bare chip component is flip-chip mounted on a connection electrode portion on a wiring board. Next, an underfill resin such as a thermosetting epoxy resin is sealed in a gap formed between the wiring board and the bare chip component from a peripheral portion of the bare chip component by a dispenser or the like. Next, the gap between the bare chip component and the wiring board is left as it is until the underfill resin is filled by capillary action. Thereafter, the underfill resin is thermally cured to complete the process (for example, see Patent Document 1).
[0005]
[Patent Document 1]
JP-A-10-261661-FIG.
[0006]
[Problems to be solved by the invention]
However, the following problems exist in the method of manufacturing an electronic component using a bare chip component enclosing an underfill resin according to the above-described conventional technique.
[0007]
In Patent Document 1, a bare chip component is flip-chip mounted at a central portion of a wiring board in which a wiring board in a parent board state is broken and becomes a child board state, and an underfill in a gap between the bare chip component and the wiring board is provided. The encapsulation of the resin is performed from the outer peripheral portion of the flip chip mounted bare chip component. Generally, the underfill resin is sealed by a capillary phenomenon in a gap formed between the bare chip component and the wiring board. For this reason, the underfill resin sealed in the gap between the bare chip component and the wiring board is affected by the ambient temperature, air pressure, viscosity of the underfill resin, and the amount of the underfill resin at the time of the sealing. The underfill resin protrudes from the bare chip component. Also, in order to seal the underfill resin in the gap between the bare chip component and the wiring board, the underfill resin exists in the area around the underfill resin filling point by the dispenser and in the area from the filling point to the bare chip component. Will be done.
[0008]
Details will be described with reference to FIG. FIG. 4 is a partial schematic view showing a state in which an underfill resin is filled in a gap between a bare chip component and a wiring board in a parent board state by a needle of a dispenser on the wiring board in the parent board state.
[0009]
In FIG. 4, the wiring board 1 has a wiring board break position 7 for changing the wiring board from a parent board state to a child board state, a break of the wiring board 1 and mounting of a GND (ground) case (not shown). It has an end component mounting prohibited area 5 in which chip components and the like generated on the wiring board 1 in each sub-board state cannot be mounted. The bare chip component 3 is flip-chip mounted at the center of the wiring board 1 in the sub-board state, and the chip component 2 is flip-chip mounted at another position on the wiring board 1.
[0010]
On the other hand, the underfill resin is sealed in a gap (not shown) between the bare chip component 3 and the wiring board 1 by a needle 4 arranged on the outer peripheral portion of the bare chip component 3. With the filling of the underfill resin by the needle 4 into the gap between the bare chip component 3 and the wiring board 1, the area around the underfill resin filling point by the needle 4, from the underfill resin filling point to the bare chip component 3 The region and the region where the underfill resin protrudes around the bare chip component 3 is a component mounting prohibited region 6 where other chip components cannot be mounted later.
[0011]
In particular, the underfill resin existing around the filling point of the underfill resin from the needle 4 generated for sealing the underfill resin in the gap between the bare chip component 3 and the wiring board 1 changes from the parent board state to the child board state. Even after the wiring board is broken and formed into an electronic component state, it becomes an unnecessary area having no particular meaning. This is a major issue for improving the mounting density and reducing the size of electronic components, and also has an issue for reducing the price in the future. In addition, when encapsulating the underfill resin in the bare chip component, one encapsulating portion is required for one bare chip component, so that there is a problem in cost as a manufacturing process.
[0012]
[Means for Solving the Problems]
In order to solve the above problem, the present invention provides a wiring board in a parent board state after sealing an underfill resin in a gap between a bare chip component flip-chip mounted on the wiring board in a parent board state and the wiring board in the parent board state. In a method of manufacturing an electronic component using a bare chip component that constitutes an electronic component by breaking, the bare chip component is flip-chip mounted near a break position of the wiring board in the parent board state, and the underfill resin is mounted in the parent board state. This is a method of manufacturing an electronic component using a bare chip component that is sealed in a gap between the bare chip component and the wiring board by a needle that seals an underfill resin disposed near the wiring board break position.
[0013]
In addition, the underfill resin is provided near the wiring board break position in the parent board state where a plurality of bare chip components are close by a single needle arranged near the wiring board break position in the parent board state where a plurality of bare chip parts are close to each other. This is a method for manufacturing an electronic component using bare chip components that are simultaneously sealed in a gap between a plurality of bare chip components mounted on a substrate and a wiring board in a parent board state.
[0014]
According to the method for manufacturing an electronic component in which the underfill resin is sealed in the gap between the bare chip component and the wiring board in the parent board state according to the present invention as described above, the underfill resin per unit area in the flip-chip mounted wiring board is used. It is possible to reduce the area where components cannot be mounted, and it is possible to reduce the size of electronic components and improve the mounting density. Further, in a multi-cavity wiring board, it is also possible to reduce the cost related to encapsulation of the underfill resin, so that it is possible to reduce the cost in the manufacturing process.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0016]
FIG. 1 shows an embodiment of an underfill resin encapsulation in a method of manufacturing an electronic component using bare chip components. In particular, two bare chip components mounted on a wiring board in a parent board state and adjacent to a wiring board in a child board state are shown. At the same time, the mounting position of the bare chip component with respect to the wiring board in the parent board state for enclosing the underfill resin, the arrangement position of the needle for enclosing the underfill resin with respect to the wiring board in the parent board state, and the bare chip part from the periphery of the needle FIG. 3 is a schematic view of a region where an underfill resin exists in a peripheral portion.
[0017]
In FIG. 1, the wiring board 1 is moved by a wiring board break position 7 for changing from a parent board state to a wiring board state of a child board state, a break of the wiring board 1 and mounting of a GND (ground) case (not shown). And an end component mounting prohibited area 5 in which chip components or the like generated on the wiring board in the state of each daughter board cannot be mounted.
[0018]
The two bare chip components 3 are flip-chip mounted in the vicinity of an adjacent wiring board break position 7 for changing the wiring board from the parent board state to the child board state, and the chip part 2 is flip-chip mounted at another position. Has been implemented. In addition, the underfill resin is filled in a gap (not shown) between the two bare chip components 3 on which the flip chip is mounted and the wiring board 1, and is arranged near the wiring board break position 7 where the two bare chip components 3 are adjacent to each other. The needle 4 is enclosed.
[0019]
Accordingly, the wiring board 1 is filled with the underfill resin in the gap between the bare chip component 3 and the wiring board 1, and the surroundings of the underfill resin filling point by the needle 4 and the underfill resin filling point A component mounting prohibited area 6 in which the underfill resin protrudes around the bare chip component 3 and the periphery of the bare chip component 3 and in which other chip components and the like cannot be mounted later occurs.
[0020]
The underfill resin is simultaneously applied to the two bare chip components 3 with the needle 4 from the vicinity of the break position 7 in the parent board state where the two bare chip parts 3 of the wiring board 1 in the parent board state are flip-chip mounted. Enclosed. When the bare chip component 3 mounted on the wiring board 1 in the parent board state is symmetrical with respect to the wiring board break position 7 in the parent board state, the position of the underfill resin filling point by the needle 4 is set to the wiring board break position 7. On the other hand, it is preferable to be located at the center. The plurality of bare chip components 3 are mounted in the vicinity of the break position 7 of the wiring board in the parent board state, and the optimum mounting position is determined based on the sealing condition of the underfill resin. For example, it is desirable that the bare chip component 3 is mounted at a position 0.5 mm from the end of the adjacent wiring board in the child board state. This is the condition for enclosing the underfill resin. When the diameter of the needle 4 is φ0.5 mm and the mechanical position accuracy of the needle 4 is 0 to 0.25 mm, the ambient temperature, the ambient pressure, the viscosity of the underfill resin, and the encapsulation This value is set in consideration of the amount of the underfill resin to be formed.
[0021]
The position at which the bare chip component 3 is flip-chip mounted on the wiring board 1 in the parent board state should be determined optimally according to the various conditions described above. The minimum value of the distance at which the underfill resin can be filled in the gap between the wiring board 1 and the bare chip component 3 in the parent board state is the original optimum value.
[0022]
According to the present invention, the parts mounting prohibited area 6 due to the underfill resin is overlapped with the end parts mounting prohibited area 5, and the underfill resin is filled into the gap between the two bare chip parts 3 by one needle 4. By encapsulation, a part where the component mounting prohibited area 6 by the underfill resin is shared occurs. As a result, when the underfill resin encapsulation conditions are the same, the region where the underfill resin cannot be mounted later with other underfill resin is 53% smaller than the conventional one, according to experiments. Is recognized. The bare chip component 3 flip-chip mounted near the wiring board break position 7 on the wiring board 1 in the parent board state according to the present invention and the wiring board break position 7 on the wiring board 1 in the parent board state are located. This is due to the reduction of the component mounting prohibited area 6, which is the area where the underfill resin cannot be mounted later, due to the filling point position of the needle 4 for enclosing the underfill resin.
[0023]
Furthermore, by simultaneously filling the underfill resin in the gap between the two bare chip components 3 and the wiring board 1 in the parent board state, there is an advantage that the cost associated with the filling of the underfill resin can be reduced.
[0024]
Next, FIG. 2 shows another embodiment of underfill resin encapsulation in a method of manufacturing an electronic component using a bare chip component, in which a wiring board in a parent board state is mounted on an adjacent wiring board in a child board state. The mounting position of the bare chip component on the wiring board for simultaneously enclosing the underfill resin in the four bare chip components, the arrangement position of the needle for enclosing the underfill resin with respect to the wiring board in the parent board state, and the bare chip component from the periphery of the needle FIG. 3 is a schematic view of a region where an underfill resin exists in a peripheral portion.
[0025]
In FIG. 2, the wiring board 1 is moved by a wiring board break position 7 for changing from the parent board state to the wiring board state of the child board state, a break of the wiring board 1 and mounting of a GND (ground) case (not shown). And an end component mounting prohibited area 5 in which chip components or the like generated on the wiring board in the state of each daughter board cannot be mounted.
[0026]
The four bare chip components 3 are flip-chip mounted in the vicinity of an adjacent wiring board break position 7 for changing the wiring board from the parent board state to the child board state, and the chip part 2 is flip-chip mounted at another position. Have been.
[0027]
The underfill resin is filled in the gap (not shown) between the four bare chip components 3 and the wiring board 1 on which the flip chip is mounted, and the four bare chip components 3 are arranged in the vicinity of the adjacent wiring board break position 7. The needle 4 is enclosed.
[0028]
Further, with the underfill resin filled in the gap between the bare chip component 3 and the wiring board 1, the wiring board 1 surrounds the underfill resin filling point by the needle 4 and the bare chip component from the underfill resin filling point. 3 and a region in which the underfill resin protruding around the bare chip component 3 exists, and a component mounting prohibited region 6 in which other chip components cannot be mounted later occurs.
[0029]
The underfill resin is simultaneously enclosed in the four bare chip components 3 by the needle 4 from the vicinity of the wiring board break position 7 where the four bare chip components 3 of the wiring board 1 in the parent board state are flip-chip mounted. . When the bare chip component 3 mounted on the wiring board 1 in the parent board state is symmetrical with respect to each of the wiring board break positions 7, the filling position of the underfill resin from the needle 4 is the center position of the four bare chip components 3. The position where the wiring board break position 7 intersects is preferable. The plurality of bare chip components 3 are mounted in the vicinity of the wiring board break position 7, and the optimum mounting position is determined based on the underfill resin sealing condition. For example, it is desirable that the bare chip component 3 is mounted at a position of 0.5 mm from the end of the adjacent wiring board in the child board state. This is because the diameter of the needle 4 is φ0.5 mm and the mechanical position accuracy of the needle 4 is 0 to 0.25 mm, which is the condition for enclosing the underfill resin. The value is set in consideration of the amount of the fill resin and the like.
[0030]
According to the present invention, when the underfill resin encapsulation conditions are made equal, the component mounting prohibited area 8 is significantly reduced in area compared to the conventional example and the previous embodiment. The effect is clear.
[0031]
The protrusion of the underfill resin from the bare chip component 3 is controlled by the underfill resin enclosing condition, and is usually set to about 0 to 0.6 mm around the outer periphery of the bare chip.
[0032]
On the other hand, as shown in FIG. 3 as an independent embodiment other than the embodiment described above, one bare chip component 3 is provided with a needle 4 In some cases, a single underfill resin filling point is provided. However, the position where the underfill resin is sealed by the needle 4 and the position where the bare chip component 3 is mounted on the wiring board 1 may be variously configured without departing from the gist of the present invention. Also in this case, similarly to the above-mentioned contents, the component mounting prohibited area 6 is reduced because many parts overlapping the end part mounting prohibited area 5 occur.
[0033]
Thereafter, the electronic component is formed by cutting the substrate break position 7 using, for example, a dicing saw or the like. The breaking method is not limited to the dicing saw, but may be any method as long as a predetermined substrate quality can be obtained.
[0034]
【The invention's effect】
As described above, according to the method of manufacturing an electronic component in which an underfill resin is filled in a gap between a bare chip component and a wiring board in a parent board state according to the present invention, the under-per-unit area of a wiring board to be flip-chip mounted is reduced. It is possible to reduce the area where the component cannot be mounted by the fill resin, and it is possible to reduce the size of the electronic component and improve the mounting density.
[0035]
In addition, since the cost associated with underfill resin encapsulation can be reduced, cost reduction in manufacturing can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a state of an embodiment in which an underfill resin using a bare chip component of the present invention is sealed.
FIG. 2 is a schematic view showing a state of another embodiment in which an underfill resin using the bare chip component of the present invention is sealed.
FIG. 3 is a schematic view showing a state of still another embodiment in which an underfill resin using the bare chip component of the present invention is sealed.
FIG. 4 is a schematic view showing a state of an embodiment in which an underfill resin using a conventional bare chip component is sealed.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Board 2 ... Chip component 3 ... Bare chip component 4 ... Needle 5 ... End component mounting prohibited area 6, 8, 9 ... Component mounting prohibited area by underfill resin 7 ... Board break position

Claims

A bare chip component is flip-chip mounted on a wiring board in a parent board state, an underfill resin is filled in a gap between the wiring board in the parent board state and the bare chip part, and then the wiring board in the parent board state is broken. A method of manufacturing an electronic component using a bare chip component,
The bare chip component is mounted near a break position of the wiring board in the parent board state,
The underfill resin is sealed in a gap between the wiring board in the parent board state and the bare chip component by a needle for sealing the underfill resin disposed near the break position of the wiring board in the parent board state. A method for manufacturing an electronic component using a bare chip component.

The underfill resin, by one of the needle,
The electronic device using the bare chip component according to claim 1, wherein the electronic component is simultaneously sealed in a gap between the wiring board in the parent board state and the plurality of bare chip components mounted near the break position. The method of manufacturing the part.