Nothing Special   »   [go: up one dir, main page]

JP2004146859A - Method of manufacturing resistor - Google Patents

Method of manufacturing resistor Download PDF

Info

Publication number
JP2004146859A
JP2004146859A JP2004044289A JP2004044289A JP2004146859A JP 2004146859 A JP2004146859 A JP 2004146859A JP 2004044289 A JP2004044289 A JP 2004044289A JP 2004044289 A JP2004044289 A JP 2004044289A JP 2004146859 A JP2004146859 A JP 2004146859A
Authority
JP
Japan
Prior art keywords
shaped
forming
sheet
insulating substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004044289A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
橋本 正人
Yoshiro Morimoto
森本 嘉郎
Akio Fukuoka
福岡 章夫
Hirotada Minafuji
皆藤 裕祥
Hiroyuki Saikawa
斉川 博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004044289A priority Critical patent/JP2004146859A/en
Publication of JP2004146859A publication Critical patent/JP2004146859A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method by which the conventional step of exchanging masks in accordance with the dimensional rank of a singulated substrate can be eliminated, because the dimensional classification of the singulated substrates becomes unnecessary, and, at the same time, an inexpensive fine resistor can be manufactured easily. <P>SOLUTION: This method includes a step of forming a plurality of slit-like first split sections 28 in a sheet-like substrate 21 for dividing the substrate 21 into a plurality of strip-like substrates by separating a plurality of pairs of upper-surface electrode layers 22, and a step of forming side-face electrode layers 29 on the rear surface of the insulating substrate 21 in which the first split sections 28 are formed and the internal surfaces of the first split sections 28 by sputtering. This method also includes a step of patterning the side-face electrode layers 29 by peeling a resist layer 27 formed on the rear surface of the insulating substrate 21 from the substrate 21. <P>COPYRIGHT: (C)2004,JPO

Description

 本発明は抵抗器の製造方法に関するものであり、特に微細な抵抗器の製造方法に関するものである。 The present invention relates to a method of manufacturing a resistor, and more particularly to a method of manufacturing a fine resistor.

 以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。 Hereinafter, a conventional resistor and a method of manufacturing the same will be described with reference to the drawings.

 図12は従来の抵抗器の断面図である。 FIG. 12 is a sectional view of a conventional resistor.

 図12において、1はアルミナ等の磁器からなる絶縁性を有する個片状基板である。2は前記個片状基板1の上面の左右両端部に設けられた一対の第1の上面電極層である。3は一対の第1の上面電極層2に一部が重なるように前記個片状基板1の上面に設けられた抵抗層である。4は抵抗層3の全体のみを覆うように設けられた第1の保護層である。5は抵抗値を修正するために抵抗層3および第1の保護層4に設けられたトリミング溝である。6は第1の保護層4の上面のみに設けられた第2の保護層である。7は一対の第1の上面電極層2の上面に位置して前記個片状基板1の幅一杯まで延びるように設けられた一対の第2の上面電極層である。8は前記個片状基板1の両側面に設けられた一対の側面電極層である。9,10は一対の第2の上面電極層7および一対の側面電極層8の表面に設けられた一対のニッケルめっき層および一対のはんだめっき層である。この場合、はんだめっき層10は第2の保護層6よりも低く設けられているものである。 に お い て In FIG. 12, reference numeral 1 denotes an insulating individual substrate made of porcelain such as alumina. Reference numeral 2 denotes a pair of first upper electrode layers provided on both right and left ends of the upper surface of the individual substrate 1. Reference numeral 3 denotes a resistance layer provided on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper electrode layers 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a pair of second upper electrode layers provided on the upper surfaces of the pair of first upper electrode layers 2 so as to extend to the full width of the individual substrate 1. Reference numeral 8 denotes a pair of side electrode layers provided on both side surfaces of the individual substrate 1. Reference numerals 9 and 10 denote a pair of nickel plating layers and a pair of solder plating layers provided on the surfaces of the pair of second upper electrode layers 7 and the pair of side electrode layers 8, respectively. In this case, the solder plating layer 10 is provided lower than the second protective layer 6.

 以上のように構成された従来の抵抗器について、次にその製造方法を図面を参照しながら説明する。 Next, a method of manufacturing the conventional resistor having the above-described structure will be described with reference to the drawings.

 図13(a)〜(f)は従来の抵抗器の製造方法を示す工程図である。 FIGS. 13A to 13F are process diagrams showing a conventional method for manufacturing a resistor.

 まず、図13(a)に示すように、絶縁性を有する個片状基板1の上面の左右両端部に、一対の第1の上面電極層2を塗着形成する。 First, as shown in FIG. 13 (a), a pair of first upper electrode layers 2 is formed by coating on the left and right ends of the upper surface of the individual substrate 1 having insulating properties.

 次に、図13(b)に示すように、一対の第1の上面電極層2に一部が重なるように前記個片状基板1の上面に抵抗層3を塗着形成する。 Next, as shown in FIG. 13B, a resistive layer 3 is applied on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper electrode layers 2.

 次に、図13(c)に示すように、抵抗層3の全体のみを覆うように第1の保護層4を塗着形成した後、抵抗層3における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等により抵抗層3および第1の保護層4にトリミング溝5を施す。 Next, as shown in FIG. 13C, after forming the first protective layer 4 by coating so as to cover only the whole of the resistance layer 3, the total resistance value of the resistance layer 3 is within a predetermined resistance value range. A trimming groove 5 is formed in the resistance layer 3 and the first protection layer 4 by a laser or the like so as to enter the inside.

 次に、図13(d)に示すように、第1の保護層4の上面のみに第2の保護層6を塗着形成する。 Next, as shown in FIG. 13D, the second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

 次に、図13(e)に示すように、一対の第1の上面電極層2の上面に位置して前記個片状基板1の幅一杯まで延びるように一対の第2の上面電極層7を塗着形成する。 Next, as shown in FIG. 13E, the pair of second upper electrode layers 7 are located on the upper surfaces of the pair of first upper electrode layers 2 and extend to the full width of the individual substrate 1. To form a coating.

 次に、図13(f)に示すように、一対の第1の上面電極層2および前記個片状基板1の左右両端の側面に一対の第1、第2の上面電極層2,7と電気的に接続されるように一対の側面電極層8を塗着形成する。 Next, as shown in FIG. 13F, a pair of first and second upper electrode layers 2 and 7 are provided on the side surfaces of the pair of first upper electrode layers 2 and the left and right ends of the individual substrate 1. A pair of side electrode layers 8 are formed by coating so as to be electrically connected.

 最後に、一対の第2の上面電極層7および一対の側面電極層8の表面にニッケルめっきを施した後、はんだめっきを施すことにより、一対のニッケルめっき層9と、一対のはんだめっき層10を形成して従来の抵抗器を製造していた。 Finally, after nickel plating is performed on the surfaces of the pair of second upper electrode layers 7 and the pair of side electrode layers 8, solder plating is performed to form a pair of nickel plating layers 9 and a pair of solder plating layers 10. To manufacture a conventional resistor.

 また、上記した抵抗器も非常に小形化されてきており、近年では長さ0.6mm×幅0.3mm×厚み0.25mmという非常に小形の抵抗器も製造されるようになってきた。 Also, the above-mentioned resistors have been extremely miniaturized, and in recent years, very small resistors having a length of 0.6 mm × a width of 0.3 mm × a thickness of 0.25 mm have been manufactured.

 なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平4−102302号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP-A-4-102302

 上記した従来の構成および製造方法で長さ0.6mm×幅0.3mm×厚み0.25mmという非常に小形の抵抗器を製造しようとした場合の課題について説明する。 A description will be given of a problem when a very small resistor of 0.6 mm long × 0.3 mm wide × 0.25 mm thick is manufactured by the above-described conventional configuration and manufacturing method.

 従来におけるアルミナ等の磁器からなるシート状の絶縁基板は、基板分割溝をシート状の絶縁基板の焼成前にあらかじめ形成し、そしてこの絶縁基板を焼成することにより製造している。このため、シート状の絶縁基板にあらかじめ形成された基板分割溝は、シート状の絶縁基板の微妙な組成バラツキや、シート状の絶縁基板の焼成時の微妙な温度バラツキにより寸法バラツキが発生するものである(この寸法バラツキは、約100mm×100mmのシート状の絶縁基板では約0.5mm程度にも達する。)。 に お け る A conventional sheet-shaped insulating substrate made of porcelain such as alumina is manufactured by forming a substrate dividing groove in advance before firing the sheet-shaped insulating substrate, and firing the insulating substrate. For this reason, the substrate dividing grooves formed in advance on the sheet-shaped insulating substrate may have dimensional variations due to subtle variations in the composition of the sheet-shaped insulating substrate or subtle variations in the temperature during firing of the sheet-shaped insulating substrate. (This dimensional variation reaches about 0.5 mm for a sheet-shaped insulating substrate of about 100 mm × 100 mm).

 このような寸法バラツキを有するシート状の絶縁基板を用いて、非常に微細な抵抗器を製造する場合には、個片状基板の寸法を縦方向と横方向のそれぞれに非常に細かい寸法ランクに分類し、そしてそれぞれの寸法ランクに相当する上面電極層2、抵抗層3、保護層4等のスクリーン印刷マスクをそろえる必要があるとともに、個片状基板の寸法ランクに応じてマスクを交換する必要があるもので、その結果、非常に工程が煩雑になるという課題を有していた(寸法ランクを0.05mm刻みで分類する場合には縦方向、横方向合わせて、それぞれ25ランクで縦横合計約600ランク以上の寸法分類が必要となる。)。 When manufacturing a very fine resistor using a sheet-shaped insulating substrate having such a dimensional variation, the dimensions of the individual substrate are set to very fine dimensional ranks in each of the vertical and horizontal directions. It is necessary to categorize and arrange screen printing masks such as the upper electrode layer 2, the resistance layer 3, and the protective layer 4 corresponding to the respective dimensional ranks, and it is necessary to replace the masks according to the dimensional ranks of the individual substrates. However, as a result, there is a problem that the process becomes very complicated (when the dimensional rank is classified in 0.05 mm increments, the total of 25 ranks in the vertical direction and the horizontal direction is totaled vertically and horizontally). Dimension classification of about 600 ranks or more is required.)

 本発明は上記従来の課題を解決するもので、個片状基板の寸法分類が不要となって、従来のような個片状基板の寸法ランクに応じてマスクを交換するという工程をなくすることができるとともに、安価で、かつ微細な抵抗器が容易に得られる抵抗器の製造方法を提供することを目的とするものである。 The present invention solves the above-mentioned conventional problems, and eliminates the need for the step of replacing the mask according to the dimensional rank of the singular substrate, which eliminates the need for dimensional classification of the singular substrate. It is an object of the present invention to provide a method of manufacturing a resistor which can be manufactured at a low cost and easily obtain a fine resistor.

 上記目的を達成するために、本発明は以下の構成を有するものである。 た め In order to achieve the above object, the present invention has the following configuration.

 本発明の請求項1に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記シート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記複数対の側面電極層を覆うように複数対のはんだ層を形成する工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、シート状の絶縁基板に、複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記シート状の絶縁基板の裏面に形成されたレジスト層を剥離して複数対の側面電極層をパターンニングする工程を備えているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 The invention according to claim 1 of the present invention includes a step of forming a plurality of pairs of upper electrode layers and a plurality of resistance layers on the upper surface of a sheet-shaped insulating substrate so that both are electrically connected to each other; A step of performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the resistance layer, a step of forming a protective layer so as to cover at least the plurality of resistance layers, and a back surface of the sheet-shaped insulating substrate Forming a resist layer on the substrate, and forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper electrode layers and dividing into a plurality of strip-shaped substrates on the sheet-shaped insulating substrate. Forming a side electrode layer by a sputtering method on the back surface of the sheet-like insulating substrate having the plurality of slit-shaped first divided portions formed thereon and on the inner surface of the plurality of slit-shaped first divided portions. And the Regis A step of patterning a plurality of pairs of side electrode layers by peeling off layers; a step of forming a plurality of pairs of solder layers so as to cover the plurality of pairs of side electrode layers; and a plurality of strips in the sheet-shaped insulating substrate. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so that the plurality of resistance layers are individually separated from each other and divided into individual substrates on the substrate According to this manufacturing method, a slit-shaped first dividing portion for separating a plurality of pairs of upper electrode layers and dividing the same into a plurality of strip-shaped substrates is provided on the sheet-shaped insulating substrate. Forming a plurality of slit-shaped first divided portions, and forming a side surface electrode layer on the back surface of the sheet-shaped insulating substrate having the plurality of formed slit-shaped first divided portions and inner surfaces of the plurality of slit-shaped first divided portions by a sputtering method. Forming step and the sheet-like insulation Since the method includes a step of patterning a plurality of pairs of side electrode layers by peeling the resist layer formed on the back surface of the plate, this side electrode layer is not formed for each of a plurality of strip-shaped substrates as in the related art. This has the effect of being able to be formed collectively in the state of a sheet-shaped insulating substrate.

 本発明の請求項2に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層または複数の抵抗層を形成する工程と、前記複数対の上面電極層または複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層または複数の抵抗層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数対の上面電極層または複数の抵抗層に一部が重なるように複数の抵抗層または複数対の上面電極層を形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、複数対の上面電極層または複数の抵抗層を形成したシート状の絶縁基板に、複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記シート状の絶縁基板の裏面に形成されたレジスト層を剥離して複数対の側面電極層をパターンニングする工程を備えているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 The invention according to claim 2 of the present invention includes a step of forming a plurality of pairs of upper electrode layers or a plurality of resistance layers on an upper surface of a sheet-shaped insulating substrate, and forming the plurality of pairs of upper electrode layers or the plurality of resistance layers. Forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper electrode layers or the plurality of resistance layers into a plurality of strip-shaped substrates on the formed sheet-shaped insulating substrate; Forming a plurality of resistance layers or a plurality of pairs of upper electrode layers such that a part thereof overlaps the plurality of pairs of upper electrode layers or the plurality of resistance layers; and a step of forming the plurality of pairs of upper electrode layers in the plurality of resistance layers. Performing trimming to adjust the resistance value, forming a protective layer so as to cover at least the plurality of resistance layers, forming a resist layer on the back surface of the sheet-shaped insulating substrate, and forming the slit. First Forming a side electrode layer by a sputtering method on the back surface of the sheet-shaped insulating substrate in which a plurality of split portions are formed and on the inner surface of the plurality of slit-shaped first divided portions; Patterning a pair of side electrode layers, and forming the slit-shaped substrate on a plurality of strip-shaped substrates in the sheet-shaped insulating substrate such that the plurality of resistance layers are individually separated and divided into individual substrates. Forming a plurality of second divisions in a direction orthogonal to the first divisions. According to this manufacturing method, a plurality of pairs of upper surface electrode layers or a plurality of resistance layers are formed. Forming a plurality of slit-shaped first divided portions for separating a plurality of pairs of upper electrode layers into a plurality of strip-shaped substrates on a sheet-shaped insulating substrate; and forming the slit-shaped first divided portions. With multiple parts formed Forming side electrode layers on the back surface of the insulating substrate in the shape of a substrate and the inner surfaces of the plurality of slit-shaped first divided portions by a sputtering method, and removing the resist layer formed on the back surface of the insulating substrate in the form of a sheet. Patterning a plurality of pairs of side-surface electrode layers, so that the side-surface electrode layers are not formed for each of a plurality of strip-shaped substrates as in the related art, but are collectively formed in the state of a sheet-shaped insulating substrate. It has the effect of being able to form.

 本発明の請求項3に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数対の上面電極層および複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、複数対の上面電極層および複数の抵抗層を形成したシート状の絶縁基板に、複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法によりニッケルまたはニッケル系合金による側面電極層を形成する工程と、前記シート状の絶縁基板の裏面に形成されたレジスト層を剥離して複数対の側面電極層をパターンニングする工程を備えているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用を有するものである。 According to a third aspect of the present invention, there is provided a method for forming a plurality of pairs of upper electrode layers and a plurality of resistance layers on an upper surface of a sheet-shaped insulating substrate so that both are electrically connected to each other; A plurality of slit-shaped first divisions for separating the plurality of pairs of upper electrode layers and dividing the plurality of pairs of upper electrode layers into a plurality of strip-shaped substrates on a sheet-shaped insulating substrate formed with a plurality of upper electrode layers and a plurality of resistance layers. Forming, trimming to adjust the resistance between the plurality of pairs of upper electrode layers in the plurality of resistance layers, and forming a protective layer so as to cover at least the plurality of resistance layers, Forming a resist layer on the back surface of the sheet-shaped insulating substrate; and forming the plurality of slit-shaped first divided portions on the back surface of the sheet-shaped insulating substrate and a plurality of slit-shaped first divisions. Spattering on the inner surface of the part Forming a side electrode layer, patterning a plurality of pairs of side electrode layers by peeling off the resist layer, and forming the plurality of resistance layers on a plurality of strip-shaped substrates in the sheet-shaped insulating substrate. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be separated into individual pieces and divided into individual substrates. According to the first aspect, a plurality of pairs of upper surface electrode layers and a plurality of resistance layers are formed on a sheet-shaped insulating substrate, and a plurality of slit-shaped first substrates for separating the plurality of pairs of upper surface electrode layers and dividing into a plurality of strip-shaped substrates. Forming a plurality of divided portions, and forming the plurality of slit-shaped first divided portions on the back surface of the sheet-shaped insulating substrate and the inner surface of the plurality of slit-shaped first divided portions by a sputtering method. Nickel or nickel Forming a side electrode layer of an alloy, and a step of patterning a plurality of pairs of side electrode layers by peeling off a resist layer formed on the back surface of the sheet-shaped insulating substrate. Has an effect that it can be formed collectively in the state of a sheet-shaped insulating substrate, instead of being formed for each of a plurality of strip-shaped substrates as in the related art.

 本発明の請求項4に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成するとともに、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、前記トリミングを行ったシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、複数の抵抗層における複数対の上面電極層間の抵抗値を調整するためにトリミングを行ったシート状の絶縁基板に、複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記シート状の絶縁基板の裏面に形成されたレジスト層を剥離して複数対の側面電極層をパターンニングする工程を備えているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 According to a fourth aspect of the present invention, a plurality of pairs of upper surface electrode layers and a plurality of resistance layers are formed on the upper surface of a sheet-shaped insulating substrate so that both are electrically connected to each other, and the plurality of resistance layers are formed. Performing trimming to adjust the resistance value between the plurality of pairs of upper electrode layers in a layer; and separating the plurality of pairs of upper electrode layers into a plurality of strips on the trimmed sheet-shaped insulating substrate. Forming a plurality of slit-shaped first divided portions for dividing the substrate, forming a protective layer so as to cover at least the plurality of resistance layers, and forming a resist layer on a back surface of the sheet-shaped insulating substrate Forming a side electrode layer by sputtering on the back surface of the sheet-like insulating substrate in which the plurality of slit-shaped first divided portions are formed and on the inner surface of the plurality of slit-shaped first divided portions. Form A step of patterning a plurality of pairs of side electrode layers by peeling the resist layer; and forming a plurality of strip-shaped substrates in the sheet-shaped insulating substrate, wherein the plurality of resistance layers are individually separated from each other. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be divided into a substrate having a plurality of resistors. On a sheet-shaped insulating substrate that has been trimmed to adjust the resistance value between a plurality of pairs of upper electrode layers in the layer, a slit-shaped separator for separating a plurality of pairs of upper electrode layers and dividing the plurality of strip electrode substrates into a plurality of strip-shaped substrates. A step of forming a plurality of first divided portions; and sputtering on the back surface of the sheet-shaped insulating substrate in a state where the plurality of slit-shaped first divided portions are formed and on the inner surface of the plurality of slit-shaped first divided portions. Side electrode layer by construction method And a step of patterning a plurality of pairs of side electrode layers by peeling a resist layer formed on the back surface of the sheet-shaped insulating substrate. It is possible to form the insulating substrate in the form of a sheet without forming it on each strip-shaped substrate.

 以上のように本発明の抵抗器の製造方法は、従来のように個片状基板の寸法ランクに応じてマスクを交換するという工程をなくすることができるとともに、安価で、かつ微細な抵抗器を提供することができるというすぐれた効果を有するものである。 As described above, the resistor manufacturing method of the present invention can eliminate the step of replacing the mask according to the dimensional rank of the individual substrate as in the related art, and is inexpensive and has a fine resistor. Can be provided.

 (実施の形態1)
 以下、実施の形態1を用いて、本発明の請求項1〜4に記載の発明について説明する。
(Embodiment 1)
Hereinafter, the first to fourth aspects of the present invention will be described with reference to the first embodiment.

 図1は本発明の実施の形態1における抵抗器の断面図である。 FIG. 1 is a sectional view of the resistor according to the first embodiment of the present invention.

 図1において、11は焼成済みの96%純度のアルミナからなるシート状の絶縁基板をスリット状の第1の分割部とこの第1の分割部に直交関係にある第2の分割部で分割することにより個片化された個片状基板である。12は個片状基板11の上面に形成された銀を主成分とする一対の上面電極層である。13は一対の上面電極層12に一部が重なるように個片状基板11の上面に形成された酸化ルテニウム系の抵抗層である。14は抵抗層13の上面に形成されたプリコートガラス層からなる第1の保護層である。15は一対の上面電極層12間の抵抗層13の抵抗値を修正するために設けられたトリミング溝である。16はプリコートガラス層からなる第1の保護層14を覆うように形成された樹脂を主成分とする第2の保護層である。17は一対の上面電極層12の一部に重なるとともに、個片状基板11の両側面および裏面の両端部を覆うように形成されたニッケルからなる一対の側面電極層である。18は一対の側面電極層17および一対の上面電極層12の一部を覆うように形成されたスズからなるはんだ層である。 In FIG. 1, reference numeral 11 denotes a sheet-like insulating substrate made of fired 96% -purity alumina divided into a slit-shaped first divided portion and a second divided portion orthogonal to the first divided portion. In this way, the substrate is singulated. Reference numeral 12 denotes a pair of upper electrode layers mainly formed of silver and formed on the upper surface of the individual substrate 11. Reference numeral 13 denotes a ruthenium oxide-based resistance layer formed on the upper surface of the individual substrate 11 so as to partially overlap the pair of upper electrode layers 12. Reference numeral 14 denotes a first protective layer formed of a pre-coated glass layer formed on the upper surface of the resistance layer 13. Reference numeral 15 denotes a trimming groove provided for correcting the resistance value of the resistance layer 13 between the pair of upper electrode layers 12. Reference numeral 16 denotes a second protective layer mainly composed of resin and formed so as to cover the first protective layer 14 made of a precoated glass layer. Reference numeral 17 denotes a pair of side electrode layers made of nickel formed so as to overlap a part of the pair of upper electrode layers 12 and to cover both side surfaces of the individual substrate 11 and both end portions of the back surface. Reference numeral 18 denotes a solder layer made of tin formed so as to cover a part of the pair of side electrode layers 17 and a part of the pair of upper electrode layers 12.

 以上のように構成された本発明の実施の形態1における抵抗器について、次にその製造方法を図面を参照しながら説明する。 Next, a method of manufacturing the resistor configured as described above according to the first embodiment of the present invention will be described with reference to the drawings.

 図2は本発明の実施の形態1における抵抗器を製造する場合に用いられるシート状の絶縁基板の全周囲の端部に不要領域部を形成した状態を示す上面図、図3(a)〜(e)、図4(a)〜(e)、図5(a)〜(d)、図6(a)〜(d)、図7(a)〜(c)および図8(a)〜(c)は本発明の実施の形態1における抵抗器の製造方法を示す工程図である。 FIG. 2 is a top view showing a state in which an unnecessary region is formed on the entire peripheral edge of a sheet-like insulating substrate used in manufacturing the resistor according to the first embodiment of the present invention, and FIGS. (E), FIGS. 4 (a) to (e), FIGS. 5 (a) to (d), FIGS. 6 (a) to (d), FIGS. 7 (a) to (c), and FIGS. FIG. 3C is a process drawing illustrating the method for manufacturing the resistor in the first embodiment of the present invention.

 まず、図2、図3(a)、図4(a)に示すように、焼成済みの96%純度のアルミナからなる厚み0.2mmの絶縁性を有するシート状の絶縁基板21を準備する。この場合、シート状の絶縁基板21は、図2に示すように、全周囲の端部に最終的には製品とならない不要領域部21aを有しているものである。そしてこの不要領域部21aは略ロ字状に構成されているものである。 First, as shown in FIG. 2, FIG. 3 (a), and FIG. 4 (a), a 0.2 mm thick sheet-like insulating substrate 21 made of fired 96% purity alumina is prepared. In this case, as shown in FIG. 2, the sheet-shaped insulating substrate 21 has an unnecessary area portion 21a which does not eventually become a product at all peripheral edges. The unnecessary area 21a is formed in a substantially rectangular shape.

 次に図2、図3(b)、図4(b)に示すように、シート状の絶縁基板21の上面にスクリーン印刷工法により銀を主成分とする複数対の上面電極層22を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、上面電極層22を安定な膜とした。 Next, as shown in FIGS. 2, 3B and 4B, a plurality of pairs of upper electrode layers 22 mainly composed of silver are formed on the upper surface of the sheet-like insulating substrate 21 by screen printing. By baking with a baking profile with a peak temperature of 850 ° C., the upper electrode layer 22 was made a stable film.

 次に、図2、図3(c)、図4(c)に示すように、複数対の上面電極層22を跨ぐように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗層23を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗層23を安定な膜とした。 Next, as shown in FIGS. 2, 3C, and 4C, a plurality of ruthenium oxide-based resistance layers 23 are formed by a screen printing method so as to straddle a plurality of pairs of upper electrode layers 22. By baking with a baking profile with a peak temperature of 850 ° C., the resistance layer 23 was made a stable film.

 次に、図3(d)、図4(d)に示すように、複数の抵抗層23を覆うように、スクリーン印刷工法により複数のプリコートガラス層からなる第1の保護層24を形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラス層からなる第1の保護層24を安定な膜とした。 Next, as shown in FIGS. 3D and 4D, a first protective layer 24 including a plurality of pre-coated glass layers is formed by a screen printing method so as to cover the plurality of resistance layers 23. By baking with a baking profile having a peak temperature of 600 ° C., the first protective layer 24 made of a precoated glass layer was made a stable film.

 次に、図3(e)、図4(e)に示すように、複数対の上面電極層22間の抵抗層23の抵抗値を一定の値に調整するために、レーザートリミング工法によりトリミングを行い、複数のトリミング溝25を形成した。 Next, as shown in FIGS. 3E and 4E, trimming is performed by a laser trimming method in order to adjust the resistance value of the resistance layer 23 between the plurality of pairs of upper electrode layers 22 to a constant value. Then, a plurality of trimming grooves 25 were formed.

 次に、図5(a)、図6(a)に示すように、図面上の縦方向に並ぶ複数のプリコートガラス層からなる第1の保護層24を覆うように、スクリーン印刷工法により樹脂を主成分とする複数の第2の保護層26を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、第2の保護層26を安定な膜とした。 Next, as shown in FIGS. 5A and 6A, resin is applied by a screen printing method so as to cover the first protective layer 24 including a plurality of pre-coated glass layers arranged in the vertical direction on the drawing. A plurality of second protective layers 26 as a main component were formed and cured with a curing profile at a peak temperature of 200 ° C., thereby forming the second protective layer 26 as a stable film.

 次に、図5(b)、図6(b)に示すように、スクリーン印刷工法により、シート状の絶縁基板21の裏面上に複数のレジスト層27を形成し、紫外線硬化によりレジスト層27を安定な膜とした。 Next, as shown in FIGS. 5B and 6B, a plurality of resist layers 27 are formed on the back surface of the sheet-shaped insulating substrate 21 by a screen printing method, and the resist layers 27 are cured by ultraviolet light. A stable film was obtained.

 次に、図2、図5(c)、図6(c)に示すように、レジスト層27を形成したシート状の絶縁基板21の全周囲の端部に形成された不要領域部21aを除いて、複数対の上面電極層22を分離して複数の短冊状基板21bに分割するためのスリット状の第1の分割部28をダイシング工法により複数形成する。この場合、複数のスリット状の第1の分割部28は700μmピッチで形成されており、かつこのスリット状の第1の分割部28の幅は120μm幅となっている。また前記複数のスリット状の第1の分割部28は、シート状の絶縁基板21を上下方向に貫通する貫通孔で形成されているものである。そしてまた前記シート状の絶縁基板21は、不要領域部21aを除いてダイシング工法により複数のスリット状の第1の分割部28を形成しているため、スリット状の第1の分割部28を形成した後も複数の短冊状基板21bは不要領域部21aにつながっているため、シート状態を呈しているものである。 Next, as shown in FIG. 2, FIG. 5C and FIG. 6C, an unnecessary area portion 21a formed on the entire periphery of the sheet-shaped insulating substrate 21 on which the resist layer 27 is formed is removed. Then, a plurality of slit-shaped first divided portions 28 for separating a plurality of pairs of upper electrode layers 22 and dividing the plurality of strip-shaped substrates 21b into a plurality of strip-shaped substrates 21b are formed by a dicing method. In this case, the plurality of slit-shaped first divided portions 28 are formed at a pitch of 700 μm, and the width of the slit-shaped first divided portions 28 is 120 μm. The plurality of slit-shaped first divided portions 28 are formed by through holes penetrating the sheet-shaped insulating substrate 21 in the vertical direction. Further, since the sheet-shaped insulating substrate 21 has a plurality of slit-shaped first divided portions 28 formed by dicing except for the unnecessary region portion 21a, the slit-shaped first divided portions 28 are formed. After that, since the plurality of strip-shaped substrates 21b are connected to the unnecessary area portion 21a, they are in a sheet state.

 次に、図5(d)、図6(d)に示すように、スパッタ工法を用いて、シート状の絶縁基板21の裏面および複数のスリット状の第1の分割部28の内面にニッケルまたはニッケル系合金、例えばニッケル−クロム合金による厚みが約0.1〜1μmの側面電極層29を形成する。この場合、複数のスリット状の第1の分割部28の内面に形成された側面電極層29は、シート状の絶縁基板21の上面に形成された上面電極層22に接して電気的に接続されるものである。 Next, as shown in FIGS. 5D and 6D, nickel or nickel is formed on the back surface of the sheet-shaped insulating substrate 21 and the inner surface of the plurality of slit-shaped first divided portions 28 by using a sputtering method. A side electrode layer 29 having a thickness of about 0.1 to 1 μm is formed of a nickel-based alloy, for example, a nickel-chromium alloy. In this case, the side surface electrode layer 29 formed on the inner surface of the plurality of slit-shaped first divided portions 28 is in contact with and electrically connected to the upper surface electrode layer 22 formed on the upper surface of the sheet-shaped insulating substrate 21. Things.

 次に、図7(a)、図8(a)に示すように、複数のレジスト層(図示せず)を剥離し、複数対の側面電極層29をパターンニングする。 Next, as shown in FIGS. 7A and 8A, a plurality of resist layers (not shown) are peeled off, and a plurality of pairs of side electrode layers 29 are patterned.

 次に、図7(b)、図8(b)に示すように、電気めっき工法を用いて、露出している複数対の側面電極層29および複数のレジスト層(図示せず)を剥離したことにより露出した複数対の上面電極層22の一部を覆うように、厚みが約4〜6μmのニッケルからなる複数対のニッケル層30と厚みが約4〜6μmのスズからなる複数対のはんだ層31を形成する。 Next, as shown in FIGS. 7B and 8B, the exposed plural pairs of the side electrode layers 29 and the plural resist layers (not shown) were peeled off by using an electroplating method. A plurality of pairs of nickel layers 30 made of nickel having a thickness of about 4 to 6 μm and a plurality of pairs of solder made of tin having a thickness of about 4 to 6 μm so as to cover a part of the plurality of pairs of upper electrode layers 22 that are exposed. The layer 31 is formed.

 上記スパッタ工法により形成される側面電極層29の厚みは約0.1〜1μmの厚みとなっているが、この範囲に限定されるものではなく、ニッケル層30およびはんだ層31を加えた厚みは1〜15μmの厚みが妥当である。 The thickness of the side electrode layer 29 formed by the above-mentioned sputtering method is about 0.1 to 1 μm, but is not limited to this range, and the thickness including the nickel layer 30 and the solder layer 31 is not limited to this range. A thickness of 1 to 15 μm is appropriate.

 また、上記はんだ層31はスズで構成しているが、これに限定されるものではなく、スズ合金系の材料でもよく、これらの材料で形成した場合は、リフローはんだ付け時に安定したはんだ付けができるものである。 The solder layer 31 is made of tin, but is not limited to tin. The solder layer 31 may be made of a tin alloy-based material. You can do it.

 そしてまた、上記上面電極層22は銀系の材料で構成するとともに、抵抗層23は酸化ルテニウム系の材料で構成しているため、耐熱性および耐久性に優れた抵抗特性を確保できるものである。 Further, since the upper electrode layer 22 is made of a silver-based material and the resistance layer 23 is made of a ruthenium oxide-based material, resistance characteristics excellent in heat resistance and durability can be secured. .

 さらに、上記抵抗層23等を覆う保護層は、抵抗層23を覆うプリコートガラス層からなる第1の保護層24と、この第1の保護層24を覆うとともに、トリミング溝25を覆う樹脂を主成分とする第2の保護層26の2層で構成しているため、前記第1の保護層24でレーザートリミング時のクラックの発生を防止して電流雑音を小さくできるとともに、前記樹脂を主成分とする第2の保護層26で抵抗層23全体が覆われることにより耐湿性に優れた抵抗特性を確保できるものである。 Further, the protective layer covering the resistance layer 23 and the like mainly includes a first protective layer 24 made of a pre-coated glass layer that covers the resistance layer 23, and a resin that covers the first protective layer 24 and covers the trimming groove 25. Since the first protective layer 24 is composed of two layers, the first protective layer 24 can prevent the occurrence of cracks at the time of laser trimming and reduce the current noise. By covering the entire resistive layer 23 with the second protective layer 26 described above, it is possible to secure resistance characteristics excellent in moisture resistance.

 最後に、図2、図7(c)、図8(c)に示すように、シート状の絶縁基板21の全周囲の端部に形成された不要領域部21aを除いて、シート状の絶縁基板21における複数の短冊状基板21bに、複数の抵抗層23が個々に分離されて個片状基板21cに分割されるようにスリット状の第1の分割部28と直交する方向にダイシング工法を用いて複数の第2の分割部32を形成する。この場合、複数の第2の分割部32は400μmピッチで形成されており、かつこの第2の分割部32の幅は100μm幅となっている。そしてこの複数の第2の分割部32は不要領域部21aを除いて複数の短冊状基板21bにダイシング工法により形成するようにしているため、この複数の第2の分割部32を形成する毎に個片状基板21cに切断分割され、そして個片化された製品は不要領域部21aから分離されるものである。 Finally, as shown in FIG. 2, FIG. 7 (c), and FIG. 8 (c), a sheet-like insulating substrate 21 is formed except for an unnecessary area portion 21a formed on the entire peripheral edge of the sheet-like insulating substrate 21. A dicing method is applied to a plurality of strip-shaped substrates 21b of the substrate 21 in a direction orthogonal to the slit-shaped first division 28 so that a plurality of resistance layers 23 are individually separated and divided into individual substrates 21c. Are used to form a plurality of second divisions 32. In this case, the plurality of second divisions 32 are formed at a pitch of 400 μm, and the width of the second divisions 32 is 100 μm. Since the plurality of second divided portions 32 are formed on the plurality of strip-shaped substrates 21b by a dicing method except for the unnecessary region portion 21a, each time the plurality of second divided portions 32 are formed. The product that is cut and divided into the individual pieces of the substrate 21c and separated into individual pieces is separated from the unnecessary area portion 21a.

 以上のような工程により、本発明の一実施の形態における抵抗器は製造されるものである。 抵抗 Through the steps described above, the resistor according to the embodiment of the present invention is manufactured.

 上記工程により製造した抵抗器の長さ寸法および幅寸法はダイシング工法により形成されたスリット状の第1の分割部28および第2の分割部32の間隔が正確(±0.005mm以内)であるとともに、側面電極層29、ニッケル層30およびはんだ層31の厚みも正確であるため、製品である抵抗器の全長および全幅は、正確に長さ0.6mm×幅0.3mmとなるものである。また上面電極層22および抵抗層23のパターン精度も個片状基板の寸法ランク分類が不要であるとともに同一の個片状基板の寸法ランク内での寸法ばらつきを考慮する必要がないため、抵抗層23の有効面積も従来品に比べて大きくとることができるものである。すなわち、従来品における抵抗層は長さ約0.20mm×幅0.19mmであったのに対し、本発明の一実施の形態における抵抗器の抵抗層23は長さ約0.25mm×幅0.24mmとなって面積では約1.6倍以上となるものである。 In the length and width dimensions of the resistor manufactured by the above process, the interval between the slit-shaped first divided portion 28 and the second divided portion 32 formed by the dicing method is accurate (within ± 0.005 mm). At the same time, since the thicknesses of the side electrode layer 29, the nickel layer 30, and the solder layer 31 are also accurate, the total length and total width of the product resistor are exactly 0.6 mm long × 0.3 mm wide. . In addition, the pattern accuracy of the upper electrode layer 22 and the resistance layer 23 does not need to be classified into dimensional ranks of the individual substrates, and it is not necessary to consider a dimensional variation within the dimensional rank of the same individual substrate. The effective area of 23 can be made larger than that of the conventional product. That is, the resistance layer in the conventional product has a length of about 0.20 mm × width 0.19 mm, whereas the resistance layer 23 of the resistor according to the embodiment of the present invention has a length of about 0.25 mm × width 0. .24 mm, which is about 1.6 times or more in area.

 上記複数のスリット状の第1の分割部29および複数の第2の分割部32はダイシング工法を用いて形成しているもので、この複数のスリット状の第1の分割部29および複数の第2の分割部32は個片状基板の寸法分類が不要なシート状の絶縁基板21にダイシングにより形成するようにしているため、従来のような個片状基板の寸法分類は不要となり、これにより、従来のようなマスク交換による工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるものである。 The plurality of slit-shaped first divided portions 29 and the plurality of second divided portions 32 are formed by using a dicing method, and the plurality of slit-shaped first divided portions 29 and the plurality of second divided portions 29 are formed. Since the two divided portions 32 are formed by dicing on the sheet-shaped insulating substrate 21 which does not require the dimensional classification of the individual substrates, the conventional dimensional classification of the individual substrates becomes unnecessary. In addition, it is possible to eliminate the complexity of the process due to the conventional mask replacement, and to easily perform dicing using a semiconductor or other general dicing equipment.

 また、上記シート状の絶縁基板21は全周囲の端部に最終的には製品とならない不要領域部21aを形成し、かつ複数のスリット状の第1の分割部28および複数の第2の分割部32は前記不要領域部21aには形成しないようにしているため、複数のスリット状の第1の分割部28を形成した後も複数の短冊状基板21bは不要領域部21aにつながっており、そのため、シート状の絶縁基板21が複数の短冊状基板21bに細かく分離されるということはなく、したがって、複数のスリット状の第1の分割部28を形成した後も、不要領域部21aを有するシート状の絶縁基板21の状態で後工程を行うことができるため、工法設計が簡略化できるものである。また複数の第2の分割部32を形成すると、この複数の第2の分割部32を形成する毎に個片状基板21cに切断分割され、そして個片化された製品は不要領域部21aから分離されるため、不要領域部21aと製品とを後で選別するという工法は不要となるものである。 Further, the sheet-shaped insulating substrate 21 has an unnecessary area 21a which is not finally formed as a product at the entire peripheral end, and has a plurality of slit-shaped first divided portions 28 and a plurality of second divided portions. Since the portion 32 is not formed in the unnecessary area portion 21a, the plurality of strip-shaped substrates 21b are connected to the unnecessary area portion 21a even after forming the plurality of slit-shaped first divided portions 28, Therefore, the sheet-shaped insulating substrate 21 is not finely divided into the plurality of strip-shaped substrates 21b, and therefore, even after the plurality of slit-shaped first divided portions 28 are formed, the unnecessary region portion 21a is provided. Since the post-process can be performed in the state of the sheet-shaped insulating substrate 21, the design of the method can be simplified. When a plurality of second divisions 32 are formed, each time the plurality of second divisions 32 are formed, they are cut and divided into individual substrates 21c, and the individualized products are removed from the unnecessary area 21a. Since the separation is performed, the method of separating the unnecessary area portion 21a and the product later is unnecessary.

 そしてまた、複数対の側面電極層29、ニッケル層30および複数対のはんだ層31はシート状の絶縁基板21の状態で形成するようにしているため、側面電極層29をシート状の絶縁基板21の必要箇所に形成することができるとともに、電気めっき工法によりニッケル層30およびはんだ層31を形成する際には電位差を小さくすることができ、これにより、安定したニッケル層30およびはんだ層31を形成できるものである。 Further, since the plurality of pairs of side electrode layers 29, the nickel layer 30, and the plurality of pairs of solder layers 31 are formed in the state of the sheet-like insulating substrate 21, the side-surface electrode layer 29 is formed of the sheet-like insulating substrate 21. And the potential difference can be reduced when the nickel layer 30 and the solder layer 31 are formed by the electroplating method, whereby the stable nickel layer 30 and the solder layer 31 can be formed. You can do it.

 なお、上記本発明の実施の形態1においては、最終的には製品とならない不要領域部21aをシート状の絶縁基板21の全周囲の端部に形成して略ロ字状に構成したものについて説明したが、この不要領域部21aはシート状の絶縁基板21の全周囲の端部に必ずしも形成する必要はなく、例えば、図9に示すようにシート状の絶縁基板21の一端部に不要領域部21dを形成した場合、図10に示すようにシート状の絶縁基板21の両端部に不要領域部21eを形成した場合、図11に示すようにシート状の絶縁基板21の3つの端部に不要領域部21fを形成した場合においても、上記本発明の実施の形態1と同様の作用効果を奏するものである。 In the first embodiment of the present invention, the unnecessary region 21a, which is not finally formed as a product, is formed at the entire peripheral edge of the sheet-shaped insulating substrate 21 to form a substantially rectangular shape. As described above, the unnecessary area portion 21a does not necessarily need to be formed on the entire peripheral edge of the sheet-like insulating substrate 21. For example, as shown in FIG. When the portion 21d is formed, as shown in FIG. 10, when the unnecessary region portions 21e are formed at both ends of the sheet-shaped insulating substrate 21, as shown in FIG. Even when the unnecessary area portion 21f is formed, the same operation and effect as those of the first embodiment of the present invention are exerted.

 また、上記本発明の実施の形態1においては、複数の第2の分割部32をダイシング工法により形成したものについて説明したが、これ以外に、例えば、この複数の第2の分割部32をシート状の絶縁基板21の裏面側、上面側、中央部のいずれかに薄肉部を残してシート状の絶縁基板21の上面側、裏面側、中央部のいずれかをレーザー工法、ダイシング工法等で切断することにより形成してもよく、これらの場合は、第2の分割部32を形成する毎に個片化されるのではなく、2段階で個片化されるものである。 Further, in the first embodiment of the present invention, the case where the plurality of second divided portions 32 are formed by the dicing method has been described. In addition, for example, the plurality of second divided portions 32 may be formed of a sheet. Any one of the upper surface, the lower surface, and the center of the sheet-shaped insulating substrate 21 is cut by a laser method, a dicing method, or the like while leaving a thin portion on any of the back surface, the upper surface, and the center of the insulating substrate 21 having the shape. In these cases, individual pieces are formed in two stages instead of being individualized each time the second divided portion 32 is formed.

 そしてまた、上記本発明の実施の形態1においては、レジスト層27を形成した後に、スリット状の第1の分割部28を形成したが、レジスト層27は、スリット状の第1の分割部28を形成した後に形成してもよいものである。但し、このようにスリット状の第1の分割部28を形成した後にレジスト層27をスクリーン印刷する場合には、シート状の絶縁基板21の強度が弱くなるため、スクリーン印刷時の印圧を弱くする必要がある。 In the first embodiment of the present invention, the slit-shaped first division 28 is formed after the resist layer 27 is formed. It may be formed after forming. However, when the resist layer 27 is screen-printed after the formation of the slit-shaped first divided portion 28, the strength of the sheet-shaped insulating substrate 21 is reduced, so that the printing pressure during screen printing is reduced. There is a need to.

 さらに、レジスト層27はプリコートガラス層からなる第1の保護層24を形成した直後に形成しても本発明の実施の形態1と同様の効果が得られるものである。 {Circle around (4)} Even if the resist layer 27 is formed immediately after forming the first protective layer 24 made of a pre-coated glass layer, the same effect as in the first embodiment of the present invention can be obtained.

 さらにまた、上記本発明の実施の形態1においては、レジスト層27の剥離は、ニッケル層30およびはんだ層31の形成前に行ったが、これはニッケル層30およびはんだ層31の形成後も可能である。 Furthermore, in the first embodiment of the present invention, the resist layer 27 is stripped before the formation of the nickel layer 30 and the solder layer 31, but this can be performed after the formation of the nickel layer 30 and the solder layer 31. It is.

 また、上記本発明の実施の形態1においては、上面電極層22として銀系の材料を用い、かつ抵抗層23として酸化ルテニウム系の材料を用いたが、これらは他の材料系でも本発明の実施の形態1と同様の効果を得ることができるものである。 In the first embodiment of the present invention, a silver-based material is used for the upper electrode layer 22 and a ruthenium oxide-based material is used for the resistance layer 23. However, these may be used in other material systems. An effect similar to that of the first embodiment can be obtained.

 そしてまた、上記本発明の実施の形態1においては、スリット状の第1の分割部28および第2の分割部32をダイシング工法を用いて形成したものについて説明したが、このダイシング工法以外に、レーザーやウォータージェット等の分割手段を用いてスリット状の第1の分割部28および第2の分割部32を形成するようにした場合でも、上記本発明の実施の形態1と同様の作用効果を奏するものである。 In the first embodiment of the present invention, the slit-shaped first divided portion 28 and the second divided portion 32 are formed using the dicing method. However, other than the dicing method, Even when the slit-shaped first divided portion 28 and the second divided portion 32 are formed by using a dividing means such as a laser or a water jet, the same operation and effect as those of the first embodiment of the present invention can be obtained. To play.

 さらに、上記本発明の実施の形態1においては、複数の短冊状基板21bに分割するためのスリット状の第1の分割部28を複数形成する場合、複数対の上面電極層22、複数の抵抗層23、複数の第1の保護層24、複数のトリミング溝25、複数の第2の保護層26、複数のレジスト層27を形成したシート状の絶縁基板21にスリット状の第1の分割部28を複数形成するようにしたものについて説明したが、これに限定されるものではなく、例えば、これ以外に、シート状の絶縁基板21に、最初にスリット状の第1の分割部28を複数形成するようにした場合、スリット状の第1の分割部28をあらかじめ複数形成したシート状の絶縁基板21を用いた場合、シート状の絶縁基板21に複数対の上面電極層22を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部28を複数形成するようにした場合、シート状の絶縁基板21に複数の抵抗層23を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部28を複数形成するようにした場合、シート状の絶縁基板21に複数対の上面電極層22を形成し、かつこの複数対の上面電極層22に一部が重なるように複数の抵抗層23を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部28を複数形成するようにした場合、シート状の絶縁基板21に複数の抵抗層23を形成し、かつこの複数の抵抗層23に一部が重なるように複数対の上面電極層22を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部28を複数形成するようにした場合、シート状の絶縁基板21に複数対の上面電極層22、複数の抵抗層23を形成し、かつこの複数の抵抗層23における前記複数対の上面電極層22間の抵抗値を調整するためにトリミングを行った後、このシート状の絶縁基板21にスリット状の第1の分割部28を形成するようにした場合においても、上記本発明の実施の形態1と同様の効果を奏するものである。 Further, in the first embodiment of the present invention, when a plurality of slit-shaped first divisions 28 for dividing into a plurality of strip-shaped substrates 21b are formed, a plurality of pairs of upper surface electrode layers 22 and a plurality of resistances are formed. A slit-like first division on a sheet-like insulating substrate 21 on which a layer 23, a plurality of first protective layers 24, a plurality of trimming grooves 25, a plurality of second protective layers 26, and a plurality of resist layers 27 are formed; Although a description has been given of the case where a plurality of the first divided portions 28 are formed, the present invention is not limited to this. For example, first, a plurality of first slit-shaped divided portions 28 may be formed on the sheet-shaped insulating substrate 21. In the case where a plurality of pairs of upper surface electrode layers 22 are formed on the sheet-like insulating substrate 21 when the sheet-like insulating substrate 21 in which a plurality of slit-like first divisions 28 are formed in advance is used. This In the case where a plurality of slit-shaped first divided portions 28 are formed on the sheet-shaped insulating substrate 21, after forming the plurality of resistance layers 23 on the sheet-shaped insulating substrate 21, When a plurality of slit-shaped first divided portions 28 are formed, a plurality of pairs of upper surface electrode layers 22 are formed on a sheet-shaped insulating substrate 21 and partially overlap the plurality of pairs of upper surface electrode layers 22. After the plurality of resistance layers 23 are formed as described above, when a plurality of slit-shaped first divided portions 28 are formed on the sheet-shaped insulating substrate 21, the plurality of resistance layers 23 are formed on the sheet-shaped insulating substrate 21. Are formed, and a plurality of pairs of upper surface electrode layers 22 are formed so as to partially overlap the plurality of resistance layers 23, and then a plurality of slit-shaped first divided portions 28 are formed on the sheet-shaped insulating substrate 21. If you choose to A plurality of pairs of upper surface electrode layers 22 and a plurality of resistance layers 23 are formed on an insulating substrate 21 having a shape of a triangle, and trimming is performed to adjust the resistance between the plurality of pairs of upper surface electrode layers 22 in the plurality of resistance layers 23. After performing the above, even if the slit-shaped first divided portion 28 is formed in the sheet-shaped insulating substrate 21, the same effect as that of the first embodiment of the present invention can be obtained.

本発明の実施の形態1における抵抗器の断面図Sectional view of the resistor according to the first embodiment of the present invention. 同抵抗器を製造する場合に用いられるシート状の絶縁基板の全周囲の端部に不要領域部を形成した状態を示す上面図Top view showing a state in which an unnecessary region is formed at the entire peripheral edge of a sheet-shaped insulating substrate used in manufacturing the resistor. (a)〜(e)同抵抗器の製造工程を示す断面図(A)-(e) Sectional drawing which shows the manufacturing process of the same resistor. (a)〜(e)同抵抗器の製造工程を示す平面図(A)-(e) The top view which shows the manufacturing process of the same resistor. (a)〜(d)同抵抗器の製造工程を示す断面図(A)-(d) Sectional drawing which shows the manufacturing process of the same resistor. (a)〜(d)同抵抗器の製造工程を示す平面図(A)-(d) The top view which shows the manufacturing process of the same resistor. (a)〜(c)同抵抗器の製造工程を示す断面図(A)-(c) Sectional drawing which shows the manufacturing process of the same resistor. (a)〜(c)同抵抗器の製造工程を示す平面図(A)-(c) The top view which shows the manufacturing process of the same resistor. 同抵抗器を製造する場合に用いられるシート状の絶縁基板の一端部に不要領域部を形成した状態を示す上面図Top view showing a state where an unnecessary region is formed at one end of a sheet-shaped insulating substrate used in manufacturing the resistor. 同抵抗器を製造する場合に用いられるシート状の絶縁基板の両端部に不要領域部を形成した状態を示す上面図Top view showing a state in which unnecessary regions are formed at both ends of a sheet-shaped insulating substrate used in manufacturing the resistor. 同抵抗器を製造する場合に用いられるシート状の絶縁基板の3つの端部に不要領域部を形成した状態を示す上面図Top view showing a state where unnecessary regions are formed at three ends of a sheet-shaped insulating substrate used for manufacturing the resistor. 従来の抵抗器の断面図Cross section of conventional resistor (a)〜(f)従来の抵抗器の製造工程を示す斜視図(A)-(f) Perspective view showing a manufacturing process of a conventional resistor.

符号の説明Explanation of reference numerals

 21 シート状の絶縁基板
 21a,21d〜21f 不要領域部
 21b 短冊状基板
 21c 個片状基板
 22 上面電極層
 23 抵抗層
 24 第1の保護層
 25 トリミング溝
 26 第2の保護層
 27 レジスト層
 28 スリット状の第1の分割部
 29 側面電極層
 30 ニッケル層
 31 はんだ層
 32 第2の分割部
DESCRIPTION OF SYMBOLS 21 Sheet-shaped insulating board 21a, 21d-21f Unnecessary area | region 21b Strip-shaped board 21c Individual piece board 22 Upper surface electrode layer 23 Resistance layer 24 1st protective layer 25 Trimming groove 26 2nd protective layer 27 Resist layer 28 Slit Shaped first division 29 side electrode layer 30 nickel layer 31 solder layer 32 second division

Claims (4)

シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記レジスト層を形成したシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記レジスト層を剥離して前記複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper electrode layers and a plurality of resistance layers on the upper surface of the sheet-shaped insulating substrate so that they are electrically connected to each other; and forming a resistance between the plurality of pairs of upper electrode layers in the plurality of resistance layers. Performing trimming to adjust the value, forming a protective layer so as to cover at least the plurality of resistance layers, forming a resist layer on the back surface of the sheet-shaped insulating substrate, and forming the resist layer Forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates on the sheet-shaped insulating substrate formed with Forming a plurality of pairs of side electrode layers by a sputtering method on the back surface of the sheet-shaped insulating substrate having a plurality of first divided portions formed therein and on the inner surface of the plurality of slit-shaped first divided portions; Layers Patterning the plurality of pairs of side surface electrode layers apart from each other, and forming a plurality of strip-shaped substrates in the sheet-shaped insulating substrate so that the plurality of resistance layers are individually separated and divided into individual-shaped substrates. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions. シート状の絶縁基板の上面に複数対の上面電極層または複数の抵抗層を形成する工程と、前記複数対の上面電極層または複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層または複数の抵抗層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数対の上面電極層または複数の抵抗層に一部が重なるように複数の抵抗層または複数対の上面電極層を形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper surface electrode layers or a plurality of resistance layers on the upper surface of the sheet-shaped insulating substrate; and forming the plurality of pairs on the sheet-shaped insulating substrate formed with the plurality of pairs of the upper surface electrode layers or the plurality of resistance layers. Forming a plurality of slit-shaped first divided portions for separating the upper electrode layer or the plurality of resistance layers into a plurality of strip-shaped substrates, and the plurality of pairs of upper electrode layers or the plurality of resistance layers Forming a plurality of resistive layers or a plurality of pairs of upper electrode layers so as to partially overlap with each other, and performing trimming to adjust a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistive layers. Forming a protective layer so as to cover at least the plurality of resistance layers, forming a resist layer on the back surface of the sheet-shaped insulating substrate, and forming the plurality of slit-shaped first divided portions. State sheet Forming a side electrode layer by a sputtering method on the back surface of the insulating substrate and the inner surface of the plurality of slit-shaped first divided portions, and patterning a plurality of pairs of side electrode layers by peeling the resist layer. A plurality of strip-shaped substrates in the sheet-shaped insulating substrate, in a direction orthogonal to the slit-shaped first divided portion such that the plurality of resistance layers are individually separated and divided into individual substrates. Forming a plurality of second divided portions. シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数対の上面電極層および複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper electrode layers and a plurality of resistance layers on the upper surface of the sheet-shaped insulating substrate so that both are electrically connected to each other; and forming the plurality of pairs of upper electrode layers and the plurality of resistance layers. Forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper electrode layers into a plurality of strip-shaped substrates on a sheet-shaped insulating substrate; and forming the plurality of slit-shaped first divided portions on the plurality of resistance layers. A step of performing trimming to adjust a resistance value between a plurality of pairs of upper electrode layers, a step of forming a protective layer so as to cover at least the plurality of resistance layers, and forming a resist layer on the back surface of the sheet-shaped insulating substrate. Forming and forming a side electrode layer by a sputtering method on the back surface of the sheet-shaped insulating substrate having the plurality of slit-shaped first divided portions formed therein and on the inner surface of the plurality of slit-shaped first divided portions. Process and A step of patterning a plurality of pairs of side electrode layers by peeling the resist layer, and a plurality of strip-shaped substrates in the sheet-shaped insulating substrate, the plurality of resistance layers are individually separated into individual pieces. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be divided. シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成するとともに、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、前記トリミングを行ったシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板の裏面にレジスト層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により側面電極層を形成する工程と、前記レジスト層を剥離して複数対の側面電極層をパターンニングする工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 A plurality of pairs of upper electrode layers and a plurality of resistance layers are formed on the upper surface of the sheet-shaped insulating substrate so that they are electrically connected to each other, and a resistance value between the plurality of pairs of upper electrode layers in the plurality of resistance layers. Performing a trimming process to adjust the thickness, and forming a first slit-shaped substrate for separating the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates on the trimmed sheet-shaped insulating substrate. Forming a plurality of divided portions; forming a protective layer so as to cover at least the plurality of resistance layers; forming a resist layer on the back surface of the sheet-shaped insulating substrate; Forming side electrode layers on the back surface of the sheet-shaped insulating substrate in a state where a plurality of divided portions are formed and the inner surfaces of the plurality of slit-shaped first divided portions by a sputtering method, and peeling the resist layer. Patterning several pairs of side electrode layers; and forming the slits on a plurality of strip-shaped substrates in the sheet-shaped insulating substrate such that the plurality of resistance layers are individually separated and divided into individual substrates. Forming a plurality of second divided portions in a direction orthogonal to the first divided portions.
JP2004044289A 2000-01-17 2004-02-20 Method of manufacturing resistor Pending JP2004146859A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004044289A JP2004146859A (en) 2000-01-17 2004-02-20 Method of manufacturing resistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000007407 2000-01-17
JP2004044289A JP2004146859A (en) 2000-01-17 2004-02-20 Method of manufacturing resistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000045507A Division JP2001274002A (en) 2000-01-17 2000-02-23 Resistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004146859A true JP2004146859A (en) 2004-05-20

Family

ID=32472374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044289A Pending JP2004146859A (en) 2000-01-17 2004-02-20 Method of manufacturing resistor

Country Status (1)

Country Link
JP (1) JP2004146859A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029414A (en) * 2009-07-27 2011-02-10 Rohm Co Ltd Chip resistor and method of manufacturing the same
US9674443B2 (en) 2013-08-01 2017-06-06 Fujifilm Corporation Imaging module, electronic device, and imaging-module manufacturing method
US20230207164A1 (en) * 2021-12-28 2023-06-29 Yageo Corporation Method for fabricating a micro resistance layer and method for fabricating a micro resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029414A (en) * 2009-07-27 2011-02-10 Rohm Co Ltd Chip resistor and method of manufacturing the same
US9674443B2 (en) 2013-08-01 2017-06-06 Fujifilm Corporation Imaging module, electronic device, and imaging-module manufacturing method
US20230207164A1 (en) * 2021-12-28 2023-06-29 Yageo Corporation Method for fabricating a micro resistance layer and method for fabricating a micro resistor

Similar Documents

Publication Publication Date Title
KR100468373B1 (en) Resistor and method for fabricating the same
JP5115968B2 (en) Chip resistor manufacturing method and chip resistor
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JP4904825B2 (en) Manufacturing method of chip resistor
JP2004146859A (en) Method of manufacturing resistor
JP3608569B2 (en) Resistor manufacturing method
JP4277633B2 (en) Manufacturing method of chip resistor
JP3608570B2 (en) Resistor manufacturing method
JP3905030B2 (en) Resistor manufacturing method
JPH0795483B2 (en) Method for manufacturing thick film resistance element
JP2004146858A (en) Method of manufacturing resistor
JPH11307304A (en) Chip resistor and manufacture of the same
WO1997002579A1 (en) Multielement chip device and method of manufacturing the same
JP2004288808A (en) Manufacturing method for resistor
JP2001237112A (en) Method of manufacturing resistor
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JP2007189122A (en) Chip-type electronic component
JP2001274002A5 (en)
JP5143386B2 (en) Resistor manufacturing method
JP2005159381A (en) Method of manufacturing resistor
JP2001274002A (en) Resistor and its manufacturing method
JP2003188002A (en) Resistor and manufacturing method therefor
JP2003007518A (en) Method of manufacturing multi-chip resistor
JP2001185401A5 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040220

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040310

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102