JP2004088054A - Group iii-v compound semiconductor device and method of manufacturing the same - Google Patents
Group iii-v compound semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004088054A JP2004088054A JP2003006129A JP2003006129A JP2004088054A JP 2004088054 A JP2004088054 A JP 2004088054A JP 2003006129 A JP2003006129 A JP 2003006129A JP 2003006129 A JP2003006129 A JP 2003006129A JP 2004088054 A JP2004088054 A JP 2004088054A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- composition
- compound semiconductor
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、III−V族化合物半導体装置及びその製造方法に関し、特にAlGaInP層の上にAlGaAs層が積層されたIII−V族化合物半導体及びAlGaInP層の上にAlGaAs層が積層されたIII−V族化合物半導体を有するIII−V族化合物半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
III−V族化合物半導体は半導体レーザ(LD:Laser Diode )及び発光ダイオード(LED:Light Emitting Diode)等の発光素子や、電界効果トランジスタ(FET:Field Effect Transistor )及びヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor )等の論理回路素子といった、様々な半導体素子を構成する材料として広く利用されている。これらの装置において、互いに混晶組成が異なる複数の半導体層が積層されることにより、所望の光学的特性及び電気的特性が実現されている。
【0003】
このようなIII−V族化合物半導体からなる半導体装置は、ナノメートルオーダーでの膜厚制御や界面の急峻性が必要とされるため、有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy )法や、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法により製造されるのが一般的である。
【0004】
特に、AlxGayIn1−x−yP (但し、0≦x≦1,0≦y≦1,0≦x+y≦1である。)及びAlzGa1−zAs(但し、0≦z≦1である。)はそれぞれ可視領域及び赤外領域に対応するバンドギャップを有し、発光素子の半導体材料として重要である。さらに、それぞれのAlの組成を変化させることにより、バンドギャップを広範囲に変化させることが可能であり、AlGaInP層とAlGaAs層とを相互に組み合わせることにより、半導体装置における電気的特性及び光学的特性を様々に設計することが可能となる。これにより、新しい性能を備えた高性能の半導体装置を実現することができるので、AlGaInP層とAlGaAs層とを組み合わせたIII−V族化合物半導体の開発は特に重要である。
【0005】
そこで、本願発明者は、MOVPE法により、図25に示すIII−V族化合物半導体を作製した。図25に示すように、本願発明者が作製したIII−V族化合物半導体は、GaAsからなる基板201の上に、膜厚が約0.2μmのAl0.35Ga0.15In0.5P からなるAlGaInP層202、膜厚が約0.3μmのAl0.6Ga0.4AsからなるAlGaAs層203が順次積層されている。
【0006】
【非特許文献1】
第62回応用物理学会学術講演会 講演予稿集 14p−B−3
【0007】
【発明が解決しようとする課題】
しかしながら、前述のIII−V族化合物半導体を肉眼で観察すると、全面に白濁が見られ、結晶欠陥が生じていることが観察される。顕微鏡を用いてさらに詳細に観察すると、直径1μm程度の結晶欠陥が多数生成されていることが確認され、その密度は1.4×105個/cm2である。この値は、GaAsからなる基板201上にAlGaInP層202又はAlGaAs層203を1層のみ形成した場合の値と比べ、3〜4桁程度大きい。従って、この結晶欠陥はAlGaInP層202とAlGaAs層203との界面に起因する結晶欠陥であることが分かる。
【0008】
また、基板201の上にAlGaAs層203を形成し、形成したAlGaAs層203の上にAlGaInP層202を形成した場合には、このような結晶欠陥はほとんど観察されない。従って、この結晶欠陥はAlGaInP層202の上にAlGaAs層203を形成する場合に特有の結晶欠陥であることも分かる。
【0009】
このような結晶欠陥が生じるのは、AlGaInP層202を構成する構成要素とAlGaAs層203を構成する構成要素との相互作用のうち、GaP成分とAlAs成分との間の相互作用が他の構成要素間あるいは原子間の相互作用と比べて強いことによる。
【0010】
具体的には、基板201の上にAlGaInP層202を形成した後、形成したAlGaInP層202の上にAlGaAs層203を結晶成長させる工程において、AlGaInP層202のGaP成分との相互作用によって、形成中のAlGaAs層203におけるAlAs成分の十分なマイグレーションが阻害されるため、AlGaInP層202とAlGaAs層203との界面における原子の配列に乱れが生じるためである。
【0011】
このように、AlGaInP層の上にAlGaAs層が積層されたIII−V族化合物半導体を作製した場合、多数の結晶欠陥が発生するという問題を有しており、AlGaInP層上にAlGaAs層が積層されたIII−V族化合物半導体及びそれを用いたIII−V族化合物半導体装置を実現するのは困難である。
【0012】
本発明は、前記従来の問題を解決し、AlGaInP層と、AlGaInP層の上に形成されたAlGaAs層とを備えたIII−V族化合物半導体装置において、AlGaInP層とAlGaAs層との間の結晶欠陥を低減できるようにする。
【0013】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、AlGaInP層の上にAlGaAsを積層するIII−V族化合物半導体装置の製造方法において、AlGaInP層におけるGaの組成を小さくするか、又はAlGaAs層におけるAlの組成を小さくする構成とする。
【0014】
具体的に、本発明に係る第1のIII−V族化合物半導体の製造方法は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層を形成する第1の工程と、第1の半導体層の上にAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層を形成する第2の工程とを備え、第1の工程において、第1の半導体層におけるGaの組成bを小さくする。
【0015】
本発明の第1のIII−V族化合物半導体装置の製造方法によると、AlGaInPからなる第1の半導体層の上にAlGaAsからなる第2の半導体層を形成する際に、第1の半導体層のGaの組成を小さくされているため、第1の半導体層のGaの組成が相対的に大きい場合と比べて、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を低減することが可能となる。これは、第1の半導体層の上に第2の半導体層を結晶成長させる際に、第1の半導体層におけるGaP成分と第2の半導体層におけるAlAs成分との相互作用が小さくなるため、形成中の第2の半導体層におけるAlAs成分のマイグレーションがより促進されることによる。
【0016】
本発明の第1のIII−V族化合物半導体装置の製造方法の第1の工程において、第1の半導体層におけるGaの組成bは0.35以下であることが好ましい。
【0017】
このようにすると、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を確実に低減できる。
【0018】
本発明に係る第1のIII−V族化合物半導体装置は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層と、第1の半導体層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、第1の半導体層におけるGaの組成bが0.35以下である。
【0019】
本発明の第1のIII−V族化合物半導体装置によると、AlGaInPからなる第1の半導体層と、AlGaAsからなる第2の半導体層との積層構造において、第1の半導体層におけるGaの組成bが0.35以下であるため、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を確実に低減でき、第1の半導体層と第2の半導体層とを用いたIII−V族化合物半導体装置の高性能化が可能となる。
【0020】
本発明の第1のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、第1の半導体層は、第2のクラッド層の上にストライプ状に形成されていることが好ましい。
【0021】
このようにすると、第2のクラッド層及び第1の半導体層を第2導電型クラッド層として用い、且つ第2の半導体層を、第2のクラッド層と電極との間のコンタクト層の一部として用いる半導体レーザ装置において、クラッド層より上方にも光が分布するように活性層を構成する場合に、第2の半導体層のAl組成を大きくしても結晶欠陥が増大することがないため、第2の半導体層における光の吸収が少なくなるので、半導体レーザ装置の動作電流を小さくすることが可能となる。
【0022】
本発明の第1のIII−V族化合物半導体装置は、第2の半導体層の上に形成された第2導電型のAldGa1−dAs(但し、0≦d≦1である。)からなる第1コンタクト層と、第1コンタクト層の上に形成された第2導電型のGaAsからなる第2コンタクト層とをさらに備え、第1コンタクト層におけるAlの組成dは、第2の半導体層におけるAlの組成cよりも大きいことが好ましい。
【0023】
このようにすると、第1コンタクト層により、第2コンタクト層と第2の半導体層との間の価電子帯のバンド不連続が緩和されるため、半導体レーザ装置の動作電圧を低減することができる。
【0024】
本発明の第1のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、第1の半導体層は第2のクラッド層の上に設けられ、第2の半導体層はストライプ状に形成されていることが好ましい。
【0025】
このようにすると、第2のクラッド層及び第2の半導体層を第2導電型クラッド層として用い、且つ第1の半導体層を、第2の半導体層をストライプ状に形成する際のエッチングストップ層として用いた半導体レーザ装置において、第2の半導体層は熱伝導率の高いAlGaAsからなるため、活性層に発生する熱の放熱性を向上してIII−V族化合物半導体装置の高出力化が可能である。また、第1の半導体層におけるGaの組成が相対的に小さくされているため第2の半導体層を低欠陥に形成できるので、高出力且つ高信頼性のIII−V族化合物半導体装置を確実に得ることができる。
【0026】
本発明の第1のIII−V族化合物半導体装置において、第2のクラッド層は第2導電型のAldGa1−dAs(但し、0≦d≦1である。)からなることが好ましい。
【0027】
このようにすると、第2の半導体層に加えて、第2のクラッド層にも熱伝導率の高いAlGaAsを用いるため、活性層に発生する熱の放熱性がさらに良好になり、III−V族化合物半導体装置をより高出力化できる。
【0028】
本発明の第1のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層とをさらに備え、第1の半導体層は活性層の上に設けられていることが好ましい。
【0029】
このようにすると、第1の半導体層及び第2の半導体層を第2導電型クラッド層として用いた半導体レーザ装置において、第2の半導体層が熱伝導率の高いAlGaAsからなるため活性層に発生する熱の放熱性を向上できると共に、AlGaInPからなる第1の半導体層を用いることにより活性層とのバンドギャップの差を確保することができるため、活性層からのキャリアのオーバーフローを抑制することができる。また、第1の半導体層におけるGaの組成が相対的に小さくされているため、第2の半導体層を低欠陥に形成できるので、高性能且つ高信頼性のIII−V族化合物半導体装置を確実に得ることができる。
【0030】
本発明の第1のIII−V族化合物半導体装置において、第1のクラッド層は第1導電型のAldGa1−dAs(但し、0≦d≦1である。)からなることが好ましい。
【0031】
このようにすると、第2の半導体層に加えて第1のクラッド層にも熱伝導率の高いAlGaAsを用いるため、活性層に発生する熱の放熱性がさらに良好になり、III−V族化合物半導体装置をより高出力化できる。
【0032】
本発明に係る第2のIII−V族化合物半導体装置は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層と、第1の半導体層の上に形成されたAlxGayIn1−x−yP (但し、0≦x≦1,0≦y≦1,0≦x+y≦1である。)からなる緩衝層と、緩衝層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、緩衝層におけるGaの組成yは第1の半導体層におけるGaの組成bよりも小さい。
【0033】
本発明の第2のIII−V族化合物半導体装置によると、緩衝層におけるGaの組成は第1の半導体層におけるGaの組成よりも小さいため、第1の半導体層と第2の半導体層とが直接に積層されたIII−V族化合物半導体装置と比べて、第2の半導体層と緩衝層との界面に生じる結晶欠陥を少なくすることが可能となる。従って、第1の半導体層と第2の半導体層とを用いたIII−V族化合物半導体装置の高性能化が可能となる。
【0034】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層をさらに備え、活性層は複数の半導体層が積層されてなり、第1の半導体層は活性層の最上層を構成するように設けられ、第2の半導体層は第2のクラッド層の下に設けられていることが好ましい。
【0035】
このようにすると、第1の半導体層を活性層の光ガイド層として用いた半導体レーザ装置において、第2のクラッド層の不純物濃度を高くしても第2の半導体層によって不純物が活性層に拡散することを防止できるのに加えて、第2の半導体層を低欠陥に形成することができ、温度特性が良好な半導体レーザ装置を確実に得ることができる。
【0036】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、第1の半導体層は第2のクラッド層の上にストライプ状に設けられていることが好ましい。
【0037】
このようにすると、第2のクラッド層を第2導電型のクラッド層として用い、且つ第1の半導体層及び第2の半導体層を、第2のクラッド層と電極との間のコンタクト層の一部として用いる半導体レーザ装置において、第2のクラッド層より上方にも光が分布するように活性層を構成する場合に、第2の半導体層のAl組成を大きくしても結晶欠陥が増大することがないため、第2の半導体層における光の吸収が少なくなるので、半導体レーザ装置の動作電流を小さくすることが可能となる。
【0038】
本発明の第2のIII−V族化合物半導体装置は、第2の半導体層の上に形成された第2導電型のAldGa1−dAs(但し、0≦d≦1である。)からなる第1コンタクト層と、第1コンタクト層の上に形成された第2導電型のGaAsからなる第2コンタクト層とをさらに備え、第1コンタクト層におけるAlの組成dは、第2の半導体層におけるAlの組成cよりも大きいことが好ましい。
【0039】
このようにすると、第1コンタクト層により第2コンタクト層と第2の半導体層との間の価電子帯のバンド不連続が緩和されるため、半導体レーザ装置の動作電圧を低減することができる。
【0040】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上にストライプ状に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、第1の半導体層は第2のクラッド層の上に設けられていることが好ましい。
【0041】
このようにすると、第1の半導体層及び第2の半導体層を第2のクラッド層と電極との間のコンタクト層として用いる半導体レーザ装置において、第1の半導体層により、第2のクラッド層と第2の半導体層との間の価電子帯のバンド不連続が緩和されるため、半導体レーザ装置の動作電圧がされる。さらに、Al組成が大きい第2の半導体層を低欠陥に形成することができるため、第2の半導体層における活性層からの発光光の吸収を抑制することができる。
【0042】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層とをさらに備え、第1の半導体層は活性層の上に設けられていることが好ましい。
【0043】
このようにすると、第1の半導体層を第2導電型のクラッド層として用いる半導体レーザ装置において、クラッド層の上にAlGaAsからなる第2の半導体層を低欠陥に形成することができる。
【0044】
本発明の第2のIII−V族化合物半導体装置において、第1の半導体層はストライプ状の凸部を有し、緩衝層は、凸部の下段及び側面の上に設けられ、第2の半導体層は第1導電型の不純物を含み、凸部の上段の上を開口するように設けられていることが好ましい。
【0045】
このようにすると、第2の半導体層を電流ブロック層として用いることができるため、電流ブロック層にバンドギャップの大きいAlGaAsを用いることができるので、電流ブロック層における光の損失を低減することができる。
【0046】
第2のIII−V族化合物半導体装置において、緩衝層は、第1の半導体層の上に、凸部の上段の上を含むように設けられていることが好ましい。
【0047】
本発明の第2のIII−V族化合物半導体装置において、緩衝層は第1導電型の不純物を含んでいることが好ましい。
【0048】
このようにすると、緩衝層を電流ブロック層の一部として用いることができる。
【0049】
本発明の第2のIII−V族化合物半導体装置において、緩衝層は第2導電型の不純物を含んでいることが好ましい。
【0050】
このようにすると、緩衝層を第2導電型のクラッド層の一部として用いることができる。
【0051】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、第1の半導体層はストライプ状の開口部を有し且つ第1導電型の不純物を含んでおり、緩衝層は第1の半導体層における開口部の壁面及び上面の上に設けられていることが好ましい。
【0052】
このようにすると、第1の半導体層を電流ブロック層として用い且つ第2の半導体層を第2導電型のクラッド層として用いる半導体レーザ装置において、第2の半導体層におけるAlの組成を大きくしてクラッド層における光の損失の低減を図りながらも第2の半導体層における結晶欠陥を低減することができる。
【0053】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層とをさらに備え、活性層は複数の半導体層が積層されてなり、第1の半導体層は活性層の最上層を構成するように設けられていることが好ましい。
【0054】
このようにすると、第1の半導体層を活性層の光ガイド層として用い且つ第2の半導体層を第2導電型クラッド層として用いた半導体レーザ装置において、第2導電型クラッド層の熱伝導率を向上することにより活性層に発生する熱の放熱性を向上してIII−V族化合物半導体装置の高出力化が可能である。
【0055】
本発明の第2のIII−V族化合物半導体装置は、第2の半導体層の上に形成されたAldGaeIn1−d−eP (但し、0≦d≦1,0≦e≦1,0≦d+e≦1である。)からなるエッチングストップ層と、エッチングストップ層の上に形成された第2導電型のAlfGa1−fAs(但し、0≦f≦1である。)からなる第2のクラッド層とをさらに備え、エッチングストップ層におけるGaの組成eが0.35以下であることが好ましい。
【0056】
このようにすると、第2の半導体層と第2のクラッド層とを第2導電型のクラッド層として用いることにより放熱性の向上が可能であるのに加えて、エッチングストップ層を用いて第2のクラッド層を精密に且つ低欠陥に加工することができる。
【0057】
本発明の第2のIII−V族化合物半導体装置は、第2の半導体層の上に形成されたAldGaeIn1−d−eP (但し、0≦d≦1,0≦e≦1,0≦d+e≦1である。)からなるエッチングストップ層と、エッチングストップ層の上に形成されたAlfGagIn1−f−gP (但し、0≦f≦1,0≦g≦1,0≦f+g≦1である。)からなる第3の半導体層と、第3の半導体層の上に形成された第2導電型のAlhGa1−hAs(但し、0≦h≦1である。)からなる第2のクラッド層とをさらに備え、第3の半導体層におけるGaの組成gはエッチングストップ層におけるGaの組成eよりも小さいことが好ましい。
【0058】
このようにすると、第3の半導体層を緩衝層として第2のクラッド層を低欠陥に形成することができるため、エッチングストップ層におけるAlの組成を小さくして製造工程におけるエッチングストップ層の酸化を防止して低欠陥のIII−V族化合物半導体装置を得ることができる。
【0059】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層とをさらに備え、第1の半導体層は活性層の上に形成されていることが好ましい。
【0060】
このようにすると、第1の半導体層及び第2の半導体層を第2導電型のクラッド層として低欠陥に形成することができるため、熱伝導率の高いAlGaAsからなる第2の半導体層により活性層に発生する熱の放熱性を向上できると共に、バンドギャップが大きいAlGaInPからなる第1の半導体層により活性層からのキャリアのオーバーフローを抑制することができる。
【0061】
本発明の第2のIII−V族化合物半導体装置は、基板上に形成された第1導電型の化合物半導体からなる第1のクラッド層と、第1のクラッド層の上に形成された活性層と、活性層の上に形成された第2導電型のAldGaeIn1−d−eP(但し、0≦d≦1,0≦e≦1,0≦d+e≦1である。)からなる第2のクラッド層とをさらに備え、第1の半導体層は第2のクラッド層の上に形成されていることが好ましい。
【0062】
このようにすると、第2の半導体層により活性層に発生する熱の放熱性を向上できると共に、第2のクラッド層により活性層からのキャリアのオーバーフローを抑制することができる。さらに、緩衝層を設けることにより第2の半導体層を低欠陥に形成することができるため、エッチングストップ層におけるAlの組成を小さくして製造工程におけるエッチングストップ層の酸化を防止して低欠陥のIII−V族化合物半導体装置を得ることができる。
【0063】
本発明の第2のIII−V族化合物半導体装置において、第1のクラッド層はAldGa1−dAs(但し、0≦d≦1である。)からなることが好ましい。
【0064】
このようにすると、第2導電型のクラッド層に加えて第1導電型のクラッド層においても熱伝導率を高くすることができるため、放熱性がさらに向上する。
【0065】
本発明の第2のIII−V族化合物半導体装置において、緩衝層におけるGaの組成yは0であることが好ましい。
【0066】
このようにすると、第2の半導体層と緩衝層との界面に生じる結晶欠陥は確実に減少する。
【0067】
本発明の第2のIII−V族化合物半導体装置において、基板はGaAsからなり、第1の半導体層におけるInの組成1−a−bは0.45≦1−a−b≦0.55であり、緩衝層におけるInの組成1−x−yは0.45≦1−x−y≦0.55であることが好ましい。
【0068】
このようにすると、緩衝層は基板に格子整合するため、結晶欠陥が少ないIII−V族化合物半導体装置を確実に得ることができる。
【0069】
本発明の第2のIII−V族化合物半導体装置において、緩衝層の厚さは0.5nm以上且つ5nm以下であることが好ましい。
【0070】
このようにすると、緩衝層がIII−V族化合物半導体装置の電気的及び光学的特性にほとんど影響を与えることなく第1の半導体層又は第2の半導体層と緩衝層との界面に生じる結晶欠陥を低減できる。
【0071】
本発明に係る第2のIII−V族化合物半導体装置の製造方法は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層を形成する第1の工程と、第1の半導体層の上にAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層を形成する第2の工程とを備え、第2の工程において、第2の半導体層におけるAlの組成cを小さくする。
【0072】
本発明の第2のIII−V族化合物半導体装置の製造方法によると、AlGaInPからなる第1の半導体層の上にAlGaAsからなる第2の半導体層を形成する際に、第2の半導体層のAlの組成が小さくされるため、第2の半導体層のAlの組成が相対的に大きい場合と比べて、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を低減することが可能となる。これは、第1の半導体層の上に第2の半導体層を結晶成長させる工程において、第1の半導体層におけるGaP成分と第2の半導体層におけるAlAs成分との相互作用が小さくなるため、形成中の第2の半導体層におけるAlAs成分のマイグレーションがより促進されることによる。
【0073】
本発明の第2のIII−V族化合物半導体装置の製造方法の第2の工程において、第2の半導体層におけるAlの組成cは0.3以下であることが好ましい。
【0074】
このようにすると、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を確実に低減できる。
【0075】
本発明に係る第3のIII−V族化合物半導体装置は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層と、第1の半導体層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、第2の半導体層におけるAlの組成cが0.3以下である。
【0076】
本発明の第3のIII−V族化合物半導体装置によると、AlGaInPからなる第1の半導体層と、AlGaAsからなる第2の半導体層との積層構造において、第2の半導体層におけるAlの組成が0.3以下であるため、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を確実に低減でき、第1の半導体層と第2の半導体層とを用いたIII−V族化合物半導体装置の高性能化が可能となる。
【0077】
本発明に係る第4のIII−V族化合物半導体装置は、AlaGabIn1−a−bP (但し、0≦a≦1,0≦b≦1,0≦a+b≦1である。)からなる第1の半導体層と、第1の半導体層の上に形成されたAlzGa1−zAs(但し、0≦z≦1である。)からなる緩衝層と、緩衝層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、緩衝層におけるAlの組成zは第2の半導体層におけるAlの組成cよりも小さい。
【0078】
本発明の第4のIII−V族化合物半導体装置によると、緩衝層におけるAlの組成は第2の半導体層におけるAlの組成よりも小さいため、第1の半導体層と第2の半導体層とが直接に積層されたIII−V族化合物半導体装置と比べて、第1の半導体層と緩衝層との界面に生じる結晶欠陥を少なくすることが可能となる。従って、第1の半導体層と第2の半導体層を用いたIII−V族化合物半導体装置の高性能化が可能となる。
【0079】
本発明の第4のIII−V族化合物半導体装置は、基板上に形成され、複数の半導体層が積層されてなる活性層をさらに備え、第1の半導体層は基板の上に形成され、第2の半導体層は活性層の最下層を構成するように設けられていることが好ましい。
【0080】
このようにすると、第1の半導体層を第1導電型のクラッド層として用い且つ第2の半導体層を活性層の光ガイド層として用いた半導体レーザ装置において、AlGaAs系の活性層に対してAlGaInP系のクラッド層を用いてバンドギャップの差を確保することが可能となるため、活性層の電子がクラッド層へのオーバーフローすることが確実に抑制されるので、しきい値電流が小さく且つ温度特性に優れた半導体レーザ装置を確実に得ることができる。
【0081】
本発明の第4のIII−V族化合物半導体装置において、緩衝層におけるAlの組成zは0であることが好ましい。
【0082】
このようにすると、第1の半導体層と緩衝層との界面に生じる結晶欠陥は確実に減少する。
【0083】
本発明の第4のIII−V族化合物半導体装置において、基板はGaAsからなり、第1の半導体層におけるInの組成1−a−bは0.45≦1−a−b≦0.55であることが好ましい。
【0084】
このようにすると、第1の半導体層は基板に格子整合するため、結晶欠陥が少ないIII−V族化合物半導体装置を確実に得ることができる。
【0085】
本発明の第4のIII−V族化合物半導体装置において、緩衝層の厚さは0.5nm以上且つ5nm以下であることが好ましい。
【0086】
このようにすると、緩衝層がIII−V族化合物半導体装置の電気的及び光学的特性にほとんど影響を与えることなく第1の半導体層又は第2の半導体層と緩衝層との界面に生じる結晶欠陥を低減できる。
【0087】
【発明の実施の形態】
本発明のIII−V族化合物半導体装置及びその製造方法について図面を参照しながら説明する。なお、以下の説明において、AlGaInPとは、AlxGayIn1−x−yP (但し、0≦x≦1,0≦y≦1,0≦x+y≦1である。)を表し、AlGaAsとはAlzGa1−zAs(但し、0≦z≦1である)を表す。また、AlxGayIn1−x−yP において、特にx=0となる場合、即ちGayIn1−yP(但し、0≦y≦1である。)をGaInPと表し、特にy=0となる場合、即ちAlxIn1−xP(但し、0≦x≦1である。)をAlInPと表す。
【0088】
本願発明者は、AlGaInP層の上にAlGaAs層が積層されたIII−V族化合物半導体の積層構造において、AlGaInP層におけるGaの組成が小さいほど結晶欠陥が少なくなり、また、AlGaAs層におけるAlの組成が小さいほど結晶欠陥が少なくなるという知見を得ている。
【0089】
以下、AlGaInP層の上にAlGaAs層を積層したIII−V族化合物半導体におけるAlの組成と結晶欠陥との関係について図面を参照しながら説明する。
【0090】
図1はAlxGa0.5−xIn0.5P 層の上にAl0.6Ga0.4As層を形成した場合のAlxGa0.5−xIn0.5P 層(但し、0≦x≦0.5である。)におけるAlの組成xと結晶欠陥密度との関係を示している。ここで、結晶欠陥密度とは、顕微鏡観察を用いて観察される結晶欠陥の個数を単位面積で割った値である。また、Inの組成はGaAsからなる基板と格子整合させるために0.5としている。
【0091】
図1に示すように、AlxGa0.5−xIn0.5P 層におけるAlの組成xが大きいほど結晶欠陥密度は小さい。すなわち、x=0の場合には結晶欠陥密度は約2.7×107 個/cm2 であるが、x=0.15の場合には結晶欠陥密度は約4.0×106個/cm2程度に減少しており、x=0.35の場合には結晶欠陥密度は1×105個/cm2程度にまで減少している。さらに、x=0.5の場合には、結晶欠陥はほとんど観察されず、1平方センチメートル当たり2桁のオーダーである。
【0092】
このように、AlGaInP層の上にAlGaAs層を形成する場合、AlGaInP層におけるAlの組成が大きいほど、すなわちGaの組成が小さいほど結晶欠陥を少なく形成できることが分かる。具体的には、 AlxGayIn1−x−yP層におけるGaの組成yは0.35以下であれば、結晶欠陥は十分に少なくなる。
【0093】
なお、図1には、AlxGa0.5−xIn0.5P 層の上にAl0.6Ga0.4As層を形成する場合の結晶欠陥を示したが、AlxGa0.5−xIn0.5P層の上に形成するAlGaAs層のAl組成が0.6の場合に限られず、他の組成であっても同様の結果が得られる。即ち、AlGaAs層の組成に拘わらず、AlGaInP層のGa組成を小さくするほど結晶欠陥が小さくなる。
【0094】
図2はGa0.5In0.5P層の上にAlzGa1−zAs層(但し、0≦z≦1である。)を形成した場合のAlzGa1−zAs層(但し、0≦z≦1である。)におけるAlの組成zと結晶欠陥密度との関係を示している。
【0095】
図2に示すように、AlzGa1−zAs層におけるAlの組成zが小さいほど結晶欠陥密度は小さい。すなわち、z=0.6の場合には、結晶欠陥密度は約2.7×107 個/cm2 であるが、z=0.3の場合には、結晶欠陥密度は1×107個/cm2程度となり、半分以下にまで減少している。さらに、z=0の場合には、結晶欠陥はほとんど観察されず、1平方センチメートル当たり2桁のオーダーである。
【0096】
このように、AlGaInP層の上にAlGaAs層を形成する場合、AlGaAs層におけるAlの組成が小さいほど結晶欠陥を少なく形成できることが分かる。具体的にはAlzGa1−zAs層におけるAlの組成zが0.3以下であれば、結晶欠陥は十分に少なくなる。
【0097】
なお、図2には、Ga0.5In0.5P層の上にAlxGa1−xAs層を形成する場合の結晶欠陥を示したが、AlxGa1−xAs層の下に形成されるAlGaInP層のAl組成が0の場合に限られず、他の組成であっても同様の結果が得られる。即ち、AlGaInP層の組成に拘わらず、AlGaAs層のAl組成を小さくするほど結晶欠陥が小さくなる。
【0098】
以上説明したように、AlGaInP層の上にAlGaAs層が積層されたIII−V族化合物半導体において、Gaの組成が小さいAlGaInP層又はAlの組成が小さいAlGaAs層を用いることにより、AlGaInP層とAlGaAs層との界面における結晶欠陥を低減する効果を得られる。
【0099】
このような効果が生じるのは、AlGaInP層を構成する構成要素とAlGaAs層を構成する構成要素との相互作用のうち、GaP成分とAlAs成分との相互作用が他の構成要素間あるいは原子間の相互作用と比べて強いことによると考えられる。
【0100】
すなわち、AlGaInP層の上にAlGaAs層を結晶成長させる工程において、AlGaInP層におけるGaの組成が小さいほど、また、AlGaAs層におけるAlの組成が小さいほど、AlAs成分とGaP成分との相互作用が小さくなるため、形成中のAlGaAs層におけるAlAs成分のマイグレーションがより促進されるので、AlGaInP層とAlGaAs層との界面における原子の配列に生じる乱れが少なくなると考えられる。
【0101】
このような知見から、本発明に係る以下の実施形態は、AlGaInPからなる第1の半導体層の上にAlGaAsからなる第2の半導体層を積層する工程において、第1の半導体層と第2の半導体層の界面における第1の半導体層のGaの組成を小さくするか、又は第2の半導体層のAlの組成を小さくすることにより、第1の半導体層と第2の半導体層との界面に生じる結晶欠陥を低減している。
【0102】
(第1の実施形態)
以下、本発明の第1の実施形態について図面を参照しながら説明する。
【0103】
図3は第1の実施形態に係るIII−V族化合物半導体積層構造の断面構成を示している。図3に示すように、例えば、GaAsからなる基板11上に、膜厚が約0.2μmのAl0.35Ga0.15In0.5P からなるAlGaInP層12、膜厚が約1.1nmのAl0.5In0.5Pからなる緩衝層13及び膜厚が約0.3μmのAl0.6Ga0.4AsからなるAlGaAs層14が順次積層されている。
【0104】
以下、第1の実施形態に係るIII−V族化合物半導体積層構造の製造方法について説明する。
【0105】
第1の実施形態のIII−V族化合物半導体積層構造は、例えばMOVPE法を用いて、GaAsからなる基板11の上に各半導体層を順次結晶成長させることにより形成することが可能である。
【0106】
具体的には、III 族化合物の原料としてトリエチルガリウム(TEG)、トリメチルアルミニウム(TMA)及びトリメチルインジウム(TMI)、V族化合物の原料としてホスフィン(PH3 )及びアルシン(AsH3 )を用い、これらの原料を、水素をキャリアガスとして石英からなる反応管に導入する。反応管内圧力が約1.0×104 Pa(約76Torr)、基板温度が約750℃の条件下において、供給する原料及び原料の供給量を適宜切り替えることにより各半導体層を順次結晶成長させる。
【0107】
第1の実施形態の特徴は、AlGaInP層12の上に、該AlGaInP層12よりもGaの組成が小さいAlGaInPからなる緩衝層13を介してAlGaAs層14が形成されていることにある。すなわち、 Al0.35Ga0.15In0.5PからなるAlGaInP層12の上にAlGaAs層14を直接に積層することと比べて、Gaの組成がより小さいAl0.5In0.5Pからなる緩衝層13の上にAlGaAs層14が積層されるため、緩衝層13とAlGaAs層14との界面に生じる結晶欠陥を少なくすることが可能となる。
【0108】
さらに、緩衝層13の厚さは約1.1nmと極めて薄いため、III−V族化合物半導体積層構造の光学的及び電気的特性等の物性にはほとんど影響を与えない。
【0109】
つまり、第1の実施形態のIII−V族化合物半導体積層構造は、AlGaInPからなる緩衝層13を介することにより、AlGaInP層12の上にAlGaAs層14を直接に積層した積層構造と同等の物性を有し、且つAlGaInP層12の上にAlGaAs層14を直接に積層した積層構造よりも結晶欠陥を少なくすることを可能としている。
【0110】
ここで、AlGaInP層12及び緩衝層13を構成するAlGaInPは、それぞれAl0.35Ga0.15In0.5P 及びAl0.5In0.5Pに限られず、AlGaInP層12におけるGaの組成よりも緩衝層13におけるGaの組成の方が小さくなるような組み合わせであればよい。勿論、緩衝層13におけるGaの組成が小さいほど結晶欠陥を低減する効果は大きい。
【0111】
また、AlGaAs層14を構成するAlGaAsはAl0.6Ga0.4Asに限られず、AlzGa1−zAs(但し、0≦z≦1である)であればよい。
【0112】
また、緩衝層13の厚さは、0.5nm以上5nm以下であることが好ましい。緩衝層13の厚さが0.5nmよりも小さいであると、緩衝層13とAlGaAs層14との界面に生じる結晶欠陥は、AlGaInP層12におけるAlの組成を反映したものとなり、緩衝層13によって結晶欠陥を低減する効果は不十分となる。逆に、緩衝層13の厚さが5nmよりも大きいと、緩衝層13がIII−V族化合物半導体積層構造の物理的性質に与える影響が無視できなくなる。
【0113】
第1の実施形態において、AlGaInP層12と緩衝層13とが接して積層されている必要はなく、例えば緩衝層13よりもGaの組成が小さいAlGaInPからなる半導体層が挿入されていてもよく、この場合にもAlGaInP層12におけるGaの組成よりも緩衝層13におけるGaの組成が小さければよい。
【0114】
また、AlGaInP層12、緩衝層13及びAlGaAs層14からなる積層構造は、基板11の上に形成されている必要はなく、例えば、電界効果トランジスタ、ヘテロ接合バイボーラトランジスタ、半導体レーザ装置又は発光ダイオード等の半導体装置を構成する積層構造の一部として他の半導体層の上に形成されていてもよい。
【0115】
また、AlGaInP層12及び緩衝層13において、GaAsからなる基板11と格子整合させるために、それぞれのInの組成を0.5としているが、基板11と格子整合させるためには、Inの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55であればよい。また、GaAsとの格子整合が必要でない場合はInの組成1−x−yは0≦1−x−y≦1であればよい。
【0116】
以上説明したように、第1の実施形態によると、AlGaInP層12の上には、AlGaInPからなる緩衝層13を介してAlGaAs層14が形成されており、緩衝層13におけるGaの組成はAlGaInP層12におけるGaの組成よりも小さいため、AlGaInP層12の上に直接AlGaAs層14を積層したIII−V族化合物半導体積層構造と同等の物性を有し且つ結晶欠陥がより少ないIII−V族化合物半導体積層構造を得ることができる。
【0117】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0118】
図4は第2の実施形態に係るIII−V族化合物半導体積層構造の断面構成を示している。図4に示すように、GaAsからなる基板21上に、膜厚が約30nmのGa0.5In0.5PからなるAlGaInP層22、膜厚が約1.6nmのGaAsからなる緩衝層23及び膜厚が約0.3μmのAl0.6Ga0.4AsからなるAlGaAs層24が積層されている。
【0119】
このようなIII−V族化合物半導体積層構造は、第1の実施形態と同様に、例えばMOVPE法を用いて形成することが可能である。
【0120】
第2の実施形態の特徴は、AlGaInP層22の上に、AlGaAsからなる緩衝層23を介してAlGaAs層24が形成され、緩衝層23におけるAlの組成はAlGaAs層24におけるAlの組成よりも小さいことにある。すなわち、AlGaInP層22の上にAl0.6Ga0.4AsからなるAlGaAs層24を直接に積層することと比べて、Alの組成がより小さいGaAsからなる緩衝層23の上にAlGaAs層24が積層されるため、AlGaInP層22と緩衝層23との界面に生じる結晶欠陥を少なくすることが可能となる。
【0121】
さらに、緩衝層23の厚さは約1.6nmと極めて薄いため、III−V族化合物半導体積層構造の光学的及び電気的特性等の物性にはほとんど影響を与えない。
【0122】
つまり、第2の実施形態のIII−V族化合物半導体積層構造は、AlGaAsからなる緩衝層23を介することにより、AlGaInP層22の上にAlGaAs層24を直接に積層した積層構造と同等の物性を有し、且つAlGaInP層22の上にAlGaAs層24を直接に積層した積層構造よりも結晶欠陥を少なくすることを可能としている。
【0123】
ここで、緩衝層23及びAlGaAs層24を構成するAlGaAsは、それぞれGaAs及びAl0.6Ga0.4Asに限られず、AlGaAs層におけるAlの組成よりも緩衝層23におけるAlの組成の方が小さくなるような組み合わせであればよい。勿論、緩衝層23におけるAlの組成が小さいほど結晶欠陥を低減する効果は大きい。
【0124】
また、AlGaInP層22を構成するAlGaInPはGa0.5In0.5Pに限られずAlxGayIn1−x−yP (但し、0≦x≦1,0≦y≦1,0≦x+y≦1である)であればよい。
【0125】
また、緩衝層23の厚さは、0.5nm以上5nm以下であることが好ましい。緩衝層23の厚さが0.5nmよりも小さいと、AlGaInP層22と緩衝層23との界面に生じる結晶欠陥は、AlGaAs層24におけるAlの組成を反映したものとなり、緩衝層23によって結晶欠陥を低減する効果は不十分となる。逆に、緩衝層23の厚さが5nmよりも大きいと、緩衝層23がIII−V族化合物半導体積層構造の物理的性質に与える影響が無視できなくなる。
【0126】
第2の実施形態において、緩衝層23とAlGaAs層24とが接して積層されている必要はなく、例えば緩衝層23よりもAlの組成が小さいAlGaAsからなる半導体層が緩衝層23とAlGaAs層24との間に挿入されていてもよく、この場合にもAlGaAs層24におけるAlの組成よりも緩衝層23におけるAlの組成が小さければよい。
【0127】
また、AlGaInP層22、緩衝層23及びAlGaAs層24からなる積層構造は、基板21の上に形成されている必要はなく、例えば、電界効果トランジスタ、ヘテロ接合バイボーラトランジスタ、半導体レーザ装置又は発光ダイオード等の半導体装置を構成する積層構造の一部として他の半導体層の上に形成されていてもよい。
【0128】
また、AlGaInP層22において、GaAsからなる基板21と格子整合させるために、それぞれのInの組成を0.5としているが、基板21と格子整合させるためには、Inの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55であればよい。また、GaAsとの格子整合が必要でない場合はInの組成1−x−yは0≦1−x−y≦1であればよい。
【0129】
以上説明したように、第2の実施形態によると、AlGaInP層22の上には、AlGaAsからなる緩衝層23を介してAlGaAs層24が形成されており、緩衝層23におけるAlの組成はAlGaAs層24におけるAlの組成よりも小さいため、AlGaInP層22の上に直接AlGaAs層24を積層したIII−V族化合物半導体積層構造と同等の物性を有し且つ結晶欠陥がより少ないIII−V族化合物半導体積層構造を得ることができる。
【0130】
(第3の実施形態)
以下、第3の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0131】
図5は本発明の第3の実施形態に係る半導体レーザ装置の断面構成を示している。図5に示すように、n型GaAsからなる基板31上にはn型AlGaInPからなるn型クラッド層32、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層33、AlGaInPからなる緩衝層34、AlGaAsからなる拡散防止層35及びp型AlGaInPからなる第1のp型クラッド層36が順次積層されている。
【0132】
なお、活性層33において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0133】
第1のp型クラッド層36の上にはp型AlGaInPからなる第2のp型クラッド層37がストライプ状に形成されている。また、第1のp型クラッド層36の上面における第2のp型クラッド層37の側方部分と、第2のp型クラッド層37の側面の上とにはn型AlGaInPからなる電流ブロック層38が形成されている。第2のp型クラッド層37及び電流ブロック層38の上にはp型GaAsからなるコンタクト層39が形成されている。
【0134】
基板31の下には、例えばAu、Ge及びNiを含む合金からなり、基板31とオーミック接触するn側電極40が形成されている。また、コンタクト層39の上には、例えばCr、Pt及びAuを含む合金からなり、コンタクト層39とオーミック接触するp側電極41が形成されている。
【0135】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0136】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表1に示す。
【0137】
【表1】
【0138】
表1に示すように、緩衝層34におけるGaの組成は光ガイド層におけるGaの組成よりも小さい。つまり、第3の実施形態の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、光ガイド層、緩衝層34及び拡散防止層35が順次積層された積層構造として有している。
【0139】
第3の実施形態では、GaAsからなる基板31と格子整合させるために、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板31と格子整合するためには、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0140】
第3の実施形態の半導体レーザ装置において、活性層33は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、電流ブロック層38の間を通過した電流が活性層33に到達すると、発振波長が650nmのレーザ光を放射する。
【0141】
拡散防止層35は、半導体レーザ装置の製造工程又は素子の動作中において第1のp型クラッド層36のドーパントであるZnが活性層33へ浸入することを防止する。これにより、活性層33に影響を与えることなく第1のp型クラッド層36のドーピング濃度を高くすることが可能となるので、活性層33から第1のp型クラッド層36への電子のオーバーフローを確実に抑制できる。
【0142】
さらに、活性層33と拡散防止層35との間には、緩衝層34が形成されている。ここで、活性層33の最上層である光ガイド層は Al0.25Ga0.25In0.5Pからなり、緩衝層34はAl0.5In0.5Pからなる。すなわち、光ガイド層におけるGaの組成よりも緩衝層34におけるGaの組成の方が小さいため、活性層33の上に接して拡散防止層35を形成するのと比べて、緩衝層34と拡散防止層35との界面に生じる結晶欠陥を低減することができる。具体的に、緩衝層34と拡散防止層35との界面に生じる結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーである。
【0143】
ここで、緩衝層34のバンドギャップは650nmの発振波長を持つレーザ光に対して透明であり、且つその厚さは1.1nmと極めて小さいことから、半導体レーザ装置の広がり角等の光学的特性及び動作電流値等の電気的特性にはほとんど影響を与えない。
【0144】
なお、第3の実施形態において、緩衝層34の化合物組成はAl0.5In0.5Pに限られず、活性層33の最上層である光ガイド層におけるGaの組成よりも小さいGaの組成を持つAlGaInPであれば良く、また、活性層33の上に接して緩衝層34が形成されている必要はない。例えば緩衝層34が Al0.45Ga0.05In0.5Pからなり、活性層33と緩衝層34との間に例えばAl0.5In0.5Pからなる半導体層が挿入されていても、緩衝層34と拡散防止層35との間に生じる結晶欠陥を低減する効果を得られる。
【0145】
以上説明したように、第3の実施形態によると、活性層33の最上層である光ガイド層と拡散防止層35との間に緩衝層34を形成することにより、結晶欠陥が少ない拡散防止層35を形成することができるため、第1のp型クラッド層36のドーピング濃度を高くしても、活性層33に不純物が拡散することがない。このようにして、活性層33から第1のp型クラッド層36への電子のオーバーフローを確実に抑制することが可能となり、温度特性が良好な赤色半導体レーザ装置を低欠陥に実現することができる。
【0146】
(第4の実施形態)
以下、第4の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0147】
図6は本発明の第4の実施形態に係る半導体レーザ装置の断面構成を示している。図6に示すように、n型GaAsからなる基板51上にはn型AlGaInPからなるn型クラッド層52、GaAsからなる緩衝層53、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層54、並びにp型AlGaInPからなる第1のp型クラッド層55が順次積層されている。
【0148】
なお、活性層54において、量子井戸はGaAsからなる2層の井戸層とAlGaAsからなる1層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaAsからなる光ガイド層がそれぞれ形成されている。
【0149】
第1のp型クラッド層55の上にはストライプ状の開口部を有するn型AlGaInPからなる電流ブロック層56が形成されており、該電流ブロック層56の上にはp型AlGaInPからなる第2のp型クラッド層57が形成されている。第2のp型クラッド層57及び電流ブロック層56の上にはp型GaAsからなるコンタクト層58が形成されている。
【0150】
基板51の下には、例えばAu、Ge及びNiを含む合金からなり、基板51とオーミック接触するn側電極59が形成されている。また、コンタクト層58の上には、例えばCr、Pt及びAuを含む合金からなり、コンタクト層58とオーミック接触するp側電極60が形成されている。
【0151】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0152】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表2に示す。
【0153】
【表2】
【0154】
表2に示すように、緩衝層53におけるAlの組成は光ガイド層におけるAlの組成よりも小さい。つまり、第4の実施形態の半導体レーザ装置は、第2の実施形態と同様のIII−V族化合物半導体を、n型クラッド層52、緩衝層53及び光ガイド層が順次積層された積層構造として有している。
【0155】
第4の実施形態では、GaAsからなる基板51と格子整合させるために、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板51と格子整合するためには、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0156】
第4の実施形態の半導体レーザ装置において、活性層54は780nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、電流ブロック層56の間を通過した電流が活性層54に到達すると、発振波長が780nmのレーザ光を放射する。
【0157】
第4の実施形態の特徴として、活性層54とn型クラッド層52の間に緩衝層53を備え、活性層54はAlGaAs系の化合物半導体からなり、n型クラッド層52、第1のp型クラッド層55及び第2のp型クラッド層57はAlGaInP系の化合物半導体からなる。
【0158】
活性層54にAlGaAs系の材料を用いているのに対して、n型クラッド層52、第1のp型クラッド層55及び第2のp型クラッド層57にバンドギャップが大きいAlGaInP系の材料を用いているため、従来のAlGaAs系材料をクラッド層に用いた半導体レーザ装置と比べて、活性層とクラッド層との間のバンドギャップの差(バンドオフセット)を大きくすることができる。これにより、活性層54からクラッド層への電子のオーバーフローを確実に抑制することができ、しきい値電流値の低下と温度特性の向上が可能となる。
【0159】
さらに、n型クラッド層52と活性層54との間には、緩衝層53が形成されている。ここで、緩衝層53はGaAsからなり、光ガイド層はAl0.5Ga0.5Asからなる。すなわち、光ガイド層におけるAlの組成よりも緩衝層53におけるAlの組成の方が小さいため、n型クラッド層52の上に接して活性層54を形成するのと比べて、n型クラッド層52と緩衝層53との界面に生じる結晶欠陥を低減することができる。具体的に、n型クラッド層52と緩衝層53との界面に生じる結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーである。
【0160】
ここで、緩衝層53の膜厚は1.6nmと十分に小さいため、量子効果により活性層54からの発光光に対して透明となり、且つ広がり角等の光学的特性及び動作電流値等の電気的特性にはほとんど影響を与えない。
【0161】
なお、第4の実施形態において、緩衝層53の化合物組成はGaAsに限られず、活性層54の最外層である光ガイド層におけるAlの組成よりも小さいAlの組成を持つAlGaAsであれば良く、また、緩衝層53と活性層54が接して形成されている必要はない。例えば、緩衝層53がAl0.1Ga0.9Asからなり、緩衝層53と活性層54との間に例えばGaAsからなる半導体層が挿入されていても、n型クラッド層52と緩衝層53との間に生じる結晶欠陥を低減する効果を得られる。
【0162】
以上説明したように、第4の実施形態によると、活性層54の最外層である光ガイド層とn型クラッド層52との間に緩衝層53を導入することにより、結晶欠陥が少ない光ガイド層を形成することができるため、AlGaAs系の半導体層からなる活性層に対してAlGaInP系の半導体層からなるクラッド層を用いることが可能となり、しきい値電流が小さく、且つ温度特性が良好な赤外半導体レーザ装置を低欠陥に実現することができる。
【0163】
(第5の実施形態)
以下、第5の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0164】
図7は本発明の第5の実施形態に係る半導体レーザ装置の断面構成を示している。図7に示すように、n型GaAsからなる基板61上にはn型AlGaInPからなるn型クラッド層62、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層63、p型AlGaInPからなる第1のp型クラッド層64、並びにp型GaInPからなるエッチングストップ層65が順次積層されている。
【0165】
なお、活性層63において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0166】
エッチングストップ層65の上にはp型AlGaInPからなる第2のp型クラッド層66がストライプ状に形成されており、該第2のp型クラッド層66の上にはp型GaInPからなる第1のコンタクト層67が形成されている。また、エッチングストップ層65の上面における第2のp型クラッド層66の側方部分及び第2のp型クラッド層66の側面の上にはn型AlInPからなる第1の電流ブロック層68が形成されている。第1の電流ブロック層68の上にはn型GaAsからなる第2の電流ブロック層69が形成されている。
【0167】
第1のコンタクト層67及び第2の電流ブロック層69の上にはp型AlInPからなる緩衝層70、p型AlGaAsからなる第2のコンタクト層71及びp型GaAsからなる第3のコンタクト層72が順次積層されている。
【0168】
基板61の下には、例えばAu、Ge及びNiからなる合金により基板61とオーミック接触するn側電極73が形成されている。また、第3のコンタクト層72の上には、例えばCr、Pt及びAuからなる合金により第3のコンタクト層72とオーミック接触するp側電極74が形成されている。
【0169】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0170】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表3に示す。
【0171】
【表3】
【0172】
表3に示すように、緩衝層70におけるGaの組成は第1のコンタクト層67におけるGaの組成よりも小さい。つまり、第5の実施形態の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、第1のコンタクト層67、緩衝層70及び第2のコンタクト層71が順次積層された積層構造として有している。
【0173】
第5の実施形態では、GaAsからなる基板61と格子整合させるために、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板61と格子整合するためには、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0174】
第5の実施形態の半導体レーザ装置において、活性層63は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、第1の電流ブロック層68及び第2の電流ブロック層69の間を通過した電流が活性層63に到達すると、発振波長が650nmのレーザ光を放射する。
【0175】
第5の実施形態は、Alの組成が大きいAlGaAsからなる第2のコンタクト層71を備えていることを特徴とする。第2のコンタクト層71は、第2のp型クラッド層66及び第1のコンタクト層67より上方においてもレーザ光が分布するように半導体レーザ装置を設計した場合に、第2のコンタクト層71は650nmの発振波長を持つレーザ光に対して透明となるため、第2のp型クラッド層66よりも上方における光の吸収を少なくすることができる。これにより、しきい値電流及び動作電流が小さい半導体レーザ装置を実現することが可能となる。
【0176】
さらに、第1のコンタクト層67と第2のコンタクト層71との間には、緩衝層70が形成されている。ここで、第1のコンタクト層67はGa0.5In0.5Pからなり、緩衝層70はAl0.5In0.5Pからなる。すなわち、第1のコンタクト層67におけるGaの組成よりも緩衝層70におけるGaの組成の方が小さいため、第1のコンタクト層67の上に接して第2のコンタクト層71を形成するのと比べて、緩衝層70と第2のコンタクト層71との界面に生じる結晶欠陥を低減することができる。具体的に、緩衝層70と第2のコンタクト層71との間に生じる結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーである。
【0177】
第1のコンタクト層67はGaInPからなり、第2のp型クラッド層66と第2のコンタクト層71との間の電位障壁を小さくする機能を有する。これにより、半導体レーザ装置の動作電圧を低減することができる。
【0178】
また、エッチングストップ層65は、第2のp型クラッド層66をストライプ状に形成するために用いられる。具体的には、活性層63の上に第1のp型クラッド層64、エッチングストップ層65及び第2のp型クラッド層形成膜を順次形成した後に、形成した第2のp型クラッド層形成膜の上に、フォトリソグラフィ法により、レジストマスクを形成し、硫酸又は酒石酸と塩酸との混合液により第2のp型クラッド層形成膜をエッチングする。この際に、AlGaInPからなる第2のp型クラッド層形成膜はエッチングされるが、GaInPからなるエッチングストップ層65はほとんどエッチングされないため、第2のp型クラッド層形成膜からストライプ状の第2のp型クラッド層66を形成することができる。
【0179】
なお、第5の実施形態において、緩衝層70の化合物組成はAl0.5In0.5Pに限られず、第1のコンタクト層67におけるGaの組成よりも小さいGaの組成を持つAlGaInPであれば良く、また、第1のコンタクト層67の上に接して緩衝層70が形成されている必要はない。例えば、緩衝層70が Al0.45Ga0.05In0.5Pからなり、第1のコンタクト層67と緩衝層70との間に例えばAl0.5In0.5Pからなる半導体層が挿入されていても、第2のコンタクト層71と緩衝層70との間に生じる結晶欠陥を低減する効果を得られる。
【0180】
また、緩衝層70は、第1のコンタクト層67及び第2の電流ブロック層69の上に形成されている必要はなく、第1のコンタクト層67の上にのみ形成されていてもよい。
【0181】
以上説明したように、第5の実施形態によると、第1のコンタクト層67と第2のコンタクト層71との間に緩衝層70を形成することにより、活性層63からの発光光に対して透明なバンドギャップを有するAlGaAsからなる第2のコンタクト層71を低欠陥に形成することができる。これにより、第2のp型クラッド層66より上方にもレーザ光が分布するように構成した場合に、第2のコンタクト層71における光の損失が少なくなるため、半導体レーザ装置のしきい値電流及び動作電流を低減することが可能となる。
【0182】
(第5の実施形態の第1変形例)
以下、第5の実施形態の第1変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0183】
図8は第5の実施形態の第1変形例に係る半導体レーザ装置の断面構成を示している。図8において、図7に示す第5の実施形態の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0184】
図8に示すように、基板61上にはn型クラッド層62、活性層63、第1のp型クラッド層64、エッチングストップ層65及び第2のp型クラッド層66が順次積層されている。エッチングストップ層65の上面における第2のp型クラッド層66の側方部分及び第2のp型クラッド層66の側面の上には第1の電流ブロック層68及び第2の電流ブロック層69が順次積層されている。
【0185】
また、第2のp型クラッド層66及び第2の電流ブロック層69の上には第2のコンタクト層71及び第3のコンタクト層72が順次積層されている。基板61の下にはn側電極73が形成されており、第3のコンタクト層72の上には、p側電極74が形成されている。
【0186】
第1変形例の半導体レーザ装置は、第2のp型クラッド層66の上にGaInPからなる第1のコンタクト層67及び緩衝層70が設けられていない点が第5の実施形態の半導体レーザ装置と異なっている。
【0187】
第1変形例の半導体レーザ装置の特徴は、AlGaInPからなる第2のp型クラッド層66の上にAlGaAsからなる第2のコンタクト層71が積層された積層構造において、第2のp型クラッド層66のGaの組成が相対的に小さくなるように形成されていることにある。
【0188】
ここで、図1に示したように、AlGaInPからなる半導体層の上にAlGaAsからなる半導体層を積層した積層構造において、AlGaInPのGaの組成が小さい程、結晶欠陥密度が減少する。第1変形例では、第2のp型クラッド層66のGaの組成は0.15であり、第2のp型クラッド層66と第2のコンタクト層71との界面に生じる結晶欠陥の密度は1×106個/cm2程度となる。勿論、第2のp型クラッド層66のGaの組成をさらに小さくすることにより、結晶欠陥をさらに低減することが可能である。
【0189】
(第5の実施形態の第2変形例)
以下、第5の実施形態の第2変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0190】
図9は第5の実施形態の第2変形例に係る半導体レーザ装置の断面構成を示している。図9において、図8に示す第1変形例の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0191】
図9に示すように、第2変形例の半導体レーザ装置は、第2のコンタクト層71と第3のコンタクト層72との間にp型Al0.4Ga0.6Asからなる第4のコンタクト層75が形成されている点が第1変形例の半導体レーザ装置と異なっている。
【0192】
ここで、第2のコンタクト層71と第4のコンタクト層75との間及び第4のコンタクト層75と第3のコンタクト層72との間における価電子帯のバンド不連続量は、それぞれ200meV及び230meVである。これに対して、第4のコンタクト層75が設けられていない場合、第2のコンタクト層71と第3のコンタクト層と間における価電子帯のバンド不連続量は430meVである。従って、第2変形例の半導体レーザ装置では、第4のコンタクト層75を設けることにより、第1変形例の半導体レーザ装置と比べてバンド不連続が緩和されている。
【0193】
なお、第4のコンタクト層75を構成するAlGaAsの組成は、Al0.4Ga0.6Asに限られず、第2のコンタクト層71と第3のコンタクト層72との中間のバンドギャップを有するAlGaAsであればよい。また、第2のコンタクト層71と第3のコンタクト層72との間に、Al組成を段階的に変化させた複数のAlGaAs層を設けることにより、バンド不連続量をさらに低減することが可能である。
【0194】
このように、第2変形例の半導体レーザ装置によると、第2のコンタクト層71が活性層63からの発光光の波長に対して透明となるように、第2のコンタクト層71のAl組成を高く設定した場合においても、第2のコンタクト層71と第3のコンタクト層72との中間のバンドギャップを有するAlGaAs層を設けることにより、価電子帯のバンド不連続が緩和されるため、動作電圧の低減が可能となる。
【0195】
(第5の実施形態の第3変形例)
以下、第5の実施形態の第3変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0196】
図10は第5の実施形態の第3変形例に係る半導体レーザ装置の断面構成を示している。図10において、図9に示す第2変形例の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0197】
図10に示すように、第3変形例の半導体レーザ装置は、第2のp型クラッド層66及び第2の電流ブロック層69と第2のコンタクト層71との間に、緩衝層70が形成されている点が第2変形例と異なっている。
【0198】
ここで、緩衝層70の組成及び膜厚は第5の実施形態と同じであり、Gaの組成は第2のp型クラッド層66におけるGaの組成よりも小さい。つまり、第3変形例の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、第2のp型クラッド層66、緩衝層70及び第2のコンタクト層71が順次積層された積層構造として有している。
【0199】
従って、第2のp型クラッド層66の上に第2のコンタクト層71を直接に積層する第1変形例及び第2変形例の半導体レーザ装置と比べて、緩衝層70と第2のコンタクト層71との界面に生じる結晶欠陥を低減することができる。
【0200】
また、緩衝層70の膜厚は1.1nmと十分に小さいため、半導体レーザ装置の動作電流値、拡がり角及び動作電圧等の特性にほとんど影響を与えない。
【0201】
第3変形例の半導体レーザ装置によると、緩衝層70と第2のコンタクト層71との間に生じる結晶欠陥密度は第2のp型クラッド層66の組成に依存しない。従って、半導体レーザ装置の垂直拡がり角や動作電流等の特性に大きな影響を及ぼすパラメータである第2のp型クラッド層66の組成を適当に調整しながらも、結晶欠陥を低減することができる。
【0202】
なお、緩衝層70は、第2の電流ブロック層69の上に形成されている必要はなく、第2のp型クラッド層66の上に形成されていればよい。
【0203】
また、緩衝層70の組成は、Al0.5In0.5Pに限られず、第2のp型クラッド層66のAl組成よりも大きいAl組成を持つAlGaInPであればよい。
【0204】
(第5の実施形態の第4変形例)
以下、第5の実施形態の第4変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0205】
図11は第5の実施形態の第4変形例に係る半導体レーザ装置の断面構成を示している。図11において、図10に示す第3変形例の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0206】
図11に示すように、第4変形例の半導体レーザ装置は、第2のp型クラッド層66と緩衝層70との間に、第1のコンタクト層67が設けられている点が第3変形例の半導体レーザ装置と異なっている。
【0207】
ここで、第1のコンタクト層67の組成及び膜厚は第5の実施形態と同じであり、緩衝層70におけるGaの組成は第1のコンタクト層67におけるGaの組成よりも小さい。つまり、第4変形例の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、第1のコンタクト層67、緩衝層70及び第2のコンタクト層71が順次積層された積層構造として有しており、第1のコンタクト層67と第2のコンタクト層71との界面に生じる結晶欠陥が低減されている。
【0208】
また、第2のp型クラッド層66と第2のコンタクト層71との間の電位障壁を小さくする機能を有する。これにより、半導体レーザ装置の動作電圧を低減することができる。
【0209】
第1のコンタクト層67の上に直接に第2のコンタクト層71を形成した場合には、第1のコンタクト層67と第2のコンタクト層71との界面に生じる結晶欠陥の密度は約3×107個/cm2となり、動作中に素子の劣化が生じて半導体レーザ装置の信頼性が確保できない。これに対し、第3変形例では、第1のコンタクト層67と第2のコンタクト層71との間に緩衝層70を設けることにより、結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーにまで低減されている。
【0210】
以上説明したように、第5の実施形態及びその各変形例の半導体レーザ装置によると、活性層からの発光光の波長に対して透明となるバンドギャップを有するAlGaAsを用いて、第2のコンタクト層71を低欠陥に形成することができるため、高温高出力といった厳しい動作環境下においても素子の劣化が生じず、高出力で高輝度の信頼性が極めて高い半導体レーザ装置を実現することができる。具体的に、これらの半導体レーザ装置は、環境温度が約70℃の条件においても出力が飽和することなく、120mWもの高出力で動作可能である。
【0211】
なお、第5の実施形態及びその各変形例において、基板61に用いる材料はn型GaAsに限られず、例えばp型GaAsからなるp型基板を用いてもよい。
【0212】
また、第5の実施形態及びその各変形例の半導体レーザ装置において、第1の電流ブロック層68にAlInPを用いることにより、実屈折率型の導波路を構成したが、第1の電流ブロック層68にGaAsを用いて複素屈折率型の導波路を構成してもよい。
【0213】
また、第5の実施形態及びその各変形例の半導体レーザ装置において、活性層63は多重量子井戸構造に限られず、例えば単一量子井戸構造の活性層又は単一構造のバルク活性層であってもよい。
【0214】
また、第5の実施形態及びその各変形例の半導体レーザ装置において、導波構造はリッジ導波型に限られず、例えば内部ストライプ型等の他の導波構造を用いる場合にも同様の効果を得られる。
【0215】
(第6の実施形態)
以下、第6の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0216】
図12は本発明の第6の実施形態に係る半導体レーザ装置の断面構成を示している。図12に示すように、n型GaAsからなる基板81上にはn型AlGaInPからなるn型クラッド層82、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層83及びp型AlGaInPからなりストライプ状の凸部84aを有するp型クラッド層84が順次積層されている。
【0217】
なお、活性層83において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0218】
ストライプ状の凸部84aを含むp型クラッド層84の上にはp型AlGaInPからなる緩衝層85が形成され、該緩衝層85の上には凸部84aの壁面と対向する開口部86aを有するn型AlGaAsからなる電流ブロック層86形成されている。電流ブロック層86の上及び緩衝層85における凸部84a上段部分の上にはp型GaAsからなるコンタクト層87が形成されている。
【0219】
基板81の下には、例えばAu、Ge及びNiからなる合金により基板81とオーミック接触するn側電極88が形成されている。また、コンタクト層87の上には、例えばCr、Pt及びAuからなる合金によりコンタクト層87とオーミック接触するp側電極89が形成されている。
【0220】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0221】
前述の半導体層のうち、p型クラッド層84はAl0.35Ga0.15In0.5P からなり、緩衝層85はAl0.5In0.5Pからなり、電流ブロック層86はAl0.9Ga0.1Asからなる。その他の半導体層は第3の実施形態における表1と同様の構成で実施可能である。
【0222】
第6の実施形態に係る半導体レーザ装置は、AlGaInPからなるp型クラッド層84とAlGaAsからなる電流ブロック層86との間に、AlGaInPからなる緩衝層85が形成されており、緩衝層85におけるGaの組成はp型クラッド層84におけるGaの組成よりも小さい。つまり、第6の実施形態の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、p型クラッド層84、緩衝層85及び電流ブロック層86が順次積層された積層構造として有している。
【0223】
第6の実施形態では、GaAsからなる基板81と格子整合させるために、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板81と格子整合するためには、 AlxGayIn1−x−yPからなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0224】
第6の実施形態の半導体レーザ装置において、活性層83は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、電流ブロック層86の間を通過した電流が活性層83に到達すると、発振波長が650nmのレーザ光を放射する。
【0225】
電流ブロック層86は、p型クラッド層84よりもバンドギャップが大きいAlGaAsからなり、活性層83からの発光光に対して透明にできるため、p型クラッド層84より上方にもレーザ光が分布するように半導体レーザ装置を設計した場合に、電流ブロック層86におけるレーザ光の損失を少なくできるため、しきい値電流及び動作電流の低下が可能となる。
【0226】
さらに、p型クラッド層84と電流ブロック層86との間には、緩衝層85が形成されている。ここで、p型クラッド層84は Al0.35Ga0.15In0.5Pからなり、緩衝層85はAl0.5In0.5Pからなる。すなわち、p型クラッド層84におけるGaの組成よりも緩衝層85におけるGaの組成の方が小さいため、p型クラッド層84の上に接して電流ブロック層86を形成するのと比べて、緩衝層85と電流ブロック層86との界面に生じる結晶欠陥を低減することができる。
【0227】
また、第6の実施形態において、緩衝層85はp型不純物がドーピングされることにより、p型クラッド層の一部として機能する。
【0228】
なお、緩衝層85の化合物組成はAl0.5In0.5Pに限られず、p型クラッド層84におけるGaの組成よりも小さいGaの組成を持つAlGaInPであれば良く、また、p型クラッド層84の上に接して緩衝層85が形成されている必要はない。例えば緩衝層85が Al0.45Ga0.05In0.5Pからなり、p型クラッド層84と緩衝層85との間に例えばAl0.5In0.5Pからなる半導体層が挿入されていても、緩衝層85と電流ブロック層86との間に生じる結晶欠陥を低減する効果を得られる。
【0229】
次に、以上のように構成された第6の実施形態の半導体レーザ装置の製造方法について図面を参照しながら説明する。
【0230】
図13(a)〜図13(c)は第6の実施形態に係る半導体レーザ装置の製造方法の工程順の断面構成を示している。なお、図13(b)及び図13(c)において、活性層83よりも下側の構成は図13(a)と同一であるため図示を省略している。
【0231】
まず、図13(a)に示すように、n型GaAsからなる基板81の上に、MOVPE法により、n型AlGaInPからなるn型クラッド層82、活性層83及びp型AlGaInPからなるp型クラッド層形成層84Aを順次結晶成長させた後、p型クラッド層形成層84Aの上にストライプ状のシリコン酸化膜90を形成する。
【0232】
ここで、活性層83は、AlGaInPからなる2層の光ガイド層の間に複数のGaInPからなる井戸層と複数のAlGaInPからなる障壁層とが交互に積層するように順次結晶成長させる。
【0233】
次に、図13(b)に示すように、シリコン酸化膜90をマスクとして、p型クラッド層形成層84Aに対してエッチングを行ってストライプ状の凸部84aを有するp型クラッド層84を形成した後、シリコン酸化膜90をフッ酸で除去する。その後、MOVPE法により、p型クラッド層84の上にAlInPからなる緩衝層85及びAlGaAsからなる電流ブロック層形成層86Aを順次結晶成長させる。
【0234】
次に、図13(c)に示すように、電流ブロック層形成層86Aに対して、緩衝層85が露出するまでエッチングを行い、凸部84aに沿った開口部86aを有する電流ブロック層86を形成する。
【0235】
その後、図示はしないが、MOVPE法により、電流ブロック層86の上及び開口部86aに露出した緩衝層85の上にp型GaAsからなるコンタクト層87を形成し、続いて基板81の下面にn側電極88を、コンタクト層87の上面にp側電極89をそれぞれ形成することにより、第6の実施形態に係る半導体レーザ装置が完成する。
【0236】
以上説明したように、第6の実施形態によると、p型クラッド層84と電流ブロック層86との間に緩衝層85を形成することにより、活性層からの発光光に対して透明なバンドギャップを有するAlGaAsからなる電流ブロック層86を低欠陥に形成することができる。これにより、p型クラッド層84より上方にもレーザ光が分布するように構成した場合に、電流ブロック層86におけるレーザ光の損失が少なくなるため、半導体レーザ装置のしきい値電流及び動作電流を低減することが可能となる。
【0237】
(第6の実施形態の一変形例)
以下、第6の実施形態の一変形例に係る半導体レーザ装置について図面を参照しながら説明する。本変形例は、緩衝層をp型クラッド層84の凸部84a上段には形成しない点が異なっている。
【0238】
図14は第6の実施形態の一変形例に係る半導体レーザ装置の断面構成を示している。図14において、図12と同一の部材は同一の符号を付すことにより説明を省略する。
【0239】
図14に示すように、本変形例の半導体装置は、p型クラッド層84はストライプ状の凸部84aを有し、その壁面及び下段の上にはp型AlGaInPからなる緩衝層91が形成され、該緩衝層91の上にはn型AlGaAsからなる電流ブロック層86が形成されている。電流ブロック層86及びp型クラッド層84の凸部84a上段の上にはp型GaAsからなるコンタクト層87が形成されている。
【0240】
なお、本変形例において、緩衝層91はp型不純物がドーピングされることにより、p型クラッド層の一部として機能させているが、n型不純物をドーピングすることにより電流ブロック層の一部として機能させることも可能である。
【0241】
以上説明したように、第6の実施形態の一変形例によると、第6の実施形態と同様の効果を得られるのに加えて、p型クラッド層84の凸部84a上段の上に緩衝層91を形成しないため、緩衝層91にn型不純物を導入することにより電流ブロック層の一部として機能させることが可能であり、またp型不純物を導入することによりp型クラッド層の一部として機能させることも可能である。
【0242】
(第7の実施形態)
以下、第7の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0243】
図15は本発明の第7の実施形態に係る半導体レーザ装置の断面構成を示している。図15に示すように、n型GaAsからなる基板101上にはn型AlGaInPからなるn型クラッド層102、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層103及びp型AlGaInPからなる第1のp型クラッド層104が順次積層されている。
【0244】
なお、活性層103において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0245】
第1のp型クラッド層104の上にはストライプ状の開口部105aを有するn型AlGaInPからなる電流ブロック層105が形成され、電流ブロック層105の上及び開口部105aに露出した第1のp型クラッド層104の上にはAlGaInPからなる緩衝層106が形成されている。緩衝層106の上には、電流ブロックの開口部105aに沿った下向きの凸部107aを有するAlGaAsからなる第2のp型クラッド層107が形成され、第2のp型クラッド層107の上にはp型GaAsからなるコンタクト層108が形成されている。
【0246】
基板101の下には、例えばAu、Ge及びNiからなる合金により基板101とオーミック接触するn側電極109が形成されている。また、コンタクト層108の上には、例えばCr、Pt及びAuからなる合金によりコンタクト層108とオーミック接触するp側電極110が形成されている。
【0247】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0248】
前述の半導体層のうち、第1のp型クラッド層104はAl0.35Ga0.15In0.5Pからなり、電流ブロック層105はAl0.45Ga0.05In0.5Pからなり、緩衝層106はAl0.5In0.5Pからなり、第2のp型クラッド層107はAl0.8Ga0.2Asからなる。その他の半導体層は第3の実施形態における表1と同様の構成で実施可能である。
【0249】
第7の実施形態に係る半導体レーザ装置は、AlGaInPからなる電流ブロック層105とAlGaAsからなる第2のp型クラッド層107との間に、AlInPからなる緩衝層106が形成されており、緩衝層106におけるGaの組成は電流ブロック層105におけるGaの組成よりも小さい。つまり、第7の実施形態に係る半導体レーザ装置は、電流ブロック層105、緩衝層106及び第2のp型クラッド層からなる積層構造として、第1の実施形態と同様のIII−V族化合物半導体を含んでいる。
【0250】
また、電流ブロック層105の開口部105aにおいて、AlGaInPからなる第1のp型クラッド層104と第2のp型クラッド層107との間に、緩衝層106が形成されており、緩衝層106におけるGaの組成は第1のp型クラッド層104におけるGaの組成よりも小さい。つまり、第7の実施形態に係る半導体レーザ装置は、第1のp型クラッド層104、緩衝層106及び第2のp型クラッド層107からなる積層構造としても、第1の実施形態と同様のIII−V族化合物半導体を含んでいる。
【0251】
第7の実施形態では、GaAsからなる基板101と格子整合させるために、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板101と格子整合するためには、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0252】
第7の実施形態の半導体レーザ装置において、活性層103は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、電流ブロック層105の間を通過した電流が活性層103に到達すると、発振波長が650nmのレーザ光を放射する。
【0253】
緩衝層106は、p型不純物がドーピングされることによりp型クラッド層の一部として機能している。
【0254】
第2のp型クラッド層107は、活性層103からの発光光に対して透明となるようなバンドギャップを有し、第1のp型クラッド層104より上方にもレーザ光が分布するように半導体レーザ装置を設計した場合に、第2のp型クラッド層107におけるレーザ光の損失を少なくできるため、しきい値電流及び動作電流の低下が可能となる。
【0255】
さらに、電流ブロック層105と第2のp型クラッド層107との間には、緩衝層106が形成されている。ここで、電流ブロック層105はAl0.45Ga0.05In0.5Pからなり、緩衝層106はAl0.5In0.5P からなる。すなわち、電流ブロック層105におけるGaの組成よりも緩衝層106におけるGaの組成の方が小さいため、電流ブロック層105の上に接して第2のp型クラッド層107を形成するのと比べて、緩衝層106と第2のp型クラッド層107との界面に生じる結晶欠陥を低減することができる。
【0256】
また、電流ブロック層105の開口部105aにおいて、第1のp型クラッド層104と第2のp型クラッド層107との間には、緩衝層106が形成されている。ここで、第1のp型クラッド層104は Al0.35Ga0.15In0.5Pからなり、緩衝層106はAl0.5In0.5Pからなる。すなわち、第1のp型クラッド層104におけるGaの組成よりも緩衝層106におけるGaの組成の方が小さいため、第1のp型クラッド層104の上に接して第2のp型クラッド層107を形成するのと比べて、緩衝層106と第2のp型クラッド層107との界面に生じる結晶欠陥を低減することができる。
【0257】
なお、緩衝層106の化合物組成はAl0.5In0.5Pに限られず、電流ブロック層105におけるGaの組成よりも小さいGaの組成を持つAlGaInPであれば良く、また、電流ブロック層105の上に接して緩衝層106が形成されている必要はない。例えば緩衝層106が Al0.45Ga0.05In0.5Pからなり、電流ブロック層105と緩衝層106との間に例えばAl0.5In0.5Pからなる半導体層が挿入されていても、緩衝層106と第2のp型クラッド層107との間に生じる結晶欠陥を低減する効果を得られる。
【0258】
次に、以上のように構成された第7の実施形態の半導体レーザ装置の製造方法について図面を参照しながら説明する。
【0259】
図16(a)〜図16(c)は第7の実施形態に係る半導体レーザ装置の製造方法の工程順の断面構成を示している。なお、図16(b)及び図16(c)において、活性層103よりも下側の構成は図16(a)と同一であるため図示を省略している。
【0260】
まず、図16(a)に示すように、n型GaAsからなる基板101の上に、MOVPE法により、n型AlGaInPからなるn型クラッド層102、活性層103、p型AlGaInPからなる第1のp型クラッド層104及びn型AlGaInPからなる電流ブロック層形成層105Aを順次結晶成長させた後、フォトリソグラフィ法により、電流ブロック層形成層105Aの上にストライプ状の開口部がパターニングされたレジストマスク111を形成する。
【0261】
ここで、活性層103は、AlGaInPからなる2層の光ガイド層の間に複数のGaInPからなる井戸層と複数のAlGaInPからなる障壁層とが交互に積層するように形成する。
【0262】
次に、図16(b)に示すように、レジストマスク111をマスクとして、電流ブロック層形成層105Aに対してエッチングを行うことによりストライプ状の開口部105aを有する電流ブロック層105を形成した後、レジストマスク111をアセトンで除去する。
【0263】
次に、図16(c)に示すように、MOVPE法により、電流ブロック層105の上にAlInPからなる緩衝層106、AlGaAsからなる第2のp型クラッド層107及びp型GaAsからなるコンタクト層108を順次結晶成長させる。
【0264】
その後、図示はしないが、基板101の下面にn側電極109を、コンタクト層108の上面にp側電極110をそれぞれ形成することにより、第7の実施形態に係る半導体レーザ装置が完成する。
【0265】
以上説明したように、第7の実施形態によると、第1のp型クラッド層104及び電流ブロック層105と第2のp型クラッド層107との間に緩衝層106を形成することにより、活性層103からの発光光に対して透明なバンドギャップを有するAlGaAsからなる第2のp型クラッド層107を低欠陥に形成しすることができる。これにより、第1のp型クラッド層104より上方にもレーザ光が分布するように構成した場合に、第2のp型クラッド層107における光の損失が少なくなるため、半導体レーザ装置のしきい値電流及び動作電流を低減することが可能となる。
【0266】
(第8の実施形態)
以下、第8の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0267】
図17は第8の実施形態に係る半導体レーザ装置の断面構成を示している。図17に示すように、n型GaAsからなる基板121の上にはn型AlGaInPからなるn型クラッド層122、量子井戸と該量子井戸を挟む光ガイド層とからなる活性層123、p型AlGaInPからなる第1の緩衝層124、p型AlGaAsからなる第1のp型クラッド層125、p型AlGaInPからなるエッチングストップ層126が順次積層されている。
【0268】
なお、活性層123において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0269】
エッチングストップ層126の上には、p型AlGaInPからなる第2のp型クラッド層127がストライプ状に形成されており、該第2のp型クラッド層127の上にはp型GaInPからなる第1のコンタクト層128が形成されている。また、エッチングストップ層126の上面における第2のp型クラッド層127の側方部分及び第2のp型クラッド層127の側面の上にはn型AlInPからなる第1の電流ブロック層129及びn型GaAsからなる第2の電流ブロック層130が順次形成されている。また、第1のコンタクト層128及び第2の電流ブロック層130の上にはp型GaAsからなる第2のコンタクト層131が形成されている。
【0270】
基板121の下には、例えばAu、Ge及びNiからなる合金により基板121とオーミック接触するn側電極132が形成されている。また、第2のコンタクト層131の上には、例えばCr、Pt及びAuからなる合金により第2のコンタクト層131とオーミック接触するp側電極133が形成されている。
【0271】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0272】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表4に示す。
【0273】
【表4】
【0274】
表4に示すように、第1の緩衝層124におけるGaの組成は活性層123の最上層である光ガイド層のGaの組成よりも小さい。つまり、第8の実施形態の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、光ガイド層、第1の緩衝層124及び第1のp型クラッド層125が順次積層された積層構造として有している。
【0275】
さらに、エッチングストップ層126のGaの組成は0であり、AlGaInPからなるエッチングストップ層126の上にAlGaAsからなる第2のp型クラッド層127が積層された積層構造において、AlGaInPからなる半導体層のGaの組成が相対的に小さくされている。
【0276】
また、第8の実施形態では、GaAsからなる基板121と格子整合させるために、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板121と格子整合するためには、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0277】
第8の実施形態の半導体レーザ装置において、活性層123は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、第1の電流ブロック層129及び第2の電流ブロック層130の間を通過した電流が活性層123に到達すると、発振波長が650nmのレーザ光を放射する。
【0278】
ここで、第8の実施形態の半導体装置は、第1のp型クラッド層125及び第2のp型クラッド層127に熱伝導率が高いAlGaAs系の半導体材料を用いているため、少なくとも第1のp型クラッド層125及び第2のp型クラッド層127を介して活性層をヒートシンク(図示せず)と接続することにより、活性層123に発生した熱をヒートシンクへ効率良く拡散して活性層123の温度上昇を抑制することができる。これにより、素子の出力を上げるために電流値を増加しても熱飽和によって発光効率が低下することがないため、半導体レーザ装置を高出力化することができる。
【0279】
さらに、第1の緩衝層124におけるGaの組成は活性層123の最上層である光ガイド層のGaの組成よりも小さく、且つエッチングストップ層126のGaの組成が相対的に小さくされているため、第1の緩衝層124と第1のp型クラッド層125との界面及びエッチングストップ層126と第2のp型クラッド層127との界面に生じる結晶欠陥を低減することができる。
【0280】
具体的に、第1の緩衝層124を用いずに活性層123の上に直接に第1のp型クラッド層125を形成する場合には、結晶欠陥密度は1×106個/cm2以上であるのに対し、第8の実施形態では、第1の緩衝層124と第1のp型クラッド層125と界面に生じる結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーであり、低欠陥化による素子性能の向上が図られている。
【0281】
また、エッチングストップ層126にAl0.5In0.5Pを用いることにより、エッチングストップ層126と第2のp型クラッド層127との界面の結晶欠陥密度は1平方センチメートル当たり2桁のオーダーである。
【0282】
なお、第8の実施形態において、第1の緩衝層124の化合物組成は Al0.5In0.5P に限られず、活性層123の最上層である光ガイド層におけるGaの組成よりも小さいGaの組成を持つAlGaInPであればよく、例えば、Gaの組成が0.15以下であれば第1の緩衝層124と第1のp型クラッド層125との界面に生じる結晶欠陥密度はおよそ1×105個/cm2以下にまで低減される。
【0283】
また、第1の緩衝層124の厚さは、約1nmに限られず、0.5nm以上5nm以下であれば、半導体レーザ装置の特性に影響を与えることなく結晶欠陥を低減する効果を得られる。
【0284】
また、エッチングストップ層126の化合物組成はAl0.5In0.5Pに限られず、Gaの組成が相対的に小さいAlGaInPであればよく、例えばAl0.35Ga0.15In0.5P を用いる場合には、エッチングストップ層126と第2のp型クラッド層127との界面に生じる結晶欠陥密度はおよそ1×105個/cm2以下にまで低減できる。
【0285】
次に、以上のように構成された第8の実施形態の半導体レーザ体装置の製造方法について図面を参照しながら説明する。
【0286】
図18(a)〜図18(c)は、第8の実施形態の半導体レーザ装置の製造方法の工程順の断面構成を示している。なお、図18(b)及び図18(c)において、活性層123よりも下側の構成は図18(a)と同一であるため図示を省略する。
【0287】
まず、図18(a)に示すように、n型GaAsからなる基板121の上に、例えばMOCVD法又はMBE法を用いて、n型AlGaInPからなるn型クラッド層122、活性層123及びp型AlGaInPからなる第1の緩衝層124、p型AlGaAsからなる第1のp型クラッド層125、p型AlGaInPからなるエッチングストップ層126、p型AlGaAsからなる第2のp型クラッド層形成層127A、p型GaInPからなる第1のコンタクト層形成層128A及びGaAsからなる保護層134を順次結晶成長させる。
【0288】
ここで、活性層123は、AlGaInPからなる2層の光ガイド層の間に複数のGaInPからなる井戸層と複数のAlGaInPからなる障壁層とが交互に積層するように順次結晶成長させる。
【0289】
次に、図18(b)に示すように、保護層134を除去した後、例えばCVD法を用いて第1のコンタクト層形成層128Aの上にシリコン酸化膜135を堆積し、堆積したシリコン酸化膜135をフォトリソグラフィー法およびエッチング法によってストライプ状にパターニングする。その後、パターニングしたシリコン酸化膜135をマスクとして用い、第1のコンタクト層形成層128A及び第2のp型クラッド層形成層127Aを順次エッチングすることによりストライプ状の第1のコンタクト層128及び第2のp型クラッド層127を形成する。
【0290】
なお、シリコン酸化膜135のパターニングは、例えばフッ酸を用いて行うことができる。また、第1のコンタクト層形成層128Aのエッチングは、例えば塩酸系のエッチャントを用いて行うことにより、下層である第2のp型クラッド層形成層127Aとの選択エッチングが可能である。
【0291】
また、第2のp型クラッド層形成層127Aのエッチングは、例えばアンモニアと過酸化水素水の混合液等のAlGaAsのAlGaInPに対するエッチング選択比が高いエッチャントを用いて行うことにより、AlGaInPからなるエッチングストップ層126に達するとエッチングがほとんど進行しなくなるため、制御性良く第2のp型クラッド層127を加工することができる。
【0292】
ここで、エッチングストップ層126にAlGaAs系の半導体材料を用いる場合には、第2のp型クラッド層127及びエッチングストップ層126のそれぞれのAlの組成に大きな差を設けることによりエッチング選択比を確保する必要がある。しかし、AlGaAs系の半導体材料では、Alの組成を小さくすると活性層123の発振波長に対して透明となるバンドギャップを確保できず、活性層123からの発光光が吸収されて光損失が生じてしまう。また、光損失が生じないようにエッチングストップ層126におけるAlの組成を設定すると、選択エッチングのために必要とされるAlの組成差を確保できず、エッチングストップ層126を超えて第1のp型クラッド層125までエッチングされてしまう。
【0293】
このように、エッチングストップ層126にAlGaInP系の半導体材料を用いることにより、ストライプ状(リッジ形状)の第2のp型クラッド層127を再現性良く精密に加工することができる。
【0294】
次に、図18(c)に示すように、例えばMOCVD法又はMBE法を用いて、n型AlInPからなる第1の電流ブロック層129及びn型GaAsからなる第2の電流ブロック層130を順次成長させた後、シリコン酸化膜135に対してリフトオフを行うことにより、第1のコンタクト層128よりも上側に位置する第1の電流ブロック層129及び第2の電流ブロック層130を除去する。
【0295】
その後、図示はしないが、第1のコンタクト層128及び第2の電流ブロック層130の上にp型GaAsからなる第2のコンタクト層131を成長させ、続いて基板121の下面にn側電極132を、第2のコンタクト層131の上面にp側電極133をそれぞれ形成することにより、第8の実施形態に係る半導体レーザ装置が完成する。
【0296】
以上説明したように、第8の実施形態によると、活性層123の最外層である光ガイド層と第1のp型クラッド層125との間に第1の緩衝層124が設けられているため、AlGaInP系の半導体材料からなる活性層123に対して第1のp型クラッド層125をAlGaAsを用いて低欠陥に形成することができる。これにより、第1のp型クラッド層125及び第2のp型クラッド層127の熱伝導率を高くして活性層123に発生した熱をヒートシンクに効率的に拡散することができるため、半導体レーザ装置の高出力化を低欠陥に実現することができる。具体的に、第8の実施形態の半導体レーザ装置は、環境温度が約70℃の条件においても出力が飽和することなく、120mWもの高出力で動作可能である。
【0297】
(第8の実施形態の一変形例)
以下、第8の実施形態の一変形例について図面を参照しながら説明する。
【0298】
図19は第8の実施形態の一変形例に係る半導体レーザ装置の断面構成を示している。図19において、図17に示す第8の実施形態の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0299】
図19に示すように、本変形例の半導体装置は、第1のp型クラッド層125の上には、図17に示すp型AlInPからなるエッチングストップ層126に代えて、膜厚が約50nmのp型Ga0.5In0.5Pからなるエッチングストップ層136が形成されており、該エッチングストップ層136と第2のp型クラッド層127との間には、膜厚が約1nmのp型Al0.5In0.5Pからなる第2の緩衝層137が形成されている。なお、エッチングストップ層136及び第2の緩衝層137を除く各半導体層は、それぞれ表4に示す化合物組成、厚さ及びドーピング濃度と同様である。
【0300】
本変形例の特徴は、第1の緩衝層124により第8の実施形態と同様に低欠陥のAlGaAsからなる第1のp型クラッド層125を形成することに加えて、エッチングストップ層136と第2のp型クラッド層127との間に第2の緩衝層137を設けることにより、エッチングストップ層136のGaの組成を大きくしても、第2のp型クラッド層127との界面に生じる結晶欠陥を低減できるようにすることにある。
【0301】
なお、第2の緩衝層137の膜厚は、約1nmに限られず、0.5nm以上5nm以下であれば、半導体レーザ装置の特性に影響を与えることなく結晶欠陥を低減する効果を得られる。
【0302】
具体的に、第2の緩衝層137を用いずにエッチングストップ層136の上に直接に第1のp型クラッド層125を形成する場合に、エッチングストップ層136のGaの組成が0.5であり相対的に大きいため、結晶欠陥密度は1×107個/cm2以上となるに対し、本変形例では、第2の緩衝層137と第1のp型クラッド層125と界面に生じる結晶欠陥の密度は1平方センチメートル当たり2桁のオーダーであり、低欠陥化による素子性能の向上が可能である。
【0303】
なお、本変形例において、第2の緩衝層137の化合物組成はAl0.5In0.5Pに限られず、エッチングストップ層136におけるGaの組成よりも小さいGaの組成を持つAlGaInPであればよく、例えば、Gaの組成が0.15以下であれば第2の緩衝層137とエッチングストップ層136との界面に生じる結晶欠陥密度は1×105個/cm2以下にまで低減される。
【0304】
以下、本変形例の半導体レーザ装置の製造方法について図18(a)〜図18(c)を参照しながら説明する。
【0305】
まず、図18(a)に示す工程と同様に、基板121の上に、n型クラッド層122、活性層123、第1の緩衝層124、第1のp型クラッド層125、p型GaInPからなるエッチングストップ層136、p型AlInPからなる第2の緩衝層形成層、第2のp型クラッド層形成層127A、第1のコンタクト層形成層128A、保護層134を順次結晶成長させる。
【0306】
次に、図18(b)に示す工程と同様に、保護層134を除去した後、パターニングされたシリコン酸化膜135をマスクとして用い、第1のコンタクト層形成層128A、第2のp型クラッド層形成層127A及び第2の緩衝層形成層を順次エッチングすることにより、ストライプ状の第1のコンタクト層128、第2のp型クラッド層127及び第2の緩衝層137を形成する。
【0307】
ここで、第2の緩衝層形成層のエッチングは例えば硫酸をエッチャントとして用いて行うことにより、エッチングストップ層136との選択エッチングが可能であり、制御性良く第2の緩衝層137を形成することができる。
【0308】
その後、図18(c)に示す工程と同様にして第1の電流ブロック層129、第2の電流ブロック層130及び第2のコンタクト層131を順次結晶成長し、続いてn側電極132及びp側電極133を形成することにより本変形例の半導体レーザ装置が完成する。
【0309】
第8の実施形態のエッチングストップ層126はAlInPからなり、Alを含むため、第2のp型クラッド層127のエッチングにより露出したエッチングストップ層126が酸化され、エッチングストップ層126の上に形成される第1の電流ブロック層129及び第2の電流ブロック層130の結晶性が劣化することがある。これに対し、本変形例のエッチングストップ層136はGaInPからなり、Alを含まないため、第2の緩衝層137のエッチングにより露出したエッチングストップ層136の酸化を抑制することができ、第1の電流ブロック層129及び第2の電流ブロック層130の結晶品質を向上することが可能である。
【0310】
以上説明したように、第8の実施形態の一変形例によると、第8の実施形態と同様の高出力を得られるのに加えて、第2の緩衝層137を設けることにより、エッチングストップ層136におけるAlの組成を小さくしても、エッチングストップ層136と第2のp型クラッド層127との界面に生じる結晶欠陥が増大することがない。これにより、製造工程におけるエッチングストップ層136に生じる酸化を抑制して第1の電流ブロック層129及び第2の電流ブロック層130の結晶品質を向上して第8の実施形態よりも半導体レーザ装置の信頼性を向上できる。
【0311】
なお、第8の実施形態及びその変形例の半導体レーザ装置において、n型クラッド層122を構成する化合物半導体にn型AlGaAsを用いることがより好ましい。このようにすると、第1のp型クラッド層125及び第2のp型クラッド層127に加えて、n型クラッド層122においても熱伝導率が高いAlGaAs系の半導体材料を用いるため、活性層123で発生する熱をより効果的に拡散することができ、さらなる高出力化が可能である。
【0312】
また、第8の実施形態及びその変形例の半導体レーザ装置において、基板121に用いる材料はn型GaAsに限られず、例えばp型GaAsからなるp型基板を用いてもよい。
【0313】
また、第8の実施形態及びその変形例の半導体レーザ装置において、第1の電流ブロック層129にAlInPを用いることにより、実屈折率型の導波路を構成したが、第1の電流ブロック層129にGaAsを用いて複素屈折率型の導波路を構成してもよい。
【0314】
また、第8の実施形態及びその変形例の半導体レーザ装置において、活性層123は多重量子井戸構造に限られず、例えば単一量子井戸構造の活性層又は単一構造のバルク活性層であってもよい。
【0315】
また、第8の実施形態及びその変形例の半導体レーザ装置において、導波構造はリッジ導波型に限られず、例えば内部ストライプ型等の他の導波構造を用いる場合にも同様の効果を得られる。
【0316】
(第9の実施形態)
以下、第9の実施形態に係る半導体レーザ装置について図面を参照しながら説明する。
【0317】
図20は第9の実施形態に係る半導体レーザ装置の断面構成を示している。図20に示すように、n型GaAsからなる基板141の上にはn型AlGaInPからなるn型クラッド層142、量子井戸と該量子井戸を挟む光ガイド層とからなる多重量子井戸構造の活性層143及びp型AlGaInPからなる第1のp型クラッド層144が順次積層されている。
【0318】
なお、活性層143において、量子井戸はGaInPからなる3層の井戸層とAlGaInPからなる2層の障壁層とが井戸層を外側として交互に積層されており、量子井戸の上下にはAlGaInPからなる光ガイド層がそれぞれ形成されている。
【0319】
第1のp型クラッド層144の上には、p型AlGaAsからなる第2のp型クラッド層145がストライプ状に形成されており、該第2のp型クラッド層145の上にはp型GaInPからなる第1のコンタクト層146が形成されている。また、第1のp型クラッド層144の上面における第2のp型クラッド層145の側方部分及び第2のp型クラッド層145の側面の上には、n型AlInPからなるは第1の電流ブロック層147及びn型GaAsからなる第2の電流ブロック層148が順次形成されている。また、第1のコンタクト層146及び第2の電流ブロック層148の上にはp型GaAsからなる第2のコンタクト層149が形成されている。
【0320】
また、基板141の下には、例えばAu、Ge及びNiからなる合金により基板141とオーミック接触するn側電極150が形成されている。また、第2のコンタクト層149の上には、例えばCr、Pt及びAuからなる合金により第2のコンタクト層149とオーミック接触するp側電極151が形成されている。
【0321】
ここで、n型不純物としてSiが、またp型不純物としてZnがそれぞれドーピングされている。また、室温においてはドーピング濃度とキャリア濃度とはほぼ同じ値となる。
【0322】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表5に示す。
【0323】
【表5】
【0324】
表5に示すように、第1のp型クラッド層144のGaの組成は0.1であり、AlGaInPからなる第1のp型クラッド層144の上にAlGaAsからなる第2のp型クラッド層145が積層された積層構造において、AlGaInPからなる半導体層のGaの組成が相対的に小さくされている。
【0325】
また、第9の実施形態では、GaAsからなる基板141と格子整合させるために、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yを0.5としている。なお、GaAsからなる基板141と格子整合するためには、AlxGayIn1−x−yP からなる各半導体層におけるInの組成1−x−yは0.5に限られず、0.45≦1−x−y≦0.55の範囲にあればよい。
【0326】
第9の実施形態の半導体レーザ装置は、第8の実施形態と同様に活性層143は650nmの波長に対応するバンドギャップを持つ量子井戸構造を有し、第1の電流ブロック層147及び第2の電流ブロック層148の間を通過した電流が活性層143に到達すると、発振波長が650nmのレーザ光を放射する。
【0327】
ここで、第9の実施形態の半導体レーザ装置は、第2のp型クラッド層145に熱伝導率が高いAlGaAs系の半導体材料を用いているため、活性層143に発生する熱をヒートシンク(図示せず)へ効率良く拡散して活性層143の温度上昇を抑制することができる。
【0328】
また、第1のp型クラッド層144にバンドギャップが大きいAlGaInP系の半導体材料を用いているため、活性層143と第1のp型クラッド層144との間のバンドギャップの差を大きくすることができ、活性層143の電子が第1のp型クラッド層144にオーバーフローすることを抑制できる。
【0329】
このように、第1のp型クラッド層144にAlGaInP系の半導体材料を用いることにより活性層143に注入された電子が効率良く発光性再結合に寄与すると共に、第2のp型クラッド層145にAlGaAs系の半導体材料を用いることにより、活性層143に発生する熱をヒートシンクに拡散して温度上昇を防止することができる。これにより、素子の出力を上げるために電流値を増加しても熱飽和によって発光効率が低下することがないため、半導体レーザ装置を高出力化することができる。具体的に、第9の実施形態の半導体レーザ装置は、環境温度が約70℃の条件においても出力が飽和することなく、120mWもの高出力で動作可能である。
【0330】
さらに、AlGaInPからなる第1のp型クラッド層144の上にAlGaAsからなる第2のp型クラッド層145が積層された積層構造において、第1のp型クラッド層144のGaの組成は0.1であり相対的に小さいため、第1のp型クラッド層144と第2のp型クラッド層145との間に生じる結晶欠陥を低減することができる。具体的に、第1のp型クラッド層144と第2のp型クラッド層145との間に生じる結晶欠陥密度は1×104個/cm2以下であり、低欠陥化による素子性能の向上が可能である。
【0331】
以上説明したように、第9の実施形態の半導体レーザ装置によると、AlGaInPからなる第1のp型クラッド層144の上にAlGaAsからなる第2のp型クラッド層145を設けることにより、活性層143から第1のp型クラッド層144への電子のオーバーフローを抑制し、且つ活性層143に発生した熱を効率的に拡散して高出化を図る場合に、第1のp型クラッド層144におけるGaの組成を小さくしているため、第1のp型クラッド層144と第2のp型クラッド層145との界面に生じる結晶欠陥を低減することができる。
【0332】
(第9の実施形態の第1変形例)
以下、第9の実施形態の第1変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0333】
図21は第9の実施形態の第1変形例に係る半導体レーザ装置の断面構成を示している。図21において、図20に示す第9の実施形態の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0334】
図21に示すように、本変形例の半導体レーザ装置は、第1のp型クラッド層144と第2のp型クラッド層145との間に、膜厚が約1nmのp型Al0.45Ga0.05In0.5P からなる緩衝層152が設けられている点が第9の実施形態と異なっている。
【0335】
ここで、緩衝層152におけるGaの組成は第1のp型クラッド層144におけるGaの組成よりも小さい。つまり、本変形例の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、第1のp型クラッド層144、緩衝層152及び第2のp型クラッド層145が順次積層された積層構造として有している。従って、第1のp型クラッド層144の上に第2のp型クラッド層145を直接に形成する第9の実施形態の半導体レーザ装置と比べて、緩衝層152と第2のp型クラッド層145との界面に生じる結晶欠陥を低減することができる。
【0336】
なお、緩衝層152の膜厚は、約1nmに限られず、0.5nm以上5nm以下であれば、半導体レーザ装置の特性に影響を与えることなく結晶欠陥を低減する効果を得られる。
【0337】
このように、本変形例の半導体レーザ装置によると、緩衝層152と第2のp型クラッド層145との界面に生じる結晶欠陥の密度は、緩衝層152の化合物組成によって決まり、第1のp型クラッド層144の化合物組成には依存しないため、第1のp型クラッド層144の化合物組成に設計上の自由度を確保でき、特にクラッド層のAl組成によって決定される動作電流及び垂直方向の広がり角等の半導体レーザ装置の諸特性に影響を与えることなく結晶欠陥を低減することができる。
【0338】
(第9の実施形態の第2変形例)
以下、第9の実施形態の第2変形例に係る半導体レーザ装置について図面を参照しながら説明する。
【0339】
図22は、第9の実施形態の第2変形例に係る半導体レーザ装置の断面構成を示している。図22において、図20に示す第9の実施形態の半導体レーザ装置と同一の部材については同一の符号を付すことにより説明を省略する。
【0340】
図22に示すように、本変形例の半導体レーザ装置は、第1のp型クラッド層144の上に膜厚が約10nmのGa0.5In0.5Pからなるエッチングストップ層153が形成されており、該エッチングストップ層153と第2のp型クラッド層145の間には膜厚が約1nmのp型Al0.5In0.5Pからなる緩衝層154が設けられている点が第9の実施形態と異なっている。
【0341】
ここで、緩衝層154におけるGaの組成は、エッチングストップ層153におけるGaの組成よりも小さい。つまり、本変形例の半導体レーザ装置は、第1の実施形態と同様のIII−V族化合物半導体を、エッチングストップ層153、緩衝層154及び第2のp型クラッド層145が順次積層された積層構造として有している。従って、エッチングストップ層153をGaInPにより形成する場合に、エッチングストップ層153の上に直接に第2のp型クラッド層145を形成するのと比べて、緩衝層154と第2のp型クラッド層145との界面に生じる結晶欠陥を低減することができる。
【0342】
以下、本変形例の半導体レーザ装置の製造方法について説明する。
【0343】
本変形例の半導体レーザ装置の製造方法は、図18(a)〜図18(c)に示す第8の実施形態の半導体レーザ装置の製造工程と同様に実施可能である。
【0344】
具体的に、基板141の上に、n型クラッド層142、活性層143、第1のp型クラッド層144、エッチングストップ層153、p型AlInPからなる緩衝層形成層、p型AlGaAsからなる第2のp型クラッド層形成層及びp型GaInPからなる第1のコンタクト層形成層を順次結晶成長させた後、ストライプ状にパターニングされたシリコン酸化膜をマスクとして、第1のコンタクト層形成層、第2のp型クラッド層形成層及び緩衝層形成層を順次選択的にエッチング除去することにより、それぞれから第1のコンタクト層146、第2のp型クラッド層145及び緩衝層154を形成する。続いて第1の電流ブロック層147、第2の電流ブロック層148及び第2のコンタクト層149を順次結晶成長した後、n側電極150及びp側電極151を形成することにより本変形例の半導体レーザ装置が完成する。
【0345】
なお、GaInPからなる第1のコンタクト層形成層に対するエッチングは、塩酸系のエッチャント用いて行うことにより、AlGaAsからなる第2のp型クラッド層形成層との選択エッチングが可能である。同様に、第2のp型クラッド層形成層に対するエッチングにはアンモニアと過酸化水素水の混合液等を用い、緩衝層形成層に対するエッチングには硫酸等を用いてそれぞれの選択エッチングが可能であり、ストライプ状の緩衝層154、第2のp型クラッド層145及び第1のp型クラッド層を精密に形成することができる。
【0346】
ここで、エッチングにより緩衝層154を形成した後にエッチングストップ層153が露出するが、エッチングストップ層153はGaInPからなり、Alを含まないため、エッチングストップ層153の酸化が抑制されるので、第1の電流ブロック層147及び第2の電流ブロック層148の結晶品質を向上することができる。
【0347】
このように、本変形例の半導体レーザ装置によると、第1のp型クラッド層144と第2のp型クラッド層145との間にエッチングストップ層153を設けて第2のp型クラッド層145を精密に形成する際にエッチングストップ層153のAl組成を小さくして形成工程におけるエッチングストップ層153の酸化防止を図る場合に、エッチングストップ層153と第2のp型クラッド層145との間に緩衝層154とを設けることにより、第2のp型クラッド層145の結晶欠陥を低減することができる。
【0348】
なお、第9の実施形態及びその変形例の半導体レーザ装置において、n型クラッド層142はn型AlGaAsにより構成されることがより好ましい。このようにすると、第2のp型クラッド層145に加えて、n型クラッド層142においても熱伝導率が高いAlGaAs系の半導体材料を用いるため、活性層143で発生する熱をより効果的に拡散することができ、さらなる高出力化が可能である。
【0349】
また、第9の実施形態及びその変形例の半導体レーザ装置において、基板141に用いる材料はn型GaAsに限られず、例えばp型GaAsからなるp型基板を用いてもよい。
【0350】
また、第9の実施形態及びその変形例の半導体レーザ装置において、第1の電流ブロック層147にAlInPを用いることにより、実屈折率型の導波路を構成したが、第1の電流ブロック層147にGaAsを用いて複素屈折率型の導波路を構成してもよい。
【0351】
また、第9の実施形態及びその変形例の半導体レーザ装置において、活性層143は多重量子井戸構造に限られず、例えば単一量子井戸構造の活性層又は単一構造のバルク活性層であってもよい。
【0352】
また、第9の実施形態及びその変形例の半導体レーザ装置において、導波構造はリッジ導波型に限られず、例えば内部ストライプ型等の他の導波構造を用いる場合にも同様の効果を得られる。
【0353】
(第10の実施形態)
以下、第10の実施形態に係る半導体装置について図面を参照しながら説明する。
【0354】
図23は第10の実施形態に係る半導体装置の断面構成を示している。図23に示すように、第10の実施形態の半導体装置は、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)として形成されており、アンドープのGaAsからなる基板161の上に、n型AlGaInPからなるコレクタ層162、n型AlGaInPからなる緩衝層163、p型AlGaAsからなるベース層164及びn型AlGaAsからなるエミッタ層165が順次積層されている。
【0355】
コレクタ層162、ベース層164及びエミッタ層165は、それぞれの上面が露出するように階段状に形成されている。コレクタ層162上面の露出部分にはコレクタ電極167が形成されており、ベース電極168及びエミッタ電極169が形成されている。
【0356】
ここで、コレクタ層162、緩衝層163及びエミッタ層165にはn型不純物としてSiがドーピングされており、ベース層164にはp型不純物としてZnがドーピングされている。
【0357】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表6に示す。
【0358】
【表6】
【0359】
表6に示すように、緩衝層163におけるGaの組成はコレクタ層162におけるGaの組成よりも小さい。つまり、第10の実施形態の半導体装置は、第1の実施形態と同様のIII−V族化合物半導体を、コレクタ層162、緩衝層163及びベース層164が順次積層された積層構造として有している。
【0360】
第10の実施形態では、緩衝層163を設けることにより、コレクタ層162の上に直接にベース層164を形成する場合と比べて、ベース層164の結晶欠陥を低減することができ、HBTの電流特性が向上する。
【0361】
(第11の実施形態)
以下、第11の実施形態に係る半導体装置について図面を参照しながら説明する。
【0362】
図24は第11の実施形態に係る半導体装置の断面構成を示している。図24に示すように、第11の実施形態の半導体装置は、電界効果トランジスタ(FET:Fieled Effect Transistor)として形成されており、アンドープのGaAsからなる基板171の上に、アンドープのAlGaInPからなるブロック層172、アンドープのAlGaInPからなる緩衝層173、n型AlGaAsからなるチャネル層174及びn型AlGaAsからなる電流供給層175が順次積層されている。
【0363】
電流供給層175の上には、ゲート絶縁膜176を介してゲート電極177が形成されていると共に、電流供給層175とオーミック接触するソース電極178及びドレイン電極179が形成されている。
【0364】
前述の各半導体層の具体的な厚さ、化合物組成及びドーピング濃度の一例を表7に示す。
【0365】
【表7】
【0366】
表7に示すように、緩衝層173におけるGaの組成はブロック層172におけるGaの組成よりも小さい。つまり、第11の実施形態の半導体装置は、第1の実施形態と同様のIII−V族化合物半導体を、ブロック層172、緩衝層173及びチャネル層174が積層された積層構造として有している。
【0367】
第11の実施形態によると、緩衝層173を設けることにより、ブロック層172の上に直接にチャネル層174を形成する場合と比べて、チャネル層174の結晶性が向上される。このため、ブロック層172の上に直接にチャネル層174を形成する場合と比べて、チャネル層174の結晶欠陥を小さくすることが可能となるので、チャネル層の界面で2次元電子ガスを形成し易くなり、FETの高周波特性が向上する。
【0368】
【発明の効果】
本発明のIII−V族化合物半導体装置によると、AlGaInPからなる第1の半導体層の上にAlGaAsからなる第2の半導体層を形成する際に、第1の半導体層Gaの組成を小さくするか、又は第2の半導体層のAlの組成を小さくすることにより、第1の半導体層と第2の半導体層の間に生じる結晶欠陥を低減することができる。また、第1の半導体層及び第2の半導体層の化合物組成はそのままにして、第1の半導体層と第2の半導体層との間に、第1の半導体層のGaの組成よりも小さいGaの組成を持つAlGaInP又は第2の半導体層のAlの組成よりも小さいAlの組成を持つAlGaAsからなる緩衝層を形成することにより、第1の半導体層の上に直接に第2の半導体層を積層した積層構造と同等の物性を有し、且つ結晶欠陥がより少ないIII−V族化合物半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明に係るIII−V族化合物半導体装置において、 AlxGa0.5−xIn0.5P層の上にAl0.6Ga0.4As層を積層したIII−V族化合物半導体におけるAlxGa0.5−xIn0.5P 層のAlの組成xと結晶欠陥密度との関係を示すグラフである。
【図2】本発明に係るIII−V族化合物半導体装置において、Ga0.5In0.5P層の上にAlzGa1−zAs層を積層したIII−V族化合物半導体におけるAlzGa1−zAs層のAlの組成zと結晶欠陥密度との関係を示すグラフである。
【図3】本発明の第1の実施形態に係るIII−V族化合物半導体積層構造を示す構成断面図である。
【図4】本発明の第2の実施形態に係るIII−V族化合物半導体積層構造を示す構成断面図である。
【図5】本発明の第3の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図6】本発明の第4の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図7】本発明の第5の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図8】本発明の第5の実施形態の第1変形例に係る半導体レーザ装置を示す構成断面図である。
【図9】本発明の第5の実施形態の第2変形例に係る半導体レーザ装置を示す構成断面図である。
【図10】本発明の第5の実施形態の第3変形例に係る半導体レーザ装置を示す構成断面図である。
【図11】本発明の第5の実施形態の第4変形例に係る半導体レーザ装置を示す構成断面図である。
【図12】本発明の第6の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図13】(a)〜(c)は本発明の第6の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面構成図である。
【図14】本発明の第6の実施形態の一変形例に係る半導体レーザ装置を示す構成断面図である。
【図15】本発明の第7の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図16】(a)〜(c)は本発明の第7の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面構成図である。
【図17】本発明の第8の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図18】(a)〜(c)は本発明の第8の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面構成図である。
【図19】本発明の第8の実施形態の一変形例に係る半導体レーザ装置を示す構成断面図である。
【図20】本発明の第9の実施形態に係る半導体レーザ装置を示す構成断面図である。
【図21】本発明の第9の実施形態の第1変形例に係る半導体レーザ装置を示す構成断面図である。
【図22】本発明の第9の実施形態の第2変形例に係る半導体レーザ装置を示す構成断面図である。
【図23】本発明の第10の実施形態に係る半導体装置を示す構成断面図である。
【図24】本発明の第11の実施形態に係る半導体装置を示す構成断面図である。
【図25】従来例に係るIII−V族化合物半導体を示す構成断面図である。
【符号の説明】
11 基板
12 AlGaInP層(第1の半導体層)
13 緩衝層
14 AlGaAs層(第2の半導体層)
21 基板
22 AlGaInP層(第1の半導体層)
23 緩衝層
24 AlGaAs層(第2の半導体層)
31 基板
32 n型クラッド層(第1のクラッド層)
33 活性層(第1の半導体層)
34 緩衝層
35 拡散防止層(第2の半導体層)
36 第1のp型クラッド層(第2のクラッド層)
37 第2のp型クラッド層
38 電流ブロック層
39 コンタクト層
40 n側電極
41 p側電極
51 基板
52 n型クラッド層(第1の半導体層)
53 緩衝層
54 活性層(第2の半導体層)
55 第1のp型クラッド層
56 電流ブロック層
57 第2のp型クラッド層
58 コンタクト層
59 n側電極
60 p側電極
61 基板
62 n型クラッド層(第1のクラッド層)
63 活性層
64 第1のp型クラッド層
65 エッチングストップ層
66 第2のp型クラッド層(第2のクラッド層)
67 第1のコンタクト層(第1の半導体層)
68 第1の電流ブロック層
69 第2の電流ブロック層
70 緩衝層
71 第2のコンタクト層(第2の半導体層)
72 第3のコンタクト層
73 n側電極
74 p側電極
75 第4のコンタクト層
81 基板
82 n型クラッド層(第1のクラッド層)
83 活性層
84 p型クラッド層(第1の半導体層)
84a 凸部
84A p型クラッド層形成層
85 緩衝層
86 電流ブロック層(第2の半導体層)
86a 開口部
86A 電流ブロック層形成層
87 コンタクト層
88 n側電極
89 p側電極
90 シリコン酸化膜
91 緩衝層
101 基板
102 n型クラッド層(第1のクラッド層)
103 活性層
104 第1のp型クラッド層(第2のクラッド層)
105 電流ブロック層(第1の半導体層)
105A 電流ブロック層形成層
105a 開口部
106 緩衝層
107 第2のp型クラッド層(第2の半導体層)
107a 凸部
108 コンタクト層
109 n側電極
110 p側電極
111 レジストマスク
121 基板
122 n型クラッド層(第1のクラッド層)
123 活性層(第1の半導体層)
124 第1の緩衝層(緩衝層)
125 第1のp型クラッド層(第2の半導体層/第2のクラッド層)
126 エッチングストップ層(第1の半導体層)
127 第2のp型クラッド層(第2の半導体層/第2のクラッド層)
127A 第2のp型クラッド層形成層
128 第1のコンタクト層
128A 第1のコンタクト層形成層
129 第1の電流ブロック層
130 第2の電流ブロック層
131 第2のコンタクト層
132 n側電極
133 p側電極
134 保護層
135 シリコン酸化膜
136 エッチングストップ層(第1の半導体層)
137 第2の緩衝層(第3の半導体層)
141 基板
142 n型クラッド層(第1のクラッド層)
143 活性層
144 第1のp型クラッド層(第1の半導体層/第2のクラッド層)
145 第2のp型クラッド層(第2の半導体層)
146 第1のコンタクト層
147 第1の電流ブロック層
148 第2の電流ブロック層
149 第2のコンタクト層
150 n側電極
151 p側電極
152 緩衝層
153 エッチングストップ層(第1の半導体層)
154 緩衝層
161 基板
162 コレクタ層(第1の半導体層)
163 緩衝層
164 ベース層(第2の半導体層)
165 エミッタ層
167 コレクタ電極
168 ベース電極
169 エミッタ電極
171 基板
172 ブロック層(第1の半導体層)
173 緩衝層
174 チャネル層(第2の半導体層)
175 電流供給層
176 ゲート絶縁膜
177 ゲート電極
178 ソース電極
179 ドレイン電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a III-V compound semiconductor device and a method of manufacturing the same, and more particularly to a III-V compound semiconductor in which an AlGaAs layer is stacked on an AlGaInP layer and a III-V in which an AlGaAs layer is stacked on an AlGaInP layer. The present invention relates to a group III-V compound semiconductor device having a group III compound semiconductor and a method for manufacturing the same.
[0002]
[Prior art]
III-V compound semiconductors include light emitting elements such as semiconductor lasers (LDs: Laser Diodes) and light emitting diodes (LEDs: Light Emitting Diodes), field effect transistors (FETs), and heterojunction bipolar transistors (HBTs: Heterojunctions). It is widely used as a material of various semiconductor elements such as a logic circuit element such as a Bipolar Transistor. In these devices, desired optical characteristics and electrical characteristics are realized by laminating a plurality of semiconductor layers having different mixed crystal compositions.
[0003]
Since a semiconductor device made of such a III-V compound semiconductor requires film thickness control on the order of nanometers and steepness of an interface, a metal organic vapor phase epitaxy (MOVPE) method is used. Or, it is generally manufactured by a molecular beam epitaxy (MBE: Molecular Beam Epitaxy) method.
[0004]
In particular, Al x Ga y In 1-xy P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) and Al z Ga 1-z As (provided that 0 ≦ z ≦ 1) has band gaps corresponding to a visible region and an infrared region, respectively, and is important as a semiconductor material of a light-emitting element. Further, the band gap can be changed over a wide range by changing the composition of each Al. By combining the AlGaInP layer and the AlGaAs layer with each other, the electrical characteristics and optical characteristics of the semiconductor device can be improved. Various designs are possible. As a result, a high-performance semiconductor device having new performance can be realized. Therefore, it is particularly important to develop a group III-V compound semiconductor combining an AlGaInP layer and an AlGaAs layer.
[0005]
Then, the inventor of the present application manufactured a group III-V compound semiconductor shown in FIG. 25 by the MOVPE method. As shown in FIG. 25, a group III-V compound semiconductor manufactured by the inventor of the present invention is formed on a
[0006]
[Non-patent document 1]
Proceedings of the 62nd Annual Meeting of the Japan Society of Applied Physics 14p-B-3
[0007]
[Problems to be solved by the invention]
However, when the aforementioned group III-V compound semiconductor is observed with the naked eye, white turbidity is observed on the entire surface, and it is observed that crystal defects are generated. When observed in more detail using a microscope, it was confirmed that many crystal defects having a diameter of about 1 μm were generated, and the density was 1.4 × 10 4. 5 Pieces / cm 2 It is. This value is about three to four orders of magnitude larger than the value obtained when only one AlGaInP layer 202 or AlGaAs
[0008]
When the AlGaAs
[0009]
Such crystal defects occur because the interaction between the GaP component and the AlAs component among the components constituting the AlGaInP layer 202 and the components constituting the
[0010]
Specifically, after forming the AlGaInP layer 202 on the
[0011]
As described above, when a group III-V compound semiconductor in which an AlGaAs layer is stacked on an AlGaInP layer is manufactured, there is a problem that a large number of crystal defects occur, and an AlGaAs layer is stacked on the AlGaInP layer. It is difficult to realize a group III-V compound semiconductor and a group III-V compound semiconductor device using the same.
[0012]
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and in a III-V compound semiconductor device including an AlGaInP layer and an AlGaAs layer formed on the AlGaInP layer, a crystal defect between the AlGaInP layer and the AlGaAs layer. Can be reduced.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a method for manufacturing a group III-V compound semiconductor device in which AlGaAs is stacked on an AlGaInP layer, wherein the composition of Ga in the AlGaInP layer is reduced, or the content of Al in the AlGaAs layer is reduced. The composition is reduced.
[0014]
Specifically, the first method for producing a group III-V compound semiconductor according to the present invention comprises: a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), a first step of forming a first semiconductor layer, and Al on the first semiconductor layer. c Ga 1-c A second step of forming a second semiconductor layer made of As (where 0 ≦ c ≦ 1). In the first step, the composition b of Ga in the first semiconductor layer is reduced. .
[0015]
According to the first method for manufacturing a group III-V compound semiconductor device of the present invention, when the second semiconductor layer made of AlGaAs is formed on the first semiconductor layer made of AlGaInP, Since the composition of Ga is reduced, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer are reduced as compared with the case where the composition of Ga in the first semiconductor layer is relatively large. It becomes possible. This is because the interaction between the GaP component in the first semiconductor layer and the AlAs component in the second semiconductor layer decreases when the second semiconductor layer is crystal-grown on the first semiconductor layer. This is because migration of the AlAs component in the middle second semiconductor layer is further promoted.
[0016]
In the first step of the first method for manufacturing a group III-V compound semiconductor device of the present invention, the Ga composition b in the first semiconductor layer is preferably 0.35 or less.
[0017]
By doing so, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer can be reliably reduced.
[0018]
The first group III-V compound semiconductor device according to the present invention comprises Al a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and Al formed on the first semiconductor layer. c Ga 1-c A second semiconductor layer made of As (where 0 ≦ c ≦ 1), and the composition b of Ga in the first semiconductor layer is 0.35 or less.
[0019]
According to the first group III-V compound semiconductor device of the present invention, in the laminated structure of the first semiconductor layer made of AlGaInP and the second semiconductor layer made of AlGaAs, the composition b of Ga in the first semiconductor layer Is 0.35 or less, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer can be reliably reduced, and III- The performance of the group V compound semiconductor device can be improved.
[0020]
A first group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And a second cladding layer made of a compound semiconductor of the second conductivity type formed on the active layer, wherein the first semiconductor layer is formed in a stripe shape on the second cladding layer. Is preferred.
[0021]
In this case, the second cladding layer and the first semiconductor layer are used as the second conductivity type cladding layer, and the second semiconductor layer is formed as a part of the contact layer between the second cladding layer and the electrode. In the semiconductor laser device used as the semiconductor device, when the active layer is configured so that light is distributed also above the cladding layer, crystal defects do not increase even if the Al composition of the second semiconductor layer is increased. Since light absorption in the second semiconductor layer is reduced, the operating current of the semiconductor laser device can be reduced.
[0022]
The first group III-V compound semiconductor device of the present invention provides a second conductivity type Al formed on a second semiconductor layer. d Ga 1-d A first contact layer made of As (where 0 ≦ d ≦ 1); and a second contact layer made of GaAs of the second conductivity type formed on the first contact layer. The Al composition d in the contact layer is preferably larger than the Al composition c in the second semiconductor layer.
[0023]
With this configuration, the first contact layer reduces band discontinuity in the valence band between the second contact layer and the second semiconductor layer, so that the operating voltage of the semiconductor laser device can be reduced. .
[0024]
A first group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And a second cladding layer made of a compound semiconductor of the second conductivity type formed on the active layer, wherein the first semiconductor layer is provided on the second cladding layer, The layers are preferably formed in a stripe shape.
[0025]
With this configuration, the second cladding layer and the second semiconductor layer are used as the second conductivity type cladding layer, and the first semiconductor layer is formed as an etching stop layer when the second semiconductor layer is formed in a stripe shape. In the semiconductor laser device used as the semiconductor device, since the second semiconductor layer is made of AlGaAs having high thermal conductivity, the heat radiation of the heat generated in the active layer is improved and the output of the III-V compound semiconductor device can be increased. It is. In addition, since the composition of Ga in the first semiconductor layer is relatively small, the second semiconductor layer can be formed with low defects, so that a high-output and high-reliability group III-V compound semiconductor device can be reliably provided. Obtainable.
[0026]
In the first group III-V compound semiconductor device of the present invention, the second cladding layer is formed of Al of the second conductivity type. d Ga 1-d It is preferable to be composed of As (where 0 ≦ d ≦ 1).
[0027]
In this case, since AlGaAs having high thermal conductivity is used for the second cladding layer in addition to the second semiconductor layer, the heat radiation of the heat generated in the active layer is further improved, and the III-V group is used. The output of the compound semiconductor device can be further increased.
[0028]
A first group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And the first semiconductor layer is preferably provided on the active layer.
[0029]
According to this configuration, in the semiconductor laser device using the first semiconductor layer and the second semiconductor layer as the second conductivity type cladding layer, the second semiconductor layer is formed of AlGaAs having a high thermal conductivity, so that the active layer is generated in the active layer. In addition to improving the heat radiating property of the active layer, the difference in band gap between the active layer and the active layer can be secured by using the first semiconductor layer made of AlGaInP, so that overflow of carriers from the active layer can be suppressed. it can. In addition, since the composition of Ga in the first semiconductor layer is relatively small, the second semiconductor layer can be formed with a low defect, so that a high-performance and high-reliability III-V compound semiconductor device can be reliably obtained. Can be obtained.
[0030]
In the first III-V compound semiconductor device of the present invention, the first cladding layer is formed of a first conductivity type Al. d Ga 1-d It is preferable to be composed of As (where 0 ≦ d ≦ 1).
[0031]
In this case, since AlGaAs having high thermal conductivity is used for the first cladding layer in addition to the second semiconductor layer, the heat radiation of the heat generated in the active layer is further improved, and the group III-V compound is used. The output of the semiconductor device can be further increased.
[0032]
The second group III-V compound semiconductor device according to the present invention comprises Al a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and Al formed on the first semiconductor layer. x Ga y In 1-xy P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) and Al formed on the buffer layer c Ga 1-c A second semiconductor layer made of As (where 0 ≦ c ≦ 1), and the composition y of Ga in the buffer layer is smaller than the composition b of Ga in the first semiconductor layer.
[0033]
According to the second group III-V compound semiconductor device of the present invention, since the composition of Ga in the buffer layer is smaller than the composition of Ga in the first semiconductor layer, the first semiconductor layer and the second semiconductor layer are separated. As compared with a group III-V compound semiconductor device directly stacked, crystal defects occurring at the interface between the second semiconductor layer and the buffer layer can be reduced. Therefore, the performance of a III-V compound semiconductor device using the first semiconductor layer and the second semiconductor layer can be improved.
[0034]
A second group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And a second cladding layer formed of a second conductivity type compound semiconductor formed on the active layer, wherein the active layer is formed by stacking a plurality of semiconductor layers, and the first semiconductor layer is formed of an active layer. It is preferable that the second semiconductor layer be provided so as to constitute the uppermost layer and be provided below the second clad layer.
[0035]
Thus, in the semiconductor laser device using the first semiconductor layer as the light guide layer of the active layer, even if the impurity concentration of the second cladding layer is increased, the impurity is diffused into the active layer by the second semiconductor layer. In addition to this, the second semiconductor layer can be formed with low defects, and a semiconductor laser device having good temperature characteristics can be reliably obtained.
[0036]
According to a second group III-V compound semiconductor device of the present invention, a first cladding layer made of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer And a second cladding layer made of a second conductivity type compound semiconductor formed on the active layer, wherein the first semiconductor layer is provided in a stripe shape on the second cladding layer. Is preferred.
[0037]
With this configuration, the second cladding layer is used as a second conductivity type cladding layer, and the first semiconductor layer and the second semiconductor layer are formed as one contact layer between the second cladding layer and the electrode. In a semiconductor laser device used as a part, when the active layer is configured so that light is distributed above the second cladding layer, crystal defects increase even if the Al composition of the second semiconductor layer is increased Since there is no light, the light absorption in the second semiconductor layer is reduced, so that the operating current of the semiconductor laser device can be reduced.
[0038]
A second III-V compound semiconductor device according to the present invention provides a second conductivity type Al formed on the second semiconductor layer. d Ga 1-d A first contact layer made of As (where 0 ≦ d ≦ 1); and a second contact layer made of GaAs of the second conductivity type formed on the first contact layer. The Al composition d in the contact layer is preferably larger than the Al composition c in the second semiconductor layer.
[0039]
In this case, the first contact layer reduces the valence band discontinuity between the second contact layer and the second semiconductor layer, so that the operating voltage of the semiconductor laser device can be reduced.
[0040]
A second group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And a second cladding layer made of a second conductivity type compound semiconductor formed in a stripe shape on the active layer, wherein the first semiconductor layer is provided on the second cladding layer. Is preferred.
[0041]
With this configuration, in the semiconductor laser device using the first semiconductor layer and the second semiconductor layer as a contact layer between the second cladding layer and the electrode, the first semiconductor layer allows the second cladding layer to be Since the band discontinuity of the valence band with the second semiconductor layer is reduced, the operating voltage of the semiconductor laser device is increased. Further, since the second semiconductor layer having a large Al composition can be formed with low defects, absorption of light emitted from the active layer in the second semiconductor layer can be suppressed.
[0042]
A second group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And the first semiconductor layer is preferably provided on the active layer.
[0043]
With this configuration, in the semiconductor laser device using the first semiconductor layer as the second conductivity type cladding layer, the second semiconductor layer made of AlGaAs can be formed on the cladding layer with low defects.
[0044]
In the second group III-V compound semiconductor device of the present invention, the first semiconductor layer has a stripe-shaped convex portion, and the buffer layer is provided on a lower stage and a side surface of the convex portion. It is preferable that the layer contains an impurity of the first conductivity type and is provided so as to open above the upper stage of the projection.
[0045]
With this configuration, the second semiconductor layer can be used as a current blocking layer, and therefore, AlGaAs having a large band gap can be used for the current blocking layer. Therefore, light loss in the current blocking layer can be reduced. .
[0046]
In the second group III-V compound semiconductor device, the buffer layer is preferably provided on the first semiconductor layer so as to include the upper part of the convex part.
[0047]
In the second III-V compound semiconductor device of the present invention, it is preferable that the buffer layer contains a first conductivity type impurity.
[0048]
In this case, the buffer layer can be used as a part of the current blocking layer.
[0049]
In the second group III-V compound semiconductor device of the present invention, it is preferable that the buffer layer contains an impurity of the second conductivity type.
[0050]
In this case, the buffer layer can be used as a part of the second conductivity type clad layer.
[0051]
According to a second group III-V compound semiconductor device of the present invention, a first cladding layer made of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer And a second cladding layer formed of a second conductivity type compound semiconductor formed on the active layer, wherein the first semiconductor layer has a stripe-shaped opening and has a first conductivity type impurity. It is preferable that the buffer layer is provided on the wall surface and the upper surface of the opening in the first semiconductor layer.
[0052]
With this configuration, in a semiconductor laser device using the first semiconductor layer as a current blocking layer and using the second semiconductor layer as a cladding layer of the second conductivity type, the composition of Al in the second semiconductor layer is increased. Crystal defects in the second semiconductor layer can be reduced while reducing light loss in the cladding layer.
[0053]
A second group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. Preferably, the active layer is formed by stacking a plurality of semiconductor layers, and the first semiconductor layer is preferably provided so as to constitute the uppermost layer of the active layer.
[0054]
With this configuration, in a semiconductor laser device using the first semiconductor layer as the light guide layer of the active layer and using the second semiconductor layer as the second conductivity type cladding layer, the thermal conductivity of the second conductivity type cladding layer is improved. The heat dissipation of the heat generated in the active layer is improved by improving the power dissipation of the active layer, and the output of the group III-V compound semiconductor device can be increased.
[0055]
According to the second group III-V compound semiconductor device of the present invention, there is provided an Al-based compound semiconductor device formed on a second semiconductor layer. d Ga e In 1-de P (however, 0 ≦ d ≦ 1, 0 ≦ e ≦ 1, 0 ≦ d + e ≦ 1), and Al of the second conductivity type formed on the etching stop layer. f Ga 1-f A second cladding layer made of As (where 0 ≦ f ≦ 1), and the composition e of Ga in the etching stop layer is preferably 0.35 or less.
[0056]
In this case, the heat dissipation can be improved by using the second semiconductor layer and the second cladding layer as the second conductivity type cladding layer. Can be processed precisely and with low defects.
[0057]
According to the second group III-V compound semiconductor device of the present invention, there is provided an Al-based compound semiconductor device formed on a second semiconductor layer. d Ga e In 1-de P (however, 0 ≦ d ≦ 1, 0 ≦ e ≦ 1, 0 ≦ d + e ≦ 1) and an Al formed on the etching stop layer f Ga g In 1-fg P (where 0 ≦ f ≦ 1, 0 ≦ g ≦ 1, 0 ≦ f + g ≦ 1) and a second conductive type of second conductive type formed on the third semiconductor layer. Al h Ga 1-h A second cladding layer made of As (where 0 ≦ h ≦ 1), wherein the Ga composition g of the third semiconductor layer is preferably smaller than the Ga composition e of the etching stop layer. .
[0058]
This makes it possible to form the second cladding layer with low defects using the third semiconductor layer as a buffer layer, so that the composition of Al in the etching stop layer is reduced and oxidation of the etching stop layer in the manufacturing process is suppressed. Thus, a low-defect III-V compound semiconductor device can be obtained.
[0059]
A second group III-V compound semiconductor device according to the present invention includes a first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer. And the first semiconductor layer is preferably formed on the active layer.
[0060]
With this configuration, the first semiconductor layer and the second semiconductor layer can be formed as a second conductivity type cladding layer with low defects, so that the second semiconductor layer made of AlGaAs having high thermal conductivity can be activated. The heat dissipation of the heat generated in the layer can be improved, and the overflow of carriers from the active layer can be suppressed by the first semiconductor layer made of AlGaInP having a large band gap.
[0061]
According to a second group III-V compound semiconductor device of the present invention, a first cladding layer made of a first conductivity type compound semiconductor formed on a substrate, and an active layer formed on the first cladding layer And a second conductivity type Al formed on the active layer. d Ga e In 1-de P (where 0 ≦ d ≦ 1, 0 ≦ e ≦ 1, 0 ≦ d + e ≦ 1), and the first semiconductor layer is formed on the second cladding layer. Is preferably formed.
[0062]
By doing so, the heat dissipation of heat generated in the active layer can be improved by the second semiconductor layer, and the overflow of carriers from the active layer can be suppressed by the second cladding layer. Furthermore, since the second semiconductor layer can be formed with a low defect by providing the buffer layer, the composition of Al in the etching stop layer is reduced to prevent oxidation of the etching stop layer in the manufacturing process, thereby reducing the defect. A III-V compound semiconductor device can be obtained.
[0063]
In the second III-V compound semiconductor device of the present invention, the first cladding layer is formed of Al d Ga 1-d It is preferable to be composed of As (where 0 ≦ d ≦ 1).
[0064]
By doing so, the thermal conductivity can be increased not only in the second conductivity type clad layer but also in the first conductivity type clad layer, so that the heat dissipation is further improved.
[0065]
In the second III-V compound semiconductor device of the present invention, it is preferable that Ga composition y in the buffer layer is 0.
[0066]
By doing so, crystal defects occurring at the interface between the second semiconductor layer and the buffer layer are surely reduced.
[0067]
In the second group III-V compound semiconductor device of the present invention, the substrate is made of GaAs, and the composition 1-ab of In in the first semiconductor layer is 0.45 ≦ 1-ab ≦ 0.55. The composition 1-xy of In in the buffer layer preferably satisfies 0.45 ≦ 1-xy ≦ 0.55.
[0068]
In this case, since the buffer layer is lattice-matched to the substrate, a III-V compound semiconductor device with few crystal defects can be reliably obtained.
[0069]
In the second group III-V compound semiconductor device of the present invention, the thickness of the buffer layer is preferably 0.5 nm or more and 5 nm or less.
[0070]
In this case, the crystal defects generated at the interface between the first semiconductor layer or the second semiconductor layer and the buffer layer without causing the buffer layer to substantially affect the electrical and optical characteristics of the III-V compound semiconductor device. Can be reduced.
[0071]
The method for manufacturing a second III-V compound semiconductor device according to the second aspect of the present invention is characterized in that: a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), a first step of forming a first semiconductor layer, and Al on the first semiconductor layer. c Ga 1-c Forming a second semiconductor layer made of As (where 0 ≦ c ≦ 1). In the second step, the composition c of Al in the second semiconductor layer is reduced. .
[0072]
According to the second method for manufacturing a III-V compound semiconductor device of the present invention, when forming a second semiconductor layer made of AlGaAs on a first semiconductor layer made of AlGaInP, Since the composition of Al is reduced, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer are reduced as compared with the case where the composition of Al in the second semiconductor layer is relatively large. Becomes possible. This is because the interaction between the GaP component in the first semiconductor layer and the AlAs component in the second semiconductor layer is reduced in the step of crystal-growing the second semiconductor layer on the first semiconductor layer. This is because migration of the AlAs component in the middle second semiconductor layer is further promoted.
[0073]
In the second step of the second method for manufacturing a group III-V compound semiconductor device of the present invention, the composition c of Al in the second semiconductor layer is preferably 0.3 or less.
[0074]
By doing so, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer can be reliably reduced.
[0075]
The third group III-V compound semiconductor device according to the present invention comprises Al a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and Al formed on the first semiconductor layer. c Ga 1-c A second semiconductor layer made of As (where 0 ≦ c ≦ 1), and the composition c of Al in the second semiconductor layer is 0.3 or less.
[0076]
According to the third group III-V compound semiconductor device of the present invention, in the laminated structure of the first semiconductor layer made of AlGaInP and the second semiconductor layer made of AlGaAs, the composition of Al in the second semiconductor layer is Since it is 0.3 or less, crystal defects occurring at the interface between the first semiconductor layer and the second semiconductor layer can be reliably reduced, and the III-V using the first semiconductor layer and the second semiconductor layer can be reduced. It is possible to improve the performance of a group III compound semiconductor device.
[0077]
The fourth group III-V compound semiconductor device according to the present invention comprises Al a Ga b In 1-ab P (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and Al formed on the first semiconductor layer. z Ga 1-z A buffer layer made of As (where 0 ≦ z ≦ 1) and Al formed on the buffer layer c Ga 1-c A second semiconductor layer made of As (where 0 ≦ c ≦ 1), and the composition z of Al in the buffer layer is smaller than the composition c of Al in the second semiconductor layer.
[0078]
According to the fourth group III-V compound semiconductor device of the present invention, since the composition of Al in the buffer layer is smaller than the composition of Al in the second semiconductor layer, the first semiconductor layer and the second semiconductor layer are separated. Compared with a group III-V compound semiconductor device that is directly stacked, it is possible to reduce crystal defects generated at the interface between the first semiconductor layer and the buffer layer. Therefore, the performance of a III-V compound semiconductor device using the first semiconductor layer and the second semiconductor layer can be improved.
[0079]
The fourth group III-V compound semiconductor device of the present invention further includes an active layer formed on the substrate and having a plurality of semiconductor layers stacked, wherein the first semiconductor layer is formed on the substrate. The second semiconductor layer is preferably provided so as to constitute the lowermost layer of the active layer.
[0080]
Thus, in the semiconductor laser device using the first semiconductor layer as the first conductivity type cladding layer and using the second semiconductor layer as the light guide layer of the active layer, the AlGaInP is used for the AlGaAs-based active layer. Since it is possible to secure a difference in band gap by using a system cladding layer, electrons in the active layer are reliably prevented from overflowing into the cladding layer. And a semiconductor laser device excellent in reliability can be obtained.
[0081]
In the fourth group III-V compound semiconductor device of the present invention, the composition z of Al in the buffer layer is preferably 0.
[0082]
By doing so, crystal defects occurring at the interface between the first semiconductor layer and the buffer layer are surely reduced.
[0083]
In the fourth group III-V compound semiconductor device of the present invention, the substrate is made of GaAs, and the composition 1-ab of In in the first semiconductor layer is 0.45 ≦ 1-ab ≦ 0.55. Preferably, there is.
[0084]
In this case, since the first semiconductor layer is lattice-matched to the substrate, a III-V compound semiconductor device with few crystal defects can be reliably obtained.
[0085]
In the fourth group III-V compound semiconductor device of the present invention, the thickness of the buffer layer is preferably 0.5 nm or more and 5 nm or less.
[0086]
In this case, the crystal defects generated at the interface between the first semiconductor layer or the second semiconductor layer and the buffer layer without causing the buffer layer to substantially affect the electrical and optical characteristics of the III-V compound semiconductor device. Can be reduced.
[0087]
BEST MODE FOR CARRYING OUT THE INVENTION
A III-V compound semiconductor device and a method of manufacturing the same according to the present invention will be described with reference to the drawings. In the following description, AlGaInP means AlGaInP. x Ga y In 1-xy P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and AlGaAs is Al z Ga 1-z As (where 0 ≦ z ≦ 1). Also, Al x Ga y In 1-xy In
[0088]
The inventor of the present application has found that, in a stacked structure of a III-V compound semiconductor in which an AlGaAs layer is stacked on an AlGaInP layer, the smaller the Ga composition in the AlGaInP layer, the smaller the crystal defects, and the lower the Al composition in the AlGaAs layer. It has been found that the smaller the value, the smaller the number of crystal defects.
[0089]
Hereinafter, the relationship between the Al composition and crystal defects in a group III-V compound semiconductor in which an AlGaAs layer is stacked on an AlGaInP layer will be described with reference to the drawings.
[0090]
FIG. 1 shows Al x Ga 0.5-x In 0.5 Al on the P layer 0.6 Ga 0.4 Al when As layer is formed x Ga 0.5-x In 0.5 4 shows the relationship between the Al composition x and the crystal defect density in a P layer (where 0 ≦ x ≦ 0.5). Here, the crystal defect density is a value obtained by dividing the number of crystal defects observed using a microscope by a unit area. The composition of In is set to 0.5 for lattice matching with a substrate made of GaAs.
[0091]
As shown in FIG. x Ga 0.5-x In 0.5 The crystal defect density decreases as the composition x of Al in the
[0092]
As described above, when an AlGaAs layer is formed on an AlGaInP layer, it can be seen that the larger the Al composition in the AlGaInP layer, that is, the smaller the Ga composition, the fewer crystal defects can be formed. Specifically, Al x Ga y In 1-xy If the composition y of Ga in the P layer is 0.35 or less, crystal defects are sufficiently reduced.
[0093]
In addition, FIG. x Ga 0.5-x In 0.5 Al on the P layer 0.6 Ga 0.4 Although crystal defects when forming an As layer were shown, x Ga 0.5-x In 0.5 The same result is obtained not only when the Al composition of the AlGaAs layer formed on the P layer is 0.6, but also when the Al composition is another composition. That is, regardless of the composition of the AlGaAs layer, the smaller the Ga composition of the AlGaInP layer, the smaller the crystal defects.
[0094]
FIG. 0.5 In 0.5 Al on the P layer z Ga 1-z Al in the case of forming an As layer (where 0 ≦ z ≦ 1) z Ga 1-z The relationship between the Al composition z and the crystal defect density in the As layer (where 0 ≦ z ≦ 1) is shown.
[0095]
As shown in FIG. z Ga 1-z The smaller the Al composition z in the As layer, the lower the crystal defect density. That is, when z = 0.6, the crystal defect density is about 2.7 × 10 7 Pieces / cm 2 However, when z = 0.3, the crystal defect density is 1 × 10 7 Pieces / cm 2 And decreased to less than half. Furthermore, when z = 0, almost no crystal defects are observed, on the order of two orders of magnitude per square centimeter.
[0096]
As described above, when an AlGaAs layer is formed on an AlGaInP layer, it can be seen that the smaller the Al composition in the AlGaAs layer, the fewer crystal defects can be formed. Specifically, Al z Ga 1-z If the Al composition z in the As layer is 0.3 or less, crystal defects are sufficiently reduced.
[0097]
Note that FIG. 0.5 In 0.5 Al on the P layer x Ga 1-x Although crystal defects when forming an As layer were shown, x Ga 1-x The same result is obtained not only when the Al composition of the AlGaInP layer formed below the As layer is 0, but also when the Al composition is another composition. That is, regardless of the composition of the AlGaInP layer, the smaller the Al composition of the AlGaAs layer, the smaller the crystal defects.
[0098]
As described above, in the group III-V compound semiconductor in which the AlGaAs layer is stacked on the AlGaInP layer, by using the AlGaInP layer having a small Ga composition or the AlGaAs layer having a small Al composition, the AlGaInP layer and the AlGaAs layer are formed. The effect of reducing the crystal defects at the interface with the substrate can be obtained.
[0099]
Such an effect occurs because the interaction between the GaP component and the AlAs component among the components constituting the AlGaInP layer and the components constituting the AlGaAs layer is caused by the interaction between other components or atoms. It is thought to be due to the strongness compared to the interaction.
[0100]
That is, in the step of growing an AlGaAs layer on the AlGaInP layer, the interaction between the AlAs component and the GaP component decreases as the Ga composition in the AlGaInP layer decreases and the Al composition in the AlGaAs layer decreases. Therefore, the migration of the AlAs component in the AlGaAs layer being formed is further promoted, and it is considered that the disturbance in the arrangement of atoms at the interface between the AlGaInP layer and the AlGaAs layer is reduced.
[0101]
Based on such findings, the following embodiments according to the present invention include a step of laminating a second semiconductor layer made of AlGaAs on a first semiconductor layer made of AlGaInP in the step of laminating the first semiconductor layer and the second semiconductor layer made of AlGaAs. By reducing the composition of Ga in the first semiconductor layer or the composition of Al in the second semiconductor layer at the interface between the semiconductor layers, the interface between the first and second semiconductor layers is reduced. The generated crystal defects are reduced.
[0102]
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
[0103]
FIG. 3 shows a cross-sectional configuration of a group III-V compound semiconductor multilayer structure according to the first embodiment. As shown in FIG. 3, for example, an Al film having a thickness of about 0.2 μm is formed on a
[0104]
Hereinafter, a method for manufacturing the group III-V compound semiconductor multilayer structure according to the first embodiment will be described.
[0105]
The group III-V compound semiconductor multilayer structure of the first embodiment can be formed by sequentially crystal-growing each semiconductor layer on the
[0106]
Specifically, triethylgallium (TEG), trimethylaluminum (TMA) and trimethylindium (TMI) are used as raw materials for the group III compound, and phosphine (PH) is used as a raw material for the group V compound. 3 ) And arsine (AsH) 3 ), These raw materials are introduced into a reaction tube made of quartz using hydrogen as a carrier gas. The pressure in the reaction tube is about 1.0 × 10 4 Under the conditions of Pa (approximately 76 Torr) and a substrate temperature of approximately 750 ° C., the semiconductor layers are sequentially grown by appropriately switching the raw materials to be supplied and the supply amounts of the raw materials.
[0107]
A feature of the first embodiment is that an
[0108]
Further, since the thickness of the
[0109]
That is, the III-V group compound semiconductor laminated structure of the first embodiment has the same physical properties as the laminated structure in which the
[0110]
Here, the AlGaInP constituting the
[0111]
AlGaAs constituting the
[0112]
The thickness of the
[0113]
In the first embodiment, the
[0114]
Further, the laminated structure including the
[0115]
In the
[0116]
As described above, according to the first embodiment, the
[0117]
(Second embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.
[0118]
FIG. 4 shows a cross-sectional configuration of a group III-V compound semiconductor multilayer structure according to the second embodiment. As shown in FIG. 4, a Ga film having a thickness of about 30 nm is formed on a
[0119]
Such a group III-V compound semiconductor laminated structure can be formed by using, for example, the MOVPE method, as in the first embodiment.
[0120]
The feature of the second embodiment is that the
[0121]
Further, since the thickness of the
[0122]
That is, the III-V group compound semiconductor laminated structure of the second embodiment has the same physical properties as the laminated structure in which the
[0123]
Here, AlGaAs constituting the
[0124]
AlGaInP constituting the
[0125]
The thickness of the
[0126]
In the second embodiment, the
[0127]
Further, the laminated structure including the
[0128]
In the
[0129]
As described above, according to the second embodiment, the
[0130]
(Third embodiment)
Hereinafter, a semiconductor laser device according to a third embodiment will be described with reference to the drawings.
[0131]
FIG. 5 shows a cross-sectional configuration of a semiconductor laser device according to the third embodiment of the present invention. As shown in FIG. 5, on a
[0132]
In the active layer 33, the quantum well is formed by alternately stacking three well layers made of GaInP and two barrier layers made of AlGaInP with the well layer outside, and the upper and lower portions of the quantum well are made of AlGaInP. Light guide layers are respectively formed.
[0133]
On the first p-
[0134]
An n-
[0135]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0136]
Table 1 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0137]
[Table 1]
[0138]
As shown in Table 1, the composition of Ga in the buffer layer 34 is smaller than the composition of Ga in the optical guide layer. That is, the semiconductor laser device of the third embodiment has the same group III-V compound semiconductor as that of the first embodiment as a laminated structure in which the light guide layer, the buffer layer 34, and the diffusion prevention layer 35 are sequentially laminated. are doing.
[0139]
In the third embodiment, Al is used for lattice matching with the
[0140]
In the semiconductor laser device of the third embodiment, the active layer 33 has a quantum well structure having a band gap corresponding to a wavelength of 650 nm, and when a current passing between the current blocking layers 38 reaches the active layer 33, A laser beam having an oscillation wavelength of 650 nm is emitted.
[0141]
The diffusion preventing layer 35 prevents Zn, which is a dopant of the first p-
[0142]
Further, a buffer layer 34 is formed between the active layer 33 and the diffusion preventing layer 35. Here, the light guide layer which is the uppermost layer of the active layer 33 is Al 0.25 Ga 0.25 In 0.5 P, and the buffer layer 34 is made of Al 0.5 In 0.5 Consists of P. That is, since the composition of Ga in the buffer layer 34 is smaller than the composition of Ga in the light guide layer, the buffer layer 34 and the diffusion prevention layer 35 are formed in comparison with the case where the diffusion prevention layer 35 is formed in contact with the active layer 33. Crystal defects generated at the interface with the layer 35 can be reduced. Specifically, the density of crystal defects generated at the interface between the buffer layer 34 and the diffusion preventing layer 35 is on the order of two digits per square centimeter.
[0143]
Here, the band gap of the buffer layer 34 is transparent to laser light having an oscillation wavelength of 650 nm, and its thickness is extremely small at 1.1 nm. And has little effect on electrical characteristics such as the operating current value.
[0144]
In the third embodiment, the compound composition of the buffer layer 34 is Al 0.5 In 0.5 Not limited to P, AlGaInP having a composition of Ga smaller than the composition of Ga in the light guide layer which is the uppermost layer of the active layer 33 may be used, and the buffer layer 34 is formed on the active layer 33 in contact with the active layer 33. You don't have to. For example, if the buffer layer 34 is made of Al 0.45 Ga 0.05 In 0.5 P, between the active layer 33 and the buffer layer 34, for example, Al 0.5 In 0.5 Even if a semiconductor layer made of P is inserted, an effect of reducing crystal defects generated between the buffer layer 34 and the diffusion prevention layer 35 can be obtained.
[0145]
As described above, according to the third embodiment, by forming the buffer layer 34 between the light guide layer, which is the uppermost layer of the active layer 33, and the diffusion prevention layer 35, the diffusion prevention layer with few crystal defects is formed. Since the layer 35 can be formed, even if the doping concentration of the first p-
[0146]
(Fourth embodiment)
Hereinafter, a semiconductor laser device according to a fourth embodiment will be described with reference to the drawings.
[0147]
FIG. 6 shows a cross-sectional configuration of a semiconductor laser device according to the fourth embodiment of the present invention. As shown in FIG. 6, on a
[0148]
In the
[0149]
A
[0150]
An n-
[0151]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0152]
Table 2 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0153]
[Table 2]
[0154]
As shown in Table 2, the composition of Al in the buffer layer 53 is smaller than the composition of Al in the light guide layer. That is, the semiconductor laser device of the fourth embodiment has the same III-V compound semiconductor as that of the second embodiment in a laminated structure in which the n-type cladding layer 52, the buffer layer 53, and the light guide layer are sequentially laminated. Have.
[0155]
In the fourth embodiment, Al is used for lattice matching with the
[0156]
In the semiconductor laser device of the fourth embodiment, the
[0157]
As a feature of the fourth embodiment, a buffer layer 53 is provided between the
[0158]
While an AlGaAs-based material is used for the
[0159]
Further, a buffer layer 53 is formed between the n-type cladding layer 52 and the
[0160]
Here, since the buffer layer 53 has a sufficiently small thickness of 1.6 nm, the buffer layer 53 is transparent to light emitted from the
[0161]
In the fourth embodiment, the compound composition of the buffer layer 53 is not limited to GaAs, but may be any AlGaAs having a smaller Al composition than the Al composition in the light guide layer that is the outermost layer of the
[0162]
As described above, according to the fourth embodiment, the buffer layer 53 is introduced between the light guide layer, which is the outermost layer of the
[0163]
(Fifth embodiment)
Hereinafter, a semiconductor laser device according to a fifth embodiment will be described with reference to the drawings.
[0164]
FIG. 7 shows a sectional configuration of a semiconductor laser device according to a fifth embodiment of the present invention. As shown in FIG. 7, on a
[0165]
In the
[0166]
A second p-
[0167]
On the
[0168]
Below the
[0169]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0170]
Table 3 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0171]
[Table 3]
[0172]
As shown in Table 3, the composition of Ga in the
[0173]
In the fifth embodiment, in order to lattice match with the
[0174]
In the semiconductor laser device of the fifth embodiment, the
[0175]
The fifth embodiment is characterized in that a
[0176]
Further, a
[0177]
The
[0178]
The
[0179]
In the fifth embodiment, the compound composition of the
[0180]
The
[0181]
As described above, according to the fifth embodiment, by forming the
[0182]
(First Modification of Fifth Embodiment)
Hereinafter, a semiconductor laser device according to a first modification of the fifth embodiment will be described with reference to the drawings.
[0183]
FIG. 8 shows a cross-sectional configuration of a semiconductor laser device according to a first modification of the fifth embodiment. In FIG. 8, the same members as those of the semiconductor laser device of the fifth embodiment shown in FIG.
[0184]
As shown in FIG. 8, an n-
[0185]
On the second p-
[0186]
The semiconductor laser device of the first modification is different from the semiconductor laser device of the fifth embodiment in that the
[0187]
The semiconductor laser device of the first modified example is characterized in that a
[0188]
Here, as shown in FIG. 1, in a stacked structure in which a semiconductor layer made of AlGaAs is stacked on a semiconductor layer made of AlGaInP, the smaller the Ga composition of AlGaInP, the lower the crystal defect density. In the first modification, the composition of Ga in the second p-
[0189]
(Second Modification of Fifth Embodiment)
Hereinafter, a semiconductor laser device according to a second modification of the fifth embodiment will be described with reference to the drawings.
[0190]
FIG. 9 shows a cross-sectional configuration of a semiconductor laser device according to a second modification of the fifth embodiment. In FIG. 9, the same members as those of the semiconductor laser device of the first modification shown in FIG.
[0191]
As shown in FIG. 9, the semiconductor laser device of the second modified example has a p-type Al between a
[0192]
Here, the band discontinuity of the valence band between the
[0193]
Note that the composition of AlGaAs forming the
[0194]
As described above, according to the semiconductor laser device of the second modification, the Al composition of the
[0195]
(Third Modification of Fifth Embodiment)
Hereinafter, a semiconductor laser device according to a third modification of the fifth embodiment will be described with reference to the drawings.
[0196]
FIG. 10 shows a cross-sectional configuration of a semiconductor laser device according to a third modification of the fifth embodiment. 10, the same members as those of the semiconductor laser device of the second modification shown in FIG. 9 are denoted by the same reference numerals, and description thereof will be omitted.
[0197]
As shown in FIG. 10, in the semiconductor laser device of the third modification, a
[0198]
Here, the composition and thickness of the
[0199]
Therefore, as compared with the semiconductor laser devices of the first and second modifications in which the
[0200]
Further, since the thickness of the
[0201]
According to the semiconductor laser device of the third modification, the crystal defect density generated between the
[0202]
Note that the
[0203]
The composition of the
[0204]
(Fourth Modification of Fifth Embodiment)
Hereinafter, a semiconductor laser device according to a fourth modification of the fifth embodiment will be described with reference to the drawings.
[0205]
FIG. 11 shows a cross-sectional configuration of a semiconductor laser device according to a fourth modification of the fifth embodiment. In FIG. 11, the same members as those of the semiconductor laser device of the third modification shown in FIG.
[0206]
As shown in FIG. 11, the semiconductor laser device according to the fourth modification is different from the semiconductor laser device according to the third modification in that a
[0207]
Here, the composition and thickness of the
[0208]
Further, it has a function of reducing a potential barrier between the second p-
[0209]
When the
[0210]
As described above, according to the semiconductor laser device of the fifth embodiment and its modifications, the second contact is formed by using AlGaAs having a band gap that is transparent to the wavelength of light emitted from the active layer. Since the
[0211]
In the fifth embodiment and its modifications, the material used for the
[0212]
Further, in the semiconductor laser device according to the fifth embodiment and its modifications, a real refractive index type waveguide is formed by using AlInP for the first
[0213]
Further, in the semiconductor laser device according to the fifth embodiment and its modifications, the
[0214]
Further, in the semiconductor laser device of the fifth embodiment and each of its modifications, the waveguide structure is not limited to the ridge waveguide type, and the same effect is obtained even when another waveguide structure such as an internal stripe type is used. can get.
[0215]
(Sixth embodiment)
Hereinafter, a semiconductor laser device according to the sixth embodiment will be described with reference to the drawings.
[0216]
FIG. 12 shows a sectional configuration of a semiconductor laser device according to the sixth embodiment of the present invention. As shown in FIG. 12, on a
[0217]
In the
[0218]
A
[0219]
Below the
[0220]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0221]
Among the aforementioned semiconductor layers, the p-
[0222]
In the semiconductor laser device according to the sixth embodiment, a
[0223]
In the sixth embodiment, Al is used for lattice matching with the
[0224]
In the semiconductor laser device of the sixth embodiment, the
[0225]
The
[0226]
Further, a
[0227]
In the sixth embodiment, the
[0228]
The compound composition of the
[0229]
Next, a method of manufacturing the semiconductor laser device according to the sixth embodiment configured as described above will be described with reference to the drawings.
[0230]
13A to 13C show cross-sectional configurations in the order of steps of a method for manufacturing a semiconductor laser device according to the sixth embodiment. In FIGS. 13B and 13C, the configuration below the
[0231]
First, as shown in FIG. 13A, an n-
[0232]
Here, the
[0233]
Next, as shown in FIG. 13B, using the
[0234]
Next, as shown in FIG. 13C, the current block
[0235]
Thereafter, although not shown, a
[0236]
As described above, according to the sixth embodiment, by forming the
[0237]
(Modification of Sixth Embodiment)
Hereinafter, a semiconductor laser device according to a modification of the sixth embodiment will be described with reference to the drawings. This modification is different in that the buffer layer is not formed on the upper part of the
[0238]
FIG. 14 shows a cross-sectional configuration of a semiconductor laser device according to a modification of the sixth embodiment. In FIG. 14, the same members as those in FIG.
[0239]
As shown in FIG. 14, in the semiconductor device of this modification, the p-
[0240]
In this modification, the
[0241]
As described above, according to the modified example of the sixth embodiment, the same effect as that of the sixth embodiment can be obtained, and in addition, the buffer layer is formed on the upper portion of the
[0242]
(Seventh embodiment)
Hereinafter, a semiconductor laser device according to the seventh embodiment will be described with reference to the drawings.
[0243]
FIG. 15 shows a cross-sectional configuration of a semiconductor laser device according to the seventh embodiment of the present invention. As shown in FIG. 15, on a
[0244]
In the
[0245]
A
[0246]
Under the
[0247]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0248]
Among the aforementioned semiconductor layers, the first p-
[0249]
In the semiconductor laser device according to the seventh embodiment, a
[0250]
Further, a
[0251]
In the seventh embodiment, in order to lattice match with the
[0252]
In the semiconductor laser device of the seventh embodiment, the
[0253]
The
[0254]
The second p-
[0255]
Further, a
[0256]
Further, a
[0257]
The compound composition of the
[0258]
Next, a method of manufacturing the semiconductor laser device according to the seventh embodiment configured as described above will be described with reference to the drawings.
[0259]
16A to 16C show cross-sectional configurations in the order of steps of a method for manufacturing a semiconductor laser device according to the seventh embodiment. In FIGS. 16B and 16C, the configuration below the
[0260]
First, as shown in FIG. 16A, an n-
[0261]
Here, the
[0262]
Next, as shown in FIG. 16B, after the current block
[0263]
Next, as shown in FIG. 16C, a
[0264]
Thereafter, although not shown, an n-
[0265]
As described above, according to the seventh embodiment, by forming the
[0266]
(Eighth embodiment)
Hereinafter, a semiconductor laser device according to the eighth embodiment will be described with reference to the drawings.
[0267]
FIG. 17 shows a cross-sectional configuration of a semiconductor laser device according to the eighth embodiment. As shown in FIG. 17, an n-
[0268]
In the
[0269]
A second p-
[0270]
Below the
[0271]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0272]
Table 4 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0273]
[Table 4]
[0274]
As shown in Table 4, the composition of Ga in the
[0275]
Further, the composition of Ga in the
[0276]
In the eighth embodiment, in order to lattice-match with the
[0277]
In the semiconductor laser device of the eighth embodiment, the
[0278]
Here, in the semiconductor device according to the eighth embodiment, since the first p-
[0279]
Further, the composition of Ga in the
[0280]
Specifically, when the first p-
[0281]
Further, the
[0282]
In the eighth embodiment, the compound composition of the
[0283]
Further, the thickness of the
[0284]
The compound composition of the
[0285]
Next, a method of manufacturing the semiconductor laser device of the eighth embodiment configured as described above will be described with reference to the drawings.
[0286]
FIGS. 18A to 18C show cross-sectional configurations in the order of steps of a method for manufacturing a semiconductor laser device according to the eighth embodiment. 18B and FIG. 18C, the configuration below the
[0287]
First, as shown in FIG. 18A, an n-
[0288]
Here, the
[0289]
Next, as shown in FIG. 18B, after removing the
[0290]
The patterning of the
[0291]
The etching of the second p-type cladding
[0292]
Here, when an AlGaAs-based semiconductor material is used for the
[0293]
As described above, by using an AlGaInP-based semiconductor material for the
[0294]
Next, as shown in FIG. 18C, a first
[0295]
Thereafter, although not shown, a
[0296]
As described above, according to the eighth embodiment, the
[0297]
(Modification of Eighth Embodiment)
Hereinafter, a modified example of the eighth embodiment will be described with reference to the drawings.
[0298]
FIG. 19 shows a cross-sectional configuration of a semiconductor laser device according to a modification of the eighth embodiment. In FIG. 19, the same members as those of the semiconductor laser device of the eighth embodiment shown in FIG.
[0299]
As shown in FIG. 19, the semiconductor device of this modification has a thickness of about 50 nm on the first p-
[0300]
This modification is characterized in that the
[0301]
Note that the thickness of the
[0302]
Specifically, when the first p-
[0303]
In this modification, the compound composition of the
[0304]
Hereinafter, a method for manufacturing the semiconductor laser device of the present modification will be described with reference to FIGS.
[0305]
First, similarly to the process shown in FIG. 18A, an n-
[0306]
Next, as in the step shown in FIG. 18B, after removing the
[0307]
Here, the etching of the second buffer layer forming layer is performed by using, for example, sulfuric acid as an etchant, so that selective etching with the
[0308]
Thereafter, the first
[0309]
Since the
[0310]
As described above, according to the modification of the eighth embodiment, in addition to obtaining the same high output as that of the eighth embodiment, by providing the
[0311]
In the semiconductor laser device according to the eighth embodiment and its modification, it is more preferable to use n-type AlGaAs for the compound semiconductor forming the n-
[0312]
Further, in the semiconductor laser device of the eighth embodiment and its modification, the material used for the
[0313]
In the semiconductor laser device according to the eighth embodiment and its modification, a real refractive index type waveguide is formed by using AlInP for the first
[0314]
Further, in the semiconductor laser device of the eighth embodiment and its modification, the
[0315]
In the semiconductor laser device according to the eighth embodiment and its modifications, the waveguide structure is not limited to the ridge waveguide type, and similar effects can be obtained even when another waveguide structure such as an internal stripe type is used. Can be
[0316]
(Ninth embodiment)
Hereinafter, a semiconductor laser device according to a ninth embodiment will be described with reference to the drawings.
[0317]
FIG. 20 shows a sectional configuration of a semiconductor laser device according to the ninth embodiment. As shown in FIG. 20, on an n-
[0318]
In the
[0319]
On the first p-
[0320]
An n-
[0321]
Here, Si is doped as an n-type impurity and Zn is doped as a p-type impurity. At room temperature, the doping concentration and the carrier concentration are almost the same.
[0322]
Table 5 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0323]
[Table 5]
[0324]
As shown in Table 5, the composition of Ga in the first p-
[0325]
Further, in the ninth embodiment, in order to lattice match with the
[0326]
In the semiconductor laser device of the ninth embodiment, as in the eighth embodiment, the
[0327]
Here, in the semiconductor laser device of the ninth embodiment, since the second p-
[0328]
Further, since an AlGaInP-based semiconductor material having a large band gap is used for the first p-
[0329]
As described above, by using an AlGaInP-based semiconductor material for the first p-
[0330]
Further, in a laminated structure in which the second p-
[0331]
As described above, according to the semiconductor laser device of the ninth embodiment, the active layer is formed by providing the second p-
[0332]
(First Modification of Ninth Embodiment)
Hereinafter, a semiconductor laser device according to a first modification of the ninth embodiment will be described with reference to the drawings.
[0333]
FIG. 21 shows a sectional configuration of a semiconductor laser device according to a first modification of the ninth embodiment. In FIG. 21, the same members as those of the semiconductor laser device of the ninth embodiment shown in FIG.
[0334]
As shown in FIG. 21, in the semiconductor laser device of this modification, a p-type Al film having a thickness of about 1 nm is provided between a first p-
[0335]
Here, the composition of Ga in the
[0336]
Note that the thickness of the
[0337]
As described above, according to the semiconductor laser device of this modification, the density of crystal defects generated at the interface between the
[0338]
(Second Modification of Ninth Embodiment)
Hereinafter, a semiconductor laser device according to a second modification of the ninth embodiment will be described with reference to the drawings.
[0339]
FIG. 22 shows a cross-sectional configuration of a semiconductor laser device according to a second modification of the ninth embodiment. In FIG. 22, the same members as those of the semiconductor laser device according to the ninth embodiment shown in FIG.
[0340]
As shown in FIG. 22, in the semiconductor laser device of this modification, a Ga layer having a thickness of about 10 nm is formed on the first p-
[0341]
Here, the composition of Ga in
[0342]
Hereinafter, a method for manufacturing the semiconductor laser device of the present modification will be described.
[0343]
The method of manufacturing the semiconductor laser device of the present modification can be carried out in the same manner as the manufacturing process of the semiconductor laser device of the eighth embodiment shown in FIGS.
[0344]
Specifically, an n-
[0345]
The etching of the first contact layer forming layer made of GaInP is performed using a hydrochloric acid-based etchant, so that selective etching with the second p-type cladding layer forming layer made of AlGaAs can be performed. Similarly, the second p-type cladding layer forming layer can be selectively etched by using a mixed solution of ammonia and hydrogen peroxide and the like, and the buffer layer forming layer can be selectively etched by using sulfuric acid and the like. Thus, the
[0346]
Here, after forming the
[0347]
As described above, according to the semiconductor laser device of this modification, the
[0348]
In the semiconductor laser device according to the ninth embodiment and its modification, it is more preferable that the n-
[0349]
Further, in the semiconductor laser device according to the ninth embodiment and its modification, the material used for the
[0350]
Further, in the semiconductor laser device of the ninth embodiment and its modification, a real refractive index type waveguide is formed by using AlInP for the first
[0351]
Further, in the semiconductor laser device of the ninth embodiment and its modification, the
[0352]
Further, in the semiconductor laser device according to the ninth embodiment and its modification, the waveguide structure is not limited to the ridge waveguide type, and similar effects can be obtained even when another waveguide structure such as an internal stripe type is used. Can be
[0353]
(Tenth embodiment)
Hereinafter, a semiconductor device according to the tenth embodiment will be described with reference to the drawings.
[0354]
FIG. 23 shows a cross-sectional configuration of the semiconductor device according to the tenth embodiment. As shown in FIG. 23, the semiconductor device according to the tenth embodiment is formed as a heterojunction bipolar transistor (HBT), and is formed of n-type AlGaInP on a
[0355]
The
[0356]
Here, the
[0357]
Table 6 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0358]
[Table 6]
[0359]
As shown in Table 6, the composition of Ga in
[0360]
In the tenth embodiment, by providing the
[0361]
(Eleventh embodiment)
Hereinafter, the semiconductor device according to the eleventh embodiment will be described with reference to the drawings.
[0362]
FIG. 24 shows a cross-sectional configuration of the semiconductor device according to the eleventh embodiment. As shown in FIG. 24, the semiconductor device according to the eleventh embodiment is formed as a field-effect transistor (FET), and a
[0363]
On the
[0364]
Table 7 shows an example of the specific thickness, compound composition, and doping concentration of each semiconductor layer described above.
[0365]
[Table 7]
[0366]
As shown in Table 7, the composition of Ga in
[0367]
According to the eleventh embodiment, by providing the
[0368]
【The invention's effect】
According to the group III-V compound semiconductor device of the present invention, when forming the second semiconductor layer made of AlGaAs on the first semiconductor layer made of AlGaInP, the composition of the first semiconductor layer Ga is reduced. Alternatively, by reducing the composition of Al in the second semiconductor layer, crystal defects generated between the first semiconductor layer and the second semiconductor layer can be reduced. Further, while the compound composition of the first semiconductor layer and the second semiconductor layer is kept as it is, a Ga composition smaller than the Ga composition of the first semiconductor layer is provided between the first semiconductor layer and the second semiconductor layer. By forming a buffer layer made of AlGaInP having a composition of Al or AlGaAs having a composition of Al smaller than the composition of Al of the second semiconductor layer, the second semiconductor layer can be formed directly on the first semiconductor layer. It is possible to obtain a group III-V compound semiconductor device having the same physical properties as the stacked structure and having less crystal defects.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a III-V compound semiconductor device according to the present invention; x Ga 0.5-x In 0.5 Al on the P layer 0.6 Ga 0.4 Al in III-V compound semiconductor with As layer laminated x Ga 0.5-x In 0.5 4 is a graph showing the relationship between the Al composition x of a P layer and the crystal defect density.
FIG. 2 is a cross-sectional view of a III-V compound semiconductor device according to the present invention; 0.5 In 0.5 Al on the P layer z Ga 1-z Al in III-V compound semiconductor with As layer laminated z Ga 1-z 4 is a graph showing the relationship between the Al composition z of the As layer and the crystal defect density.
FIG. 3 is a sectional view showing the structure of a group III-V compound semiconductor laminated structure according to the first embodiment of the present invention.
FIG. 4 is a sectional view showing a structure of a III-V compound semiconductor multilayer structure according to a second embodiment of the present invention.
FIG. 5 is a sectional view showing a configuration of a semiconductor laser device according to a third embodiment of the present invention.
FIG. 6 is a sectional view showing a configuration of a semiconductor laser device according to a fourth embodiment of the present invention.
FIG. 7 is a sectional view showing a configuration of a semiconductor laser device according to a fifth embodiment of the present invention.
FIG. 8 is a sectional view showing a configuration of a semiconductor laser device according to a first modification of the fifth embodiment of the present invention.
FIG. 9 is a sectional view showing a configuration of a semiconductor laser device according to a second modification of the fifth embodiment of the present invention.
FIG. 10 is a sectional view showing a configuration of a semiconductor laser device according to a third modification of the fifth embodiment of the present invention.
FIG. 11 is a sectional view showing a configuration of a semiconductor laser device according to a fourth modification of the fifth embodiment of the present invention.
FIG. 12 is a sectional view showing a configuration of a semiconductor laser device according to a sixth embodiment of the present invention.
FIGS. 13A to 13C are cross-sectional views illustrating a method of manufacturing a semiconductor laser device according to a sixth embodiment of the present invention in the order of steps.
FIG. 14 is a sectional view showing a configuration of a semiconductor laser device according to a modification of the sixth embodiment of the present invention.
FIG. 15 is a sectional view showing a configuration of a semiconductor laser device according to a seventh embodiment of the present invention.
FIGS. 16A to 16C are cross-sectional configuration diagrams illustrating a method of manufacturing a semiconductor laser device according to a seventh embodiment of the present invention in the order of steps.
FIG. 17 is a sectional view showing a configuration of a semiconductor laser device according to an eighth embodiment of the present invention.
FIGS. 18A to 18C are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor laser device according to an eighth embodiment of the present invention.
FIG. 19 is a sectional view showing a configuration of a semiconductor laser device according to a modification of the eighth embodiment of the present invention.
FIG. 20 is a sectional view showing a configuration of a semiconductor laser device according to a ninth embodiment of the present invention.
FIG. 21 is a configuration sectional view showing a semiconductor laser device according to a first modification of the ninth embodiment of the present invention.
FIG. 22 is a sectional view showing a configuration of a semiconductor laser device according to a second modification of the ninth embodiment of the present invention.
FIG. 23 is a sectional view showing a configuration of a semiconductor device according to a tenth embodiment of the present invention.
FIG. 24 is a configuration sectional view showing a semiconductor device according to an eleventh embodiment of the present invention;
FIG. 25 is a sectional view showing a configuration of a group III-V compound semiconductor according to a conventional example.
[Explanation of symbols]
11 Substrate
12 AlGaInP layer (first semiconductor layer)
13 buffer layer
14 AlGaAs layer (second semiconductor layer)
21 Substrate
22 AlGaInP layer (first semiconductor layer)
23 Buffer layer
24 AlGaAs layer (second semiconductor layer)
31 substrate
32 n-type cladding layer (first cladding layer)
33 Active Layer (First Semiconductor Layer)
34 buffer layer
35 Diffusion prevention layer (second semiconductor layer)
36 First p-type cladding layer (second cladding layer)
37 Second p-type cladding layer
38 Current block layer
39 Contact layer
40 n-side electrode
41 p-side electrode
51 substrate
52 n-type cladding layer (first semiconductor layer)
53 buffer layer
54 Active Layer (Second Semiconductor Layer)
55 First p-type cladding layer
56 Current block layer
57 Second p-type cladding layer
58 Contact Layer
59 n-side electrode
60 p-side electrode
61 substrate
62 n-type cladding layer (first cladding layer)
63 Active layer
64 First p-type cladding layer
65 Etching stop layer
66 Second p-type cladding layer (second cladding layer)
67 First contact layer (first semiconductor layer)
68 First Current Blocking Layer
69 Second Current Block Layer
70 buffer layer
71 Second Contact Layer (Second Semiconductor Layer)
72 Third contact layer
73 n-side electrode
74 p-side electrode
75 Fourth contact layer
81 substrate
82 n-type cladding layer (first cladding layer)
83 Active Layer
84 p-type cladding layer (first semiconductor layer)
84a convex part
84A p-type cladding layer forming layer
85 buffer layer
86 current block layer (second semiconductor layer)
86a opening
86A Current block layer forming layer
87 Contact layer
88 n-side electrode
89 p-side electrode
90 Silicon oxide film
91 buffer layer
101 substrate
102 n-type cladding layer (first cladding layer)
103 Active layer
104 first p-type cladding layer (second cladding layer)
105 Current block layer (first semiconductor layer)
105A Current block layer forming layer
105a opening
106 buffer layer
107 Second p-type cladding layer (second semiconductor layer)
107a convex part
108 contact layer
109 n-side electrode
110 p-side electrode
111 resist mask
121 substrate
122 n-type cladding layer (first cladding layer)
123 active layer (first semiconductor layer)
124 first buffer layer (buffer layer)
125 first p-type cladding layer (second semiconductor layer / second cladding layer)
126 etching stop layer (first semiconductor layer)
127 second p-type cladding layer (second semiconductor layer / second cladding layer)
127A Second p-type cladding layer forming layer
128 first contact layer
128A First contact layer forming layer
129 First current blocking layer
130 second current blocking layer
131 second contact layer
132 n-side electrode
133 p-side electrode
134 protective layer
135 silicon oxide film
136 Etching stop layer (first semiconductor layer)
137 second buffer layer (third semiconductor layer)
141 substrate
142 n-type cladding layer (first cladding layer)
143 Active layer
144 first p-type cladding layer (first semiconductor layer / second cladding layer)
145 second p-type cladding layer (second semiconductor layer)
146 First Contact Layer
147 First Current Block Layer
148 second current blocking layer
149 Second Contact Layer
150 n-side electrode
151 p-side electrode
152 buffer layer
153 Etching stop layer (first semiconductor layer)
154 buffer layer
161 substrate
162 Collector layer (first semiconductor layer)
163 buffer layer
164 base layer (second semiconductor layer)
165 Emitter layer
167 Collector electrode
168 base electrode
169 Emitter electrode
171 substrate
172 block layer (first semiconductor layer)
173 buffer layer
174 channel layer (second semiconductor layer)
175 Current supply layer
176 gate insulating film
177 Gate electrode
178 source electrode
179 Drain electrode
Claims (37)
前記第1の半導体層の上にAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層を形成する第2の工程とを備え、
前記第1の工程において、前記第1の半導体層におけるGaの組成bを小さくすることを特徴とするIII−V族化合物半導体装置の製造方法。 Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) A first step of forming a first semiconductor layer made of ,
The first on the semiconductor layer Al c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second step of forming a second semiconductor layer made of,
The method of manufacturing a group III-V compound semiconductor device, wherein in the first step, the composition b of Ga in the first semiconductor layer is reduced.
前記第1の半導体層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、
前記第1の半導体層におけるGaの組成bが0.35以下であることを特徴とするIII−V族化合物半導体装置。And Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) The first semiconductor layer made of,
Wherein Al is formed on the first semiconductor layer c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second semiconductor layer made of,
A III-V compound semiconductor device, wherein the composition b of Ga in the first semiconductor layer is 0.35 or less.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、
前記第1の半導体層は、前記第2のクラッド層の上にストライプ状に形成されていることを特徴とする請求項3に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a second conductivity type compound semiconductor formed on the active layer;
The III-V compound semiconductor device according to claim 3, wherein the first semiconductor layer is formed in a stripe shape on the second clad layer.
前記第1コンタクト層の上に形成された第2導電型のGaAsからなる第2コンタクト層とをさらに備え、
前記第1コンタクト層におけるAlの組成dは、前記第2の半導体層におけるAlの組成cよりも大きいことを特徴とする請求項4に記載のIII−V族化合物半導体装置。A first contact layer formed of a second conductivity type Al d Ga 1-d As (where 0 ≦ d ≦ 1) formed on the second semiconductor layer;
A second contact layer made of GaAs of a second conductivity type formed on the first contact layer;
The III-V compound semiconductor device according to claim 4, wherein the composition d of Al in the first contact layer is larger than the composition c of Al in the second semiconductor layer.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、
前記第1の半導体層は前記第2のクラッド層の上に設けられ、
前記第2の半導体層はストライプ状に形成されていることを特徴とする請求項3に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a second conductivity type compound semiconductor formed on the active layer;
The first semiconductor layer is provided on the second cladding layer;
The group III-V compound semiconductor device according to claim 3, wherein the second semiconductor layer is formed in a stripe shape.
前記第1のクラッド層の上に形成された活性層とをさらに備え、
前記第1の半導体層は前記活性層の上に設けられていることを特徴とする請求項3に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer,
The group III-V compound semiconductor device according to claim 3, wherein the first semiconductor layer is provided on the active layer.
前記第1の半導体層の上に形成されたAlxGayIn1−x−yP (但し、0≦x≦1,0≦y≦1,0≦x+y≦1である。)からなる緩衝層と、
前記緩衝層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、
前記緩衝層におけるGaの組成yは前記第1の半導体層におけるGaの組成bよりも小さいことを特徴とするIII−V族化合物半導体装置。And Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) The first semiconductor layer made of,
The first Al x formed on the semiconductor layer Ga y In 1-x-y P ( where a 0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1.) Consisting of buffer Layers and
Wherein formed on the buffer layer the Al c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second semiconductor layer made of,
A III-V compound semiconductor device, wherein the composition y of Ga in the buffer layer is smaller than the composition b of Ga in the first semiconductor layer.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層をさらに備え、
前記活性層は複数の半導体層が積層されてなり、
前記第1の半導体層は前記活性層の最上層を構成するように設けられ、
前記第2の半導体層は前記第2のクラッド層の下に設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a second conductivity type compound semiconductor formed on the active layer;
The active layer is formed by stacking a plurality of semiconductor layers,
The first semiconductor layer is provided to constitute an uppermost layer of the active layer;
The III-V compound semiconductor device according to claim 10, wherein the second semiconductor layer is provided below the second cladding layer.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、
前記第1の半導体層は前記第2のクラッド層の上にストライプ状に設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a second conductivity type compound semiconductor formed on the active layer;
The III-V compound semiconductor device according to claim 10, wherein the first semiconductor layer is provided in a stripe shape on the second clad layer.
前記第1コンタクト層の上に形成された第2導電型のGaAsからなる第2コンタクト層とをさらに備え、
前記第1コンタクト層におけるAlの組成dは、前記第2の半導体層におけるAlの組成cよりも大きいことを特徴とする請求項12に記載のIII−V族化合物半導体装置。A first contact layer formed of a second conductivity type Al d Ga 1-d As (where 0 ≦ d ≦ 1) formed on the second semiconductor layer;
A second contact layer made of GaAs of a second conductivity type formed on the first contact layer;
13. The group III-V compound semiconductor device according to claim 12, wherein an Al composition d in the first contact layer is larger than an Al composition c in the second semiconductor layer.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上にストライプ状に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、
前記第1の半導体層は前記第2のクラッド層の上に設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a compound semiconductor of the second conductivity type formed in a stripe shape on the active layer;
The III-V compound semiconductor device according to claim 10, wherein the first semiconductor layer is provided on the second clad layer.
前記第1のクラッド層の上に形成された活性層とをさらに備え、
前記第1の半導体層は前記活性層の上に設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer,
The III-V compound semiconductor device according to claim 10, wherein the first semiconductor layer is provided on the active layer.
前記緩衝層は、前記凸部の下段及び側面の上に設けられ、
前記第2の半導体層は第1導電型の不純物を含み、前記凸部の上段の上を開口するように設けられていることを特徴とする請求項15に記載のIII−V族化合物半導体装置。The first semiconductor layer has a stripe-shaped protrusion,
The buffer layer is provided on a lower step and side surfaces of the convex portion,
16. The group III-V compound semiconductor device according to claim 15, wherein the second semiconductor layer contains a first conductivity type impurity and is provided so as to open above an upper stage of the projection. .
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型の化合物半導体からなる第2のクラッド層とをさらに備え、
前記第1の半導体層はストライプ状の開口部を有し且つ第1導電型の不純物を含んでおり、
前記緩衝層は前記第1の半導体層における前記開口部の壁面及び上面の上に設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
A second cladding layer made of a second conductivity type compound semiconductor formed on the active layer;
The first semiconductor layer has a stripe-shaped opening and contains a first conductivity type impurity,
The III-V compound semiconductor device according to claim 10, wherein the buffer layer is provided on a wall surface and an upper surface of the opening in the first semiconductor layer.
前記第1のクラッド層の上に形成された活性層とをさらに備え、
前記活性層は複数の半導体層が積層されてなり、
前記第1の半導体層は前記活性層の最上層を構成するように設けられていることを特徴とする請求項10に記載のIII−V族化合物半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer,
The active layer is formed by stacking a plurality of semiconductor layers,
The III-V compound semiconductor device according to claim 10, wherein the first semiconductor layer is provided so as to constitute an uppermost layer of the active layer.
前記エッチングストップ層の上に形成された第2導電型のAlfGa1−fAs(但し、0≦f≦1である。)からなる第2のクラッド層とをさらに備え、
前記エッチングストップ層におけるGaの組成eが0.35以下であることを特徴とする請求項21に記載のIII−V族化合物半導体装置。The Al d formed on the second semiconductor layer Ga e In 1-d-e P ( where a 0 ≦ d ≦ 1,0 ≦ e ≦ 1,0 ≦ d + e ≦ 1.) Consisting of etching A stop layer,
Said second conductivity type formed on the etching stop layer Al f Ga 1-f As (provided that 0 ≦ f ≦ 1.) Further comprises a formed of the second cladding layer,
22. The group III-V compound semiconductor device according to claim 21, wherein the composition e of Ga in the etching stop layer is 0.35 or less.
前記エッチングストップ層の上に形成されたAlfGagIn1−f−gP (但し、0≦f≦1,0≦g≦1,0≦f+g≦1である。)からなる第3の半導体層と、
前記第3の半導体層の上に形成された第2導電型のAlhGa1−hAs(但し、0≦h≦1である。)からなる第2のクラッド層とをさらに備え、
前記第3の半導体層におけるGaの組成gは前記エッチングストップ層におけるGaの組成eよりも小さいことを特徴とする請求項21に記載のIII−V族化合物半導体装置。The Al d formed on the second semiconductor layer Ga e In 1-d-e P ( where a 0 ≦ d ≦ 1,0 ≦ e ≦ 1,0 ≦ d + e ≦ 1.) Consisting of etching A stop layer,
The Al f Ga formed on the etching stop layer g In 1-f-g P ( where, 0 ≦ f ≦ 1,0 ≦ g ≦ 1,0 ≦ f a + g ≦ 1.) From the composed third A semiconductor layer;
The third second conductivity type formed on the semiconductor layer of Al h Ga 1-h As (where, 0 ≦ h is ≦ 1.) And a second cladding layer made of,
22. The group III-V compound semiconductor device according to claim 21, wherein a composition g of Ga in the third semiconductor layer is smaller than a composition e of Ga in the etching stop layer.
前記第1のクラッド層の上に形成された活性層とをさらに備え、
前記第1の半導体層は前記活性層の上に形成されていることを特徴とする請求項10に記載の半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer,
The semiconductor device according to claim 10, wherein the first semiconductor layer is formed on the active layer.
前記第1のクラッド層の上に形成された活性層と、
前記活性層の上に形成された第2導電型のAldGaeIn1−d−eP(但し、0≦d≦1,0≦e≦1,0≦d+e≦1である。)からなる第2のクラッド層とをさらに備え、
前記第1の半導体層は前記第2のクラッド層の上に形成されていることを特徴とする請求項10に記載の半導体装置。A first cladding layer formed of a first conductivity type compound semiconductor formed on a substrate,
An active layer formed on the first cladding layer;
Said second conductivity type formed on the active layer Al d Ga e In 1-d -e P ( where a 0 ≦ d ≦ 1,0 ≦ e ≦ 1,0 ≦ d + e ≦ 1.) From And a second cladding layer comprising:
The semiconductor device according to claim 10, wherein the first semiconductor layer is formed on the second clad layer.
前記第1の半導体層におけるInの組成1−a−bは0.45≦1−a−b≦0.55であり、
前記緩衝層におけるInの組成1−x−yは0.45≦1−x−y≦0.55であることを特徴とする請求項10〜27のうちのいずれか1項に記載のIII−V族化合物半導体装置。The substrate is made of GaAs,
The composition 1-ab of In in the first semiconductor layer is 0.45 ≦ 1−ab ≦ 0.55;
The composition of In-x-y of the buffer layer satisfies 0.45≤1-xy≤0.55, and III- according to any one of claims 10 to 27. Group V compound semiconductor device.
前記第1の半導体層の上にAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層を形成する第2の工程とを備え、
前記第2の工程において、前記第2の半導体層におけるAlの組成cを小さくすることを特徴とするIII−V族化合物半導体装置の製造方法。 Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) A first step of forming a first semiconductor layer made of ,
The first on the semiconductor layer Al c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second step of forming a second semiconductor layer made of,
The method of manufacturing a group III-V compound semiconductor device, wherein in the second step, the composition c of Al in the second semiconductor layer is reduced.
前記第1の半導体層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、
前記第2の半導体層におけるAlの組成cが0.3以下であることを特徴とするIII−V族化合物半導体装置。And Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) The first semiconductor layer made of,
Wherein Al is formed on the first semiconductor layer c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second semiconductor layer made of,
A III-V compound semiconductor device, wherein the composition c of Al in the second semiconductor layer is 0.3 or less.
前記第1の半導体層の上に形成されたAlzGa1−zAs(但し、0≦z≦1である。)からなる緩衝層と、
前記緩衝層の上に形成されたAlcGa1−cAs(但し、0≦c≦1である。)からなる第2の半導体層とを備え、
前記緩衝層におけるAlの組成zは前記第2の半導体層におけるAlの組成cよりも小さいことを特徴とするIII−V族化合物半導体装置。And Al a Ga b In 1-a -b P ( provided that 0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ a + b ≦ 1.) The first semiconductor layer made of,
A buffer layer made of the Al is formed on the first semiconductor layer z Ga 1-z As (where a 0 ≦ z ≦ 1.),
Wherein formed on the buffer layer the Al c Ga 1-c As (provided that 0 ≦ c ≦ 1.) And a second semiconductor layer made of,
A III-V compound semiconductor device, wherein the composition z of Al in the buffer layer is smaller than the composition c of Al in the second semiconductor layer.
前記第1の半導体層は前記基板の上に形成され、
前記第2の半導体層は前記活性層の最下層を構成するように設けられていることを特徴とする請求項33に記載のIII−V族化合物半導体装置。Further comprising an active layer formed on the substrate and formed by stacking a plurality of semiconductor layers,
The first semiconductor layer is formed on the substrate;
The III-V compound semiconductor device according to claim 33, wherein the second semiconductor layer is provided so as to constitute a lowermost layer of the active layer.
前記第1の半導体層におけるInの組成1−a−bは0.45≦1−a−b≦0.55であることを特徴とする請求項33〜35のうちのいずれか1項に記載のIII−V族化合物半導体装置。The substrate is made of GaAs,
36. The composition according to claim 33, wherein a composition 1-ab of In in the first semiconductor layer satisfies 0.45 ≦ 1-ab ≦ 0.55. III-V compound semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006129A JP4865186B2 (en) | 2002-01-17 | 2003-01-14 | III-V group compound semiconductor device and manufacturing method thereof |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002008252 | 2002-01-17 | ||
JP2002008252 | 2002-01-17 | ||
JP2002047436 | 2002-02-25 | ||
JP2002047436 | 2002-02-25 | ||
JP2002189132 | 2002-06-28 | ||
JP2002189132 | 2002-06-28 | ||
JP2003006129A JP4865186B2 (en) | 2002-01-17 | 2003-01-14 | III-V group compound semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004088054A true JP2004088054A (en) | 2004-03-18 |
JP4865186B2 JP4865186B2 (en) | 2012-02-01 |
Family
ID=32074550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006129A Expired - Fee Related JP4865186B2 (en) | 2002-01-17 | 2003-01-14 | III-V group compound semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4865186B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222187A (en) * | 2005-02-09 | 2006-08-24 | Mitsubishi Electric Corp | Semiconductor laser |
JP2006332623A (en) * | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus |
WO2007020852A1 (en) * | 2005-08-12 | 2007-02-22 | Rohm Co., Ltd. | High-power red semiconductor laser |
US7391798B2 (en) | 2005-04-27 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
JP2009004497A (en) * | 2007-06-20 | 2009-01-08 | Sharp Corp | Semiconductor light emitting element and manufacturing method thereof |
JP2011192821A (en) * | 2010-03-15 | 2011-09-29 | Showa Denko Kk | Light emitting diode |
WO2012073993A1 (en) * | 2010-12-02 | 2012-06-07 | 昭和電工株式会社 | Light-emitting diode, light-emitting diode lamp, and illumination device |
JP2012129243A (en) * | 2010-12-13 | 2012-07-05 | Rohm Co Ltd | Semiconductor laser element |
JP2012156397A (en) * | 2011-01-27 | 2012-08-16 | Rohm Co Ltd | Semiconductor laser element |
JP2012169582A (en) * | 2011-01-27 | 2012-09-06 | Rohm Co Ltd | Semiconductor laser element |
US8446927B2 (en) | 2011-01-27 | 2013-05-21 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
US8599895B2 (en) | 2011-01-27 | 2013-12-03 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
JP2014168101A (en) * | 2010-01-28 | 2014-09-11 | Showa Denko Kk | Light emitting diode, light emitting diode lamp, and lighting device |
US9112084B2 (en) | 2009-09-15 | 2015-08-18 | Showa Denko K.K. | Light emitting diode, light emitting diode lamp, and illuminating apparatus |
JP2015167245A (en) * | 2015-04-30 | 2015-09-24 | 昭和電工株式会社 | Light-emitting diode, light-emitting diode lamp and luminaire |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997920A (en) * | 1995-09-29 | 1997-04-08 | Showa Denko Kk | Algainp light-emitting diode and manufacture thereof |
-
2003
- 2003-01-14 JP JP2003006129A patent/JP4865186B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997920A (en) * | 1995-09-29 | 1997-04-08 | Showa Denko Kk | Algainp light-emitting diode and manufacture thereof |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222187A (en) * | 2005-02-09 | 2006-08-24 | Mitsubishi Electric Corp | Semiconductor laser |
JP2006332623A (en) * | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus |
US7391798B2 (en) | 2005-04-27 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
WO2007020852A1 (en) * | 2005-08-12 | 2007-02-22 | Rohm Co., Ltd. | High-power red semiconductor laser |
JP2007049088A (en) * | 2005-08-12 | 2007-02-22 | Rohm Co Ltd | High power red semiconductor laser |
JP2009004497A (en) * | 2007-06-20 | 2009-01-08 | Sharp Corp | Semiconductor light emitting element and manufacturing method thereof |
US9112084B2 (en) | 2009-09-15 | 2015-08-18 | Showa Denko K.K. | Light emitting diode, light emitting diode lamp, and illuminating apparatus |
JP2014168101A (en) * | 2010-01-28 | 2014-09-11 | Showa Denko Kk | Light emitting diode, light emitting diode lamp, and lighting device |
JP2011192821A (en) * | 2010-03-15 | 2011-09-29 | Showa Denko Kk | Light emitting diode |
WO2012073993A1 (en) * | 2010-12-02 | 2012-06-07 | 昭和電工株式会社 | Light-emitting diode, light-emitting diode lamp, and illumination device |
US9299885B2 (en) | 2010-12-02 | 2016-03-29 | Showa Denko K.K. | Light-emitting diode, light-emitting diode lamp, and illumination device |
JP2012119585A (en) * | 2010-12-02 | 2012-06-21 | Showa Denko Kk | Light-emitting diode, light-emitting diode lamp and luminaire |
JP2012129243A (en) * | 2010-12-13 | 2012-07-05 | Rohm Co Ltd | Semiconductor laser element |
JP2012169582A (en) * | 2011-01-27 | 2012-09-06 | Rohm Co Ltd | Semiconductor laser element |
US8611386B2 (en) | 2011-01-27 | 2013-12-17 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
US8599895B2 (en) | 2011-01-27 | 2013-12-03 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
US8923355B2 (en) | 2011-01-27 | 2014-12-30 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
US8446927B2 (en) | 2011-01-27 | 2013-05-21 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
US9197035B2 (en) | 2011-01-27 | 2015-11-24 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
JP2012156397A (en) * | 2011-01-27 | 2012-08-16 | Rohm Co Ltd | Semiconductor laser element |
US9564738B2 (en) | 2011-01-27 | 2017-02-07 | Rohm Co., Ltd. | Semiconductor laser device and manufacturing method thereof |
JP2015167245A (en) * | 2015-04-30 | 2015-09-24 | 昭和電工株式会社 | Light-emitting diode, light-emitting diode lamp and luminaire |
Also Published As
Publication number | Publication date |
---|---|
JP4865186B2 (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402843B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
JP5717825B2 (en) | Semiconductor light emitting device | |
JP4032803B2 (en) | Gallium nitride compound semiconductor device and manufacturing method thereof | |
JP4693547B2 (en) | Semiconductor substrate, semiconductor element, and semiconductor light emitting element | |
US20070008998A1 (en) | Semiconductor light emitting device | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
US20050098793A1 (en) | Nitride based semiconductor photo-luminescent device | |
JP4865186B2 (en) | III-V group compound semiconductor device and manufacturing method thereof | |
JP2002540638A (en) | Semiconductor structure and processing method using group III nitride quaternary material system with little phase separation | |
US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
JP2003506877A (en) | Semiconductor structure using group III nitride quaternary material system | |
JPH11284280A (en) | Semiconductor laser device, its manufacture and manufacture of iii-v compound semiconductor element | |
JP2003243772A (en) | Semiconductor light emitting device and its manufacturing method | |
JP4580623B2 (en) | Compound semiconductor device and semiconductor module using the same | |
JPH05343737A (en) | Manufacture of semiconductor light emitting element | |
JP2002076518A (en) | Semiconductor laser, semiconductor device and production method therefor | |
JP4556288B2 (en) | Semiconductor element | |
JP2003086841A (en) | Method of manufacturing nitride semiconductor element | |
JP2000261037A (en) | Semiconductor light emitting device | |
JP3444812B2 (en) | Semiconductor light emitting device | |
JP3005115B2 (en) | Semiconductor light emitting device | |
JPH10256667A (en) | Semiconductor light emitting element | |
JP2000216433A (en) | Semiconductor element, semiconductor light emitting element, and forming method of n-type semiconductor | |
JP3486340B2 (en) | Method for manufacturing semiconductor device | |
JP2008108856A (en) | Compound semiconductor element, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |