JP2004055932A

JP2004055932A - 磁電変換素子及びその作製方法

Info

Publication number: JP2004055932A
Application number: JP2002213182A
Authority: JP
Inventors: Ichiro Shibazaki; 柴崎　一郎; Hiromasa Gotou; 後藤　広将
Original assignee: Asahi Kasei Corp
Current assignee: Asahi Kasei Corp
Priority date: 2002-07-22
Filing date: 2002-07-22
Publication date: 2004-02-19
Anticipated expiration: 2022-07-22
Also published as: JP4402865B2

Abstract

【課題】素子の作製工程の簡略化と確実性を向上させ、歩留まりの高い磁電変換素子及びその作製方法を提供する。
【解決手段】バイアス磁石４に樹脂封止された磁電変換素子チップ１が設けられ、リードフレーム３と磁電変換素子チップ１の電極パッドとが電気的に接続され、リードフレーム３の脚部とバイアス磁石４とがエポキシ樹脂６により樹脂封止されている。チップ封止樹脂２とシリコーン７は、絶縁性ケース８内に収納されていて、リードフレーム３の脚部が感磁面に対して垂直に折り曲げられている。そして、これら全体が非磁性保護ケース５内に封止されて磁電変換素子が構成されている。これにより、非磁性保護ケースを使用して作製される磁電変換素子の作製工程を簡素化でき、かつ不良がほとんど無いために、収率を大幅に向上することができる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、磁電変換素子及びその作製方法に関し、より詳細には、外部磁場強度を検知する磁電変換素子及びその作製方法に関する。
【０００２】
【従来の技術】
一般に、磁電変換素子は、素子の入力端子間にバイアスをかけ、周囲の磁場強度の変化に応じて、素子内を流れるキャリアの行路が変化することで、出力端子に起電力が生じたり、素子の抵抗値が変化することで外部磁場強度の測定を行える素子である。
【０００３】
これら磁電変換素子の中では、外部の磁場強度に応じて素子の抵抗値が変化する、いわゆる磁気抵抗効果を利用した磁気抵抗素子と、ホール起電力を利用したホール素子の２種類がある。これらの磁電変換素子の感度は、素子を構成する薄膜の電子移動度に比例するため、できるだけ電子移動度の高い材料を選択する必要があり、一般的にはＩｎＳｂ、ＩｎＡｓといった化合物半導体が用いられている。
【０００４】
特に半導体の中でも最も電子移動度の高いＩｎＳｂを感磁部として用いると、磁気インクにより形成されたパターン（紙幣認識）や磁気バーコード、切符の磁気情報の認識などの微弱な磁気の検出を行うことができる。これらのような微弱磁気情報を認識するためには、磁気センサの感磁部と磁気媒体との距離を極力短くすることが必要であるため、通常は磁気センサのパッケージと磁気媒体とを接触させた状態で動作させる必要があり、これらの用途での磁気センサのパッケージは耐磨耗性を向上させるために、金属製のＣＡＮパッケージを用いている。
【０００５】
図１０は、従来の非磁性保護ケースに封止された磁電変換素子の構造図で、図中符号１３は磁電変換素子チップ、３３はリードフレーム、４３はバイアス磁石、５３は非磁性保護ケース、６３はエポキシ樹脂、８３は絶縁性ケース、９３は接続ピンを示している。バイアス磁石４３に磁電変換素子チップ１３が設けられ、接続ピン９３と磁電変換素子チップ１３とはリードフレーム３３により電気的に接続されている。バイアス磁石４３と接続ピン９３は絶縁性ケース８３内に収納され、さらに接続ピン９３はエポキシ樹脂６３で封止されていて、全体が非磁性保護ケース５３内に挿入されている。
【０００６】
このような従来の磁電変換素子の作製方法は、磁電変換素子チップ１３の入出力電極の電極パッドをリードフレーム３３と接続し、対向側のリードフレームを樹脂成形された接続ピン９３と各々接続したものを、非磁性保護ケース５３内に挿入して、最後に樹脂封止して磁電変換素子を完成させている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の磁電変換素子の作製方法では、磁電変換素子チップの電極パッドとリードフレームとの接続がフリップチップ方式で行われており、接続部の強度が十分に保たれず、リードフレームのタイバーを切る工程時やタイバーカット後にピンとリードフレームを接続する際に応力がかかり電極パッドとリードフレームが剥れてしまうという問題があった。
【０００８】
このような問題を改善するために、金属配線が施されたガラスエポキシ基板に、磁電変換素子チップをダイボンディングし、電極パッドとガラスエポキシ基板上の金属配線をワイヤーボンディングにより接続する方法があるが、ワイヤーがむき出しのまま用いられているため、非磁性保護ケースと接触してしまったり、ワイヤー自体が細く強度も弱いため、素子作製工程中に断線してしまうといった問題があった。
【０００９】
さらに、従来の磁電変換素子では素子チップの電極パッドに接続されている端子と、素子の端子ピンが別々に構成されており、端子ピンを成形樹脂に差し込み固定する工程や、素子チップの電極パッドと接続されている端子と素子の端子ピンを電気的に接続する工程を行わなければならず、工程が煩雑であった。
【００１０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、素子の作製工程の簡略化と確実性を向上させ、歩留まりの高い磁電変換素子及びその作製方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、リードフレームと磁電変換素子チップの電極パッドとが電気的に接続され、前記リードフレームの脚部が樹脂封止された磁電変換素子において、前記リードフレームの脚部が感磁面に対して垂直に折り曲げられ、全体が非磁性保護ケース内に封止されていることを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記磁電変換素子チップがホール素子からなることを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記磁電変換素子チップが磁気抵抗素子からなることを特徴とする。
【００１４】
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記リードフレームの脚部の断面積が、０．０５〜５ｍｍ^２であることを特徴とする。
【００１５】
また、請求項５に記載の発明は、請求項１乃至４いずれかに記載の発明において、前記磁電変換素子と前記非磁性保護ケースとの間に緩衝材が挿入されていることを特徴とする。
【００１６】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記緩衝材が低硬度樹脂からなることを特徴とする。
【００１７】
また、請求項７に記載の発明は、請求項５に記載の発明において、前記緩衝材がシリコーンからなることを特徴とする。
【００１８】
また、請求項８に記載の発明は、請求項１乃至５いずれかに記載の発明において、前記磁電変換素子チップの感磁部がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）からなることを特徴とする。
【００１９】
また、請求項９に記載の発明は、リードフレームと磁電変換素子チップの電極パッドを電気的に接続させる第一の工程と、前記リードフレーム上の磁電変換素子チップを樹脂によりモールディングする第二の工程と、前記リードフレームの脚部を直角に折り曲げる第三の工程と、前記樹脂を研磨する第四の工程と、全体を非磁性保護ケース内に封止する第五の工程とを備えたことを特徴とする。
【００２０】
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記磁電変換素子チップがホール素子からなることを特徴とする。
【００２１】
また、請求項１１に記載の発明は、請求項９に記載の発明において、前記磁電変換素子チップが磁気抵抗素子からなることを特徴とする。
【００２２】
また、請求項１２に記載の発明は、請求項９，１０又は１１に記載の発明において、前記リードフレームの脚部の断面積が、０．０５〜５ｍｍ^２であることを特徴とする。
【００２３】
また、請求項１３に記載の発明は、請求項９乃至１２いずれかに記載の発明において、前記磁電変換素子と非磁性保護ケースとの間に緩衝材が挿入されていることを特徴とする。
【００２４】
また、請求項１４に記載の発明は、請求項１３に記載の発明において、前記緩衝材が低硬度樹脂からなることを特徴とする。
【００２５】
また、請求項１５に記載の発明は、請求項１３に記載の発明において、前記緩衝材がシリコーンからなることを特徴とする。
【００２６】
また、請求項１６に記載の発明は、請求項９乃至１３いずれかに記載の発明において、前記磁電変換素子チップの感磁部がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）からなることを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１は、本発明の磁電変換素子の一実施例を示す構成図で、図２は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図で、図３は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【００２８】
図中符号１は磁電変換素子チップ、２はチップ封止樹脂、３はリードフレーム、４はバイアス磁石、５は非磁性保護ケース、６はエポキシ樹脂、７は緩衝材としてのシリコーン、８は絶縁性ケース、１２は研磨して取り去られるチップ封止樹脂部分、１３は磁電変換素子チップ１の電極パッドを示している。バイアス磁石４に樹脂封止された磁電変換素子チップ１が設けられ、リードフレーム３と磁電変換素子チップ１の電極パッド１３とが電気的に接続され、リードフレーム３の脚部とバイアス磁石４とがエポキシ樹脂６により樹脂封止されている。
【００２９】
一方、チップ封止樹脂２とシリコーン７は、絶縁性ケース８内に収納されていて、リードフレーム３の脚部が感磁面に対して垂直に折り曲げられている。そして、これら全体が非磁性保護ケース５内に封止されて磁電変換素子が構成されている。
【００３０】
本発明に用いられる磁電変換素子チップ１の感磁層は、高い出力を得るために出来るだけ高い電子移動度を有していることが好ましく、Ｓｉ、ＧａＡｓ、ＩｎＳｂやＩｎＡｓおよびそれらの混晶系であるＩｎＡｓＳｂなどが好ましいものとなる。また、磁電変換素子チップ１の基板は、固体形状を示すものであればどんなものでも良く、例えば、半導体でも誘電体でもセラミックでもガラス基板でも用いることができる。
【００３１】
また、マイカ等のフレキシブル性を有する基板上に感磁層を形成し、他の基板上に転写しても良い。また、半導体基板の中でもＧａＡｓ、Ｓｉ、ＩｎＰ、ＧａＰなどの基板を用いると、感磁層の高い電子移動度が得られるようになり、特に好ましいものとなる。
【００３２】
また、感磁層のより高い電子移動度を得るための方法として、基板と感磁層との間に緩衝層を挿入しても良い。緩衝層としては半導体でも誘電体でも良く、誘電体としてはＳｉＯ_２、Ｓｉ_３Ｎ_４などが用いられ、半導体としては感磁層と格子定数がなるべく近いものを選択することが好ましく、ＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＧａＳｂ、ＡｌＳｂのような２元系、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓＳｂ、ＡｌＡｓＳｂ、ＡｌＧａＳｂ、ＡｌＩｎＳｂのような３元系、ＡｌＧａＡｓＳｂのような４元系を用いても良い。
【００３３】
本発明での感磁層を形成する方法としては、真空蒸着法が一般的に用いられるが、分子線エピタキシー（ＭＢＥ）法は、薄膜の膜厚や組成の制御性が高く特に好ましい方法である。
【００３４】
また、感磁層を形成する際に、感磁層の温度ドリフトを小さくするように、ＩＶ族元素やＶＩ族元素を不純物として混入させたものを用いても良い。本発明におけるＩＶ族元素の例としてＳｎ、Ｓｉ、Ｇｅ、Ｐｂなどが挙げられ、ＶＩ族元素としてはＳ、Ｓｅ、Ｔｅなどが挙げられる。また、感磁層へのＩＶ族元素およびＶＩ族元素のドープ量は、所望の温度特性に応じて適宜選択されるが、磁場感度の兼ね合いからキャリア密度は、１×１０^１６／ｃｍ^３以上１×１０^１８／ｃｍ^３以下とすることが好ましく、より好ましくは、２×１０^１６／ｃｍ^３以上５×１０^１７／ｃｍ^３以下とするのが良い。
【００３５】
本発明での電極として用いられる材料は、Ｃｕ単層やＴｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｃｕ、Ｎｉ／Ｃｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕのような積層としても良い。この電極材料は、作製した磁電変換素子の使用される動作条件と環境条件とに耐えられる材質であれば、どのような材料を用いてもかまわない。また、電極を形成する方法としては、電子ビーム蒸着や抵抗加熱蒸着といった一般的な真空蒸着法や、スパッタ法やメッキ法によって形成しても良い。また、電極形成後に電極と動作層とのオーミック接触性を良好にするために、急昇温熱アニール（ＲＴＡ）法を用いて熱処理することも好ましい。
【００３６】
本発明での磁電変換素子は、ホール素子でも磁気抵抗素子のどちらでも実装することが可能となる。ホール素子を用いる場合、入力電極間長Ｌ１と感磁部の幅Ｗ１をした場合、その比Ｌ１／Ｗ１は０．３から４にすることが好ましく、より好ましくは、０．５から３．４にすることで高い磁電変換率が得られる。また、磁気抵抗素子を磁電変換素子として用いる場合は、短絡電極間隔をＬ２、感磁部の幅をＷ２とした場合、その比Ｌ２／Ｗ２は０．１から０．４とすることが好ましく、より好ましくは、０．１〜０．３とすることで高い磁気抵抗変化率を得ることができる。
【００３７】
本発明における磁電変換素子チップと非磁性保護ケースとの間隔には、一定の空隙を設けても良く、低硬度樹脂を埋め込んでも良い。この低硬度樹脂はより硬度が低いことが好ましく、シリコーンなどを用いると、歪みなどによる外乱ノイズの影響を受けにくくなり好ましいものとなる。磁電変換素子チップと非磁性保護ケースとの間隔は、より短くすることで高い出力感度が得られるようになるため、０．５ｍｍ以下とすることが好ましく、より好ましくは、０．３ｍｍ以下とするのが良い。
【００３８】
本発明における非磁性保護ケースは、対磨耗性に優れており、非磁性であればどのような材質でもかまわない。なかでも銅と亜鉛の合金である真鍮は加工性の点からも好ましく、さらに耐磨耗性を向上させるために真鍮の表面にＣｒやＴｉを薄くコーティングしたものを用いても良い。
【００３９】
以下、非磁性保護ケースに実装されてなる磁電変換素子の作製方法について説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００４０】
［実施例１］
磁電変換素子チップ１として磁気抵抗素子を用いて、磁電変換素子を作製した場合の実施例について説明する。まず、薄膜形成方法の一例である分子線エピタキシー法を用いて、ＧａＡｓ基板上に感磁層としてＳｎドープＩｎＳｂ薄膜を形成する。工程はＧａＡｓ基板にＡｓを照射しながら６５０℃で加熱し、表面酸素を脱離させる。次に、５８０℃に温度を下げてＧａＡｓバッファ層を２００ｎｍの厚さで形成する。次に、Ａｓを照射しながら４００℃まで温度を下げた後、ＳｎとＩｎ、Ｓｂを同時に基板に照射しながら、動作層膜厚１μｍからなるＳｎドープＩｎＳｂ薄膜を形成した。この際、ＩｎＳｂ薄膜の電子移動度は７×１０^１６／ｃｍ^３になるようにＳｎセル温度を調節した。
【００４１】
磁電変換素子チップ１の作製プロセスは、通常のフォトリソグラフィーの技術を用いることができる。まず、ＩｎＳｂ／ＧａＡｓ基板のＩｎＳｂ表面にフォトレジストを、スピンコーターを用いて均一に塗布する。フォトレジストの塗布条件は、１００ｃｐの粘度で３２００ｒｐｍの回転速度で２０秒間回転すると２．５μｍの厚さとなる。ＩｎＳｂのメサエッチング用のフォトマスクを用いて、露光・現像した後に塩酸・過酸化水素系のエッチング液で所望の形状にＩｎＳｂ薄膜をメサエッチングする。この場合は、ウエットエッチング法を用いて感磁層のエッチングを行った例を紹介したが、イオンミリングや反応性イオンエッチング法のドライエッチングによってメサエッチングを行っても良い。
【００４２】
次に再度、フォトレジストを塗布した後に、短絡電極と電極パッドを形成するための露光・現像を行い、電極形成用のレジストパターンを形成した後に、電子ビーム蒸着法により電極として１００ｎｍ厚のＴｉと４００ｎｍ厚のＡｕからなる積層電極を形成し、リフトオフ法を用いて所望の電極形状を作製し、素子形状を完成させた。この際の短絡電極間隔Ｌ２と感磁層幅Ｗ２との比Ｌ２／Ｗ２は１４／７０＝０．２とした。
【００４３】
さらに、保護膜として窒化シリコン薄膜を３００ｎｍの厚さでプラズマＣＶＤ法により形成し、電極パッド部分のみの窒化シリコン膜を、反応性イオンエッチング装置を用いて除去した。最後に電極と感磁層との接触を改善するために、不活性ガス雰囲気で５００℃×２分間の熱処理を行った。次に、磁電変換素子チップ１が形成された基板を、ダイシングソーを用いて各素子に切り分けて磁電変換素子チップ１を完成させた。
【００４４】
作製された磁電変換素子チップ１は、専用のリードフレーム３の突起部と磁電変換素子チップ１の電極パッド１３をフリップチップボンディング法により接続し、磁電変換素子チップ１とリードフレーム３に応力がかからないように、磁電変換素子チップ１の周囲をチップ封止樹脂２で樹脂封止した。次に、各磁電変換素子をリードフレーム３から切り離し、さらにリードフレーム３の脚部を垂直に折り曲げた。その後、図３に示すように、研磨機を用いてチップ封止樹脂２の感磁面側を研磨し、リードフレーム３を露出させた。リードフレーム３により接続されている各素子チップ１を切り離し、リードフレーム３の脚部を垂直に折り曲げた。
【００４５】
ここでは、リードフレーム３から各々の素子を切り離し、チップ封止樹脂２を研磨する工程について説明したが、リードフレーム３を切り離さずに、全素子の脚部を折り曲げ、感磁面側のチップ封止樹脂２を研磨してリードフレーム３を露出させた後、各素子を切り離しても良い。以上の工程を施し、図２に示すような磁電変換素子を作製した。
【００４６】
次に、感磁面の反対側のチップ封止樹脂面にバイアス磁石４を接着した。その後、非磁性保護ケース５内にシリコーン７を塗り、素子チップが接着されているバイアス磁石４を非磁性保護ケース５内に実装した。この際、磁電変換素子の位置精度を上げるために、非磁性保護ケース５の内面形状と、磁電変換素子の封止樹脂形状に成形された絶縁性ケース８をガイドとして用いると良い。さらに、非磁性保護ケース５の開口側にエポキシ樹脂６を注入し、素子チップとバイアス磁石４を固定し、図１に示す磁電変換素子を完成させた。
【００４７】
本実施例の方法を用いて、計５００個の磁電変換素子を作製したが、全ての素子の端子間で導通があり、各端子間抵抗値や磁気抵抗変化量のバラツキも５％以内で良好な特性を示した。
【００４８】
また、従来の方法では素子チップの電極パッドに接続する端子と端子ピンとが別々で、その端子間の接続工程があるため工程の煩雑さを招いていたが、本発明による磁電変換素子の作製方法では、リードフレームの脚部を長く取り、脚部を垂直に折り曲げることで、接続端子と接続ピンを一体化させ、工程の簡素化と端子間の接触不良を改善できた。
【００４９】
［実施例２］
磁電変換素子チップとして磁気抵抗素子を用いて、磁電変換素子を作製した場合の実施例について説明する。薄膜形成方法は、実施例１と同様に分子線エピタキシー法を用いて、ＧａＡｓ基板上に感磁層の膜厚１μｍからなるＳｎドープＩｎＳｂ薄膜を形成した。この際、ＩｎＳｂ薄膜の電子移動度は７×１０^１６／ｃｍ^３になるようにＳｎセル温度を調節した。磁電変換素子チップの作製も実施例１と同様の工程で実施した。
【００５０】
図４は、本発明の磁電変換素子の実施例２を示す構成図で、図５は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図で、図６は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【００５１】
図中符号１１は磁電変換素子チップ、２１はチップ封止樹脂、３１はリードフレーム、４１はバイアス磁石、５１は非磁性保護ケース、６１はエポキシ樹脂、７１は緩衝材としてのシリコーン、８１は絶縁性ケース、１１１はＡｕワイヤー、１２１は研磨して取り去られるチップ封止樹脂部分、１３１は磁電変換素子チップ１１の電極パッドを示している。バイアス磁石４１に樹脂封止された磁電変換素子チップ１１が設けられ、リードフレーム３１と磁電変換素子チップ１１の電極パッド１３１とが電気的に接続され、リードフレーム３１の脚部とバイアス磁石４１とがエポキシ樹脂６１により樹脂封止されている。
【００５２】
一方、チップ封止樹脂２１とシリコーン７１は、絶縁性ケース８１内に収納されていて、リードフレーム３１の脚部が感磁面に対して垂直に折り曲げられている。そして、これら全体が非磁性保護ケース５１内に封止されて磁電変換素子が構成されている。
【００５３】
作製された磁電変換素子チップ１１は、専用のリードフレーム３１の台座上にダイボンディングし、各電極パッド１３１とリードフレーム３１とはＡｕワイヤー１１１で接続した。その後、磁電変換素子チップ１１をチップ封止樹脂２１で成形した。次に、各素子にリードフレーム３１を切り分け、リードフレーム３１の脚部を磁電変換素子チップ１１の感磁面側に向けて垂直に折り曲げ、図６に示すように、リードフレーム３１の台座側のチップ封止樹脂２１を研磨機によりリードフレーム３１の台座が露出するまで研磨し、図５に示すような磁電変換素子を作製した。
【００５４】
次に、感磁面側のチップ封止樹脂面をバイアス磁石４１と接着し、非磁性保護ケース５１内に実装した。この際、磁電変換素子の位置精度を上げるために、非磁性保護ケース５１の内面形状と、磁電変換素子の封止樹脂形状に成形された絶縁性ケース８１をガイドとして用いると良い。
【００５５】
さらに、非磁性保護ケース５１の開口側にエポキシ樹脂６１を注入し、封止された素子チップとバイアス磁石４１を固定し、図４に示すような磁電変換素子を完成させた。
【００５６】
本実施例の方法を用いて、計５００個の磁電変換素子を作製したが、全ての素子の端子間で導通があり、各端子間抵抗値や磁気抵抗変化量のバラツキも５％以内で良好な特性を示した。
【００５７】
［実施例３］
磁電変換素子チップ１１として磁気抵抗素子を用いて、磁電変換素子を作製した場合の実施例について説明する。薄膜形成方法は、実施例１と同様に分子線エピタキシー法を用いて、ＧａＡｓ基板上に感磁層の膜厚１μｍからなるＳｎドープＩｎＳｂ薄膜を形成した。この際、ＩｎＳｂ薄膜の電子移動度は７×１０^１６／ｃｍ^３になるようにＳｎセル温度を調節した。磁電変換素子チップ１２の作製も実施例１と同様の工程で実施した。
【００５８】
図７は、本発明の磁電変換素子の実施例３を示す構成図で、図８は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図で、図９は、本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【００５９】
図中符号１２は磁電変換素子チップ、２２はチップ封止樹脂、３２はリードフレーム、４２はバイアス磁石、５２は非磁性保護ケース、６２はエポキシ樹脂、７２は緩衝材としてのシリコーン、８２は絶縁性ケース、１２２は研磨して取り去られるチップ封止樹脂部分、１３２は磁電変換素子チップ１２の電極パッドを示している。バイアス磁石４２に樹脂封止された磁電変換素子チップ１２が設けられ、リードフレーム３２と磁電変換素子チップ１２の電極パッド１３２とが電気的に接続され、リードフレーム３２の脚部とバイアス磁石４２とがエポキシ樹脂６２により樹脂封止されている。
【００６０】
一方、チップ封止樹脂２２とシリコーン７２は、絶縁性ケース８２内に収納されていて、リードフレーム３２の脚部が感磁面に対して垂直に折り曲げられている。そして、これら全体が非磁性保護ケース５２内に封止されて磁電変換素子が構成されている。
【００６１】
作製された磁電変換素子チップ１２は、専用のリードフレーム３２の突起部と磁電変換素子チップ１２の電極パッド１３２をフリップチップボンディング法により接続し、磁電変換素子チップ１２とリードフレーム３２に応力がかからないように、磁電変換素子チップ１２の周囲をチップ封止樹脂２２で樹脂封止した。次に、各素子をリードフレーム３２から切り離し、リードフレーム３２の脚部を垂直に折り曲げた。その後、図９に示すように、研磨機を用いて基板側に接する封止樹脂２２を研磨し、基板を露出させるまで研磨し、図８に示すような磁電変換素子を完成させた。
【００６２】
次に、感磁面側のチップ封止樹脂面をバイアス磁石４２と接着し、非磁性保護ケース５２内に実装した。この際、磁電変換素子の位置精度を上げるために、非磁性保護ケース５２の内面形状と、磁電変換素子の封止樹脂形状に成形された絶縁性ケース８２をガイドとして用いると良い。
【００６３】
さらに、非磁性保護ケース５２の開口側にエポキシ樹脂６２を注入し、封止された素子チップとバイアス磁石４２を固定し、図７に示すような磁電変換素子を完成させた。
【００６４】
本実施例の方法を用いて、計５００個の磁電変換素子を作製したが、全ての素子の端子間で導通があり、各端子間抵抗値や磁気抵抗変化量のバラツキも５％以内で良好な特性を示した。
【００６５】
［比較例１］
図１０に示すように、実施例１と同様の外観を有する非磁性保護ケース５３でパッケージした磁電変換素子を作製する際に、磁電変換素子チップ１３をチップ封止樹脂で覆わずに素子を作製する、いわゆる従来の作製方法を用いて磁電変換素子を作製した場合について説明する。
【００６６】
まず、実施例１と同様に薄膜形成方法の一例である分子線エピタキシー法を用いて、ＧａＡｓ基板上に感磁部としてＳｎドープＩｎＳｂ薄膜を形成する。工程はＧａＡｓ基板にＡｓを照射しながら６５０℃で加熱し、表面酸素を脱離させる。次に、５８０℃に温度を下げてＧａＡｓバッファ層を２００ｎｍの厚さで形成する。次に、Ａｓを照射しながら４００℃まで温度を下げた後、ＳｎとＩｎ、Ｓｂを同時に基板に照射しながら、動作層の膜厚１μｍからなるＳｎドープＩｎＳｂ薄膜を形成した。この際、ＩｎＳｂ薄膜の電子移動度は７×１０^１６／ｃｍ^３になるようにＳｎセル温度を調節した。
【００６７】
次に、磁電変換素子チップ１３の作製プロセスを実施する。磁電変換素子チップ１３は実施例１と同様な磁気抵抗素子を用いた。磁電変換素子チップの作製工程は、まずＩｎＳｂ／ＧａＡｓ基板のＩｎＳｂ表面にフォトレジストをスピンコーターを用いて均一に塗布する。フォトレジストの塗布条件は、１００ｃｐの粘度で３２００ｒｐｍの回転速度で２０秒間回転すると２．５μｍの厚さとなる。ＩｎＳｂのメサエッチング用のフォトマスクを用いて、露光・現像した後に塩酸・過酸化水素系のエッチング液で所望の形状にＩｎＳｂ薄膜をメサエッチングする。
【００６８】
次に再度、フォトレジストを塗布した後に、短絡電極と電極パッドを形成するための露光・現像を行い、電極形成用のレジストパターンを形成した後に、電子ビーム蒸着法により電極として１００ｎｍ厚のＴｉと４００ｎｍ厚のＡｕからなる積層電極を形成し、リフトオフ法を用いて所望の電極形状を作製し、素子形状を完成させた。この際の短絡電極間隔Ｌ２と動作層幅Ｗ２との比Ｌ２／Ｗ２は１４／７０＝０．２とした。さらに、保護膜として窒化シリコン薄膜を３００ｎｍの厚さでプラズマＣＶＤ法により形成し、電極パッド部分のみの窒化シリコン膜を、反応性イオンエッチング装置を用いて除去し、磁電変換素子チップ１３を完成させた。
【００６９】
作製された磁電変換素子チップは、図１０に示すように、専用のリードフレーム３３の突起部と磁電変換素子チップ１３の電極パッド部をフリップチップボンディング法により接続し、リードフレーム３３のタイバーを切り離した。次に、非磁性保護ケース５３の内側と同形状に加工され、バイアス磁石４３の挿入口と接続ピン９３の挿入口が開くように整形された樹脂に、３本の接続ピン９３を差し込み、かつバイアス磁石４３を挿入する。バイアス磁石４３の上面にエポキシ樹脂を用いて、リードフレーム３３についた磁電変換素子チップ１３を接着させ、リードフレーム３３の端と接続ピン９３を半田付けする。最後に非磁性保護ケース５３に差し込み、樹脂で封止し図１０に示すような磁電変換素子を完成させた。
【００７０】
本比較例の方法を用いて、計５００個の磁電変換素子を作製したが、２３個の素子で端子間の導通が無く、１２個の素子で非磁性保護ケースと電極端子が接触したため端子間が短絡しており、計３５個の不良となった。
【００７１】
［比較例２］
図１１に示すように、実施例１と同様に磁電変換素子チップ１４として磁気抵抗素子を用いて、非磁性保護ケース５４に封止して作製される磁電変換素子の作製工程において、磁電変換素子チップ１４を電気配線が施されたガラスエポキシ基板１０４上に接着し、磁電変換素子チップ１４の電極パッドとガラスエポキシ基板１０４上の電極端子とをＡｕワイヤー１１４によるワイヤーボンディングにより接続した。このガラスエポキシ基板１０４には３つの接続ピン９４が挿入される穴が設けてある。別の工程で非磁性保護ケース５４に挿入される成形樹脂に３本の接続ピン９４とバイアス磁石４４を挿入し、バイアス磁石４４上に磁電変換素子チップ１４の乗ったガラスエポキシ基板１０４を接着する。その際、３本の接続ピン９４はガラスエポキシ基板１０４上に設けられた接続穴に挿入されるようにする。次に３本の接続ピン９４の各々と接続穴とを半田により接続させる。最後に非磁性保護ケース５４に挿入し、端面をエポキシ樹脂６４で封止して図１１に示すような磁電変換素子を完成させた。
【００７２】
本比較例の方法を用いて、計３００個の磁電変換素子を作製したが、２個の素子で端子間の導通が無く、９個の素子で非磁性保護ケースと電極端子が接触したため端子間が短絡しており、計１１個の不良となった。
【００７３】
【発明の効果】
以上説明したように本発明によれば、リードフレームと磁電変換素子チップの電極パッドとが電気的に接続され、リードフレームの脚部が樹脂封止された磁電変換素子において、リードフレームの脚部が感磁面に対して垂直に折り曲げられ、全体が非磁性保護ケース内に封止されているので、非磁性保護ケースを使用して作製される磁電変換素子の作製工程を簡素化でき、かつ不良がほとんど無いために、収率を大幅に向上することができる。
【図面の簡単な説明】
【図１】本発明の磁電変換素子の一実施例を示す構成図である。
【図２】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図である。
【図３】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【図４】本発明の磁電変換素子の実施例２を示す構成図である。
【図５】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図である。
【図６】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【図７】本発明の磁電変換素子の実施例３を示す構成図である。
【図８】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨した後の素子の上面図である。
【図９】本発明の磁電変換素子チップをチップ封止樹脂し、リードフレームの脚部を折り曲げ不用部を研磨する工程を示す側面図である。
【図１０】従来の非磁性保護ケースに封止された磁電変換素子の構造図である。
【図１１】従来の非磁性保護ケースに封止された磁電変換素子の構造図である。
【符号の説明】
１，１１，１４　磁電変換素子チップ
２，２１，２２，２３，２４　チップ封止樹脂
３，３１，３２，３３，３４　リードフレーム
４，４１，４２，４３，４４　バイアス磁石
５．５１．５２．５３．５４　非磁性保護ケース
６，６１，６２，６３，６４　エポキシ樹脂
７，７１，７２　シリコーン
８，８１，８２，８３　絶縁性ケース
９３，９４　接続ピン
１０４　ガラスエポキシ基板
１１１，１１４　Ａｕワイヤー
１２，１２１，１２２　研磨して取り去られるチップ封止樹脂部分
１３，１３１，１３２　磁電変換素子チップの電極パッド

Claims

リードフレームと磁電変換素子チップの電極パッドとが電気的に接続され、前記リードフレームの脚部が樹脂封止された磁電変換素子において、前記リードフレームの脚部が感磁面に対して垂直に折り曲げられ、全体が非磁性保護ケース内に封止されていることを特徴とする磁電変換素子。
前記磁電変換素子チップがホール素子からなることを特徴とする請求項１に記載の磁電変換素子。
前記磁電変換素子チップが磁気抵抗素子からなることを特徴とする請求項１に記載の磁電変換素子。
前記リードフレームの脚部の断面積が、０．０５〜５ｍｍ^２であることを特徴とする請求項１，２又は３に記載の磁電変換素子。
前記磁電変換素子と前記非磁性保護ケースとの間に緩衝材が挿入されていることを特徴とする請求項１乃至４いずれかに記載の磁電変換素子。
前記緩衝材が低硬度樹脂からなることを特徴とする請求項５に記載の磁電変換素子。
前記緩衝材がシリコーンからなることを特徴とする請求項５に記載の磁電変換素子。
前記磁電変換素子チップの感磁部がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）からなることを特徴とする請求項１乃至５いずれかに記載の磁電変換素子。
リードフレームと磁電変換素子チップの電極パッドを電気的に接続させる第一の工程と、前記リードフレーム上の磁電変換素子チップを樹脂によりモールディングする第二の工程と、前記リードフレームの脚部を直角に折り曲げる第三の工程と、前記樹脂を研磨する第四の工程と、全体を非磁性保護ケース内に封止する第五の工程とを備えたことを特徴とする磁電変換素子の作製方法。
前記磁電変換素子チップがホール素子からなることを特徴とする請求項９に記載の磁電変換素子の作製方法。
前記磁電変換素子チップが磁気抵抗素子からなることを特徴とする請求項９に記載の磁電変換素子の作製方法。
前記リードフレームの脚部の断面積が、０．０５〜５ｍｍ^２であることを特徴とする請求項９，１０又は１１に記載の磁電変換素子の作製方法。
前記磁電変換素子と非磁性保護ケースとの間に緩衝材が挿入されていることを特徴とする請求項９乃至１２いずれかに記載の磁電変換素子の作製方法。
前記緩衝材が低硬度樹脂からなることを特徴とする請求項１３に記載の磁電変換素子の作製方法。
前記緩衝材がシリコーンからなることを特徴とする請求項１３に記載の磁電変換素子の作製方法。
前記磁電変換素子チップの感磁部がＩｎＡｓ_ｙＳｂ_１−ｙ（０≦ｙ≦１）からなることを特徴とする請求項９乃至１３いずれかに記載の磁電変換素子の作製方法。