Nothing Special   »   [go: up one dir, main page]

JP2003323261A - ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法 - Google Patents

ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法

Info

Publication number
JP2003323261A
JP2003323261A JP2002126885A JP2002126885A JP2003323261A JP 2003323261 A JP2003323261 A JP 2003323261A JP 2002126885 A JP2002126885 A JP 2002126885A JP 2002126885 A JP2002126885 A JP 2002126885A JP 2003323261 A JP2003323261 A JP 2003323261A
Authority
JP
Japan
Prior art keywords
disk control
disk
coupling
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002126885A
Other languages
English (en)
Other versions
JP2003323261A5 (ja
Inventor
Hiroki Kanai
宏樹 金井
Seiji Kaneko
誠司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002126885A priority Critical patent/JP2003323261A/ja
Priority to US10/379,087 priority patent/US6961788B2/en
Publication of JP2003323261A publication Critical patent/JP2003323261A/ja
Publication of JP2003323261A5 publication Critical patent/JP2003323261A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 （修正有） 【課題】小規模な構成から超大規模な構成まで同一のア
ーキテクチャで効率よく構成することを可能とする制御
装置を提供する。 【解決手段】 ディスク制御ユニットは、ホストコンピ
ュータとのインターフェースを有する一または複数のチ
ャネル制御部と、ディスク装置とのインターフェースを
有する一または複数のディスク制御部と、ディスク装置
にリード／ライトされるデータを一時的に格納するキャ
ッシュメモリ部とチャネル制御部とディスク制御部とを
相互に接続する内部結合部とを備え、各ディスク制御装
置の内部において、データをリード／ライトすべく、各
ディスク制御ユニットの内部結合部を相互に結合する第
一の結合部と、複数のディスク制御装置に跨り、データ
を転送すべく、各ディスク制御ユニットの内部結合部を
相互に結合する第二の結合部とを備えたものとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ディスク制御シ
ステム、ディスク制御装置、ディスクシステム、及びそ
の制御方法に関する。
【０００２】
【従来の技術】半導体記憶装置を記憶媒体とするコンピ
ュータの主記憶のＩ／Ｏ性能に比べて、磁気ディスクを
記憶媒体とするディスクサブシステムのＩ／Ｏ性能は３
〜４桁程度低く、従来からこの差を縮めること、すなわ
ちサブシステムのＩ／Ｏ性能を向上させる努力がなされ
ている。サブシステムのＩ／Ｏ性能を向上させるための
１つの方法として、複数の磁気ディスク装置でサブシス
テムを構成し、データを複数の磁気ディスク装置に格納
する、いわゆるディスクシステムと呼ばれるシステムが
知られている。このような技術を開示したものとして、
特開２００１−２５６００３号公報がある。同公報中の
図４に示す技術では、スイッチを用いた相互結合網を介
して間接的に、ホストコンピュータ５０が全てのディス
ク制御装置４に接続されている。
【０００３】しかしながら、複数のディスク制御装置を
１つのディスク制御装置として運用するためには、相互
結合網を構成するスイッチ内に、そのスイッチに接続さ
れた全てのディスク制御装置のデータが、どのディスク
制御装置に格納されているかを示すマップを持つ必要が
あり、ホストコンピュータからアクセス要求があった場
合、スイッチにおいてコマンドを解析し、要求データを
格納しているディスク制御装置に割り振る機能が必要と
なる。この場合、従来のチャネルＩＦ部でのコマンド解
析に加え、その上に繋がるスイッチにおいてもコマンド
を解析する必要があるため、ホストコンピュータがディ
スク制御装置に直接接続されている場合に比べ、性能が
低下するという問題がある。
【０００４】そこで、この特開２００１−２５６００３
号公報に開示された発明では、同公報の図１や図８に示
されるように、相互結合網を介して、全てのチャネルＩ
Ｆ部及びディスクＩＦ部から、全ての共有メモリ部ある
いは全てのキャッシュメモリ部へアクセス可能な構成と
なっている。
【０００５】このような技術により、小規模な構成から
超大規模な構成まで、同一の高機能・高信頼性のアーキ
テクチャで対応可能であって、スケーラビリティのある
構成のディスク制御装置を提供できる。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た従来の技術にあっては、データの転送やリード／ライ
トの処理の効率が未だ不十分である。場合によっては、
アクセスに関し、論理的な競合により、相互結合網の効
率が５０％以下にまで落ち込んでしまうのである。これ
を解決しようとすると、広帯域化を図る必要があるが、
高価格化を招く。
【０００７】本発明は、このような課題に鑑みてなされ
たもので、ディスク制御システム、ディスク制御装置、
ディスクシステム、及びその制御方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成すべく、
本発明の主たる発明のディスク制御システムでは、複数
のディスク制御ユニットを有するディスク制御装置を複
数備えたディスク制御システムにおいて、前記ディスク
制御ユニットは、ホストコンピュータとのインターフェ
ースを有する一または複数のチャネル制御部と、ディス
ク装置とのインターフェースを有する一または複数のデ
ィスク制御部と、前記ディスク装置にリード／ライトさ
れるデータを一時的に格納するキャッシュメモリ部と前
記チャネル制御部と前記ディスク制御部とを相互に接続
する内部結合部とを備えており、前記各ディスク制御装
置の内部において、データをリード／ライトすべく、前
記各ディスク制御ユニットの前記内部結合部を相互に結
合する第一の結合部と、複数の前記ディスク制御装置に
跨り、データを転送すべく、前記各ディスク制御ユニッ
トの前記内部結合部を相互に結合する第二の結合部とを
備えたこととする。
【０００９】その他、本願が開示する課題、及びその解
決方法は、発明の実施形態の欄及び図面により明らかに
される。
【００１０】
【発明の実施の形態】本明細書の記載により、少なくと
も次のことが明らかにされる。前記ディスク制御装置は
二つの前記ディスク制御ユニットを有しており、前記第
一の結合部は、該二つのディスク制御ユニットの前記内
部結合部を相互に結合することとしてもよい。
【００１１】前記第一の結合部又は前記第二の結合部
は、メモリパス用スイッチで構成されることとしてもよ
い。
【００１２】また、前記第一の結合部は、データ伝送用
のケーブルで構成されることとしてもよい。
【００１３】さらに、前記各ディスク制御装置の内部に
おいて、共通の電源から給電される前記各ディスク制御
ユニットを前記第一の結合部は結合することとしてもよ
い。
【００１４】さらにまた、複数の前記ディスク制御装置
に跨り、データを転送すべく、前記各ディスク制御ユニ
ットの前記第一の結合部を相互に接続することとしても
よい。
【００１５】
【実施例】本発明に係る実施例につき、図面を参照して
説明する。ディスク制御システム１０００は、複数のデ
ィスク制御装置２００を備えている。各ディスク制御装
置２００は、複数、好ましくは二つのディスク制御ユニ
ット（ＤＫＣとも称する）１００（ＤＫＣ＃０乃至ＤＫ
Ｃ＃３）を有する。
【００１６】これら各ディスク制御ユニット１００は、
チャネル制御部１と、ディスク制御部２と、ＤＫＣ内結
合部（内部結合部）３とを備える。例えば、ＤＫＣ内結
合部は相互結合網で構成される。チャネル制御部１は、
ホストコンピュータ３００とのインターフェースを有す
る。ディスク制御部２は、ディスク装置４００とのイン
ターフェースを有する。ＤＫＣ内結合部３は、ディスク
装置４００にリード／ライトされるデータを一時的に格
納するキャッシュメモリ（ＣＭ）４とチャネル制御部１
とディスク制御部２とを相互に接続する。
【００１７】さらに、各ディスク制御ユニット１００
は、障害対策で電源系統別に二重化されている。ペアの
電源クラスタＡ，Ｂそれぞれが、チャネル制御部１と、
ディスク制御部２と、ＤＫＣ内結合部３とを備える。Ｄ
ＫＣ内結合部３は、他方の電源クラスタのチャネル制御
部１及びディスク制御部２、並びに、他方の電源クラス
タ側のＳＷ５と接続している。また、ディスク制御部２
は、他方の電源クラスタ側のディスク装置４００とも接
続されている。
【００１８】各ディスク制御装置２００は、各ディスク
制御ユニット１００のＤＫＣ内結合部３を相互に結合す
るＳＷ（スイッチ）５（第一の結合部）を備える。各デ
ィスク制御装置１００は、ＳＷ５を介し、互いのキャッ
シュメモリ４にアクセスし、データをリード／ライトす
るなどの通常のアクセス処理を実行する。
【００１９】なお、ＳＷ５は、ＬＳＩ等で構成されるメ
モリパス用スイッチで構成してもよい。この場合、ディ
スク制御装置２００内の各ディスク制御ユニット１００
に共通の電源ボックスから給電するとした場合に用いら
れる。ＬＳＩ等で構成されるメモリパス用スイッチで構
成することで安価にできる。
【００２０】あるいは、ＳＷ５は、データ伝送用のケー
ブルで構成してもよい。この場合、ディスク制御ユニッ
ト毎に電源ボックスを持たせることで、ディスク制御装
置２００内の各ディスク制御ユニット１００の電源を独
立して給電するとした場合に用いられる。各ディスク制
御ユニット１００の電源を独立して給電することで、電
源断に耐え得る構成とできる。
【００２１】さらに、ディスク制御システム１０００に
おいて、複数のディスク制御装置２００に跨り、各ディ
スク制御ユニット１００のＤＫＣ内結合部３を相互に結
合するＳＷ（スイッチ）６（第二の結合部）を備える。
各ディスク制御ユニット１００は、ＳＷ６を介し、互い
のキャッシュメモリ４にアクセスし、データの転送を実
行する。なお、ＳＷ６はメモリパス用スイッチで構成し
てもよい。この場合、ディスク制御システム１０００全
体におけるディスク制御装置２００内の各ディスク制御
ユニット１００に共通の電源ボックスから給電するとし
た場合に用いられる。ＬＳＩ等で構成されるメモリパス
用スイッチで構成することで安価にできる。
【００２２】なお、変形例として、各ディスク制御ユニ
ット１００のＤＫＣ内結合部３をＳＷ（スイッチ）６で
もって結合するのではなく、各ディスク制御装置２００
に跨り、各ディスク制御ユニット１００のＳＷ５を相互
に接続し、通常のアクセスやデータ転送の処理を実行で
きるようにしてもよい。この場合、ＳＷ（スイッチ）６
を省略でき、システム構成の簡素化が図れる。
【００２３】ここで、前述した、ＤＫＣ内結合部（内部
結合部）３、ＳＷ（第一の結合部、密結合）５、及びＳ
Ｗ（第二の結合部、疎結合）６の構成に関し、二つの事
例を用いてより具体的に説明する。
【００２４】＝＝＝＝事例１＝＝＝＝ 本事例１は、ＳＷ５及びＳＷ６を同一のプロトコルで実
現した事例である。なおかつ、ＳＷ５及びＳＷ６はＤＫ
Ｃ内結合部３を拡張した構成としている。
【００２５】まず、ＬＳＩで実現したＤＫＣ内結合部３
のブロック図を図２に示す。図２に示すように、ＤＫＣ
内結合部３は、セレクタ部３ａとパス制御部３ｂ乃至３
ｉとを備える。このセレクタ部３ａに対してパス制御部
３ｂ乃至３ｉが接続されている。パス制御部３ｂ，３ｃ
は、図１に示される各電源クラスタＡ，Ｂ双方のチャネ
ル制御部１の接続パスと接続されている。パス制御部３
ｄ，３ｅは、図１に示される各電源クラスタＡ，Ｂ双方
のディスク制御部２の接続パスと接続されている。パス
制御部３ｆは、ＤＫＣ内結合部３の属する電源クラスタ
Ａあるいは電源クラスタＢのＣＭ４の接続パスと接続さ
れている。パス制御部３ｇ，３ｈは、図１に示される各
電源クラスタＡ，Ｂ側双方のＳＷ５の接続パスと接続さ
れている。パス制御部３ｉは、図１に示されるＤＫＣ内
結合部３の属する電源クラスタＡあるいは電源クラスタ
Ｂの側のＳＷ６の接続パスと接続されている。このＤＫ
Ｃ内結合部３の動作については後述する。
【００２６】次に、ＬＳＩで構成したＳＷ５のブロック
図を図３に示す。なお、ＳＷ６のハードウエア構成も図
３のＳＷ５と同様である。図１に示すように、ＳＷ５
は、二つのディスク制御ユニット１００における各電源
クラスタＡ，ＢのＤＫＣ内結合部３、即ち、計４つのＤ
ＫＣ内結合部３と接続している。したがって、図３のブ
ロック図では、４ポートの入出力を有するＳＷ５の事例
が示される。ＳＷ５は、４つの制御部５ａ乃至５ｄと、
受信部５ｅ乃至５ｈと、送信部５ｉ乃至５ｌとを備え
る。各受信部５ｅ乃至５ｈと各制御部５ａ乃至５ｄと
は、リクエスト線及びグラントＩＤ線Req/Gntを含んだ
データ線で相互に接続されている。また、各制御部５ａ
乃至５ｄは、それぞれ対応する各送信部５ｉ乃至５ｌと
接続されている。各受信部５ｅ乃至５ｈ及び各送信部５
ｉ乃至５ｌは、それぞれバッファを備え、相互に接続さ
れている。
【００２７】次に、ケーブルで構成したＳＷ５のブロッ
ク図を図４に示す。図４では、図１においてＳＷ５で示
された部分をケーブルとして結線した構成を示してい
る。
【００２８】以上、説明したＳＷ５の動作について、図
５のフローチャートを参照して説明する。なお、本明細
書のフロチャートにおいて”Ｓ”はステップ（工程）を
意味する。図５には、ＳＷ５を介し、図１に示される二
つのディスク制御ユニット１００（ＤＫＣ＃０及びＤＫ
Ｃ＃１）のＤＫＣ内結合部３間においてデータ及びコマ
ンド等が送受される様子が示される。概念としては、ア
クセス先のアドレス設定などをディスク制御ユニット１
００側で行い、直接にアクセス先のアドレスを指定して
アクセスする。
【００２９】具体的には、ＤＫＣ＃０が送信したReadコ
マンドをＳＷ５はＤＫＣ＃１へ送信する（Ｓ１００）。
このReadコマンドのデータは、図６（ａ）に示すよう
に、転送先ＣＭアドレス、転送元ＣＭアドレス、転送長
及びコマンドとしてのReadで構成される。次いで、ＤＫ
Ｃ＃１のＣＭ４にアクセスがあると、ＤＫＣ＃１はデー
タとステータスを順に送信する。これらデータとステー
タスをＳＷ５はＤＫＣ＃０へ送信する（Ｓ１１０、Ｓ１
２０）。このデータには、図６（ｂ）に示すように、転
送先ＣＭアドレス、転送元ＣＭアドレス及び転送長が付
帯する。
【００３０】一方、ＤＫＣ＃０がWriteコマンドとデー
タを順に送信すると、ＳＷ５は、これらWriteコマンド
とデータをＤＫＣ＃１へ送信する（Ｓ１３０、Ｓ１４
０）。これらWriteコマンド及びデータのデータ構造は
図６（ａ）（ｂ）に示すものと同様であり、図６（ａ）
におけるコマンドとしてのReadがWriteとなる。これWri
teコマンドとデータを受信したＤＫＣ＃１のＣＭ４にア
クセスがあると、ＤＫＣ＃１はステータスを送信する。
このステータスをＳＷ５はＤＫＣ＃０へ送信する（Ｓ１
５０）。このステータスのデータ構造は図６（ｃ）に示
すものと同様である。
【００３１】次に、前述したＳＷ６の動作について、図
７のフローチャートを参照して説明する。図７には、Ｓ
Ｗ６を介し、図１に示される二つのディスク制御装置２
００内のディスク制御ユニット１００（ＤＫＣ＃０及び
ＤＫＣ＃２）のＤＫＣ内結合部３間においてデータ及び
コマンド等が転送される様子が示される。概念として
は、図１のチャネル制御部１、ディスク制御部２及びＣ
Ｍ４のそれぞれには、その機能を実現するためのプロセ
ッサを備えている。そして、ＣＭ４のアドレス管理を行
うべく、データ転送に先立ち、ＤＫＣ＃０及びＤＫＣ＃
２のプロセッサ間の通信において、アクセス先のＤＫＣ
に対してアドレスの設定等を要求し、アクセス先のアド
レスを取得する。そして、取得したアクセス先のアドレ
スを指定してデータ転送を実行する。
【００３２】具体的には、ＤＫＣ＃０がデータ転送の要
求コマンドを発行し、この要求を受けたＳＷ６はＤＫＣ
＃２へ転送する（Ｓ２００）。この要求コマンドは、図
８（ａ）に示すように、転送先プロセサを指定するアド
レス、転送元プロセサを指定するアドレス、転送長、及
びコマンドとしての転送要求で構成される。次いで、Ｄ
ＫＣ＃２のＣＭ４のアクセスに必要なアドレスを算出
し、算出したアドレスを転送許可と共に送信する。これ
らアドレス及び転送許可を受けたＳＷ６はＤＫＣ＃０へ
転送する（Ｓ２１０）。この転送許可のコマンドは、図
８（ｂ）に示すように、転送先プロセサアドレス、転送
元プロセサアドレス、転送長、及びコマンドとしての転
送許可で構成される。次いで、アドレス及び転送許可を
受信したＤＫＣ＃０は、Writeコマンドとデータを順に
送信する。すると、ＳＷ６は、これらWriteコマンドと
データをＤＫＣ＃２へ送信する（Ｓ２２０、Ｓ２３
０）。これらWriteコマンド及びデータのデータ構造は
図６（ａ）（ｂ）に示すものと同様であり、図６（ａ）
におけるコマンドとしてのReadがWriteとなる。これWri
teコマンドとデータを受信したＤＫＣ＃２のＣＭ４にア
クセスがあると、ＤＫＣ＃２はステータスを送信する。
このステータスをＳＷ６はＤＫＣ＃０へ転送する（Ｓ２
４０）。このステータスのデータ構造は図６（ｃ）に示
すものと同様である。
【００３３】＝＝＝＝事例２＝＝＝＝ 本事例２では、ＳＷ６については、事例１とは異なり、
ＳＷ５と異なる別のプロトコルでもって構成する。すな
わち、ＳＷ６は、例えばホストチャネル同様の接続と
し、ファイバチャネル上でマッピングしたＳＣＳＩコマ
ンド等により論理アドレスでアクセスすることで実現す
る。一方、ＳＷ５については、事例１同様に、ＤＫＣ内
結合部３を拡張した構成であり、動作も事例１と同様で
ある。したがって、事例１と相違するＳＷ６の構成及び
動作を中心に説明する。
【００３４】具体的な構成としては、図９のブロック図
に示すように、事例１の場合を示す図２のブロック図に
比し、パス制御部３ｉとＳＷ６接続パスとの間にプロト
コル変換部６が挿入されている。この点以外は、前述し
た図２の場合と同様であるため、図２と相違するプロト
コル変換部６について説明する。プロトコル変換部６
は、図９に示すように、プロセッサ７ａ、メモリ７ｂ、
パス制御部７ｃ，７ｄ、バッファ７ｅ，７ｆ、及びパケ
ット変換部７ｇ，７ｈで構成される。プロセッサ７ａ、
メモリ７ｂ、パス制御部７ｃ，７ｄ、及びパケット変換
部７ｇ，７ｈは共通のバスに接続される。図９に示すよ
うに、メモリ７ｂを適宜使用するプロセッサ７ａの制御
の下、パス制御部７ｃ、バッファ７ｅ、パケット変換部
７ｇ、パス制御部７ｄといった順序でプロトコルが変換
され、データがＤＫＣ内結合部３からＳＷ６へ送信され
る。反対に、メモリ７ｂを適宜使用するプロセッサ７ａ
の制御の下、パス制御部７ｄ、バッファ７ｆ、パケット
変換部７ｈ、パス制御部７ｃといった順序でプロトコル
が変換され、データがＳＷ６経由でＤＫＣ内結合部３へ
転送される。
【００３５】次に、前述したＳＷ６の動作について、図
１０のフローチャートを参照して説明する。図１０に
は、ＳＷ６を介し、図１に示される二つのディスク制御
装置２００内のディスク制御ユニット１００（ＤＫＣ＃
０及びＤＫＣ＃２）のＤＫＣ内結合部３間においてデー
タ及びコマンド等が転送される様子が示される。ＤＫＣ
＃０は、Writeコマンドとデータを順に送信する。する
と、ＳＷ６は、これらWriteコマンドとデータをＤＫＣ
＃２へ送信する（Ｓ３００、Ｓ３１０）。このデータア
クセスを受けたＤＫＣ＃２は、ＳＷ６経由でステータス
を送信する（Ｓ３２０）。
【００３６】これらWriteコマンド、データ及びステー
タスのデータ構造を図１１（ａ）（ｂ）（ｃ）に示す。
Writeコマンドは、図１１（ａ）に示すように、転送先
ポートアドレス、転送元ポートアドレス、転送長、コマ
ンドとしてのwrite、論理アドレス、及び転送サイズで
構成される。データでは、図１１（ｂ）に示すように、
転送先ポートアドレス、転送元ポートアドレス、及び転
送長が付帯する。ステータスは、図１１（ｃ）に示すよ
うに、転送先ポートアドレス、転送元ポートアドレス、
転送長、及びステータス情報で構成される。
【００３７】ここで、以上説明した実施例で用いられる
ＳＷ５の一般的な特性について説明する。図１２（ａ）
に示すように、ＳＷ５のポート０乃至３の入出力は一対
一の関係にあり、データ転送の効率がよい。一方、図１
２（ｂ）に示すように、ＳＷ５のポート０乃至３の入出
力が任意の関係の場合では、入力ポート０，１が出力ポ
ート０に対応し、入力ポート２，３が出力ポート２に対
応する。この場合、平均的にデータ転送の５０％が論理
的に競合するため、ハードウエアの性能を５０％しか活
用できない。このため、データ転送の効率が低下した状
態となる。すなわち、図１３（ｂ）のグラフに示すよう
に、ＳＷ５に接続されるクラスタ（図１中のディスク制
御ユニット１００に相当）の数が増えるほど、効率が低
下することとなる。例えば、図１３（ｂ）に示すように
複数組のクラスタをＳＷ５に接続すると、効率は５０％
となる。つまり、効率が低下すると広帯域化が必要とな
り、高価格化という問題を招く。
【００３８】そこで、本発明では、図１４のブロック図
に示すように、一つのディスク制御装置２００を構成す
るクラスタ（ディスク制御ユニット１００）の数を二つ
とし、これら２クラスタ間をＳＷ５で接続するとすれ
ば、図１３（ｂ）のグラフに示すように、クラスタ数を
一組（図中のクラスタ数が”１”の場合）とでき、効率
を１００％とすることができる。
【００３９】次に、以上説明した、ディスク制御システ
ム１０００、ホストコンピュータ３００、及びディスク
装置４００を備えたディスクシステムの全体的な動作に
ついて、図１５及び図１６のフロチャートを参照して説
明する。適宜、図１のブロック図を参照されたい。な
お、図面において”Ｓ”はステップ（工程）を意味す
る。図１５に示すように、先ず、ホストコンピュータ３
００が処理の要求を開始する（Ｓ１０）。ホストコンピ
ュータ３００に接続されたディスク制御ユニット１００
は、自己のキャッシュメモリ４のデータに対するアクセ
スか否かを判別する（Ｓ２０）。この判別の結果、自己
のキャッシュメモリ４のデータに対するアクセスであれ
ば、そのアクセスパスが正常か否かを確認する（Ｓ３
０）。この確認の結果、アクセスパスが正常であれば、
自己のキャッシュメモリ４にアクセスし、データのリー
ド／ライトの処理を実行して終了する（Ｓ４０→Ｓ５
０）。
【００４０】一方、Ｓ２０において、自己のキャッシュ
メモリ４のデータに対するアクセスでない場合（Ｓ２
０：ＮＯ）、ディスク制御ユニット１００は、同じディ
スク制御装置２００内の他方（ペア、電源クラスタＡ，
Ｂのうちの他方）のディスク制御ユニット１００に対す
るアクセスか否かを判断する（Ｓ６０）。この判断の結
果、他方のディスク制御ユニット１００に対するアクセ
スである場合（Ｓ６０：ＹＥＳ）には、ＳＷ５を介し、
他方のディスク制御ユニット１００のＤＫＣ内結合部３
を部を通じて他方のディスク制御ユニット１００のキャ
ッシュメモリ４にアクセスする（Ｓ７０）。
【００４１】また、Ｓ３０において、アクセスパスが正
常でない場合にも、Ｓ７０の処理を実行する。この場
合、例えば、電源クラスタＡ側において、チャネル制御
部１からＤＫＣ内結合部３を通じたキャッシュメモリ４
への通信路に障害が発生した場合、電源クラスタＡのチ
ャネル制御部１が電源クラスタＢのＤＫＣ内結合部３へ
接続する。そして、このＤＫＣ内結合部３が電源クラス
タＡ側のＳＷ５を介して電源クラスタＡ内のＤＫＣ内結
合部３経由で、電源クラスタＡ内のキャッシュメモリ４
にアクセスする。このような迂回ルートを有することで
対障害性を向上できる。
【００４２】一方、Ｓ６０における判断の結果、他方の
ディスク制御ユニット１００に対するアクセスでない場
合（Ｓ６０：ＮＯ）には、図１６のＢの処理に移り、他
のディスク制御装置２００へのデータアクセスと判断し
（Ｓ８０）、ＳＷ６を介し、ＤＫＣ内結合部３経由でキ
ャッシュメモリ４へデータアクセスし、データの転送を
行う。
【００４３】また、本実施の形態にあっては、各ディス
ク制御装置の内部において、各ディスク制御ユニットの
内部結合部を相互に結合する第一の結合部により、デー
タをリード／ライトする。なおかつ、複数のディスク制
御装置に跨り、各ディスク制御ユニットの内部結合部を
相互に結合する第二の結合部によって、データを転送す
る。
【００４４】第一の結合部による密な結合でもってデー
タをリード／ライトするとともに、第二の結合部による
疎な結合でもってデータを転送する。このような、役割
分担された結合方式により、高価格化を招くことなくス
ケーラビリティを向上できる。
【００４５】
【発明の効果】低価格化を維持しながらも、データの転
送やリード／ライトの処理の効率並びにスケーラビリテ
ィを向上できる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態であるディスクシステ
ムの構成を示すブロック図である。
【図２】 本発明の一実施の形態に係るＤＫＣ内結合部
３の一構成例を示すブロック図である。
【図３】 本発明の一実施の形態に係るＳＷ５の一構成
例を示すブロック図である。
【図４】 本発明の一実施の形態に係るＳＷ５の他の構
成例を示すブロック図である。
【図５】 本発明の一実施の形態に係る二つのディスク
制御ユニット１００間のデータ及びコマンド等がＳＷ５
を介して送受される様子を示すフローチャートである。
【図６】 本発明の一実施の形態に係るＳＷ５が受送信
するデータ構造の例を示す図表である。
【図７】 本発明の一実施の形態に係る二つのディスク
装置２００間のデータ及びコマンド等がＳＷ６を介して
送受される様子を示すフローチャートである。
【図８】 本発明の一実施の形態に係るＳＷ６が転送す
るデータ構造の例を示す図表である。
【図９】 本発明の一実施の形態に係るＤＫＣ内結合部
３及びプロトコル変換部７の一構成例を示すブロック図
である。
【図１０】 本発明の一実施の形態に係る二つのディス
ク装置２００間のデータ及びコマンド等がＳＷ６を介し
て送受される様子を示すフローチャートである。
【図１１】 本発明の一実施の形態に係るＳＷ６が転送
するデータ構造の例を示す図表である。
【図１２】 本発明の一実施の形態及び従来の技術に用
いられるＳＷ５の一般的な特性を示す模式図である。
【図１３】 本発明の一実施の形態及び従来の技術に用
いられるＳＷ５を示し、（ａ）はその接続構成を示すブ
ロック図であり、（ｂ）は接続されるクラスタ数に応じ
た効率を示すグラフである。
【図１４】 本発明の一実施の形態に係るディスク制御
ユニット（クラスタ）の接続形態を示すブロック図であ
る。
【図１５】 本発明の一実施の形態に係るディスクシス
テムの全体的な動作を示すフローチャートである。
【図１６】 本発明の一実施の形態に係るディスクシス
テムの動作の一部を示すフローチャートである。
【符号の説明】
１ チャネル制御部 ２ ディスク制御部 ３ ＤＫＣ内結合部 ４ キャッシュメモリ（ＣＭ） ５ ＳＷ（第一の結合部、密結合） ６ ＳＷ（第二の結合部、疎結合） ７ プロトコル変換部 １００ ディスク制御ユニット ２００ ディスク制御装置 ３００ ホストコンピュータ ４００ ディスク装置 １０００ ディスク制御システム
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 13/12 ３１０ Ｇ０６Ｆ 13/12 ３１０Ｅ Ｆターム(参考） 5B005 JJ12 MM11 NN75 5B014 EB05 GA13 GA25 GA26 GA47 5B065 BA01 CA07 CE12 CH01 CH11 ZA13

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数のディスク制御ユニットを有するデ
    ィスク制御装置を複数備えたディスク制御システムにお
    いて、 前記ディスク制御ユニットは、 ホストコンピュータとのインターフェースを有する一ま
    たは複数のチャネル制御部と、 ディスク装置とのインターフェースを有する一または複
    数のディスク制御部と、 前記ディスク装置にリード／ライトされるデータを一時
    的に格納するキャッシュメモリ部と前記チャネル制御部
    と前記ディスク制御部とを相互に接続する内部結合部
    と、 を備えており、 前記各ディスク制御装置の内部において、データをリー
    ド／ライトすべく、前記各ディスク制御ユニットの前記
    内部結合部を相互に結合する第一の結合部と、 複数の前記ディスク制御装置に跨り、データを転送すべ
    く、前記各ディスク制御ユニットの前記内部結合部を相
    互に結合する第二の結合部と、 を備えたことを特徴とするディスク制御システム。
  2. 【請求項２】 前記ディスク制御装置は二つの前記ディ
    スク制御ユニットを有しており、前記第一の結合部は、
    該二つのディスク制御ユニットの前記内部結合部を相互
    に結合することを特徴とする請求項１に記載のディスク
    制御システム。
  3. 【請求項３】 前記第一の結合部又は前記第二の結合部
    は、メモリパス用スイッチで構成されることを特徴とす
    る請求項１に記載のディスク制御システム。
  4. 【請求項４】 前記第一の結合部は、データ伝送用のケ
    ーブルで構成されることを特徴とする請求項１に記載の
    ディスク制御システム。
  5. 【請求項５】 前記各ディスク制御装置の内部におい
    て、共通の電源から給電される前記各ディスク制御ユニ
    ットを前記第一の結合部は結合することを特徴とする請
    求項１に記載のディスク制御システム。
  6. 【請求項６】 複数の前記ディスク制御装置に跨り、デ
    ータを転送すべく、前記各ディスク制御ユニットの前記
    第一の結合部を相互に接続することを特徴とする請求項
    １に記載のディスク制御システム。
  7. 【請求項７】 請求項１に記載のディスク制御システム
    と、前記ディスク制御システムの前記チャネル制御部に
    対して接続される、データの授受用のホストコンピュー
    タとを備えることを特徴とするディスクシステム。
  8. 【請求項８】 請求項１に記載のディスク制御システム
    と、前記ディスク制御システムの前記ディスク制御部に
    対して接続される、データ格納用のディスク装置とを備
    えることを特徴とするディスクシステム。
  9. 【請求項９】 複数のディスク制御ユニットを有するデ
    ィスク制御装置において、 前記ディスク制御ユニットは、 ホストコンピュータとのインターフェースを有する一ま
    たは複数のチャネル制御部と、 ディスク装置とのインターフェースを有する一または複
    数のディスク制御部と、 前記ディスク装置にリード／ライトされるデータを一時
    的に格納するキャッシュメモリ部と前記チャネル制御部
    と前記ディスク制御部とを相互に接続する内部結合部
    と、 を備えており、 前記各ディスク制御装置の内部において、データをリー
    ド／ライトすべく、前記各ディスク制御ユニットの前記
    内部結合部を相互に結合する第一の結合部を備えて、 前記各ディスク制御ユニットの前記内部結合部は、複数
    の前記ディスク制御装置に跨り、データを転送すべく、
    第二の結合部によって、相互に結合されることを特徴と
    するディスク制御装置。
  10. 【請求項１０】 前記ディスク制御装置は二つの前記デ
    ィスク制御ユニットを有しており、前記第一の結合部
    は、該二つのディスク制御ユニットの前記内部結合部を
    相互に結合することを特徴とする請求項９に記載のディ
    スク制御装置。
  11. 【請求項１１】 前記第一の結合部又は前記第二の結合
    部は、メモリパス用スイッチで構成されることを特徴と
    する請求項９に記載のディスク制御装置。
  12. 【請求項１２】 前記第一の結合部は、データ伝送用の
    ケーブルで構成されることを特徴とする請求項９に記載
    のディスク制御装置。
  13. 【請求項１３】 共通の電源から給電される前記各ディ
    スク制御ユニットを前記第一の結合部は結合することを
    特徴とする請求項９に記載のディスク制御装置。
  14. 【請求項１４】 複数の前記ディスク制御装置に跨り、
    データを転送すべく、前記各ディスク制御ユニットの前
    記第一の結合部が相互に接続されることを特徴とする請
    求項９に記載のディスク制御装置。
  15. 【請求項１５】 ホストコンピュータとのインターフェ
    ースを有する一または複数のチャネル制御部と、ディス
    ク装置とのインターフェースを有する一または複数のデ
    ィスク制御部と、前記ディスク装置にリード／ライトさ
    れるデータを一時的に格納するキャッシュメモリ部と前
    記チャネル制御部と前記ディスク制御部とを相互に接続
    する内部結合部とを備えた前記ディスク制御ユニットを
    複数有するディスク制御装置におけるデータ通信の制御
    方法であって、 前記各ディスク制御装置の内部において、前記各ディス
    ク制御ユニットの前記内部結合部を相互に結合する第一
    の結合部により、データをリード／ライトするととも
    に、 複数の前記ディスク制御装置に跨り、前記各ディスク制
    御ユニットの前記内部結合部を相互に結合する第二の結
    合部によって、データを転送することを特徴とするディ
    スク制御装置におけるデータ通信の制御方法。
  16. 【請求項１６】 前記ディスク制御装置は二つの前記デ
    ィスク制御ユニットを有しており、前記第一の結合部
    は、該二つのディスク制御ユニットの前記内部結合部を
    相互に結合することを特徴とする請求項１５に記載のデ
    ィスク制御装置におけるデータ通信の制御方法。
JP2002126885A 2002-04-26 2002-04-26 ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法 Pending JP2003323261A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002126885A JP2003323261A (ja) 2002-04-26 2002-04-26 ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法
US10/379,087 US6961788B2 (en) 2002-04-26 2003-03-03 Disk control device and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002126885A JP2003323261A (ja) 2002-04-26 2002-04-26 ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法

Publications (2)

Publication Number Publication Date
JP2003323261A true JP2003323261A (ja) 2003-11-14
JP2003323261A5 JP2003323261A5 (ja) 2005-09-22

Family

ID=29243817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002126885A Pending JP2003323261A (ja) 2002-04-26 2002-04-26 ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法

Country Status (2)

Country Link
US (1) US6961788B2 (ja)
JP (1) JP2003323261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301802A (ja) * 2004-04-14 2005-10-27 Hitachi Ltd ストレージシステム
US7206901B2 (en) 2004-04-01 2007-04-17 Hitachi, Ltd. Storage control system
US7231490B2 (en) 2003-04-16 2007-06-12 Hitachi, Ltd. Storage device control apparatus and control method for the storage device control apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953392B2 (en) * 2001-01-05 2005-10-11 Asm Nutool, Inc. Integrated system for processing semiconductor wafers
JP4255699B2 (ja) * 2003-01-20 2009-04-15 株式会社日立製作所 記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
JP2005149082A (ja) * 2003-11-14 2005-06-09 Hitachi Ltd ストレージ制御装置、及びストレージ制御装置の制御方法
JP4405277B2 (ja) * 2004-02-16 2010-01-27 株式会社日立製作所 ディスク制御装置
US7467238B2 (en) 2004-02-10 2008-12-16 Hitachi, Ltd. Disk controller and storage system
JP4441286B2 (ja) * 2004-02-10 2010-03-31 株式会社日立製作所 ストレージシステム
JP4549709B2 (ja) * 2004-03-23 2010-09-22 株式会社日立製作所 ストレージ装置
JP2005346564A (ja) * 2004-06-04 2005-12-15 Hitachi Global Storage Technologies Netherlands Bv ディスク装置及びディスク装置の制御方法並びに改竄検出方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US65984A (en) * 1867-06-18 George w
US87751A (en) * 1869-03-16 bachelder
US200377A (en) * 1878-02-19 Improvement in fence-wire stretchers
US10639A (en) * 1854-03-14 Metallic gromet tor sails
US5371855A (en) * 1979-06-04 1994-12-06 Unisys Corporation Disc cache subsystem having plural-level cache memories
US4780808A (en) * 1981-11-27 1988-10-25 Storage Technology Corporation Control of cache buffer for memory subsystem
JPH0724042B2 (ja) * 1985-02-15 1995-03-15 富士通株式会社 入出力制御装置
US4989206A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US4989205A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US5155845A (en) * 1990-06-15 1992-10-13 Storage Technology Corporation Data storage system for providing redundant copies of data on different disk drives
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
JP3451099B2 (ja) * 1991-12-06 2003-09-29 株式会社日立製作所 外部記憶サブシステム
US5771367A (en) * 1992-12-17 1998-06-23 International Business Machines Corporation Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores
US5574950A (en) * 1994-03-01 1996-11-12 International Business Machines Corporation Remote data shadowing using a multimode interface to dynamically reconfigure control link-level and communication link-level
JPH07261946A (ja) 1994-03-22 1995-10-13 Hitachi Ltd アレイ型記憶装置
JPH0822379A (ja) 1994-07-08 1996-01-23 Hitachi Ltd ディスクアレイ装置
JP3581727B2 (ja) * 1994-11-11 2004-10-27 株式会社日立製作所 ディスクアレイコントローラ及びディスクアレイ装置
US5848241A (en) * 1996-01-11 1998-12-08 Openframe Corporation Ltd. Resource sharing facility functions as a controller for secondary storage device and is accessible to all computers via inter system links
JP3390608B2 (ja) 1996-08-28 2003-03-24 株式会社日立製作所 ストレージネットワーク制御方法
US6073218A (en) * 1996-12-23 2000-06-06 Lsi Logic Corp. Methods and apparatus for coordinating shared multiple raid controller access to common storage devices
US6341342B1 (en) * 1997-11-04 2002-01-22 Compaq Information Technologies Group, L.P. Method and apparatus for zeroing a transfer buffer memory as a background task
JP3726484B2 (ja) * 1998-04-10 2005-12-14 株式会社日立製作所 記憶サブシステム
JP4392877B2 (ja) * 1998-09-18 2010-01-06 株式会社日立製作所 ディスクアレイ制御装置
JP4400895B2 (ja) * 1999-01-07 2010-01-20 株式会社日立製作所 ディスクアレイ制御装置
US6438629B1 (en) * 1999-02-02 2002-08-20 Maxtor Corporation Storage device buffer access control in accordance with a monitored latency parameter
US6370605B1 (en) * 1999-03-04 2002-04-09 Sun Microsystems, Inc. Switch based scalable performance storage architecture
JP3716126B2 (ja) 1999-03-17 2005-11-16 株式会社日立製作所 ディスクアレイ制御装置及びディスクアレイ
US6636934B1 (en) * 1999-06-30 2003-10-21 Emc Corporation Fiber channel port by-pass selector section for dual ported disk drives
JP2001256003A (ja) 2000-03-10 2001-09-21 Hitachi Ltd ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法
JP2001290790A (ja) * 2000-04-06 2001-10-19 Hitachi Ltd ディスク制御装置
JP4053208B2 (ja) * 2000-04-27 2008-02-27 株式会社日立製作所 ディスクアレイ制御装置
US6330642B1 (en) * 2000-06-29 2001-12-11 Bull Hn Informatin Systems Inc. Three interconnected raid disk controller data processing system architecture
JP2002123479A (ja) 2000-10-17 2002-04-26 Hitachi Ltd ディスク制御装置およびそのキャッシュ制御方法
JP4060552B2 (ja) * 2001-08-06 2008-03-12 株式会社日立製作所 記憶装置システム、および、記憶装置システムの構成方法
US6721857B2 (en) * 2001-10-23 2004-04-13 Hewlett-Packard Development Company, L.P. Flexible allegiance storage and computing architecture
JP4104324B2 (ja) * 2001-12-05 2008-06-18 株式会社日立製作所 ディスク制御装置のキャッシュメモリ配置構成

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231490B2 (en) 2003-04-16 2007-06-12 Hitachi, Ltd. Storage device control apparatus and control method for the storage device control apparatus
US7320051B2 (en) 2003-04-16 2008-01-15 Hitachi, Ltd. Storage device control apparatus and control method for the storage device control apparatus
US7581060B2 (en) 2003-04-16 2009-08-25 Hitachi, Ltd. Storage device control apparatus and control method for the storage device control apparatus
US7206901B2 (en) 2004-04-01 2007-04-17 Hitachi, Ltd. Storage control system
US7549019B2 (en) 2004-04-01 2009-06-16 Hitachi, Ltd. Storage control system
JP2005301802A (ja) * 2004-04-14 2005-10-27 Hitachi Ltd ストレージシステム
JP4528551B2 (ja) * 2004-04-14 2010-08-18 株式会社日立製作所 ストレージシステム

Also Published As

Publication number Publication date
US20030204649A1 (en) 2003-10-30
US6961788B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP4392877B2 (ja) ディスクアレイ制御装置
JP4338068B2 (ja) ストレージシステム
JP4785112B2 (ja) 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム
JP4477437B2 (ja) ストレージ装置、そのクラスタ間データ通信方法、及びそのクラスタ通信制御プログラム
JP4528551B2 (ja) ストレージシステム
US6850998B2 (en) Disk array system and a method for controlling the disk array system
JP2004240949A (ja) クラスタ型ストレージシステム及びその管理方法
JP2005258918A (ja) ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法
WO2003030006A9 (en) Controller data sharing using a modular dma architecture
JP2004302713A (ja) 記憶システム及びその制御方法
KR20110122516A (ko) 인터커넥트, 그것을 포함하는 버스 시스템 그리고 버스 시스템의 동작 방법
JP2003323261A (ja) ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法
US20060259650A1 (en) Method of transmitting data between storage virtualization controllers and storage virtualization controller designed to implement the method
JP2845162B2 (ja) データ転送装置
JP2003345512A (ja) ディスク制御装置
JP2005227807A (ja) ストレージシステム
JP4721379B2 (ja) ストレージシステム、ディスク制御クラスタおよびディスク制御クラスタの増設方法
US7143306B2 (en) Data storage system
JP3516431B2 (ja) プロセッサ・バスによるｉ／ｏトラフィック伝送
JP2004062900A (ja) バス帯域幅を増加させるためのメモリコントローラ、これを利用したデータ伝送方法及びこれを備えるコンピュータシステム
US20110283063A1 (en) Disk array device, a disk array device control method and a disk array device control program
US7546396B2 (en) Interface system
JP2001325207A (ja) キャッシュ内蔵型スイッチおよび計算機システムおよびキャッシュ内蔵型スイッチのスイッチ制御方法
US7383395B2 (en) Storage device
JP2009199428A (ja) ストレージ装置及びアクセス命令送信方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050407

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050407

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060905

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220