Nothing Special   »   [go: up one dir, main page]

JP2003233790A - デジタル回路部品保護方法及び保護構成 - Google Patents

デジタル回路部品保護方法及び保護構成

Info

Publication number
JP2003233790A
JP2003233790A JP2002378080A JP2002378080A JP2003233790A JP 2003233790 A JP2003233790 A JP 2003233790A JP 2002378080 A JP2002378080 A JP 2002378080A JP 2002378080 A JP2002378080 A JP 2002378080A JP 2003233790 A JP2003233790 A JP 2003233790A
Authority
JP
Japan
Prior art keywords
circuit
gate
protecting
digital
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002378080A
Other languages
English (en)
Inventor
Markus Feuser
マルクス、ホイザー
Ralf Malzahn
ラルフ、マルザーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2003233790A publication Critical patent/JP2003233790A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 （修正有） 【課題】不定状態になった回路のデジタル部品に記憶さ
れた機密データを不正なアクセスから保護する方法及び
構成を提供する。 【解決手段】スマートカードチップ上の複数箇所のグル
ー論理回路に電圧降下センサを配置して、そのうちの一
つでも電圧降下を検出したら以降エラー状態とする。す
なわち電圧降下センサとして動作する複数の標準セル
（１）の出力信号がＯＲ回路（２）によりゲートされ
る。一つないし複数のセンサ（１）からエラー信号が与
えられるとＯＲ回路（２）から最終出力信号が出力され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はデジタル回路部品
保護方法及び保護構成に係り、特に、デジタル回路内の
機密データを保持する記憶ユニットの保護、スマートカ
ード・コントローラにおいてデジタル回路部品を変更し
ようという不正な試みやスマートカード・コントローラ
のデジタル回路部品を光フラッシュ等により電圧降下を
生じさせて不安定状態に陥らせる等の不正行為から保護
する方法及び保護構成に関する。
【０００２】
【従来の技術】マイクロエレクトロニクスの進歩により
ユーザ・インターフェース不要のクレジットカード型の
コンピュータが実現されている。この種のコンピュータ
はスマートカードと呼ばれている。スマートカードで
は、数ミリメータサイズの四角いチップにデータメモリ
と演算論理ユニットが集積されている。スマートカード
はテレフォンカードやＧＳＭ ＳＩＭカードとして用い
られたり銀行や医療分野で用いられている。今や、スマ
ートカードはどこにでも見られるコンピューティング・
プラットフォームとなっている。
【０００３】スマートカードは機密データを保持する安
全な場所であり暗号アルゴリズムを走らせる安全なプラ
ットフォームとなっている。データやアルゴリズムの安
全性はカードのハードウエア構造と外部接続インターフ
ェースにある。スマートカードは外部からはブラックボ
ックスであり、その機能はある規定されたハード及びソ
フトのインターフェースを介してからのみアクセス可能
であり、所定の安全管理下に置かれる。データ・アクセ
スはある状態とリンクされる。機密データ例えば機密キ
ーへの公開キーによる外部からのアクセスは完全に防ぐ
ことができる。さらにスマートカードは個々の動作を外
部から読まれることなくアルゴリズムを走らせることが
できる。このアルゴリズムは変更されたり読み出されな
いように保護することができる。使用目的から見ればス
マートカードはある規定されたインターフェースを有
し、ある特定の動作をし、その状態においてある完全な
状態を保つことができる抽象的なデータと見ることがで
きる。
【０００４】基本的にスマートカードは２種類ある。メ
モリカードは単にシルアル・インターフェースであり、
アドレッシングと保護論理回路を有するＲＯＭやＥＥＰ
ＲＯＭメモリである。このようなカードの機能及び利用
分野は限られているので製造コストは安くつく。マイク
ロプロセサ・カードとして作られるスマートカードは基
本的に完全な汎用コンピュータである。
【０００５】チップカードの製造、供給はチップの製
造、チップの搭載、カードの印刷、カードの私有化、カ
ードの発行という工程に分かれる。
【０００６】これらの各工程は一般的には各メーカ独自
のプロセスにより行われる。チップを製造する際、特に
ハード・ワイヤード安全論理を組み込むときはメーカ内
での安全管理が重要になる。メーカ内で最終テストを行
うときメモリはアクセス自由となる。最終テストの後初
めて輸送コードが付与されて安全なものとなる。その後
は、輸送コードを知っている認定された組織のみがカー
ドメモリにアクセス可能となる。従って、新しいチップ
を盗み出す余地はない。認定された組織とはカード保有
者であり発行者である。これらカードの搭載、印刷工程
ではさらなる安全対策を講じる必要はない。それらのメ
ーカは輸送コードを知る必要はない。
【０００７】個人データをカードに記憶させるのは通
常、カード・メーカではなく、銀行、電話会社、個人又
は公共の医療団体等のカード発行者である。この工程は
私有化と呼ばれ輸送コードを必要とする。
【０００８】
【発明が解決しようとする課題】このカードの発行、即
ち、カード発行者からカード保有者へのカード発行には
また別な安全上の問題がある。カードの発行には保有者
の署名、認証カード作成その他個人を特定する安全な手
段を持って行われる。ポストからカードを郵送するのは
コスト的には安いが安全ではない。また、カード保有者
のＰＩＮ番号を確認するにはカード同様の安全策が必要
である。
【０００９】スマートカード・コントローラ内のメモリ
に保持された機密データには上記のような安全策を講じ
る以外に、スマートカード製造から輸送そして使用に至
るまでに行われうるハッカー行為に対する対策も必要に
なる。
【００１０】チップ・カード上のチップ等のデータ・キ
ャリアのデータやプログラムを不正なアクセスから守る
ために最大の努力が図られているが不正に検出されるこ
とがあるのがデータの暗号化であり、チップへのアクセ
スに対する対策は限られたものなっている。チップ・カ
ードの場合データに対しては通常物理的なアクセスであ
り、薬品を用いたり、チップ表面を覆う層に針等を挿入
してプラスティック層を剥がすことが行われる。他のや
り方としてはハッカー行為でありスマートカード・コン
トローラのデジタル部品を変更して不安定な状態にして
しまうことである。この目的のため光フラッシュ等によ
る電圧降下がなされる。
【００１１】電子コンピューティング・ユニットを不正
なアクセスから守る方法及び構成がＷＯ９８/１８１０
２に記載されている。ここでは、 電子コンピューティ
ング・ユニットのケース側部で攻撃を受けやすい部分が
均一ではない素材でできている。ケースの特定信号入力
点にコンピューティング・ユニットで規定された信号が
与えられるとコンピューティング・ユニットがケース上
の一つ以上の測定点で測定を行う。このような測定が署
名を形成しレジスタに登録される。破損等のダメージに
よりケースの特性が変わってしまうので、破損された場
合は破損前にレジスタに登録された署名とは異なる署名
が測定により形成される。この場合、署名の比較が行わ
れてエラーメッセージが出てアクシデントに備えるさら
なる対策が施される。
【００１２】スマートカードの安全管理対策プログラム
が不正に使われないようにする方法がＵＳ特許５、６８
２、０３１に記載されている。この方法では、スマート
カードのＥＰＲＯＭの論理鍵のコピーがＥＰＲＯＭの異
なる場所に記憶されＯＲ論理により読み出される。この
方法によれば正しく動作すればスマートカードの安全管
理対策プログラムの不正使用が防止できる。しかしスマ
ートカード・コントローラが不安定になった場合はこの
方法は効果的ではなくなる。
【００１３】ＵＳ特許５、４６５、３４９には集積回路
の不安定状態を監視する方法が記載されている。この目
的のために、第１にデータを外部装置に伝送する前に、
また第２に集積回路内の記憶データが変化（読み出し又
は書き込み）する前に、データがＥＰＲＯＭやＥＥＰＲ
ＯＭに記憶されて、一つ以上の安全監視レジスタに状態
問い合わせが行われ、システムが不安定状態を検出する
と安全監視レジスタの状態が変わる。この目的のために
回路動作周波数を監視するセンサ又は光センサも用いら
れる。
【００１４】ＵＳ特許６、０９２、１４７にはハードウ
エアには依存せず、コンピューティング・システムから
そこで動作する仮想マシンに伝送されるバイトコードの
チェック方法が記載されている。このチェック方法では
バイトコードをプリセット判定基準と比較する。伝送中
のコンピューティング・システムのチェックが完了する
とバイトコードが仮想マシン上で走る前にチェック結果
が仮想マシンで確認される。
【００１５】ＵＳ特許６、２４９、８７２には電子シス
テム、特にコンピュータ・システムのメモリに対する不
正なアクセスを防止する方法が記載されている。ここで
は、確認プロセスが行われるモードにコンピュータ・シ
ステムを設定し、このモードから抜ける前に安全管理回
路を第１のプリセット状態に設定する。そして安全管理
回路の状態をチェックする。ここで安全管理回路の状態
がプリセット以外の状態の場合コンピュータ・システム
による動作は停止する。
【００１６】スマートカード・コントローラのセンサは
通常アナログ回路により構成される。今日、この種の回
路部品（電圧、光、温度センサ等）のアナログ設計は所
謂グルー（ｇｌｕｅ）論理と呼ばれるもので分離する必
要がある。これには次のような理由がある。
【００１７】干渉に対する感度：非常に接近したデジタ
ル部品は敏感なセンサに影響を与える。
【００１８】回路素子：アナログ回路に用いられるのは
標準のＮＭＯＳ、ＰＭＯＳトランジスタだけではなく特
別なサイズのトランジスタ、キャパシタ、抵抗等があ
る。これらのサイズによっては標準セルのプリセット・
グリッドに合わないものもある。
【００１９】これらの理由の基に、設計者はセンサ配置
を考えたり、（イオンビーム等）の特別な手段により一
度配置されたセンサをオフにする策を講じる。
【００２０】特別な配置にすることにより回路の敏感な
部品を保護することはできるが、これは複雑になりコス
トもかかるので、今日ではスマートカード・コントロー
ラにおいて行われている。それでも卓越した者であれば
ハッカー行為が可能である。
【００２１】従って、この発明は従来の保護手段におけ
る問題を解決する方法、構成であって、特に一度不定状
態になった回路のデジタル部品に記憶された機密データ
を不正なアクセスから保護する方法及び構成を提供する
ことを目的としている。
【００２２】
【課題を解決するための手段】この発明の回路のデジタ
ル部品を保護する方法は電圧降下を検出することを特徴
としている。
【００２３】この発明の回路のデジタル部品を保護する
構成はデジタル部品（グルー論理）に少なくとも一つの
デジタル・センサを備えることを特徴としている。
【００２４】この発明の回路のデジタル部品を保護する
方法はさらにグルー論理内での電圧降下を検出するとよ
い。この発明の回路のデジタル部品を保護する方法は特
にスマートカード・コントローラ内での電圧降下を検出
することを特徴としている。
【００２５】この発明のさらなる回路のデジタル部品を
保護する方法は複数のデジタル・センサにより電圧降下
を検出することを特徴としている。
【００２６】この発明の回路のデジタル部品を保護する
方法においては論理ゼロに設定されたリセット信号によ
りセンサを駆動するとよい。
【００２７】この発明のさらなる回路のデジタル部品を
保護する構成はＯＲ回路により複数のデジタル・センサ
がゲートされることを特徴としている。
【００２８】この発明のさらなる回路のデジタル部品を
保護する構成は一つないし複数のデジタル・センサが、
ＮＯＲゲ−ト、インバータ、キャパシタを備えたセル構
造を有することを特徴としている。ここでＮＯＲゲ−ト
とインバータによりラッチを構成するとよい。
【００２９】さらにこの発明では、ＮＯＲゲ−トとイン
バータを有する標準セルを備え、キャパシタを介してＮ
ＯＲゲ−トの入力をインバータの出力に接続して電圧を
供給し、インバータの入力をＮＯＲゲ−トの出力に接続
してリセット信号をＮＯＲゲ−トの入力に供給してＮＯ
Ｒゲ−トの出力からエラー信号を取り出すことを特徴と
している。
【００３０】なお、ＮＯＲゲ−トとインバータに用いら
れるトランジスタの閾値電圧を異ならせるとよい。また
この発明では、一つないし複数の光又は電圧センサを備
えるとよい。この発明のさらなる回路のデジタル部品を
保護する構成はスマートカード・コントローラの一部を
いわゆるグルー論理で構成することを特徴としている。
【００３１】デジタル回路（グルー論理）上に設けられ
たセンサ構成により上記述べた不正行為に対する保護対
策が講じられる。これにより、複数のセンサをグルー論
理内に設けることにより、第一に最も敏感な部分の電圧
降下を検出し、第二にこれらセンサはもはや認識されな
いということを特徴としている。
【００３２】以上の構成により、チップ全体的な安全性
が高まる。光フラッシュのようなグルー論理に対する不
正行為はスポットで直ちに検出される。またセンサは非
常に小さいので、チップ上において小面積に多くのセン
サをグルー論理上に設けることができる。センサはもは
や認識されず、又は標準セルから区別される。
【００３３】この発明のさらなる特徴並びに効果は以下
に詳細に説明した実施形態と添付図面により明らかであ
ろう。
【００３４】
【発明の実施の形態】図１に示すデジタル回路は次のよ
うに構成されている。センサとして動作する複数の標準
セル１の出力信号がＯＲ回路２によりゲートされる。こ
こでは、一つないし複数のセンサ１からエラー信号が与
えられるとＯＲ回路２から最終出力信号３が出力され
る。
【００３５】図２に示す標準セルとして構成された各セ
ンサ１はＮＯＲゲート１ａとインバータ１ｂを備える。
これらはラッチとして動作し、ＮＯＲゲート１ａの入力
ノード１ｄがインバータ１ｂの出力に接続され、さらに
キャパシタ１ｃを介して供給電圧ＶＤＤに接続されてい
る。インバータ１ｂの入力がＮＯＲゲート１ａの出力に
接続されている。リセット信号がＮＯＲゲート１ａのさ
らなる入力に与えられ、ＮＯＲゲート１ａの出力からセ
ンサ１のエラー信号が取り出される。
【００３６】センサ１から取り出されるエラー信号が不
活性で論理”０”になるとＮＯＲゲート１ａとインバー
タ１ｂより成るラッチがリセットされる。このときノー
ド１ｄが論理”１”になる。
【００３７】リセット信号が論理”０”になるとすぐに
センサ１が活性状態になる。供給電圧ＶＤＤに影響を与
える電圧降下がキャパシタ１ｃを介して与えられ、その
結果、ノード１ｄに短時間電圧降下が現れる。ＮＯＲゲ
ート１ａとインバータ１ｂより成るラッチの特性によ
り、ラッチ状態が変わりエラー信号が論理”１”にな
る。この状態は次のリセットパルスが来るまで維持され
る。
【００３８】なお、ゲート１ａ、１ｂに用いられるトラ
ンジスタに閾値を変えることによりラッチの特性を例え
ば非対称とすることができる。これにより、エラー状態
に応じてラッチに任意の方向を与えることができる。
【００３９】この発明の好ましい実施形態を説明した
が、この発明の精神と範囲に反することなく種々の変更
形態のものを行うことができる。そのような変更形態の
ものは以上説明したこの発明の特徴に加えて又は一部を
変更して公知のものを用いてもよい。さらに、この発明
の趣旨及び範囲内におけるこれらの及び他の変更形態は
添付特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図１】デジタル回路内でセンサを構成する特別仕様の
標準セルの配置状態を示す図である。
【図２】標準セルにより構成されたセンサを示す回路図
である。
【符号の説明】
１ 標準セル １ａ ＮＯＲゲート １ｂ インバータ １ｃ キャパシタ ２ ＯＲ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルクス、ホイザー ドイツ連邦共和国ハンブルク、オステルシ ュトラーセ、133 (72)発明者 ラルフ、マルザーン ドイツ連邦共和国ゼーベタル、イム、リー ムザール、10 Ｆターム(参考） 5B035 CA38

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】電圧降下を検出することを特徴とする回路
    のデジタル部品を保護する方法。
  2. 【請求項２】前記回路の少なくとも一つのデジタル部品
    内で前記電圧降下を検出することを特徴とする請求項１
    記載の回路のデジタル部品を保護する方法。
  3. 【請求項３】前記前記電圧降下をスマートカード・コン
    トローラ内で検出することを特徴とする請求項１又は２
    記載の回路のデジタル部品を保護する方法。
  4. 【請求項４】前記前記電圧降下を複数のデジタル・セン
    サにより検出することを特徴とする請求項１乃至３いず
    れかに記載の回路のデジタル部品を保護する方法。
  5. 【請求項５】リセット信号を論理ゼロに設定することに
    より前記センサを駆動させることを特徴とする請求項１
    乃至４いずれかに記載の回路のデジタル部品を保護する
    方法。
  6. 【請求項６】グルー論理回路のデジタル部品が少なくと
    も一つのデジタル・センサより成ることを特徴とする回
    路のデジタル部品を保護する構成。
  7. 【請求項７】複数のセンサがＯＲ回路によりゲートされ
    ることを特徴とする請求項６記載の回路のデジタル部品
    を保護する構成。
  8. 【請求項８】前記センサがＮＯＲゲート、インバータそ
    してキャパシタより成る特別仕様の標準セルにより構成
    されることを特徴とする請求項６又は７記載の回路のデ
    ジタル部品を保護する構成。
  9. 【請求項９】前記ＮＯＲゲートと前記インバータがラッ
    チとして接続されることを特徴とする請求項８記載の回
    路のデジタル部品を保護する構成。
  10. 【請求項１０】前記標準セルがＮＯＲゲートとインバー
    タを備え、前記ＮＯＲゲートの入力が前記インバータの
    出力に接続され、さらにキャパシタを介して供給電圧に
    接続され、前記インバータの入力が前記ＮＯＲゲートの
    出力に接続され、リセット信号が前記ＮＯＲゲートのさ
    らなる入力に与えられ、前記ＮＯＲゲートの出力からエ
    ラー信号が出力されることを特徴とする請求項８記載の
    回路のデジタル部品を保護する構成。
  11. 【請求項１１】前記ＮＯＲゲ−トと前記インバータに用
    いられるトランジスタの閾値電圧が異なることを特徴と
    する請求項８乃至１０に記載の回路のデジタル部品を保
    護する構成。
  12. 【請求項１２】前記センサは光又は電圧センサであるこ
    とを特徴とする請求項６乃至１１に記載の回路のデジタ
    ル部品を保護する構成。
  13. 【請求項１３】前記グルー論理回路はスマートカード・
    コントローラの一部を構成することを特徴とする請求項
    ６乃至１２に記載の回路のデジタル部品を保護する構
    成。
JP2002378080A 2001-12-29 2002-12-26 デジタル回路部品保護方法及び保護構成 Pending JP2003233790A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10164419A DE10164419A1 (de) 2001-12-29 2001-12-29 Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
DE10164419.1 2001-12-29

Publications (1)

Publication Number Publication Date
JP2003233790A true JP2003233790A (ja) 2003-08-22

Family

ID=7711111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002378080A Pending JP2003233790A (ja) 2001-12-29 2002-12-26 デジタル回路部品保護方法及び保護構成

Country Status (5)

Country Link
US (1) US20030133241A1 (ja)
EP (1) EP1326203A3 (ja)
JP (1) JP2003233790A (ja)
CN (1) CN1430153A (ja)
DE (1) DE10164419A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884566B1 (ko) * 2006-11-16 2009-02-19 삼성전자주식회사 레이저 어택 검출기를 갖는 스마트 카드
KR100837275B1 (ko) 2006-12-06 2008-06-11 삼성전자주식회사 빛을 감지하는 스마트 카드
IL199272A0 (en) 2009-06-10 2012-07-16 Nds Ltd Protection of secret value using hardware instability
EP2369622B1 (fr) * 2010-03-24 2015-10-14 STMicroelectronics Rousset SAS Procédé et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit électronique
FR2958078B1 (fr) * 2010-03-24 2012-04-20 St Microelectronics Rousset Procede et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit electronique
EP2541599A1 (en) * 2011-06-28 2013-01-02 Nxp B.V. Security semiconductor product
CN114968651A (zh) * 2016-06-24 2022-08-30 国民技术股份有限公司 具有攻击防护结构的系统
CN111460747B (zh) * 2020-04-10 2023-03-31 重庆百瑞互联电子技术有限公司 一种用于集成电路设计的标准单元追踪方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2619959B1 (fr) * 1987-08-31 1991-06-14 Thomson Semiconducteurs Circuit de detection de lumiere
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
FR2668274B1 (fr) * 1990-10-19 1992-12-31 Gemplus Card Int Circuit integre a securite d'acces amelioree.
FR2676294B1 (fr) * 1991-05-06 1993-07-16 Gemplus Card Int Procede de verrouillage pour carte a memoire.
DE19601390C2 (de) * 1996-01-16 1998-07-16 Siemens Ag Mikrochip
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5935223A (en) * 1996-05-21 1999-08-10 Texas Instruments Incorporated System for blocking access to a computer device using a glue logic circuit operable to force a target computer device to perform a target abort
GB2319602B (en) * 1996-11-21 2000-10-04 Motorola Ltd Light detection device
US5847587A (en) * 1997-01-07 1998-12-08 Holtek Microelectronics Inc. Means for instantaneously detecting abnormal voltage in a micro controller
US6092147A (en) * 1997-04-15 2000-07-18 Sun Microsystems, Inc. Virtual machine with securely distributed bytecode verification
US5999392A (en) * 1998-06-26 1999-12-07 Industrial Technology Research Institute Reset circuit with transient detection function
US6658597B1 (en) * 1999-10-22 2003-12-02 Industrial Technology Research Institute Method and apparatus for automatic recovery of microprocessors/microcontrollers during electromagnetic compatibility (EMC) testing

Also Published As

Publication number Publication date
EP1326203A3 (de) 2003-10-01
CN1430153A (zh) 2003-07-16
EP1326203A2 (de) 2003-07-09
DE10164419A1 (de) 2003-07-17
US20030133241A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
US5533123A (en) Programmable distributed personal security
JP3074639B2 (ja) システム動作の妥当性検査の方法および装置
US6264108B1 (en) Protection of sensitive information contained in integrated circuit cards
CN106355096B (zh) 篡改检测
US7178039B2 (en) Method and arrangement for the verification of NV fuses as well as a corresponding computer program product and a corresponding computer-readable storage medium
US7821841B2 (en) Method of detecting a light attack against a memory device and memory device employing a method of detecting a light attack
JPH087780B2 (ja) データを記憶し処理するためのデータ担体
WO2008127433A2 (en) Memory protection system
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
CN103914664A (zh) 具有内部存储体保护功能的控制器与控制方法
JP2003233790A (ja) デジタル回路部品保護方法及び保護構成
JPH0769951B2 (ja) 不正使用から集積回路を保護する方法
JPH0676135A (ja) Ｉｃカード及びｉｃカードの暗証番号照合方法
US20100299756A1 (en) Sensor with a circuit arrangement
US6814297B2 (en) Method and arrangement for controlling access to EEPROMs and a corresponding computer software product and a corresponding computer-readable storage medium
JP6396119B2 (ja) Ｉｃモジュール、ｉｃカード、及びｉｃカードの製造方法
WO2005029272A2 (en) Method and device for data protection and security in a gaming machine
US20030140236A1 (en) Method and arrangement for preventing unauthorized execution of computer programs and a corresponding software product and a corresponding computer-legible storage medium
US20060289656A1 (en) Portable electronic apparatus and data output method therefor
JP3743173B2 (ja) 半導体集積回路
JP2020013249A (ja) Ｉｃチップ及びｉｃカード
US7806319B2 (en) System and method for protection of data contained in an integrated circuit
JP6828548B2 (ja) 電子情報記憶媒体、ｉｃカード、改竄チェック方法及び改竄チェック用プログラム
JP6387767B2 (ja) 電子情報記録媒体、ｉｃカード、チェック方法、及び処理プログラム
JPH0420509B2 (ja)