Nothing Special   »   [go: up one dir, main page]

JP2003229667A - Method of manufacturing multilayered printed wiring board - Google Patents

Method of manufacturing multilayered printed wiring board

Info

Publication number
JP2003229667A
JP2003229667A JP2002026604A JP2002026604A JP2003229667A JP 2003229667 A JP2003229667 A JP 2003229667A JP 2002026604 A JP2002026604 A JP 2002026604A JP 2002026604 A JP2002026604 A JP 2002026604A JP 2003229667 A JP2003229667 A JP 2003229667A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
manufacturing
copper foil
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002026604A
Other languages
Japanese (ja)
Inventor
Hitoshi Kawaguchi
均 川口
Toyomasa Takahashi
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2002026604A priority Critical patent/JP2003229667A/en
Publication of JP2003229667A publication Critical patent/JP2003229667A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayered printed wiring board for semiconductor package that can cope with an increase in density of circuits and has sufficiently high reliability so as to reduce the size of a semiconductor package. <P>SOLUTION: In this method, the muitilayered printed wiring board is manufactured by forming multiple layers by repeating circuit formation, after a photosensitive resin applied to copper foil is laminated upon a printed wiring board and electrically joining the circuits of different layers to each other through metallic bumps. The metallic bumps are formed by performing electroplating by using the copper foil as feeding layers. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体パッケージ
用途などに使われる高密度プリント多層配線板の製造方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a high density printed multilayer wiring board used for semiconductor package applications and the like.

【0002】[0002]

【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできている。これらの電子機器に使
用される半導体パッケージは、小型化かつ多ピン化して
きており、また、半導体パッケージを含めた電子部品を
実装する実装用基板も小型化してきている。さらには電
子機器への収納性を高めるため、リジット基板とフレキ
シブル基板を積層し一体化して、折り曲げを可能とした
リジットフレックス基板が、実装用基板として使われる
ようになってきている。
2. Description of the Related Art With the recent demand for higher functionality, lightness, thinness, shortness, and miniaturization of electronic equipment, high-density integration and further high-density packaging of electronic parts have been advanced. Semiconductor packages used in these electronic devices have been downsized and have a large number of pins, and mounting substrates for mounting electronic components including the semiconductor packages have also been downsized. Furthermore, in order to enhance the storage property in electronic equipment, a rigid flex substrate, which is made by stacking and integrating a rigid substrate and a flexible substrate and is bendable, has come to be used as a mounting substrate.

【0003】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、BGA(Ball
Grid Array)や、CSP(Chip Sc
ale Package)等のエリア実装型の新しいパ
ッケージ方式が提案されている。これらの半導体パッケ
ージにおいて、従来型半導体パッケージのリードフレー
ムの機能を有する半導体パッケージ用基板と呼ばれるプ
ラスチックやセラミックス等各種材料を使って構成され
るサブストレートの端子と半導体チップの電極との電気
的接続方法として、ワイヤーボンディング方式やTAB
(Tape Automated Bonding)方
式、さらにはFC(Frip Chip)方式などが知
られている。最近では、半導体パッケージの小型化に有
利なFC接続方式を用いた、BGAやCSPの構造が盛
んに提案されている。これに伴い、半導体パッケージに
用いられるサブストレートはより高密度化、高信頼性が
要求されている。
As semiconductor packages have become smaller,
In a package using a lead frame as in the past, miniaturization has reached its limit, so recently, a BGA (Ball) has been used as a chip mounted on a circuit board.
Grid Array) and CSP (Chip Sc)
A new package method of area mounting type, such as an all package) has been proposed. In these semiconductor packages, a method for electrically connecting a substrate terminal and a semiconductor chip electrode, which are made of various materials such as plastics and ceramics, which are called semiconductor package substrates having the function of a lead frame of a conventional semiconductor package. As a wire bonding method or TAB
A (Tape Automated Bonding) system, an FC (Flip Chip) system, and the like are known. Recently, BGA and CSP structures using an FC connection method, which is advantageous for miniaturization of semiconductor packages, have been actively proposed. Along with this, substrates used for semiconductor packages are required to have higher density and higher reliability.

【0004】[0004]

【発明が解決しようとする課題】半導体パッケージ用高
密度多層プリント配線板(サブストレート)製造に最も
多く用いられているレーザービルドアップ工法は、層間
接続をビアホール壁面メッキのみで接続しており、回路
密度が高くするためにビアホール径を小さくすると、著
しく信頼性が低下することが指摘されている。
The laser build-up method, which is most often used in the manufacture of high-density multilayer printed wiring boards (substrates) for semiconductor packages, uses interlayer plating only for via-hole wall plating to connect circuits. It has been pointed out that if the via hole diameter is reduced to increase the density, the reliability is significantly reduced.

【0005】また、導電ペーストやメッキ金属により形
成されたバンプ又は厚みの厚い銅箔をエッチングするこ
とにより形成されたバンプをプリント配線板上に設け、
その上に樹脂付銅箔もしくは銅箔とプリプレグを積層加
圧成型することにより、バンプが樹脂を突き抜け銅箔に
到達することにより層間接続をとる方法が提案されてい
る。しかし、バンプ・銅箔間に樹脂が残存する可能性が
あること、バンプ・銅箔接触面積の内、実際に両者が金
属結合している面積の割合はきわめて低いことから、高
密度化が進行した場合、十分な信頼性を得ることが出来
ないと指摘されている。
Further, bumps formed of conductive paste or plated metal or bumps formed by etching a thick copper foil are provided on the printed wiring board,
A method has been proposed in which a resin-coated copper foil or a copper foil and a prepreg are laminated and pressure-molded thereon, and the bump penetrates through the resin to reach the copper foil for interlayer connection. However, the resin may remain between the bump and the copper foil, and the ratio of the area where the two are actually metal-bonded is extremely low in the contact area between the bump and the copper foil. It has been pointed out that if you do, you will not be able to obtain sufficient reliability.

【0006】また、絶縁樹脂層に予め孔を空け、導電性
ペーストを埋め込んだものを銅箔とともにプリント配線
板上に積層加圧成型することにより上記導電ペーストを
介して層間接続をとる方法も提案されている。しかし、
バンプ・銅箔間の金属結合が、加圧成型される際の絶縁
樹脂層の厚み変化により導電性ペーストが圧縮され導電
性ペースト中に含まれる金属粉が局所的に金属接合を起
こしているだけであるため、十分な導通抵抗を得るため
には、バンプの細径化が出来ず、回路の高密度化への対
応が困難になることが指摘されている。
A method is also proposed in which a hole is preliminarily formed in an insulating resin layer and a conductive paste is embedded in the insulating resin layer, and a copper foil and a copper foil are laminated and pressure-molded on the printed wiring board to form an interlayer connection through the conductive paste. Has been done. But,
The metal bond between the bump and the copper foil is compressed by the thickness of the insulating resin layer during pressure molding, and the conductive paste is compressed and the metal powder contained in the conductive paste locally causes metal bonding. Therefore, it has been pointed out that it is difficult to reduce the diameter of the bump in order to obtain a sufficient conduction resistance, which makes it difficult to cope with a high circuit density.

【0007】そこで発明者らは、種々検討の結果、上記
問題点を解決するために、層間接続のために金属性バン
プを用いるとともに、積層加圧成型時にバンプが樹脂を
貫通することなくプリント配線板に形成されたランド、
且つ積層加圧成型時に加えられる熱によりバンプと最外
層銅箔が金属接合することにより、回路の高密度化に対
応でき、十分な信頼性を有する半導体パッケージ用多層
配線板の製造方法を提供することを目指した。
As a result of various studies, the inventors have used metallic bumps for interlayer connection in order to solve the above-mentioned problems, and printed wirings without bumps penetrating resin during lamination pressure molding. Land formed on the plate,
Further, by providing metal bonding between the bump and the outermost layer copper foil by heat applied during laminated pressure molding, a method for manufacturing a multilayer wiring board for a semiconductor package that can cope with high circuit density and has sufficient reliability is provided. I aimed at that.

【0008】[0008]

【課題を解決するための手段】本発明は、(1)銅箔に
塗工された感光性樹脂をプリント配線板上に積層したの
ち、回路形成することを繰り返すことにより多層化を行
い、各層回路が金属により形成されたバンプにより電気
的に接合される多層プリント配線板の製造方法におい
て、金属バンプが該銅箔を給電層として電気メッキによ
り形成されている多層プリント配線板の製造方法、
(2)感光性樹脂がネガ型感光性樹脂であり、かつ光硬
化後も接着性を有している第(1)項記載の多層プリン
ト配線板の製造方法、(3)金属バンプが感光性樹脂を
露光現像して形成された開口部を電気メッキにより充填
することにより形成される第(1)項又は第(2)項記
載の多層プリント配線板の製造方法、(4)金属バンプ
が銅により形成されその先端が錫又は半田により被覆さ
れている第(1)〜(3)項いずれか記載の多層プリン
ト配線板の製造方法、(5)金属バンプの高さが感光性
樹脂の厚みの95〜105%である第(1)〜(4)項
いずれか記載の多層プリント配線板の製造方法、(6)
銅箔に塗工された感光性樹脂に金属バンプを形成された
後、プリント配線板上に存在するランドと該金属バンプ
の位置が合致するよう位置あわせを行った後、真空プレ
スにより加熱加圧しプリント配線板と一体化し、該銅箔
をサブトラクティブ法又はセミアディティブ法を用いて
加工し回路を形成することを繰り返す第(1)〜(5)
項いずれか記載の多層プリント配線板の製造方法、
(7)真空プレスによる一体成型時に金属バンプ先端が
プリント配線板上のランド表面と接触し、加圧加熱され
ることにより金属接合を形成し電気的に接続される第
(6)項記載の多層プリント配線板の製造方法、(8)
第(1)〜(7)項いずれか記載の製造方法により製造
された多層プリント配線板、である。
According to the present invention, (1) a photosensitive resin coated on a copper foil is laminated on a printed wiring board and then a circuit is repeatedly formed to form a multilayer structure. In a method for manufacturing a multilayer printed wiring board in which a circuit is electrically joined by bumps formed of metal, a method for manufacturing a multilayer printed wiring board in which metal bumps are formed by electroplating using the copper foil as a power supply layer,
(2) The method for producing a multilayer printed wiring board according to item (1), wherein the photosensitive resin is a negative type photosensitive resin and has adhesiveness even after photocuring, and (3) the metal bump is photosensitive. The method for manufacturing a multilayer printed wiring board according to item (1) or (2), which is formed by filling an opening formed by exposing and developing a resin by electroplating, and (4) the metal bump is copper. The method for manufacturing a multilayer printed wiring board according to any one of (1) to (3), wherein the tip is covered with tin or solder, and (5) the height of the metal bump is equal to the thickness of the photosensitive resin. 95-105%, the manufacturing method of a multilayer printed wiring board according to any one of (1) to (4), (6)
After the metal bumps are formed on the photosensitive resin coated on the copper foil, the metal bumps are aligned so that the land existing on the printed wiring board and the metal bumps are aligned, and then heated and pressed by a vacuum press. It is integrated with a printed wiring board, and the copper foil is processed by a subtractive method or a semi-additive method to form a circuit, which is repeated (1) to (5)
A method for manufacturing a multilayer printed wiring board according to any one of paragraphs,
(7) The multilayer structure according to (6), wherein the tip of the metal bump comes into contact with the land surface on the printed wiring board at the time of integral molding by a vacuum press and is heated under pressure to form a metal bond and be electrically connected. Method for manufacturing printed wiring board, (8)
A multilayer printed wiring board manufactured by the manufacturing method according to any one of items (1) to (7).

【0009】[0009]

【発明の実施の形態】本発明で用いられる銅箔に塗工さ
れた感光性樹脂(Photosensitive Insulation resin wi
th Copper foil : 以後PICと呼称)は、感光性成
分、熱硬化性成分、フィラー、硬化剤成分、溶剤を含む
ワニスを銅箔上に塗工し、乾燥することによって得られ
る。次に上記樹脂成分は、所定の部位にUVによるエネル
ギーを照射されることにより、現像液に対する溶解性に
コントラストが発現し、所定の部位の樹脂が除去され
る。この際の感光システムはネガ型・ポジ型のいかなる
タイプでも適用可能であり、現像には有機溶剤もしくは
アルカリ性水溶液が用いられるが、環境問題の観点から
アルカリ性水溶液で現像されることが好ましい。
BEST MODE FOR CARRYING OUT THE INVENTION Photosensitive Insulation resin wi coated on the copper foil used in the present invention.
th Copper foil: hereinafter referred to as PIC) is obtained by coating a varnish containing a photosensitive component, a thermosetting component, a filler, a curing agent component, and a solvent on a copper foil and drying it. Next, the resin component is irradiated with energy from a predetermined portion of the UV, so that the solubility of the resin component in the developing solution exhibits a contrast, and the resin of the predetermined portion is removed. The photosensitive system at this time can be applied to any type of negative type and positive type, and an organic solvent or an alkaline aqueous solution is used for development, but it is preferable to develop with an alkaline aqueous solution from the viewpoint of environmental problems.

【0010】また、上記PICは、垂直接合を行いたい
部位を露光・現像して形成される開口部を電気メッキに
より金属充填し、上記PIC樹脂層の厚みに対して好ま
しくは95%以上105%以下の高さとなる金属製バン
プが形成される。このため、PIC樹脂層は露光・現像
が完了した時点で、メッキ工程でメッキ液や前処理液に
耐える必要がある。更にこの後、垂直接合を行うための
バンプが樹脂中に形成されたPICがプリント配線板に
積層加圧成型されるため、メッキ工程時に加えられる種
々の熱履歴の後でも、バンプ付プリント配線板に対して
十分な接着力が得られるだけの反応性を保持しなくては
ならない。
In the PIC, an opening formed by exposing and developing a portion to be vertically joined is metal-filled by electroplating, preferably 95% to 105% of the thickness of the PIC resin layer. Metal bumps having the following height are formed. Therefore, it is necessary for the PIC resin layer to withstand the plating solution and the pretreatment solution in the plating step when the exposure and development are completed. Furthermore, after this, since PIC in which bumps for vertical bonding are formed in resin is laminated and pressure-molded on the printed wiring board, the printed wiring board with bumps can be printed even after various thermal histories applied during the plating process. It must be reactive enough to provide sufficient adhesion to.

【0011】さらに、上記バンプ付PICはバンプ部
が、プリント配線板に設けられ、金により被覆されたラ
ンドの位置と合致するように配置された後、平坦な金属
板とともに真空プレスにより加圧成型される。この際、
PIC樹脂層の熱硬化性成分を硬化させるため、加熱も
同時に行われるが、この加熱により、バンプ先端を被覆
している錫又は半田とランドを被覆している金との固相
拡散により金属結合がバンプ先端全面に形成される。
Further, the bumped PIC is arranged such that the bump portion is provided on the printed wiring board and coincides with the position of the land covered with gold, and is then pressure-molded by a vacuum press together with a flat metal plate. To be done. On this occasion,
Heating is performed at the same time to cure the thermosetting component of the PIC resin layer, but this heating causes solid-phase diffusion of tin or solder coating the tip of the bump and gold coating the land to form a metal bond. Are formed on the entire tip of the bump.

【0012】このようにして得られた垂直接続用バンプ
を内蔵するシールド板は、サブトラクティブ又はセミア
ディティブ法により所定の回路が形成され、さらに層を
重ねる場合は上記プロセスを繰り返すことにより多層化
が可能である。
The shield plate containing the vertical connection bumps thus obtained has a predetermined circuit formed by the subtractive or semi-additive method, and when more layers are stacked, the above process is repeated to form a multilayer structure. It is possible.

【0013】[0013]

【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれによって何ら限定されるものではな
い。
EXAMPLES The present invention will be described in detail below with reference to examples, but the present invention is not limited thereto.

【0014】(実施例1)18μm厚の電解銅箔粗化面
に2官能メタクリレートモノマー(三洋化成製PM20
1)20重量%、フェノールノボラック樹脂(住友デュ
レズ製PR5371)22重量%、エポキシ樹脂(日本
化薬製EOCN−1020−70)27重量%、球形シ
リカフィラー(アドマテックスSE5101)30.5重
量%、光ラジカル発生剤(チバスペシャリティーケミカ
ルズ製イルガキュア651)0.5重量%からなるネガ
型感光性樹脂をメチルエチルケトン(MEK)に溶解さ
せたワニスをコンマコーターにより流延塗布し、80℃
で7分間乾燥させることにより樹脂厚み45μmのPI
Cを得た。
(Example 1) A bifunctional methacrylate monomer (PM20 manufactured by Sanyo Kasei Co., Ltd.) was formed on a roughened surface of an electrolytic copper foil having a thickness of 18 μm.
1) 20% by weight, phenol novolac resin (PR5371 manufactured by Sumitomo Durez) 22% by weight, epoxy resin (EOCN-1020-70 manufactured by Nippon Kayaku) 27% by weight, spherical silica filler (Admatex SE5101) 30.5% by weight, A varnish prepared by dissolving a negative-type photosensitive resin containing 0.5% by weight of a photo-radical generator (Irgacure 651 manufactured by Ciba Specialty Chemicals) in methyl ethyl ketone (MEK) is cast and applied by a comma coater at 80 ° C.
By drying for 7 minutes at a resin thickness of 45 μm PI
I got C.

【0015】次に、上記PIC樹脂層の所定部位をマス
クした後、UV露光機により露光量200mJとなるよ
う露光し、2.38%TMAH(水酸化テトラメチルア
ンモニウム水溶液)で現像し樹脂を除去した。さらに加
水硫酸水溶液により、樹脂除去部底の銅箔を厚さ1μm
除去したのち、上記銅箔を給電層として、電解メッキに
より開口部に高さが43μmとなるように樹脂除去部を
銅で充填した後、その先端を厚さ1μmとなるよう、共
晶半田を電解メッキにより被覆した。
Next, after masking a predetermined portion of the PIC resin layer, the PIC resin layer was exposed to an exposure amount of 200 mJ by a UV exposure device, and developed with 2.38% TMAH (tetramethylammonium hydroxide aqueous solution) to remove the resin. did. Furthermore, the copper foil on the bottom of the resin removal part is made to have a thickness of 1 μm
After the removal, the copper foil is used as a power supply layer and the resin removed portion is filled with copper by electrolytic plating so that the height is 43 μm in the opening, and then eutectic solder is applied so that the tip has a thickness of 1 μm. It was coated by electrolytic plating.

【0016】次に、上記バンプ付PICを、バンプとコ
ア材となるプリント配線板の垂直接続が必要な部位と位
置あわせを行った後、平坦なSUS板ではさみ、真空プ
レスにより積層加圧成型した。この際、最高製品温度は
185℃に達し、150℃以上の保持時間が45分であ
った。
Next, the bumped PIC is aligned with the bump and a portion of the printed wiring board as a core material that requires vertical connection, and then sandwiched with a flat SUS board and laminated and pressure-molded by a vacuum press. did. At this time, the maximum product temperature reached 185 ° C., and the holding time at 150 ° C. or higher was 45 minutes.

【0017】また、もう一方の面に同一の工程を繰り返
して行うことにより、プリント配線板の両面に垂直接続
用金属製バンプを内蔵したシールド板を得た。 このシ
ールド板は、加水硫酸により両面の銅箔厚みが2μmに
なるまでエッチングされた後、セミアディティブ法によ
り、所定の回路が形成された後、ソルダーレジスト層が
その両面に形成された。
By repeating the same steps on the other surface, a shield plate having metal bumps for vertical connection built in on both surfaces of the printed wiring board was obtained. This shield plate was etched with hydro sulfuric acid until the copper foil thickness on both sides became 2 μm, and then a predetermined circuit was formed by the semi-additive method, and then a solder resist layer was formed on both sides.

【0018】このようにして得られた多層プリント配線
板は、半導体素子をダイアタッチフィルムによりマウン
ト、金線ボンディングによりプリント配線板と半導体素
子が接合された。次いで、モールド封止材により封止さ
れ、半導体パッケージに組み込まれ、信頼性試験に供せ
られたが、半導体パッケージとしての動作に支障は見ら
れなかった。
In the multilayer printed wiring board thus obtained, the semiconductor element was mounted by the die attach film, and the printed wiring board and the semiconductor element were joined by gold wire bonding. Next, it was encapsulated with a mold encapsulant, incorporated into a semiconductor package, and subjected to a reliability test, but no problem was found in the operation as a semiconductor package.

【0019】(実施例2)12μm厚の電解銅箔粗化面
に2官能メタクリレートモノマー(アクロスケミカルズ
製アクチレン420)19重量%、フェノールノボラッ
ク樹脂(三井化学製VR9305)22重量%、エポキ
シ樹脂(日本化薬製NC−7300)24重量%、球形
シリカフィラー(アドマテックスSE5101)34.5
重量%、光ラジカル発生剤(チバスペシャリティーケミ
カルズ製イルガキュア651)0.5重量%からなるネ
ガ型感光性樹脂をMEKに溶解させたワニスをコンマコ
ーターにより流延塗布し、80℃で7分間乾燥させるこ
とにより樹脂厚み50μmのPICを得た。
(Example 2) 19% by weight of a bifunctional methacrylate monomer (Actylene 420 manufactured by ACROS CHEMICALS), 22% by weight of phenol novolac resin (VR9305 manufactured by Mitsui Chemicals), and epoxy resin (Japan Kayaku NC-7300) 24% by weight, spherical silica filler (Admatex SE5101) 34.5
A varnish prepared by dissolving a negative photosensitive resin containing 0.5% by weight of a photo-radical generator (IRGACURE 651 manufactured by Ciba Specialty Chemicals) in MEK is cast by a comma coater and dried at 80 ° C for 7 minutes. By doing so, a PIC having a resin thickness of 50 μm was obtained.

【0020】次に、上記PIC樹脂層の所定部位をマス
クした後、UV露光機により露光量200mJとなるよ
う露光し、2.38%TMAHで現像し樹脂を除去し
た。さらに加水硫酸水溶液により、樹脂除去部底の銅箔
を厚さ1μm除去したのち、上記銅箔を給電層として、
電解メッキにより開口部に高さが51μmとなるように
樹脂除去部を銅で充填した後、その先端を厚さ0.8μ
mとなるよう、錫を電解メッキにより被覆した。
Next, after masking a predetermined portion of the PIC resin layer, the PIC resin layer was exposed by a UV exposure machine so that the exposure amount was 200 mJ, and developed by 2.38% TMAH to remove the resin. Further, after removing the copper foil at the bottom of the resin-removed portion with a thickness of 1 μm with a hydrosulfuric acid aqueous solution, the copper foil was used as a power supply layer
After filling the resin-removed portion with copper so that the opening has a height of 51 μm by electrolytic plating, the tip has a thickness of 0.8 μm.
The tin was coated by electrolytic plating so that the thickness was m.

【0021】次に、上記バンプ付PICを、バンプと垂
直接続が必要な部位に予め金メッキを施したプリント配
線板と位置あわせを行った後、平坦なSUS板ではさ
み、真空プレスにより積層加圧成型した。この際、最高
製品温度は178℃に達し、150℃以上の保持時間が
49分であった。
Next, the PIC with bumps is aligned with a printed wiring board which has been pre-plated with gold at the portions where vertical connection with the bumps is required, then sandwiched between flat SUS boards and laminated and pressed by a vacuum press. Molded. At this time, the maximum product temperature reached 178 ° C., and the holding time at 150 ° C. or higher was 49 minutes.

【0022】また、もう一方の面に同一の工程を繰り返
して行うことにより、プリント配線板の両面に垂直接続
用金属製バンプを内蔵したシールド板を得た。このシー
ルド板は、サブトラクティブ法により、所定の回路が形
成された。
By repeating the same process on the other surface, a shield plate having metal bumps for vertical connection built in on both surfaces of the printed wiring board was obtained. A predetermined circuit was formed on this shield plate by the subtractive method.

【0023】更に、上記4層プリント配線板の両側に、
バンプ付PICを上記プロセスを繰り返して積層し、最
外層銅箔をサブトラクティブ法により回路形成し、さら
にソルダーレジスト層を設けることにより、金属バンプ
により垂直接合された6層プリント配線板を得た。
Further, on both sides of the four-layer printed wiring board,
PICs with bumps were laminated by repeating the above process, the outermost copper foil was formed into a circuit by a subtractive method, and a solder resist layer was further provided to obtain a 6-layer printed wiring board vertically joined by metal bumps.

【0024】このようにして得られた多層プリント配線
板は、半導体素子を半田ボールを介して一方の面に接合
した後、アンダーフィル樹脂を半導体素子とプリント配
線板の間に注入された。次いでモールド封止材により封
止され、半導体パッケージに組み込まれ、信頼性試験に
供せられたが、半導体パッケージとしての動作に支障は
見られなかった。
In the multilayer printed wiring board thus obtained, a semiconductor element was bonded to one surface via solder balls, and then an underfill resin was injected between the semiconductor element and the printed wiring board. Next, it was encapsulated with a mold encapsulant, incorporated into a semiconductor package, and subjected to a reliability test, but no problem was found in the operation as a semiconductor package.

【0025】[0025]

【発明の効果】本発明によれば、半導体パッケージ用の
高密度多層プリント配線板の配線密度をさらに向上させ
ことが可能となり、半導体パッケージの小型化に貢献で
きる。
According to the present invention, it is possible to further improve the wiring density of the high-density multilayer printed wiring board for a semiconductor package, which contributes to downsizing of the semiconductor package.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 銅箔に塗工された感光性樹脂をプリント
配線板上に積層したのち、回路形成することを繰り返す
ことにより多層化を行い、各層回路が金属により形成さ
れたバンプにより電気的に接合される多層プリント配線
板の製造方法において、金属バンプが該銅箔を給電層と
して電気メッキにより形成されていることを特徴とする
多層プリント配線板の製造方法。
1. A multilayer structure is formed by repeatedly forming a circuit after laminating a photosensitive resin coated on a copper foil on a printed wiring board, and each layer circuit is electrically formed by a bump formed of metal. A method of manufacturing a multilayer printed wiring board, wherein the metal bump is formed by electroplating using the copper foil as a power supply layer in the method of manufacturing a multilayer printed wiring board.
【請求項2】 感光性樹脂がネガ型感光性樹脂であり、
かつ光硬化後も接着性を有している請求項1記載の多層
プリント配線板の製造方法。
2. The photosensitive resin is a negative type photosensitive resin,
The method for manufacturing a multilayer printed wiring board according to claim 1, which has adhesiveness even after photocuring.
【請求項3】 金属バンプが感光性樹脂を露光現像して
形成された開口部を電気メッキにより充填することによ
り形成される請求項1又は2記載の多層プリント配線板
の製造方法。
3. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the metal bump is formed by filling an opening formed by exposing and developing a photosensitive resin with electroplating.
【請求項4】 金属バンプが銅により形成されその先端
が錫又は半田により被覆されている請求項1〜3いずれ
か記載の多層プリント配線板の製造方法。
4. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the metal bump is made of copper and its tip is covered with tin or solder.
【請求項5】 金属バンプの高さが感光性樹脂の厚みの
95〜105%である請求項1〜4いずれか記載の多層
プリント配線板の製造方法。
5. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein the height of the metal bump is 95 to 105% of the thickness of the photosensitive resin.
【請求項6】 銅箔に塗工された感光性樹脂に金属バン
プを形成された後、プリント配線板上に存在するランド
と該金属バンプの位置が合致するよう位置あわせを行っ
た後、真空プレスにより加熱加圧しプリント配線板と一
体化し、該銅箔をサブトラクティブ法又はセミアディテ
ィブ法を用いて加工し回路を形成することを繰り返す請
求項1〜5いずれか記載の多層プリント配線板の製造方
法。
6. A metal bump is formed on a photosensitive resin coated on a copper foil, and then a land existing on a printed wiring board is aligned with a position of the metal bump, and then a vacuum is formed. 6. The production of a multilayer printed wiring board according to claim 1, wherein heating and pressurizing with a press is integrated with the printed wiring board, and the copper foil is processed by a subtractive method or a semi-additive method to form a circuit. Method.
【請求項7】 真空プレスによる一体成型時に金属バン
プ先端がプリント配線板上のランド表面と接触し、加圧
加熱されることにより金属接合を形成し電気的に接続さ
れる請求項6記載の多層プリント配線板の製造方法
7. The multi-layer according to claim 6, wherein the tip of the metal bump is brought into contact with the land surface on the printed wiring board during integral molding by a vacuum press and is heated under pressure to form a metal bond and be electrically connected. Method for manufacturing printed wiring board
【請求項8】 請求項1〜7いずれか記載の製造方法に
より製造された多層プリント配線板。
8. A multilayer printed wiring board manufactured by the manufacturing method according to claim 1.
JP2002026604A 2002-02-04 2002-02-04 Method of manufacturing multilayered printed wiring board Pending JP2003229667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026604A JP2003229667A (en) 2002-02-04 2002-02-04 Method of manufacturing multilayered printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026604A JP2003229667A (en) 2002-02-04 2002-02-04 Method of manufacturing multilayered printed wiring board

Publications (1)

Publication Number Publication Date
JP2003229667A true JP2003229667A (en) 2003-08-15

Family

ID=27748387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026604A Pending JP2003229667A (en) 2002-02-04 2002-02-04 Method of manufacturing multilayered printed wiring board

Country Status (1)

Country Link
JP (1) JP2003229667A (en)

Similar Documents

Publication Publication Date Title
US7656032B2 (en) Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US7923299B2 (en) Manufacturing process for embedded semiconductor device
WO2004077560A1 (en) Multilayer printed wiring board
WO2002033751A2 (en) Microelectronic substrate with integrated devices
JP2011139101A (en) Multilayer printed wiring board
JP2011258772A (en) Wiring board and manufacturing method thereof, and semiconductor device
JP2000133683A (en) Semiconductor device, semiconductor wafer, semiconductor module, and manufacture of semiconductor device
EP2798675A1 (en) Methods and apparatus for a substrate core layer
KR100789530B1 (en) Chip embedded printed circuit board and fabricating method of the same
JP2002170921A (en) Semiconductor device and its manufacturing method
JP2008218979A (en) Electronic packaging and manufacturing method thereof
JP2003318327A (en) Printed wiring board and stacked package
KR100304396B1 (en) Dendrite interconnect for planarization and method for producing same
JP4022405B2 (en) Circuit board for mounting semiconductor chips
JP2002043467A (en) Board for semiconductor package, its manufacturing method, semiconductor package using board and manufacturing method of semiconductor package
KR20090048337A (en) Component for semiconductor package and manufacturing method of component for semiconductor package
JP2003234432A (en) Semiconductor chip mounting circuit board and multilayered circuit board
JP4230680B2 (en) Multilayer circuit board
Appelt Advanced substrates: A materials and processing perspective
JP2010283300A (en) Wiring board with bump electrode, and method of manufacturing the same
KR20150043135A (en) printed circuit board which includes metal layer and semiconductor package including the same
JP7031955B2 (en) Circuit board manufacturing method
JP2003229667A (en) Method of manufacturing multilayered printed wiring board
KR20010109729A (en) Method of manufacturing build-up multi-layered printed circuit board