JP2003298025A - 磁気記憶装置 - Google Patents
磁気記憶装置Info
- Publication number
- JP2003298025A JP2003298025A JP2002097889A JP2002097889A JP2003298025A JP 2003298025 A JP2003298025 A JP 2003298025A JP 2002097889 A JP2002097889 A JP 2002097889A JP 2002097889 A JP2002097889 A JP 2002097889A JP 2003298025 A JP2003298025 A JP 2003298025A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic field
- recording layer
- effect element
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 79
- 238000003860 storage Methods 0.000 title claims abstract description 7
- 230000000694 effects Effects 0.000 claims abstract description 16
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 48
- 230000005415 magnetization Effects 0.000 claims description 19
- 230000005676 thermoelectric effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 185
- 239000000463 material Substances 0.000 description 14
- 230000005294 ferromagnetic effect Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910018182 Al—Cu Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005307 ferromagnetism Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002674 ointment Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 素子を微細化しても、スイッチング磁界の増
大を防止でき、かつ安定な記憶保持動作を実現できる磁
気記憶装置を提供する。 【解決手段】 温度によってスイッチング磁界が変化す
る強磁性体で形成され外部磁界により磁化方向が変化す
る記録層、絶縁層、および強磁性体で形成された磁化固
着層を含む接合を持つトンネル磁気抵抗効果素子と、前
記トンネル磁気抵抗効果素子の記録層に積層された温度
制御層と、前記トンネル磁気抵抗効果素子に書き込み用
の電流磁界を与える、互いに交差する方向に配置された
ビット線およびディジット線とを有し、前記トンネル磁
気抵抗効果素子への書き込み時に、読み出し時よりも大
きい電流が通電される磁気記憶装置。
大を防止でき、かつ安定な記憶保持動作を実現できる磁
気記憶装置を提供する。 【解決手段】 温度によってスイッチング磁界が変化す
る強磁性体で形成され外部磁界により磁化方向が変化す
る記録層、絶縁層、および強磁性体で形成された磁化固
着層を含む接合を持つトンネル磁気抵抗効果素子と、前
記トンネル磁気抵抗効果素子の記録層に積層された温度
制御層と、前記トンネル磁気抵抗効果素子に書き込み用
の電流磁界を与える、互いに交差する方向に配置された
ビット線およびディジット線とを有し、前記トンネル磁
気抵抗効果素子への書き込み時に、読み出し時よりも大
きい電流が通電される磁気記憶装置。
Description
【０００１】
【発明の属する技術分野】本発明は、強磁性層／絶縁層
／強磁性層の接合を有し外部磁界によりトンネル抵抗が
変化するトンネル磁気抵抗効果を記憶素子として用いた
高集積の磁気記憶装置に関する。
／強磁性層の接合を有し外部磁界によりトンネル抵抗が
変化するトンネル磁気抵抗効果を記憶素子として用いた
高集積の磁気記憶装置に関する。
【０００２】
【従来の技術】近年、不揮発性、高速性、長期信頼性な
どの特徴を持つ磁気記憶装置としてトンネル磁気抵抗効
果（ＴＭＲ：Tunneling Magneto-Resistance effect）
を利用した磁気的ランダムアクセスメモリ（ＭＲＡＭ：
Magnetic Random Access Memory）が提案されている。
その動作原理については、例えば、 S. Tehrani et al.
によって "Recent Developments in Magnetic Tunnel J
unction MRAM" IEEE Trans. Magn., vol. 36, p.2752,
2000 に述べられている。
どの特徴を持つ磁気記憶装置としてトンネル磁気抵抗効
果（ＴＭＲ：Tunneling Magneto-Resistance effect）
を利用した磁気的ランダムアクセスメモリ（ＭＲＡＭ：
Magnetic Random Access Memory）が提案されている。
その動作原理については、例えば、 S. Tehrani et al.
によって "Recent Developments in Magnetic Tunnel J
unction MRAM" IEEE Trans. Magn., vol. 36, p.2752,
2000 に述べられている。
【０００３】上記ＭＲＡＭの動作原理に関して以下に簡
単に説明する。まず、トンネル磁気抵抗効果を得るため
の主要部分である磁気的トンネル接合（ＭＴＪ：Magnet
ic Tunnel Junction）は、絶縁層を２つの強磁性層で挟
んだ構造を有しており、一方の強磁性層を外部磁界によ
り磁化方向が変化する記録層とし、他方の強磁性層を磁
化固着層としている。このＭＴＪは、２つの強磁性層に
おける磁化の向きが互いに平行である場合と互いに反平
行である２通りの場合が安定状態であるような構造に作
られる。
単に説明する。まず、トンネル磁気抵抗効果を得るため
の主要部分である磁気的トンネル接合（ＭＴＪ：Magnet
ic Tunnel Junction）は、絶縁層を２つの強磁性層で挟
んだ構造を有しており、一方の強磁性層を外部磁界によ
り磁化方向が変化する記録層とし、他方の強磁性層を磁
化固着層としている。このＭＴＪは、２つの強磁性層に
おける磁化の向きが互いに平行である場合と互いに反平
行である２通りの場合が安定状態であるような構造に作
られる。
【０００４】磁化の向きが上下の強磁性層で互いに平行
になった場合、ＭＴＪ層を通して流れるトンネル電流は
最も大きく、つまりトンネル抵抗は最も小さい。一方、
磁化の向きが上下の強磁性層で互いに反平行になった場
合、トンネル電流は小さく、つまりトンネル抵抗は最も
大きい。このようにある磁界範囲において、トンネル抵
抗が２つの状態を取ることにより、それぞれの状態に
“１”と“０”を記憶させることができる。
になった場合、ＭＴＪ層を通して流れるトンネル電流は
最も大きく、つまりトンネル抵抗は最も小さい。一方、
磁化の向きが上下の強磁性層で互いに反平行になった場
合、トンネル電流は小さく、つまりトンネル抵抗は最も
大きい。このようにある磁界範囲において、トンネル抵
抗が２つの状態を取ることにより、それぞれの状態に
“１”と“０”を記憶させることができる。
【０００５】このＭＴＪ層を通した電気抵抗の外部磁界
に対する変化は、図５に示すようないわゆるヒステリシ
ス曲線となる。このとき、記録層の磁化を反転させるた
めに必要な磁界がスイッチング磁界であり、その大きさ
はＭＴＪ層の構造に大きく依存する。
に対する変化は、図５に示すようないわゆるヒステリシ
ス曲線となる。このとき、記録層の磁化を反転させるた
めに必要な磁界がスイッチング磁界であり、その大きさ
はＭＴＪ層の構造に大きく依存する。
【０００６】図６にＭＲＡＭのメモリセルの構造を概略
的に示す。シリコン基板６１上にはゲート酸化膜を介し
てゲート電極（ワード線）６２が形成されており、ゲー
ト電極６２の両側のシリコン基板６１表面にはソース／
ドレイン領域６３、６４が形成されている。ソース領域
６３には、グランド線６５が接続されている。ドレイン
領域６４には接続プラグ６６が接続されている。接続プ
ラグ６６には下部電極６８が接続され、この下部電極６
８上にＭＴＪ層６９が形成されている。ＭＴＪ層６９の
下方には図６の紙面に垂直な方向に延びるディジット線
６７が形成され、ＭＴＪ層６９の上方にはディジット線
６７と交差する方向に延びるビット線７０が形成されて
いる。
的に示す。シリコン基板６１上にはゲート酸化膜を介し
てゲート電極（ワード線）６２が形成されており、ゲー
ト電極６２の両側のシリコン基板６１表面にはソース／
ドレイン領域６３、６４が形成されている。ソース領域
６３には、グランド線６５が接続されている。ドレイン
領域６４には接続プラグ６６が接続されている。接続プ
ラグ６６には下部電極６８が接続され、この下部電極６
８上にＭＴＪ層６９が形成されている。ＭＴＪ層６９の
下方には図６の紙面に垂直な方向に延びるディジット線
６７が形成され、ＭＴＪ層６９の上方にはディジット線
６７と交差する方向に延びるビット線７０が形成されて
いる。
【０００７】記憶動作としてＭＴＪ層６９に“１”また
は“０”の情報を書き込むには、互いに交差する方向に
配置された一対のビット線７０およびディジット線６７
を選択し、これらの両方に電流を流して電流磁界を各々
発生させる。この電流磁界の大きさを適切に選ぶと、ビ
ット線７０とディジット線６７とのクロスポイントに位
置している選択セルのＭＴＪ層６９にかかる磁界のみが
スイッチング磁界を超えるので、目的とする情報がＭＴ
Ｊ層６９に書き込まれる。
は“０”の情報を書き込むには、互いに交差する方向に
配置された一対のビット線７０およびディジット線６７
を選択し、これらの両方に電流を流して電流磁界を各々
発生させる。この電流磁界の大きさを適切に選ぶと、ビ
ット線７０とディジット線６７とのクロスポイントに位
置している選択セルのＭＴＪ層６９にかかる磁界のみが
スイッチング磁界を超えるので、目的とする情報がＭＴ
Ｊ層６９に書き込まれる。
【０００８】一方、ＭＴＪ層に書き込まれた“１”また
は“０“の情報を読み出すには、選択トランジスタとし
てのＭＯＳＦＥＴのゲート電極（読み出し用のワード
線）６２に電圧を印加して選択トランジスタをオン状態
とし、ビット線７０からＭＴＪ層６９を通してグランド
線６５に流れる電流値を検出して、異なるＴＭＲ素子間
のトンネル抵抗の違いを読み取ることにより、“１”ま
たは“０”の情報の判定が行われる。
は“０“の情報を読み出すには、選択トランジスタとし
てのＭＯＳＦＥＴのゲート電極（読み出し用のワード
線）６２に電圧を印加して選択トランジスタをオン状態
とし、ビット線７０からＭＴＪ層６９を通してグランド
線６５に流れる電流値を検出して、異なるＴＭＲ素子間
のトンネル抵抗の違いを読み取ることにより、“１”ま
たは“０”の情報の判定が行われる。
【０００９】以上のように、強磁性層／絶縁層／強磁性
層で構成されたＭＴＪ層を有するＭＲＡＭ構造によって
磁気記憶装置としての動作が得られる。しかし、将来的
にさらなる高集積化を達成するためには幾つかの問題が
ある。
層で構成されたＭＴＪ層を有するＭＲＡＭ構造によって
磁気記憶装置としての動作が得られる。しかし、将来的
にさらなる高集積化を達成するためには幾つかの問題が
ある。
【００１０】前述したように、各メモリセルの記録層の
磁気特性に由来するスイッチング磁界強度により、書き
込み配線としてのビット線とディジット線に流す電流量
が決まる。ところが、素子の微細化に伴い記録層として
の強磁性体のサイズが小さくなるにつれてスイッチング
磁界が増大するという特性がある。このため、電流磁界
配線に流す電流量が増大し、ＭＲＡＭの消費電力が増大
するという問題や高速動作の妨げとなるという問題が生
じる。
磁気特性に由来するスイッチング磁界強度により、書き
込み配線としてのビット線とディジット線に流す電流量
が決まる。ところが、素子の微細化に伴い記録層として
の強磁性体のサイズが小さくなるにつれてスイッチング
磁界が増大するという特性がある。このため、電流磁界
配線に流す電流量が増大し、ＭＲＡＭの消費電力が増大
するという問題や高速動作の妨げとなるという問題が生
じる。
【００１１】逆に、ＭＴＪ構造を工夫してスイッチング
磁界の増大を抑えたり、磁性体を併用した複雑な配線構
造により少ない電流でも大きな電流磁界を生じさせる構
造を採用した場合には、電流磁界により目的とするメモ
リセルに隣接するメモリセルにも書き込みがなされると
いうクロストークの問題や、記憶保持動作の長期安定性
が損なわれるという問題がある。
磁界の増大を抑えたり、磁性体を併用した複雑な配線構
造により少ない電流でも大きな電流磁界を生じさせる構
造を採用した場合には、電流磁界により目的とするメモ
リセルに隣接するメモリセルにも書き込みがなされると
いうクロストークの問題や、記憶保持動作の長期安定性
が損なわれるという問題がある。
【００１２】さらに、素子の微細化に伴う素子形状のば
らつきの増大によるスイッチング磁界のばらつきの増大
に対しては、ばらつきを考慮して余分に動作マージンを
取った大きな周辺回路が必要になるなどの問題があり、
高集積化を妨げる要因になる。
らつきの増大によるスイッチング磁界のばらつきの増大
に対しては、ばらつきを考慮して余分に動作マージンを
取った大きな周辺回路が必要になるなどの問題があり、
高集積化を妨げる要因になる。
【００１３】
【発明が解決しようとする課題】上記のように、ＭＴＪ
層を記憶素子に用いた従来のＭＲＡＭでは、将来のさら
なる高集積化の要求に対応して微細化する上で問題があ
った。
層を記憶素子に用いた従来のＭＲＡＭでは、将来のさら
なる高集積化の要求に対応して微細化する上で問題があ
った。
【００１４】本発明の目的は、素子を微細化しても、ス
イッチング磁界の増大を防止でき、かつ安定な記憶保持
動作を実現できる磁気記憶装置を提供することにある。
イッチング磁界の増大を防止でき、かつ安定な記憶保持
動作を実現できる磁気記憶装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明の一態様に係る磁
気記憶装置（ＭＲＡＭ）は、温度によってスイッチング
磁界が変化する強磁性体で形成され外部磁界により磁化
方向が変化する記録層、絶縁層、および強磁性体で形成
された磁化固着層を含む接合を持つトンネル磁気抵抗効
果素子と、前記トンネル磁気抵抗効果素子に書き込み用
の電流磁界を与える、互いに交差する方向に配置された
ビット線およびディジット線と、前記ビット線と前記ト
ンネル磁気抵抗効果素子との間、または前記ディジット
線と前記トンネル磁気抵抗効果素子との間に設けられた
温度制御層とを有することを特徴とする特徴とする。
気記憶装置（ＭＲＡＭ）は、温度によってスイッチング
磁界が変化する強磁性体で形成され外部磁界により磁化
方向が変化する記録層、絶縁層、および強磁性体で形成
された磁化固着層を含む接合を持つトンネル磁気抵抗効
果素子と、前記トンネル磁気抵抗効果素子に書き込み用
の電流磁界を与える、互いに交差する方向に配置された
ビット線およびディジット線と、前記ビット線と前記ト
ンネル磁気抵抗効果素子との間、または前記ディジット
線と前記トンネル磁気抵抗効果素子との間に設けられた
温度制御層とを有することを特徴とする特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の実施形態を説明す
る。本発明の実施形態においては、記録層に温度変化に
よってスイッチング磁界が変化する強磁性体を用い、こ
の記録層に対して温度制御層を積層する。温度制御層と
しては発熱抵抗体層や熱電効果半導体層等が用いられ、
記録層の温度を上昇させたり、逆に温度を低下させたり
して記録層のスイッチング磁界を制御する。
る。本発明の実施形態においては、記録層に温度変化に
よってスイッチング磁界が変化する強磁性体を用い、こ
の記録層に対して温度制御層を積層する。温度制御層と
しては発熱抵抗体層や熱電効果半導体層等が用いられ、
記録層の温度を上昇させたり、逆に温度を低下させたり
して記録層のスイッチング磁界を制御する。
【００１７】このような構成により、書き込み時には記
録層を磁気的にソフトにして小さなスイッチング磁界で
容易に磁化を反転させることができるようにするととも
に、記憶保持動作時および読み出し時には記録層を磁気
的にハードにして安定性を増大させることが可能とな
る。
録層を磁気的にソフトにして小さなスイッチング磁界で
容易に磁化を反転させることができるようにするととも
に、記憶保持動作時および読み出し時には記録層を磁気
的にハードにして安定性を増大させることが可能とな
る。
【００１８】以下、図面を参照しながら、本発明の実施
形態を詳細に説明する。図１は、本発明の一実施形態に
係る磁気記憶装置（ＭＲＡＭ）の１メモリセルを示す断
面図である。
形態を詳細に説明する。図１は、本発明の一実施形態に
係る磁気記憶装置（ＭＲＡＭ）の１メモリセルを示す断
面図である。
【００１９】図１に示すように、ワード線１２とディジ
ット線１３とが同一のレベルで形成されている。ディジ
ット線１３は図１の紙面に垂直な方向に延びている。ワ
ード線１２上にはコンタクト層１５が形成され、このコ
ンタクト層１５に接続して下部電極１６が形成されてい
る。前記ディジット線１３上方に対応する下部電極１６
上にＭＴＪ層１７および発熱抵抗体層１８が形成されて
いる。ＭＴＪ層１７は、反強磁性層１７１、磁化固着層
１７２、例えば１〜２ｎｍ程度のＡｌＯxからなる絶縁
層（トンネルバリア）１７３、記録層（磁化自由層）１
７４を順次積層した接合構造を有する。発熱抵抗体層１
８にはディジット線１３と交差する方向に延びるビット
線２１が接続されている。
ット線１３とが同一のレベルで形成されている。ディジ
ット線１３は図１の紙面に垂直な方向に延びている。ワ
ード線１２上にはコンタクト層１５が形成され、このコ
ンタクト層１５に接続して下部電極１６が形成されてい
る。前記ディジット線１３上方に対応する下部電極１６
上にＭＴＪ層１７および発熱抵抗体層１８が形成されて
いる。ＭＴＪ層１７は、反強磁性層１７１、磁化固着層
１７２、例えば１〜２ｎｍ程度のＡｌＯxからなる絶縁
層（トンネルバリア）１７３、記録層（磁化自由層）１
７４を順次積層した接合構造を有する。発熱抵抗体層１
８にはディジット線１３と交差する方向に延びるビット
線２１が接続されている。
【００２０】なお、図１は記録層１７４とそれに隣接し
た発熱抵抗体層１８をビット線２１側に設けた構造であ
るが、発熱抵抗体１８およびＭＴＪ層１７の上下を逆転
してディジット線１３側に発熱抵抗体層１８と記録層１
７４を設けてもよい。
た発熱抵抗体層１８をビット線２１側に設けた構造であ
るが、発熱抵抗体１８およびＭＴＪ層１７の上下を逆転
してディジット線１３側に発熱抵抗体層１８と記録層１
７４を設けてもよい。
【００２１】ＭＴＪ層１７の記録層１７４は、温度によ
ってスイッチング磁界が変化する強磁性体で形成されて
おり、この実施例では温度が上昇するほどスイッチング
磁界が低下する強磁性体が用いられている。
ってスイッチング磁界が変化する強磁性体で形成されて
おり、この実施例では温度が上昇するほどスイッチング
磁界が低下する強磁性体が用いられている。
【００２２】このＭＲＡＭにおいて、ＭＴＪ層１７に情
報を書き込むには、互いに交差する方向に配置された一
対のビット線２１およびディジット線１３ならびにワー
ド線１２を選択する。すなわち、ビット線２１およびデ
ィジット線１３の両方に通電して電流磁界を各々発生さ
せるとともに、ビット線２１から発熱抵抗体層１８、Ｍ
ＴＪ層１７、ワード線１２へ電流を流すことにより発熱
抵抗体層１８を発熱させてＭＴＪ層１７を加熱する。こ
の結果、ＭＴＪ層１７の記録層１７４の磁気特性はソフ
トになりスイッチング磁界が低下するので、ビット線２
１およびディジット線１３に低電流を流して低いスイッ
チング磁界で書き込みが可能になり、消費電力の増大を
防止することができる。
報を書き込むには、互いに交差する方向に配置された一
対のビット線２１およびディジット線１３ならびにワー
ド線１２を選択する。すなわち、ビット線２１およびデ
ィジット線１３の両方に通電して電流磁界を各々発生さ
せるとともに、ビット線２１から発熱抵抗体層１８、Ｍ
ＴＪ層１７、ワード線１２へ電流を流すことにより発熱
抵抗体層１８を発熱させてＭＴＪ層１７を加熱する。こ
の結果、ＭＴＪ層１７の記録層１７４の磁気特性はソフ
トになりスイッチング磁界が低下するので、ビット線２
１およびディジット線１３に低電流を流して低いスイッ
チング磁界で書き込みが可能になり、消費電力の増大を
防止することができる。
【００２３】このとき、同じビット線につながる各セル
には電流が流れるため各セルの発熱抵抗体は発熱する
が、目的とするディジット線による電流磁界が印加され
ないため記録層の磁化は反転しない。また、同じディジ
ット線上に並ぶ各セルにはディジット線からの電流磁界
が及ぶが、記録層は加熱されないためその磁気特性はハ
ードのままであり、ディジット線からの電流磁界では磁
化が反転しない。したがって、記録層の加熱によるソフ
ト磁性化と電流磁界印加が同時に行われるクロスポイン
トにあるメモリセルのみでスイッチング動作がなされ
る。
には電流が流れるため各セルの発熱抵抗体は発熱する
が、目的とするディジット線による電流磁界が印加され
ないため記録層の磁化は反転しない。また、同じディジ
ット線上に並ぶ各セルにはディジット線からの電流磁界
が及ぶが、記録層は加熱されないためその磁気特性はハ
ードのままであり、ディジット線からの電流磁界では磁
化が反転しない。したがって、記録層の加熱によるソフ
ト磁性化と電流磁界印加が同時に行われるクロスポイン
トにあるメモリセルのみでスイッチング動作がなされ
る。
【００２４】一方、ＭＴＪ層１７に書き込まれた情報を
読み出すには、ワード線１２を選択してビット線２１か
ら発熱抵抗体層１８、ＭＴＪ層１７、ワード線１２へセ
ンス電流を流し、トンネル抵抗を検出する。ここで、図
１のメモリセルの構成はスイッチング素子を持たない単
純マトリックス構造であるが、ワード線１２とディジッ
ト線１３を分離することにより、簡単な周辺回路構成で
参照セルとの比較を行うことによって読み出しが可能に
なっている。このとき、ＭＴＪ層１７に生じる磁気抵抗
変化を有効に検出するためには、発熱抵抗体１８の抵抗
値はＭＴＪ層１７の抵抗値と同程度以下であることが望
ましい。
読み出すには、ワード線１２を選択してビット線２１か
ら発熱抵抗体層１８、ＭＴＪ層１７、ワード線１２へセ
ンス電流を流し、トンネル抵抗を検出する。ここで、図
１のメモリセルの構成はスイッチング素子を持たない単
純マトリックス構造であるが、ワード線１２とディジッ
ト線１３を分離することにより、簡単な周辺回路構成で
参照セルとの比較を行うことによって読み出しが可能に
なっている。このとき、ＭＴＪ層１７に生じる磁気抵抗
変化を有効に検出するためには、発熱抵抗体１８の抵抗
値はＭＴＪ層１７の抵抗値と同程度以下であることが望
ましい。
【００２５】上記のように本発明の実施形態に係るＭＲ
ＡＭでは、読み出し時だけでなく書き込み時にもＭＴＪ
層１７に通電する点が従来のＭＲＡＭとは異なる。そし
て、書き込みにＭＴＪ層１７に通電される電流値を、読
み出しＭＴＪ層１７に通電される電流値よりも大きくな
るように設定する。すなわち、書き込み時にはＭＴＪ層
１７が発熱抵抗体層１８の発熱によって十分加熱される
ようにして書き込みを容易にする。一方、読み出し時に
は磁気抵抗変化を検出できる程度の低いセンス電流を流
す。これは、読み出し時に大電流を流すと、発熱抵抗体
層１８の発熱によってＭＴＪ層１７が加熱されすぎて、
既に記録されている磁化情報が消去されるおそれがある
ためである。
ＡＭでは、読み出し時だけでなく書き込み時にもＭＴＪ
層１７に通電する点が従来のＭＲＡＭとは異なる。そし
て、書き込みにＭＴＪ層１７に通電される電流値を、読
み出しＭＴＪ層１７に通電される電流値よりも大きくな
るように設定する。すなわち、書き込み時にはＭＴＪ層
１７が発熱抵抗体層１８の発熱によって十分加熱される
ようにして書き込みを容易にする。一方、読み出し時に
は磁気抵抗変化を検出できる程度の低いセンス電流を流
す。これは、読み出し時に大電流を流すと、発熱抵抗体
層１８の発熱によってＭＴＪ層１７が加熱されすぎて、
既に記録されている磁化情報が消去されるおそれがある
ためである。
【００２６】次に、本発明の実施形態に係るＭＲＡＭの
各構成部材について、より詳細に説明する。
各構成部材について、より詳細に説明する。
【００２７】記録層の材料として、Ｆｅ、Ｃｏ，Ｎｉを
含む多くの強磁性合金は、温度上昇によってスイッチン
グ磁界が減少するため、適用可能である。また、記録層
の材料としては、読み出し時の記録層の温度におけるス
イッチング磁界が比較的大きく、かつ書き込み時の記録
層の温度よりもやや高いキュリー温度を持ち、温度に対
するスイッチング磁界の変化が大きいものが好ましい。
含む多くの強磁性合金は、温度上昇によってスイッチン
グ磁界が減少するため、適用可能である。また、記録層
の材料としては、読み出し時の記録層の温度におけるス
イッチング磁界が比較的大きく、かつ書き込み時の記録
層の温度よりもやや高いキュリー温度を持ち、温度に対
するスイッチング磁界の変化が大きいものが好ましい。
【００２８】記録層の材料として、温度上昇によって磁
気的相転移を起こして強磁性が消失する材料も用いるこ
とができる。この場合、記録層を加熱して強磁性を消失
させた後、冷却して強磁性を生じさせる際に、ディジッ
ト線による電流磁界を印加することにより、メモリセル
に情報を書き込むことができる。
気的相転移を起こして強磁性が消失する材料も用いるこ
とができる。この場合、記録層を加熱して強磁性を消失
させた後、冷却して強磁性を生じさせる際に、ディジッ
ト線による電流磁界を印加することにより、メモリセル
に情報を書き込むことができる。
【００２９】発熱抵抗体は、ＭＴＪ層と直列に接続され
ているため、実効的な磁気抵抗変化量を大きくとるには
なるべく小さい抵抗値が好ましいが、逆に発熱量を大き
くするには大きい抵抗値が好ましい。これらの兼ね合い
として、発熱抵抗体の抵抗値をＭＴＪ層と例えば同程度
とする。
ているため、実効的な磁気抵抗変化量を大きくとるには
なるべく小さい抵抗値が好ましいが、逆に発熱量を大き
くするには大きい抵抗値が好ましい。これらの兼ね合い
として、発熱抵抗体の抵抗値をＭＴＪ層と例えば同程度
とする。
【００３０】いま、１Ｇｂｉｔ級のＭＲＡＭを想定した
場合のＭＴＪ層のサイズは幅０．１μｍ×長さ０．１μ
ｍ程度であり、望ましい接合抵抗のＲＡは１ｋΩμｍ2
程度であるから、そのときの接合抵抗は約１００ｋΩと
なる。発熱抵抗体の抵抗を、接合抵抗と同じ１００ｋΩ
とするためには、ＭＴＪ層に直接つながる発熱抵抗体の
サイズを幅０．１μｍ×長さ０．１μｍ×厚さ０．０５
μｍ程度と仮定して、２Ωｃｍ程度の比抵抗を有する材
料が選択される。このような数Ωｃｍ程度の比抵抗値を
有する材料としては、１０19ｃｍ-3程度の高濃度にドー
プしたポリＳｉなどの半導体材料、ＴｉＯxＮyやＴａＯ
xＮyなどの金属酸化窒化膜、カルコゲナイドなどが挙げ
られる。
場合のＭＴＪ層のサイズは幅０．１μｍ×長さ０．１μ
ｍ程度であり、望ましい接合抵抗のＲＡは１ｋΩμｍ2
程度であるから、そのときの接合抵抗は約１００ｋΩと
なる。発熱抵抗体の抵抗を、接合抵抗と同じ１００ｋΩ
とするためには、ＭＴＪ層に直接つながる発熱抵抗体の
サイズを幅０．１μｍ×長さ０．１μｍ×厚さ０．０５
μｍ程度と仮定して、２Ωｃｍ程度の比抵抗を有する材
料が選択される。このような数Ωｃｍ程度の比抵抗値を
有する材料としては、１０19ｃｍ-3程度の高濃度にドー
プしたポリＳｉなどの半導体材料、ＴｉＯxＮyやＴａＯ
xＮyなどの金属酸化窒化膜、カルコゲナイドなどが挙げ
られる。
【００３１】ここで、発熱抵抗体層に印加できる電力
は、主に直列に接続されたＭＴＪ層の耐圧によって制限
される。Ａｌ2Ｏ3バリアを用いた二重接合のＭＴＪ層の
耐圧は３Ｖ以上あるから、１重接合の動作範囲を１．５
Ｖとすると、同じ抵抗値を持つ発熱抵抗体にかかる電圧
も同じ１．５Ｖ程度である。
は、主に直列に接続されたＭＴＪ層の耐圧によって制限
される。Ａｌ2Ｏ3バリアを用いた二重接合のＭＴＪ層の
耐圧は３Ｖ以上あるから、１重接合の動作範囲を１．５
Ｖとすると、同じ抵抗値を持つ発熱抵抗体にかかる電圧
も同じ１．５Ｖ程度である。
【００３２】上記サイズの発熱抵抗体を比抵抗２Ωｃｍ
の材料で作製した場合、発熱抵抗体で消費される電力は
１．５Ｖ印加時に１５μＷである。上記サイズのポリＳ
ｉ発熱抵抗体に１５μＷの電力を印加した場合、通電加
熱による発熱抵抗体の温度上昇ΔＴは、電力パルスの印
加時間を５０ｎｓ、熱の逃げが無いと仮定して、約８８
０Ｋとなる。この熱が主として発熱抵抗体の上下に伝導
するので（横方向は熱伝導率の低いＳｉＯxに囲まれて
いるため）、発熱抵抗体に接するＭＴＪ層の記録層の温
度を、十分にスイッチング磁界が低下するまで上昇させ
ることができる。
の材料で作製した場合、発熱抵抗体で消費される電力は
１．５Ｖ印加時に１５μＷである。上記サイズのポリＳ
ｉ発熱抵抗体に１５μＷの電力を印加した場合、通電加
熱による発熱抵抗体の温度上昇ΔＴは、電力パルスの印
加時間を５０ｎｓ、熱の逃げが無いと仮定して、約８８
０Ｋとなる。この熱が主として発熱抵抗体の上下に伝導
するので（横方向は熱伝導率の低いＳｉＯxに囲まれて
いるため）、発熱抵抗体に接するＭＴＪ層の記録層の温
度を、十分にスイッチング磁界が低下するまで上昇させ
ることができる。
【００３３】特に、発熱抵抗体／記録層／トンネルバリ
ア／固着層という層構造では、発熱抵抗体から流れる熱
が記録層を加熱する際に、その下の熱伝導率の低いＡｌ
2Ｏ3トンネルバリア層が熱バリアとして働くため、より
効果的に記録層を加熱することが可能である。
ア／固着層という層構造では、発熱抵抗体から流れる熱
が記録層を加熱する際に、その下の熱伝導率の低いＡｌ
2Ｏ3トンネルバリア層が熱バリアとして働くため、より
効果的に記録層を加熱することが可能である。
【００３４】上述したように、本発明の実施形態に係る
ＭＲＡＭの動作の特徴は、書き込み動作時は発熱抵抗体
が十分に発熱し記録層の温度を上昇させるように大電流
を流し（バイアス電圧を高く設定）、読み出し動作時は
高速読み出しに必要な出力電圧が得られる程度の電流を
小さくする（バイアス電圧を低く設定）。
ＭＲＡＭの動作の特徴は、書き込み動作時は発熱抵抗体
が十分に発熱し記録層の温度を上昇させるように大電流
を流し（バイアス電圧を高く設定）、読み出し動作時は
高速読み出しに必要な出力電圧が得られる程度の電流を
小さくする（バイアス電圧を低く設定）。
【００３５】１Ｇｂｉｔ級のＭＲＡＭを想定した場合に
は、読み出し時のバイアス電圧は８００ｍＶ程度とな
る。書き込み時のバイアス電圧はＭＴＪ層の耐圧以内
で、読み出し時のバイアス電圧よりも高く、例えば１．
５Ｖ程度に設定する。このとき、発熱抵抗体の温度上昇
の量を、書き込み時には記録層のスイッチング磁界が十
分に低下するように、また読み出し時にはスイッチング
磁界があまり低下しないように設計する。発熱抵抗体の
温度上昇量は、発熱抵抗体材料の抵抗、体積、比熱を制
御し、回路的には印加電圧、印加パルス幅を制御して設
計することができる。
は、読み出し時のバイアス電圧は８００ｍＶ程度とな
る。書き込み時のバイアス電圧はＭＴＪ層の耐圧以内
で、読み出し時のバイアス電圧よりも高く、例えば１．
５Ｖ程度に設定する。このとき、発熱抵抗体の温度上昇
の量を、書き込み時には記録層のスイッチング磁界が十
分に低下するように、また読み出し時にはスイッチング
磁界があまり低下しないように設計する。発熱抵抗体の
温度上昇量は、発熱抵抗体材料の抵抗、体積、比熱を制
御し、回路的には印加電圧、印加パルス幅を制御して設
計することができる。
【００３６】なお、特開２０００−２８５６６８には、
磁気メモリ素子に加熱手段を設けることにより、小さな
動作磁界で、かつ隣接セルへの影響を低減させて情報の
記録再生を行うことが記載されている。この公知文献に
おいては、シート状の抵抗発熱層の上下にクロスポイン
ト型に発熱用の配線を設け、選択した配線の交差部を加
熱する方式となっている。また、メモリ素子の記録層は
磁界印加用の配線の上に配置されており、抵抗発熱層と
は配線をはさんだ反対側に位置する。しかし、このよう
な構造では有効に記録層を加熱することが難しい。つま
り、電流磁界配線は大電流を必要とするため、一般に配
線の厚みが大きく、しかも比抵抗の小さい金属材料が用
いられる。比抵抗の小さい金属材料は熱伝導率も高いた
め、このように厚い電流磁界配線の下側を加熱しても、
その熱はほとんど電流磁界配線を流れて逃げてしまい、
目的とするセルの記録層は十分に加熱されないと考えら
れる。逆に、記録層が十分に加熱されるような電力を印
加した場合には、発熱は周辺のセルまで及んでクロスト
ークを招くと考えられる。
磁気メモリ素子に加熱手段を設けることにより、小さな
動作磁界で、かつ隣接セルへの影響を低減させて情報の
記録再生を行うことが記載されている。この公知文献に
おいては、シート状の抵抗発熱層の上下にクロスポイン
ト型に発熱用の配線を設け、選択した配線の交差部を加
熱する方式となっている。また、メモリ素子の記録層は
磁界印加用の配線の上に配置されており、抵抗発熱層と
は配線をはさんだ反対側に位置する。しかし、このよう
な構造では有効に記録層を加熱することが難しい。つま
り、電流磁界配線は大電流を必要とするため、一般に配
線の厚みが大きく、しかも比抵抗の小さい金属材料が用
いられる。比抵抗の小さい金属材料は熱伝導率も高いた
め、このように厚い電流磁界配線の下側を加熱しても、
その熱はほとんど電流磁界配線を流れて逃げてしまい、
目的とするセルの記録層は十分に加熱されないと考えら
れる。逆に、記録層が十分に加熱されるような電力を印
加した場合には、発熱は周辺のセルまで及んでクロスト
ークを招くと考えられる。
【００３７】これに対して本発明の実施形態に係るＭＲ
ＡＭでは、記録層に接して発熱抵抗体を配置し通電加熱
するので、熱の逃げを最小限に抑えて、有効に記録層を
加熱することができる。
ＡＭでは、記録層に接して発熱抵抗体を配置し通電加熱
するので、熱の逃げを最小限に抑えて、有効に記録層を
加熱することができる。
【００３８】以上の議論をまとめると、従来のＭＲＡＭ
や上記公知文献に対する、本発明の実施形態に係るＭＲ
ＡＭの構成上の特徴は以下の点にある。すなわち、 （１）記録層と発熱抵抗体を接して直列に設けているこ
と （２）発熱抵抗体の抵抗値を接合抵抗と同程度とするこ
と （３）通常の配線金属材料より比抵抗の高い材料を用い
ること （４）書き込み時と読み出し時に接合を介して印加する
電圧パルス（または電流パルス）の大きさを変化させる
こと、である。
や上記公知文献に対する、本発明の実施形態に係るＭＲ
ＡＭの構成上の特徴は以下の点にある。すなわち、 （１）記録層と発熱抵抗体を接して直列に設けているこ
と （２）発熱抵抗体の抵抗値を接合抵抗と同程度とするこ
と （３）通常の配線金属材料より比抵抗の高い材料を用い
ること （４）書き込み時と読み出し時に接合を介して印加する
電圧パルス（または電流パルス）の大きさを変化させる
こと、である。
【００３９】図２（ａ）〜（ｄ）を参照して図１のＭＲ
ＡＭの製造方法を説明する。まず、図２（ａ）に示すよ
うに、周辺回路を有する下部基板上に、層間絶縁膜とし
てのＳｉＯ2からなる第１の絶縁膜１１を形成し、ＣＭ
Ｐ（Chemical Mechanical Polishing）法により平坦化
する。この第１の絶縁膜上にスパッタ法により配線とな
る２００ｎｍ厚程度のＡｌ−Ｃｕ膜を堆積する。フォト
リソグラフィにより形成したレジストマスクを用いて、
ＲＩＥ（Reactive Ion Etching）法によりＡｌ−Ｃｕ膜
をエッチングし、ワード線１２およびディジット線１３
を形成する。このとき周辺回路とのコンタクト領域（図
示せず）では、ワード線およびディジット線に対するコ
ンタクトも同時に形成される。全面に第２の絶縁膜１４
を堆積し、フォトリソグラフィにより形成したレジスト
マスクを用いて、ＲＩＥ法により第１のコンタクト層形
成用の溝を深さ約１５０ｎｍとなるように形成する。Ｍ
ＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法を用いて、溝内に例えばＷを埋め込み、このＷを
ＣＭＰ法で平坦化して第１のコンタクト層１５を形成す
る。
ＡＭの製造方法を説明する。まず、図２（ａ）に示すよ
うに、周辺回路を有する下部基板上に、層間絶縁膜とし
てのＳｉＯ2からなる第１の絶縁膜１１を形成し、ＣＭ
Ｐ（Chemical Mechanical Polishing）法により平坦化
する。この第１の絶縁膜上にスパッタ法により配線とな
る２００ｎｍ厚程度のＡｌ−Ｃｕ膜を堆積する。フォト
リソグラフィにより形成したレジストマスクを用いて、
ＲＩＥ（Reactive Ion Etching）法によりＡｌ−Ｃｕ膜
をエッチングし、ワード線１２およびディジット線１３
を形成する。このとき周辺回路とのコンタクト領域（図
示せず）では、ワード線およびディジット線に対するコ
ンタクトも同時に形成される。全面に第２の絶縁膜１４
を堆積し、フォトリソグラフィにより形成したレジスト
マスクを用いて、ＲＩＥ法により第１のコンタクト層形
成用の溝を深さ約１５０ｎｍとなるように形成する。Ｍ
ＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法を用いて、溝内に例えばＷを埋め込み、このＷを
ＣＭＰ法で平坦化して第１のコンタクト層１５を形成す
る。
【００４０】次に、図２（ｂ）に示すように、スパッタ
法により全面に第２のコンタクト層（下部電極）１６、
ＭＴＪ層１７、発熱抵抗体層１８を形成し、さらに低温
プラズマＣＶＤ法によりマスク材としてのＤＬＣ（Diam
ond Like Carbon）層１９を形成する。ここで、ＭＴＪ
層１７は、反強磁性層１７１、磁化固着層１７２、例え
ば１〜２ｎｍ程度のＡｌＯxからなる絶縁層（トンネル
バリア）１７３、記録層（磁化自由層）１７４を順次積
層した接合構造をなしている。次に、ＤＬＣ層１９をパ
ターニングした後、ＤＬＣパターンをマスクとして発熱
抵抗体層１８およびＭＴＪ層１７をエッチングする。
法により全面に第２のコンタクト層（下部電極）１６、
ＭＴＪ層１７、発熱抵抗体層１８を形成し、さらに低温
プラズマＣＶＤ法によりマスク材としてのＤＬＣ（Diam
ond Like Carbon）層１９を形成する。ここで、ＭＴＪ
層１７は、反強磁性層１７１、磁化固着層１７２、例え
ば１〜２ｎｍ程度のＡｌＯxからなる絶縁層（トンネル
バリア）１７３、記録層（磁化自由層）１７４を順次積
層した接合構造をなしている。次に、ＤＬＣ層１９をパ
ターニングした後、ＤＬＣパターンをマスクとして発熱
抵抗体層１８およびＭＴＪ層１７をエッチングする。
【００４１】次に、図２（ｃ）に示すように、Ｏ2プラ
ズマアッシングによりマスク材としてのＤＬＣパターン
を除去した後、全面に第３の絶縁層２０を堆積し、エッ
チバック法により第３の絶縁層２０を薄膜化する。レジ
ストマスクを用いたエッチングにより第３の絶縁層２０
および第２のコンタクト層１６のパターニングを行う。
ズマアッシングによりマスク材としてのＤＬＣパターン
を除去した後、全面に第３の絶縁層２０を堆積し、エッ
チバック法により第３の絶縁層２０を薄膜化する。レジ
ストマスクを用いたエッチングにより第３の絶縁層２０
および第２のコンタクト層１６のパターニングを行う。
【００４２】さらに、図２（ｄ）に示すように、全面に
第４の絶縁層を堆積した後、ＣＭＰ法により平坦化を行
う。この絶縁膜にコンタクトホールを形成した後、スパ
ッタ法により配線となるＡｌ−Ｃｕ層を堆積し、レジス
トマスクを用いてＡｌ−Ｃｕ層のＲＩＥを行うことによ
り、ビット線２１を形成する。これにより発熱抵抗体層
１８による加熱層を持つＭＲＡＭ構造が完成する。
第４の絶縁層を堆積した後、ＣＭＰ法により平坦化を行
う。この絶縁膜にコンタクトホールを形成した後、スパ
ッタ法により配線となるＡｌ−Ｃｕ層を堆積し、レジス
トマスクを用いてＡｌ−Ｃｕ層のＲＩＥを行うことによ
り、ビット線２１を形成する。これにより発熱抵抗体層
１８による加熱層を持つＭＲＡＭ構造が完成する。
【００４３】なお、二重接合構造のＭＴＪ層の場合に
は、特に接合の近傍に発熱抵抗体を設けなくても、ＭＴ
Ｊ層自体で発熱できる可能性もある。図４に示すよう
に、Ａｌ 2Ｏ3のトンネルバリア層４４中を流れるトンネ
ル電子はほとんどエネルギー消費がなく、ホットエレク
トロンとして固着層４５から記録層４３に流れ込む。記
録層４３に流れ込んだ電子は、二重接合のバリア層４
４、４２で挟まれた記録層４３中で散乱を繰り返し、バ
イアス電圧として印加されたエネルギーを記録層４３中
に放出する。記録層４３中でホットエレクトロンから放
出されたエネルギーは熱に変換され、記録層４３の温度
上昇に寄与する。記録層４３中での電子の散乱が十分に
大きければ、印加したバイアス電圧とトンネル抵抗で決
まる電流量から導かれる印加エネルギーの大部分は熱エ
ネルギーに変換される。このため、それによる温度上昇
は上記の通電加熱と同様に考えることができる。ただし
この場合には、記録層４３を直接通電加熱していること
になる。このとき、記録層４３は熱伝導率の低いＡｌ2
Ｏ3バリア層４４、４２で上下を挟まれている（横方向
は熱伝導率の低いＳｉＯxに囲まれている）ために、熱
の逃げは小さく、より有効に記録層４３が加熱されると
考えられる。
は、特に接合の近傍に発熱抵抗体を設けなくても、ＭＴ
Ｊ層自体で発熱できる可能性もある。図４に示すよう
に、Ａｌ 2Ｏ3のトンネルバリア層４４中を流れるトンネ
ル電子はほとんどエネルギー消費がなく、ホットエレク
トロンとして固着層４５から記録層４３に流れ込む。記
録層４３に流れ込んだ電子は、二重接合のバリア層４
４、４２で挟まれた記録層４３中で散乱を繰り返し、バ
イアス電圧として印加されたエネルギーを記録層４３中
に放出する。記録層４３中でホットエレクトロンから放
出されたエネルギーは熱に変換され、記録層４３の温度
上昇に寄与する。記録層４３中での電子の散乱が十分に
大きければ、印加したバイアス電圧とトンネル抵抗で決
まる電流量から導かれる印加エネルギーの大部分は熱エ
ネルギーに変換される。このため、それによる温度上昇
は上記の通電加熱と同様に考えることができる。ただし
この場合には、記録層４３を直接通電加熱していること
になる。このとき、記録層４３は熱伝導率の低いＡｌ2
Ｏ3バリア層４４、４２で上下を挟まれている（横方向
は熱伝導率の低いＳｉＯxに囲まれている）ために、熱
の逃げは小さく、より有効に記録層４３が加熱されると
考えられる。
【００４４】図３（ａ）および（ｂ）に、本発明の他の
実施形態に係るＭＲＡＭのメモリセルの断面図を示す。
図３（ａ）と図３（ｂ）とは互いに直交する面で切断し
た断面図である。
実施形態に係るＭＲＡＭのメモリセルの断面図を示す。
図３（ａ）と図３（ｂ）とは互いに直交する面で切断し
た断面図である。
【００４５】図３（ａ）に示すように、このＭＲＡＭで
は、図１の発熱抵抗体層１８の代わりに、コンタクト層
３１および熱電半導体層３２が設けられている。図３
（ｂ）に示すように、熱電半導体層３２としてはＮ型半
導体およびＰ型半導体が用いられており、２つの熱電半
導体層３２はコンタクト層３１をはさんで２本のビット
線２１の間に接続されて、熱電効果素子（ペルチェ素
子）を構成している。
は、図１の発熱抵抗体層１８の代わりに、コンタクト層
３１および熱電半導体層３２が設けられている。図３
（ｂ）に示すように、熱電半導体層３２としてはＮ型半
導体およびＰ型半導体が用いられており、２つの熱電半
導体層３２はコンタクト層３１をはさんで２本のビット
線２１の間に接続されて、熱電効果素子（ペルチェ素
子）を構成している。
【００４６】このＭＲＡＭの場合には、記録層１７４に
対する温度制御層として熱電半導体層３２を用い、２種
の半導体層を接合させて構成される熱電効果素子に流す
電流の方向を変えることにより、加熱も冷却も可能にな
っている。加熱する場合には、図１のＭＲＡＭと同様
に、記録層１７４に温度上昇とともに保磁力が低下する
強磁性体を用いればよい。逆に、冷却する場合には、冷
却によって強磁性体から反強磁性体へと磁気相転移を起
こすＦｅＲｈなどの材料を用いればよい。
対する温度制御層として熱電半導体層３２を用い、２種
の半導体層を接合させて構成される熱電効果素子に流す
電流の方向を変えることにより、加熱も冷却も可能にな
っている。加熱する場合には、図１のＭＲＡＭと同様
に、記録層１７４に温度上昇とともに保磁力が低下する
強磁性体を用いればよい。逆に、冷却する場合には、冷
却によって強磁性体から反強磁性体へと磁気相転移を起
こすＦｅＲｈなどの材料を用いればよい。
【００４７】
【発明の効果】以上説明したように本発明によれば、素
子を微細化しても、スイッチング磁界の増大を防止で
き、かつ安定な記憶保持動作を実現できる磁気記憶装置
を提供することができる。
子を微細化しても、スイッチング磁界の増大を防止で
き、かつ安定な記憶保持動作を実現できる磁気記憶装置
を提供することができる。
【図１】本発明の一実施形態に係るＭＲＡＭの断面図。
【図２】図１のＭＲＡＭの製造方法を示す断面図。
【図３】本発明の他の実施形態に係るＭＲＡＭの断面
図。
図。
【図４】二重接合構造のＭＴＪ層の断面図。
【図５】ＭＲＡＭの動作曲線を示す図。
【図６】従来例のＭＲＡＭの一例を示す断面図。
１１…第１の絶縁膜
１２…ワード線
１３…ディジット線
１４…第２の絶縁膜
１５…第１のコンタクト層
１６…第２のコンタクト層（下部電極）
１７…ＭＴＪ層
１７１…反強磁性層
１７２…磁化固着層
１７３…絶縁層（トンネルバリア）
１７４…記録層（磁化自由層）
１８…発熱抵抗体層
１９…ＤＬＣ層
２０…第３の絶縁層
２１…ビット線
３１…コンタクト層
３２…熱電半導体層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 上田 知正
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
(72)発明者 與田 博明
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
(72)発明者 天野 実
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
(72)発明者 岸 達也
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
(72)発明者 西山 勝哉
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
(72)発明者 浅尾 吉昭
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
(72)発明者 岩田 佳久
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
Ｆターム(参考） 5F083 FZ10 GA11 GA30 JA24 JA36
JA37 JA39 JA40 JA60 MA06
MA16 MA19 PR40
Claims (5)
- 【請求項１】温度によってスイッチング磁界が変化する
強磁性体で形成され外部磁界により磁化方向が変化する
記録層、絶縁層、および強磁性体で形成された磁化固着
層を含む接合を持つトンネル磁気抵抗効果素子と、前記
トンネル磁気抵抗効果素子に書き込み用の電流磁界を与
える、互いに交差する方向に配置されたビット線および
ディジット線と、前記ビット線と前記トンネル磁気抵抗
効果素子との間、または前記ディジット線と前記トンネ
ル磁気抵抗効果素子との間に設けられた温度制御層とを
有することを特徴とする磁気記憶装置。 - 【請求項２】 前記温度制御層が、発熱抵抗体で形成さ
れた加熱層であることを特徴とする請求項１に記載の磁
気記憶装置。 - 【請求項３】 前記トンネル磁気抵抗効果素子への書き
込み時に、読み出し時よりも大きい電流が通電されるこ
とを特徴とする請求項２に記載の磁気記憶装置。 - 【請求項４】 前記温度制御層が、熱電効果を有する層
であることを特徴とする請求項１に記載の磁気記憶装
置。 - 【請求項５】 前記記録層が、磁気相転移を起こす強磁
性体で形成されていることを特徴とする請求項１乃至４
のいずれかに記載の磁気記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097889A JP4091328B2 (ja) | 2002-03-29 | 2002-03-29 | 磁気記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097889A JP4091328B2 (ja) | 2002-03-29 | 2002-03-29 | 磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298025A true JP2003298025A (ja) | 2003-10-17 |
| JP4091328B2 JP4091328B2 (ja) | 2008-05-28 |
Family
ID=29387801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002097889A Expired - Fee Related JP4091328B2 (ja) | 2002-03-29 | 2002-03-29 | 磁気記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4091328B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136419A (ja) * | 2003-10-31 | 2005-05-26 | Hewlett-Packard Development Co Lp | 状態の切り換えを容易化するための加熱式ｍｒａｍセル |
| JP2005524225A (ja) * | 2002-04-23 | 2005-08-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 発熱体付きメモリ記憶デバイス |
| FR2867300A1 (fr) * | 2004-03-05 | 2005-09-09 | Commissariat Energie Atomique | Memoire vive magnetoresistive a haute densite de courant |
| JP2007123908A (ja) * | 2005-10-28 | 2007-05-17 | Samsung Electronics Co Ltd | 相変化メモリ素子、その動作及び製造方法 |
| JP2007180406A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 不揮発性スイッチング素子およびその製造方法ならびに不揮発性スイッチング素子を有する集積回路 |
| JP2007243169A (ja) * | 2006-02-07 | 2007-09-20 | Qimonda Ag | 遮熱機構を有する相変化メモリセル |
| US7372722B2 (en) | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| JP2008541423A (ja) * | 2005-05-06 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ペルチエ制御相変化メモリ |
| JP2009081215A (ja) * | 2007-09-25 | 2009-04-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
| JP2010522978A (ja) * | 2007-03-29 | 2010-07-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 磁気トンネル接合を備えた磁気メモリ |
| US7821086B2 (en) | 2006-01-19 | 2010-10-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2012084765A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | 不揮発性メモリ素子及びその製造方法 |
| US8964459B2 (en) | 2012-03-22 | 2015-02-24 | Kabushiki Kaisha Toshiba | Magnetoresistive element and writing method of magnetic memory |
| US10103198B2 (en) | 2015-03-11 | 2018-10-16 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
-
2002
- 2002-03-29 JP JP2002097889A patent/JP4091328B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005524225A (ja) * | 2002-04-23 | 2005-08-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 発熱体付きメモリ記憶デバイス |
| US7372722B2 (en) | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7522446B2 (en) | 2003-10-31 | 2009-04-21 | Samsung Electronics Co., Ltd. | Heating MRAM cells to ease state switching |
| JP2005136419A (ja) * | 2003-10-31 | 2005-05-26 | Hewlett-Packard Development Co Lp | 状態の切り換えを容易化するための加熱式ｍｒａｍセル |
| JP4572102B2 (ja) * | 2003-10-31 | 2010-10-27 | 三星電子株式会社 | 状態の切り換えを容易化するための加熱式ｍｒａｍセル |
| FR2867300A1 (fr) * | 2004-03-05 | 2005-09-09 | Commissariat Energie Atomique | Memoire vive magnetoresistive a haute densite de courant |
| EP1580760A1 (fr) * | 2004-03-05 | 2005-09-28 | Commissariat A L'Energie Atomique | Mémoire vive magnétorésistive à haute densité de courant |
| US7626221B2 (en) | 2004-03-05 | 2009-12-01 | Commissariat A L'energie Atomique | Magnetoresistive random access memory with high current density |
| JP2008541423A (ja) * | 2005-05-06 | 2008-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ペルチエ制御相変化メモリ |
| JP2007123908A (ja) * | 2005-10-28 | 2007-05-17 | Samsung Electronics Co Ltd | 相変化メモリ素子、その動作及び製造方法 |
| US8742514B2 (en) | 2005-10-28 | 2014-06-03 | Samsung Electronics Co., Ltd. | Storage node, phase change memory device and methods of operating and fabricating the same |
| JP2007180406A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 不揮発性スイッチング素子およびその製造方法ならびに不揮発性スイッチング素子を有する集積回路 |
| US7821086B2 (en) | 2006-01-19 | 2010-10-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2007243169A (ja) * | 2006-02-07 | 2007-09-20 | Qimonda Ag | 遮熱機構を有する相変化メモリセル |
| JP2010522978A (ja) * | 2007-03-29 | 2010-07-08 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 磁気トンネル接合を備えた磁気メモリ |
| JP2009081215A (ja) * | 2007-09-25 | 2009-04-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
| JP2012084765A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | 不揮発性メモリ素子及びその製造方法 |
| US8964459B2 (en) | 2012-03-22 | 2015-02-24 | Kabushiki Kaisha Toshiba | Magnetoresistive element and writing method of magnetic memory |
| US10103198B2 (en) | 2015-03-11 | 2018-10-16 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4091328B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4149647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP4307376B2 (ja) | 熱によって選択された交差点ｍｒａｍセルの設計 | |
| US7092283B2 (en) | Magnetic random access memory devices including heat generating layers and related methods | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| US6153443A (en) | Method of fabricating a magnetic random access memory | |
| JP5578448B2 (ja) | 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置 | |
| JP2006073930A (ja) | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ | |
| WO2017149874A1 (ja) | 磁気抵抗素子及び電子デバイス | |
| JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4040414B2 (ja) | 磁気メモリ | |
| JP2002026281A (ja) | 固体磁気メモリ | |
| TWI342065B (en) | Nano-contacted magnetic memory device | |
| JP4640489B2 (ja) | 情報記憶素子、及び、情報記憶素子における情報書込み・読出し方法 | |
| JP2003030976A (ja) | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し導体 | |
| JP2008098365A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP2007081280A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2008098515A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP4091328B2 (ja) | 磁気記憶装置 | |
| JP3993522B2 (ja) | 磁気記憶装置の製造方法 | |
| JP2003197880A (ja) | ショットキーダイオードを用いたマグネチックｒａｍ | |
| JP2004031961A (ja) | 自発ホール効果を用いた磁気ｒａｍ及びこれを用いたデータ記録及び再生方法 | |
| JP4572102B2 (ja) | 状態の切り換えを容易化するための加熱式ｍｒａｍセル | |
| JP4415745B2 (ja) | 固体メモリ装置 | |
| JP2005123611A (ja) | 熱アシスト型磁気メモリ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |