JP2003273361A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2003273361A JP2003273361A JP2002072407A JP2002072407A JP2003273361A JP 2003273361 A JP2003273361 A JP 2003273361A JP 2002072407 A JP2002072407 A JP 2002072407A JP 2002072407 A JP2002072407 A JP 2002072407A JP 2003273361 A JP2003273361 A JP 2003273361A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- conductive film
- peripheral drive
- film
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method.
【0002】[0002]
【従来の技術】薄型で低消費電力という特長を有する液
晶表示装置の中でも、駆動素子として薄膜トランジスタ
(Thin Film Transistor;略称:TFT)を用いるアク
ティブマトリックス方式の液晶表示装置は、コントラス
トが高く、応答速度が速いなど、高性能であるので、主
にパーソナルコンピュータなどの表示部および携帯用の
テレビジョン装置などに使用されており、近年その市場
規模は大きく伸びている。2. Description of the Related Art Among liquid crystal display devices which are thin and have low power consumption, an active matrix liquid crystal display device using a thin film transistor (TFT) as a driving element has a high contrast and a high response speed. Since it has high performance such as high speed, it is mainly used for a display unit such as a personal computer and a portable television device and the like, and its market size has been greatly expanded in recent years.
【0003】TFTの活性領域であるチャネル領域の部
分には、従来から非晶質のシリコン(元素記号:Si)
であるアモルファスシリコン(以下、「a−Si」と略
記する)が使用されているけれども、近年、結晶性のシ
リコンである多結晶シリコン(以下、「poly−Si」と
略記する)をチャネル領域に使用した高性能のTFTを
用いる液晶表示装置が開発されている。チャネル領域に
多結晶シリコンを用いることによって、表示部の画素用
TFTと表示部の周辺に配置される駆動用の電子回路
(以下、単に「周辺駆動回路」とも称する)とを、同一
基板上に同時に作製した、いわゆるドライバーモノリシ
ック型液晶表示装置が実現され、将来の有望な商品とし
て注目を集めている。Conventionally, amorphous silicon (elemental symbol: Si) is formed in the channel region which is the active region of the TFT.
Although amorphous silicon (hereinafter abbreviated as “a-Si”) is used as a material, polycrystalline silicon (hereinafter abbreviated as “poly-Si”), which is crystalline silicon, is used in the channel region in recent years. A liquid crystal display device using the used high-performance TFT has been developed. By using polycrystalline silicon in the channel region, the pixel TFT of the display section and the driving electronic circuit (hereinafter, simply referred to as “peripheral drive circuit”) arranged in the periphery of the display section are formed on the same substrate. A so-called driver monolithic liquid crystal display device, which was manufactured at the same time, was realized, and is attracting attention as a promising future product.
【0004】ドライバーモノリシック型液晶表示装置
は、小型化が可能であるので、プロジェクション装置に
使用されている。プロジェクション装置用の液晶表示装
置には、小型であるとともに、高輝度および高精細であ
ることが要求されており、液晶表示装置の中でも特に高
い技術を必要とする。The driver monolithic liquid crystal display device is used in a projection device because it can be miniaturized. A liquid crystal display device for a projection device is required to be small in size and have high brightness and high definition, and thus requires a particularly high technology among liquid crystal display devices.
【0005】プロジェクション装置は、小型の液晶表示
装置に対して非常に強い光を通過させてスクリーン上な
どに表示を行うものであり、プロジェクション装置の小
型化および高輝度化の進捗に応じて、液晶表示装置には
高い耐光性が必要とされる。液晶表示装置の表示部に設
けられる画素用TFTを形成するa−Siまたはpoly−
Siなどのシリコン膜に光が入射すると、光導電効果に
よって電流が流れやすくなり、オフ状態においてTFT
に流れる電流であるオフ電流が増大し、画素電極の電位
を保持することが困難になるので、コントラストなどの
表示品位が低下する。The projection device allows a small liquid crystal display device to pass very strong light to display on a screen or the like. According to the progress of miniaturization and high brightness of the projection device, a liquid crystal display device is provided. High light resistance is required for the display device. A-Si or poly- which forms a pixel TFT provided in the display portion of a liquid crystal display device
When light is incident on a silicon film such as Si, a current easily flows due to the photoconductive effect, and the TFT is turned off in the off state.
The off current, which is a current flowing in the pixel electrode, increases, and it becomes difficult to maintain the potential of the pixel electrode, so that the display quality such as contrast deteriorates.
【0006】ドライバーモノリシック型液晶表示装置
は、基板上に前述の表示部の画素用TFTと周辺駆動回
路とを形成した半導体装置を含んで構成される。ドライ
バーモノリシック型液晶表示装置に用いられる半導体装
置の一例として、ドライバーモノリシック型アクティブ
マトリックス回路基板5を示す。図14は、ドライバー
モノリシック型アクティブマトリックス回路基板5の概
略構成を示す断面図である。図14では、マトリックス
状に配列される複数の画素電極79および各画素電極7
9に接続される複数の画素用TFT82を含む表示部5
2の一部と、表示部52の周辺に設けられ周辺駆動回路
用TFT81を含む周辺駆動回路部51の一部とを示
す。The driver monolithic type liquid crystal display device is constituted by including a semiconductor device in which the above-mentioned pixel TFT of the display section and a peripheral drive circuit are formed on a substrate. A driver monolithic active matrix circuit board 5 is shown as an example of a semiconductor device used for a driver monolithic liquid crystal display device. FIG. 14 is a sectional view showing a schematic configuration of the driver monolithic active matrix circuit board 5. In FIG. 14, a plurality of pixel electrodes 79 arranged in a matrix and each pixel electrode 7 are arranged.
Display unit 5 including a plurality of pixel TFTs 82 connected to
2 and a part of the peripheral drive circuit section 51 provided around the display section 52 and including the peripheral drive circuit TFT 81.
【0007】図14に示すように、ドライバーモノリシ
ック型アクティブマトリックス回路基板5には、透光性
基板61上に、第1の層間絶縁膜63を介して、周辺駆
動回路用TFT81と画素用TFT82とが形成されて
いる。周辺駆動回路用TFT81および画素用TFT8
2は、不純物が添加されたソース領域64およびドレイ
ン領域66と不純物が添加されていないチャネル領域6
5とを有する半導体層80の上層側に、ゲート絶縁膜6
7を介して、ゲート電極68を備える。ゲート電極68
の上層側には、第2の層間絶縁膜70を介して、ソース
電極コンタクトホール71によってソース領域64と電
気的に接続されるソース電極73と、ドレイン電極コン
タクトホール72によってドレイン領域66と電気的に
接続されるドレイン電極74とが形成されている。表示
部52では、ソース電極73およびドレイン電極74の
上層側に第3の層間絶縁膜75を介して上層遮光膜76
が形成され、さらに上層遮光膜76の上層側に第4の層
間絶縁膜77を介して、画素電極コンタクトホール78
の表面に形成された導電膜90によってドレイン電極7
4と電気的に接続される透光性を有する画素電極79が
形成されている。ここで、画素電極コンタクトホール7
8の表面とは、画素電極コンタクトホール78に臨む第
3の層間絶縁膜75および第4の層間絶縁膜77の表面
のことである。As shown in FIG. 14, in the driver monolithic active matrix circuit substrate 5, a peripheral drive circuit TFT 81 and a pixel TFT 82 are provided on a transparent substrate 61 via a first interlayer insulating film 63. Are formed. Peripheral drive circuit TFT 81 and pixel TFT 8
2 is a source region 64 and a drain region 66 to which impurities are added, and a channel region 6 to which impurities are not added.
And a gate insulating film 6 on the upper side of the semiconductor layer 80 having
A gate electrode 68 is provided via Gate electrode 68
On the upper layer side, a source electrode 73 electrically connected to the source region 64 by the source electrode contact hole 71 and a drain region 66 electrically by the drain electrode contact hole 72 via the second interlayer insulating film 70. And a drain electrode 74 connected to. In the display section 52, the upper light-shielding film 76 is provided on the upper layer side of the source electrode 73 and the drain electrode 74 with the third interlayer insulating film 75 interposed therebetween.
And a pixel electrode contact hole 78 is formed on the upper layer side of the upper layer light-shielding film 76 through a fourth interlayer insulating film 77.
The drain electrode 7 is formed by the conductive film 90 formed on the surface of the
A pixel electrode 79 having a light-transmitting property that is electrically connected to the pixel electrode 4 is formed. Here, the pixel electrode contact hole 7
The surface of No. 8 is the surface of the third interlayer insulating film 75 and the fourth interlayer insulating film 77 facing the pixel electrode contact hole 78.
【0008】また表示部52には補助容量電極69が形
成されている。ドライバーモノリシック型アクティブマ
トリックス回路基板5を用いる液晶表示装置では、ドラ
イバーモノリシック型アクティブマトリックス回路基板
5に設けられる画素電極79と、画素電極79に対向す
るように設けられる図示しない対向電極と、画素電極7
9および前記対向電極に挟まれる液晶とによって形成さ
れる液晶容量と呼ばれるキャパシタに電圧を印加した
後、その電圧を保持することによって液晶を駆動する。
電圧を十分長く保持するため、液晶容量と並列に、補助
的に電圧を保持する補助容量と呼ばれるキャパシタが設
けられる。補助容量電極69は、この補助容量を構成す
るための電極である。An auxiliary capacitance electrode 69 is formed on the display section 52. In the liquid crystal display device using the driver monolithic active matrix circuit substrate 5, the pixel electrode 79 provided on the driver monolithic active matrix circuit substrate 5, a counter electrode (not shown) provided so as to face the pixel electrode 79, and the pixel electrode 7
After applying a voltage to a capacitor called a liquid crystal capacitance formed by 9 and the liquid crystal sandwiched between the counter electrodes, the liquid crystal is driven by holding the voltage.
In order to hold the voltage sufficiently long, a capacitor called an auxiliary capacitor for auxiliary holding the voltage is provided in parallel with the liquid crystal capacitor. The auxiliary capacitance electrode 69 is an electrode for forming this auxiliary capacitance.
【0009】また表示部52の半導体層80の下層側に
は、第1の層間絶縁膜63を介して下層遮光膜62が形
成されている。下層遮光膜62は、特開平11−843
59号公報に開示されているように、画素用TFT82
に対して下方向から入射する光、たとえば透光性基板6
1からの反射光などを遮るために設けられる。下層遮光
膜62を設けることによって、画素用TFT82に対し
て下方向から入射する光を減少させることができるの
で、前述のようにオフ電流が増大することがなく、液晶
表示装置の表示品位の低下を防ぐことができる。On the lower layer side of the semiconductor layer 80 of the display section 52, a lower layer light shielding film 62 is formed via a first interlayer insulating film 63. The lower light-shielding film 62 is disclosed in JP-A-11-843.
As disclosed in Japanese Patent No. 59, the pixel TFT 82
Light incident from below with respect to, for example, the transparent substrate 6
It is provided to block the reflected light from 1 and the like. By providing the lower light-shielding film 62, the light incident on the pixel TFT 82 from below can be reduced, so that the off current does not increase and the display quality of the liquid crystal display device deteriorates as described above. Can be prevented.
【0010】下層遮光膜62および上層遮光膜76は、
周辺駆動回路部51には設けられていない。画素用TF
T82とは異なり、周辺駆動回路用TFT81には直接
光を当てる必要がないので、周辺駆動回路用TFT81
はドライバーモノリシック型アクティブマトリックス回
路基板5の外方に設けられるパッケージなどによって遮
光される。したがって、周辺駆動回路部51には、表示
部52に設けられる下層遮光膜62および上層遮光膜7
6などの内部から遮光する部材は必要でない。The lower light shielding film 62 and the upper light shielding film 76 are
It is not provided in the peripheral drive circuit section 51. TF for pixels
Unlike T82, since it is not necessary to directly illuminate the peripheral drive circuit TFT 81, the peripheral drive circuit TFT 81
Is shielded from light by a package or the like provided outside the driver monolithic active matrix circuit board 5. Therefore, in the peripheral drive circuit unit 51, the lower layer light shielding film 62 and the upper layer light shielding film 7 provided in the display unit 52 are provided.
A member for shielding light from the inside such as 6 is not necessary.
【0011】周辺駆動回路用のトランジスタは、液晶表
示装置の外部から入力される液晶表示用のデータを高速
演算し、表示部に入力するための信号に変換し、表示部
に入力する素子である。周辺駆動回路には、液晶表示装
置を駆動させるために、複雑な回路や多種多様な応答特
性が必要であるので、周辺駆動回路用トランジスタに
は、高いキャリア移動度(以下、単に「移動度」とも称
する)、高速動作および高いオン特性などの高い性能が
要求される。The transistor for the peripheral drive circuit is an element for performing high-speed calculation of liquid crystal display data input from the outside of the liquid crystal display device, converting it into a signal for input to the display portion, and inputting the signal to the display portion. . Since the peripheral drive circuit needs a complicated circuit and various response characteristics to drive the liquid crystal display device, the peripheral drive circuit transistor has a high carrier mobility (hereinafter, simply referred to as “mobility”). Also referred to as), high performance such as high speed operation and high ON characteristics is required.
【0012】実用化されているドライバーモノリシック
型の液晶表示装置の周辺駆動回路用TFTの移動度は、
活性領域にpol y−Siを使用するものの場合、伝導電
子をキャリアとするN型および正孔をキャリアとするP
型のいずれのTFTにおいても100cm2/V・s程度とな
っている。The mobility of the peripheral drive circuit TFT of the driver monolithic type liquid crystal display device which has been practically used is
In the case of using poly-Si in the active region, N-type having conduction electrons as carriers and P-type having holes as carriers
It is about 100 cm 2 / V · s in any TFT of the mold.
【0013】[0013]
【発明が解決しようとする課題】しかしながら、液晶表
示装置の表示品位の向上のために周辺駆動回路の駆動方
式を改良したり、液晶表示装置の小型化のために周辺駆
動回路の占める面積を縮小するためには、周辺駆動回路
用トランジスタの性能のさらなる向上が求められる。However, the driving method of the peripheral drive circuit is improved to improve the display quality of the liquid crystal display device, or the area occupied by the peripheral drive circuit is reduced to downsize the liquid crystal display device. In order to do so, it is required to further improve the performance of the peripheral drive circuit transistor.
【0014】本発明の目的は、高性能の周辺駆動回路用
トランジスタを有する半導体装置およびその製造方法を
提供することである。An object of the present invention is to provide a semiconductor device having a high-performance peripheral drive circuit transistor and a method for manufacturing the same.
【0015】[0015]
【課題を解決するための手段】本発明は、基板上に、マ
トリックス状に配列される複数の画素電極および各画素
電極に接続される複数の画素用トランジスタを含む表示
部と、前記表示部の周辺に設けられ周辺駆動回路用トラ
ンジスタを含む周辺駆動回路部とを有する半導体装置で
あって、前記周辺駆動回路用トランジスタは、半導体層
で形成されるチャネル領域の上層側に、絶縁膜を介し
て、導電層が積層されて形成されるゲート電極を備え、
前記周辺駆動回路部には、前記半導体層の下層側に、絶
縁膜を介して導電膜が設けられ、前記半導体層の下層側
に設けられる導電膜は、前記ゲート電極と電気的に接続
されることを特徴とする半導体装置である。According to the present invention, there is provided, on a substrate, a display section including a plurality of pixel electrodes arranged in a matrix and a plurality of pixel transistors connected to the respective pixel electrodes, and a display section of the display section. A semiconductor device having a peripheral drive circuit portion which is provided in the periphery and includes a peripheral drive circuit transistor, wherein the peripheral drive circuit transistor is provided on an upper layer side of a channel region formed of a semiconductor layer with an insulating film interposed therebetween. A gate electrode is formed by stacking conductive layers,
In the peripheral drive circuit unit, a conductive film is provided below the semiconductor layer via an insulating film, and the conductive film provided below the semiconductor layer is electrically connected to the gate electrode. It is a semiconductor device characterized by the above.
【0016】本発明に従えば、半導体装置は、基板上
に、マトリックス状に配列される複数の画素電極および
各画素電極に接続される複数の画素用トランジスタを含
む表示部と、前記表示部の周辺に設けられ周辺駆動回路
用トランジスタを含む周辺駆動回路部とを有し、前記周
辺駆動回路用トランジスタは、半導体層で形成されるチ
ャネル領域の上層側に、絶縁膜を介して、導電層が積層
されて形成されるゲート電極を備え、前記周辺駆動回路
部には、前記半導体層の下層側に、絶縁膜を介して導電
膜が設けられ、前記半導体層の下層側に設けられる導電
膜は、前記ゲート電極と電気的に接続される。このこと
によって、前記半導体層の下層側に設けられる導電膜と
前記ゲート電極とを同じ電位にすることができるので、
前記半導体層の下層側に設けられる導電膜を、前記周辺
駆動回路用トランジスタを流れる電流を制御する第2の
ゲート電極として使用し、前記周辺駆動回路用トランジ
スタをダブルゲート構造とすることができる。すなわ
ち、前記チャネル領域のうち、前記ゲート電極に臨む表
面付近に加えて、前記導電膜に臨む表面付近を、前記周
辺駆動回路用トランジスタをオン状態にしたときに電流
が通過する領域として利用することができるので、半導
体装置に設けられる周辺駆動回路用トランジスタに高い
移動度および高いオン特性を付与し、高性能の周辺駆動
回路用トランジスタとすることができる。したがって、
周辺駆動回路部の縮小による液晶表示装置の小型化およ
び周辺駆動回路の駆動方式の改良による液晶表示装置の
表示品位の向上が可能になるので、高機能のドライバー
モノリシック型アクティブマトリックス液晶表示装置、
特に高輝度で高精細のプロジェクション装置用の液晶表
示装置を実現し、プロジェクション装置の小型化および
高性能化を図ることができる。According to the present invention, a semiconductor device includes a display section including a plurality of pixel electrodes arranged in a matrix and a plurality of pixel transistors connected to the respective pixel electrodes on a substrate, and the display section. And a peripheral drive circuit portion including a peripheral drive circuit transistor provided in the periphery, wherein the peripheral drive circuit transistor has a conductive layer on an upper layer side of a channel region formed of a semiconductor layer via an insulating film. A conductive film is provided on the lower layer side of the semiconductor layer via an insulating film in the peripheral drive circuit portion, the conductive film being provided on the lower layer side of the semiconductor layer. , Electrically connected to the gate electrode. This allows the conductive film provided on the lower layer side of the semiconductor layer and the gate electrode to have the same potential,
The conductive film provided on the lower layer side of the semiconductor layer can be used as a second gate electrode for controlling a current flowing through the peripheral drive circuit transistor, and the peripheral drive circuit transistor can have a double gate structure. That is, of the channel region, in addition to the vicinity of the surface facing the gate electrode, the vicinity of the surface facing the conductive film is used as a region through which a current passes when the peripheral drive circuit transistor is turned on. Therefore, high mobility and high on-state characteristics can be imparted to the peripheral driver circuit transistor provided in the semiconductor device, so that the peripheral driver circuit transistor can have high performance. Therefore,
Since the liquid crystal display device can be downsized by reducing the peripheral drive circuit section and the display quality of the liquid crystal display device can be improved by improving the driving method of the peripheral drive circuit, a highly functional driver monolithic active matrix liquid crystal display device,
In particular, it is possible to realize a liquid crystal display device for a projection device with high brightness and high definition, and to downsize and improve the performance of the projection device.
【0017】また本発明は、前記画素用トランジスタ
は、半導体層で形成されるチャネル領域の上層側に、絶
縁膜を介して、導電層が積層されて形成されるゲート電
極を備え、前記表示部には、前記半導体層の下層側に、
絶縁膜を介して遮光性導電膜が設けられ、前記周辺駆動
回路部に設けられる導電膜は、遮光性導電膜であり、前
記表示部に設けられる遮光性導電膜と同時に形成される
ことを特徴とする。According to the present invention, the pixel transistor includes a gate electrode formed by laminating a conductive layer on an upper layer side of a channel region formed of a semiconductor layer with an insulating film interposed therebetween, and the display section is provided. On the lower layer side of the semiconductor layer,
A light-shielding conductive film is provided through an insulating film, and the conductive film provided in the peripheral drive circuit portion is a light-shielding conductive film, and is formed at the same time as the light-shielding conductive film provided in the display portion. And
【0018】本発明に従えば、前記画素用トランジスタ
は、半導体層で形成されるチャネル領域の上層側に、絶
縁膜を介して、導電層が積層されて形成されるゲート電
極を備え、前記表示部には、前記半導体層の下層側に、
絶縁膜を介して遮光性導電膜が設けられ、前記周辺駆動
回路部に設けられる導電膜は、遮光性導電膜であり、前
記表示部に設けられる遮光性導電膜と同時に形成され
る。このことによって、製造時の工程数を増加させるこ
となく、前記周辺駆動回路部に導電膜を設け、前記周辺
駆動回路用トランジスタの性能を向上させることができ
る。したがって、前記周辺駆動回路部には、高移動度お
よび高オン特性を有する周辺駆動回路用トランジスタを
形成し、前記表示部には、前記画素用トランジスタのオ
フ状態において前記画素用トランジスタを流れる電流で
あるオフ電流が光によって増大することの少ない画素用
トランジスタを形成することができる。According to the invention, the pixel transistor includes a gate electrode formed by laminating a conductive layer on an upper layer side of a channel region formed of a semiconductor layer with an insulating film interposed therebetween, Part, on the lower layer side of the semiconductor layer,
A light-shielding conductive film is provided through an insulating film, and the conductive film provided in the peripheral driver circuit portion is a light-shielding conductive film and is formed at the same time as the light-shielding conductive film provided in the display portion. As a result, the conductive film can be provided in the peripheral drive circuit section and the performance of the peripheral drive circuit transistor can be improved without increasing the number of manufacturing steps. Therefore, a peripheral drive circuit transistor having high mobility and high ON characteristics is formed in the peripheral drive circuit section, and a current flowing through the pixel transistor is formed in the display section when the pixel transistor is in an OFF state. It is possible to form a pixel transistor in which a certain off current is less likely to be increased by light.
【0019】また本発明は、前記表示部に設けられる遮
光性導電膜は、前記画素用トランジスタのゲート電極と
電気的に接続されないことを特徴とする。Further, the invention is characterized in that the light-shielding conductive film provided in the display section is not electrically connected to the gate electrode of the pixel transistor.
【0020】本発明に従えば、前記表示部に設けられる
遮光性導電膜は、前記画素用トランジスタのゲート電極
と電気的に接続されないので、前記表示部に設けられる
遮光性導電膜と前記画素用トランジスタのゲート電極と
を異なる電位とすることができる。前記表示部に設けら
れる遮光性導電膜と前記画素用トランジスタのゲート電
極とが電気的に接続されて同じ電位になると、前記画素
用トランジスタのオフ状態において、オフ電流が増大
し、前記画素用トランジスタによって与えられる前記画
素電極の電位を保持することが困難になる。したがっ
て、前述のように、前記表示部に設けられる遮光性導電
膜と、前記画素用トランジスタのゲート電極とを異なる
電位とすることによって、前記画素用トランジスタのオ
フ時の前記画素電極の電位の低下を防ぐことができ、こ
のような半導体装置を用いた液晶表示装置の表示品位を
向上させることができる。According to the present invention, since the light-shielding conductive film provided in the display section is not electrically connected to the gate electrode of the pixel transistor, the light-shielding conductive film provided in the display section and the pixel The gate electrode of the transistor can have a different potential. When the light-shielding conductive film provided in the display portion and the gate electrode of the pixel transistor are electrically connected to have the same potential, the off current increases in the off state of the pixel transistor, and the pixel transistor It becomes difficult to hold the potential of the pixel electrode given by Therefore, as described above, the potential of the pixel electrode when the pixel transistor is off is lowered by setting the light-shielding conductive film provided in the display section and the gate electrode of the pixel transistor to different potentials. Can be prevented, and the display quality of a liquid crystal display device using such a semiconductor device can be improved.
【0021】また本発明は、前記周辺駆動回路用トラン
ジスタのチャネル領域と前記周辺駆動回路部の導電膜と
の間に設けられる絶縁膜の膜厚d1は、前記画素用トラ
ンジスタのチャネル領域と前記表示部の遮光性導電膜と
の間に設けられる絶縁膜の膜厚d2よりも薄い(d1<
d2)ことを特徴とする。According to the present invention, the film thickness d1 of the insulating film provided between the channel region of the peripheral drive circuit transistor and the conductive film of the peripheral drive circuit section is the same as the channel region of the pixel transistor and the display. Thinner than the film thickness d2 of the insulating film provided between the light-shielding conductive film of the other part (d1 <
d2).
【0022】本発明に従えば、前記周辺駆動回路用トラ
ンジスタのチャネル領域と前記周辺駆動回路部の導電膜
との間に設けられる絶縁膜の膜厚d1は、前記画素用ト
ランジスタのチャネル領域と前記表示部の遮光性導電膜
との間に設けられる絶縁膜の膜厚d2よりも薄い(d1
<d2)。電界の強さは距離の二乗に反比例するので、
第2のゲート電極として使用される前記周辺駆動回路部
の導電膜と前記周辺駆動回路用トランジスタのチャネル
領域との距離が近いほど、前記周辺駆動回路部の導電膜
が前記周辺駆動回路用トランジスタのチャネル領域に付
与する電界の強さは強くなる。前記周辺駆動回路部の導
電膜から前記周辺駆動回路用トランジスタのチャネル領
域に付与される電界の強さが強いと、前記周辺駆動回路
用トランジスタのチャネル領域を流れる電流は、前記周
辺駆動回路用トランジスタのオン/オフのスイッチング
に対して応答性よく増減するので、前記周辺駆動回路部
の導電膜のゲート電極としての効果が高まる。一方、前
記表示部の遮光性導電膜は導電性を有するので、前記表
示部の遮光性導電膜と前記画素用トランジスタのチャネ
ル領域との距離が近すぎると、前記表示部の遮光性導電
膜と前記画素用トランジスタの半導体層との間に寄生容
量が発生することがある。前記表示部の遮光性導電膜と
前記画素用トランジスタの半導体層との間に寄生容量が
発生すると、前記画素用トランジスタのオフ状態におい
て、オフ電流が増大し、前記画素用トランジスタによっ
て与えられる前記画素電極の電位を保持することが困難
になる。したがって、前述のように、前記周辺駆動回路
用トランジスタのチャネル領域と前記周辺駆動回路部の
導電膜との間に設けられる絶縁膜の膜厚d1を、前記画
素用トランジスタのチャネル領域と前記表示部の遮光性
導電膜との間に設けられる絶縁膜の膜厚d2よりも薄く
(d1<d2)することによって、前記周辺駆動回路部
の導電膜のゲート電極としての効果を高めるとともに、
前記表示部の遮光性導電膜と前記画素用トランジスタの
半導体層との間の寄生容量の発生を防止し、前記画素用
トランジスタのオフ時の前記画素電極の電位の低下を防
ぐことができる。According to the present invention, the film thickness d1 of the insulating film provided between the channel region of the peripheral drive circuit transistor and the conductive film of the peripheral drive circuit section is the same as that of the channel region of the pixel transistor. It is thinner than the film thickness d2 of the insulating film provided between the display portion and the light-shielding conductive film (d1
<D2). Since the strength of the electric field is inversely proportional to the square of the distance,
The closer the conductive film of the peripheral drive circuit portion used as the second gate electrode is to the channel region of the peripheral drive circuit transistor, the closer the conductive film of the peripheral drive circuit portion is to the peripheral drive circuit transistor. The strength of the electric field applied to the channel region increases. When the strength of the electric field applied to the channel region of the peripheral drive circuit transistor from the conductive film of the peripheral drive circuit unit is high, the current flowing through the channel region of the peripheral drive circuit transistor is changed to the peripheral drive circuit transistor. Since it increases / decreases with good response to ON / OFF switching, the effect of the conductive film of the peripheral drive circuit section as a gate electrode is enhanced. On the other hand, since the light-shielding conductive film of the display unit has conductivity, if the distance between the light-shielding conductive film of the display unit and the channel region of the pixel transistor is too short, the light-shielding conductive film of the display unit becomes Parasitic capacitance may occur between the pixel transistor and the semiconductor layer. When a parasitic capacitance is generated between the light-shielding conductive film of the display section and the semiconductor layer of the pixel transistor, the off current increases in the off state of the pixel transistor, and the pixel provided by the pixel transistor is increased. It becomes difficult to maintain the potential of the electrodes. Therefore, as described above, the film thickness d1 of the insulating film provided between the channel region of the peripheral drive circuit transistor and the conductive film of the peripheral drive circuit unit is set to the channel region of the pixel transistor and the display unit. By making the film thickness smaller than the film thickness d2 of the insulating film provided between the film and the light-shielding conductive film (d1 <d2), the effect of the conductive film of the peripheral drive circuit section as the gate electrode is enhanced, and
It is possible to prevent the generation of parasitic capacitance between the light-shielding conductive film of the display section and the semiconductor layer of the pixel transistor, and prevent the potential of the pixel electrode from decreasing when the pixel transistor is off.
【0023】また本発明は、前記周辺駆動回路部の導電
膜は、前記周辺駆動回路用トランジスタのチャネル領域
に対応するように設けられ、また導電膜の前記チャネル
領域に臨む表面に前記チャネル領域を投影するとき、チ
ャネル領域の投影像が導電膜の前記表面に包含されるよ
うに設けられることを特徴とする。According to the present invention, the conductive film of the peripheral drive circuit portion is provided so as to correspond to the channel region of the peripheral drive circuit transistor, and the channel region is formed on the surface of the conductive film facing the channel region. When projected, the projection image of the channel region is provided so as to be included in the surface of the conductive film.
【0024】本発明に従えば、前記周辺駆動回路部の導
電膜は、前記周辺駆動回路用トランジスタのチャネル領
域に対応するように設けられ、また導電膜の前記チャネ
ル領域に臨む表面に前記チャネル領域を投影するとき、
チャネル領域の投影像が導電膜の前記表面に包含される
ように設けられる。このことによって、第2のゲート電
極として使用される前記周辺駆動回路部の導電膜は、前
記周辺駆動回路用トランジスタのチャネル領域のすべて
の領域に対して電界を付与することができるので、前記
周辺駆動回路部の導電膜のゲート電極としての効果を高
めることができる。According to the invention, the conductive film of the peripheral drive circuit portion is provided so as to correspond to the channel region of the peripheral drive circuit transistor, and the channel region is formed on the surface of the conductive film facing the channel region. When projecting
It is provided such that the projected image of the channel region is included in the surface of the conductive film. As a result, the conductive film of the peripheral drive circuit portion used as the second gate electrode can apply an electric field to all regions of the channel region of the peripheral drive circuit transistor. The effect of the conductive film of the drive circuit portion as the gate electrode can be enhanced.
【0025】また本発明は、前記周辺駆動回路用トラン
ジスタの半導体層は、前記チャネル領域と、チャネル領
域の両側に形成されチャネル領域に沿って延びる不純物
が添加されたソース領域およびドレイン領域と、チャネ
ル領域とソース領域との間およびチャネル領域とドレイ
ン領域との間に形成されソース領域およびドレイン領域
よりも低濃度に不純物が添加された低濃度不純物領域と
を有し、前記周辺駆動回路部の導電膜は、前記周辺駆動
回路用トランジスタのチャネル領域に対応するように設
けられ、また導電膜の前記チャネル領域に臨む表面に前
記チャネル領域と低濃度不純物領域とを投影するとき、
チャネル領域および少なくともチャネル領域寄りの低濃
度不純物領域端部の投影像が導電膜の前記表面に包含さ
れるように設けられることを特徴とする。According to the present invention, the semiconductor layer of the peripheral drive circuit transistor includes the channel region, an impurity-doped source region and a drain region which are formed on both sides of the channel region and extend along the channel region, and a channel. A low-concentration impurity region formed between the region and the source region and between the channel region and the drain region and having a lower concentration of impurities than the source region and the drain region. The film is provided so as to correspond to the channel region of the peripheral drive circuit transistor, and when the channel region and the low-concentration impurity region are projected onto the surface of the conductive film facing the channel region,
The projection image of the channel region and at least the end portion of the low-concentration impurity region near the channel region is provided so as to be included in the surface of the conductive film.
【0026】本発明に従えば、前記周辺駆動回路用トラ
ンジスタの半導体層は、前記チャネル領域と、チャネル
領域の両側に形成されチャネル領域に沿って延びる不純
物が添加されたソース領域およびドレイン領域と、チャ
ネル領域とソース領域との間およびチャネル領域とドレ
イン領域との間に形成されソース領域およびドレイン領
域よりも低濃度に不純物が添加された低濃度不純物領域
とを有し、前記周辺駆動回路部の導電膜は、前記周辺駆
動回路用トランジスタのチャネル領域に対応するように
設けられ、また導電膜の前記チャネル領域に臨む表面に
前記チャネル領域と低濃度不純物領域とを投影すると
き、チャネル領域および少なくともチャネル領域寄りの
低濃度不純物領域端部の投影像が導電膜の前記表面に包
含されるように設けられる。このことによって、後述す
る図10および図11に示すように、前記周辺駆動回路
部の導電膜の端部に対向する位置には、低濃度不純物領
域が配置されることになる。前記周辺駆動回路部の導電
膜に電圧を印加し第2のゲート電極として使用する際、
前記周辺駆動回路部の導電膜の端部における電界は他の
部分よりも強くなっている。この強い電界が導電性の高
い前記周辺駆動回路用トランジスタのソース領域および
ドレイン領域に付与されると、高いエネルギーを有する
キャリアであるホットキャリアが発生し、前記周辺駆動
回路用トランジスタとしての特性が劣化するけれども、
強い電界が導電性の低い低濃度不純物領域に付与される
場合、前述のソース領域およびドレイン領域に付与され
る場合に比べて、ホットキャリアの発生が抑制される。
したがって、前述のように、前記周辺駆動回路用トラン
ジスタの半導体層に、チャネル領域とソース領域とドレ
イン領域と低濃度不純物領域とを設け、前記周辺駆動回
路部の導電膜を、前記周辺駆動回路用トランジスタのチ
ャネル領域に対応するように、また導電膜の前記チャネ
ル領域に臨む表面に前記チャネル領域と低濃度不純物領
域とを投影するとき、チャネル領域および少なくともチ
ャネル領域寄りの低濃度不純物領域端部の投影像が導電
膜の前記表面に包含されるように設けることによって、
前記周辺駆動回路用トランジスタの特性の経時劣化を抑
えることができる。According to the present invention, the semiconductor layer of the transistor for peripheral drive circuit includes the channel region, and source and drain regions formed on both sides of the channel region and extending along the channel region. A low-concentration impurity region formed between the channel region and the source region and between the channel region and the drain region and having a lower concentration of impurities than the source region and the drain region. The conductive film is provided so as to correspond to the channel region of the peripheral drive circuit transistor, and when the channel region and the low concentration impurity region are projected onto the surface of the conductive film facing the channel region, at least the channel region and the low concentration impurity region are projected. Provided so that the projected image of the end portion of the low-concentration impurity region near the channel region is included in the surface of the conductive film. It is. As a result, as shown in FIGS. 10 and 11, which will be described later, a low-concentration impurity region is arranged at a position facing the end of the conductive film of the peripheral drive circuit section. When a voltage is applied to the conductive film of the peripheral drive circuit section to use as a second gate electrode,
The electric field at the end of the conductive film of the peripheral drive circuit section is stronger than the other areas. When this strong electric field is applied to the source region and the drain region of the peripheral drive circuit transistor having high conductivity, hot carriers which are carriers having high energy are generated and the characteristics as the peripheral drive circuit transistor are deteriorated. Though
When a strong electric field is applied to the low-concentration impurity region having low conductivity, generation of hot carriers is suppressed as compared with the case where the strong electric field is applied to the source region and the drain region.
Therefore, as described above, the semiconductor layer of the peripheral drive circuit transistor is provided with the channel region, the source region, the drain region, and the low-concentration impurity region, and the conductive film of the peripheral drive circuit portion is provided for the peripheral drive circuit. When projecting the channel region and the low-concentration impurity region so as to correspond to the channel region of the transistor and on the surface of the conductive film facing the channel region, the channel region and at least the end portion of the low-concentration impurity region near the channel region are By providing the projected image so as to be included on the surface of the conductive film,
It is possible to suppress the deterioration of the characteristics of the peripheral drive circuit transistor with time.
【0027】また本発明は、基板上に、マトリックス状
に配列される複数の画素電極および各画素電極に接続さ
れる複数の画素用トランジスタを含む表示部と、前記表
示部の周辺に設けられ周辺駆動回路用トランジスタを含
む周辺駆動回路部とを有する半導体装置の製造方法であ
って、基板上に、遮光性導電膜を形成する工程と、前記
遮光性導電膜上に、絶縁膜を形成する工程と、前記絶縁
膜上に、チャネル領域となる半導体層と、絶縁膜と、ゲ
ート電極となる導電層とを順次積層する工程と、前記周
辺駆動回路部となるべく予め定められる部分の前記遮光
性導電膜と前記ゲート電極とを電気的に接続する工程と
を含むことを特徴とする半導体装置の製造方法である。Further, according to the present invention, a display portion including a plurality of pixel electrodes arranged in a matrix and a plurality of pixel transistors connected to each pixel electrode on a substrate, and a peripheral portion provided around the display portion. A method of manufacturing a semiconductor device having a peripheral drive circuit section including a drive circuit transistor, the method comprising: forming a light-shielding conductive film on a substrate; and forming an insulating film on the light-shielding conductive film. A step of sequentially stacking a semiconductor layer to be a channel region, an insulating film, and a conductive layer to be a gate electrode on the insulating film; and a portion of the light-shielding conductive film that is predetermined to be the peripheral drive circuit section. A method of manufacturing a semiconductor device, comprising the step of electrically connecting a film and the gate electrode.
【0028】本発明に従えば、基板上に、マトリックス
状に配列される複数の画素電極および各画素電極に接続
される複数の画素用トランジスタを含む表示部と、前記
表示部の周辺に設けられ周辺駆動回路用トランジスタを
含む周辺駆動回路部とを有する半導体装置は、基板上
に、遮光性導電膜を形成する工程と、前記遮光性導電膜
上に、絶縁膜を形成する工程と、前記絶縁膜上に、チャ
ネル領域となる半導体層と、絶縁膜と、ゲート電極とな
る導電層とを順次積層する工程と、前記周辺駆動回路部
となるべく予め定められる部分の前記遮光性導電膜と前
記ゲート電極とを電気的に接続する工程とを経て製造さ
れる。このことによって、前記周辺駆動回路部に設けら
れ前記ゲート電極と電気的に接続される前記遮光性導電
膜を、前記画素用トランジスタに入射する光を減少させ
オフ電流の増大を抑えるために前記表示部に設けられる
遮光性導電膜と同時に形成することができる。また、前
記周辺駆動回路部に設けられる遮光性導電膜と前記周辺
駆動回路用トランジスタのゲート電極とを同じ電位にす
ることができるので、前記周辺駆動回路部に設けられる
遮光性導電膜を、前記周辺駆動回路用トランジスタを流
れる電流を制御する第2のゲート電極として使用し、前
記周辺駆動回路用トランジスタをダブルゲート構造とす
ることができる。すなわち、前記周辺駆動回路用トラン
ジスタのチャネル領域のうち、前記ゲート電極に臨む表
面付近に加えて、前記遮光性導電膜に臨む表面付近を、
前記周辺駆動回路用トランジスタをオン状態にしたとき
に電流が通過する領域として利用することができるの
で、半導体装置に設けられる周辺駆動回路用トランジス
タに高い移動度および高いオン特性を付与し、高性能の
周辺駆動回路用トランジスタとすることができる。した
がって、工程数を増加させることなく、高性能の周辺駆
動回路用トランジスタを有する半導体装置を製造するこ
とができる。According to the present invention, a display portion including a plurality of pixel electrodes arranged in a matrix and a plurality of pixel transistors connected to each pixel electrode on a substrate, and provided around the display portion. A semiconductor device having a peripheral drive circuit section including a peripheral drive circuit transistor includes: a step of forming a light-shielding conductive film on a substrate; a step of forming an insulating film on the light-shielding conductive film; A step of sequentially stacking a semiconductor layer to be a channel region, an insulating film, and a conductive layer to be a gate electrode on the film; and a portion of the light-shielding conductive film and the gate to be the peripheral drive circuit portion which is predetermined. It is manufactured through a process of electrically connecting with an electrode. As a result, the light-shielding conductive film provided in the peripheral drive circuit portion and electrically connected to the gate electrode is used to reduce the light incident on the pixel transistor and suppress the increase in off current. Can be formed at the same time as the light-shielding conductive film provided in the portion. Further, since the light-shielding conductive film provided in the peripheral drive circuit section and the gate electrode of the peripheral drive circuit transistor can have the same potential, the light-shielding conductive film provided in the peripheral drive circuit section is The peripheral drive circuit transistor may have a double gate structure by being used as a second gate electrode for controlling a current flowing through the peripheral drive circuit transistor. That is, in the channel region of the transistor for peripheral drive circuit, in addition to the vicinity of the surface facing the gate electrode, the vicinity of the surface facing the light-shielding conductive film,
Since it can be used as a region through which a current passes when the peripheral drive circuit transistor is turned on, the peripheral drive circuit transistor provided in the semiconductor device is provided with high mobility and high on-characteristics, and high performance is obtained. Can be used as a transistor for the peripheral drive circuit. Therefore, a semiconductor device having a high-performance peripheral drive circuit transistor can be manufactured without increasing the number of steps.
【0029】また本発明は、前記遮光性導電膜上に、絶
縁膜を形成する工程は、前記遮光性導電膜上に、下層絶
縁膜を形成する工程と、前記周辺駆動回路部となるべく
予め定められる部分の前記下層絶縁膜をエッチングによ
って除去する工程と、前記エッチング後の基板の表面に
上層絶縁膜を形成する工程とを含むことを特徴とする。Further, in the present invention, the step of forming an insulating film on the light-shielding conductive film, the step of forming a lower insulating film on the light-shielding conductive film, and the peripheral drive circuit portion are predetermined to be the peripheral drive circuit portion. The method is characterized by including a step of removing the lower layer insulating film in a desired portion by etching, and a step of forming an upper layer insulating film on the surface of the substrate after the etching.
【0030】本発明に従えば、前記遮光性導電膜上に、
絶縁膜を形成する工程は、前記遮光性導電膜上に、下層
絶縁膜を形成する工程と、前記周辺駆動回路部となるべ
く予め定められる部分の前記下層絶縁膜をエッチングに
よって除去する工程と、前記エッチング後の基板の表面
に上層絶縁膜を形成する工程とを含む。このことによっ
て、前記周辺駆動回路用トランジスタのチャネル領域と
前記周辺駆動回路部の遮光性導電膜との間に、前記画素
用トランジスタのチャネル領域と前記表示部の遮光性導
電膜との間に設けられる絶縁膜の膜厚d2よりも薄い膜
厚d1(d1<d2)の絶縁膜を設けることができる。
電界の強さは距離の二乗に反比例するので、第2のゲー
ト電極として使用される前記周辺駆動回路部の遮光性導
電膜と前記周辺駆動回路用トランジスタのチャネル領域
との距離が近いほど、前記周辺駆動回路部の遮光性導電
膜が前記周辺駆動回路用トランジスタのチャネル領域に
付与する電界の強さは強くなる。前記周辺駆動回路部の
遮光性導電膜から前記周辺駆動回路用トランジスタのチ
ャネル領域に付与される電界の強さが強いと、前記周辺
駆動回路用トランジスタのチャネル領域を流れる電流
は、前記周辺駆動回路用トランジスタのオン/オフのス
イッチングに対して応答性よく増減するので、前記周辺
駆動回路部の遮光性導電膜のゲート電極としての効果が
高まる。一方、前記表示部の遮光性導電膜は導電性を有
するので、前記表示部の遮光性導電膜と前記画素用トラ
ンジスタのチャネル領域との距離が近すぎると、前記表
示部の遮光性導電膜と前記画素用トランジスタの半導体
層との間に寄生容量が発生することがある。前記表示部
の遮光性導電膜と前記画素用トランジスタの半導体層と
の間に寄生容量が発生すると、前記画素用トランジスタ
のオフ状態において、オフ電流が増大し、前記画素用ト
ランジスタによって与えられる前記画素電極の電位を保
持することが困難になる。したがって、前述のように、
前記周辺駆動回路用トランジスタのチャネル領域と前記
周辺駆動回路部の遮光性導電膜との間に、前記画素用ト
ランジスタのチャネル領域と前記表示部の遮光性導電膜
との間に設けられる絶縁膜の膜厚d2よりも薄い膜厚d
1(d1<d2)の絶縁膜を設けることによって、前記
周辺駆動回路部の遮光性導電膜のゲート電極としての効
果を高めるとともに、前記表示部の遮光性導電膜と前記
画素用トランジスタの半導体層との間の寄生容量の発生
を防止し、前記画素用トランジスタのオフ時の前記画素
電極の電位の低下を防ぐことができる。According to the invention, on the light-shielding conductive film,
The step of forming an insulating film includes a step of forming a lower layer insulating film on the light-shielding conductive film, a step of removing the lower layer insulating film in a predetermined portion to be the peripheral drive circuit section by etching, Forming an upper insulating film on the surface of the substrate after etching. As a result, it is provided between the channel region of the peripheral drive circuit transistor and the light-shielding conductive film of the peripheral drive circuit section, and between the channel region of the pixel transistor and the light-shielding conductive film of the display section. An insulating film having a film thickness d1 (d1 <d2) smaller than the film thickness d2 of the obtained insulating film can be provided.
Since the strength of the electric field is inversely proportional to the square of the distance, the shorter the distance between the light-shielding conductive film of the peripheral drive circuit section used as the second gate electrode and the channel region of the peripheral drive circuit transistor, the more The strength of the electric field applied to the channel region of the peripheral drive circuit transistor by the light-shielding conductive film of the peripheral drive circuit portion is increased. When the strength of the electric field applied from the light-shielding conductive film of the peripheral drive circuit section to the channel region of the peripheral drive circuit transistor is high, the current flowing through the channel region of the peripheral drive circuit transistor is changed to the peripheral drive circuit. Since the response transistor increases / decreases with good response to ON / OFF switching, the effect as the gate electrode of the light-shielding conductive film of the peripheral drive circuit section is enhanced. On the other hand, since the light-shielding conductive film of the display unit has conductivity, if the distance between the light-shielding conductive film of the display unit and the channel region of the pixel transistor is too short, the light-shielding conductive film of the display unit becomes Parasitic capacitance may occur between the pixel transistor and the semiconductor layer. When a parasitic capacitance is generated between the light-shielding conductive film of the display section and the semiconductor layer of the pixel transistor, the off current increases in the off state of the pixel transistor, and the pixel provided by the pixel transistor is increased. It becomes difficult to maintain the potential of the electrodes. Therefore, as mentioned above,
An insulating film provided between the channel region of the peripheral drive circuit transistor and the light-shielding conductive film of the peripheral drive circuit section, and between the channel region of the pixel transistor and the light-shielding conductive film of the display section. Film thickness d smaller than film thickness d2
By providing the insulating film of 1 (d1 <d2), the effect as the gate electrode of the light-shielding conductive film of the peripheral drive circuit section is enhanced, and the light-shielding conductive film of the display section and the semiconductor layer of the pixel transistor are provided. It is possible to prevent the generation of parasitic capacitance between the pixel electrode and the pixel electrode, and to prevent the potential of the pixel electrode from decreasing when the pixel transistor is off.
【0031】[0031]
【発明の実施の形態】本発明の第1の実施形態である半
導体装置として、ドライバーモノリシック型アクティブ
マトリックス回路基板1を例示する。図1は、ドライバ
ーモノリシック型アクティブマトリックス回路基板1の
概略構成を示す断面図である。図1では、マトリックス
状に配列される複数の画素電極39および各画素電極3
9に接続される複数の画素用薄膜トランジスタ(TF
T)42を含む表示部12の一部と、表示部12の周辺
に設けられ周辺駆動回路用TFT41を含む周辺駆動回
路部11の一部とを示す。また、周辺駆動回路用TFT
41として、金属−酸化物−半導体構造を有する電界効
果トランジスタ(Metal−Oxide−SemiconductorField E
ffect Transistor;略称:MOS FET)のうち、キ
ャリアが伝導電子であるN型のMOS FET(以下、
「NMOS」と称する)を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS A driver monolithic active matrix circuit board 1 will be illustrated as a semiconductor device according to a first embodiment of the present invention. FIG. 1 is a sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 1. In FIG. 1, a plurality of pixel electrodes 39 arranged in a matrix and each pixel electrode 3 are arranged.
9, a plurality of pixel thin film transistors (TF)
T) 42 and a part of the display section 12 and a part of the peripheral drive circuit section 11 provided around the display section 12 and including the peripheral drive circuit TFT 41. Also, TFTs for peripheral drive circuits
41 is a field effect transistor (Metal-Oxide-SemiconductorField E) having a metal-oxide-semiconductor structure.
f-type transistor (abbreviation: MOS FET), N-type MOS FET whose carrier is a conduction electron (hereinafter,
"NMOS").
【0032】図1に示すように、ドライバーモノリシッ
ク型アクティブマトリックス回路基板1には、石英基板
21上に、第1の層間絶縁膜24を介して、周辺駆動回
路用TFT41と画素用TFT42とが形成されてい
る。周辺駆動回路用TFT41および画素用TFT42
は、半導体層25で形成されるチャネル領域29a、ソ
ース領域29bおよびドレイン領域29cの上層側に、
第2の層間絶縁膜26を介して、導電層が積層されて形
成されるゲート電極28を備える。ゲート電極28の上
層側には、第3の層間絶縁膜30を介して、ソース電極
コンタクトホール31によってソース領域29bと電気
的に接続されるソース電極33と、ドレイン電極コンタ
クトホール32によってドレイン領域29cと電気的に
接続されるドレイン電極34とが形成されている。表示
部12では、ソース電極33およびドレイン電極34の
上層側に第4の層間絶縁膜35を介して上層遮光膜36
が形成され、さらに上層遮光膜36の上層側に第5の層
間絶縁膜37を介して、画素電極コンタクトホール38
の表面に形成された導電膜40によってドレイン電極3
4と電気的に接続される画素電極39が形成されてい
る。ここで、画素電極コンタクトホール38の表面と
は、画素電極コンタクトホール38に臨む第4の層間絶
縁膜35および第5の層間絶縁膜37の表面のことであ
る。また表示部12には補助容量電極28aが形成され
ている。また半導体層25の下層側には、第1の層間絶
縁膜24を介して、周辺駆動回路部11では下層導電膜
23が形成され、表示部12では遮光性導電膜である下
層遮光膜22が形成されている。As shown in FIG. 1, in the driver monolithic active matrix circuit substrate 1, a peripheral drive circuit TFT 41 and a pixel TFT 42 are formed on a quartz substrate 21 via a first interlayer insulating film 24. Has been done. Peripheral drive circuit TFT 41 and pixel TFT 42
Is on the upper side of the channel region 29a, the source region 29b and the drain region 29c formed of the semiconductor layer 25,
A gate electrode 28 formed by stacking conductive layers is provided via a second interlayer insulating film 26. On the upper layer side of the gate electrode 28, the source electrode 33 electrically connected to the source region 29b by the source electrode contact hole 31 via the third interlayer insulating film 30, and the drain region 29c by the drain electrode contact hole 32. A drain electrode 34 electrically connected to the drain electrode 34 is formed. In the display section 12, the upper light-shielding film 36 is provided on the upper layer side of the source electrode 33 and the drain electrode 34 with the fourth interlayer insulating film 35 interposed therebetween.
And a pixel electrode contact hole 38 on the upper layer side of the upper layer light-shielding film 36 with a fifth interlayer insulating film 37 interposed.
The drain electrode 3 is formed by the conductive film 40 formed on the surface of the
The pixel electrode 39 electrically connected to the pixel electrode 4 is formed. Here, the surface of the pixel electrode contact hole 38 is the surface of the fourth interlayer insulating film 35 and the fifth interlayer insulating film 37 facing the pixel electrode contact hole 38. Further, the display portion 12 is formed with an auxiliary capacitance electrode 28a. On the lower layer side of the semiconductor layer 25, the lower conductive film 23 is formed in the peripheral drive circuit section 11 via the first interlayer insulating film 24, and the lower light shielding film 22 which is a light shielding conductive film is formed in the display section 12. Has been formed.
【0033】図2(a)は、図1に示すドライバーモノ
リシック型アクティブマトリックス回路基板1の周辺駆
動回路部11にゲート電極28までを形成した状態を、
矢符13の方向から平面的に示す図である。なお、図2
(a)において、第1の層間絶縁膜24および第2の層
間絶縁膜26は、図が錯綜して理解が困難になるので記
載を省略する。図2(b)は、図2(a)に示す周辺駆
動回路部11の切断面線I−I′における断面構成を示
す断面図である。FIG. 2A shows a state in which the gate electrodes 28 are formed in the peripheral drive circuit portion 11 of the driver monolithic active matrix circuit substrate 1 shown in FIG.
It is a figure shown planarly from the direction of arrow 13. Note that FIG.
In (a), the description of the first interlayer insulating film 24 and the second interlayer insulating film 26 is omitted because the figures are complicated and the understanding is difficult. 2B is a cross-sectional view showing a cross-sectional structure taken along the section line I-I 'of the peripheral drive circuit section 11 shown in FIG.
【0034】図2(b)に示すように、下層導電膜23
は、ゲート電極コンタクトホール27を介して、周辺駆
動回路用TFT41のゲート電極28と電気的に接続さ
れる。このことによって、下層導電膜23と周辺駆動回
路用TFT41のゲート電極28とを同じ電位にするこ
とができるので、下層導電膜23を、周辺駆動回路用T
FT41を流れる電流を制御する第2のゲート電極とし
て使用し、周辺駆動回路用TFT41をダブルゲート構
造とすることができる。As shown in FIG. 2B, the lower conductive film 23.
Are electrically connected to the gate electrode 28 of the peripheral drive circuit TFT 41 through the gate electrode contact hole 27. This allows the lower conductive film 23 and the gate electrode 28 of the peripheral drive circuit TFT 41 to have the same potential, so that the lower conductive film 23 can be connected to the peripheral drive circuit T.
The peripheral drive circuit TFT 41 can be made to have a double gate structure by using it as a second gate electrode for controlling the current flowing through the FT 41.
【0035】一方、前述の図14に示すドライバーモノ
リシック型アクティブマトリックス回路基板5の周辺駆
動回路用TFT81では、ゲート電極はゲート電極68
のみである。TFTと呼ばれる素子は、ゲート電極に電
圧を印加し電界を発生させ、発生した電界の効果によっ
て、ソース領域とドレイン領域との間のチャネル領域を
通過する電流の流れを制御することによってオン/オフ
のスイッチングを行う素子である。前述の図14に示す
ドライバーモノリシック型アクティブマトリックス回路
基板5の場合、ゲート電極68に電圧を印加し、周辺駆
動回路用TFT81をオン状態にしたとき、周辺駆動回
路用TFT81のチャネル領域65を通過する電流であ
るオン電流の大部分は、チャネル領域65とゲート絶縁
膜67との界面から数nm程度の深さの部分、すなわち
チャネル領域65のゲート電極68に臨む表面付近を通
過する。したがって、チャネル領域65のうち、チャネ
ル領域65とゲート絶縁膜67との界面から大きく離れ
た部分、すなわちチャネル領域65の透光性基板61に
臨む表面付近はオン電流にはあまり寄与しない。On the other hand, in the peripheral drive circuit TFT 81 of the driver monolithic active matrix circuit substrate 5 shown in FIG. 14, the gate electrode is the gate electrode 68.
Only. An element called a TFT is turned on / off by applying a voltage to a gate electrode to generate an electric field and controlling the flow of a current passing through a channel region between a source region and a drain region by the effect of the generated electric field. Is an element that performs switching. In the case of the driver monolithic active matrix circuit substrate 5 shown in FIG. 14 described above, when a voltage is applied to the gate electrode 68 to turn on the peripheral drive circuit TFT 81, the peripheral drive circuit TFT 81 passes through the channel region 65. Most of the on-current, which is a current, passes through a portion having a depth of about several nm from the interface between the channel region 65 and the gate insulating film 67, that is, near the surface of the channel region 65 facing the gate electrode 68. Therefore, a portion of the channel region 65 that is far away from the interface between the channel region 65 and the gate insulating film 67, that is, the vicinity of the surface of the channel region 65 facing the transparent substrate 61 does not contribute much to the on-current.
【0036】本実施の形態によるドライバーモノリシッ
ク型アクティブマトリックス回路基板1では、前述のよ
うに、下層導電膜23がゲート電極28と電気的に接続
され、周辺駆動回路用TFT41がダブルゲート構造に
なっているので、チャネル領域29aのうち、ゲート電
極28に臨む表面付近に加えて、下層導電膜23に臨む
表面付近を、周辺駆動回路用TFT41をオン状態にし
たときに電流が通過する領域として利用することができ
るので、周辺駆動回路用TFT41に高い移動度および
高いオン特性を付与し、高性能の周辺駆動回路用TFT
41とすることができる。したがって、半導体装置に設
けられる周辺駆動回路部の縮小および周辺駆動回路の駆
動方式の改良が可能になる。このような半導体装置を用
いれば、液晶表示装置の小型化および表示品位の向上が
可能になるので、高機能のドライバーモノリシック型ア
クティブマトリックス液晶表示装置、特に高輝度で高精
細のプロジェクション装置用の液晶表示装置を実現し、
プロジェクション装置の小型化および高性能化を図るこ
とができる。In the driver monolithic active matrix circuit substrate 1 according to this embodiment, as described above, the lower conductive film 23 is electrically connected to the gate electrode 28, and the peripheral drive circuit TFT 41 has a double gate structure. Therefore, in the channel region 29a, in addition to the vicinity of the surface facing the gate electrode 28, the vicinity of the surface facing the lower conductive film 23 is used as a region through which a current passes when the peripheral drive circuit TFT 41 is turned on. Therefore, high mobility and high on-characteristics are imparted to the peripheral drive circuit TFT 41, and the peripheral drive circuit TFT 41 with high performance is provided.
It can be 41. Therefore, it is possible to reduce the size of the peripheral drive circuit portion provided in the semiconductor device and improve the drive system of the peripheral drive circuit. By using such a semiconductor device, the liquid crystal display device can be downsized and the display quality can be improved. Therefore, a high-performance driver monolithic active matrix liquid crystal display device, particularly a liquid crystal for a high-luminance and high-definition projection device. Realization of display device,
It is possible to reduce the size and performance of the projection device.
【0037】また下層導電膜23は、図1に示すよう
に、周辺駆動回路用TFT41のチャネル領域29aに
対応するように設けられ、また下層導電膜23のチャネ
ル領域29aに臨む表面23aにチャネル領域29aを
投影するとき、チャネル領域29aの投影像は下層導電
膜23の前記表面23aに包含される。このことによっ
て、前述のように第2のゲート電極として使用される下
層導電膜23は、周辺駆動回路用TFT41のチャネル
領域29aのすべての領域に対して電界を付与すること
ができるので、下層導電膜23のゲート電極としての効
果を高めることができる。As shown in FIG. 1, the lower conductive film 23 is provided so as to correspond to the channel region 29a of the peripheral drive circuit TFT 41, and the channel region is formed on the surface 23a of the lower conductive film 23 facing the channel region 29a. When projecting 29 a, the projected image of the channel region 29 a is included in the surface 23 a of the lower conductive film 23. As a result, as described above, the lower conductive film 23 used as the second gate electrode can apply an electric field to all the regions of the channel region 29a of the peripheral drive circuit TFT 41, so that the lower conductive film is formed. The effect of the film 23 as a gate electrode can be enhanced.
【0038】また下層導電膜23は、遮光性導電膜であ
り、表示部12の下層遮光膜22と同時に形成される。
このことによって、製造時の工程数を増加させることな
く、周辺駆動回路部11に下層導電膜23を設け、周辺
駆動回路用TFT41の性能を向上させることができ
る。したがって、周辺駆動回路部11には、高移動度お
よび高オン特性を有する周辺駆動回路用TFT41を形
成し、表示部12には、光によってオフ電流が増大する
ことの少ない画素用TFT42を形成することができ
る。The lower conductive film 23 is a light-shielding conductive film and is formed simultaneously with the lower light-shielding film 22 of the display section 12.
As a result, the lower conductive film 23 can be provided in the peripheral drive circuit section 11 and the performance of the peripheral drive circuit TFT 41 can be improved without increasing the number of manufacturing steps. Therefore, the peripheral drive circuit section 11 is formed with the peripheral drive circuit TFT 41 having high mobility and high on-characteristics, and the display section 12 is formed with the pixel TFT 42 in which the off current hardly increases due to light. be able to.
【0039】また下層遮光膜22は、画素用TFT42
のゲート電極28と電気的に接続されないので、下層遮
光膜22と画素用TFT42のゲート電極28とを異な
る電位とすることができる。画素用TFT42では、周
辺駆動回路用TFT41と異なり、画素用TFT42の
オフ時の画素電極39の電位の低下を防ぐ必要があるの
で、低オフ電流特性が最も重要である。下層遮光膜22
と画素用TFT42のゲート電極28とが電気的に接続
されて同じ電位になると、画素用TFT42のオフ状態
において、オフ電流が増大し、画素用TFT42によっ
て与えられる画素電極39の電位を保持することが困難
になる。したがって、前述のように、下層遮光膜22と
画素用TFT42のゲート電極28とを異なる電位とす
ることによって、画素用TFT42のオフ時の画素電極
39の電位の低下を防ぐことができ、このような半導体
装置を用いた液晶表示装置の表示品位を向上させること
ができる。また下層遮光膜22は導電性を有するので、
下層遮光膜22と画素用TFT42の半導体層25との
間に寄生容量が発生し、オフ電流が増大することがあ
る。寄生容量の発生を防止するためにも下層遮光膜22
と画素用TFT42のゲート電極28とを異なる電位と
することが好ましい。The lower light-shielding film 22 is formed by the pixel TFT 42.
Therefore, the lower light-shielding film 22 and the gate electrode 28 of the pixel TFT 42 can have different potentials. In the pixel TFT 42, unlike the peripheral drive circuit TFT 41, it is necessary to prevent the potential of the pixel electrode 39 from decreasing when the pixel TFT 42 is off. Therefore, the low off current characteristic is most important. Lower light-shielding film 22
When the gate electrode 28 of the pixel TFT 42 and the gate electrode 28 of the pixel TFT 42 are electrically connected to each other and have the same potential, the OFF current increases in the OFF state of the pixel TFT 42, and the potential of the pixel electrode 39 provided by the pixel TFT 42 is held. Becomes difficult. Therefore, as described above, by setting the lower light-shielding film 22 and the gate electrode 28 of the pixel TFT 42 at different potentials, it is possible to prevent the potential of the pixel electrode 39 from decreasing when the pixel TFT 42 is off. The display quality of a liquid crystal display device using such a semiconductor device can be improved. Since the lower light-shielding film 22 has conductivity,
A parasitic capacitance may be generated between the lower light-shielding film 22 and the semiconductor layer 25 of the pixel TFT 42, and the off current may increase. In order to prevent the generation of parasitic capacitance, the lower light shielding film 22
It is preferable that the gate electrode 28 of the pixel TFT 42 and the gate electrode 28 have different potentials.
【0040】以上のことから、周辺駆動回路部11の遮
光性導電膜である下層導電膜23は周辺駆動回路用TF
T41のゲート電極28と同じ電位にし、表示部12の
遮光性導電膜である下層遮光膜22は画素用TFT42
のゲート電極28と異なる電位とすることが特に好まし
い。From the above, the lower conductive film 23, which is the light-shielding conductive film of the peripheral drive circuit section 11, is formed by the TF for the peripheral drive circuit.
The potential is the same as that of the gate electrode 28 of T41, and the lower light-shielding film 22 which is a light-shielding conductive film of the display unit 12 is the pixel TFT 42.
It is particularly preferable that the potential is different from that of the gate electrode 28.
【0041】図1に示すドライバーモノリシック型アク
ティブマトリックス回路基板1の製造方法を説明する。
図3〜図9は、ドライバーモノリシック型アクティブマ
トリックス回路基板1の製造における各工程の状態を模
式的に示す図である。なお、図3〜図5および図7〜図
9は、図1と同様に、周辺駆動回路部11の一部と表示
部12の一部とを示す断面図である。A method of manufacturing the driver monolithic active matrix circuit board 1 shown in FIG. 1 will be described.
3 to 9 are diagrams schematically showing states of respective steps in manufacturing the driver monolithic active matrix circuit board 1. 3 to 5 and 7 to 9 are cross-sectional views showing a part of the peripheral drive circuit section 11 and a part of the display section 12, similarly to FIG.
【0042】図3は、石英基板21上に、下層遮光膜2
2、下層導電膜23および第1の層間絶縁膜24を形成
した状態を示す図である。まず、石英基板21上に、た
とえば、膜厚50nm程度のpoly−Si膜および膜厚1
00nm程度のケイ化タングステン(化学式:WSi)
膜を連続して成膜し、導電性遮光膜であるWSi/poly
−Siの二層膜を形成する。形成したWSi/poly−S
i二層膜をフォトリソグラフ法およびドライエッチング
によってパターニングすることによって、周辺駆動回路
部11の下層導電膜23と表示部12の下層遮光膜22
とを形成する。FIG. 3 shows the lower light-shielding film 2 on the quartz substrate 21.
2 is a diagram showing a state in which a lower conductive film 23 and a first interlayer insulating film 24 are formed. First, for example, a poly-Si film having a film thickness of about 50 nm and a film thickness of 1 are formed on the quartz substrate 21.
About 100 nm tungsten silicide (chemical formula: WSi)
The film is continuously formed, and the conductive light-shielding film WSi / poly
Form a two-layer film of Si. Formed WSi / poly-S
By patterning the i two-layer film by photolithography and dry etching, the lower conductive film 23 of the peripheral drive circuit unit 11 and the lower light shielding film 22 of the display unit 12 are formed.
To form.
【0043】以上のようにすることによって、前述のよ
うに、周辺駆動回路部11に設けられ周辺駆動回路用T
FT41のゲート電極28と電気的に接続される下層導
電膜23を、画素用TFT42に入射する光を減少させ
オフ電流の増大を抑えるために表示部12に設けられる
下層遮光膜22と同時に形成することができる。したが
って、工程数を増加させることなく、高性能の周辺駆動
回路用TFT41を有するドライバーモノリシック型ア
クティブマトリックス回路基板1を製造することができ
る。As described above, as described above, the T for the peripheral drive circuit is provided in the peripheral drive circuit section 11.
The lower conductive film 23 electrically connected to the gate electrode 28 of the FT 41 is formed at the same time as the lower light shielding film 22 provided in the display unit 12 in order to reduce the light incident on the pixel TFT 42 and suppress the increase of the off current. be able to. Therefore, the driver monolithic active matrix circuit board 1 having the high-performance peripheral drive circuit TFT 41 can be manufactured without increasing the number of steps.
【0044】次いで、下層遮光膜22および下層導電膜
23を形成した石英基板21の表面全体に、たとえば二
酸化ケイ素(化学式:SiO2)膜を膜厚Aが380n
m程度になるように成膜することによって、第1の層間
絶縁膜24を形成する。周辺駆動回路部11の下層導電
膜23は、前述のようにゲート電極28と同じ電圧を印
加され第2のゲート電極として使用されるので、第1の
層間絶縁膜24は、周辺駆動回路部11では下層導電膜
23に対するゲート絶縁膜として機能する。Next, a silicon dioxide (chemical formula: SiO 2 ) film, for example, having a film thickness A of 380 n is formed on the entire surface of the quartz substrate 21 on which the lower light-shielding film 22 and the lower conductive film 23 are formed.
The first interlayer insulating film 24 is formed by forming a film having a thickness of about m. The lower conductive film 23 of the peripheral drive circuit section 11 is applied with the same voltage as the gate electrode 28 as described above and is used as the second gate electrode. Serves as a gate insulating film for the lower conductive film 23.
【0045】図4は、第1の層間絶縁膜24上に、半導
体層25および第2の層間絶縁膜26を形成した状態を
示す図である。第1の層間絶縁膜24上に、たとえば、
非晶質Si膜を膜厚が60nm程度になるように形成
し、この非晶質Si膜を結晶化させ結晶性Si膜とする
ことによって、半導体層25を形成する。この非晶質S
i膜の結晶化の方法としては、600℃程度の温度にて
結晶を成長させる方法、またはエキシマレーザを照射す
ることによって融解させた後、結晶化させる方法などを
用いることができる。形成した半導体層25をフォトリ
ソグラフ法およびドライエッチングによって所定の形状
にパターニングする。FIG. 4 is a diagram showing a state in which the semiconductor layer 25 and the second interlayer insulating film 26 are formed on the first interlayer insulating film 24. On the first interlayer insulating film 24, for example,
The semiconductor layer 25 is formed by forming an amorphous Si film so as to have a film thickness of about 60 nm and crystallizing the amorphous Si film into a crystalline Si film. This amorphous S
As a method of crystallizing the i film, there can be used a method of growing a crystal at a temperature of about 600 ° C., a method of melting by irradiation with an excimer laser, and a method of crystallizing. The formed semiconductor layer 25 is patterned into a predetermined shape by photolithography and dry etching.
【0046】半導体層25のパターニング後の石英基板
21の表面全体に、たとえば、SiO2膜を膜厚が60
nm程度になるように形成した後、酸素原子が含まれる
雰囲気中にて950℃で加熱し結晶性Si膜からなる半
導体層25の一部を酸化させ、先に形成したSiO2膜
の半導体層25上の膜厚を80nm程度に増加させるこ
とによって、半導体層25上の膜厚Bが80nm程度で
ある第2の層間絶縁膜26を形成する。この酸化処理に
よって、半導体層25および第2の層間絶縁膜26の内
部の欠陥を減少させ、また半導体層25と第2の層間絶
縁膜26との界面の状態を良好にすることができるの
で、高信頼性、高移動度および高オン特性を有する周辺
駆動回路用TFT41および画素用TFT42を形成す
ることができる。A SiO 2 film having a film thickness of 60 is formed on the entire surface of the quartz substrate 21 after the patterning of the semiconductor layer 25.
After being formed to have a thickness of about 10 nm, the semiconductor layer 25 made of a crystalline Si film is partially oxidized by heating at 950 ° C. in an atmosphere containing oxygen atoms, and the semiconductor layer of the SiO 2 film previously formed is formed. By increasing the film thickness on 25 to about 80 nm, the second interlayer insulating film 26 with the film thickness B on the semiconductor layer 25 being about 80 nm is formed. This oxidation treatment can reduce defects inside the semiconductor layer 25 and the second interlayer insulating film 26, and can improve the state of the interface between the semiconductor layer 25 and the second interlayer insulating film 26. The peripheral drive circuit TFT 41 and the pixel TFT 42 having high reliability, high mobility, and high on-characteristics can be formed.
【0047】図5は、ゲート電極コンタクトホール2
7、ゲート電極28、補助容量電極28a、チャネル領
域29a、ソース領域29bおよびドレイン領域29c
を形成した状態を示す図である。表示部12の半導体層
25に補助容量電極28aと電気的に接続され補助容量
電極28aに電位を与える領域を形成するために、フォ
トリソグラフ法によって、半導体層25のうち少なくと
もチャネル領域29aとなるべく予め定められる部分の
第2の層間絶縁膜26をレジストで覆った後、ソース領
域29bおよびドレイン領域29cとなるべく予め定め
られる部分に伝導電子の供給源となる5価の不純物、た
とえば2×1015atoms/cm2程度の燐イオンを注入す
る。この燐イオンを注入した領域は、表示部12では、
後にドレイン領域29cの一部となり、補助容量電極2
8aと電気的に接続され補助容量電極28aに電位を与
える領域として機能する。FIG. 5 shows the gate electrode contact hole 2
7, gate electrode 28, auxiliary capacitance electrode 28a, channel region 29a, source region 29b and drain region 29c
It is a figure which shows the state which formed. In order to form a region electrically connected to the auxiliary capacitance electrode 28a to the semiconductor layer 25 of the display section 12 and applying a potential to the auxiliary capacitance electrode 28a, at least the channel region 29a of the semiconductor layer 25 is previously formed by photolithography. After covering the predetermined portion of the second interlayer insulating film 26 with a resist, pentavalent impurities serving as a source of conduction electrons, for example, 2 × 10 15 atoms, are provided in predetermined portions to be the source region 29b and the drain region 29c. Phosphorus ions of about / cm 2 are implanted. In the display unit 12, the region where the phosphorus ions are implanted is
It will later become a part of the drain region 29c, and will become the auxiliary capacitance electrode 2
It is electrically connected to 8a and functions as a region for applying a potential to the auxiliary capacitance electrode 28a.
【0048】図6(a)は、周辺駆動回路部11にゲー
ト電極コンタクトホール27までを形成した状態を、図
5の矢符14の方向から平面的に示す図である。なお、
図6(a)において、第1の層間絶縁膜24および第2
の層間絶縁膜26は、図が錯綜して理解が困難になるの
で記載を省略する。図6(b)は、図6(a)に示す周
辺駆動回路部11の切断面線II−II′における断面
構成を示す断面図である。図6(b)に示すように、フ
ォトリソグラフ法およびドライエッチングによってゲー
ト電極コンタクトホール27となるべく予め定められる
部分の第1の層間絶縁膜24および第2の層間絶縁膜2
6を除去することによって、周辺駆動回路部11に下層
導電膜23に達するゲート電極コンタクトホール27を
形成し下層導電膜23の一部を露出させる。このエッチ
ングでは、表示部12の第1の層間絶縁膜24および第
2の層間絶縁膜26は除去されない。FIG. 6A is a plan view showing a state in which the gate electrode contact hole 27 is formed in the peripheral drive circuit section 11 as viewed in the direction of arrow 14 in FIG. In addition,
In FIG. 6A, the first interlayer insulating film 24 and the second
The description of the interlayer insulating film 26 is omitted because the figure is complicated and it is difficult to understand. FIG. 6B is a cross-sectional view showing a cross-sectional structure taken along the section line II-II ′ of the peripheral drive circuit section 11 shown in FIG. As shown in FIG. 6B, portions of the first interlayer insulating film 24 and the second interlayer insulating film 2 which are predetermined to be the gate electrode contact holes 27 by photolithography and dry etching are formed.
By removing 6, the gate electrode contact hole 27 reaching the lower conductive film 23 is formed in the peripheral drive circuit portion 11 to expose a part of the lower conductive film 23. This etching does not remove the first interlayer insulating film 24 and the second interlayer insulating film 26 of the display section 12.
【0049】エッチング後の石英基板21の表面に、た
とえば、膜厚50nm程度のpoly−Si膜および膜厚1
00nm程度のWSi膜を連続して成膜し、導電層であ
るWSi/poly−Siの二層膜を形成する。形成したW
Si/poly−Si二層膜をフォトリソグラフ法およびド
ライエッチングによってパターニングすることによっ
て、ゲート電極28および補助容量電極28aを形成す
る。このとき、周辺駆動回路部11のゲート電極コンタ
クトホール27の内部は、前述の図2(b)に示すよう
に、導電材料であるWSiおよびpoly−Siで充填さ
れ、この導電材料で充填されたゲート電極コンタクトホ
ール27によってゲート電極28と下層導電膜23とが
電気的に接続される。したがって、周辺駆動回路部11
の下層導電膜23と周辺駆動回路用TFT41のゲート
電極28とを同じ電位にすることができるので、前述の
ように、下層導電膜23を第2のゲート電極として使用
し、周辺駆動回路用TFT41を上下にゲート電極を有
するダブルゲート構造とすることができる。一方、表示
部12では、前述のように、画素用TFT42のオフ状
態における漏れ電流を低減するために、下層遮光膜22
とゲート電極28とを異なる電位とすることが好ましい
ので、下層遮光膜22とゲート電極28とは電気的に接
続されない。On the surface of the quartz substrate 21 after etching, for example, a poly-Si film having a film thickness of about 50 nm and a film thickness of 1 are formed.
A WSi film of about 00 nm is continuously formed to form a WSi / poly-Si two-layer film which is a conductive layer. W formed
The Si / poly-Si bilayer film is patterned by photolithography and dry etching to form the gate electrode 28 and the auxiliary capacitance electrode 28a. At this time, the inside of the gate electrode contact hole 27 of the peripheral drive circuit section 11 was filled with the conductive materials WSi and poly-Si as shown in FIG. 2B, and was filled with this conductive material. The gate electrode 28 and the lower conductive film 23 are electrically connected by the gate electrode contact hole 27. Therefore, the peripheral drive circuit unit 11
Since the lower conductive film 23 and the gate electrode 28 of the peripheral drive circuit TFT 41 can have the same potential, as described above, the lower conductive film 23 is used as the second gate electrode and the peripheral drive circuit TFT 41 is used. Can have a double-gate structure having upper and lower gate electrodes. On the other hand, in the display unit 12, as described above, in order to reduce the leakage current in the off state of the pixel TFT 42, the lower light shielding film 22 is formed.
Since it is preferable that the gate electrode 28 and the gate electrode 28 have different potentials, the lower light-shielding film 22 and the gate electrode 28 are not electrically connected.
【0050】ゲート電極28および補助容量電極28a
をマスクとして、半導体層25中に、伝導電子の供給源
となる5価の不純物、たとえば2×1015atoms/cm2程
度の燐イオンを注入する。これによって、不純物が添加
されていないチャネル領域29aと、不純物が添加され
たソース領域29bおよびドレイン領域29cとを形成
する。Gate electrode 28 and auxiliary capacitance electrode 28a
With the mask as a mask, pentavalent impurities serving as a supply source of conduction electrons, for example, phosphorus ions of about 2 × 10 15 atoms / cm 2 are implanted into the semiconductor layer 25. As a result, a channel region 29a not doped with impurities, and a source region 29b and a drain region 29c doped with impurities are formed.
【0051】図7は、第3の層間絶縁膜30、ソース電
極コンタクトホール31およびドレイン電極コンタクト
ホール32を形成した状態を示す図である。チャネル領
域29a、ソース領域29bおよびドレイン領域29c
を形成した後の石英基板21の表面全体に、たとえばS
iO2膜を膜厚Cが600nm程度になるように成膜す
ることによって、第3の層間絶縁膜30を形成する。ソ
ース電極コンタクトホール31およびドレイン電極コン
タクトホール32となるべく予め定められる部分の第2
の層間絶縁膜26および第3の層間絶縁膜30を除去す
ることによって、ソース領域29bに達するソース電極
コンタクトホール31およびドレイン領域29cに達す
るドレイン電極コンタクトホール32を形成する。FIG. 7 is a diagram showing a state in which the third interlayer insulating film 30, the source electrode contact hole 31, and the drain electrode contact hole 32 are formed. Channel region 29a, source region 29b and drain region 29c
S is formed on the entire surface of the quartz substrate 21 after the formation of S.
A third interlayer insulating film 30 is formed by forming an iO 2 film so that the film thickness C becomes about 600 nm. The source electrode contact hole 31 and the drain electrode contact hole 32 are provided with a second portion that is predetermined.
By removing the interlayer insulating film 26 and the third interlayer insulating film 30, the source electrode contact hole 31 reaching the source region 29b and the drain electrode contact hole 32 reaching the drain region 29c are formed.
【0052】図8は、ソース電極33、ドレイン電極3
4および第4の層間絶縁膜35を形成した状態を示す図
である。ソース電極コンタクトホール31およびドレイ
ン電極コンタクトホール32を形成した後の石英基板2
1の表面全体に、たとえば、チタン(元素記号:Ti)
−タングステン(元素記号:W)合金(以下、「Ti
W」と略記する)膜、アルミニウム(元素記号:Al)
−シリコン合金(以下、「AlSi」と略記する)膜お
よびTiW膜の三層を連続して成膜することによって、
TiW/AlSi/TiWの三層膜を形成する。形成し
たTiW/AlSi/TiW三層膜をフォトリソグラフ
法およびドライエッチングによってパターニングするこ
とによって、ソース電極33およびドレイン電極34を
形成する。このとき、ソース電極コンタクトホール31
およびドレイン電極コンタクトホール32の内部は導電
材料であるTiWおよびAlSiで充填される。この導
電材料で充填されたソース電極コンタクトホール31お
よびドレイン電極コンタクトホール32によって、ソー
ス電極33とソース領域29bおよびドレイン電極34
とドレイン領域29cがそれぞれ電気的に接続される。FIG. 8 shows the source electrode 33 and the drain electrode 3
FIG. 6 is a diagram showing a state in which the fourth and fourth interlayer insulating films 35 are formed. Quartz substrate 2 after formation of source electrode contact hole 31 and drain electrode contact hole 32
For example, titanium (element symbol: Ti)
-Tungsten (element symbol: W) alloy (hereinafter "Ti
Abbreviated as "W") film, aluminum (elemental symbol: Al)
-By continuously forming three layers of a silicon alloy (hereinafter abbreviated as "AlSi") film and a TiW film,
A three-layer film of TiW / AlSi / TiW is formed. The source electrode 33 and the drain electrode 34 are formed by patterning the formed TiW / AlSi / TiW three-layer film by photolithography and dry etching. At this time, the source electrode contact hole 31
The inside of the drain electrode contact hole 32 is filled with TiW and AlSi which are conductive materials. The source electrode 33, the source region 29b, and the drain electrode 34 are formed by the source electrode contact hole 31 and the drain electrode contact hole 32 filled with the conductive material.
And the drain region 29c are electrically connected to each other.
【0053】ソース電極33およびドレイン電極34を
形成した後の石英基板21の表面全体に、たとえば窒化
シリコン膜を膜厚Dが200nm程度になるように成膜
することによって、第4の層間絶縁膜35を形成する。
次いで、950℃にて30分間の熱処理を施す。この熱
処理は、ソース領域29bおよびドレイン領域29cに
含まれる不純物である燐イオンを活性化させるためと、
結晶性Si膜からなる半導体層25中に水素原子を導入
し膜質を向上させるためとに行う。The fourth interlayer insulating film is formed by forming, for example, a silicon nitride film on the entire surface of the quartz substrate 21 after the source electrode 33 and the drain electrode 34 are formed so that the film thickness D is about 200 nm. 35 is formed.
Then, heat treatment is performed at 950 ° C. for 30 minutes. This heat treatment is for activating phosphorus ions, which are impurities contained in the source region 29b and the drain region 29c,
This is performed in order to improve the film quality by introducing hydrogen atoms into the semiconductor layer 25 made of a crystalline Si film.
【0054】図9は、上層遮光膜36、第5の層間絶縁
膜37、画素電極コンタクトホール38および画素電極
39を形成した状態を示す図である。第4の層間絶縁膜
35上に、たとえばTiW膜を膜厚が150nm程度に
なるように成膜した後パターニングすることによって、
表示部12に上層遮光膜36を形成する。上層遮光膜3
6を形成した後の石英基板21の表面全体に、たとえば
SiO2膜を成膜することによって、第5の層間絶縁膜
37を形成する。画素電極コンタクトホール38となる
べく予め定められる部分の第4の層間絶縁膜35および
第5の層間絶縁膜37を除去することによって、画素用
TFT42のドレイン電極34に達する画素電極コンタ
クトホール38を形成し、画素用TFT42のドレイン
電極34の一部を露出させる。第5の層間絶縁膜37の
表面全体と、画素電極コンタクトホール38の表面、す
なわち画素電極コンタクトホール38に臨む第4の層間
絶縁膜35および第5の層間絶縁膜37の表面とに、た
とえばインジウム−錫合金酸化物(Indium−Tin Oxid
e;略称:ITO)を堆積することによって透光性を有
する導電膜40を形成した後、フォトリソグラフ法およ
びドライエッチングを用いてパターニングすることによ
って、画素電極39を形成する。このとき、画素電極コ
ンタクトホール38の表面に形成された導電膜40も除
去されずに残り、この画素電極コンタクトホール38の
表面に形成された導電膜40によって画素電極39と画
素用TFT42のドレイン電極34とが電気的に接続さ
れる。以上のようにして、ドライバーモノリシック型ア
クティブマトリックス回路基板1を得る。FIG. 9 is a diagram showing a state in which the upper light-shielding film 36, the fifth interlayer insulating film 37, the pixel electrode contact hole 38 and the pixel electrode 39 are formed. A TiW film, for example, is formed on the fourth interlayer insulating film 35 so as to have a film thickness of about 150 nm and then patterned,
The upper light-shielding film 36 is formed on the display unit 12. Upper light-shielding film 3
A fifth interlayer insulating film 37 is formed by forming, for example, a SiO 2 film on the entire surface of the quartz substrate 21 after forming 6. The pixel electrode contact hole 38 reaching the drain electrode 34 of the pixel TFT 42 is formed by removing the portions of the fourth interlayer insulating film 35 and the fifth interlayer insulating film 37 which are predetermined to become the pixel electrode contact hole 38. A part of the drain electrode 34 of the pixel TFT 42 is exposed. For example, indium is formed on the entire surface of the fifth interlayer insulating film 37 and the surface of the pixel electrode contact hole 38, that is, the surfaces of the fourth interlayer insulating film 35 and the fifth interlayer insulating film 37 facing the pixel electrode contact hole 38. -Tin alloy oxide (Indium-Tin Oxid
e; Abbreviation: ITO) is deposited to form a light-transmitting conductive film 40, and then the pixel electrode 39 is formed by patterning using a photolithography method and dry etching. At this time, the conductive film 40 formed on the surface of the pixel electrode contact hole 38 also remains without being removed, and the conductive film 40 formed on the surface of the pixel electrode contact hole 38 causes the pixel electrode 39 and the drain electrode of the pixel TFT 42. 34 is electrically connected. The driver monolithic active matrix circuit board 1 is obtained as described above.
【0055】本発明の第2の実施形態である半導体装置
として、ドライバーモノリシック型アクティブマトリッ
クス回路基板2を例示する。図10は、ドライバーモノ
リシック型アクティブマトリックス回路基板2の概略構
成を示す断面図である。図10では、図1と同様に、周
辺駆動回路部11の一部と表示部12の一部とを示す。
また、周辺駆動回路用TFT41として、NMOSを示
す。図11(a)は、図10に示すドライバーモノリシ
ック型アクティブマトリックス回路基板2の周辺駆動回
路部11にゲート電極28までを形成した状態を、矢符
15の方向から平面的に示す図である。なお図11
(a)において、第1の層間絶縁膜24および第2の層
間絶縁膜26は、図が錯綜して理解が困難になるので記
載を省略する。図11(b)は、図11(a)に示す周
辺駆動回路部11の切断面線III−III′における
断面構成を示す断面図である。本実施の形態のドライバ
ーモノリシック型アクティブマトリックス回路基板2
は、実施の第1形態のドライバーモノリシック型アクテ
ィブマトリックス回路基板1と類似し、対応する部分に
ついては同一の参照符号を付して説明を省略する。As a semiconductor device according to the second embodiment of the present invention, a driver monolithic active matrix circuit board 2 will be exemplified. FIG. 10 is a cross-sectional view showing a schematic configuration of the driver monolithic active matrix circuit board 2. 10, like FIG. 1, a part of the peripheral drive circuit unit 11 and a part of the display unit 12 are shown.
An NMOS is shown as the peripheral drive circuit TFT 41. FIG. 11A is a plan view showing a state in which the gate electrodes 28 are formed in the peripheral drive circuit section 11 of the driver monolithic active matrix circuit substrate 2 shown in FIG. Note that FIG.
In (a), the description of the first interlayer insulating film 24 and the second interlayer insulating film 26 is omitted because the figures are complicated and the understanding is difficult. 11B is a cross-sectional view showing a cross-sectional structure taken along the section line III-III ′ of the peripheral drive circuit section 11 shown in FIG. Driver Monolithic Active Matrix Circuit Board 2 of this Embodiment
Is similar to the driver monolithic type active matrix circuit board 1 of the first embodiment, and the corresponding parts are designated by the same reference numerals and the description thereof will be omitted.
【0056】注目すべきは、周辺駆動回路用TFT41
の半導体層125が、チャネル領域29aと、チャネル
領域29aの両側に形成されチャネル領域29aに沿っ
て延びる不純物が添加されたソース領域29bおよびド
レイン領域29cと、チャネル領域29aとソース領域
29bとの間およびチャネル領域29aとドレイン領域
29cとの間に形成されソース領域29bおよびドレイ
ン領域29cよりも低濃度に不純物が添加された低濃度
不純物領域であるLDD(Lightly DopedDrain)領域2
9dとを有し、周辺駆動回路用TFT41がLDD構造
となっていることである。また、周辺駆動回路部11の
下層導電膜23が、周辺駆動回路用TFT41のチャネ
ル領域29aに対応するように設けられ、また下層導電
膜23のチャネル領域29aに臨む表面23aにチャネ
ル領域29aとLDD領域29dとを投影するとき、チ
ャネル領域29aおよび少なくともチャネル領域29a
寄りのLDD領域29dの端部の投影像が下層導電膜2
3の前記表面23aに包含されるように設けられること
である。It should be noted that the TFT 41 for the peripheral drive circuit
Of the semiconductor layer 125 between the channel region 29a, the source region 29b and the drain region 29c which are formed on both sides of the channel region 29a and which extend along the channel region 29a, and which are doped with impurities. And an LDD (Lightly Doped Drain) region 2 which is a low-concentration impurity region formed between the channel region 29a and the drain region 29c and having a lower concentration of impurities than the source region 29b and the drain region 29c.
9d and the peripheral drive circuit TFT 41 has an LDD structure. Further, the lower conductive film 23 of the peripheral drive circuit portion 11 is provided so as to correspond to the channel region 29a of the peripheral drive circuit TFT 41, and the channel region 29a and the LDD are formed on the surface 23a of the lower conductive film 23 facing the channel region 29a. When projecting the region 29d, the channel region 29a and at least the channel region 29a
The projected image of the end portion of the LDD region 29d nearer to the lower conductive film 2
3 is provided so as to be included in the surface 23a.
【0057】このことによって、周辺駆動回路部11の
下層導電膜23の端部に対向する位置には、低濃度不純
物領域であるLDD領域29dが配置されることにな
る。前述のように、下層導電膜23に電圧を印加し第2
のゲート電極として使用する際、下層導電膜23の端部
における電界は他の部分よりも強くなっている。この強
い電界が導電性の高いソース領域29bおよびドレイン
領域29cに付与されると、ホットキャリアが発生し、
周辺駆動回路用TFT41としての特性が劣化するけれ
ども、強い電界が導電性の低い低濃度不純物領域である
LDD領域29dに付与される場合、前述のソース領域
29bおよびドレイン領域29cに付与される場合に比
べて、ホットキャリアの発生が抑制される。したがっ
て、前述のように、周辺駆動回路部11の下層導電膜2
3の端部に対向する位置に低濃度不純物領域であるLD
D領域29dが配置されるようにすることによって、ホ
ットキャリアの発生を抑制し、周辺駆動回路用TFT4
1の特性の経時劣化を抑えることができる。As a result, the LDD region 29d, which is a low-concentration impurity region, is arranged at a position facing the end of the lower conductive film 23 of the peripheral drive circuit section 11. As described above, by applying a voltage to the lower conductive film 23,
When it is used as a gate electrode of, the electric field at the end of the lower conductive film 23 is stronger than at other portions. When this strong electric field is applied to the highly conductive source region 29b and drain region 29c, hot carriers are generated,
Although the characteristics as the peripheral drive circuit TFT 41 deteriorate, when a strong electric field is applied to the LDD region 29d, which is a low-concentration impurity region having low conductivity, or when applied to the source region 29b and the drain region 29c described above. In comparison, generation of hot carriers is suppressed. Therefore, as described above, the lower conductive film 2 of the peripheral drive circuit unit 11 is formed.
LD which is a low concentration impurity region at a position facing the end of
By arranging the D region 29d, generation of hot carriers is suppressed, and the peripheral drive circuit TFT 4 is provided.
It is possible to suppress deterioration of the characteristics of No. 1 with time.
【0058】図10に示すドライバーモノリシック型ア
クティブマトリックス回路基板2の製造方法を説明す
る。本実施の形態のドライバーモノリシック型アクティ
ブマトリックス回路基板2の製造方法は、実施の第1形
態のドライバーモノリシック型アクティブマトリックス
回路基板1の製造方法と類似するので、同様の工程につ
いては説明を省略し、異なる工程、すなわち、図5およ
び図6に示す不純物の添加とゲート電極コンタクトホー
ル27、ゲート電極28および補助容量電極28aの形
成とを行う工程について以下に説明する。A method of manufacturing the driver monolithic active matrix circuit board 2 shown in FIG. 10 will be described. Since the method of manufacturing the driver monolithic active matrix circuit board 2 of the present embodiment is similar to the method of manufacturing the driver monolithic active matrix circuit board 1 of the first embodiment, description of similar steps will be omitted. Different steps, that is, steps of adding impurities and forming the gate electrode contact hole 27, the gate electrode 28, and the auxiliary capacitance electrode 28a shown in FIGS. 5 and 6 will be described below.
【0059】本実施の形態では、図5および図6に示す
不純物の添加とゲート電極コンタクトホール27、ゲー
ト電極28および補助容量電極28aの形成とを行う工
程において、表示部12の半導体層25に補助容量電極
28aと電気的に接続され補助容量電極28aに電位を
与える領域を形成するために不純物を添加する際には、
半導体層125および半導体層25のチャネル領域29
aとなるべく予め定められる部分に加えて、低濃度不純
物領域であるLDD領域29dとなるべく予め定められ
る部分の第2の層間絶縁膜26をレジストで覆った後、
ソース領域29bおよびドレイン領域29cとなるべく
予め定められる部分に不純物、たとえば2×1015atom
s/cm2程度の燐イオンを注入する。LDD領域29dと
なるべく予め定められる部分は、第2のゲート電極とし
て使用される周辺駆動回路部11の下層導電膜23の端
部に対向する位置にLDD領域29dが配置されるよう
に定められる。In the present embodiment, in the process of adding impurities and forming the gate electrode contact hole 27, the gate electrode 28 and the auxiliary capacitance electrode 28a shown in FIGS. When impurities are added to form a region that is electrically connected to the auxiliary capacitance electrode 28a and applies a potential to the auxiliary capacitance electrode 28a,
Channel regions 29 of the semiconductor layers 125 and 25
In addition to the portion predetermined as a, the second interlayer insulating film 26 in the portion predetermined as the LDD region 29d which is a low concentration impurity region is covered with a resist,
Impurities, such as 2 × 10 15 atom, are added to predetermined portions to be the source region 29b and the drain region 29c.
Implant phosphorus ions at about s / cm 2 . The predetermined portion to be the LDD region 29d is determined so that the LDD region 29d is arranged at a position facing the end of the lower conductive film 23 of the peripheral drive circuit section 11 used as the second gate electrode.
【0060】次いで、実施の第1形態と同様にして、ゲ
ート電極コンタクトホール27、ゲート電極28および
補助容量電極28aを形成する。形成したゲート電極2
8および補助容量電極28aをマスクとして、半導体層
125および半導体層25中に不純物を添加する際に
は、ソース領域29bおよびドレイン領域29cとなる
べく予め定められる部分に添加した不純物の濃度よりも
低い濃度の不純物を添加する。たとえば、前述のよう
に、ソース領域29bおよびドレイン領域29cとなる
べく予め定められる部分に2×1015atoms/cm2程度の
燐イオンを注入した場合には、2×1013atoms/cm2程
度の燐イオンを注入する。これによって、不純物が添加
されていないチャネル領域29aと、不純物が添加され
たソース領域29bおよびドレイン領域29cとに加え
て、ソース領域29bおよびドレイン領域29cよりも
低濃度に不純物が添加された低濃度不純物領域であるL
DD領域29dを、半導体層125のチャネル領域29
aとソース領域29bとの間およびチャネル領域29a
とドレイン領域29cとの間に形成することができる。Then, similarly to the first embodiment, the gate electrode contact hole 27, the gate electrode 28 and the auxiliary capacitance electrode 28a are formed. Formed gate electrode 2
When the impurities are added to the semiconductor layer 125 and the semiconductor layer 25 by using the mask 8 and the auxiliary capacitance electrode 28a as a mask, the concentration of the impurity added to the source region 29b and the drain region 29c is lower than the concentration of the impurity added in advance. Add impurities. For example, as described above, when phosphorus ions of about 2 × 10 15 atoms / cm 2 are implanted into the predetermined regions to be the source region 29b and the drain region 29c, about 2 × 10 13 atoms / cm 2 Inject phosphorus ions. As a result, in addition to the impurity-doped channel region 29a, the impurity-doped source region 29b and the drain region 29c, the impurity concentration is lower than that of the source region 29b and the drain region 29c. L which is an impurity region
The DD region 29d is replaced with the channel region 29 of the semiconductor layer 125.
a between the source region 29b and the channel region 29a
And the drain region 29c.
【0061】以上に述べた工程以外は実施の第1形態と
同様にして、LDD構造の周辺駆動回路用TFT41を
有するドライバーモノリシック型アクティブマトリック
ス回路基板2を得る。The driver monolithic active matrix circuit substrate 2 having the peripheral drive circuit TFT 41 of the LDD structure is obtained in the same manner as in the first embodiment except for the steps described above.
【0062】本発明の第3の実施形態である半導体装置
として、ドライバーモノリシック型アクティブマトリッ
クス回路基板3を例示する。図12は、ドライバーモノ
リシック型アクティブマトリックス回路基板3の概略構
成を示す断面図である。図12では、図1と同様に、周
辺駆動回路部11の一部と表示部12の一部とを示す。
また、周辺駆動回路用TFT41として、NMOSを示
す。本実施の形態のドライバーモノリシック型アクティ
ブマトリックス回路基板3は、実施の第1形態のドライ
バーモノリシック型アクティブマトリックス回路基板1
と類似し、対応する部分については同一の参照符号を付
して説明を省略する。As a semiconductor device according to the third embodiment of the present invention, a driver monolithic active matrix circuit board 3 will be exemplified. FIG. 12 is a sectional view showing a schematic configuration of the driver monolithic active matrix circuit board 3. 12, like FIG. 1, a part of the peripheral drive circuit section 11 and a part of the display section 12 are shown.
An NMOS is shown as the peripheral drive circuit TFT 41. The driver monolithic active matrix circuit board 3 of this embodiment is the same as the driver monolithic active matrix circuit board 1 of the first embodiment.
The same reference numerals are assigned to the corresponding portions and the description thereof will be omitted.
【0063】注目すべきは、画素用TFT42のチャネ
ル領域29aと表示部12の遮光性導電膜である下層遮
光膜22との間に設けられる第1の層間絶縁膜124が
画素下層絶縁膜124aと上層絶縁膜124bとを含
み、周辺駆動回路用TFT41のチャネル領域29aと
下層導電膜23との間に設けられ上層絶縁膜124bか
らなる第1の層間絶縁膜124の厚みd1が、画素用T
FT42のチャネル領域29aと下層遮光膜22との間
に設けられ画素下層絶縁膜124aと上層絶縁膜124
bとからなる第1の層間絶縁膜124の厚みd2よりも
薄く(d1<d2)なっていることである。It should be noted that the first interlayer insulating film 124 provided between the channel region 29a of the pixel TFT 42 and the lower light-shielding film 22 which is the light-shielding conductive film of the display section 12 is the pixel lower-layer insulating film 124a. The thickness d1 of the first interlayer insulating film 124, which includes the upper insulating film 124b and is formed between the channel region 29a of the TFT 41 for peripheral drive circuit and the lower conductive film 23, is equal to the thickness T1 of the pixel T.
The pixel lower layer insulating film 124a and the pixel lower layer insulating film 124 provided between the channel region 29a of the FT 42 and the lower layer light shielding film 22.
That is, it is thinner (d1 <d2) than the thickness d2 of the first interlayer insulating film 124 formed by b.
【0064】電界の強さは距離の二乗に反比例するの
で、第2のゲート電極として使用される周辺駆動回路部
11の下層導電膜23と周辺駆動回路用TFT41のチ
ャネル領域29aとの距離が近いほど、下層導電膜23
が周辺駆動回路用TFT41のチャネル領域29aに付
与する電界の強さは強くなる。下層導電膜23から周辺
駆動回路用TFT41のチャネル領域29aに付与され
る電界の強さが強いと、周辺駆動回路用TFT41のチ
ャネル領域29aを流れる電流は、周辺駆動回路用TF
T41のオン/オフのスイッチングに対して応答性よく
増減するので、下層導電膜23のゲート電極としての効
果が高まる。一方、表示部12の下層遮光膜22は導電
性を有するので、下層遮光膜22と画素用TFT42の
チャネル領域29aとの距離が近すぎると、下層遮光膜
22と画素用TFT42の半導体層25との間に寄生容
量が発生することがある。下層遮光膜22と画素用TF
T42の半導体層25との間に寄生容量が発生すると、
画素用TFT42のオフ状態において、オフ電流が増大
し、画素用TFT42によって与えられる画素電極39
の電位を保持することが困難になる。Since the strength of the electric field is inversely proportional to the square of the distance, the distance between the lower conductive film 23 of the peripheral drive circuit section 11 used as the second gate electrode and the channel region 29a of the peripheral drive circuit TFT 41 is close. The lower conductive film 23
The electric field strength applied to the channel region 29a of the peripheral drive circuit TFT 41 becomes stronger. When the strength of the electric field applied from the lower conductive film 23 to the channel region 29a of the peripheral drive circuit TFT 41 is high, the current flowing through the channel region 29a of the peripheral drive circuit TFT 41 is changed to TF for the peripheral drive circuit.
Since the response increases / decreases with respect to ON / OFF switching of T41, the effect of the lower conductive film 23 as a gate electrode is enhanced. On the other hand, since the lower-layer light-shielding film 22 of the display section 12 has conductivity, if the distance between the lower-layer light-shielding film 22 and the channel region 29a of the pixel TFT 42 is too short, the lower-layer light-shielding film 22 and the semiconductor layer 25 of the pixel TFT 42 will be separated from each other. A parasitic capacitance may occur between the two. Lower light-shielding film 22 and pixel TF
When a parasitic capacitance is generated between the semiconductor layer 25 of T42,
In the off state of the pixel TFT 42, the off current increases, and the pixel electrode 39 provided by the pixel TFT 42
It becomes difficult to maintain the potential of.
【0065】したがって、前述のように、周辺駆動回路
用TFT41のチャネル領域29aと下層導電膜23と
の間に設けられる第1の層間絶縁膜124の膜厚d1
を、画素用TFT42のチャネル領域29aと下層遮光
膜22との間に設けられる第1の層間絶縁膜124の膜
厚d2よりも薄く(d1<d2)することによって、下
層導電膜23のゲート電極としての効果を高めるととも
に、下層遮光膜22と画素用TFT42の半導体層25
との間の寄生容量の発生を防止し、画素用TFT42の
オフ時の画素電極39の電位の低下を防ぐことができ
る。Therefore, as described above, the film thickness d1 of the first interlayer insulating film 124 provided between the channel region 29a of the peripheral drive circuit TFT 41 and the lower conductive film 23.
Is made thinner than the film thickness d2 of the first interlayer insulating film 124 provided between the channel region 29a of the pixel TFT 42 and the lower light-shielding film 22 (d1 <d2). And the semiconductor layer 25 of the pixel TFT 42.
It is possible to prevent the generation of parasitic capacitance between the pixel electrode and the pixel electrode, and to prevent the potential of the pixel electrode 39 from decreasing when the pixel TFT 42 is off.
【0066】図12に示すドライバーモノリシック型ア
クティブマトリックス回路基板3の製造方法を説明す
る。本実施の形態のドライバーモノリシック型アクティ
ブマトリックス回路基板3の製造方法は、実施の第1形
態のドライバーモノリシック型アクティブマトリックス
回路基板1の製造方法と類似するので、同様の工程につ
いては説明を省略し、異なる工程、すなわち、図3に示
す下層遮光膜22、下層導電膜23および第1の層間絶
縁膜24を形成する工程について以下に説明する。A method of manufacturing the driver monolithic active matrix circuit board 3 shown in FIG. 12 will be described. Since the method of manufacturing the driver monolithic active matrix circuit board 3 of the present embodiment is similar to the method of manufacturing the driver monolithic active matrix circuit board 1 of the first embodiment, description of similar steps is omitted. Different steps, that is, steps of forming the lower light-shielding film 22, the lower conductive film 23, and the first interlayer insulating film 24 shown in FIG. 3 will be described below.
【0067】本実施の形態では、まず、実施の第1形態
と同様にして、遮光性導電膜である下層遮光膜22およ
び下層導電膜23を形成する。次いで、実施の第1形態
では下層遮光膜22および下層導電膜23を形成した石
英基板21の表面全体に第1の層間絶縁膜24を形成す
るけれども、本実施の形態では画素下層絶縁膜124a
と上層絶縁膜124bとを含む第1の層間絶縁膜124
を形成する。In the present embodiment, first, similarly to the first embodiment, the lower layer light-shielding film 22 and the lower layer conductive film 23 which are light-shielding conductive films are formed. Next, in the first embodiment, the first interlayer insulating film 24 is formed on the entire surface of the quartz substrate 21 on which the lower light shielding film 22 and the lower conductive film 23 are formed, but in the present embodiment, the pixel lower insulating film 124a is formed.
And a first interlayer insulating film 124 including an upper insulating film 124b
To form.
【0068】第1の層間絶縁膜124は、以下のように
して形成する。まず、下層遮光膜22および下層導電膜
23を形成した後の石英基板21の表面全体に、たとえ
ばSiO2膜を膜厚d3が280nm程度になるように
成膜することによって、画素下層絶縁膜124aを形成
する。形成した画素下層絶縁膜124aのうち、周辺駆
動回路部11となるべく予め定められる部分の画素下層
絶縁膜124aをフォトリソグラフ法およびドライエッ
チングによって除去する。次いで、エッチング後の石英
基板21の表面全体に、たとえばSiO2膜を膜厚d1
が100nm程度となるように成膜することによって、
上層絶縁膜124bを形成する。これによって、画素下
層絶縁膜124aと上層絶縁膜124bとからなり、画
素用TFT42のチャネル領域29aと下層遮光膜22
との間の膜厚d2が、画素下層絶縁膜124aの膜厚d
3と上層絶縁膜124bの膜厚d1との和(d2=d3
+d1)である第1の層間絶縁膜124が形成される。The first interlayer insulating film 124 is formed as follows. First, for example, a SiO 2 film is formed on the entire surface of the quartz substrate 21 after the lower light-shielding film 22 and the lower conductive film 23 are formed so that the film thickness d3 is about 280 nm. To form. Of the formed pixel lower layer insulating film 124a, a portion of the pixel lower layer insulating film 124a that is predetermined to become the peripheral drive circuit section 11 is removed by photolithography and dry etching. Then, for example, a SiO 2 film is formed on the entire surface of the quartz substrate 21 after etching to a film thickness d1
By forming a film with a thickness of about 100 nm,
The upper insulating film 124b is formed. As a result, the pixel lower layer insulating film 124a and the upper layer insulating film 124b are formed, and the channel region 29a of the pixel TFT 42 and the lower layer light shielding film 22 are formed.
And the film thickness d2 between the pixel underlayer insulating film 124a
3 and the film thickness d1 of the upper insulating film 124b (d2 = d3
The first interlayer insulating film 124 of + d1) is formed.
【0069】以上のようにすることによって、周辺駆動
回路用TFT41のチャネル領域29aと下層導電膜2
3との間に、画素用TFT42のチャネル領域29aと
下層遮光膜22との間に設けられる第1の層間絶縁膜1
24の膜厚d2よりも薄い膜厚d1(d1<d2)の第
1の層間絶縁膜124を設けることができる。As described above, the channel region 29a of the peripheral drive circuit TFT 41 and the lower conductive film 2 are formed.
3, the first interlayer insulating film 1 provided between the channel region 29a of the pixel TFT 42 and the lower light-shielding film 22.
The first interlayer insulating film 124 having a film thickness d1 (d1 <d2) smaller than the film thickness d2 of 24 can be provided.
【0070】以上に述べた工程以外は実施の第1形態と
同様にして、ドライバーモノリシック型アクティブマト
リックス回路基板3を得る。The driver monolithic active matrix circuit board 3 is obtained in the same manner as in the first embodiment except the steps described above.
【0071】本発明の第4の実施形態である半導体装置
として、ドライバーモノリシック型アクティブマトリッ
クス回路基板4を例示する。図13は、ドライバーモノ
リシック型アクティブマトリックス回路基板4の概略構
成を示す断面図である。図13では、図1と同様に、周
辺駆動回路部11の一部と表示部12の一部とを示す。
また、周辺駆動回路用TFT41として、NMOSを示
す。本実施の形態のドライバーモノリシック型アクティ
ブマトリックス回路基板4は、実施の第2形態のドライ
バーモノリシック型アクティブマトリックス回路基板2
と実施の第3形態のドライバーモノリシック型アクティ
ブマトリックス回路基板3とを組合せたものであり、対
応する部分については同一の参照符号を付して説明を省
略する。As a semiconductor device according to the fourth embodiment of the present invention, a driver monolithic active matrix circuit board 4 will be exemplified. FIG. 13 is a sectional view showing a schematic structure of the driver monolithic active matrix circuit board 4. Similar to FIG. 1, FIG. 13 shows a part of the peripheral drive circuit unit 11 and a part of the display unit 12.
An NMOS is shown as the peripheral drive circuit TFT 41. The driver monolithic active matrix circuit board 4 of this embodiment is the same as the driver monolithic active matrix circuit board 2 of the second embodiment.
And the driver monolithic active matrix circuit board 3 of the third embodiment are combined. Corresponding parts are designated by the same reference numerals and description thereof will be omitted.
【0072】本実施の形態によるドライバーモノリシッ
ク型アクティブマトリックス回路基板4では、前述の実
施の第2形態のドライバーモノリシック型アクティブマ
トリックス回路基板2と同様に、半導体層125が、不
純物が添加されていないチャネル領域29aと、不純物
が添加されたソース領域29bおよびドレイン領域29
cと、ソース領域29bおよびドレイン領域29cより
も低濃度に不純物が添加された低濃度不純物領域である
LDD領域29dとを有し、周辺駆動回路部11の下層
導電膜23の端部に対向する位置には低濃度不純物領域
であるLDD領域29dが配置される。このことによっ
て、ホットキャリアの発生を抑制し、周辺駆動回路用T
FT41の特性の経時劣化を抑えることができる。In the driver monolithic active matrix circuit substrate 4 according to the present embodiment, the semiconductor layer 125 is a channel not doped with impurities, as in the driver monolithic active matrix circuit substrate 2 according to the second embodiment described above. Region 29a, and impurity-doped source region 29b and drain region 29
c and an LDD region 29d which is a low-concentration impurity region doped with an impurity at a lower concentration than the source region 29b and the drain region 29c, and faces the end of the lower conductive film 23 of the peripheral drive circuit unit 11. An LDD region 29d which is a low concentration impurity region is arranged at the position. As a result, the generation of hot carriers is suppressed and the T for the peripheral drive circuit is
It is possible to suppress deterioration of the characteristics of the FT 41 with time.
【0073】また、前述の実施の第3形態のドライバー
モノリシック型アクティブマトリックス回路基板3と同
様に、周辺駆動回路用TFT41のチャネル領域29a
と下層導電膜23との間に設けられる第1の層間絶縁膜
124の膜厚d1が、画素用TFT42のチャネル領域
29aと下層遮光膜22との間に設けられる第1の層間
絶縁膜124の膜厚d2よりも薄く(d1<d2)なっ
ている。このことによって、下層導電膜23のゲート電
極としての効果を高めるとともに、下層遮光膜22と画
素用TFT42の半導体層25との間の寄生容量の発生
を防止し、画素用TFT42のオフ時の画素電極39の
電位の低下を防ぐことができる。Further, like the driver monolithic type active matrix circuit substrate 3 of the third embodiment described above, the channel region 29a of the peripheral drive circuit TFT 41 is formed.
The film thickness d1 of the first interlayer insulating film 124 provided between the lower conductive film 23 and the lower conductive film 23 is the same as that of the first interlayer insulating film 124 provided between the channel region 29a of the pixel TFT 42 and the lower light shielding film 22. It is thinner than the film thickness d2 (d1 <d2). This enhances the effect of the lower conductive film 23 as a gate electrode, prevents the generation of parasitic capacitance between the lower light-shielding film 22 and the semiconductor layer 25 of the pixel TFT 42, and prevents the pixel TFT 42 from turning off. It is possible to prevent the potential of the electrode 39 from decreasing.
【0074】図13に示すドライバーモノリシック型ア
クティブマトリックス回路基板4は、前述の実施の第2
形態における不純物の添加とゲート電極コンタクトホー
ル27、ゲート電極28および補助容量電極28aの形
成とを行う工程と、実施の第3形態の下層遮光膜22、
下層導電膜23および第1の層間絶縁膜124を形成す
る工程とを組合せ、それ以外の工程は実施の第1形態と
同様にすることによって製造することができるので、製
造方法の詳細な説明は省略する。The driver monolithic active matrix circuit board 4 shown in FIG. 13 is the same as the second embodiment described above.
The step of adding impurities and forming the gate electrode contact hole 27, the gate electrode 28 and the auxiliary capacitance electrode 28a in the third embodiment, and the lower light shielding film 22 of the third embodiment,
Since it can be manufactured by combining the step of forming the lower conductive film 23 and the step of forming the first interlayer insulating film 124, and the other steps are the same as those of the first embodiment, a detailed description of the manufacturing method will be given. Omit it.
【0075】以上に述べた本発明の第1〜第4の実施の
形態の半導体装置は、本発明によって作製される半導体
装置の一例であり、半導体装置の各部に用いられる材
料、各部の膜厚および各部の形成方法はこれに限定され
るものではない。The semiconductor devices according to the first to fourth embodiments of the present invention described above are examples of the semiconductor device manufactured according to the present invention, and the materials used for each part of the semiconductor device and the film thickness of each part. The method of forming each part is not limited to this.
【0076】また本発明の第1〜第4の実施の形態で述
べたように、周辺駆動回路用TFT41としてキャリア
が伝導電子であるN型のMOS FETを形成するため
に、半導体層25または半導体層125に添加する不純
物として、伝導電子の供給源となる5価の不純物を用い
たけれども、これに限定されることなく、正孔の供給源
となる3価の不純物、たとえばホウ素またはガリウムな
どを用いることによって、キャリアが正孔であるP型の
MOS FETを形成してもよい。As described in the first to fourth embodiments of the present invention, in order to form the N-type MOS FET whose carrier is a conduction electron as the TFT 41 for the peripheral drive circuit, the semiconductor layer 25 or the semiconductor is used. Although pentavalent impurities that are sources of conduction electrons are used as impurities added to the layer 125, trivalent impurities that are sources of holes, such as boron or gallium, are not limited thereto. By using it, a P-type MOS FET whose carrier is a hole may be formed.
【0077】[0077]
【発明の効果】以上のように本発明によれば、チャネル
領域のうち、ゲート電極に臨む表面付近に加えて、導電
膜に臨む表面付近を、周辺駆動回路用トランジスタをオ
ン状態にしたときに電流が通過する領域として利用する
ことができるので、半導体装置に設けられる周辺駆動回
路用トランジスタに高い移動度および高いオン特性を付
与し、高性能の周辺駆動回路用トランジスタとすること
ができる。As described above, according to the present invention, in the channel region, in addition to the vicinity of the surface facing the gate electrode, the vicinity of the surface facing the conductive film is provided when the peripheral drive circuit transistor is turned on. Since it can be used as a region through which a current passes, high mobility and high on-characteristics can be given to a peripheral driver circuit transistor provided in a semiconductor device, and a high-performance peripheral driver circuit transistor can be obtained.
【0078】また本発明によれば、製造時の工程数を増
加させることなく、周辺駆動回路部に導電膜を設け、周
辺駆動回路用トランジスタの性能を向上させることがで
きる。Further, according to the present invention, it is possible to improve the performance of the peripheral drive circuit transistor by providing a conductive film in the peripheral drive circuit section without increasing the number of manufacturing steps.
【0079】また本発明によれば、表示部に設けられる
遮光性導電膜と画素用トランジスタのゲート電極とを異
なる電位とすることができるので、画素用トランジスタ
のオフ状態において画素電極の電位が低下することを防
ぐことができ、このような半導体装置を用いた液晶表示
装置の表示品位を向上させることができる。Further, according to the present invention, since the light-shielding conductive film provided in the display section and the gate electrode of the pixel transistor can have different potentials, the potential of the pixel electrode decreases when the pixel transistor is off. This can be prevented, and the display quality of a liquid crystal display device using such a semiconductor device can be improved.
【0080】また本発明によれば、周辺駆動回路部の導
電膜のゲート電極としての効果を高めるとともに、表示
部の遮光性導電膜と画素用トランジスタの半導体層との
間の寄生容量の発生を防止し、画素用トランジスタのオ
フ時の画素電極の電位の低下を防ぐことができる。Further, according to the present invention, the effect of the conductive film of the peripheral drive circuit section as the gate electrode is enhanced, and the parasitic capacitance between the light-shielding conductive film of the display section and the semiconductor layer of the pixel transistor is generated. It is possible to prevent the potential of the pixel electrode from decreasing when the pixel transistor is turned off.
【0081】また本発明によれば、第2のゲート電極と
して使用される周辺駆動回路部の導電膜は、周辺駆動回
路用トランジスタのチャネル領域のすべての領域に対し
て電界を付与することができるので、周辺駆動回路部の
導電膜のゲート電極としての効果を高めることができ
る。Further, according to the present invention, the conductive film of the peripheral drive circuit portion used as the second gate electrode can apply an electric field to all regions of the channel region of the peripheral drive circuit transistor. Therefore, the effect of the conductive film of the peripheral drive circuit section as a gate electrode can be enhanced.
【0082】また本発明によれば、周辺駆動回路部の導
電膜の端部に対向する位置には、低濃度不純物領域が配
置されるので、周辺駆動回路用トランジスタの特性の経
時劣化を抑えることができる。Further, according to the present invention, since the low-concentration impurity region is arranged at a position facing the end of the conductive film of the peripheral drive circuit section, deterioration of characteristics of the peripheral drive circuit transistor over time can be suppressed. You can
【0083】また本発明によれば、周辺駆動回路部に設
けられゲート電極と電気的に接続される遮光性導電膜
を、画素用トランジスタに入射する光を減少させオフ電
流の増大を抑えるために表示部に設けられる遮光性導電
膜と同時に形成することができるので、工程数を増加さ
せることなく、高性能の周辺駆動回路用トランジスタを
有する半導体装置を製造することができる。Further, according to the present invention, the light-shielding conductive film provided in the peripheral drive circuit portion and electrically connected to the gate electrode is used for reducing the light incident on the pixel transistor and suppressing the increase of the off current. Since it can be formed simultaneously with the light-shielding conductive film provided in the display portion, a semiconductor device having a high-performance peripheral driver circuit transistor can be manufactured without increasing the number of steps.
【0084】また本発明によれば、周辺駆動回路用トラ
ンジスタのチャネル領域と周辺駆動回路部の遮光性導電
膜との間に、画素用トランジスタのチャネル領域と表示
部の遮光性導電膜との間に設けられる絶縁膜の膜厚d2
よりも薄い膜厚d1(d1<d2)の絶縁膜を設けるこ
とができるので、周辺駆動回路部の遮光性導電膜のゲー
ト電極としての効果を高めるとともに、表示部の遮光性
導電膜と画素用トランジスタの半導体層との間の寄生容
量の発生を防止し、画素用トランジスタのオフ時の画素
電極の電位の低下を防ぐことができる。Further, according to the present invention, between the channel region of the peripheral driving circuit transistor and the light-shielding conductive film of the peripheral driving circuit portion, between the channel region of the pixel transistor and the light-shielding conductive film of the display portion. Film thickness d2 of the insulating film provided in
Since an insulating film having a smaller film thickness d1 (d1 <d2) can be provided, the effect of the light-shielding conductive film in the peripheral driver circuit portion as a gate electrode can be improved and the light-shielding conductive film in the display portion and the pixel can be formed. It is possible to prevent generation of parasitic capacitance between the transistor and the semiconductor layer, and to prevent decrease in the potential of the pixel electrode when the pixel transistor is off.
【図1】ドライバーモノリシック型アクティブマトリッ
クス回路基板1の概略構成を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 1.
【図2】図1に示すドライバーモノリシック型アクティ
ブマトリックス回路基板1の周辺駆動回路部11にゲー
ト電極28までを形成した状態を示す図である。FIG. 2 is a diagram showing a state in which up to a gate electrode 28 is formed in the peripheral drive circuit section 11 of the driver monolithic active matrix circuit substrate 1 shown in FIG.
【図3】石英基板21上に、下層遮光膜22、下層導電
膜23および第1の層間絶縁膜24を形成した状態を示
す図である。FIG. 3 is a diagram showing a state in which a lower light-shielding film 22, a lower conductive film 23, and a first interlayer insulating film 24 are formed on a quartz substrate 21.
【図4】第1の層間絶縁膜24上に、半導体層25およ
び第2の層間絶縁膜26を形成した状態を示す図であ
る。FIG. 4 is a diagram showing a state in which a semiconductor layer 25 and a second interlayer insulating film 26 are formed on the first interlayer insulating film 24.
【図5】ゲート電極コンタクトホール27、ゲート電極
28、補助容量電極28a、チャネル領域29a、ソー
ス領域29bおよびドレイン領域29cを形成した状態
を示す図である。FIG. 5 is a diagram showing a state in which a gate electrode contact hole 27, a gate electrode 28, an auxiliary capacitance electrode 28a, a channel region 29a, a source region 29b and a drain region 29c are formed.
【図6】周辺駆動回路部11にゲート電極コンタクトホ
ール27までを形成した状態を示す図である。FIG. 6 is a diagram showing a state in which a gate electrode contact hole 27 is formed in the peripheral drive circuit section 11.
【図7】第3の層間絶縁膜30、ソース電極コンタクト
ホール31およびドレイン電極コンタクトホール32を
形成した状態を示す図である。FIG. 7 is a diagram showing a state in which a third interlayer insulating film 30, a source electrode contact hole 31, and a drain electrode contact hole 32 are formed.
【図8】ソース電極33、ドレイン電極34および第4
の層間絶縁膜35を形成した状態を示す図である。FIG. 8 shows a source electrode 33, a drain electrode 34 and a fourth electrode.
FIG. 6 is a diagram showing a state in which the interlayer insulating film 35 of FIG.
【図9】上層遮光膜36、第5の層間絶縁膜37、画素
電極コンタクトホール38および画素電極39を形成し
た状態を示す図である。FIG. 9 is a diagram showing a state in which an upper light-shielding film 36, a fifth interlayer insulating film 37, a pixel electrode contact hole 38, and a pixel electrode 39 are formed.
【図10】ドライバーモノリシック型アクティブマトリ
ックス回路基板2の概略構成を示す断面図である。FIG. 10 is a cross-sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 2.
【図11】図10に示すドライバーモノリシック型アク
ティブマトリックス回路基板2の周辺駆動回路部11に
ゲート電極28までを形成した状態を示す図である。11 is a diagram showing a state in which up to a gate electrode 28 is formed in the peripheral drive circuit portion 11 of the driver monolithic active matrix circuit substrate 2 shown in FIG.
【図12】ドライバーモノリシック型アクティブマトリ
ックス回路基板3の概略構成を示す断面図である。FIG. 12 is a cross-sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 3.
【図13】ドライバーモノリシック型アクティブマトリ
ックス回路基板4の概略構成を示す断面図である。FIG. 13 is a cross-sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 4.
【図14】ドライバーモノリシック型アクティブマトリ
ックス回路基板5の概略構成を示す断面図である。FIG. 14 is a cross-sectional view showing a schematic configuration of a driver monolithic active matrix circuit board 5.
1,2,3,4 ドライバーモノリシック型アクティブ
マトリックス回路基板
11 周辺駆動回路部
12 表示部
21 石英基板
22 下層遮光膜
23 下層導電膜
24,124 第1の層間絶縁膜
25,125 半導体層
26 第2の層間絶縁膜
27 ゲート電極コンタクトホール
28 ゲート電極
28a 補助容量電極
29a チャネル領域
29b ソース領域
29c ドレイン領域
29d LDD領域
30 第3の層間絶縁膜
31 ソース電極コンタクトホール
32 ドレイン電極コンタクトホール
33 ソース電極
34 ドレイン電極
35 第4の層間絶縁膜
36 上層遮光膜
37 第5の層間絶縁膜
38 画素電極コンタクトホール
39 画素電極
40 導電膜
41 周辺駆動回路用TFT
42 画素用TFT
124a 画素下層絶縁膜
124b 上層絶縁膜1, 2, 3, 4 driver monolithic active matrix circuit board 11 peripheral drive circuit section 12 display section 21 quartz substrate 22 lower layer light-shielding film 23 lower layer conductive film 24, 124 first interlayer insulating film 25, 125 semiconductor layer 26 second Interlayer insulating film 27 gate electrode contact hole 28 gate electrode 28a auxiliary capacitance electrode 29a channel region 29b source region 29c drain region 29d LDD region 30 third interlayer insulating film 31 source electrode contact hole 32 drain electrode contact hole 33 source electrode 34 drain Electrode 35 Fourth interlayer insulating film 36 Upper light shielding film 37 Fifth interlayer insulating film 38 Pixel electrode contact hole 39 Pixel electrode 40 Conductive film 41 Peripheral drive circuit TFT 42 Pixel TFT 124a Pixel lower layer insulating film 124b Upper layer insulating film
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA59 JA24 JA40 JA44 JB54 JB57 MA27 MA30 NA22 PA06 PA09 RA05 5F110 AA01 AA07 BB02 CC02 DD03 DD13 EE05 EE09 EE14 EE30 FF02 FF09 FF23 GG02 GG13 GG25 HJ01 HJ13 HJ23 HL06 HL12 HM15 NN03 NN04 NN23 NN24 NN42 NN44 NN45 NN46 NN48 NN72 NN73 NN78 PP01 PP03 PP10 QQ24 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2H092 GA59 JA24 JA40 JA44 JB54 JB57 MA27 MA30 NA22 PA06 PA09 RA05 5F110 AA01 AA07 BB02 CC02 DD03 DD13 EE05 EE09 EE14 EE30 FF02 FF09 FF23 GG02 GG13 GG25 HJ01 HJ13 HJ23 HL06 HL12 HM15 NN03 NN04 NN23 NN24 NN42 NN44 NN45 NN46 NN48 NN72 NN73 NN78 PP01 PP03 PP10 QQ24
Claims (8)
複数の画素電極および各画素電極に接続される複数の画
素用トランジスタを含む表示部と、前記表示部の周辺に
設けられ周辺駆動回路用トランジスタを含む周辺駆動回
路部とを有する半導体装置であって、 前記周辺駆動回路用トランジスタは、半導体層で形成さ
れるチャネル領域の上層側に、絶縁膜を介して、導電層
が積層されて形成されるゲート電極を備え、 前記周辺駆動回路部には、前記半導体層の下層側に、絶
縁膜を介して導電膜が設けられ、 前記半導体層の下層側に設けられる導電膜は、前記ゲー
ト電極と電気的に接続されることを特徴とする半導体装
置。1. A display unit including a plurality of pixel electrodes arranged in a matrix on a substrate and a plurality of pixel transistors connected to each pixel electrode, and a peripheral drive circuit provided around the display unit. A peripheral drive circuit unit including a transistor, wherein the peripheral drive circuit transistor is formed by laminating a conductive layer on an upper layer side of a channel region formed of a semiconductor layer with an insulating film interposed therebetween. A conductive film is provided under the semiconductor layer via an insulating film in the peripheral drive circuit section, and the conductive film provided under the semiconductor layer is the gate electrode. A semiconductor device, which is electrically connected to.
形成されるチャネル領域の上層側に、絶縁膜を介して、
導電層が積層されて形成されるゲート電極を備え、 前記表示部には、前記半導体層の下層側に、絶縁膜を介
して遮光性導電膜が設けられ、 前記周辺駆動回路部に設けられる導電膜は、遮光性導電
膜であり、前記表示部に設けられる遮光性導電膜と同時
に形成されることを特徴とする請求項1記載の半導体装
置。2. The pixel transistor includes an insulating film on an upper layer side of a channel region formed of a semiconductor layer,
A conductive film is provided in the peripheral drive circuit section, wherein the display section is provided with a gate electrode formed by stacking conductive layers, and the display section is provided with a light-shielding conductive film below the semiconductor layer via an insulating film. The semiconductor device according to claim 1, wherein the film is a light-shielding conductive film, and is formed at the same time as the light-shielding conductive film provided in the display portion.
は、前記画素用トランジスタのゲート電極と電気的に接
続されないことを特徴とする請求項2記載の半導体装
置。3. The semiconductor device according to claim 2, wherein the light-shielding conductive film provided in the display section is not electrically connected to the gate electrode of the pixel transistor.
ネル領域と前記周辺駆動回路部の導電膜との間に設けら
れる絶縁膜の膜厚d1は、前記画素用トランジスタのチ
ャネル領域と前記表示部の遮光性導電膜との間に設けら
れる絶縁膜の膜厚d2よりも薄い(d1<d2)ことを
特徴とする請求項2または3記載の半導体装置。4. The film thickness d1 of the insulating film provided between the channel region of the peripheral drive circuit transistor and the conductive film of the peripheral drive circuit section is set such that the channel region of the pixel transistor and the light shield of the display section. 4. The semiconductor device according to claim 2, wherein the thickness is smaller than the thickness d2 of the insulating film provided between the conductive conductive film and the conductive conductive film (d1 <d2).
するように設けられ、また導電膜の前記チャネル領域に
臨む表面に前記チャネル領域を投影するとき、チャネル
領域の投影像が導電膜の前記表面に包含されるように設
けられることを特徴とする請求項1〜4のいずれかに記
載の半導体装置。5. The conductive film of the peripheral drive circuit portion is provided so as to correspond to the channel region of the transistor for the peripheral drive circuit, and when the channel region is projected onto the surface of the conductive film facing the channel region. The semiconductor device according to any one of claims 1 to 4, wherein the projection image of the channel region is provided so as to be included in the surface of the conductive film.
体層は、 前記チャネル領域と、チャネル領域の両側に形成されチ
ャネル領域に沿って延びる不純物が添加されたソース領
域およびドレイン領域と、チャネル領域とソース領域と
の間およびチャネル領域とドレイン領域との間に形成さ
れソース領域およびドレイン領域よりも低濃度に不純物
が添加された低濃度不純物領域とを有し、 前記周辺駆動回路部の導電膜は、 前記周辺駆動回路用トランジスタのチャネル領域に対応
するように設けられ、また導電膜の前記チャネル領域に
臨む表面に前記チャネル領域と低濃度不純物領域とを投
影するとき、チャネル領域および少なくともチャネル領
域寄りの低濃度不純物領域端部の投影像が導電膜の前記
表面に包含されるように設けられることを特徴とする請
求項1〜4のいずれかに記載の半導体装置。6. The semiconductor layer of the transistor for peripheral drive circuit comprises: the channel region, an impurity-doped source and drain region formed on both sides of the channel region and extending along the channel region, the channel region and the source. A low-concentration impurity region which is formed between the region and the channel region and the drain region and which is doped with an impurity at a lower concentration than the source region and the drain region, and the conductive film of the peripheral drive circuit section, When projecting the channel region and the low-concentration impurity region on the surface of the conductive film, which is provided so as to correspond to the channel region of the transistor for peripheral driving circuit, the channel region and at least a portion near the channel region are provided. The projection image of the end portion of the low concentration impurity region is provided so as to be included in the surface of the conductive film. The semiconductor device according to any one of claims 1 to 4, which is a characteristic.
複数の画素電極および各画素電極に接続される複数の画
素用トランジスタを含む表示部と、前記表示部の周辺に
設けられ周辺駆動回路用トランジスタを含む周辺駆動回
路部とを有する半導体装置の製造方法であって、 基板上に、遮光性導電膜を形成する工程と、 前記遮光性導電膜上に、絶縁膜を形成する工程と、 前記絶縁膜上に、チャネル領域となる半導体層と、絶縁
膜と、ゲート電極となる導電層とを順次積層する工程
と、 前記周辺駆動回路部となるべく予め定められる部分の前
記遮光性導電膜と前記ゲート電極とを電気的に接続する
工程とを含むことを特徴とする半導体装置の製造方法。7. A display unit including a plurality of pixel electrodes arranged in a matrix and a plurality of pixel transistors connected to each pixel electrode on a substrate, and a peripheral drive circuit provided around the display unit. A method of manufacturing a semiconductor device having a peripheral drive circuit unit including a transistor, comprising: forming a light-shielding conductive film on a substrate; forming an insulating film on the light-shielding conductive film; A step of sequentially stacking a semiconductor layer to be a channel region, an insulating film, and a conductive layer to be a gate electrode on the insulating film; a part of the light-shielding conductive film which is predetermined to be the peripheral drive circuit part; And a step of electrically connecting with a gate electrode.
る工程は、 前記遮光性導電膜上に、下層絶縁膜を形成する工程と、 前記周辺駆動回路部となるべく予め定められる部分の前
記下層絶縁膜をエッチングによって除去する工程と、 前記エッチング後の基板の表面に上層絶縁膜を形成する
工程とを含むことを特徴とする請求項7記載の半導体装
置の製造方法。8. The step of forming an insulating film on the light-shielding conductive film includes the step of forming a lower-layer insulating film on the light-shielding conductive film, and the step of forming a predetermined portion to become the peripheral drive circuit section. 8. The method of manufacturing a semiconductor device according to claim 7, further comprising: a step of removing the lower insulating film by etching; and a step of forming an upper insulating film on the surface of the substrate after the etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002072407A JP2003273361A (en) | 2002-03-15 | 2002-03-15 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002072407A JP2003273361A (en) | 2002-03-15 | 2002-03-15 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003273361A true JP2003273361A (en) | 2003-09-26 |
Family
ID=29202412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002072407A Pending JP2003273361A (en) | 2002-03-15 | 2002-03-15 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003273361A (en) |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227586A (en) * | 2004-12-24 | 2006-08-31 | Sanyo Electric Co Ltd | Display device |
WO2008099700A1 (en) * | 2007-02-16 | 2008-08-21 | Sharp Kabushiki Kaisha | Double gate transistor, method for manufacturing the same, and active matrix substrate comprising double gate transistor |
WO2008143213A1 (en) * | 2007-05-18 | 2008-11-27 | Sharp Kabushiki Kaisha | Display device |
WO2008143211A1 (en) * | 2007-05-18 | 2008-11-27 | Sharp Kabushiki Kaisha | Display device |
WO2008156023A1 (en) * | 2007-06-21 | 2008-12-24 | Sharp Kabushiki Kaisha | Photodetector and display device provided with same |
WO2009133791A1 (en) * | 2008-04-28 | 2009-11-05 | Sharp Kabushiki Kaisha | Photosensitive structure and apparatus including such a structure |
WO2011102030A1 (en) * | 2010-02-18 | 2011-08-25 | シャープ株式会社 | Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device |
WO2011122363A1 (en) * | 2010-04-02 | 2011-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011125454A1 (en) * | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8110887B2 (en) | 2007-06-21 | 2012-02-07 | Sharp Kabushiki Kaisha | Photodetector and display device provided with the same |
WO2012077527A1 (en) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device |
US8309901B2 (en) | 2007-05-18 | 2012-11-13 | Sharp Kabushiki Kaisha | Display device adjusting luminance of display based at least on detections by ambient light sensors |
US8436795B2 (en) | 2006-10-13 | 2013-05-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2013235275A (en) * | 2009-09-04 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
JP2014013391A (en) * | 2009-07-24 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2014060411A (en) * | 2009-07-03 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
KR20150002279A (en) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | Oxide semiconductor thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same |
US9147768B2 (en) | 2010-04-02 | 2015-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor and a metal oxide film |
US9190522B2 (en) | 2010-04-02 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor |
US9324810B2 (en) | 2012-11-30 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor film |
US9385238B2 (en) | 2011-07-08 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor using oxide semiconductor |
KR20160104766A (en) * | 2015-02-26 | 2016-09-06 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
JP2016184763A (en) * | 2009-08-07 | 2016-10-20 | 株式会社半導体エネルギー研究所 | Semiconductor device |
WO2016190187A1 (en) * | 2015-05-25 | 2016-12-01 | シャープ株式会社 | Drive circuit for display device |
JP2016213508A (en) * | 2016-09-07 | 2016-12-15 | 株式会社ジャパンディスプレイ | Thin film transistor circuit substrate |
WO2018043472A1 (en) * | 2016-09-02 | 2018-03-08 | シャープ株式会社 | Active matrix substrate and method for manufacturing same |
JP2019054250A (en) * | 2013-09-05 | 2019-04-04 | 株式会社半導体エネルギー研究所 | Display device |
CN109599435A (en) * | 2017-10-02 | 2019-04-09 | 夏普株式会社 | Thin film transistor (TFT) |
JP2019110332A (en) * | 2008-11-21 | 2019-07-04 | 株式会社半導体エネルギー研究所 | Display device |
JP2021100125A (en) * | 2009-08-27 | 2021-07-01 | 株式会社半導体エネルギー研究所 | Display device |
JP2021121020A (en) * | 2008-09-30 | 2021-08-19 | 株式会社半導体エネルギー研究所 | Display device |
JP2022119801A (en) * | 2014-09-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | Light-emitting device |
JP7519524B2 (en) | 2009-08-07 | 2024-07-19 | 株式会社半導体エネルギー研究所 | Display device |
-
2002
- 2002-03-15 JP JP2002072407A patent/JP2003273361A/en active Pending
Cited By (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006227586A (en) * | 2004-12-24 | 2006-08-31 | Sanyo Electric Co Ltd | Display device |
KR101174920B1 (en) * | 2004-12-24 | 2012-08-17 | 산요덴키가부시키가이샤 | display |
US8436795B2 (en) | 2006-10-13 | 2013-05-07 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
WO2008099700A1 (en) * | 2007-02-16 | 2008-08-21 | Sharp Kabushiki Kaisha | Double gate transistor, method for manufacturing the same, and active matrix substrate comprising double gate transistor |
JP5073741B2 (en) * | 2007-05-18 | 2012-11-14 | シャープ株式会社 | Display device |
JP5225985B2 (en) * | 2007-05-18 | 2013-07-03 | シャープ株式会社 | Display device |
WO2008143211A1 (en) * | 2007-05-18 | 2008-11-27 | Sharp Kabushiki Kaisha | Display device |
US8368676B2 (en) | 2007-05-18 | 2013-02-05 | Sharp Kabushiki Kaisha | Display device with light shield |
US8309901B2 (en) | 2007-05-18 | 2012-11-13 | Sharp Kabushiki Kaisha | Display device adjusting luminance of display based at least on detections by ambient light sensors |
WO2008143213A1 (en) * | 2007-05-18 | 2008-11-27 | Sharp Kabushiki Kaisha | Display device |
EP2154731A4 (en) * | 2007-06-21 | 2014-06-18 | Sharp Kk | Photodetector and display device provided with same |
EP2154731A1 (en) * | 2007-06-21 | 2010-02-17 | Sharp Kabushiki Kaisha | Photodetector and display device provided with same |
WO2008156023A1 (en) * | 2007-06-21 | 2008-12-24 | Sharp Kabushiki Kaisha | Photodetector and display device provided with same |
US8110887B2 (en) | 2007-06-21 | 2012-02-07 | Sharp Kabushiki Kaisha | Photodetector and display device provided with the same |
US8227887B2 (en) | 2007-06-21 | 2012-07-24 | Sharp Kabushiki Kaisha | Photodetector and display device provided with the same |
JP5058255B2 (en) * | 2007-06-21 | 2012-10-24 | シャープ株式会社 | Photodetector and display device including the same |
WO2009133791A1 (en) * | 2008-04-28 | 2009-11-05 | Sharp Kabushiki Kaisha | Photosensitive structure and apparatus including such a structure |
JP2011518423A (en) * | 2008-04-28 | 2011-06-23 | シャープ株式会社 | Photosensitive structure and device having the photosensitive structure |
JP2021121020A (en) * | 2008-09-30 | 2021-08-19 | 株式会社半導体エネルギー研究所 | Display device |
US11374028B2 (en) | 2008-11-21 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2019110332A (en) * | 2008-11-21 | 2019-07-04 | 株式会社半導体エネルギー研究所 | Display device |
US12062663B2 (en) | 2008-11-21 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11776967B2 (en) | 2008-11-21 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11257847B2 (en) | 2009-07-03 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US10211231B2 (en) | 2009-07-03 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9837441B2 (en) | 2009-07-03 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
JP2014060411A (en) * | 2009-07-03 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US11637130B2 (en) | 2009-07-03 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US10714503B2 (en) | 2009-07-03 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11978741B2 (en) | 2009-07-03 | 2024-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9812465B2 (en) | 2009-07-03 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9130046B2 (en) | 2009-07-03 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11373615B2 (en) | 2009-07-24 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10810961B2 (en) | 2009-07-24 | 2020-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11663989B2 (en) | 2009-07-24 | 2023-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9875713B2 (en) | 2009-07-24 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014013391A (en) * | 2009-07-24 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9779679B2 (en) | 2009-07-24 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP7519524B2 (en) | 2009-08-07 | 2024-07-19 | 株式会社半導体エネルギー研究所 | Display device |
JP2016184763A (en) * | 2009-08-07 | 2016-10-20 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP7027586B2 (en) | 2009-08-27 | 2022-03-01 | 株式会社半導体エネルギー研究所 | Display device |
US11923206B2 (en) | 2009-08-27 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2021100125A (en) * | 2009-08-27 | 2021-07-01 | 株式会社半導体エネルギー研究所 | Display device |
US11532488B2 (en) | 2009-08-27 | 2022-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2013235275A (en) * | 2009-09-04 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | Light-emitting device |
US11626521B2 (en) | 2009-09-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US10672915B2 (en) | 2009-09-04 | 2020-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US9431465B2 (en) | 2009-09-04 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US8957411B2 (en) | 2009-09-04 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US11024747B2 (en) | 2009-09-04 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
JP2015057657A (en) * | 2009-09-04 | 2015-03-26 | 株式会社半導体エネルギー研究所 | Light-emitting device |
US12057511B2 (en) | 2009-09-04 | 2024-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011102030A1 (en) * | 2010-02-18 | 2011-08-25 | シャープ株式会社 | Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device |
WO2011122363A1 (en) * | 2010-04-02 | 2011-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9147768B2 (en) | 2010-04-02 | 2015-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor and a metal oxide film |
US9190522B2 (en) | 2010-04-02 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor |
US9059295B2 (en) | 2010-04-02 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having an oxide semiconductor and metal oxide films |
US12119406B2 (en) | 2010-04-02 | 2024-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9842937B2 (en) | 2010-04-02 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor film and a metal oxide film |
US10714626B2 (en) | 2010-04-02 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11380800B2 (en) | 2010-04-02 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10008515B2 (en) | 2010-04-09 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10879274B2 (en) | 2010-04-09 | 2020-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10510777B2 (en) | 2010-04-09 | 2019-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9431429B2 (en) | 2010-04-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9059047B2 (en) | 2010-04-09 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011125454A1 (en) * | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8659013B2 (en) | 2010-04-09 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2012077527A1 (en) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device |
US9030619B2 (en) | 2010-12-10 | 2015-05-12 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device |
US9385238B2 (en) | 2011-07-08 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor using oxide semiconductor |
US10439072B2 (en) | 2011-07-08 | 2019-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9837548B2 (en) | 2011-07-08 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9324810B2 (en) | 2012-11-30 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor film |
US9865746B2 (en) | 2012-11-30 | 2018-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20150002279A (en) * | 2013-06-28 | 2015-01-07 | 엘지디스플레이 주식회사 | Oxide semiconductor thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same |
KR102068089B1 (en) * | 2013-06-28 | 2020-01-20 | 엘지디스플레이 주식회사 | Oxide semiconductor thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same |
JP2020184086A (en) * | 2013-09-05 | 2020-11-12 | 株式会社半導体エネルギー研究所 | Display device |
JP2020074407A (en) * | 2013-09-05 | 2020-05-14 | 株式会社半導体エネルギー研究所 | Display |
JP2019054250A (en) * | 2013-09-05 | 2019-04-04 | 株式会社半導体エネルギー研究所 | Display device |
JP7245945B2 (en) | 2014-09-05 | 2023-03-24 | 株式会社半導体エネルギー研究所 | light emitting device |
JP2022119801A (en) * | 2014-09-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | Light-emitting device |
KR102485689B1 (en) | 2015-02-26 | 2023-01-09 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
KR20160104766A (en) * | 2015-02-26 | 2016-09-06 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
WO2016190187A1 (en) * | 2015-05-25 | 2016-12-01 | シャープ株式会社 | Drive circuit for display device |
CN107533819A (en) * | 2015-05-25 | 2018-01-02 | 夏普株式会社 | The drive circuit of display device |
JPWO2016190187A1 (en) * | 2015-05-25 | 2018-03-01 | シャープ株式会社 | Display device drive circuit |
JPWO2018043472A1 (en) * | 2016-09-02 | 2019-06-27 | シャープ株式会社 | ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
WO2018043472A1 (en) * | 2016-09-02 | 2018-03-08 | シャープ株式会社 | Active matrix substrate and method for manufacturing same |
JP2016213508A (en) * | 2016-09-07 | 2016-12-15 | 株式会社ジャパンディスプレイ | Thin film transistor circuit substrate |
CN109599435A (en) * | 2017-10-02 | 2019-04-09 | 夏普株式会社 | Thin film transistor (TFT) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003273361A (en) | Semiconductor device and manufacturing method thereof | |
JP4386978B2 (en) | Method for manufacturing semiconductor device | |
JP5298094B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4678933B2 (en) | Method for manufacturing semiconductor device | |
US6563136B2 (en) | Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels | |
US7189997B2 (en) | Semiconductor device and method for manufacturing the same | |
US7306982B2 (en) | Method of manufacturing a semiconductor device | |
JP2000036598A (en) | Semiconductor device provided with semiconductor circuit consisting of semiconductor element, and manufacture thereof | |
US6982194B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009224589A (en) | Display device, and manufacturing method thereof | |
KR102586938B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP4993826B2 (en) | Method for manufacturing semiconductor device | |
JP4583540B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6291015B2 (en) | Semiconductor device | |
JP2004179610A (en) | Thin film transistor array and structure of drive circuit | |
JP5577384B2 (en) | Method for manufacturing semiconductor device | |
JP2002176179A (en) | Electro-optical device, manufacturing method thereof, and semiconductor device | |
JP2005064344A (en) | Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus | |
JP4080168B2 (en) | Method for manufacturing semiconductor device | |
JP4986347B2 (en) | Method for manufacturing semiconductor device | |
JP2004271903A (en) | Thin film transistor substrate, its manufacturing method, and liquid crystal display | |
JP4700159B2 (en) | Method for manufacturing semiconductor device | |
JP2009010242A (en) | Display device, and its manufacturing method | |
JP2009059779A (en) | Thin film transistor, its manufacturing method, and display device | |
JP2008227381A (en) | Electro-optic device and its manufacturing method, and electronic equipment |