Nothing Special   »   [go: up one dir, main page]

JP2003273037A - Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ - Google Patents

Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ

Info

Publication number
JP2003273037A
JP2003273037A JP2003068207A JP2003068207A JP2003273037A JP 2003273037 A JP2003273037 A JP 2003273037A JP 2003068207 A JP2003068207 A JP 2003068207A JP 2003068207 A JP2003068207 A JP 2003068207A JP 2003273037 A JP2003273037 A JP 2003273037A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
gas
susceptor
wafer
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003068207A
Other languages
English (en)
Inventor
Ammon Wilfried Von
フォン アモン ヴィルフリート
Rudiger Schmolke
シュモルケ リューディガー
Peter Storck
シュトルク ペーター
Wolfgang Siebert
ジーベルト ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JP2003273037A publication Critical patent/JP2003273037A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/913Diverse treatments performed in unitary chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ裏側に予め保護層を備えることなく
オートドーピングの十分な回避を可能にする、半導体ウ
ェーハにエピタキシャル層を析出する方法を提供する。 【解決手段】 半導体ウェーハの表側がソースガスおよ
びキャリアガスを含有するプロセスガスにさらされ、半
導体ウェーハの裏側が駆出ガスにさらされている、CV
D反応器中で半導体ウェーハの表側をエピタキシャル被
覆する方法において、駆出ガスが5体積%以下の水素を
含有し、これにより半導体ウェーハの裏側からの水素に
より強化されるドーピング物質の拡散を広い範囲で回避
することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェーハを
エピタキシャル被覆する方法および装置、およびエピタ
キシャル被覆された半導体ウェーハに関する。
【0002】
【従来の技術】気相からの結晶成長は半導体技術でエピ
タキシャル被覆された半導体ウェーハを製造するために
使用される。エピタキシャルとは、単結晶基板、一般に
基板ウェーハ、例えば半導体ウェーハの平坦な境界面上
の単結晶層の成長である。この被覆または析出は、CV
D反応器中で、いわゆる化学的気相析出法(化学蒸着ま
たはCVD)を用いて実施する(例えば特許文献1参
照)。その際半導体ウェーハをまず熱源により加熱し、
引き続き以下にプロセスガスと記載する、ソースガス、
キャリアガスおよび場合によりドーピングガスからなる
ガス混合物にさらす。
【0003】最も重要な使用は、単結晶シリコン基板、
一般にシリコンウェーハ上のホモエピタキシャル層の析
出である。その際ソースガスとして、例えばトリクロロ
シランのようなシランおよびキャリアガスとして、例え
ば水素を使用する。エピタキシャル層にドーピングする
ドーピングガスは、例えば元素周期表のIIIまたはV
主族のガス状化合物である。これらの化合物、例えばホ
スフィンまたはジボランは加熱したウェーハの近くでソ
ースガスと同様に分解する。その際異種原子がエピタキ
シャル層の結晶格子に挿入または導入する。電気特性の
急激な移行、例えば基板ウェーハからエピタキシャル層
に移行する際に抵抗特性の急激な上昇を達成するため
に、一般に半導体ウェーハ(基板ウェーハ)とエピタキ
シャル層は異なってドーピングされる。
【0004】エピタキシャル層の析出の際に裏側および
縁部で基板のドーピングに利用される元素の好ましくな
い放出が生じる(基板ドーピング物質、シリコン基板の
場合は、例えば硼素、砒素、燐またはアンチモン)。こ
れらは反応器中の拡散および対流によりウェーハの表側
に到達し、ここで半径方向に不均一にエピタキシャル層
に組み込まれ、これはオートドーピングと呼ばれる。オ
ートドーピングはエピタキシャル層の比電気抵抗の半径
方向の不均一性を生じる。
【0005】この位置で半導体ウェーハの表側および裏
側が決定される。半導体ウェーハの表側はエピタキシャ
ル被覆される面であり、電気的構造素子の製造を目的と
する面である。
【0006】技術水準により、オートドーピングを妨害
する種々の方法が公知である。従って、例えば酸化物保
護層またはモノ結晶または多結晶または非晶質の保護層
を半導体ウェーハの裏側に析出することにより、エピタ
キシャル工程中の基板ドーピング物質の拡散を阻止する
ことができる。
【0007】オートドーピングを抑制するための保護層
を有するエピタキシャル被覆された半導体ウェーハを製
造する前記方法の欠点は、種々の反応器、処理浴および
研磨通路において実施しなければならない、付加的な処
理工程である。更に酸化物または多結晶半導体材料での
被覆は増加する金属の汚染を結果として生じる。
【0008】従ってすでにエピタキシャル層を析出する
前にウェーハ裏側に保護層を備えることなくオートドー
ピングを阻止する幾つかの試みが提案された。
【0009】基板の裏側が、一般的なように、サセプタ
に全面に載置されるのでなく、洗浄ガス(パージガ
ス)、例えば水素にさらされることによりウェーハ状基
板をエピタキシャル被覆する方法が開示されている(例
えば特許文献2および3参照)。洗浄ガスは表側のプロ
セスガスと同じであるかまたはこれと異なっていてもよ
い。ウェーハ裏側に拡散するドーピング物質原子は、少
なくとも一部は洗浄ガスで搬出される。これによりウェ
ーハ縁部を通過し、ウェーハの表側に拡散するドーピン
グ物質原子の割合が減少し、従ってオートドーピングの
不安が減少する。
【0010】同様の方法であるが、オートドーピングを
阻止する目的のない方法は記載されている(特許文献4
参照)。ここではウェーハ裏側への半導体材料の析出を
妨害することが課題である。このためにウェーハ裏側を
プロセスガスと異なるガスで洗浄する。裏側で優勢な過
圧により、ウェーハ縁部を通過する表側方向の裏側ガス
の弱い流れが生じる。これにより裏側空間への表側プロ
セスガスの浸入が回避され、ウェーハ裏側の半導体材料
の析出が回避される。裏側ガスとして、不活性ガス、例
えばアルゴン、窒素のような非反応性ガス、および水素
または塩化水素のようなガスを使用することができる。
ウェーハ裏側の半導体材料の析出を回避するために、ヘ
リウム、フレオン、テトラフルオロメタンまたはヘキサ
フルオロエタンのような不活性ガスを使用することがで
きる(特許文献5参照)。
【0011】オートドーピング問題の満足する解決は技
術水準には見い出せない。
【0012】
【特許文献1】欧州特許第714998号明細書
【特許文献2】WO01/86034号明細書
【特許文献3】WO01/86035号明細書
【特許文献4】米国特許第5960555号明細書
【特許文献5】米国特許第5679405号明細書
【0013】
【発明が解決しようとする課題】従って、ウェーハ裏側
に予め保護層を備えることなくオートドーピングの十分
な回避を可能にする、半導体ウェーハにエピタキシャル
層を析出する方法を提供する課題が存在する。
【0014】
【課題を解決するための手段】前記課題は、半導体ウェ
ーハの表側がソースガスおよびキャリアガスを含有する
プロセスガスにさらされ、半導体ウェーハの裏側が駆出
ガスにさらされている、CVD反応器中で半導体ウェー
ハの表側をエピタキシャル被覆する方法により解決さ
れ、駆出ガスが5体積%以下の水素を含有し、これによ
り半導体ウェーハの裏側からの水素により強化されるド
ーピング物質の拡散を広い範囲で回避させることを特徴
とする。
【0015】本発明により、エピタキシャル層を析出す
る間に半導体ウェーハの表側および裏側は2つの異なる
ガス雰囲気にさらされる。表側に使用されるガスは以下
にプロセスガスと記載し、ソースガスおよびキャリアガ
スを含有する。シリコンエピタキシーの場合はソースガ
スは一般にシラン、例えばトリクロロシランであり、キ
ャリアガスは一般に水素である。このほかプロセスガス
は一般に少量のドーピングガスを含有する。
【0016】これに対して半導体ウェーハの裏側は、本
発明により、実質的に水素を含まない、すなわち5体積
%以下、有利には2体積%以下、特に0.5体積%以下
の水素を含むガスのみにさらされる。一般に現在実現さ
れる純度の工業的ガスを用いておよび精製を含めて水素
10−7体積%の範囲の裏側ガスの不純物を達成するこ
とができる。以下に駆出ガスと記載する、裏側に使用さ
れるガスは析出反応に関して不活性であり、キャリアガ
ス、ソースガス、ドーピングガス、半導体基板および/
または析出反応の生成物との反応が行われない。有利に
は駆出ガスとして希ガスまたは希ガスの混合物を使用
し、その際アルゴンおよびレニウムが特に有利である。
【0017】水素がオートドーピングの際に重要な役割
を果たすことが判明した。水素は、例えば硼素または砒
素とシリコン中に急速に拡散する錯体を形成する。更に
水素はエピタキシーで一般的な温度でシリコンを排除
し、これが付加的なドーピング物質を遊離する。エピタ
キシャル工程中にウェーハ裏側が水素と接触する場合
は、ドーピング物質は強化されてウェーハ裏側から排出
され、ウェーハ縁部に運ばれ、半径方向に不均一にウェ
ーハ表側のエピタキシャル層に組み込まれる。ウェーハ
裏側と水素の接触を回避する場合は、本発明の方法はド
ーピング物質の拡散、従ってオートドーピングが十分に
阻止される場合である。
【0018】これに対してWO01/86034号およ
びWO01/86035号に開示される方法は、ウェー
ハ裏側と接触するガスに水素または水素含有成分が可能
であるので、更に基板−ドーピング物質の拡散を許容す
る。オートドーピングの不安を減少するために、裏側か
ら排出されるドーピング物質の吸引を配慮する。本発明
においては水素と結合したドーピング物質の強化された
拡散がすでに回避される。
【0019】エピタキシャル層の許容される抵抗不均一
性が小さく、抵抗測定のための縁部排除帯域が小さく、
層比抵抗と基板抵抗の差が大きいほど、オートドーピン
グの好ましくない作用が大きい。比抵抗は基板もしくは
エピタキシャル層のドーピングの高さにより決定され
る。特に100mΩcm以下、有利には50mΩcm未
満、特に20mΩcm未満の基板比抵抗および1Ωcm
より大きく、有利には5Ωcmより大きく、特に10Ω
cmより大きい層比抵抗に関して、本発明の方法を使用
して、10%未満、有利には5%未満、特に3%未満の
半径方向の抵抗不均一性を有するエピタキシャル層を製
造することができる。抵抗不均一性はASTM F81
と組み合わせたASTM F1392の規格で決定され
る。
【0020】従って本発明は、裏側被覆を有しない、1
00mΩcm以下の基板比抵抗および1Ωcmより大き
いエピタキシャル層の比抵抗を有する半導体ウェーハに
関し、エピタキシャル層が10%未満の抵抗不均一性を
有することを特徴とする。
【0021】本発明によりウェーハ裏側のドーピング物
質の拡散が十分に回避されるので、本来半導体ウェーハ
に存在するドーピング物質濃度が維持される。これに対
してWO01/86034号およびWO01/8603
5号に記載される方法を使用する場合は、ウェーハ裏側
の基板ドーピング物質の拡散特性が形成される。ドーピ
ング物質濃度はエピタキシャル工程後にウェーハ裏側の
表面でかなり少なく、ウェーハの内側に向かって本来
の、すなわちエピタキシャル工程前に存在する値にまで
増加する。ウェーハ裏側のドーピング物質の貧化は、裏
側の電気抵抗が半導体ウェーハの残りの部分より高くな
るという欠点を有する。これは、例えば電流が基板を通
過して流れる出力構造素子において局部加熱による好ま
しくない出力損失およびこの熱を排出する必要性を生じ
る。
【0022】これらの欠点は本発明の方法を使用する場
合に十分に回避される。本発明により、実質的にドーピ
ング物質拡散特性を有しないエピタキシャル層を有する
半導体ウェーハを製造することができる。これは、例え
ばエピタキシー前および後の基板裏側の比抵抗の比較に
より定量化することができる。裏側のドーピング物質拡
散の規模が大きいほど、この抵抗の差は少ない。本発明
により製造される半導体ウェーハはこの抵抗の差が最大
15%であることにより際立っている。
【0023】本発明の方法においては、ソースガスがウ
ェーハ裏側の領域に供給されないので、エピタキシャル
工程中にウェーハ裏側にかなりの大きさで半導体材料が
析出することがない。従っていわゆる裏側ハローの形成
が十分に回避される。裏側ハローは、エピタキシャル工
程中に半導体材料の不均一な析出により変化したヘイズ
を有するウェーハ裏側の縁部領域である。本発明により
処理される半導体ウェーハは、ウェーハ裏側の水素の不
在により析出反応が生じないので、裏側ハローを有しな
い。
【0024】本発明によりエピタキシャル工程中に半導
体ウェーハの裏側を、5体積%以下、有利には2体積%
以下、特に0.5体積%以下の水素を含有するガスにさ
らす。しかしウェーハ表側のエピタキシャル被覆に使用
されるプロセスガスはキャリアガス、一般に水素を含有
する。プロセスガスがウェーハ裏側と接触することを避
けるために、本発明の枠内で、一方で半導体ウェーハの
表側および他方でその裏側が存在するCVD反応器の領
域を、いわゆるチャンバー・デバイダーにより空間的に
互いに分離することが有利である。技術的実現の可能性
は、例えばWO01/86035号に記載される。
【0025】裏側ガス空間へのプロセスガスの導入を阻
止し、同時にウェーハ縁部がかなりの範囲でキャリアガ
ス、例えば水素と接触しないことを保証するために、有
利には裏側ガス空間中のわずかの過圧を配慮する。わず
かの過圧はウェーハ縁部を通過する表側ガス空間への駆
出ガスの弱い流れを生じる。これは裏側ガス空間の方向
のプロセスガスの拡散を困難にし、裏側ガス空間がプロ
セスガスを含まないで維持することに貢献する。更にウ
ェーハ縁部に不活性駆出ガスが循環し、ドーピング物質
拡散およびウェーハ縁部での析出が十分に回避される。
【0026】駆出ガスの流れは、有利には処理パラメー
ター、温度、圧力、ガス流および回転速度に依存して、
駆出ガスがウェーハ縁部でのみ排除され、ウェーハ表側
でプロセスガスが排除されず、ウェーハが浮遊しないよ
うに調節する。そのほか処理パラメーターおよびガス混
合物(駆出ガスを除く)に関して相当する従来のエピタ
キシー工程で一般的な値が該当する。
【0027】駆出ガスの流動特性を、同時に以下の周囲
条件を満足するように有利に調節する: 1)半導体ウェーハとサセプタの間の駆出ガスの流動に
より生じる圧力低下は半導体ウェーハに重力に反対する
力を発生する。この力は有利には半導体ウェーハの重力
より少ない。
【0028】2)流動速度は、有利には半導体ウェーハ
の周辺で、ウェーハ縁部で半導体ウェーハとサセプタの
間の水素の拡散が阻止され、半導体ウェーハとサセプタ
の間の水素含量が重大でない程度に十分に高い。
【0029】前記の両方の条件が互いに釣り合っている
制御値は、(a)半導体ウェーハとサセプタの間の大部
分のウェーハ面(いわゆるポケットから環状の台まで)
のために存在する自由空間の寸法、(b)流動通路の半
径、(c)駆出ガスの容積流およびエピタキシャル被覆
中に優勢な温度である。半導体ウェーハとサセプタの間
の水素の導入が実質的に水素の拡散により運転されるの
で、ウェーハ表側での水素の流れの調節は副次的な条件
である。ウェーハ裏側への駆出ガスの供給を可能にする
ために、本発明の枠内で、有利には大部分のウェーハ裏
側の下側に、たとえあったとしても少ないガスの自由空
間(いわゆるポケットから環状の台まで)を与えるサセ
プタを利用する。具体的な実施のために多くの可能性が
存在する。若干のものがここで例示される。1つの開口
のみを有するサセプタを使用する場合は、開口は有利に
はサセプタの中心に存在する。半導体ウェーハが全面に
または縁部にのみ載置される、多数の穿孔を有するサセ
プタを使用することもできる。更にサセプタが、例えば
いわゆるリフトピンのための穿孔を有する場合は、従来
のサセプタを使用することができる。この場合にそうで
なければ閉鎖したサセプタを通過してウェーハ裏側に駆
出ガスを供給するために穿孔を使用することができる。
半導体ウェーハのための環状の台の使用も可能である。
その際ウェーハを台に縁部にのみ載置し、ウェーハ裏側
の残りの全部は自由に使用できる。
【0030】前記サセプタの有利な実施態様は図1〜4
に示されている。
【0031】図1は駆出ガスが開口を介して中心に導か
れるサセプタを示す。
【0032】図2は駆出ガスが穿孔を介してリフトピン
に供給されるサセプタを示す。
【0033】図3はサセプタの周辺領域の有利な実施態
様を示す。
【0034】図4は円盤状のサセプタを示す。
【0035】従って本発明は、実質的に平らな面、CV
D反応器内で処理すべき基板が載置される隆起した縁部
領域および基板を機械的に操作するための少なくとも1
個の装置を有するCVD反応器用のサセプタに関し、基
板を機械的に操作する装置が少なくとも1個の開口を有
し、該開口を通して基板の裏側にガスを供給できること
を特徴とする。
【0036】基板を機械的に操作する装置は、例えば中
央の回転軸またはリフト機構を有する。このいずれにし
ても存在する際立ったサセプタの位置によるガス供給は
サセプタおよび基板の温度分布の均一性に有利に作用す
る。サセプタ内のすべての付加的な穿孔はサセプタ温度
の均一性を劣化し、従って層厚の均一性およびナノトポ
ロジーに関する不利な結果を有してエピタキシャル被覆
の際の析出速度の均一性を劣化する。この理由から本発
明の方法の枠内で回転軸またはリフトピンのようないず
れにしても存在する際立った位置により駆出ガスを供給
することが特に有利である。
【0037】以下に異なる図面で同じ符号はそれぞれ同
じ部品を表す。
【0038】駆出ガスが開口を介して中心に供給される
サセプタ(図1):サセプタ2上にウェーハ1が存在す
る。ウェーハ1を反応器の中または外にのせるために、
ウェーハリフト5を上昇することにより反応器をサセプ
タから取り去ることができ、これによりリフトピン3
(1つのみが示される)および同時にウェーハ1が上昇
する。サセプタをサセプタ支持体4により保持し、支持
体は一般に回転することができる。支持体4はこの場合
に少なくとも中心に1つのサセプタ2との接触手段を有
するように構成されている。軸9の中心に沿って穿孔9
を通る駆出ガス6の供給が可能である。基板を機械的に
操作する装置はこの場合にサセプタ2および基板を回転
する中心軸9である。
【0039】駆出ガスが穿孔11を介してリフトピンに
供給されるサセプタ(図2):図1と同様に、ただしこ
の場合にガス供給に使用される、基板を機械的に操作す
る装置はサセプタ2から基板1を上昇するリフト機構で
ある。駆出ガス6の供給はウェーハリフト5およびリフ
トピン3(1つのみが例示されている)の穿孔11を介
して行う。説明のために図1に記載される穿孔10はサ
セプタ2の中心で閉鎖されている。しかし駆出ガスをリ
フトピン3を介しておよびサセプタ支持体4を介して供
給することが考慮される。
【0040】サセプタの縁部領域の有利な構成(図
3):本発明の有利な構成により、駆出ガスがわずかの
過圧によりウェーハ縁部1aの周囲を流動する。表側に
少ない量で流動する駆出ガスがキャリアガスと混合し、
希釈される。ウェーハ1の縁部1aの周囲を流動した後
の表側の領域での駆出ガスの可能な更なる減少は、サセ
プタ2の外側の周辺に通路7を設置することにより達成
することができ、該通路はウェーハの後方領域の駆出ガ
スの少なくとも部分的な流動を可能にする。この通路は
サセプタのすべての有利な構成と関連して使用すること
ができる。
【0041】円盤状サセプタ(図4):サセプタ2上の
ウェーハを取り去った後に空隙8が形成され、空隙8は
リフト機構、例えばリフトピン3の場合による通過位置
まで閉鎖されている。
【0042】示された図面は例示的にApplied
Materials社のリフト機構およびサセプタ保持
の構成に対応している。図1〜図4の意味でのサセプタ
の可能な実現は相当する変形および他の製造者の装置に
適合することができる。
【0043】本発明の方法が、例えばガスの流動により
または使用されるサセプタの形式によりエピタキシャル
工程中に位置的に変動する析出速度を生じる場合は、こ
の種の好ましくない作用を、有利にはウェーハの表側お
よび裏側での熱源の出力の意図的な最適化により補償す
る。
【0044】特に短い処理時間、すなわち例えば薄いエ
ピタキシャル層の場合に、本発明の他の構成を使用する
ことができる。リフト機構を有するが、リフト機構を実
施するために場合により必要である穿孔以外の穿孔を有
しない円盤状サセプタ(図4)を使用し、リフト機構上
に半導体ウェーハが縁部にのみ載置される。従って半導
体ウェーハとサセプタの間に閉鎖された空隙が存在し、
空隙は反応室の残りの容積から分離している。エピタキ
シャル層の析出の開始前の任意の時点で、少なくともウ
ェーハ裏側と結合している反応器室の部分を、半導体ウ
ェーハが上昇した、すなわちリフト機構上に静止してい
る状態で、駆出ガスで洗浄する。洗浄中または洗浄後に
リフト機構を下げ、半導体ウェーハをサセプタの縁部に
載置し、これにより駆出ガスの一部が円盤状サセプタと
半導体ウェーハの間の空隙に閉じこめられる。洗浄工程
は、すでに半導体ウェーハの任意の前処理、例えば熱的
前処理および/または気相エッチングの前または間に、
または任意の前処理と本来の析出の間に行うことができ
る。洗浄工程は全部の反応器室に関係するか、または、
例えばチャンバー・デバイダーにより分離された反応器
室の一部にのみ関係してもよいが、反応器室は半導体ウ
ェーハの裏側にガス空間を有しなければならない。エピ
タキシャル層の析出を開始する際に半導体ウェーハがす
でにサセプタの縁部に載置され、閉じこめられた空隙と
残りの反応器室の間で実質的にガス交換がもはや行われ
ないことのみが重要である。引き続きプロセスガスを反
応器室に導入し、ウェーハ表側のエピタキシャル被覆を
実施する。半導体ウェーハの裏側は更に閉じこめられた
駆出ガスと接触する。この構成においては駆出ガスの損
失が補償されるだけで十分であり、この損失は空隙の非
密閉性により、例えばリフトピンの穿孔を生じる。この
損失は空隙への駆出ガスの制御された供給により補償さ
れる。しかしウェーハ裏側と円盤状サセプタの間に実質
的に密に空隙を形成し、エピタキシャル工程中の空隙へ
の駆出ガスの供給を省くことができることが特に有利で
ある。その場合はエピタキシャル工程中にプロセスガス
だけを供給する。しかし全部の工程がウェーハ裏側とサ
セプタの間の空隙で最高で5体積%の水素の富化を生じ
なければならず、従ってこの構成は特にきわめて短いエ
ピタキシャル工程に有利に使用する。
【0045】半導体基板にエピタキシャル層を製造する
方法は、本来の析出のほかに前処理および後処理のため
の他の工程(例えばベーキング、気相エッチング)およ
び任意の洗浄工程を有することができる。処理および洗
浄工程の際に反応器室の全部の容積またはチャンバー・
デバイダーにより反応器室の残りの容積から分離される
所定の部分のみを駆出ガスにさらすことができる。表側
が駆出ガスにどの程度までさらされるかは特に処理工程
に依存する。しかし有利には前処理および後処理の間に
ウェーハ裏側に駆出ガスを供給する。これにより、例え
ばベーキング中のウェーハ裏側と水素との接触または気
相エッチング中のウェーハ裏側とエッチングガスとの接
触が十分に回避される。これは多くの利点を有する。
【0046】一方ではすでに前処理中にウェーハ裏側お
よびウェーハ縁部の領域でのドーピング物質の強化され
る拡散が水素との接触により阻止される。他方で気相エ
ッチング中にウェーハ裏側およびウェーハ縁部とエッチ
ングガスとの接触が回避され、エッチングガスは半導体
材料の不均一な除去を生じ、これにより裏側ハローの形
成に寄与する。更にサセプタがエッチングガスにより化
学的に攻撃され、従って時折後処理またはサセプタの交
換を必要とすることが回避される。従って本発明の前記
の有利な構成はサセプタの耐用時間を高める。
【0047】
【実施例】直径300mmおよび比抵抗10mΩcmを
有するシリコンウェーハをエピタキシャル反応器中で1
100℃で均一エピタキシャル被覆した。被覆の間シリ
コンウェーハを32rpm(rotation per
minute)で中心軸を中心に回転させた。水素の
流れは50slm(standard litres
per minute)であり、トリクロロシランの流
れは17slmであり、ジボランの流れは150scc
m(standard cubic centimet
res per minute)であった。この条件下
で、比抵抗5Ωcmを有する厚さ3μmの、硼素をドー
ピングしたシリコン層を析出した。本発明によりエピタ
キシャル被覆中に図1に相当してシリコンウェーハの中
心の下側にアルゴンを供給した。供給口の半径は1cm
であった。サセプタ内の凹所(ポケット)を、ウェーハ
裏側とサセプタの最も低い位置との間隔が0.5mmで
あるように形成した。アルゴンを180sccmの容積
流でシリコンウェーハの下側に流入した。この条件下で
エピタキシャル被覆したシリコンウェーハの表側に5%
より小さい半径方向の抵抗の変動が達成された。
【0048】本発明は、半導体ウェーハ、有利には直径
100mm以上のシリコンウェーハのエピタキシャル被
覆の枠内で使用することができる。その際エピタキシャ
ル被覆は大気圧または減圧で行うことができる。しかし
析出化学もしくはエッチング化学によりキャリアガスが
予め与えられている、他の片側に析出または除去する、
すなわちエッチングする個々のウェーハ工程の枠内でこ
の原理の使用が可能である。
【図面の簡単な説明】
【図1】駆出ガスが開口を介して中心に導かれるサセプ
タを示す図である。
【図2】駆出ガスが穿孔を介してリフトピンに供給され
るサセプタを示す図である。
【図3】サセプタの縁部領域の有利な実施態様を示す図
である。
【図4】円盤状のサセプタを示す図である。
【符号の説明】
1 ウェーハ、 2 サセプタ、 3 リフトピン、
4 サセプタ支持体、5 ウェーハリフト、 6 駆出
ガス、 7 通路、 8 空隙、 9 中心軸、 10
穿孔
フロントページの続き (72)発明者 リューディガー シュモルケ ドイツ連邦共和国 ブルクハウゼン ヴィ ントハーガー シュトラーセ 10 (72)発明者 ペーター シュトルク ドイツ連邦共和国 メーリング ウングハ ウゼン 11アー (72)発明者 ヴォルフガング ジーベルト ドイツ連邦共和国 メーリング ヘルダー シュトラーセ 20 Fターム(参考) 4K030 CA04 CA12 EA03 EA05 GA02 GA06 5F045 AA01 AB02 AC03 AC16 BB06 EE14 EM02 EM07 EM10 HA06 HA16

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェーハの表側がソースガスおよ
    びキャリアガスを含有するプロセスガスにさらされ、半
    導体ウェーハの裏側が駆出ガスにさらされている、CV
    D反応器中で半導体ウェーハの表側をエピタキシャル被
    覆する方法において、駆出ガスが5体積%以下の水素を
    含有し、これにより半導体ウェーハの裏側からの水素に
    より強化されるドーピング物質の拡散を広い範囲で回避
    させることを特徴とするCVD反応器中で半導体ウェー
    ハの表側をエピタキシャル被覆する方法。
  2. 【請求項2】 エピタキシャル層を析出する前に、半導
    体ウェーハを、CVD反応器中で少なくとも1つの前処
    理工程で処理し、その際半導体ウェーハの少なくとも裏
    側が、5体積%以下の水素を含有する駆出ガスにさらさ
    れている請求項1記載の方法。
  3. 【請求項3】 エピタキシャル層を析出した後に半導体
    ウェーハをCVD反応器中で少なくとも1つの後処理工
    程で処理し、その際半導体ウェーハの少なくとも裏側
    が、5体積%以下の水素を含有する駆出ガスにさらされ
    ている請求項1または2記載の方法。
  4. 【請求項4】 駆出ガスが高圧下でプロセスガスとして
    存在し、これにより半導体ウェーハの裏側の領域から半
    導体ウェーハの表側の領域に向かってガス流が生じる請
    求項1から3までのいずれか1項記載の方法。
  5. 【請求項5】 半導体ウェーハをリフト機構に載置し、
    少なくとも半導体ウェーハの裏側と結合しているCVD
    反応器の部分を駆出ガスで洗浄し、引き続きリフト機構
    を下げ、半導体ウェーハをその裏側で円盤状サセプタに
    載置し、半導体ウェーハの縁部を円盤状サセプタで実質
    的に密に閉鎖し、円盤状サセプタと半導体ウェーハの裏
    側の間に駆出ガスが充填された空隙を残存させ、引き続
    きエピタキシャル層を析出するために、半導体ウェーハ
    の表側をプロセスガスにさらす請求項1から3までのい
    ずれか1項記載の方法。
  6. 【請求項6】 出発物質として100mΩcm以下の比
    抵抗を有する半導体ウェーハを使用する請求項1から5
    までのいずれか1項記載の方法。
  7. 【請求項7】 1Ωcmより大きい抵抗を有するエピタ
    キシャル層を析出する請求項1から6までのいずれか1
    項記載の方法。
  8. 【請求項8】 駆出ガスが析出反応に関して不活性であ
    る請求項1から7までのいずれか1項記載の方法。
  9. 【請求項9】 駆出ガスが希ガスまたは希ガスの混合物
    である請求項8記載の方法。
  10. 【請求項10】 裏側被覆を有しない、100mΩcm
    以下の基板比抵抗および1Ωcmより大きいエピタキシ
    ャル層の比抵抗を有する半導体ウェーハにおいて、エピ
    タキシャル層が10%より小さい抵抗不均一性を有する
    ことを特徴とする半導体ウェーハ。
  11. 【請求項11】 エピタキシャル被覆後のウェーハ裏側
    での抵抗がエピタキシャル被覆前のウェーハ裏側での抵
    抗から最大15%逸脱している請求項10記載の半導体
    ウェーハ。
  12. 【請求項12】 実質的に平らな平面、CVD反応器中
    で処理すべき基板が載置される隆起した縁部領域および
    基板を機械的に操作する少なくとも1個の装置を有する
    CVD反応器用サセプタにおいて、基板を機械的に操作
    する装置が少なくとも1個の開口を有し、該開口を通し
    てガスを基板の裏側に供給できることを特徴とするCV
    D反応器用サセプタ。
  13. 【請求項13】 基板を機械的に操作する装置がサセプ
    タおよび基板を回転する中心軸である請求項12記載の
    サセプタ。
  14. 【請求項14】 基板を機械的に操作する装置がサセプ
    タから基板を持ち上げるリフト機構である請求項12記
    載のサセプタ。
JP2003068207A 2002-03-14 2003-03-13 Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ Pending JP2003273037A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10211312A DE10211312A1 (de) 2002-03-14 2002-03-14 Verfahren und Vorrichtung zur epitaktischen Beschichtung einer Halbleiterscheibe sowie epitaktisch beschichtete Halbleiterscheibe
DE10211312.2 2002-03-14

Publications (1)

Publication Number Publication Date
JP2003273037A true JP2003273037A (ja) 2003-09-26

Family

ID=27797771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003068207A Pending JP2003273037A (ja) 2002-03-14 2003-03-13 Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ

Country Status (6)

Country Link
US (2) US6887775B2 (ja)
JP (1) JP2003273037A (ja)
KR (1) KR100533100B1 (ja)
CN (2) CN1901222A (ja)
DE (1) DE10211312A1 (ja)
TW (1) TW559630B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866534B2 (ja) 2001-02-12 2012-02-01 エーエスエム アメリカ インコーポレイテッド 半導体膜の改良された堆積方法
US20080032040A1 (en) * 2004-03-29 2008-02-07 Akira Okabe Wafer Support and Semiconductor Substrate Processing Method
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
KR20080089403A (ko) 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR101105697B1 (ko) 2010-03-02 2012-01-17 주식회사 엘지실트론 반도체 제조 장치
CN101812676B (zh) * 2010-05-05 2012-07-25 江苏综艺光伏有限公司 用于半导体太阳能镀膜的工艺腔室
CN103866283B (zh) * 2012-12-14 2016-12-28 汉能新材料科技有限公司 一种lpcvd系统及其工艺
KR20160024165A (ko) * 2014-08-25 2016-03-04 주식회사 엘지실트론 웨이퍼 제조 장치
KR20230122133A (ko) * 2021-05-11 2023-08-22 어플라이드 머티어리얼스, 인코포레이티드 에피택시 및 cvd 챔버용 가스 인젝터
US12060651B2 (en) 2021-05-11 2024-08-13 Applied Materials, Inc. Chamber architecture for epitaxial deposition and advanced epitaxial film applications
US12018372B2 (en) 2021-05-11 2024-06-25 Applied Materials, Inc. Gas injector for epitaxy and CVD chamber
US12091749B2 (en) 2021-05-11 2024-09-17 Applied Materials, Inc. Method for epitaxially depositing a material on a substrate by flowing a process gas across the substrate from an upper gas inlet to an upper gas outlet and flowing a purge gas from a lower gas inlet to a lower gas outlet

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786382A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 基板保持方法及び基板保持装置
JPH1187250A (ja) * 1997-09-01 1999-03-30 Inotetsuku Kk 気相成長装置
JPH1192941A (ja) * 1997-09-19 1999-04-06 Canon Inc 薄膜形成装置および薄膜形成方法
JP2000034568A (ja) * 1998-07-15 2000-02-02 Shibaura Mechatronics Corp 回転基板ホルダー
JP2001508599A (ja) * 1997-01-23 2001-06-26 エーエスエム アメリカ インコーポレイテッド ウェハ支持システム
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2004522294A (ja) * 2000-05-08 2004-07-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 化学的蒸着処理に使用する改良された受容体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69007733T2 (de) * 1989-05-08 1994-09-29 Philips Nv Vorrichtung und verfahren zur behandlung eines flachen, scheibenförmigen substrates unter niedrigem druck.
US5133284A (en) * 1990-07-16 1992-07-28 National Semiconductor Corp. Gas-based backside protection during substrate processing
US5558717A (en) 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
JP3467960B2 (ja) * 1996-02-29 2003-11-17 信越半導体株式会社 半導体単結晶薄膜の製造方法および装置
US5960555A (en) * 1996-07-24 1999-10-05 Applied Materials, Inc. Method and apparatus for purging the back side of a substrate during chemical vapor processing
US6596086B1 (en) * 1998-04-28 2003-07-22 Shin-Etsu Handotai Co., Ltd. Apparatus for thin film growth
US6328520B1 (en) * 1998-08-10 2001-12-11 Thomas B. Maclay Vehicle mounted large bale loading, transporting and unloading system
JP4716558B2 (ja) * 2000-12-12 2011-07-06 株式会社デンソー 炭化珪素基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786382A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 基板保持方法及び基板保持装置
JP2001508599A (ja) * 1997-01-23 2001-06-26 エーエスエム アメリカ インコーポレイテッド ウェハ支持システム
JPH1187250A (ja) * 1997-09-01 1999-03-30 Inotetsuku Kk 気相成長装置
JPH1192941A (ja) * 1997-09-19 1999-04-06 Canon Inc 薄膜形成装置および薄膜形成方法
JP2000034568A (ja) * 1998-07-15 2000-02-02 Shibaura Mechatronics Corp 回転基板ホルダー
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
JP2004522294A (ja) * 2000-05-08 2004-07-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 化学的蒸着処理に使用する改良された受容体
JP2003532612A (ja) * 2000-11-29 2003-11-05 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ

Also Published As

Publication number Publication date
US20050103261A1 (en) 2005-05-19
US20030219981A1 (en) 2003-11-27
TW200303944A (en) 2003-09-16
KR100533100B1 (ko) 2005-12-01
TW559630B (en) 2003-11-01
CN1445817A (zh) 2003-10-01
US6887775B2 (en) 2005-05-03
DE10211312A1 (de) 2003-10-02
KR20030074392A (ko) 2003-09-19
CN1270350C (zh) 2006-08-16
CN1901222A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
JP4492840B2 (ja) 化学的蒸着処理に使用する改良された受容体
KR101329189B1 (ko) 오토-도핑 및 후면 결함이 감소된 에피택셜 증착을 위한 웨이퍼 처리 하드웨어
JP4263410B2 (ja) オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
JP3908112B2 (ja) サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
TW201921548A (zh) 與高選擇性氧化物移除及高溫汙染物移除整合的磊晶系統
JPS61191015A (ja) 半導体の気相成長方法及びその装置
US6316361B1 (en) CVD reactor and process for producing an epitally coated semiconductor wafer
JP2003273037A (ja) Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ
KR101810644B1 (ko) 에피텍셜웨이퍼 제조 방법
JPWO2005093136A1 (ja) 支持体並びに半導体基板の処理方法
JP2001110726A (ja) 成膜方法及び成膜装置
JP2022014212A (ja) シリコン基板及びその製造方法
JP2004134625A (ja) 半導体装置の製造方法と製造装置
KR101238842B1 (ko) 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法
JPH06188198A (ja) エピタキシャル成長法
JP2006041436A (ja) サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
KR20240115127A (ko) 에피텍셜 웨이퍼 제조 방법
JP2003197533A (ja) エピタキシャル成長方法
JPH10316490A (ja) 高周波誘導加熱コイル及び半導体製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507