JP2003125574A - 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール - Google Patents
絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュールInfo
- Publication number
- JP2003125574A JP2003125574A JP2001314035A JP2001314035A JP2003125574A JP 2003125574 A JP2003125574 A JP 2003125574A JP 2001314035 A JP2001314035 A JP 2001314035A JP 2001314035 A JP2001314035 A JP 2001314035A JP 2003125574 A JP2003125574 A JP 2003125574A
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate transistor
- igbt
- capacitance
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】駆動電流を大幅に増加させることなく、電流増
加率（ｄＩｃ／ｄｔ）とＶｃｅテールを独立に制御して
低損失なターンオンを実現するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路の最終段のトランジスタＴ
Ｒ１とＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘ
ｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタン
スＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列
接続となるように設置する。
加率（ｄＩｃ／ｄｔ）とＶｃｅテールを独立に制御して
低損失なターンオンを実現するゲート駆動回路を提供す
る。 【解決手段】ゲート駆動回路の最終段のトランジスタＴ
Ｒ１とＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘ
ｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタン
スＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列
接続となるように設置する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ（絶縁
ゲートバイポーラトランジスタ）等の電圧駆動型の絶縁
ゲートトランジスタ（以下ＩＧＢＴと称す）のゲート駆
動回路と、該絶縁ゲートトランジスタが用いられる電力
変換装置と、その電力変換装置に用いられる電力用半導
体モジュールに関する。
ゲートバイポーラトランジスタ）等の電圧駆動型の絶縁
ゲートトランジスタ（以下ＩＧＢＴと称す）のゲート駆
動回路と、該絶縁ゲートトランジスタが用いられる電力
変換装置と、その電力変換装置に用いられる電力用半導
体モジュールに関する。
【０００２】
【従来の技術】図７はＩＧＢＴを用いた電力変換装置の
従来例の回路構成図である。この種の電力変換装置は、
上アーム素子としてのＩＧＢＴ１と下アーム素子として
のＩＧＢＴ２が直列接続されてト−テムポール型を構成
し、このＩＧＢＴ１に逆並列接続されたフリーホイリン
グダイオードＦＷＤ１と、ＩＧＢＴ２に逆並列接続され
たフリーホイリングダイオードＦＷＤ２を備えている。
そして、この上下アーム素子が直流電圧電源ＥｄとＧＮ
Ｄとの間に接続され、直流電圧電源Ｅｄと上下アーム素
子の中間接続点との間に誘導性負荷であるリアクトルＬ
が接続される。ゲート駆動回路ＧＤＵ１、ＧＤＵ２は、
ＩＧＢＴ１、ＩＧＢＴ２に各駆動信号を供給するための
駆動回路である。なお、Ｌｍは主回路の配線インダクタ
ンスを示す。
従来例の回路構成図である。この種の電力変換装置は、
上アーム素子としてのＩＧＢＴ１と下アーム素子として
のＩＧＢＴ２が直列接続されてト−テムポール型を構成
し、このＩＧＢＴ１に逆並列接続されたフリーホイリン
グダイオードＦＷＤ１と、ＩＧＢＴ２に逆並列接続され
たフリーホイリングダイオードＦＷＤ２を備えている。
そして、この上下アーム素子が直流電圧電源ＥｄとＧＮ
Ｄとの間に接続され、直流電圧電源Ｅｄと上下アーム素
子の中間接続点との間に誘導性負荷であるリアクトルＬ
が接続される。ゲート駆動回路ＧＤＵ１、ＧＤＵ２は、
ＩＧＢＴ１、ＩＧＢＴ２に各駆動信号を供給するための
駆動回路である。なお、Ｌｍは主回路の配線インダクタ
ンスを示す。
【０００３】そして、ゲート駆動回路ＧＤＵ１、ＧＤＵ
２は、例えば図８に示すように、ＩＧＢＴをオン、オフ
させるための相補接続のトランジスタＴＲ１、ＴＲ２、
ゲートオン抵抗Ｒｇ（ｏｎ）、ゲートオフ抵抗Ｒｇ（ｏ
ｆｆ）およびインターフェイス回路ＩＦなどから構成さ
れる。図８は、従来例のゲート駆動回路の回路構成図で
ある。
２は、例えば図８に示すように、ＩＧＢＴをオン、オフ
させるための相補接続のトランジスタＴＲ１、ＴＲ２、
ゲートオン抵抗Ｒｇ（ｏｎ）、ゲートオフ抵抗Ｒｇ（ｏ
ｆｆ）およびインターフェイス回路ＩＦなどから構成さ
れる。図８は、従来例のゲート駆動回路の回路構成図で
ある。
【０００４】この図７の電力変換装置の下アーム素子で
あるＩＧＢＴ２の動作波形図が図９である。図９におい
て、（ａ）はゲート入力信号であり、（ｂ）はコレクタ
電流であり、（C）はコレクタ−エミッタ間電圧であ
る。ＩＧＢＴ２がオン状態のとき（ｔ０〜ｔ１およびｔ
２〜ｔ３）は、Ｅｄ−Ｌｍ−Ｌ−ＩＧＢＴ２−Ｅｄの経
路で電流が流れる。ｔ１で、ＩＧＢＴ２がターンオフす
ると、ＩＧＢＴ２のコレクタ−エミッタ間電圧（以下Ｖ
ｃｅと称す）が図示のように上昇する。このＶｃｅが直
流電圧電源（以下Ｅｄと称す）の電圧に達し、ＦＷＤ１
がオンすることによって、負荷電流はＦＷＤ１に転流
し、コレクタ電流Ｉｃは減少する。その後ｔ２で、再び
ＩＧＢＴ２がターンオンし、コレクタ電流Ｉｃが増加す
ると、負荷電流の一部がＩＧＢＴ２に流れ、ＦＷＤ１は
逆回復するためＦＷＤ１のアノード−カソード間電圧Ｖ
ａｋは上昇する。ＩＧＢＴ２のコレクタ−エミッタ間電
圧Ｖｃｅは、Ｖｃｅ＝（Ｅｄ−Ｖａｋ）であるため、Ｖ
ａｋの増加に従いＩＧＢＴ２のＶｃｅは減少し、ターン
オンは完了する。
あるＩＧＢＴ２の動作波形図が図９である。図９におい
て、（ａ）はゲート入力信号であり、（ｂ）はコレクタ
電流であり、（C）はコレクタ−エミッタ間電圧であ
る。ＩＧＢＴ２がオン状態のとき（ｔ０〜ｔ１およびｔ
２〜ｔ３）は、Ｅｄ−Ｌｍ−Ｌ−ＩＧＢＴ２−Ｅｄの経
路で電流が流れる。ｔ１で、ＩＧＢＴ２がターンオフす
ると、ＩＧＢＴ２のコレクタ−エミッタ間電圧（以下Ｖ
ｃｅと称す）が図示のように上昇する。このＶｃｅが直
流電圧電源（以下Ｅｄと称す）の電圧に達し、ＦＷＤ１
がオンすることによって、負荷電流はＦＷＤ１に転流
し、コレクタ電流Ｉｃは減少する。その後ｔ２で、再び
ＩＧＢＴ２がターンオンし、コレクタ電流Ｉｃが増加す
ると、負荷電流の一部がＩＧＢＴ２に流れ、ＦＷＤ１は
逆回復するためＦＷＤ１のアノード−カソード間電圧Ｖ
ａｋは上昇する。ＩＧＢＴ２のコレクタ−エミッタ間電
圧Ｖｃｅは、Ｖｃｅ＝（Ｅｄ−Ｖａｋ）であるため、Ｖ
ａｋの増加に従いＩＧＢＴ２のＶｃｅは減少し、ターン
オンは完了する。
【０００５】
【発明が解決しようとする課題】図１０に上記回路構成
における、ＩＧＢＴ２の典型的なターンオン波形を示
す。ＩＧＢＴ２の電流増加率（以下ｄＩｃ／ｄｔと称
す）は、主にＩＧＢＴ２のゲート入力容量と、ゲート駆
動回路ＧＤＵ２のゲートオン抵抗Ｒｇ（ｏｎ）により調
整することができる。この時、あまりに大きなｄＩｃ／
ｄｔとすると、ターンオン時の電流および電圧振動を招
き、放射ノイズの増加をもたらしてしまう [参考文献
１："Analysis on the Low Current Turn-on Behavior
of IGBT Module",S.Momotaら, Proc. of ISPSD ( Inter
national Symposium on Power Semiconductor Devices
and Ics), pp.359-362,2000参照]。
における、ＩＧＢＴ２の典型的なターンオン波形を示
す。ＩＧＢＴ２の電流増加率（以下ｄＩｃ／ｄｔと称
す）は、主にＩＧＢＴ２のゲート入力容量と、ゲート駆
動回路ＧＤＵ２のゲートオン抵抗Ｒｇ（ｏｎ）により調
整することができる。この時、あまりに大きなｄＩｃ／
ｄｔとすると、ターンオン時の電流および電圧振動を招
き、放射ノイズの増加をもたらしてしまう [参考文献
１："Analysis on the Low Current Turn-on Behavior
of IGBT Module",S.Momotaら, Proc. of ISPSD ( Inter
national Symposium on Power Semiconductor Devices
and Ics), pp.359-362,2000参照]。
【０００６】この放射ノイズの増加は、各国が設けてい
る機器からの放射ノイズ規制（例えばＥＭＣ規制）に触
れるだけでなく、装置の不安定現象をもたらす結果[参
考文献２：特開平３−９３４５７号公報参照]にもな
る。これに対して、逆に小さなｄＩｃ／ｄｔは、ターン
オン損失の増大となり、機器の消費電力を増大させるば
かりでなく、装置の発熱をもたらすこととなる。従来
は、ＩＧＢＴのターンオン時に生じる前記課題を解決す
るために、意識的にｄＩｃ／ｄｔを緩やかにする方法が
とられていたが（参考文献２）、現在は例えば、フィー
ルドストップＩＧＢＴ ("The Field Stop IGBT (FS-IGB
T)-A New PowerDevice Concept with a Great Improvem
ent Potential", T.Laskaら, Proc.inISPSD2000, pp.35
5-358, 2000参照)に代表されるように、ＩＧＢＴのター
ンオフ損失が大幅に改善された結果、ターンオン損失の
影響の方がターンオフ損失と比較して大きくなってきて
いる。従って、ターンオン損失を犠牲にする低いｄＩｃ
／ｄｔは望ましくない。
る機器からの放射ノイズ規制（例えばＥＭＣ規制）に触
れるだけでなく、装置の不安定現象をもたらす結果[参
考文献２：特開平３−９３４５７号公報参照]にもな
る。これに対して、逆に小さなｄＩｃ／ｄｔは、ターン
オン損失の増大となり、機器の消費電力を増大させるば
かりでなく、装置の発熱をもたらすこととなる。従来
は、ＩＧＢＴのターンオン時に生じる前記課題を解決す
るために、意識的にｄＩｃ／ｄｔを緩やかにする方法が
とられていたが（参考文献２）、現在は例えば、フィー
ルドストップＩＧＢＴ ("The Field Stop IGBT (FS-IGB
T)-A New PowerDevice Concept with a Great Improvem
ent Potential", T.Laskaら, Proc.inISPSD2000, pp.35
5-358, 2000参照)に代表されるように、ＩＧＢＴのター
ンオフ損失が大幅に改善された結果、ターンオン損失の
影響の方がターンオフ損失と比較して大きくなってきて
いる。従って、ターンオン損失を犠牲にする低いｄＩｃ
／ｄｔは望ましくない。
【０００７】図８に示すような簡単なゲート駆動回路を
用いた電力変換装置のスイッチング動作の回路設計にお
いては、ＩＧＢＴのゲート入力容量はＩＧＢＴの構造で
決定されるため、ゲートオン抵抗Ｒｇ（ｏｎ）のみが、
調整可能なパラメータである。これに対して、回路応用
上の選択の幅を広げるために、例えば、"An Active Con
trol Gate Drive Circiuit for IGBTs to Realize Low-
noise and Snubberless System", S.Igarashiら, in Pr
oc.1997 ISPSD, pp.69-72, 1997のような駆動回路方式
も提案されているが、装置が複雑かつ高価になるという
課題がある。
用いた電力変換装置のスイッチング動作の回路設計にお
いては、ＩＧＢＴのゲート入力容量はＩＧＢＴの構造で
決定されるため、ゲートオン抵抗Ｒｇ（ｏｎ）のみが、
調整可能なパラメータである。これに対して、回路応用
上の選択の幅を広げるために、例えば、"An Active Con
trol Gate Drive Circiuit for IGBTs to Realize Low-
noise and Snubberless System", S.Igarashiら, in Pr
oc.1997 ISPSD, pp.69-72, 1997のような駆動回路方式
も提案されているが、装置が複雑かつ高価になるという
課題がある。
【０００８】ＩＧＢＴのターンオン損失は、図１０に示
すように２つの領域に区別できる。すなわち、ゲート駆
動回路にオンパルスが入力されてから、ＩＧＢＴのコレ
クタ電流Ｉｃが最大値を迎えるまでの期間（Ｅｏｎ１領
域）と、コレクタ電流が最大値に達した以降の損失（Ｅ
ｏｎ２領域）である。図８に示した従来の駆動方式で
は、こられ２つの損失を独立に制御することができな
い。例えばＥｏｎ２は、図１１に示すようにＲｇ（ｏ
ｎ）を小さくすることで低減することが可能ではある
が、同時にｄＩｃ／ｄｔも大きくなるため、前述したよ
うな装置の不安定性やノイズ放射が増大してしまう。
すように２つの領域に区別できる。すなわち、ゲート駆
動回路にオンパルスが入力されてから、ＩＧＢＴのコレ
クタ電流Ｉｃが最大値を迎えるまでの期間（Ｅｏｎ１領
域）と、コレクタ電流が最大値に達した以降の損失（Ｅ
ｏｎ２領域）である。図８に示した従来の駆動方式で
は、こられ２つの損失を独立に制御することができな
い。例えばＥｏｎ２は、図１１に示すようにＲｇ（ｏ
ｎ）を小さくすることで低減することが可能ではある
が、同時にｄＩｃ／ｄｔも大きくなるため、前述したよ
うな装置の不安定性やノイズ放射が増大してしまう。
【０００９】前記Ｅｏｎ２の損失は、図１０に示したよ
うに、ターンオン時においては、コレクタ電圧Ｖｃｅ
が、直流電源電圧からＩＧＢＴのオン電圧（オン状態に
おけるコレクタ−エミッタ間電圧）まで変化（下降）す
るが、この電圧変化が途中から緩やかになる現象（以後
Ｖｃｅテールと称す）が生じることにより発生してい
る。
うに、ターンオン時においては、コレクタ電圧Ｖｃｅ
が、直流電源電圧からＩＧＢＴのオン電圧（オン状態に
おけるコレクタ−エミッタ間電圧）まで変化（下降）す
るが、この電圧変化が途中から緩やかになる現象（以後
Ｖｃｅテールと称す）が生じることにより発生してい
る。
【００１０】次に、Ｖｃｅテールが生じる原因を説明す
る。図１２に示すように、Ｖｃｅの変化に伴い、ＩＧＢ
Ｔのゲート−コレクタ間容量Ｃｇｃは充電される。この
時の充電電流の経路は２つある。すなわち、ゲートオン
抵抗Ｒｇ（ｏｎ）を介してＧＤＵから供給される電流
と、ゲート−エミッタ間容量Ｃｇｅから供給される電流
である。この時、例えば1200V/150A IGBTチップにおい
ては、Ｃｇｅは約１０ｎＦであり、Ｒｇ（ｏｎ）は８Ω
を用いるのが典型である。ＩＧＢＴのターンオンは数１
００ｎｓｅｃの短いプロセスであるので、仮に周波数を
１０ＭＨｚとして、それぞれのインピーダンスを計算す
ると、Ｚ（Ｃｇｅ）＝１／２π√（ｆＣ）＝１／（２π
×√（１０×１０6×１０×１０-9））＝ ０．５Ωであ
る。すなわちこの場合は、Ｃｇｃの充電電流の９４％は
Ｃｇｅの放電により供給される。
る。図１２に示すように、Ｖｃｅの変化に伴い、ＩＧＢ
Ｔのゲート−コレクタ間容量Ｃｇｃは充電される。この
時の充電電流の経路は２つある。すなわち、ゲートオン
抵抗Ｒｇ（ｏｎ）を介してＧＤＵから供給される電流
と、ゲート−エミッタ間容量Ｃｇｅから供給される電流
である。この時、例えば1200V/150A IGBTチップにおい
ては、Ｃｇｅは約１０ｎＦであり、Ｒｇ（ｏｎ）は８Ω
を用いるのが典型である。ＩＧＢＴのターンオンは数１
００ｎｓｅｃの短いプロセスであるので、仮に周波数を
１０ＭＨｚとして、それぞれのインピーダンスを計算す
ると、Ｚ（Ｃｇｅ）＝１／２π√（ｆＣ）＝１／（２π
×√（１０×１０6×１０×１０-9））＝ ０．５Ωであ
る。すなわちこの場合は、Ｃｇｃの充電電流の９４％は
Ｃｇｅの放電により供給される。
【００１１】Ｃｇｅの放電にともない、ＩＧＢＴのゲー
ト−エミッタ間電圧Ｖｇｅは減少する。ＶｇｅがＩＧＢ
Ｔのしきい値（Ｖｔｈ）近辺まで減少すると、十分なコ
レクタ電流が供給できなくなる為、ＩＧＢＴのＶｃｅは
増加する。すなわち、Ｖｇｅが負荷電流を供給するに十
分な値になるように、ＩＧＢＴのＶｃｅの低下率（ｄＶ
ｃｅ／ｄｔ）が抑制される方向にＩＧＢＴ内部でフィー
ドバックがかかる。
ト−エミッタ間電圧Ｖｇｅは減少する。ＶｇｅがＩＧＢ
Ｔのしきい値（Ｖｔｈ）近辺まで減少すると、十分なコ
レクタ電流が供給できなくなる為、ＩＧＢＴのＶｃｅは
増加する。すなわち、Ｖｇｅが負荷電流を供給するに十
分な値になるように、ＩＧＢＴのＶｃｅの低下率（ｄＶ
ｃｅ／ｄｔ）が抑制される方向にＩＧＢＴ内部でフィー
ドバックがかかる。
【００１２】前記、Ｒｇ（ｏｎ）を小さくすることで、
Ｅｏｎ２を低減できるのは、前記Ｚ（Ｃｇｅ）に対する
Ｒｇ（ｏｎ）の比率を小さくすることで、Ｃｇｃの充電
電流としてＲｇ（ｏｎ）を介して供給される電流成分を
増やすことにより、Ｖｇｅの低下を防ぐことができるか
らである。別の方法として、Ｃｇｅを増大させることに
より、Ｃｇｅの電流供給能力そのものを増やすという方
法も容易に考えられる。さらに参考文献１によれば、Ｉ
ＧＢＴのゲート−エミッタ間にキャパシタンスを挿入す
ることにより、放射ノイズレベルが低減できることがわ
かっている。しかしながら、参考文献１の図１３にある
ように、前記キャパシタンスを付加することにより、タ
ーンオン損失は増大している。この文献にはＶｃｅ波形
が提示されていないが、これはキャパシタンスを付加す
ることによりｄＩｃ／ｄｔが減少し、Ｅｏｎ１が増大し
たためと予想される。
Ｅｏｎ２を低減できるのは、前記Ｚ（Ｃｇｅ）に対する
Ｒｇ（ｏｎ）の比率を小さくすることで、Ｃｇｃの充電
電流としてＲｇ（ｏｎ）を介して供給される電流成分を
増やすことにより、Ｖｇｅの低下を防ぐことができるか
らである。別の方法として、Ｃｇｅを増大させることに
より、Ｃｇｅの電流供給能力そのものを増やすという方
法も容易に考えられる。さらに参考文献１によれば、Ｉ
ＧＢＴのゲート−エミッタ間にキャパシタンスを挿入す
ることにより、放射ノイズレベルが低減できることがわ
かっている。しかしながら、参考文献１の図１３にある
ように、前記キャパシタンスを付加することにより、タ
ーンオン損失は増大している。この文献にはＶｃｅ波形
が提示されていないが、これはキャパシタンスを付加す
ることによりｄＩｃ／ｄｔが減少し、Ｅｏｎ１が増大し
たためと予想される。
【００１３】図１３は、図８の回路に加えてＩＧＢＴの
ゲート−エミッタ間にキャパシタンス（Ｃｇｅａ）を挿
入し、ｄＩｃ／ｄｔが一定になるようにＣｇｅａとＲｇ
（ｏｎ）を調整した時の、Ｃｇｅａとターンオン損失
（Ｅｏｎ＝Ｅｏｎ１＋Ｅｏｎ２）の関係を示している。
ここで、ｄＩｃ／ｄｔは一定であるので、すべての条件
でほぼ同じ値である。すなわちＥｏｎの差は、Ｅｏｎ２
の差である。この図より、Ｃｇｅａ、Ｒｇ（ｏｎ）を用
いてもＥｏｎ２の低減は可能であることがわかる。例え
ば、Ｃｇｅａ＝２４ｎＦ、Ｒｇａ＝２．５Ωの条件で、
ほぼＥｏｎは半減している。しかしながら、Ｃｇｅａを
追加しない場合（すなわち従来の駆動方式）と比較し
て、Ｒｇ（ｏｎ）が８Ω→２．５Ω、Ｃｇｅ＝１０ｎＦ
→１０＋２４＝３４ｎＦと、ゲート駆動回路から見た、
抵抗成分で０．３１倍、容量成分で３．４倍となってい
る。単純計算しても、３．４／０．３１＝１０．２倍の
駆動電流が必要となるので現実的でない。
ゲート−エミッタ間にキャパシタンス（Ｃｇｅａ）を挿
入し、ｄＩｃ／ｄｔが一定になるようにＣｇｅａとＲｇ
（ｏｎ）を調整した時の、Ｃｇｅａとターンオン損失
（Ｅｏｎ＝Ｅｏｎ１＋Ｅｏｎ２）の関係を示している。
ここで、ｄＩｃ／ｄｔは一定であるので、すべての条件
でほぼ同じ値である。すなわちＥｏｎの差は、Ｅｏｎ２
の差である。この図より、Ｃｇｅａ、Ｒｇ（ｏｎ）を用
いてもＥｏｎ２の低減は可能であることがわかる。例え
ば、Ｃｇｅａ＝２４ｎＦ、Ｒｇａ＝２．５Ωの条件で、
ほぼＥｏｎは半減している。しかしながら、Ｃｇｅａを
追加しない場合（すなわち従来の駆動方式）と比較し
て、Ｒｇ（ｏｎ）が８Ω→２．５Ω、Ｃｇｅ＝１０ｎＦ
→１０＋２４＝３４ｎＦと、ゲート駆動回路から見た、
抵抗成分で０．３１倍、容量成分で３．４倍となってい
る。単純計算しても、３．４／０．３１＝１０．２倍の
駆動電流が必要となるので現実的でない。
【００１４】上記のように、ＩＧＢＴを低損失かつ安定
したターンオンを実現するためには、ｄＩｃ／ｄｔを適
切な範囲で小さく保ちつつかつ、Ｖｃｅテールをできる
だけ高速に低減させることにより、前記Ｅｏｎ２をでき
る限り減らすことが重要である。すなわち、この発明の
課題は、ｄＩｃ／ｄｔとＶｃｅテールを独立に制御で
き、かつ駆動電流の大幅な増加を必要としない、ＩＧＢ
Ｔの駆動方式を安価で提供することである。
したターンオンを実現するためには、ｄＩｃ／ｄｔを適
切な範囲で小さく保ちつつかつ、Ｖｃｅテールをできる
だけ高速に低減させることにより、前記Ｅｏｎ２をでき
る限り減らすことが重要である。すなわち、この発明の
課題は、ｄＩｃ／ｄｔとＶｃｅテールを独立に制御で
き、かつ駆動電流の大幅な増加を必要としない、ＩＧＢ
Ｔの駆動方式を安価で提供することである。
【００１５】
【課題を解決するための手段】上記の課題を解決するた
めに、本願は、絶縁ゲートトランジスタを駆動するため
の駆動回路において、駆動回路の最終段半導体素子の出
力点と絶縁ゲートトランジスタのゲートとの間を直列接
続された複数の抵抗を介して接続し、それぞれの抵抗の
接続点の少なくとも１つに少なくとも１つのキャパシタ
ンスの一端を接続し、前記駆動回路の接地点と絶縁ゲー
トトランジスタのエミッタとを接続している配線中の任
意の場所に前記キャパシタンスの他端が接続されている
こととする。
めに、本願は、絶縁ゲートトランジスタを駆動するため
の駆動回路において、駆動回路の最終段半導体素子の出
力点と絶縁ゲートトランジスタのゲートとの間を直列接
続された複数の抵抗を介して接続し、それぞれの抵抗の
接続点の少なくとも１つに少なくとも１つのキャパシタ
ンスの一端を接続し、前記駆動回路の接地点と絶縁ゲー
トトランジスタのエミッタとを接続している配線中の任
意の場所に前記キャパシタンスの他端が接続されている
こととする。
【００１６】これにより前記Ｃｇｅの放電によるＶｇｅ
の減少を補う電荷を抵抗を介して設置されたキャパシタ
ンスより供給することにより、前記Ｖｃｅテールを低減
でき、ＩＧＢＴの高速かつ低損失ターンオンが実現でき
る。また、前記直列接続された抵抗の総和（Ω）と、前
記絶縁ゲートトランジスタのゲート入力容量（Ｆ）との
積の平方根が、１．５×１０-4以上６．２×１０-4以下
で、かつ、前記キャパシタンス（Ｆ）を前記ゲート入力
容量（Ｆ）で除算した値が、０．３以上８以下であるこ
ととする。
の減少を補う電荷を抵抗を介して設置されたキャパシタ
ンスより供給することにより、前記Ｖｃｅテールを低減
でき、ＩＧＢＴの高速かつ低損失ターンオンが実現でき
る。また、前記直列接続された抵抗の総和（Ω）と、前
記絶縁ゲートトランジスタのゲート入力容量（Ｆ）との
積の平方根が、１．５×１０-4以上６．２×１０-4以下
で、かつ、前記キャパシタンス（Ｆ）を前記ゲート入力
容量（Ｆ）で除算した値が、０．３以上８以下であるこ
ととする。
【００１７】これにより放射ノイズを低減しつつ、損失
の低減が図れる。これらの絶縁ゲートトランジスタが誘
導性負荷を駆動するためのブリッジ回路の半導体素子で
あることがよい。また、ブリッジ回路である場合に、絶
縁ゲートトランジスタにフリーホイリングダイオードが
逆並列に接続されていることとする。
の低減が図れる。これらの絶縁ゲートトランジスタが誘
導性負荷を駆動するためのブリッジ回路の半導体素子で
あることがよい。また、ブリッジ回路である場合に、絶
縁ゲートトランジスタにフリーホイリングダイオードが
逆並列に接続されていることとする。
【００１８】更に、抵抗とキャパシタンスの少なくとも
１組が、前記絶縁ゲートトランジスタと同一の半導体基
板内又は半導体基板上に形成されているか、抵抗とキャ
パシタンスの少なくとも１組と、前記絶縁ゲートトラン
ジスタが１つのパッケージに収納されていることとする
か、抵抗とキャパシタンスと絶縁ゲートトランジスタが
駆動回路と共に１つのパッケージに収納されていること
とする電力用半導体モジュールとするとよい。。
１組が、前記絶縁ゲートトランジスタと同一の半導体基
板内又は半導体基板上に形成されているか、抵抗とキャ
パシタンスの少なくとも１組と、前記絶縁ゲートトラン
ジスタが１つのパッケージに収納されていることとする
か、抵抗とキャパシタンスと絶縁ゲートトランジスタが
駆動回路と共に１つのパッケージに収納されていること
とする電力用半導体モジュールとするとよい。。
【００１９】
【発明の実施の形態】図１は、本発明の実施例であるゲ
ート駆動回路の１アーム分を示した回路図である。Ｈブ
リッジであればこの１アームが４つ設けられ、その接続
点間に負荷が接続される。また、３相のインバータであ
れば、１アームを上下に接続したものを３つ設ける。図
１において、ゲート駆動回路の最終段のトランジスタＴ
Ｒ１とＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘ
ｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタン
スＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列
接続となるように設置する。
ート駆動回路の１アーム分を示した回路図である。Ｈブ
リッジであればこの１アームが４つ設けられ、その接続
点間に負荷が接続される。また、３相のインバータであ
れば、１アームを上下に接続したものを３つ設ける。図
１において、ゲート駆動回路の最終段のトランジスタＴ
Ｒ１とＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘ
ｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタン
スＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列
接続となるように設置する。
【００２０】ここで、図１の回路構成において、Ｒｇ
（ｅｘｔ）、Ｒｇ（ｉｎｔ）、Ｃ（ｅｘｔ）の値はそれ
ぞれ重要な意味を持つ。ターンオン過程の前半（コレク
タ電流がピークに達するまでの期間）においては、ゲー
ト駆動回路の出力電流は、Ｒｇ（ｅｘｔ）を介して、Ｃ
（ｅｘｔ）と、さらにＲｇ（ｉｎｔ）を介してＩＧＢＴ
のＣｇｅを充電する。この時、Ｃｇｅの充電された電荷
量はＩＧＢＴのＶｇｅに対応する。すなわち、Ｒｇ（ｔ
ｏｔａｌ）（Ｒｇ（ｅｘｔ）＋Ｒｇ（ｉｎｔ）の和）は
ＩＧＢＴのｄＩｃ／ｄｔと、一対一に対応する。
（ｅｘｔ）、Ｒｇ（ｉｎｔ）、Ｃ（ｅｘｔ）の値はそれ
ぞれ重要な意味を持つ。ターンオン過程の前半（コレク
タ電流がピークに達するまでの期間）においては、ゲー
ト駆動回路の出力電流は、Ｒｇ（ｅｘｔ）を介して、Ｃ
（ｅｘｔ）と、さらにＲｇ（ｉｎｔ）を介してＩＧＢＴ
のＣｇｅを充電する。この時、Ｃｇｅの充電された電荷
量はＩＧＢＴのＶｇｅに対応する。すなわち、Ｒｇ（ｔ
ｏｔａｌ）（Ｒｇ（ｅｘｔ）＋Ｒｇ（ｉｎｔ）の和）は
ＩＧＢＴのｄＩｃ／ｄｔと、一対一に対応する。
【００２１】一方で、ターンオン後半（コレクタ電流が
ピークに達した以後）では、前述したように、ＩＧＢＴ
のＣｇｃが充電されることにより、Ｃｇｅの放電による
Ｖｇｅの低下が起こる。この時、Ｃ（ｅｘｔ）に充電さ
れている電荷をＲｇ（ｉｎｔ）を介して供給することに
より、Ｖｇｅの低下を小さく抑え、前記Ｖｃｅテールを
抑制することができる。この時、「Ｒｇ（ｉｎｔ）を介
して供給する」ということが重要である。Ｖｇｅが低下
し、Ｒｇ（ｉｎｔ）の両端に電位差が生じた場合にのみ
Ｃ（ｅｘｔ）から電荷を効率よく供給することにより、
Ｃ（ｅｘｔ）の容量を小さくできる。
ピークに達した以後）では、前述したように、ＩＧＢＴ
のＣｇｃが充電されることにより、Ｃｇｅの放電による
Ｖｇｅの低下が起こる。この時、Ｃ（ｅｘｔ）に充電さ
れている電荷をＲｇ（ｉｎｔ）を介して供給することに
より、Ｖｇｅの低下を小さく抑え、前記Ｖｃｅテールを
抑制することができる。この時、「Ｒｇ（ｉｎｔ）を介
して供給する」ということが重要である。Ｖｇｅが低下
し、Ｒｇ（ｉｎｔ）の両端に電位差が生じた場合にのみ
Ｃ（ｅｘｔ）から電荷を効率よく供給することにより、
Ｃ（ｅｘｔ）の容量を小さくできる。
【００２２】Ｃ（ｅｘｔ）は効果が得られる範囲で、可
能な限り小さくすることが必要である。前記ターンオン
前半においては、ＩＧＢＴのＣｇｅの充電とともに、Ｃ
（ｅｘｔ）の充電も同時に行われる。Ｃ（ｅｘｔ）が大
きい程、Ｒｇ（ｅｘｔ）が小さい程、この充電電流も大
きくなる、すなわちより大きな電流駆動能力が駆動回路
に求められるからである。
能な限り小さくすることが必要である。前記ターンオン
前半においては、ＩＧＢＴのＣｇｅの充電とともに、Ｃ
（ｅｘｔ）の充電も同時に行われる。Ｃ（ｅｘｔ）が大
きい程、Ｒｇ（ｅｘｔ）が小さい程、この充電電流も大
きくなる、すなわちより大きな電流駆動能力が駆動回路
に求められるからである。
【００２３】以上のように、Ｒｇ（ｅｘｔ）、Ｒｇ（ｉ
ｎｔ）、Ｃ（ｅｘｔ）は、ターンオン損失低減およびｄ
Ｉｃ／ｄｔを適切な値に保つ、ドライブ能力などの視点
から、ＩＧＢＴのＣｇｅに対応してそれぞれ適当な値に
調整することが重要である。一般的なＩＧＢＴの駆動に
用いられる前記Ｒｇ（ｔｏｔａｌ）は、ＩＧＢＴのＣｇ
ｅに対して、次の関係がある。 １．５×１０-4＜τ＝√（Ｒｇ（ｔｏｔａｌ）×Ｃｉ
ｎ）＜６．２×１０-4 上記τの値が、１．５×１０-4以下ではｄＩｃ／ｄｔが
大きくなりすぎることにより、前記放射ノイズ等の問題
を引き起こす。逆に、６．２×１０-4以上になるとｄＩ
ｃ／ｄｔが緩やかになることによる損失増加が著しくな
る。いずれの場合にしても、実用的ではなくなる。すな
わち、適用するＩＧＢＴに対して、Ｒｇ（ｔｏｔａｌ）
が上記範囲内になるように、Ｒｇ（ｅｘｔ）とＲｇ（ｉ
ｎｔ）の値を設定しなければならない。
ｎｔ）、Ｃ（ｅｘｔ）は、ターンオン損失低減およびｄ
Ｉｃ／ｄｔを適切な値に保つ、ドライブ能力などの視点
から、ＩＧＢＴのＣｇｅに対応してそれぞれ適当な値に
調整することが重要である。一般的なＩＧＢＴの駆動に
用いられる前記Ｒｇ（ｔｏｔａｌ）は、ＩＧＢＴのＣｇ
ｅに対して、次の関係がある。 １．５×１０-4＜τ＝√（Ｒｇ（ｔｏｔａｌ）×Ｃｉ
ｎ）＜６．２×１０-4 上記τの値が、１．５×１０-4以下ではｄＩｃ／ｄｔが
大きくなりすぎることにより、前記放射ノイズ等の問題
を引き起こす。逆に、６．２×１０-4以上になるとｄＩ
ｃ／ｄｔが緩やかになることによる損失増加が著しくな
る。いずれの場合にしても、実用的ではなくなる。すな
わち、適用するＩＧＢＴに対して、Ｒｇ（ｔｏｔａｌ）
が上記範囲内になるように、Ｒｇ（ｅｘｔ）とＲｇ（ｉ
ｎｔ）の値を設定しなければならない。
【００２４】本発明では、電圧駆動型半導体素子をスイ
ッチング素子とする電力変換装置において、前記電圧駆
動型半導体素子をターンオンさせる場合、前記Ｅｏｎ
１、Ｅｏｎ２を独立に制御することで、前記高いｄＩｃ
／ｄｔの場合に発生する幾つかの問題を回避しつつ、さ
らに駆動電流を大幅に増加させることなく、前記Ｅｏｎ
２のみを低減することにより、前記電圧駆動型半導体素
子の低損失スイッチングを可能としている。
ッチング素子とする電力変換装置において、前記電圧駆
動型半導体素子をターンオンさせる場合、前記Ｅｏｎ
１、Ｅｏｎ２を独立に制御することで、前記高いｄＩｃ
／ｄｔの場合に発生する幾つかの問題を回避しつつ、さ
らに駆動電流を大幅に増加させることなく、前記Ｅｏｎ
２のみを低減することにより、前記電圧駆動型半導体素
子の低損失スイッチングを可能としている。
【００２５】さらに、Ｃ（ｅｘｔ）の値も同様に適切な
範囲がある。図２は、ｄＩｃ／ｄｔが一定になるよう
に、Ｒｇ（ｅｘｔ）を調節した時のＣ（ｅｘｔ）とター
ンオン損失との関係である。この時、ＩＧＢＴのＣｇｅ
は約１６ｎＦであった。この図より、Ｃ（ｅｘｔ）＞５
ｎＦで３０％以上のターンオン損失低減が得られてい
る。「３０％」の理由は、一般的にこの製品が適用され
る分野においては、新世代として認知される損失低減の
基準が３０％であるため、それ以下の損失低減では新世
代の製品としての意味をなさないためである。すなわ
ち、Ｃ（ｅｘｔ）／Ｃｇｅ＞５／１６であればターンオ
ン損失低減に有効であることがわかる。図２からも明ら
かなように、これより大きな値となるＣ（ｅｘｔ）が５
ｎＦ以上では、ターンオン損失はほぼ一定値になってい
ることがわかる。つまりＣ（ｅｘｔ）の値は、上記関係
を満たせば前記Ｖｃｅテールの低減に関しては特に上限
がないことがわかる。
範囲がある。図２は、ｄＩｃ／ｄｔが一定になるよう
に、Ｒｇ（ｅｘｔ）を調節した時のＣ（ｅｘｔ）とター
ンオン損失との関係である。この時、ＩＧＢＴのＣｇｅ
は約１６ｎＦであった。この図より、Ｃ（ｅｘｔ）＞５
ｎＦで３０％以上のターンオン損失低減が得られてい
る。「３０％」の理由は、一般的にこの製品が適用され
る分野においては、新世代として認知される損失低減の
基準が３０％であるため、それ以下の損失低減では新世
代の製品としての意味をなさないためである。すなわ
ち、Ｃ（ｅｘｔ）／Ｃｇｅ＞５／１６であればターンオ
ン損失低減に有効であることがわかる。図２からも明ら
かなように、これより大きな値となるＣ（ｅｘｔ）が５
ｎＦ以上では、ターンオン損失はほぼ一定値になってい
ることがわかる。つまりＣ（ｅｘｔ）の値は、上記関係
を満たせば前記Ｖｃｅテールの低減に関しては特に上限
がないことがわかる。
【００２６】しかしながら、ゲート駆動回路に要求され
る電流は、ほぼ（Ｃｇｅ＋Ｃ（ｅｘｔ））の平方根に比
例する。上記Ｃｇｅ＝１６ｎＦの場合、Ｃ（ｅｘｔ）＞
１２８ｎＦになると、駆動電流は従来と比較して３倍に
なり、一般的な許容範囲を越える。以上のことから、Ｃ
（ｅｘｔ）／Ｃｇｅの関係は、０．３＜Ｃ（ｅｘｔ）／
Ｃｇｅ＜８であることが望ましい。
る電流は、ほぼ（Ｃｇｅ＋Ｃ（ｅｘｔ））の平方根に比
例する。上記Ｃｇｅ＝１６ｎＦの場合、Ｃ（ｅｘｔ）＞
１２８ｎＦになると、駆動電流は従来と比較して３倍に
なり、一般的な許容範囲を越える。以上のことから、Ｃ
（ｅｘｔ）／Ｃｇｅの関係は、０．３＜Ｃ（ｅｘｔ）／
Ｃｇｅ＜８であることが望ましい。
【００２７】図３および図４は、この発明の実施の形態
を示す構成図と測定された波形である。ＩＧＢＴはトレ
ンチゲート型ＩＧＢＴであり、定格１２００Ｖ／１５０
Ａのものを室温で測定した。このＩＧＢＴは、Ｒｇ（ｉ
ｎｔ）として、チップ内に５Ωの抵抗を備えており、測
定の結果Ｃｇｅは１６ｎＦであった。Ｃ（ｅｘｔ）とし
て、ＩＧＢＴのゲート−エミッタ間に１５ｎＦ、耐圧１
００Ｖのフィルムキャパシタを接続した。またＲｇ（ｅ
ｘｔ）として、１．５Ωの抵抗を使用している。
を示す構成図と測定された波形である。ＩＧＢＴはトレ
ンチゲート型ＩＧＢＴであり、定格１２００Ｖ／１５０
Ａのものを室温で測定した。このＩＧＢＴは、Ｒｇ（ｉ
ｎｔ）として、チップ内に５Ωの抵抗を備えており、測
定の結果Ｃｇｅは１６ｎＦであった。Ｃ（ｅｘｔ）とし
て、ＩＧＢＴのゲート−エミッタ間に１５ｎＦ、耐圧１
００Ｖのフィルムキャパシタを接続した。またＲｇ（ｅ
ｘｔ）として、１．５Ωの抵抗を使用している。
【００２８】図５は、この発明の実施の形態を示す構成
の幾つかの例である。半導体チップ内またはチップ上に
Ｒｇ（ｉｎｔ）およびＣ（ｅｘｔ）、又は、Ｒｇ（ｉｎ
ｔ）を設けることは技術的に可能であるので、そのよう
なＩＧＢＴチップを適用し、内蔵されていない構成部品
のみを、ＩＧＢＴモジュール内部または外部に取り付け
たのが、（ａ）と（ｂ）である。さらに（ｃ）のように
ＩＰＭ（インテリジェントパワーモジュール）などに見
られるように、ＩＧＢＴチップと駆動用ＩＣが一体化さ
れたパワーモジュールの場合は、モジュール内部の制御
基板上、またはＩＣ内部に本発明の構成を設置すること
も可能である。
の幾つかの例である。半導体チップ内またはチップ上に
Ｒｇ（ｉｎｔ）およびＣ（ｅｘｔ）、又は、Ｒｇ（ｉｎ
ｔ）を設けることは技術的に可能であるので、そのよう
なＩＧＢＴチップを適用し、内蔵されていない構成部品
のみを、ＩＧＢＴモジュール内部または外部に取り付け
たのが、（ａ）と（ｂ）である。さらに（ｃ）のように
ＩＰＭ（インテリジェントパワーモジュール）などに見
られるように、ＩＧＢＴチップと駆動用ＩＣが一体化さ
れたパワーモジュールの場合は、モジュール内部の制御
基板上、またはＩＣ内部に本発明の構成を設置すること
も可能である。
【００２９】これら構成部品の一部をＩＧＢＴチップま
たはモジュール内部に組み入れることにより、寄生イン
ダクタンス等の影響を少なくでき、装置の安定動作が期
待できる。さらに、図６のように、例えば大容量化等の
ために並列接続された複数のＩＧＢＴチップ又はモジュ
ールに対して、１つの構成部品を用いて駆動することも
可能である。この場合は、並列接続された各ＩＧＢＴチ
ップの均一動作を高めるため、Ｒｇ（ｉｎｔ）は、分割
してそれぞれのチップに対して設けた方が望ましい。
たはモジュール内部に組み入れることにより、寄生イン
ダクタンス等の影響を少なくでき、装置の安定動作が期
待できる。さらに、図６のように、例えば大容量化等の
ために並列接続された複数のＩＧＢＴチップ又はモジュ
ールに対して、１つの構成部品を用いて駆動することも
可能である。この場合は、並列接続された各ＩＧＢＴチ
ップの均一動作を高めるため、Ｒｇ（ｉｎｔ）は、分割
してそれぞれのチップに対して設けた方が望ましい。
【００３０】
【発明の効果】絶縁ゲートトランジスタをスイッチング
素子とする電力変換装置において、前記絶縁ゲートトラ
ンジスタをターンオンさせる場合、ターンオン時のコレ
クタ電流の立ち上げりと、コレクタ電流の立ち下がりを
独立に制御できるように、駆動回路とゲートとの間に複
数の抵抗とキャパシタンスを設けることで、絶縁ゲート
トランジスタの低損失スイッチングを容易に実現でき
る。
素子とする電力変換装置において、前記絶縁ゲートトラ
ンジスタをターンオンさせる場合、ターンオン時のコレ
クタ電流の立ち上げりと、コレクタ電流の立ち下がりを
独立に制御できるように、駆動回路とゲートとの間に複
数の抵抗とキャパシタンスを設けることで、絶縁ゲート
トランジスタの低損失スイッチングを容易に実現でき
る。
【図１】本発明の実施例であるゲート駆動回路の１アー
ム分を示した回路図
ム分を示した回路図
【図２】Ｃ（ｅｘｔ）とターンオン損失との関係を示す
特性図
特性図
【図３】具体的な実施例の回路構成図
【図４】図３の回路におけるコレクタ電流とコレクタ−
エミッタ間電圧の波形図
エミッタ間電圧の波形図
【図５】本発明の実施の形態を示す構造図
【図６】異なる実施例の回路構成図
【図７】従来例のＩＧＢＴを用いた電力変換装置の回路
構成図
構成図
【図８】従来例のゲート駆動回路の回路構成図
【図９】従来例のＩＧＢＴ２の動作波形図
【図１０】従来例のＩＧＢＴのコレクタ電流とコレクタ
−エミッタ間電圧のターンオン時の波形図
−エミッタ間電圧のターンオン時の波形図
【図１１】Ｒｇ（ｏｎ）の規格値に対するターンオン損
失比の関係を示す特性図
失比の関係を示す特性図
【図１２】ＩＧＢＴの動作を説明するための回路図
【図１３】キャパシタンスとターンオン損失比との関係
を示す特性図
を示す特性図
ＴＲ１ トランジスタ
Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ） 抵抗
Ｃ（ｅｘｔ） キャパシタンス
ＦＷＤ フリーホイリングダイオード
ＩＧＢＴ 絶縁ゲートバイポーラトランジスタ
ＧＤＵ ゲート駆動回路
Claims (7)
- 【請求項１】絶縁ゲートトランジスタを駆動するための
駆動回路において、駆動回路の最終段半導体素子の出力
点と絶縁ゲートトランジスタのゲートとの間を直列接続
された複数の抵抗を介して接続し、それぞれの抵抗の接
続点の少なくとも１つに少なくとも１つのキャパシタン
スの一端を接続し、前記駆動回路の接地点と絶縁ゲート
トランジスタのエミッタとを接続している配線中の任意
の場所に前記キャパシタンスの他端が接続されているこ
とを特徴とする絶縁ゲートトランジスタの駆動回路。 - 【請求項２】前記直列接続された抵抗の総和（Ω）と、
前記絶縁ゲートトランジスタのゲート入力容量（Ｆ）と
の積の平方根が、１．５×１０-4以上６．２×１０-4以
下で、かつ、前記キャパシタンス（Ｆ）を前記ゲート入
力容量（Ｆ）で除算した値が、０．３以上８以下である
ことを特徴とする請求項１記載の絶縁ゲートトランジス
タの駆動回路。 - 【請求項３】請求項１または請求項２に記載の絶縁ゲー
トトランジスタが誘導性負荷を駆動するためのブリッジ
回路の半導体素子であることを特徴とする電力変換装
置。 - 【請求項４】請求項３に記載の絶縁ゲートトランジスタ
はフリーホイリングダイオードが逆並列に接続されてい
ることを特徴とする電力変換装置。 - 【請求項５】請求項１または請求項２に記載の抵抗とキ
ャパシタンスの少なくとも１組が、前記絶縁ゲートトラ
ンジスタと同一の半導体基板内又は半導体基板上に形成
されていることを特徴とする電力用半導体モジュール。 - 【請求項６】請求項１または請求項２に記載の抵抗とキ
ャパシタンスの少なくとも１組と、前記絶縁ゲートトラ
ンジスタが１つのパッケージに収納されていることを特
徴とする電力用半導体モジュール。 - 【請求項７】請求項１または請求項２に記載の抵抗とキ
ャパシタンスと絶縁ゲートトランジスタが駆動回路と共
に１つのパッケージに収納されていることを特徴とする
電力用半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314035A JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001314035A JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003125574A true JP2003125574A (ja) | 2003-04-25 |
| JP3767450B2 JP3767450B2 (ja) | 2006-04-19 |
Family
ID=19132409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001314035A Expired - Lifetime JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767450B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2015453A2 (en) | 2007-06-11 | 2009-01-14 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven electronic element |
| JP2012175457A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | スイッチング回路 |
| JP2013150410A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | パワー半導体モジュールおよび電力変換装置 |
| WO2013157086A1 (ja) | 2012-04-18 | 2013-10-24 | トヨタ自動車株式会社 | 電力変換器 |
| EP2945288A1 (de) * | 2014-05-15 | 2015-11-18 | Fronius International GmbH | Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements |
| JP2016039730A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | ゲート駆動回路 |
| US9294084B1 (en) | 2014-11-26 | 2016-03-22 | Allegro Microsystems, Llc | Multi-stage slew rate control profiling for transistor drive applications |
| US9379708B2 (en) | 2014-08-15 | 2016-06-28 | Allegro Microsystems, Llc | Switch driver circuit and associated methods |
| US9425785B1 (en) | 2015-07-14 | 2016-08-23 | Allegro Microsystems, Llc | Switching regulator with controllable slew rate |
| US10027218B2 (en) | 2014-06-30 | 2018-07-17 | Mitsubishi Electric Corporation | Power semiconductor element driving circuit |
| US10522668B2 (en) | 2014-07-10 | 2019-12-31 | Fuji Electric Co., Ltd. | Semiconductor device with current/voltage vibration suppression at turning on and off |
| DE112019007678T5 (de) | 2019-08-27 | 2022-06-15 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungswandler |
| US11942926B2 (en) | 2019-03-18 | 2024-03-26 | Siemens Aktiengesellschaft | Protection of a semiconductor switch |
| WO2024147302A1 (ja) * | 2023-01-05 | 2024-07-11 | ローム株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5365035B2 (ja) * | 2008-03-17 | 2013-12-11 | 富士電機株式会社 | 電力変換装置 |
-
2001
- 2001-10-11 JP JP2001314035A patent/JP3767450B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737737B2 (en) | 2007-06-11 | 2010-06-15 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven electronic element |
| EP2015453A2 (en) | 2007-06-11 | 2009-01-14 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven electronic element |
| JP2012175457A (ja) * | 2011-02-22 | 2012-09-10 | Shindengen Electric Mfg Co Ltd | スイッチング回路 |
| JP2013150410A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | パワー半導体モジュールおよび電力変換装置 |
| WO2013157086A1 (ja) | 2012-04-18 | 2013-10-24 | トヨタ自動車株式会社 | 電力変換器 |
| US9729136B2 (en) | 2014-05-15 | 2017-08-08 | Fronius International Gmbh | Circuit arrangement and method for controlling semiconductor switching element |
| EP2945288A1 (de) * | 2014-05-15 | 2015-11-18 | Fronius International GmbH | Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements |
| US10027218B2 (en) | 2014-06-30 | 2018-07-17 | Mitsubishi Electric Corporation | Power semiconductor element driving circuit |
| DE112015003069B4 (de) | 2014-06-30 | 2019-12-24 | Mitsubishi Electric Corporation | Treiberschaltung für Leistungs-Halbleiterelement |
| US10522668B2 (en) | 2014-07-10 | 2019-12-31 | Fuji Electric Co., Ltd. | Semiconductor device with current/voltage vibration suppression at turning on and off |
| JP2016039730A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | ゲート駆動回路 |
| US9379708B2 (en) | 2014-08-15 | 2016-06-28 | Allegro Microsystems, Llc | Switch driver circuit and associated methods |
| WO2016085611A1 (en) * | 2014-11-26 | 2016-06-02 | Allegro Microsystems, Llc | Multi-stage slew rate control profiling for transistor drive applications |
| US9294084B1 (en) | 2014-11-26 | 2016-03-22 | Allegro Microsystems, Llc | Multi-stage slew rate control profiling for transistor drive applications |
| US9425785B1 (en) | 2015-07-14 | 2016-08-23 | Allegro Microsystems, Llc | Switching regulator with controllable slew rate |
| US11942926B2 (en) | 2019-03-18 | 2024-03-26 | Siemens Aktiengesellschaft | Protection of a semiconductor switch |
| DE112019007678T5 (de) | 2019-08-27 | 2022-06-15 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungswandler |
| US11863166B2 (en) | 2019-08-27 | 2024-01-02 | Mitsubishi Electric Corporation | Power semiconductor module and power converter |
| WO2024147302A1 (ja) * | 2023-01-05 | 2024-07-11 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3767450B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU735847B2 (en) | Gate circuit for insulated gate semiconductor device | |
| US6380796B2 (en) | Semiconductor power converting apparatus | |
| Dulau et al. | A new gate driver integrated circuit for IGBT devices with advanced protections | |
| KR101449083B1 (ko) | 스위칭 게이트 드라이브 | |
| US6459324B1 (en) | Gate drive circuit with feedback-controlled active resistance | |
| JP3767450B2 (ja) | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール | |
| Chokhawala et al. | Gate drive considerations for IGBT modules | |
| JP6611191B2 (ja) | 整流セルおよびそのための補償回路 | |
| US20100148846A1 (en) | Gate drive circuit | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| CN111211762A (zh) | 一种高开通性能的SiC MOSFET驱动电路 | |
| JP3645220B2 (ja) | パワーモジュール | |
| CN111835183A (zh) | 一种米勒钳位保护电路、驱动电路、芯片及智能igbt模块 | |
| CN115459755A (zh) | 一种电压和电阻可变的栅极驱动电路 | |
| CN113497610A (zh) | 可降低功率半导体传导损耗的栅极驱动电路 | |
| JP2003069401A (ja) | 半導体電力変換装置 | |
| JPH1155936A (ja) | 絶縁ゲートトランジスタの駆動回路 | |
| JP2012186998A (ja) | ゲート駆動回路 | |
| JP2014079086A (ja) | 電圧駆動型半導体素子の駆動回路 | |
| JPH0393457A (ja) | 電圧駆動形素子の駆動回路 | |
| JP4091793B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| CN113794359A (zh) | 一种驱动电路、芯片、智能功率模块和家用电器 | |
| Frank | Simple slew-rate control technique cuts switching losses | |
| JP6288220B2 (ja) | 電圧駆動型半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3767450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |