JP2003101146A - Semiconductor device, manufacturing method therefor and semiconductor wafer - Google Patents
Semiconductor device, manufacturing method therefor and semiconductor waferInfo
- Publication number
- JP2003101146A JP2003101146A JP2001287670A JP2001287670A JP2003101146A JP 2003101146 A JP2003101146 A JP 2003101146A JP 2001287670 A JP2001287670 A JP 2001287670A JP 2001287670 A JP2001287670 A JP 2001287670A JP 2003101146 A JP2003101146 A JP 2003101146A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- semiconductor device
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体装置の製
造方法、半導体装置および半導体ウェハに関し、特に埋
め込みメサストライプ構造の半導体装置の製造方法およ
び半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, a semiconductor device and a semiconductor wafer, and more particularly to a method of manufacturing a semiconductor device having a buried mesa stripe structure and a semiconductor device.
【０００２】[0002]
【従来の技術】従来から、電子機器や電化製品の回路と
して半導体集積回路が広く用いられている。この半導体
集積回路は、ＣＶＤなどの成膜技術と、エッチングなど
の加工技術とを用いて半導体基板上に所望の回路を形成
して得ることができる。近年、半導体集積回路のさらな
る高密度化、高性能化および信頼性の向上が望まれてお
り、そのためには基板上の加工精度の向上が不可欠であ
る。2. Description of the Related Art Conventionally, semiconductor integrated circuits have been widely used as circuits for electronic devices and electric appliances. This semiconductor integrated circuit can be obtained by forming a desired circuit on a semiconductor substrate using a film forming technique such as CVD and a processing technique such as etching. In recent years, there has been a demand for higher density, higher performance, and higher reliability of semiconductor integrated circuits, and for that purpose, it is essential to improve the processing accuracy on the substrate.
【０００３】特に、半導体レーザ装置においては、コン
パクトディスクなどの光学的記録媒体の普及や、光通信
システムの普及に伴い、その光源として用いられる半導
体レーザ装置への需要が高まっている。このため半導体
レーザ装置の高性能化が強く求められている。この半導
体レーザ装置としては、従来から、埋め込みメサストラ
イプ構造の半導体レーザ装置が一般に用いられてきた。Particularly in the semiconductor laser device, the demand for a semiconductor laser device used as a light source thereof is increasing with the spread of optical recording media such as compact discs and the spread of optical communication systems. Therefore, high performance of the semiconductor laser device is strongly demanded. As this semiconductor laser device, a semiconductor laser device having a buried mesa stripe structure has been generally used.
【０００４】図９は、従来の半導体レーザ装置の構造を
示す縦断面図である。この半導体レーザ装置２１は、ｐ
型半導体基板２２の上面にｐ型クラッド層２３、活性層
２４およびｎ型クラッド層２５ａを有する。ｐ型クラッ
ド層２３、活性層２４およびｎ型クラッド層２５ａは、
エッチングによってメサストライプ３１を形成する。ま
た、メサストライプ３１の側方には、ｐ型分離層２６、
ｎ型ブロック層２７およびｐ型ブロック層２８が形成さ
れ、メサストライプ３１を埋め込んでいる。さらに、ｎ
型クラッド層２５ａおよびｐ型ブロック層２８の上面
に、ｎ型クラッド層２５ｂ、ｎ型コンタクト層３４およ
びｎ側電極３５を形成する。また、ｐ型半導体基板２２
の下面に、ｐ側電極３６を形成する。FIG. 9 is a vertical sectional view showing the structure of a conventional semiconductor laser device. This semiconductor laser device 21 has p
A p-type clad layer 23, an active layer 24, and an n-type clad layer 25a are provided on the upper surface of the type semiconductor substrate 22. The p-type clad layer 23, the active layer 24 and the n-type clad layer 25a are
The mesa stripe 31 is formed by etching. Further, on the side of the mesa stripe 31, the p-type separation layer 26,
The n-type block layer 27 and the p-type block layer 28 are formed and the mesa stripe 31 is embedded. Furthermore, n
The n-type clad layer 25b, the n-type contact layer 34, and the n-side electrode 35 are formed on the upper surfaces of the type clad layer 25a and the p-type block layer 28. In addition, the p-type semiconductor substrate 22
A p-side electrode 36 is formed on the lower surface of the.
【０００５】ｐ側電極３６は、図示しない電源に接続さ
れ、半導体レーザ装置２１に電流を供給する。供給され
た電流は、ｐ型半導体基板２２、ｐ型クラッド層２３、
活性層２４、ｎ型クラッド層２５ａ、ｎ型クラッド層２
５ｂおよびｎ型コンタクト層３４を通ってｎ側電極３５
に至る。ここで、活性層２４は、電流が注入され、レー
ザ光の発振を行う。また、ｐ型分離層２６、ｎ型ブロッ
ク層２７およびｐ型ブロック層２８は、電流の制御を行
い、電流が活性層２４に流入するようにする。The p-side electrode 36 is connected to a power source (not shown) and supplies a current to the semiconductor laser device 21. The supplied current is supplied to the p-type semiconductor substrate 22, the p-type cladding layer 23,
Active layer 24, n-type cladding layer 25a, n-type cladding layer 2
5b and n-type contact layer 34, and n-side electrode 35
Leading to. Here, a current is injected into the active layer 24 to oscillate laser light. The p-type isolation layer 26, the n-type block layer 27, and the p-type block layer 28 control the current so that the current flows into the active layer 24.
【０００６】ここで、メサストライプ３１の形成には、
ドライエッチングを用いている。ドライエッチングは、
エッチングの方向が制御可能な異方性エッチングであ
り、ほぼ垂直なエッチング形状が得られるので、メサス
トライプ３１の側面を垂直にし、所望のパターンに対し
て忠実に加工することができる。したがって、一層微細
な半導体構造の設計が可能となる。一方、ドライエッチ
ングでは、エッチング表面に損傷が生ずる。この結果、
メサストライプ３１では、その側面の表層部に被損傷領
域３２が形成される。Here, in forming the mesa stripe 31,
Dry etching is used. Dry etching
This is anisotropic etching in which the etching direction is controllable, and a substantially vertical etching shape can be obtained, so that the side surface of the mesa stripe 31 can be made vertical and can be processed faithfully to a desired pattern. Therefore, a finer semiconductor structure can be designed. On the other hand, in dry etching, the etching surface is damaged. As a result,
In the mesa stripe 31, a damaged region 32 is formed in the surface layer portion on the side surface thereof.
【０００７】つぎに、図１０および図１１を参照して、
半導体レーザ装置２１の製造方法について説明する。図
１０および図１１は、半導体レーザ装置２１の各製造工
程を示す図である。図１０（ａ）において、まず、ｐ型
半導体基板２２の上面に、ｐ型クラッド層２３、活性層
２４およびｎ型クラッド層２５ａを順に成膜する。つぎ
に、ｎ型クラッド層２５ａの上面にＳｉＯ2膜２９を成
膜する。その後、ＳｉＯ2膜２９上面にフォトレジスト
を塗布し、フォトリソグラフィを用いてストライプ形状
のレジスト３０を形成する（図１０（ｂ））。さらに、
レジスト３０をマスクとして、ＳｉＯ2膜２９をプラズ
マエッチングし、レジスト３０を除去する（図１０
（ｃ））。Next, referring to FIGS. 10 and 11,
A method of manufacturing the semiconductor laser device 21 will be described. 10 and 11 are diagrams showing each manufacturing process of the semiconductor laser device 21. In FIG. 10A, first, the p-type clad layer 23, the active layer 24, and the n-type clad layer 25a are sequentially formed on the upper surface of the p-type semiconductor substrate 22. Next, the SiO 2 film 29 is formed on the upper surface of the n-type cladding layer 25a. Then, a photoresist is applied to the upper surface of the SiO 2 film 29, and a stripe-shaped resist 30 is formed by photolithography (FIG. 10B). further,
The SiO 2 film 29 is plasma-etched using the resist 30 as a mask to remove the resist 30 (FIG. 10).
(C)).
【０００８】つづいて、ストライプ形状となったＳｉＯ
2膜２９をマスクとして、ｎ型クラッド層２５ａ、活性
層２４およびｐ型クラッド層２３の途中までをエッチン
グし、メサストライプ３１を形成する。このとき、エッ
チングは、プラズマガスＥ３を用いたドライエッチング
である。このため、メサストライプ３１の形状は、Ｓｉ
Ｏ2膜２９の幅を忠実に再現し、その側面はほぼ垂直と
なる。しかし、メサストライプ３１の側面において、そ
の表層部に被損傷領域３２が形成される（図１１
（ａ））。つぎに、メサストライプ３１の側面およびｐ
型クラッド層２３の上面に、ｐ型分離層２６、ｎ型ブロ
ック層２７、ｐ型ブロック層２８を、順次埋め込み成長
させる（図１１（ｂ））。さらに、ＳｉＯ2膜２９を除
去し、ｎ型クラッド層２５ａおよびｐ型ブロック層２８
の上面に、ｎ型クラッド層２５ｂ、ｎ型コンタクト層３
４およびｎ側電極３５を成膜する。また、ｐ型半導体基
板２２の下面にｐ側電極３６を成膜する（図１１
（ｃ））。これによって半導体レーザ装置２１を得るこ
とができる。Next, stripe-shaped SiO
Using the two films 29 as a mask, the n-type cladding layer 25a, the active layer 24, and the p-type cladding layer 23 are partially etched to form a mesa stripe 31. At this time, the etching is dry etching using the plasma gas E3. Therefore, the shape of the mesa stripe 31 is Si
The width of the O 2 film 29 is faithfully reproduced, and its side surface is almost vertical. However, on the side surface of the mesa stripe 31, the damaged region 32 is formed in the surface layer portion (FIG. 11).
(A)). Next, the side surface of the mesa stripe 31 and p
A p-type separation layer 26, an n-type block layer 27, and a p-type block layer 28 are sequentially embedded and grown on the upper surface of the mold cladding layer 23 (FIG. 11B). Further, the SiO 2 film 29 is removed, and the n-type clad layer 25a and the p-type block layer 28 are removed.
On the upper surface of the n-type clad layer 25b and the n-type contact layer 3
The 4 and n-side electrodes 35 are formed. Further, the p-side electrode 36 is formed on the lower surface of the p-type semiconductor substrate 22 (FIG. 11).
(C)). Thereby, the semiconductor laser device 21 can be obtained.
【０００９】また、従来の半導体レーザ装置では、メサ
ストライプの形成にウェットエッチングを用いることも
行われてきた。図１２は、ウェットエッチングでメサス
トライプを形成した場合の、従来の半導体レーザ装置の
構造を示す縦断面図である。この半導体レーザ装置４１
は、ｐ型半導体基板４２の上面にｐ型クラッド層４３、
活性層４４およびｎ型クラッド層４５ａを有する。ｐ型
クラッド層４３、活性層４４およびｎ型クラッド層４５
ａは、ウェットエッチングによってメサストライプ５１
を形成する。また、メサストライプ５１の側方には、ｐ
型分離層４６、ｎ型ブロック層４７およびｐ型ブロック
層４８が形成され、メサストライプ５１を埋め込んでい
る。さらに、ｎ型クラッド層４５ａおよびｐ型ブロック
層４８の上面に、ｎ型クラッド層４５ｂ、ｎ型コンタク
ト層５４およびｎ側電極５５を形成する。また、ｐ型半
導体基板４２の下面には、ｐ側電極５６を形成する。In the conventional semiconductor laser device, wet etching has also been used to form the mesa stripe. FIG. 12 is a vertical sectional view showing a structure of a conventional semiconductor laser device when a mesa stripe is formed by wet etching. This semiconductor laser device 41
On the upper surface of the p-type semiconductor substrate 42,
It has an active layer 44 and an n-type cladding layer 45a. p-type clad layer 43, active layer 44 and n-type clad layer 45
a is a mesa stripe 51 formed by wet etching.
To form. In addition, p is provided on the side of the mesa stripe 51.
A type separation layer 46, an n-type block layer 47, and a p-type block layer 48 are formed and the mesa stripe 51 is embedded. Further, the n-type clad layer 45b, the n-type contact layer 54, and the n-side electrode 55 are formed on the upper surfaces of the n-type clad layer 45a and the p-type block layer 48. A p-side electrode 56 is formed on the lower surface of the p-type semiconductor substrate 42.
【００１０】ｐ側電極５６は、図示しない電源に接続さ
れ、半導体レーザ装置４１に電流を供給する。供給され
た電流は、ｐ型半導体基板４２、ｐ型クラッド層４３、
活性層４４、ｎ型クラッド層４５ａ、ｎ型クラッド層４
５ｂおよびｎ型コンタクト層５４を通ってｎ側電極５５
に至る。ここで、活性層４４は、電流が注入され、レー
ザ光の発振を行う。また、ｐ型分離層４６、ｎ型ブロッ
ク層４７およびｐ型ブロック層４８は、電流の狭窄を行
い、電流が活性層４４に流入するようにする。The p-side electrode 56 is connected to a power source (not shown) and supplies a current to the semiconductor laser device 41. The supplied current is supplied to the p-type semiconductor substrate 42, the p-type cladding layer 43,
Active layer 44, n-type cladding layer 45a, n-type cladding layer 4
5b and n-type contact layer 54, and n-side electrode 55
Leading to. Here, a current is injected into the active layer 44 to oscillate laser light. In addition, the p-type isolation layer 46, the n-type block layer 47, and the p-type block layer 48 constrict the current so that the current flows into the active layer 44.
【００１１】ここで、メサストライプ５１の形成には、
ウェットエッチングを用いている。ウェットエッチング
は、加工する半導体層に対応したエッチング溶液と半導
体層とを化学的に反応させることで半導体層の加工を行
う技術である。ウェットエッチングは、ドライエッチン
グに比してパターンの加工精度が低い。しかし、ウェッ
トエッチングを用いた場合には、ドライエッチングを用
いた場合に発生するエッチング表面へのダメージを防ぐ
ことができる。このため、メサストライプ５１では、そ
の表層部に被損傷領域は発生しない。Here, in forming the mesa stripe 51,
Wet etching is used. Wet etching is a technique for processing a semiconductor layer by chemically reacting an etching solution corresponding to the semiconductor layer to be processed with the semiconductor layer. Wet etching has a lower pattern processing accuracy than dry etching. However, when wet etching is used, damage to the etching surface that occurs when dry etching is used can be prevented. Therefore, in the mesa stripe 51, no damaged region is generated in the surface layer portion.
【００１２】つぎに、図１３を参照して、半導体レーザ
装置４１の製造方法について説明する。まず、ｐ型半導
体基板４２の上面にｐ型クラッド層４３、活性層４４お
よびｎ型クラッド層４５ａを成膜し、ｎ型クラッド層４
５ａの上面にストライプ状のＳｉＯ2膜４９を形成す
る。ここまでの製造工程は、半導体レーザ装置２１と同
様である。図１３は、メサストライプ５１の形成から電
極の形成までの各製造工程を示す図である。図１３
（ａ）において、まず、ストライプ形状のＳｉＯ2膜４
９をマスクとして、ｎ型クラッド層４５ａ、活性層４４
およびｐ型クラッド層４３の途中までをエッチングし、
メサストライプ５１を形成する。このとき、エッチング
は、エッチング溶液Ｅ４を用いたウェットエッチングで
ある。このため、メサストライプ５１において、ｎ型ク
ラッド層４５ａの幅は、活性層４４の幅に比して狭くな
る。このとき、ＳｉＯ2膜４９は、ウェットエッチング
の影響をうけないので、ＳｉＯ2膜４９の幅はエッチン
グの前後で一定である。したがって、ＳｉＯ2膜４９の
両端は、メサストライプ５１の側面から突出することと
なる。Next, a method of manufacturing the semiconductor laser device 41 will be described with reference to FIG. First, the p-type clad layer 43, the active layer 44, and the n-type clad layer 45a are formed on the upper surface of the p-type semiconductor substrate 42, and the n-type clad layer 4 is formed.
A stripe-shaped SiO 2 film 49 is formed on the upper surface of 5a. The manufacturing process up to this point is similar to that of the semiconductor laser device 21. FIG. 13 is a diagram showing each manufacturing process from the formation of the mesa stripes 51 to the formation of the electrodes. FIG.
In (a), first, the stripe-shaped SiO 2 film 4 is formed.
9 as a mask, the n-type cladding layer 45a, the active layer 44
And the p-type clad layer 43 is partially etched,
A mesa stripe 51 is formed. At this time, the etching is wet etching using the etching solution E4. Therefore, in the mesa stripe 51, the width of the n-type cladding layer 45a is narrower than the width of the active layer 44. At this time, since the SiO 2 film 49 is not affected by the wet etching, the width of the SiO 2 film 49 is constant before and after the etching. Therefore, both ends of the SiO 2 film 49 project from the side surfaces of the mesa stripe 51.
【００１３】つぎに、メサストライプ５１の側面および
ｐ型クラッド層４３の上面に、ｐ型分離層４６、ｎ型ブ
ロック層４７、ｐ型ブロック層４８を、順次埋め込み成
長させる（図１３（ｂ））。さらに、ＳｉＯ2膜４９を
除去し、ｎ型クラッド層４５ａおよびｐ型ブロック層４
８の上面に、ｎ型クラッド層４５ｂ、ｎ型コンタクト層
５４およびｎ側電極５５を成膜する。また、ｐ型半導体
基板４２の下面にｐ側電極５６を成膜する（図１３
（ｃ））。これによって半導体レーザ装置４１を得るこ
とができる。Next, a p-type separation layer 46, an n-type block layer 47, and a p-type block layer 48 are sequentially embedded and grown on the side surface of the mesa stripe 51 and the upper surface of the p-type cladding layer 43 (FIG. 13B). ). Further, the SiO 2 film 49 is removed, and the n-type clad layer 45a and the p-type block layer 4 are removed.
On the upper surface of 8, the n-type cladding layer 45b, the n-type contact layer 54, and the n-side electrode 55 are formed. Further, the p-side electrode 56 is formed on the lower surface of the p-type semiconductor substrate 42 (FIG. 13).
(C)). Thereby, the semiconductor laser device 41 can be obtained.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体レーザ装置において、ドライエッチング
を用いてメサストライプを形成した場合、メサストライ
プ側面の表層部に被損傷領域が発生する。この被損傷領
域は、そのままｐ型半導体およびｎ型半導体によって埋
め込まれるので、半導体レーザ装置として完成した後
も、メサストライプには被損傷領域が残ることとなる。
この被損傷領域は、半導体レーザ装置内の電流に影響を
与え、半導体レーザ装置の発振閾値を上昇させる。つま
り、従来の半導体レーザ装置では、ドライエッチングを
用いてメサストライプを形成した場合、発振閾値が高く
なるという問題点があった。また、半導体レーザ装置に
限らず、ドライエッチングを用いて加工した半導体装置
では、エッチング表面に被損傷領域が生じ、電流の損失
が生じるという問題点があった。However, in the above-mentioned conventional semiconductor laser device, when a mesa stripe is formed by dry etching, a damaged region is generated in the surface layer portion on the side surface of the mesa stripe. Since the damaged region is filled with the p-type semiconductor and the n-type semiconductor as it is, the damaged region remains in the mesa stripe even after the semiconductor laser device is completed.
This damaged region affects the current in the semiconductor laser device and raises the oscillation threshold of the semiconductor laser device. That is, the conventional semiconductor laser device has a problem that the oscillation threshold becomes high when the mesa stripe is formed by using dry etching. Further, not only the semiconductor laser device but also the semiconductor device processed by dry etching has a problem that a damaged region is generated on the etching surface and a current loss occurs.
【００１５】また、上述した従来の半導体レーザ装置に
おいて、ウェットエッチングを用いてメサストライプを
形成した場合、メサストライプの幅の加工精度が低下す
るという問題点があった。Further, in the above-described conventional semiconductor laser device, when the mesa stripe is formed by using wet etching, there is a problem that the processing accuracy of the width of the mesa stripe is lowered.
【００１６】この発明は上記に鑑みてなされたものであ
って、高精度に加工可能で、電流特性の良好な半導体装
置の製造方法、半導体装置および半導体ウェハを提供す
ることを目的とする。The present invention has been made in view of the above, and an object of the present invention is to provide a method of manufacturing a semiconductor device which can be processed with high accuracy and has good current characteristics, a semiconductor device, and a semiconductor wafer.
【００１７】[0017]
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる半導体装置の製造方法は、半導体
基板上に、半導体多層膜を形成し、該半導体多層膜上に
さらに誘電体マスクを形成する多層膜形成工程と、前記
誘電体マスクをもとに前記半導体多層膜をメサ形状にエ
ッチング加工するメサ形成工程と、前記誘電体マスクを
もとに、前記メサ形状の側面の表層部を除去する側面加
工工程と、を含むことを特徴とする。In order to achieve the above-mentioned object, a method of manufacturing a semiconductor device according to a first aspect of the present invention comprises forming a semiconductor multilayer film on a semiconductor substrate and further forming a dielectric mask on the semiconductor multilayer film. A step of forming a multilayer film, a step of etching the semiconductor multilayer film into a mesa shape based on the dielectric mask, and a surface layer portion of the side surface of the mesa shape based on the dielectric mask. And a side surface processing step of removing.
【００１８】この請求項１の発明によれば、半導体装置
の製造方法は、半導体基板上に形成した半導体多層膜
を、誘電体マスクをもとにメサ形状にエッチング加工
し、さらにメサ形状側面の表層部を除去することで、メ
サ形状側面の表層部に生じる被損傷領域を除去してい
る。According to the invention of claim 1, in the method of manufacturing a semiconductor device, a semiconductor multilayer film formed on a semiconductor substrate is etched into a mesa shape based on a dielectric mask, and the side surface of the mesa shape is further etched. By removing the surface layer portion, the damaged region generated on the surface layer portion on the side surface of the mesa is removed.
【００１９】また、請求項２にかかる半導体装置の製造
方法は、上記の発明において、前記側面加工工程によっ
て表層部を除去することで、前記誘電体マスクが前記メ
サ形状に対して突出する突出量は、０．３３μｍ未満で
あることを特徴とする。According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the above-mentioned invention, wherein the surface layer portion is removed by the side surface processing step so that the dielectric mask protrudes with respect to the mesa shape. Is less than 0.33 μm.
【００２０】この請求項２の発明によれば、エッチング
加工により形成されたメサ形状の側面は、誘電体マスク
の端部から０．３３μｍ未満の範囲で除去され、誘電体
マスクがメサ形状に対して突出する突出量は、０．３３
μｍ未満となる。According to the second aspect of the present invention, the side surface of the mesa shape formed by the etching process is removed within a range of less than 0.33 μm from the end of the dielectric mask, and the dielectric mask has a shape with respect to the mesa shape. The amount of protrusion is 0.33
It is less than μm.
【００２１】また、請求項３にかかる半導体装置の製造
方法は、上記の発明において、前記側面加工工程は、ウ
ェットエッチングを用いて前記メサ形状の側面の表層部
を除去することを特徴とする。According to a third aspect of the present invention, there is provided the method of manufacturing a semiconductor device according to the above invention, wherein the side surface processing step uses wet etching to remove the surface layer portion of the side surface of the mesa shape.
【００２２】この請求項３の発明によれば、エッチング
加工によって形成したメサ形状の側面の表層部を、ウェ
ットエッチングによって除去することで、メサ形状側面
の表層部に生じる被損傷領域を除去している。According to the third aspect of the present invention, the surface layer portion on the side surface of the mesa shape formed by the etching process is removed by wet etching to remove the damaged region generated on the surface layer portion on the side surface of the mesa shape. There is.
【００２３】また、請求項４にかかる半導体装置の製造
方法は、上記の発明において、前記半導体多層膜は、活
性層と、該活性層を挟むｐ型クラッド層およびｎ型クラ
ッド層であって、前記メサ形成工程によってメサ形状に
形成されることを特徴とする。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the above invention, wherein the semiconductor multilayer film is an active layer and a p-type clad layer and an n-type clad layer sandwiching the active layer. A mesa shape is formed by the mesa forming step.
【００２４】この請求項４の発明によれば、半導体装置
の製造方法は、ｐ型クラッド層、活性層およびｎ型クラ
ッド層を順次形成した半導体多層膜を、誘電体マスクを
もとにメサ形状にエッチング加工し、さらにメサ形状側
面の表層部を除去することで、メサ形状側面の表層部に
生じる被損傷領域を除去している。According to the invention of claim 4, in the method of manufacturing a semiconductor device, a semiconductor multilayer film in which a p-type clad layer, an active layer and an n-type clad layer are sequentially formed is formed into a mesa shape based on a dielectric mask. Then, the surface layer portion on the side surface of the mesa shape is removed by etching to remove the damaged region generated on the surface layer portion of the side surface of the mesa shape.
【００２５】また、請求項５にかかる半導体装置の製造
方法は、上記の発明において、前記メサ形状の両側に、
ｐ型半導体層およびｎ型半導体層の埋め込み成長を行っ
て電流ブロック層を形成するブロック層形成工程をさら
に含むことを特徴とする。According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the above-mentioned invention, wherein both sides of the mesa shape are
The method further includes a block layer forming step of forming a current blocking layer by performing buried growth of the p-type semiconductor layer and the n-type semiconductor layer.
【００２６】この請求項５の発明によれば、半導体装置
の製造方法は、ｐ型クラッド層、活性層およびｎ型クラ
ッド層を順次形成した半導体多層膜を、誘電体マスクを
もとにメサ形状にエッチング加工し、さらにメサ形状側
面の表層部を除去し、メサ形状の両側にｐ型半導体層お
よびｎ型半導体層からなる電流ブロック層を形成する。According to the invention of claim 5, in the method of manufacturing a semiconductor device, a semiconductor multilayer film in which a p-type clad layer, an active layer and an n-type clad layer are sequentially formed is formed into a mesa shape based on a dielectric mask. Then, the surface layer portion on the side surface of the mesa shape is removed, and a current block layer including a p-type semiconductor layer and an n-type semiconductor layer is formed on both sides of the mesa shape.
【００２７】また、請求項６にかかる半導体装置の製造
方法は、上記の発明において前記ブロック層形成工程
は、少なくとも前記誘電体マスクの下面の高さに比して
高い高さまで前記電流ブロック層を形成し、前記誘電体
マスクを除去する誘電体マスク除去工程と、前記誘電体
マスク除去工程によって形成される間隙にｎ型の上面ク
ラッド層を埋め込む上面クラッド層形成工程とをさらに
含むことを特徴とする。In the method of manufacturing a semiconductor device according to a sixth aspect of the present invention, in the above invention, in the block layer forming step, the current blocking layer is formed to a height at least higher than a height of a lower surface of the dielectric mask. The method further comprises: a dielectric mask removing step of forming and removing the dielectric mask; and an upper clad layer forming step of filling an n-type upper clad layer in a gap formed by the dielectric mask removing step. To do.
【００２８】この請求項６の発明によれば、半導体装置
の製造方法は、誘電体マスクの下面の高さに比して高く
電流ブロック層を形成し、誘電体マスクを除去した後
に、誘電体マスクの除去によって形成される間隙にｎ型
の上面クラッド層を埋め込むようにしている。According to the sixth aspect of the present invention, in the method of manufacturing a semiconductor device, the current block layer is formed higher than the height of the lower surface of the dielectric mask, and after removing the dielectric mask, the dielectric block is formed. The n-type upper clad layer is buried in the gap formed by removing the mask.
【００２９】また、請求項７にかかる半導体装置は、請
求項１〜６の半導体装置の製造方法を用いて製造したこ
とを特徴とする。A semiconductor device according to a seventh aspect is characterized by being manufactured by using the method for manufacturing a semiconductor device according to the first to sixth aspects.
【００３０】この請求項７の発明によれば、半導体装置
は、請求項１〜６に記載の半導体装置の製造方法を用い
て製造される。According to the invention of claim 7, a semiconductor device is manufactured by using the method of manufacturing a semiconductor device according to any one of claims 1 to 6.
【００３１】また、請求項８にかかる半導体ウェハは、
請求項１〜６の半導体装置の製造方法を用いて製造した
ことを特徴とする。A semiconductor wafer according to claim 8 is
It is manufactured by using the method for manufacturing a semiconductor device according to any one of claims 1 to 6.
【００３２】この請求項８の発明によれば、半導体ウェ
ハは、請求項１〜６に記載の半導体装置の製造方法を用
いて製造される。According to the invention of claim 8, a semiconductor wafer is manufactured by using the method of manufacturing a semiconductor device according to claims 1 to 6.
【００３３】また、請求項９にかかる半導体装置は、第
１クラッド層と活性層と第２クラッド層とを順次積層し
たメサストライプと、前記第２クラッド層の上面に形成
されたストライプ形状の第３クラッド層と、を備え、前
記第３クラッド層は、前記第２クラッド層に比して広い
ストライプ幅を有し、前記第３クラッド層のストライプ
形状の側面は、前記メサストライプの側面から突出する
ことを特徴とする。According to a ninth aspect of the present invention, there is provided a semiconductor device in which a first clad layer, an active layer, and a second clad layer are sequentially laminated, and a stripe-shaped first mesa stripe is formed on an upper surface of the second clad layer. And a third clad layer, the third clad layer has a stripe width wider than that of the second clad layer, and the stripe-shaped side surface of the third clad layer protrudes from the side surface of the mesa stripe. It is characterized by doing.
【００３４】この請求項９の発明によれば、半導体装置
は、第１クラッド層と活性層と第２クラッド層とを順次
積層したメサストライプの上面に、第２クラッド層に比
して広いストライプ幅を有するストライプ形状の第３ク
ラッド層を備え、ストライプ形状の第３クラッド層の側
面が、メサストライプから突出するようにしている。According to the invention of claim 9, in the semiconductor device, a stripe wider than the second clad layer is formed on the upper surface of the mesa stripe in which the first clad layer, the active layer and the second clad layer are sequentially laminated. A stripe-shaped third clad layer having a width is provided, and a side surface of the stripe-shaped third clad layer is projected from the mesa stripe.
【００３５】また、請求項１０にかかる半導体装置は、
上記の発明において、前記第３クラッド層のストライプ
形状の側面が前記メサストライプの側面から突出する突
出量は、０．３３μｍ未満であることを特徴とする。According to a tenth aspect of the semiconductor device,
In the above invention, the amount of protrusion of the stripe-shaped side surface of the third cladding layer from the side surface of the mesa stripe is less than 0.33 μm.
【００３６】この請求項１０の発明によれば、半導体装
置は、第３クラッド層のストライプ形状の側面が、メサ
ストライプの側面に対して突出する突出量が、０．３３
μｍ未満となるようにしている。According to the tenth aspect of the present invention, in the semiconductor device, the stripe-shaped side surface of the third cladding layer has an amount of protrusion of 0.33 with respect to the side surface of the mesa stripe.
It is set to be less than μm.
【００３７】[0037]
【発明の実施の形態】以下に添付図面を参照して、この
発明に係る半導体装置の製造方法、半導体装置および半
導体ウェハの好適な実施の形態を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of a semiconductor device manufacturing method, a semiconductor device and a semiconductor wafer according to the present invention will be described in detail below with reference to the accompanying drawings.
【００３８】図１は、この発明の実施の形態である半導
体装置１の縦断面図である。この半導体装置１は、ｐ型
半導体基板２の上面にｐ型クラッド層３、活性層４およ
びｎ型クラッド層５ａを有する。ｐ型クラッド層３、活
性層４およびｎ型クラッド層５ａは、メサストライプ１
２を形成する。また、メサストライプ１２の側方には、
ｐ型分離層６、ｎ型ブロック層７およびｐ型ブロック層
８が形成され、メサストライプ１２を埋め込んでいる。
さらに、半導体装置１は、ｎ型クラッド層５ａおよびｐ
型ブロック層８の上面にＳｉＯ2膜９を有する。また、
ＳｉＯ2膜９の幅は、メサストライプ１２の幅に比して
大きく、ＳｉＯ2膜９の両端は、メサストライプ１２の
側面から突出し、突出部９ａを形成する。FIG. 1 is a vertical sectional view of a semiconductor device 1 according to an embodiment of the present invention. The semiconductor device 1 has a p-type semiconductor substrate 2, an upper surface of which a p-type cladding layer 3, an active layer 4, and an n-type cladding layer 5a. The p-type clad layer 3, the active layer 4 and the n-type clad layer 5a are the mesa stripes 1.
Form 2. Also, on the side of the mesa stripe 12,
A p-type isolation layer 6, an n-type block layer 7 and a p-type block layer 8 are formed and the mesa stripe 12 is embedded therein.
Further, the semiconductor device 1 has the n-type cladding layers 5a and p.
A SiO 2 film 9 is provided on the upper surface of the mold block layer 8. Also,
The width of the SiO 2 film 9 is larger than the width of the mesa stripe 12, and both ends of the SiO 2 film 9 project from the side surface of the mesa stripe 12 to form a projecting portion 9a.
【００３９】ここで、突出部９ａは、ＳｉＯ2膜９をマ
スクとして、ｎ型クラッド層５ａ、活性層４およびｐ型
クラッド層３の途中までをドライエッチングしてメサス
トライプ１２を形成した後、メサストライプ１２の側面
をウェットエッチングすることで形成する。異方性エッ
チングであるドライエッチングを用いてメサストライプ
１２を形成することで、メサストライプ１２は、その側
面がほぼ垂直となる。したがって、ＳｉＯ2膜９の幅を
もとに、メサストライプ１２を高精度に加工することが
できる。さらに、メサストライプ１２の側面をウェット
エッチングしているので、メサストライプ１２の加工精
度を維持したまま、その側面の表層部に生ずる被損傷領
域を除去することができる。The protrusion 9a is dry-etched up to the middle of the n-type cladding layer 5a, the active layer 4 and the p-type cladding layer 3 using the SiO 2 film 9 as a mask to form the mesa stripe 12, and The side surface of the mesa stripe 12 is formed by wet etching. By forming the mesa stripe 12 using dry etching that is anisotropic etching, the side surface of the mesa stripe 12 becomes substantially vertical. Therefore, the mesa stripe 12 can be processed with high accuracy based on the width of the SiO 2 film 9. Furthermore, since the side surface of the mesa stripe 12 is wet-etched, the damaged region that occurs in the surface layer portion of the side surface can be removed while maintaining the processing accuracy of the mesa stripe 12.
【００４０】つぎに、図２および図３を参照して、半導
体装置１の製造方法について詳細に説明する。図２およ
び図３は、半導体装置１の各製造工程を示す図である。
図２（ａ）において、まず、ｐ型半導体基板２の上面
に、ｐ型クラッド層３、活性層４およびｎ型クラッド層
５ａを順に成膜する。つぎに、ｎ型クラッド層５ａの上
面にＳｉＯ2膜９を成膜する。その後、ＳｉＯ2膜９上面
にフォトレジストを塗布し、フォトリソグラフィを用い
てストライプ形状のレジスト１０を形成する（図２
（ｂ））。さらに、レジスト１０をマスクとして、Ｓｉ
Ｏ2膜９をドライエッチングした後、レジスト１０を除
去する（図２（ｃ））。Next, a method of manufacturing the semiconductor device 1 will be described in detail with reference to FIGS. 2 and 3 are diagrams showing each manufacturing process of the semiconductor device 1.
In FIG. 2A, first, the p-type clad layer 3, the active layer 4, and the n-type clad layer 5a are sequentially formed on the upper surface of the p-type semiconductor substrate 2. Next, the SiO 2 film 9 is formed on the upper surface of the n-type cladding layer 5a. After that, a photoresist is applied on the upper surface of the SiO 2 film 9, and a stripe-shaped resist 10 is formed by using photolithography (FIG. 2).
(B)). Further, using the resist 10 as a mask, Si
After dry etching the O 2 film 9, the resist 10 is removed (FIG. 2C).
【００４１】つづいて、ストライプ形状となったＳｉＯ
2膜９をマスクとして、ｎ型クラッド層５ａ、活性層４
およびｐ型クラッド層３の途中までをエッチングし、メ
サストライプ１２を形成する。このとき、エッチング
は、プラズマガスＥ１を用いたプラズマエッチングであ
る。このため、メサストライプ１２の形状は、ＳｉＯ2
膜９の幅を忠実に再現し、その側面はほぼ垂直となる。
一方で、メサストライプ１２の側面において、その表層
部に被損傷領域１１が形成される（図３（ａ））。Next, stripe-shaped SiO
2 Using the film 9 as a mask, the n-type clad layer 5a and the active layer 4
Then, the p-type cladding layer 3 is partially etched to form the mesa stripe 12. At this time, the etching is plasma etching using the plasma gas E1. Therefore, the shape of the mesa stripe 12 is SiO 2
The width of the film 9 is faithfully reproduced, and its side surface is almost vertical.
On the other hand, on the side surface of the mesa stripe 12, the damaged region 11 is formed in the surface layer portion thereof (FIG. 3A).
【００４２】つぎに、ストライプ形状のＳｉＯ2膜９を
マスクとして、メサストライプ１２をエッチングする。
このとき、エッチングは、エッチング溶液Ｅ２を用いた
ウェットエッチングである。このウェットエッチングに
よって、メサストライプ１２の側面を、その表面から
０．３２μｍの深さまで除去する。ここで、ウェットエ
ッチングを用いたエッチングでは、エッチング表面に被
損傷領域は形成されないので、このウェットエッチング
によって、被損傷領域１１は全て除去される。また、Ｓ
ｉＯ2膜９は、ウェットエッチングの影響をうけないの
で、ＳｉＯ2膜９の幅はエッチングの前後で一定であ
る。したがって、ＳｉＯ2膜９の両端は、メサストライ
プ１２の側面から突出し、突出部９ａを形成する（図３
（ｂ））。つぎに、メサストライプ１２の側面およびｐ
型クラッド層３の上面に、ｐ型分離層６、ｎ型ブロック
層７およびｐ型ブロック層８を順次埋め込み成長させる
（図３（ｃ））。これによって半導体装置１を得ること
ができる。Next, the mesa stripe 12 is etched using the stripe-shaped SiO 2 film 9 as a mask.
At this time, the etching is wet etching using the etching solution E2. By this wet etching, the side surface of the mesa stripe 12 is removed to a depth of 0.32 μm from the surface. Here, in the etching using wet etching, the damaged region is not formed on the etching surface, so that the damaged region 11 is entirely removed by this wet etching. Also, S
Since the iO 2 film 9 is not affected by wet etching, the width of the SiO 2 film 9 is constant before and after etching. Therefore, both ends of the SiO 2 film 9 project from the side surfaces of the mesa stripe 12 to form the projecting portions 9a (see FIG. 3).
(B)). Next, the side surface of the mesa stripe 12 and p
A p-type separation layer 6, an n-type block layer 7, and a p-type block layer 8 are sequentially embedded and grown on the upper surface of the mold cladding layer 3 (FIG. 3C). Thereby, the semiconductor device 1 can be obtained.
【００４３】さらに、この半導体装置１のＳｉＯ2膜９
を除去し、コンタクト層および電極を形成することで、
半導体レーザ装置を得ることができる。図４は、半導体
装置１を用いた半導体レーザ装置１３ａの縦断面図であ
る。半導体レーザ装置１３ａは、半導体装置１のＳｉＯ
2膜９を除去し、ｎ型クラッド層５ａおよびｐ型ブロッ
ク層８の上面に、ｎ型クラッド層５ｂ、ｎ型コンタクト
層１４およびｎ側電極１５を形成する。さらに、ｐ型半
導体基板２の下面にｐ側電極１６を成膜することで、半
導体レーザ装置１３ａを得ることができる。Further, the SiO 2 film 9 of the semiconductor device 1
By removing the contact layer and the electrode,
A semiconductor laser device can be obtained. FIG. 4 is a vertical sectional view of a semiconductor laser device 13a using the semiconductor device 1. The semiconductor laser device 13 a is made of SiO of the semiconductor device 1.
2 The film 9 is removed, and the n-type cladding layer 5b, the n-type contact layer 14 and the n-side electrode 15 are formed on the upper surfaces of the n-type cladding layer 5a and the p-type block layer 8. Further, by forming the p-side electrode 16 on the lower surface of the p-type semiconductor substrate 2, the semiconductor laser device 13a can be obtained.
【００４４】この半導体レーザ装置１３ａは、電流を注
入されることでレーザ発振する。ここで、ｐ型クラッド
層３、活性層４およびｎ型クラッド層５ａは、ドライエ
ッチングによって高精度に加工された後、ウェットエッ
チングによって被損傷領域１１を除去している。そのた
め、半導体レーザ装置１３ａの電流特性は、被損傷領域
１１が存在する場合に比して良好となる。たとえば、被
損傷領域１１が存在する場合、レーザ発振の電流閾値は
１４．５ｍＡであるのに対し、半導体レーザ装置１３ａ
におけるレーザ発振の電流閾値は１０．４ｍＡとなる。The semiconductor laser device 13a oscillates a laser when a current is injected. Here, the p-type cladding layer 3, the active layer 4, and the n-type cladding layer 5a are processed with high precision by dry etching, and then the damaged region 11 is removed by wet etching. Therefore, the current characteristics of the semiconductor laser device 13a are better than when the damaged region 11 exists. For example, when the damaged region 11 exists, the laser oscillation current threshold value is 14.5 mA, while the semiconductor laser device 13a.
The current threshold value of laser oscillation is 10.4 mA.
【００４５】また、半導体レーザ装置を形成する場合、
ＳｉＯ2膜９の高さに比して高い高さまでｐ型ブロック
層を形成し、ＳｉＯ2膜９を除去した後にｎ型クラッド
層を形成するようにしてもよい。図５は、ＳｉＯ2膜９
の上面の高さまでｐ型ブロック層を形成した場合におけ
る半導体レーザ装置１３ｂの断面構造を示す縦断面図で
ある。半導体レーザ装置１３ｂは、ＳｉＯ2膜９の上面
の高さまでｐ型ブロック層８ｂを形成しているので、Ｓ
ｉＯ2膜９を除去した後のメサストライプ１２上面に間
隙５ｄが形成される。間隙５ｄは、ｎ型クラッド層５ｃ
によって埋められ、ｎ型クラッド層５ｃは、メサストラ
イプ１２の上面でストライプ形状を有することとなる。
ｎ型クラッド層５ｃのストライプ形状のストライプ幅
は、ＳｉＯ 2膜９の幅によって決定されるので、ｎ型ク
ラッド層５ｃのストライプ形状はメサストライプ１２の
幅に比して大きく、ｎ型クラッド層５ｃのストライプ形
状は、メサストライプ１２の側面から突出し、突出部５
ｅを形成する。When forming a semiconductor laser device,
SiO2P-type block up to a height higher than that of the membrane 9
Forming a layer, SiO2N-type clad after removing the film 9
You may make it form a layer. Figure 5 shows SiO2Membrane 9
Only when the p-type block layer is formed up to the height of the upper surface of
FIG. 3 is a vertical sectional view showing a sectional structure of a semiconductor laser device 13b
is there. The semiconductor laser device 13b is made of SiO.2Upper surface of membrane 9
Since the p-type block layer 8b is formed up to the height of
iO2On the upper surface of the mesa stripe 12 after removing the film 9
A gap 5d is formed. The gap 5d is the n-type clad layer 5c.
The n-type clad layer 5c is filled with
The upper surface of the ip 12 has a stripe shape.
Stripe width of the stripe shape of the n-type cladding layer 5c
Is SiO 2Since it is determined by the width of the membrane 9, the n-type
The stripe shape of the rud layer 5c is that of the mesa stripe 12.
Larger than the width, stripe-shaped n-type cladding layer 5c
The shape protrudes from the side surface of the mesa stripe 12, and the protruding portion 5
e is formed.
【００４６】つぎに、図６を参照して、半導体レーザ装
置１３ｂの製造方法について説明する。メサストライプ
１２の側面をウェットエッチングするまでは、半導体装
置１と同様に製造する。その後、メサストライプ１２の
側面およびｐ型クラッド層３の上面に、ｐ型分離層６、
ｎ型ブロック層７およびｐ型ブロック層８ｂを順次埋め
込み成長させる。ここで、ｐ型ブロック層８ｂは、その
高さがＳｉＯ2膜９の上面に比して高くなるようにする
（図６（ａ））。さらに、ＳｉＯ2膜９を除去し、ｎ型
クラッド層５ａおよびｐ型ブロック層８の上面に、ｎ型
クラッド層５ｃを形成する（図６（ｂ））。つぎに、ｎ
型クラッド層５ｃの上面にｎ型コンタクト層１４および
ｎ側電極１５を形成し、ｐ型半導体基板２の下面にｐ側
電極１６を成膜することで、半導体レーザ装置１３ｂを
得ることができる。Next, a method of manufacturing the semiconductor laser device 13b will be described with reference to FIG. Until the side surface of the mesa stripe 12 is wet-etched, it is manufactured in the same manner as the semiconductor device 1. Then, on the side surface of the mesa stripe 12 and the upper surface of the p-type cladding layer 3, the p-type separation layer 6 and
The n-type block layer 7 and the p-type block layer 8b are sequentially buried and grown. Here, the height of the p-type block layer 8b is made higher than that of the upper surface of the SiO 2 film 9 (FIG. 6A). Further, the SiO 2 film 9 is removed, and the n-type cladding layer 5c is formed on the upper surfaces of the n-type cladding layer 5a and the p-type block layer 8 (FIG. 6B). Next, n
The semiconductor laser device 13b can be obtained by forming the n-type contact layer 14 and the n-side electrode 15 on the upper surface of the type clad layer 5c and forming the p-side electrode 16 on the lower surface of the p-type semiconductor substrate 2.
【００４７】つぎに、図７および図８を参照して突出部
９ａ，５ｅと、メサストライプ１２側面の成膜との関係
について説明する。メサストライプ１２の側面をウェッ
トエッチングする場合、メサストライプ１２上面のＳｉ
Ｏ2膜９は、ウェットエッチングの影響を受けずに突出
部９ａを形成するが、この突出部９ａは、メサストライ
プ１２の両側に対する成膜に影響する。突出部９ａが小
さい場合、ｐ型分離層６とｐ型ブロック層８とは、メサ
ストライプ１２の側面で接し、ｎ型ブロック層７とメサ
ストライプ１２とを分離する。Next, the relationship between the protrusions 9a and 5e and the film formation on the side surface of the mesa stripe 12 will be described with reference to FIGS. When the side surface of the mesa stripe 12 is wet-etched, Si on the upper surface of the mesa stripe 12
The O 2 film 9 forms the protrusions 9a without being affected by the wet etching, but the protrusions 9a affect the film formation on both sides of the mesa stripe 12. When the protrusion 9a is small, the p-type separation layer 6 and the p-type block layer 8 are in contact with each other on the side surface of the mesa stripe 12 to separate the n-type block layer 7 and the mesa stripe 12.
【００４８】しかしながら、突出部９ａが大きい場合、
ｐ型分離層６とｐ型ブロック層８とは、メサストライプ
１２の側面で分離し、ｎ型ブロック層７はメサストライ
プ１２と接触する。図７は、ＳｉＯ2膜の突出部が大き
い場合の半導体装置の縦断面図である。この半導体装置
は、ｐ型半導体基板２の上面にｐ型クラッド層３、活性
層４、ｎ型クラッド層５ａおよびＳｉＯ2膜１７を順次
形成し、ドライエッチングを用いてメサストライプを形
成した後、ウェットエッチングでメサストライプの側面
を除去している。その後、メサストライプの両側にｐ型
分離層１８、ｎ型ブロック層１９およびｐ型ブロック層
２０を順次成膜し、メサストライプを埋め込んでいる。However, when the protrusion 9a is large,
The p-type isolation layer 6 and the p-type block layer 8 are separated by the side surface of the mesa stripe 12, and the n-type block layer 7 is in contact with the mesa stripe 12. FIG. 7 is a vertical cross-sectional view of a semiconductor device when the protrusion of the SiO 2 film is large. In this semiconductor device, a p-type clad layer 3, an active layer 4, an n-type clad layer 5a and a SiO 2 film 17 are sequentially formed on the upper surface of a p-type semiconductor substrate 2, and a mesa stripe is formed by dry etching. The side surface of the mesa stripe is removed by wet etching. After that, the p-type separation layer 18, the n-type block layer 19, and the p-type block layer 20 are sequentially formed on both sides of the mesa stripe to fill the mesa stripe.
【００４９】この半導体装置では、突出部１７ａが大き
いため、ｐ型分離層１８とｐ型ブロック層２０とはメサ
ストライプ側面で分離し、ｎ型ブロック層１９は、リー
ク経路１９ａを形成する。この半導体装置のＳｉＯ2膜
１７を除去し、ｎ型クラッド層、ｎ型コンタクト層およ
び電極を成膜して半導体レーザ装置を形成した場合、リ
ーク経路１９ａを介してｎ型ブロック層１９からｎ型ク
ラッド層に電流が流れるリーク経路が形成される。この
リーク経路は、半導体レーザ装置の電流閾値の増大や電
流効率の低下の原因となる。In this semiconductor device, since the protrusion 17a is large, the p-type isolation layer 18 and the p-type block layer 20 are separated by the side surface of the mesa stripe, and the n-type block layer 19 forms the leak path 19a. When the SiO 2 film 17 of this semiconductor device is removed and an n-type cladding layer, an n-type contact layer and an electrode are formed to form a semiconductor laser device, the n-type block layer 19 is removed from the n-type block layer 19 via the leak path 19a. A leak path through which a current flows is formed in the clad layer. This leakage path causes an increase in the current threshold of the semiconductor laser device and a decrease in current efficiency.
【００５０】このリーク経路１９ａの幅は、突出部１７
ａの突出量に依存する。図８は、リーク経路１９ａの幅
と突出部１７ａとの相関関係を説明する図である。突出
部１７ａの突出量が大きい場合、例えば突出量が約０．
３３μｍの場合、リーク経路１９ａの幅は約０．１２μ
ｍとなる。また、突出量が約０．４２μｍの場合、リー
ク経路１９ａの幅は約０．１２μｍとなる。一方、突出
部１７ａの突出量が小さい場合、例えば突出部１７ａの
突出量が０μｍや約０．１４μｍの場合、リーク経路１
９ａの経路幅は０μｍとなり、リーク経路１９ａは形成
されない。したがって、リーク経路１９ａの形成を抑制
するために、突出部１７ａの突出量は０．３３μｍ未満
であることが望ましい。すなわち、メサストライプ側面
のウェットエッチングは、メサストライプ側面の表面か
ら０．３３μｍ未満で行うことが求められる。The width of the leak path 19a is determined by the protrusion 17
It depends on the protrusion amount of a. FIG. 8 is a diagram illustrating the correlation between the width of the leak path 19a and the protrusion 17a. When the protrusion amount of the protrusion 17a is large, for example, the protrusion amount is about 0.
In the case of 33 μm, the width of the leak path 19a is about 0.12 μm.
m. When the protrusion amount is about 0.42 μm, the width of the leak path 19a is about 0.12 μm. On the other hand, when the protrusion amount of the protrusion 17a is small, for example, when the protrusion amount of the protrusion 17a is 0 μm or about 0.14 μm, the leak path 1
The path width of 9a is 0 μm, and the leak path 19a is not formed. Therefore, in order to suppress the formation of the leak path 19a, the protrusion amount of the protrusion 17a is preferably less than 0.33 μm. That is, the wet etching of the side surface of the mesa stripe is required to be performed less than 0.33 μm from the surface of the side surface of the mesa stripe.
【００５１】以上説明したように、この実施の形態に示
した半導体装置１は、ｐ型半導体基板２の上面にｐ型ク
ラッド層３、活性層４、ｎ型クラッド層５ａ、ＳｉＯ2
膜９を順次成膜し、ＳｉＯ2膜９をマスクとしてドライ
エッチングすることでメサストライプ１２を形成し、さ
らにメサストライプ１２側面の表層部をウェットエッチ
ングによって除去している。このため、ドライエッチン
グによってメサストライプ１２側面の表層部に生じる被
損傷領域をウェットエッチングによって除去し、半導体
装置１の電流特性を向上することができる。たとえば、
この半導体装置１を半導体レーザ装置として用いた場合
には、半導体レーザ装置のレーザ発振閾値を低くするこ
とができる。As described above, in the semiconductor device 1 shown in this embodiment, the p-type clad layer 3, the active layer 4, the n-type clad layer 5a, and the SiO 2 are formed on the upper surface of the p-type semiconductor substrate 2.
The films 9 are sequentially formed and dry-etched using the SiO 2 film 9 as a mask to form the mesa stripes 12, and the surface layer portion on the side surface of the mesa stripes 12 is removed by wet etching. Therefore, the damaged region generated in the surface layer portion on the side surface of the mesa stripe 12 by dry etching can be removed by wet etching, and the current characteristics of the semiconductor device 1 can be improved. For example,
When this semiconductor device 1 is used as a semiconductor laser device, the laser oscillation threshold of the semiconductor laser device can be lowered.
【００５２】また、ウェットエッチングによってメサス
トライプ１２側面の表層部を除去する場合、ＳｉＯ2膜
９の両端がメサストライプ１２の側面から突出し、突出
部９ａを形成するが、この突出部９ａの突出量を０．３
３μｍ未満としている。このため、メサストライプ１２
の両側に成膜を行う場合、突出部９ａの成膜に対する影
響を抑えることができる。たとえば、この半導体装置１
を半導体レーザ装置として用い、メサストライプ１２の
両側にｐｎｐブロック層を形成する場合、突出部９ａの
突出量が大きいと、ｐｎｐブロック層内部のｎ型ブロッ
ク層とメサストライプ１２とが接触し、リーク経路を形
成するが、突出部９ａの突出量を０．３３μｍ未満とす
ることで、ｎブロック層とメサストライプ１２とを分離
し、リーク経路の形成を抑制することができる。When the surface layer portion on the side surface of the mesa stripe 12 is removed by wet etching, both ends of the SiO 2 film 9 project from the side surface of the mesa stripe 12 to form a protruding portion 9a. 0.3
It is less than 3 μm. Therefore, the mesa stripe 12
When the film formation is performed on both sides of, the influence of the protrusion 9a on the film formation can be suppressed. For example, this semiconductor device 1
When a pnp block layer is formed on both sides of the mesa stripe 12 by using a semiconductor laser device, if the protrusion amount of the protrusion 9a is large, the n-type block layer inside the pnp block layer and the mesa stripe 12 come into contact with each other, and a leak occurs. Although the path is formed, by setting the protruding amount of the protruding portion 9a to be less than 0.33 μm, the n block layer and the mesa stripe 12 can be separated, and the formation of the leak path can be suppressed.
【００５３】なお、この実施の形態では、半導体レーザ
装置に用いる半導体装置について説明したが、本発明
は、半導体基板上に成膜した半導体層をエッチング加工
して形成する半導体装置に広く用いることができ、ドラ
イエッチングを用いて加工した後にウェットエッチング
で被損傷領域を除去することで、高精度かつ電流特性の
優れた半導体装置を得ることができる。また、ウェット
エッチングを、ドライエッチングの加工面から０．３３
μｍ未満の深さで行うことで、ドライエッチングの加工
面近傍の成膜に対する影響を抑制することができる点に
ついても同様である。Although the semiconductor device used for the semiconductor laser device has been described in this embodiment, the present invention can be widely used for the semiconductor device formed by etching the semiconductor layer formed on the semiconductor substrate. It is possible to obtain a semiconductor device with high accuracy and excellent current characteristics by removing the damaged region by wet etching after processing by dry etching. In addition, wet etching is performed from the processed surface of dry etching by 0.33.
The same applies to the fact that the effect of dry etching on the film formation in the vicinity of the processed surface can be suppressed by performing the etching at a depth of less than μm.
【００５４】また、この実施の形態で示した半導体装置
および半導体装置の製造方法は、半導体ウェハ上に複数
の半導体装置を同時に形成する場合においても適用する
ことができる。半導体ウェハ上に半導体装置を複数同時
に形成することで、高精度かつ電流特性に優れた半導体
装置を低コストで大量生産することが可能となる。Further, the semiconductor device and the method of manufacturing the semiconductor device shown in this embodiment can be applied to the case where a plurality of semiconductor devices are simultaneously formed on a semiconductor wafer. By simultaneously forming a plurality of semiconductor devices on a semiconductor wafer, it becomes possible to mass-produce semiconductor devices with high accuracy and excellent current characteristics at low cost.
【００５５】[0055]
【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体装置の製造方法は、半導体基板上に形成
した半導体多層膜を、誘電体マスクをもとにメサ形状に
エッチング加工し、さらにメサ形状側面の表層部を除去
することで、メサ形状側面の表層部に生じる被損傷領域
を除去しているので、高精度に加工可能で、かつ電流特
性の良好な半導体装置を製造することができるという効
果を奏する。As described above, according to the first aspect of the invention, in the method of manufacturing a semiconductor device, a semiconductor multilayer film formed on a semiconductor substrate is etched into a mesa shape using a dielectric mask. In addition, by removing the surface layer on the side surface of the mesa, the damaged area that occurs on the surface of the side surface of the mesa is removed, so it is possible to manufacture a semiconductor device that can be processed with high precision and has good current characteristics. There is an effect that can be done.
【００５６】また、請求項２の発明によれば、エッチン
グ加工により形成されたメサ形状の側面は、誘電体マス
クの端部から０．３３μｍ未満の範囲で除去され、誘電
体マスクがメサ形状に対して突出する突出量は、０．３
３μｍ未満となるので、メサ形状の両側に対する成膜時
における誘電体マスクの突出部の影響を抑制することが
できるという効果を奏する。According to the second aspect of the present invention, the side surface of the mesa shape formed by the etching process is removed within a range of less than 0.33 μm from the end portion of the dielectric mask, and the dielectric mask becomes a mesa shape. The protrusion amount for the protrusion is 0.3
Since the thickness is less than 3 μm, it is possible to suppress the influence of the protrusions of the dielectric mask during film formation on both sides of the mesa shape.
【００５７】また、請求項３の発明によれば、エッチン
グ加工によって形成したメサ形状の側面の表層部を、ウ
ェットエッチングによって除去することで、メサ形状側
面の表層部に生じる被損傷領域を除去しているので、メ
サ形状側面を損傷することなくエッチングし、半導体装
置の電流特性を向上させるという効果を奏する。According to the third aspect of the present invention, the surface layer portion on the side surface of the mesa shape formed by the etching process is removed by wet etching to remove the damaged region generated on the surface layer portion on the side surface of the mesa shape. Therefore, there is an effect that etching is performed without damaging the mesa-shaped side surface to improve the current characteristics of the semiconductor device.
【００５８】また、請求項４の発明によれば、半導体装
置の製造方法は、ｐ型クラッド層、活性層およびｎ型ク
ラッド層を順次形成した半導体多層膜を、誘電体マスク
をもとにメサ形状にエッチング加工し、さらにメサ形状
側面の表層部を除去することで、メサ形状側面の表層部
に生じる被損傷領域を除去しているので、レーザ装置と
して機能する半導体装置において、レーザ発振閾値を低
下させることができるという効果を奏する。According to a fourth aspect of the present invention, in a method for manufacturing a semiconductor device, a semiconductor multilayer film in which a p-type cladding layer, an active layer and an n-type cladding layer are sequentially formed is used as a mesa based on a dielectric mask. By etching into a shape and further removing the surface layer portion on the side surface of the mesa shape, the damaged region generated on the surface layer portion on the side surface of the mesa shape is removed. The effect that it can be lowered is exhibited.
【００５９】また、請求項５の発明によれば、半導体装
置の製造方法は、ｐ型クラッド層、活性層およびｎ型ク
ラッド層を順次形成した半導体多層膜を、誘電体マスク
をもとにメサ形状にエッチング加工し、さらにメサ形状
側面の表層部を除去し、メサ形状の両側にｐ型半導体層
およびｎ型半導体層からなる電流ブロック層を形成する
ので、レーザ装置として機能する半導体装置において、
ｐ型クラッド層、活性層およびｎ型クラッド層をｐｎｐ
ブロック層で埋め込み、半導体装置のレーザ発振閾値を
下げ、かつ電流−光効率を向上させることができるとい
う効果を奏する。According to a fifth aspect of the present invention, in a method of manufacturing a semiconductor device, a semiconductor multilayer film in which a p-type cladding layer, an active layer and an n-type cladding layer are sequentially formed is used as a mesa based on a dielectric mask. By etching into a shape, further removing the surface layer portion on the side surface of the mesa shape, and forming a current block layer composed of a p-type semiconductor layer and an n-type semiconductor layer on both sides of the mesa shape, a semiconductor device that functions as a laser device,
pnp p-type clad layer, active layer and n-type clad layer
By embedding with a block layer, the laser oscillation threshold of the semiconductor device can be lowered and the current-light efficiency can be improved.
【００６０】また、請求項６の発明によれば、半導体装
置の製造方法は、誘電体マスクの下面の高さに比して高
く電流ブロック層を形成し、誘電体マスクを除去した後
に、誘電体マスクの除去によって形成される間隙にｎ型
の上面クラッド層を埋め込むようにしているので、レー
ザ発振閾値が低く、かつ電流−光効率が良好な半導体レ
ーザ装置を簡易に製造することができるという効果を奏
する。According to the sixth aspect of the invention, in the method of manufacturing a semiconductor device, the current block layer is formed to have a height higher than the height of the lower surface of the dielectric mask, and the dielectric mask is removed. Since the n-type upper cladding layer is embedded in the gap formed by removing the body mask, it is possible to easily manufacture a semiconductor laser device having a low laser oscillation threshold and good current-light efficiency. Produce an effect.
【００６１】また、請求項７の発明によれば、半導体装
置は、請求項１〜６に記載の半導体装置の製造方法を用
いて製造されるので、高精度に加工可能で、電流特性の
良好な半導体装置を得ることができるという効果を奏す
る。Further, according to the invention of claim 7, since the semiconductor device is manufactured by using the method of manufacturing a semiconductor device according to claims 1 to 6, the semiconductor device can be processed with high precision and has good current characteristics. The effect of being able to obtain various semiconductor devices is obtained.
【００６２】また、請求項８の発明によれば、半導体ウ
ェハは、請求項１〜６に記載の半導体装置の製造方法を
用いて製造されるので、高精度に加工可能で、電流特性
の良好な半導体装置を低コストで得ることができるとい
う効果を奏する。Further, according to the invention of claim 8, since the semiconductor wafer is manufactured by using the method of manufacturing a semiconductor device according to claims 1 to 6, it can be processed with high precision and has good current characteristics. It is possible to obtain various semiconductor devices at low cost.
【００６３】また、請求項９の発明によれば、半導体装
置は、第１クラッド層と活性層と第２クラッド層とを順
次積層したメサストライプの上面に、第２クラッド層に
比して広いストライプ幅を有するストライプ形状の第３
クラッド層を備え、ストライプ形状の第３クラッド層の
側面が、メサストライプから突出するようにしているの
で、高精度に加工可能で、かつ電流特性の良好な半導体
装置を得ることができるという効果を奏する。According to the ninth aspect of the invention, in the semiconductor device, the mesa stripe in which the first clad layer, the active layer and the second clad layer are sequentially laminated is wider than the second clad layer on the upper surface of the mesa stripe. Stripe-shaped third with stripe width
Since the clad layer is provided and the side surface of the stripe-shaped third clad layer projects from the mesa stripe, it is possible to obtain a semiconductor device that can be processed with high precision and that has good current characteristics. Play.
【００６４】また、請求項１０の発明によれば、半導体
装置は、第３クラッド層のストライプ形状の側面が、メ
サストライプの側面に対して突出する突出量が、０．３
３μｍ未満となるようにしているので、メサストライプ
の両側に対する成膜時における誘電体マスクの突出部の
影響を抑制することができるという効果を奏する。According to the tenth aspect of the invention, in the semiconductor device, the stripe-shaped side surface of the third cladding layer has a protrusion amount of 0.3 with respect to the side surface of the mesa stripe.
Since the thickness is less than 3 μm, it is possible to suppress the influence of the protruding portion of the dielectric mask during film formation on both sides of the mesa stripe.
【図１】この発明の実施の形態である半導体装置の縦断
面図である。FIG. 1 is a vertical sectional view of a semiconductor device according to an embodiment of the present invention.
【図２】図１に示した半導体装置の製造工程を示す図で
ある（その１）。FIG. 2 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 1 (No. 1).
【図３】図１に示した半導体装置の製造工程を示す図で
ある（その２）。FIG. 3 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 1 (No. 2).
【図４】図１に示した半導体装置を用いた半導体レーザ
装置の縦断面図である。4 is a vertical cross-sectional view of a semiconductor laser device using the semiconductor device shown in FIG.
【図５】ＳｉＯ2膜の上面の高さまでｐ型ブロック層を
形成した場合における半導体レーザ装置の断面構造を示
す縦断面図である。FIG. 5 is a vertical cross-sectional view showing a cross-sectional structure of a semiconductor laser device when a p-type block layer is formed up to the height of the upper surface of a SiO 2 film.
【図６】図５に示した半導体レーザ装置の製造工程を示
す図である。FIG. 6 is a diagram showing a manufacturing process of the semiconductor laser device shown in FIG. 5;
【図７】ＳｉＯ2膜の突出部が大きい場合の半導体装置
の縦断面図である。FIG. 7 is a vertical cross-sectional view of a semiconductor device when the protrusion of the SiO 2 film is large.
【図８】リーク経路の幅と突出部との相関関係を説明す
る図である。FIG. 8 is a diagram illustrating a correlation between a width of a leak path and a protrusion.
【図９】従来の半導体レーザ装置の構造を示す縦断面図
である。FIG. 9 is a vertical cross-sectional view showing the structure of a conventional semiconductor laser device.
【図１０】図９に示した従来の半導体レーザ装置の製造
工程を示す図である（その１）。FIG. 10 is a diagram showing a manufacturing process of the conventional semiconductor laser device shown in FIG. 9 (No. 1).
【図１１】図９に示した従来の半導体レーザ装置の製造
工程を示す図である（その２）。FIG. 11 is a diagram showing the manufacturing process of the conventional semiconductor laser device shown in FIG. 9 (No. 2).
【図１２】ウェットエッチングでメサストライプを形成
した場合の、従来の半導体レーザ装置の構造を示す縦断
面図である。FIG. 12 is a vertical sectional view showing a structure of a conventional semiconductor laser device when a mesa stripe is formed by wet etching.
【図１３】図１２に示した従来の半導体レーザ装置にお
けるメサストライプの形成から電極の形成までの各製造
工程を示す図である。13 is a diagram showing each manufacturing process from the formation of the mesa stripe to the formation of the electrode in the conventional semiconductor laser device shown in FIG.
１ 半導体装置 ２ ｐ型半導体基板 ３ ｐ型クラッド層 ４ 活性層 ５ａ，５ｂ，５ｃ ｎ型クラッド層 ５ｄ 間隙 ６，１８ ｐ型分離層 ８，２０ ｐ型ブロック層 ７，１９ ｎ型ブロック層 ９，１７ ＳｉＯ2膜 ９ａ，５ｅ，１７ａ 突出部 １０ レジスト １１ 被損傷領域 １２ メサストライプ １３ａ，１３ｂ 半導体レーザ装置 １４ ｎ型コンタクト層 １５ ｎ側電極 １６ ｐ側電極 １９ａ リーク経路 Ｅ１ プラズマガス Ｅ２ エッチング溶液1 semiconductor device 2 p-type semiconductor substrate 3 p-type clad layer 4 active layers 5a, 5b, 5c n-type clad layer 5d gap 6,18 p-type separation layer 8, 20 p-type block layer 7, 19 n-type block layer 9, 17 SiO 2 Films 9a, 5e, 17a Projection 10 Resist 11 Damaged Area 12 Mesa Stripes 13a, 13b Semiconductor Laser Device 14 n-Type Contact Layer 15 n-side Electrode 16 p-side Electrode 19a Leakage Path E1 Plasma Gas E2 Etching Solution
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本川 幸翁 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 黒部 立郎 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 5F073 AA22 DA22 DA24 DA35 EA23 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Kouki Honkawa 2-6-1, Marunouchi, Chiyoda-ku, Tokyo Kawa Electric Industry Co., Ltd. (72) Inventor Tetsuro Kurobe 2-6-1, Marunouchi, Chiyoda-ku, Tokyo Kawa Electric Industry Co., Ltd. F-term (reference) 5F073 AA22 DA22 DA24 DA35 EA23
Claims (10)
し、該半導体多層膜上にさらに誘電体マスクを形成する
多層膜形成工程と、 前記誘電体マスクをもとに前記半導体多層膜をメサ形状
にドライエッチング加工するメサ形成工程と、 前記誘電体マスクをもとに、前記メサ形状の側面の表層
部を除去する側面加工工程と、 を含むことを特徴とする半導体装置の製造方法。1. A multilayer film forming step of forming a semiconductor multilayer film on a semiconductor substrate and further forming a dielectric mask on the semiconductor multilayer film; and a step of forming the semiconductor multilayer film based on the dielectric mask. A method of manufacturing a semiconductor device, comprising: a mesa forming step of dry etching into a shape; and a side surface processing step of removing a surface layer portion of a side surface of the mesa shape based on the dielectric mask.
することで、前記誘電体マスクが前記メサ形状に対して
突出する突出量は、０．３３μｍ未満であることを特徴
とする請求項１に記載の半導体装置の製造方法。2. The protrusion amount by which the dielectric mask protrudes with respect to the mesa shape by removing the surface layer portion in the side surface processing step is less than 0.33 μm. A method for manufacturing a semiconductor device as described above.
グを用いて前記メサ形状の側面の表層部を除去すること
を特徴とする請求項１または２に記載の半導体装置の製
造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein in the side surface processing step, a surface layer portion on the side surface of the mesa shape is removed by using wet etching.
層を挟むｐ型クラッド層およびｎ型クラッド層であっ
て、前記メサ形成工程によってメサ形状に形成されるこ
とを特徴とする請求項１〜３のいずれか一つに記載の半
導体装置の製造方法。4. The semiconductor multilayer film is an active layer and a p-type clad layer and an n-type clad layer sandwiching the active layer, and is formed in a mesa shape by the mesa forming step. Item 4. A method of manufacturing a semiconductor device according to any one of items 1 to 3.
よびｎ型半導体層の埋め込み成長を行って電流ブロック
層を形成するブロック層形成工程をさらに含むことを特
徴とする請求項４に記載の半導体装置の製造方法。5. The method according to claim 4, further comprising a block layer forming step of forming a current blocking layer by performing buried growth of a p-type semiconductor layer and an n-type semiconductor layer on both sides of the mesa shape. Of manufacturing a semiconductor device of.
前記誘電体マスクの下面の高さに比して高い高さまで前
記電流ブロック層を形成し、 前記誘電体マスクを除去する誘電体マスク除去工程と、 前記誘電体マスク除去工程によって形成される間隙にｎ
型の上面クラッド層を埋め込む上面クラッド層形成工程
と、 をさらに含むことを特徴とする請求項５に記載の半導体
装置の製造方法。6. The dielectric mask removing step of forming the current block layer at least to a height higher than the height of the lower surface of the dielectric mask, and removing the dielectric mask in the block layer forming step. , N in the gap formed by the dielectric mask removing step.
The method for manufacturing a semiconductor device according to claim 5, further comprising: a step of forming an upper clad layer that fills the upper clad layer of the mold.
用いて製造したことを特徴とする半導体装置。7. A semiconductor device manufactured by using the method for manufacturing a semiconductor device according to claim 1.
用いて製造したことを特徴とする半導体ウェハ。8. A semiconductor wafer manufactured by using the method for manufacturing a semiconductor device according to claim 1.
層とを順次積層したメサストライプと、 前記第２クラッド層の上面に形成されたストライプ形状
の第３クラッド層と、 を備え、 前記第３クラッド層は、前記第２クラッド層に比して広
いストライプ幅を有し、 前記第３クラッド層のストライプ形状の側面は、前記メ
サストライプの側面から突出することを特徴とする半導
体装置。9. A mesa stripe in which a first clad layer, an active layer, and a second clad layer are sequentially laminated, and a stripe-shaped third clad layer formed on an upper surface of the second clad layer, The third clad layer has a stripe width wider than that of the second clad layer, and a stripe-shaped side surface of the third clad layer projects from a side surface of the mesa stripe.
の側面が前記メサストライプの側面から突出する突出量
は、０．３３μｍ未満であることを特徴とする請求項９
に記載の半導体装置。10. The protrusion amount by which the stripe-shaped side surface of the third cladding layer protrudes from the side surface of the mesa stripe is less than 0.33 μm.
The semiconductor device according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287670A JP2003101146A (en) | 2001-09-20 | 2001-09-20 | Semiconductor device, manufacturing method therefor and semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287670A JP2003101146A (en) | 2001-09-20 | 2001-09-20 | Semiconductor device, manufacturing method therefor and semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101146A true JP2003101146A (en) | 2003-04-04 |
Family
ID=19110441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287670A Pending JP2003101146A (en) | 2001-09-20 | 2001-09-20 | Semiconductor device, manufacturing method therefor and semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101146A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005468A (en) * | 2003-06-11 | 2005-01-06 | Sumitomo Electric Ind Ltd | Semiconductor laser and manufacturing method therefor |
| JP2006148065A (en) * | 2004-11-18 | 2006-06-08 | Samsung Electro Mech Co Ltd | Semiconductor laser and manufacturing method therefor |
| US8993383B2 (en) | 2012-06-08 | 2015-03-31 | Panasonic Corporation | Thin-film transistor and method for manufacturing thin-film transistor |
| JP2018101752A (en) * | 2016-12-21 | 2018-06-28 | 住友電気工業株式会社 | Semiconductor optical element and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133315A (en) * | 1990-09-25 | 1992-05-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH08213691A (en) * | 1995-01-31 | 1996-08-20 | Nec Corp | Semiconductor laser |
| JPH09153657A (en) * | 1995-11-30 | 1997-06-10 | Nec Corp | Method for manufacturing semiconductor laser |
| JPH10335756A (en) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | Manufacture of semiconductor laser |
-
2001
- 2001-09-20 JP JP2001287670A patent/JP2003101146A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133315A (en) * | 1990-09-25 | 1992-05-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH08213691A (en) * | 1995-01-31 | 1996-08-20 | Nec Corp | Semiconductor laser |
| JPH09153657A (en) * | 1995-11-30 | 1997-06-10 | Nec Corp | Method for manufacturing semiconductor laser |
| JPH10335756A (en) * | 1997-06-05 | 1998-12-18 | Mitsubishi Electric Corp | Manufacture of semiconductor laser |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005468A (en) * | 2003-06-11 | 2005-01-06 | Sumitomo Electric Ind Ltd | Semiconductor laser and manufacturing method therefor |
| JP2006148065A (en) * | 2004-11-18 | 2006-06-08 | Samsung Electro Mech Co Ltd | Semiconductor laser and manufacturing method therefor |
| US8993383B2 (en) | 2012-06-08 | 2015-03-31 | Panasonic Corporation | Thin-film transistor and method for manufacturing thin-film transistor |
| JP2018101752A (en) * | 2016-12-21 | 2018-06-28 | 住友電気工業株式会社 | Semiconductor optical element and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100818522B1 (en) | The fabrication method of laser diode | |
| JP3970578B2 (en) | Manufacturing method of semiconductor laser diode | |
| JP2003101146A (en) | Semiconductor device, manufacturing method therefor and semiconductor wafer | |
| JP4589080B2 (en) | Etching method | |
| JP2006148065A (en) | Semiconductor laser and manufacturing method therefor | |
| JP2004327981A (en) | Semiconductor laser diode utilizing self-alignment and method for manufacturing the same | |
| JP7224268B2 (en) | Manufacturing method of optical semiconductor device | |
| JPH0927656A (en) | Manufacture of ridge waveguide semiconductor laser | |
| JP2005317572A (en) | Semiconductor device and manufacturing method thereof | |
| JP2018139264A (en) | Optical semiconductor element and method for manufacturing the same | |
| JP2010067763A (en) | Semiconductor light element and method of manufacturing the same | |
| JP2823228B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP4609830B2 (en) | Manufacturing method of semiconductor device | |
| KR100920037B1 (en) | Method for forming trench of semiconductor device | |
| JP3133555B2 (en) | Semiconductor laser device | |
| JPH0740623B2 (en) | Semiconductor laser manufacturing method | |
| JP2005019954A (en) | Semiconductor laser element and its manufacturing method | |
| JPH06350188A (en) | Semiconductor laser element | |
| JPH0621565A (en) | Manufacture of semiconductor laser | |
| KR100718123B1 (en) | Method of fabricating laser diode | |
| JPH10209568A (en) | Manufacture of semiconductor optical device | |
| JPH0964467A (en) | Formation method for ridge waveguide-type semiconductor element | |
| JP2007081118A (en) | Semiconductor laser element and its manufacturing method | |
| JPH06152062A (en) | Manufacture of semiconductor laser | |
| JPH04369886A (en) | Manufacture of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080501 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20100913 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |