JP2003197929A - 受光素子キャリアおよび光受信装置 - Google Patents
受光素子キャリアおよび光受信装置Info
- Publication number
- JP2003197929A JP2003197929A JP2001397895A JP2001397895A JP2003197929A JP 2003197929 A JP2003197929 A JP 2003197929A JP 2001397895 A JP2001397895 A JP 2001397895A JP 2001397895 A JP2001397895 A JP 2001397895A JP 2003197929 A JP2003197929 A JP 2003197929A
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- chip mounting
- layer
- carrier
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4262—Details of housings characterised by the shape of the housing
- G02B6/4265—Details of housings characterised by the shape of the housing of the Butterfly or dual inline package [DIP] type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
- G02B6/4268—Cooling
- G02B6/4269—Cooling with heat sinks or radiation fins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 光ファイバの設置高さと電気出力端子の設置
高さとが異なりモジュール化した際の光受診装置の高さ
が増加してしまうという課題があった。 【解決手段】 底面と略平行な境界面を介して隣接する
Ｓ層〜Ｐ層が底面から順に積層されるとともに、Ｒ層が
Ｑ層より長く、Ｒ層表面が一部テラス状に露出するテラ
ス９と、Ａ面からＢ面までＱ層を貫通する垂直給電ＶＩ
Ａ１７Ａと、Ｃ面からＢ面までＲ層を貫通する垂直給電
ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと垂
直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａ
と、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ
１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設け
られ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テ
ラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂
直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に
延在する差動線路７Ｃとを備える。
高さとが異なりモジュール化した際の光受診装置の高さ
が増加してしまうという課題があった。 【解決手段】 底面と略平行な境界面を介して隣接する
Ｓ層〜Ｐ層が底面から順に積層されるとともに、Ｒ層が
Ｑ層より長く、Ｒ層表面が一部テラス状に露出するテラ
ス９と、Ａ面からＢ面までＱ層を貫通する垂直給電ＶＩ
Ａ１７Ａと、Ｃ面からＢ面までＲ層を貫通する垂直給電
ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと垂
直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａ
と、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ
１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設け
られ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テ
ラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂
直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に
延在する差動線路７Ｃとを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、受光素子やプリ
アンプ、高周波端子などを実装するための受光素子キャ
リアに係るものであり、またこの発明は、受光素子キャ
リアをモジュール化した光受信装置に係るものである。
アンプ、高周波端子などを実装するための受光素子キャ
リアに係るものであり、またこの発明は、受光素子キャ
リアをモジュール化した光受信装置に係るものである。
【０００２】
【従来の技術】図９は従来の受光素子キャリアの構成を
示す斜視図であり、特開２０００−５８８８１号公報に
開示されている。図９において、１０１は受光素子、１
０２はキャリア、１０３はプリアンプ、１０４はプリア
ンプ入出力パッド、１０５はプリアンプ出力パッド、１
０６はプリアンプＶｃｃパッド、１０７はプリアンプＶ
ｅｅパッド、１０８〜１１２はキャリア電極パターン、
１１５は受光素子−プリアンプ接続ボンディングワイア
である。
示す斜視図であり、特開２０００−５８８８１号公報に
開示されている。図９において、１０１は受光素子、１
０２はキャリア、１０３はプリアンプ、１０４はプリア
ンプ入出力パッド、１０５はプリアンプ出力パッド、１
０６はプリアンプＶｃｃパッド、１０７はプリアンプＶ
ｅｅパッド、１０８〜１１２はキャリア電極パターン、
１１５は受光素子−プリアンプ接続ボンディングワイア
である。
【０００３】次に動作について説明する。不図示の光フ
ァイバからの光信号は、不図示のレンズを介して受光素
子１０１へ入射し、受光素子１０１によって電気信号に
変換される。受光素子１０１で変換された電気信号は、
直方体のセラミック製のキャリア１０２に金属接着され
たプリアンプ１０３で増幅される。プリアンプ１０３で
増幅された電気信号はプリアンプ出力パッド１０５から
キャリア電極パターン１１０，１１１へと出力される。
また、プリアンプ１０３の電源は、キャリア１０２に設
けられたキャリア電極パターン１０９，１１２からプリ
アンプＶｃｃパッド１０６およびプリアンプＶｅｅパッ
ド１０７へと供給される。
ァイバからの光信号は、不図示のレンズを介して受光素
子１０１へ入射し、受光素子１０１によって電気信号に
変換される。受光素子１０１で変換された電気信号は、
直方体のセラミック製のキャリア１０２に金属接着され
たプリアンプ１０３で増幅される。プリアンプ１０３で
増幅された電気信号はプリアンプ出力パッド１０５から
キャリア電極パターン１１０，１１１へと出力される。
また、プリアンプ１０３の電源は、キャリア１０２に設
けられたキャリア電極パターン１０９，１１２からプリ
アンプＶｃｃパッド１０６およびプリアンプＶｅｅパッ
ド１０７へと供給される。
【０００４】図９の受光素子キャリアは以下の（Ａ）〜
（Ｃ）に示すような課題があった。 （Ａ） キャリア１０２をモジュール化して光受信装置
として実装した場合、不図示のレンズ、不図示の光ファ
イバを受光素子１０１の正面に設ける必要がある。とこ
ろが、光受信装置の電気出力端子は、プリアンプ出力パ
ッド１０５に接続されて直方体のキャリア１０２に這わ
せたキャリア電極パターン１１０，１１１と同一の高さ
に設ける必要がある。したがって、光ファイバの設置高
さと電気出力端子の設置高さとが異なることになり、光
受信装置の高さが増加してしまうという課題があった。
（Ｃ）に示すような課題があった。 （Ａ） キャリア１０２をモジュール化して光受信装置
として実装した場合、不図示のレンズ、不図示の光ファ
イバを受光素子１０１の正面に設ける必要がある。とこ
ろが、光受信装置の電気出力端子は、プリアンプ出力パ
ッド１０５に接続されて直方体のキャリア１０２に這わ
せたキャリア電極パターン１１０，１１１と同一の高さ
に設ける必要がある。したがって、光ファイバの設置高
さと電気出力端子の設置高さとが異なることになり、光
受信装置の高さが増加してしまうという課題があった。
【０００５】（Ｂ） 図９のような構造体を形成するに
はセラミックが一般的に用いられる。このとき、プリア
ンプ１０３の発熱が大きい場合、光受信装置の筐体へ排
熱するためにはセラミックの中でも、熱伝導率が良く高
価な窒化アルミ（ＡｌＮ）を用いるしかないため、安価
なアルミナ材を使用できずにコストが増加してしまうと
いう課題があった。
はセラミックが一般的に用いられる。このとき、プリア
ンプ１０３の発熱が大きい場合、光受信装置の筐体へ排
熱するためにはセラミックの中でも、熱伝導率が良く高
価な窒化アルミ（ＡｌＮ）を用いるしかないため、安価
なアルミナ材を使用できずにコストが増加してしまうと
いう課題があった。
【０００６】（Ｃ） 厚みを持ったプリアンプ１０３を
キャリア１０２上へ実装しているため、プリアンプ１０
３の厚みの分だけ段差が生じている。つまり、プリアン
プ出力パッド１０５とキャリア電極パターン１０８〜１
１２とが異なった高さに設けられるので、これらを接続
するワイア長が増加してプリアンプ出力パッド１０５の
反射特性が劣化してしまうという課題があった。
キャリア１０２上へ実装しているため、プリアンプ１０
３の厚みの分だけ段差が生じている。つまり、プリアン
プ出力パッド１０５とキャリア電極パターン１０８〜１
１２とが異なった高さに設けられるので、これらを接続
するワイア長が増加してプリアンプ出力パッド１０５の
反射特性が劣化してしまうという課題があった。
【０００７】
【発明が解決しようとする課題】従来の受光素子キャリ
アは以上のように構成されているので、光ファイバの設
置高さと電気出力端子の設置高さとが異なってしまい、
モジュール化した際の高さが増加してしまうという課題
があった。
アは以上のように構成されているので、光ファイバの設
置高さと電気出力端子の設置高さとが異なってしまい、
モジュール化した際の高さが増加してしまうという課題
があった。
【０００８】また、従来の受光素子キャリアは、その材
料として安価なアルミナ材を使用できないため、コスト
が増加してしまうという課題があった。
料として安価なアルミナ材を使用できないため、コスト
が増加してしまうという課題があった。
【０００９】さらに、従来の受光素子キャリアは、反射
特性が劣化してしまうという課題があった。
特性が劣化してしまうという課題があった。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、モジュール化した際の高さを抑制
することが可能な受光素子キャリアと、この受光素子キ
ャリアをモジュール化した光受信装置とを提供すること
を目的とする。
めになされたもので、モジュール化した際の高さを抑制
することが可能な受光素子キャリアと、この受光素子キ
ャリアをモジュール化した光受信装置とを提供すること
を目的とする。
【００１１】また、この発明は、安価なアルミナ材をキ
ャリアの材料として使用可能にし、コストを軽減するこ
とが可能な受光素子キャリアと、この受光素子キャリア
をモジュール化した光受信装置とを提供することを目的
とする。
ャリアの材料として使用可能にし、コストを軽減するこ
とが可能な受光素子キャリアと、この受光素子キャリア
をモジュール化した光受信装置とを提供することを目的
とする。
【００１２】さらに、この発明は、反射特性の劣化を改
善した受光素子キャリアと、この受光素子キャリアをモ
ジュール化した光受信装置とを提供することを目的とす
る。
善した受光素子キャリアと、この受光素子キャリアをモ
ジュール化した光受信装置とを提供することを目的とす
る。
【００１３】
【課題を解決するための手段】この発明に係る受光素子
キャリアは、底面と略直交するチップ実装面を有した四
角柱部分と、底面と略直交する方向へチップ実装面上に
実装された２つの入力端子とを備え、四角柱部分は、２
つの入力端子が実装された各々の位置と、２つの入力端
子の間の位置とに底面と略平行な３つの境界面を介して
積層された４つの層を有するとともに、境界面を延在す
る複数の線路と層を貫通する複数のＶＩＡとを用いて、
チップ実装面の裏面まで２つの入力端子をそれぞれ接続
して、３つの境界面のうちの真中の境界面と裏面とが交
わる位置に２つの入力端子を電気的に露出させるように
したものである。
キャリアは、底面と略直交するチップ実装面を有した四
角柱部分と、底面と略直交する方向へチップ実装面上に
実装された２つの入力端子とを備え、四角柱部分は、２
つの入力端子が実装された各々の位置と、２つの入力端
子の間の位置とに底面と略平行な３つの境界面を介して
積層された４つの層を有するとともに、境界面を延在す
る複数の線路と層を貫通する複数のＶＩＡとを用いて、
チップ実装面の裏面まで２つの入力端子をそれぞれ接続
して、３つの境界面のうちの真中の境界面と裏面とが交
わる位置に２つの入力端子を電気的に露出させるように
したものである。
【００１４】この発明に係る受光素子キャリアは、チッ
プ実装面を有した受光素子キャリアであって、このチッ
プ実装面に沿って積層された複数の層と、少なくとも、
第１の境界面と、第３の境界面と、この第１の境界面お
よび第３の境界面の間に位置する第２の境界面とを含む
複数の層における複数の境界面と、第１の境界面とチッ
プ実装面との交線上において、チップ実装面に設けられ
た第２の入力端子と、第２の境界面に設けられた第１の
出力線路および第２の出力線路と、第１の境界面および
第２の境界面の間に設けられた第１のＶＩＡと、第１の
入力端子および第２の入力端子は、それぞれ第１のＶＩ
Ａおよび第２のＶＩＡを介して、第１の出力線路および
第２の出力線路に接続されたようにしたものである。
プ実装面を有した受光素子キャリアであって、このチッ
プ実装面に沿って積層された複数の層と、少なくとも、
第１の境界面と、第３の境界面と、この第１の境界面お
よび第３の境界面の間に位置する第２の境界面とを含む
複数の層における複数の境界面と、第１の境界面とチッ
プ実装面との交線上において、チップ実装面に設けられ
た第２の入力端子と、第２の境界面に設けられた第１の
出力線路および第２の出力線路と、第１の境界面および
第２の境界面の間に設けられた第１のＶＩＡと、第１の
入力端子および第２の入力端子は、それぞれ第１のＶＩ
Ａおよび第２のＶＩＡを介して、第１の出力線路および
第２の出力線路に接続されたようにしたものである。
【００１５】この発明に係る受光素子キャリアは、チッ
プ実装面を有するキャリアと、チップ実装面に実装され
た受光素子と、受光素子に接続され、チップ実装面に実
装されたプリアンプと、プリアンプに接続され、チップ
実装面に実装された第１入力端子と、プリアンプに接続
され、第１入力端子の下方においてチップ実装面に実装
された第２入力端子と、第１入力端子にその一端が接続
されるとともに、キャリア内部を水平方向へ延在する第
１媒介線路と、第２入力端子にその一端が接続されると
ともに、キャリア内部を水平方向へ延在する第２媒介線
路と、第１媒介線路の他端にその一端が接続され、キャ
リア内部を下方へ延在するとともに、第１媒介線路と第
２媒介線路との間に想定される中間平面へその他端が至
る第１ＶＩＡと、第２媒介線路の他端にその一端が接続
され、キャリア内部を上方へ延在するとともに、中間平
面へその他端が至る第２ＶＩＡと、第１ＶＩＡの他端に
その一端が接続され、中間平面を水平方向へ延在すると
ともに、チップ実装面の裏面にその他端が露出する第１
出力線路と、第２ＶＩＡの他端にその一端が接続され、
中間平面を水平方向へ延在するとともに、チップ実装面
の裏面にその他端が露出する第２出力線路とを備えるよ
うにしたものである。
プ実装面を有するキャリアと、チップ実装面に実装され
た受光素子と、受光素子に接続され、チップ実装面に実
装されたプリアンプと、プリアンプに接続され、チップ
実装面に実装された第１入力端子と、プリアンプに接続
され、第１入力端子の下方においてチップ実装面に実装
された第２入力端子と、第１入力端子にその一端が接続
されるとともに、キャリア内部を水平方向へ延在する第
１媒介線路と、第２入力端子にその一端が接続されると
ともに、キャリア内部を水平方向へ延在する第２媒介線
路と、第１媒介線路の他端にその一端が接続され、キャ
リア内部を下方へ延在するとともに、第１媒介線路と第
２媒介線路との間に想定される中間平面へその他端が至
る第１ＶＩＡと、第２媒介線路の他端にその一端が接続
され、キャリア内部を上方へ延在するとともに、中間平
面へその他端が至る第２ＶＩＡと、第１ＶＩＡの他端に
その一端が接続され、中間平面を水平方向へ延在すると
ともに、チップ実装面の裏面にその他端が露出する第１
出力線路と、第２ＶＩＡの他端にその一端が接続され、
中間平面を水平方向へ延在するとともに、チップ実装面
の裏面にその他端が露出する第２出力線路とを備えるよ
うにしたものである。
【００１６】この発明に係る受光素子キャリアは、底面
と略平行な境界面を介して隣接する第４層、第３層、第
２層および第１層が底面から順に積層されるとともに、
第３層が第２層より長く、第３層の表面が一部テラス状
に露出するテラス部と、第１層と第２層との間の第１境
界面から第２層と第３層との間の第２境界面まで第２層
を貫通する第１ＶＩＡと、第３層と第４層との間の第３
境界面から第２境界面まで第３層を貫通する第２ＶＩＡ
と、第１境界面に設けられ、第１入力端子と第１ＶＩＡ
とを接続する第１媒介線路と、第３境界面に設けられ、
第２入力端子と第２ＶＩＡとを接続する第２媒介線路
と、第２境界面に設けられ、第１ＶＩＡに接続されると
ともに、テラス部に延在する第１出力線路と、第２境界
面に設けられ、第２ＶＩＡに接続されるとともに、テラ
ス部に延在する第２出力線路とをキャリアが備えるよう
にしたものである。
と略平行な境界面を介して隣接する第４層、第３層、第
２層および第１層が底面から順に積層されるとともに、
第３層が第２層より長く、第３層の表面が一部テラス状
に露出するテラス部と、第１層と第２層との間の第１境
界面から第２層と第３層との間の第２境界面まで第２層
を貫通する第１ＶＩＡと、第３層と第４層との間の第３
境界面から第２境界面まで第３層を貫通する第２ＶＩＡ
と、第１境界面に設けられ、第１入力端子と第１ＶＩＡ
とを接続する第１媒介線路と、第３境界面に設けられ、
第２入力端子と第２ＶＩＡとを接続する第２媒介線路
と、第２境界面に設けられ、第１ＶＩＡに接続されると
ともに、テラス部に延在する第１出力線路と、第２境界
面に設けられ、第２ＶＩＡに接続されるとともに、テラ
ス部に延在する第２出力線路とをキャリアが備えるよう
にしたものである。
【００１７】この発明に係る受光素子キャリアは、底面
から受光素子の光軸までの高さと、底面から第２境界面
までの高さとを略同一に形成するようにしたものであ
る。
から受光素子の光軸までの高さと、底面から第２境界面
までの高さとを略同一に形成するようにしたものであ
る。
【００１８】この発明に係る受光素子キャリアは、底面
の法線方向から底面に対する各投影面積が重複するよう
に第１媒介線路および第２媒介線路が配置されるように
したものである。
の法線方向から底面に対する各投影面積が重複するよう
に第１媒介線路および第２媒介線路が配置されるように
したものである。
【００１９】この発明に係る受光素子キャリアは、第１
媒介線路および第２媒介線路は、チップ実装面と略平行
な方向へ所定の位置まで折り曲げられるとともに、所定
の位置からチップ実装面と略直交する方向へ折り曲げら
れるようにしたものである。
媒介線路および第２媒介線路は、チップ実装面と略平行
な方向へ所定の位置まで折り曲げられるとともに、所定
の位置からチップ実装面と略直交する方向へ折り曲げら
れるようにしたものである。
【００２０】この発明に係る受光素子キャリアは、チッ
プ実装面とプリアンプとの間に設けられ、プリアンプを
キャリアに実装する排熱板をキャリアが備えるようにし
たものである。
プ実装面とプリアンプとの間に設けられ、プリアンプを
キャリアに実装する排熱板をキャリアが備えるようにし
たものである。
【００２１】この発明に係る受光素子キャリアは、チッ
プ実装面側の一部に段差を与える切欠部がキャリアに形
成されるようにしたものである。
プ実装面側の一部に段差を与える切欠部がキャリアに形
成されるようにしたものである。
【００２２】この発明に係る受光素子キャリアは、受光
素子およびプリアンプが切欠部に実装されるとともに、
チップ実装面の法線方向における第１入力端子および第
２入力端子の高さと、チップ実装面の法線方向における
受光素子の高さと、チップ実装面の法線方向におけるプ
リアンプの高さとを略同一になるように切欠部をキャリ
アに形成するようにしたものである。
素子およびプリアンプが切欠部に実装されるとともに、
チップ実装面の法線方向における第１入力端子および第
２入力端子の高さと、チップ実装面の法線方向における
受光素子の高さと、チップ実装面の法線方向におけるプ
リアンプの高さとを略同一になるように切欠部をキャリ
アに形成するようにしたものである。
【００２３】この発明に係る光受信装置は、請求項１か
ら請求項１０のうちのいずれか１項記載の受光素子キャ
リアと、受光素子キャリアを内包するパッケージと、パ
ッケージに設置され、受光素子キャリアの受光素子へ光
信号を入力する光ファイバとを備えるようにしたもので
ある。
ら請求項１０のうちのいずれか１項記載の受光素子キャ
リアと、受光素子キャリアを内包するパッケージと、パ
ッケージに設置され、受光素子キャリアの受光素子へ光
信号を入力する光ファイバとを備えるようにしたもので
ある。
【００２４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。なお、各図における同一符号は同一または相
当する構成を示している。 実施の形態１．図１〜図４はこの発明の実施の形態１に
よる受光素子キャリア・光受信装置の構成・特徴を説明
するための図である。図１〜図４の各図には、互いに直
交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
説明する。なお、各図における同一符号は同一または相
当する構成を示している。 実施の形態１．図１〜図４はこの発明の実施の形態１に
よる受光素子キャリア・光受信装置の構成・特徴を説明
するための図である。図１〜図４の各図には、互いに直
交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
【００２５】図１（ａ）および図１（ｂ）は受光素子キ
ャリアの構成を示す斜視概観図、図２（ａ）および図２
（ｂ）は受光素子キャリアをモジュール化した光受信装
置のカバーを取り外した状態での上面図および断面図、
図３は受光素子キャリアの高周波線路の構成を示す斜視
透視図である。また、図４（ａ）〜図４（ｄ）は図３の
Ａ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ
面透視上面図をそれぞれ表している。
ャリアの構成を示す斜視概観図、図２（ａ）および図２
（ｂ）は受光素子キャリアをモジュール化した光受信装
置のカバーを取り外した状態での上面図および断面図、
図３は受光素子キャリアの高周波線路の構成を示す斜視
透視図である。また、図４（ａ）〜図４（ｄ）は図３の
Ａ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ
面透視上面図をそれぞれ表している。
【００２６】図１（ａ），図１（ｂ）において、１はキ
ャリア、２は受光素子、３はプリアンプ、４は電源端
子、５はキャパシタ、６は高周波端子（入力端子）、７
は差動線路（出力線路）、８は電源線路、９はキャリア
１のテラス（テラス部）である。図１に示すように、電
源端子４，高周波端子６，差動線路７，電源線路８がキ
ャリア１に設けてある。また、受光素子２，プリアンプ
３，電源端子４，キャパシタ５，高周波端子６はキャリ
ア１の同一前面（チップ実装面１Ａ）上に配置され、そ
れぞれ適切に配線されている。
ャリア、２は受光素子、３はプリアンプ、４は電源端
子、５はキャパシタ、６は高周波端子（入力端子）、７
は差動線路（出力線路）、８は電源線路、９はキャリア
１のテラス（テラス部）である。図１に示すように、電
源端子４，高周波端子６，差動線路７，電源線路８がキ
ャリア１に設けてある。また、受光素子２，プリアンプ
３，電源端子４，キャパシタ５，高周波端子６はキャリ
ア１の同一前面（チップ実装面１Ａ）上に配置され、そ
れぞれ適切に配線されている。
【００２７】図２（ａ），図２（ｂ）において、１０は
パッケージ、１１はカバー、１２は先端部に先球レンズ
を設けた光ファイバ、１３は電気出力端子としての高周
波リード端子、１４は電源リード端子、１５は金ワイア
である。図１の受光素子キャリアがパッケージ１０内に
設けられており、光信号が受光素子２へ入力するように
光ファイバ１２が設けられている。また、差動線路７は
金ワイア１５によって高周波リード端子１３に接続され
ており、電源端子４も同じく電源リード端子１４に接続
されている。図２（ｂ）の断面図を見ると分かるよう
に、この実施の形態１による受光素子キャリアは、光フ
ァイバ１２の設置高さと高周波リード端子１３の設置高
さとが略一致している。
パッケージ、１１はカバー、１２は先端部に先球レンズ
を設けた光ファイバ、１３は電気出力端子としての高周
波リード端子、１４は電源リード端子、１５は金ワイア
である。図１の受光素子キャリアがパッケージ１０内に
設けられており、光信号が受光素子２へ入力するように
光ファイバ１２が設けられている。また、差動線路７は
金ワイア１５によって高周波リード端子１３に接続され
ており、電源端子４も同じく電源リード端子１４に接続
されている。図２（ｂ）の断面図を見ると分かるよう
に、この実施の形態１による受光素子キャリアは、光フ
ァイバ１２の設置高さと高周波リード端子１３の設置高
さとが略一致している。
【００２８】図３および図４（ａ）〜図４（ｄ）におい
て、１６Ａ，１６Ｃはそれぞれ垂直差動線路（第１媒介
線路、第２媒介線路）、１７Ａ，１７Ｃはそれぞれ垂直
給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ）である。また、
Ｐ層とＱ層との間はＡ面（第１境界面）、Ｑ層とＲ層と
の間はＢ面（第２境界面、中間平面）、Ｒ層とＳ層との
間はＣ面（第３境界面）である。垂直差動線路１６Ａは
Ａ面上に、垂直差動線路１６ＣはＣ面上に、差動線路
（第１出力線路、第２出力線路）７Ａ，７ＣはＢ面上に
それぞれ形成されている。垂直給電ＶＩＡ１７ＡはＡ面
からＢ面までＱ層を貫通しており、垂直給電ＶＩＡ１７
ＣはＣ面からＢ面までＲ層を貫通している。
て、１６Ａ，１６Ｃはそれぞれ垂直差動線路（第１媒介
線路、第２媒介線路）、１７Ａ，１７Ｃはそれぞれ垂直
給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ）である。また、
Ｐ層とＱ層との間はＡ面（第１境界面）、Ｑ層とＲ層と
の間はＢ面（第２境界面、中間平面）、Ｒ層とＳ層との
間はＣ面（第３境界面）である。垂直差動線路１６Ａは
Ａ面上に、垂直差動線路１６ＣはＣ面上に、差動線路
（第１出力線路、第２出力線路）７Ａ，７ＣはＢ面上に
それぞれ形成されている。垂直給電ＶＩＡ１７ＡはＡ面
からＢ面までＱ層を貫通しており、垂直給電ＶＩＡ１７
ＣはＣ面からＢ面までＲ層を貫通している。
【００２９】図３に示すように、キャリア１は、いずれ
も四角柱のＳ層（第４層）、Ｒ層（第３層）、Ｑ層（第
２層）、Ｐ層（第１層）を底面から順にｚ軸方向へ積層
したものである。このキャリア１は以下のように構成さ
れている。つまり、ｘ軸、ｙ軸、ｚ軸の３軸とそれぞれ
直交する６つの面からなる四角柱を考え、ｙ軸と直交す
るチップ実装面１Ａ上の高周波端子（第１入力端子）６
Ａの高さ（ｚ軸方向）、高周波端子（第２入力端子）６
Ｃの高さ（ｚ軸方向）、高周波端子６Ａと高周波端子６
Ｃとの略真中の高さ（ｚ軸方向）で、ｘ−ｙ平面と平行
なＡ面〜Ｃ面によってこの四角柱を分離し、４つのＰ
層、Ｑ層、Ｒ層、Ｓ層を構成している。
も四角柱のＳ層（第４層）、Ｒ層（第３層）、Ｑ層（第
２層）、Ｐ層（第１層）を底面から順にｚ軸方向へ積層
したものである。このキャリア１は以下のように構成さ
れている。つまり、ｘ軸、ｙ軸、ｚ軸の３軸とそれぞれ
直交する６つの面からなる四角柱を考え、ｙ軸と直交す
るチップ実装面１Ａ上の高周波端子（第１入力端子）６
Ａの高さ（ｚ軸方向）、高周波端子（第２入力端子）６
Ｃの高さ（ｚ軸方向）、高周波端子６Ａと高周波端子６
Ｃとの略真中の高さ（ｚ軸方向）で、ｘ−ｙ平面と平行
なＡ面〜Ｃ面によってこの四角柱を分離し、４つのＰ
層、Ｑ層、Ｒ層、Ｓ層を構成している。
【００３０】ｘ軸方向の寸法はＰ層〜Ｓ層で共通になっ
ているが、ｙ軸方向の寸法はＲ層、Ｓ層と比べてＰ層、
Ｑ層の方が短くなっている。したがって、チップ実装面
１Ａが同一平面となるように４つのＰ層〜Ｓ層を積層す
ると、差動線路７Ａ，７Ｃの露出するテラス９がチップ
実装面１Ａ裏面側のＢ面上に形成され、図１〜図４のキ
ャリア１が構成される。なお、ここでいう四角柱とは、
その底面が長方形や台形であっても良く、底面の形状は
特に限定されるものではない。
ているが、ｙ軸方向の寸法はＲ層、Ｓ層と比べてＰ層、
Ｑ層の方が短くなっている。したがって、チップ実装面
１Ａが同一平面となるように４つのＰ層〜Ｓ層を積層す
ると、差動線路７Ａ，７Ｃの露出するテラス９がチップ
実装面１Ａ裏面側のＢ面上に形成され、図１〜図４のキ
ャリア１が構成される。なお、ここでいう四角柱とは、
その底面が長方形や台形であっても良く、底面の形状は
特に限定されるものではない。
【００３１】図３のキャリア１内部では、ｚ軸方向へ並
んだ高周波端子６Ａ，６Ｃが垂直差動線路１６Ａ，１６
Ｃとそれぞれ接続されている。図４（ａ）のＡ面上面
図、図４（ｃ）のＣ面上面図、図４（ｄ）のＡ，Ｂ，Ｃ
面透視上面図を見ると分かるように、ｚ軸方向から見た
垂直差動線路１６Ａ，１６Ｃは、ｘ軸方向へ互いに逆に
折れ曲がった折曲部分と重複部分とをそれぞれ有してい
る。垂直差動線路１６Ａの折曲部分の先端は垂直給電Ｖ
ＩＡ１７ＡのＡ面側と接続され（図４（ａ）参照）、垂
直差動線路１６Ｃの折曲部分の先端は垂直給電ＶＩＡ１
７ＣのＣ面側と接続される（図４（ｃ）参照）。そして
図４（ｂ）のＢ面上面図に示すように、同一のＢ面上に
ある２本の差動線路７Ａ，７Ｃの一端は、垂直給電ＶＩ
Ａ１７Ａ，１７Ｃの各Ｂ面側とそれぞれ接続されてい
る。
んだ高周波端子６Ａ，６Ｃが垂直差動線路１６Ａ，１６
Ｃとそれぞれ接続されている。図４（ａ）のＡ面上面
図、図４（ｃ）のＣ面上面図、図４（ｄ）のＡ，Ｂ，Ｃ
面透視上面図を見ると分かるように、ｚ軸方向から見た
垂直差動線路１６Ａ，１６Ｃは、ｘ軸方向へ互いに逆に
折れ曲がった折曲部分と重複部分とをそれぞれ有してい
る。垂直差動線路１６Ａの折曲部分の先端は垂直給電Ｖ
ＩＡ１７ＡのＡ面側と接続され（図４（ａ）参照）、垂
直差動線路１６Ｃの折曲部分の先端は垂直給電ＶＩＡ１
７ＣのＣ面側と接続される（図４（ｃ）参照）。そして
図４（ｂ）のＢ面上面図に示すように、同一のＢ面上に
ある２本の差動線路７Ａ，７Ｃの一端は、垂直給電ＶＩ
Ａ１７Ａ，１７Ｃの各Ｂ面側とそれぞれ接続されてい
る。
【００３２】図３において、２本の差動線路７Ａ，７Ｃ
のｚ軸方向における位置（Ｂ面のｚ軸座標）は、各垂直
差動線路１６Ａ，１６Ｃのｚ軸方向における各位置（Ａ
面、Ｃ面の各ｚ軸座標）の中央になるように配置されて
いるため、垂直給電ＶＩＡ１７Ａ，１７Ｃはそれぞれ等
しい長さになっている（つまりＱ層とＲ層とはｚ軸方向
における厚さが等しい）。また、電源端子４と電源線路
８とはキャリア１内部で接続されている。
のｚ軸方向における位置（Ｂ面のｚ軸座標）は、各垂直
差動線路１６Ａ，１６Ｃのｚ軸方向における各位置（Ａ
面、Ｃ面の各ｚ軸座標）の中央になるように配置されて
いるため、垂直給電ＶＩＡ１７Ａ，１７Ｃはそれぞれ等
しい長さになっている（つまりＱ層とＲ層とはｚ軸方向
における厚さが等しい）。また、電源端子４と電源線路
８とはキャリア１内部で接続されている。
【００３３】次に動作について説明する。光ファイバ１
２から入力された光信号は光ファイバ１２の先端部に設
けた先球レンズによって集光され、受光素子２によって
受光する。この受光強度に応じた電気信号が受光素子２
からプリアンプ３へ入力される。この電気信号は、プリ
アンプ３で増幅されると、高周波端子６Ａ，６Ｃ，垂直
差動線路１６Ａ，１６Ｃ，垂直給電ＶＩＡ１７Ａ，１７
Ｃ，差動線路７Ａ，７Ｃを順次通過してキャリア１から
出力され、さらに金ワイア１５を介して高周波リード端
子１３へ出力される。受光素子２およびプリアンプ３を
駆動するためのバイアス電源電圧は、電源リード端子１
４，金ワイア１５，電源線路８，電源端子４，キャパシ
タ５を通って受光素子２およびプリアンプ３へ供給され
ている。
２から入力された光信号は光ファイバ１２の先端部に設
けた先球レンズによって集光され、受光素子２によって
受光する。この受光強度に応じた電気信号が受光素子２
からプリアンプ３へ入力される。この電気信号は、プリ
アンプ３で増幅されると、高周波端子６Ａ，６Ｃ，垂直
差動線路１６Ａ，１６Ｃ，垂直給電ＶＩＡ１７Ａ，１７
Ｃ，差動線路７Ａ，７Ｃを順次通過してキャリア１から
出力され、さらに金ワイア１５を介して高周波リード端
子１３へ出力される。受光素子２およびプリアンプ３を
駆動するためのバイアス電源電圧は、電源リード端子１
４，金ワイア１５，電源線路８，電源端子４，キャパシ
タ５を通って受光素子２およびプリアンプ３へ供給され
ている。
【００３４】高周波端子６Ａ，６Ｃから入力された差動
信号は垂直差動線路１６Ａ，１６Ｃを通って伝送され
る。ここで図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図に示す
ように、垂直差動線路１６Ａ，１６Ｃを構成する線路対
の中心（ｘ座標）と、差動線路７Ａ，７Ｃを構成する線
路対の中心（ｘ座標）とが略一致するように作られてい
るため、垂直給電ＶＩＡ１７Ａ，１７Ｃを波長に対して
十分短く、すなわち垂直差動線路１６Ａ，１６Ｃを構成
する線路対の間隔を短くすれば、垂直差動線路１６Ａ，
１６Ｃおよび差動線路７Ａ，７Ｃをそれぞれ構成する各
線路対の対称性が保たれ、差動信号を伝播することが可
能となる。したがって、高周波端子６Ａ，６Ｃの中心と
差動線路７Ａ，７Ｃとはキャリア１底面から略同一高さ
（Ｂ面の高さに略一致）となる。
信号は垂直差動線路１６Ａ，１６Ｃを通って伝送され
る。ここで図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図に示す
ように、垂直差動線路１６Ａ，１６Ｃを構成する線路対
の中心（ｘ座標）と、差動線路７Ａ，７Ｃを構成する線
路対の中心（ｘ座標）とが略一致するように作られてい
るため、垂直給電ＶＩＡ１７Ａ，１７Ｃを波長に対して
十分短く、すなわち垂直差動線路１６Ａ，１６Ｃを構成
する線路対の間隔を短くすれば、垂直差動線路１６Ａ，
１６Ｃおよび差動線路７Ａ，７Ｃをそれぞれ構成する各
線路対の対称性が保たれ、差動信号を伝播することが可
能となる。したがって、高周波端子６Ａ，６Ｃの中心と
差動線路７Ａ，７Ｃとはキャリア１底面から略同一高さ
（Ｂ面の高さに略一致）となる。
【００３５】また一般に、プリアンプ３は差動増幅を前
提に作られており、動作の対称性からプリアンプ３内の
回路も対称に作られている。そのため、受光素子２，プ
リアンプ３，高周波端子６Ａ，６Ｃ，差動線路７Ａ，７
Ｃのそれぞれの中心を略同じ高さに揃えられる。
提に作られており、動作の対称性からプリアンプ３内の
回路も対称に作られている。そのため、受光素子２，プ
リアンプ３，高周波端子６Ａ，６Ｃ，差動線路７Ａ，７
Ｃのそれぞれの中心を略同じ高さに揃えられる。
【００３６】以上から、光受信装置を構成する際、光フ
ァイバ１２から高周波リード端子１３までの各部品中心
の設置高さは、光受信装置の底面から見て同一となり、
従来と比較して、光受信装置全体の高さを低く抑えるこ
とができる。また、高周波端子６から高周波リード端子
１３までの配線も短くすることができるため、伝播損失
も抑制することが可能となる。
ァイバ１２から高周波リード端子１３までの各部品中心
の設置高さは、光受信装置の底面から見て同一となり、
従来と比較して、光受信装置全体の高さを低く抑えるこ
とができる。また、高周波端子６から高周波リード端子
１３までの配線も短くすることができるため、伝播損失
も抑制することが可能となる。
【００３７】以上のように、この実施の形態１によれ
ば、チップ実装面１Ａを有するキャリア１と、チップ実
装面１Ａに実装された受光素子２と、受光素子２に接続
され、チップ実装面１Ａに実装されたプリアンプ３と、
プリアンプ３に接続され、チップ実装面１Ａに実装され
た高周波端子６Ａと、プリアンプ３に接続され、高周波
端子６Ａの下方においてチップ実装面１Ａに実装された
高周波端子６Ｃと、高周波端子６Ａにその一端が接続さ
れるとともに、キャリア１内部を水平方向へ延在する垂
直差動線路１６Ａと、高周波端子６Ｃにその一端が接続
されるとともに、キャリア１内部を水平方向へ延在する
垂直差動線路１６Ｃと、垂直差動線路１６Ａの他端にそ
の一端が接続され、キャリア１内部を下方へ延在すると
ともに、垂直差動線路１６Ａと垂直差動線路１６Ｃとの
間に想定されるＢ面へその他端が至る垂直給電ＶＩＡ１
７Ａと、垂直差動線路１６Ｃの他端にその一端が接続さ
れ、キャリア１内部を上方へ延在するとともに、Ｂ面へ
その他端が至る垂直給電ＶＩＡ１７Ｃと、垂直給電ＶＩ
Ａ１７Ａの他端にその一端が接続され、Ｂ面を水平方向
へ延在するとともに、チップ実装面１Ａの裏面にその他
端が露出する差動線路７Ａと、垂直給電ＶＩＡ１７Ｃの
他端にその一端が接続され、Ｂ面を水平方向へ延在する
とともに、チップ実装面１Ａの裏面にその他端が露出す
る差動線路７Ｃとを備えるようにしたので、従来と比較
して、モジュール化した際の高さを抑制できるという効
果が得られる。また、伝播損失を抑制できるという効果
が得られる。
ば、チップ実装面１Ａを有するキャリア１と、チップ実
装面１Ａに実装された受光素子２と、受光素子２に接続
され、チップ実装面１Ａに実装されたプリアンプ３と、
プリアンプ３に接続され、チップ実装面１Ａに実装され
た高周波端子６Ａと、プリアンプ３に接続され、高周波
端子６Ａの下方においてチップ実装面１Ａに実装された
高周波端子６Ｃと、高周波端子６Ａにその一端が接続さ
れるとともに、キャリア１内部を水平方向へ延在する垂
直差動線路１６Ａと、高周波端子６Ｃにその一端が接続
されるとともに、キャリア１内部を水平方向へ延在する
垂直差動線路１６Ｃと、垂直差動線路１６Ａの他端にそ
の一端が接続され、キャリア１内部を下方へ延在すると
ともに、垂直差動線路１６Ａと垂直差動線路１６Ｃとの
間に想定されるＢ面へその他端が至る垂直給電ＶＩＡ１
７Ａと、垂直差動線路１６Ｃの他端にその一端が接続さ
れ、キャリア１内部を上方へ延在するとともに、Ｂ面へ
その他端が至る垂直給電ＶＩＡ１７Ｃと、垂直給電ＶＩ
Ａ１７Ａの他端にその一端が接続され、Ｂ面を水平方向
へ延在するとともに、チップ実装面１Ａの裏面にその他
端が露出する差動線路７Ａと、垂直給電ＶＩＡ１７Ｃの
他端にその一端が接続され、Ｂ面を水平方向へ延在する
とともに、チップ実装面１Ａの裏面にその他端が露出す
る差動線路７Ｃとを備えるようにしたので、従来と比較
して、モジュール化した際の高さを抑制できるという効
果が得られる。また、伝播損失を抑制できるという効果
が得られる。
【００３８】また、この実施の形態１によれば、底面と
略平行な境界面を介して隣接するＳ層、Ｒ層、Ｑ層およ
びＰ層が底面から順に積層されるとともに、Ｒ層がＱ層
より長く、Ｒ層の表面が一部テラス状に露出するテラス
９と、Ｐ層とＱ層との間のＡ面からＱ層とＲ層との間の
Ｂ面までＱ層を貫通する垂直給電ＶＩＡ１７Ａと、Ｒ層
とＳ層との間のＣ面からＢ面までＲ層を貫通する垂直給
電ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと
垂直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａ
と、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ
１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設け
られ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テ
ラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂
直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に
延在する差動線路７Ｃとをキャリア１が備えるようにし
たので、従来と比較して、モジュール化した際の高さを
抑制できるという効果が得られる。また、伝播損失を抑
制できるという効果が得られる。
略平行な境界面を介して隣接するＳ層、Ｒ層、Ｑ層およ
びＰ層が底面から順に積層されるとともに、Ｒ層がＱ層
より長く、Ｒ層の表面が一部テラス状に露出するテラス
９と、Ｐ層とＱ層との間のＡ面からＱ層とＲ層との間の
Ｂ面までＱ層を貫通する垂直給電ＶＩＡ１７Ａと、Ｒ層
とＳ層との間のＣ面からＢ面までＲ層を貫通する垂直給
電ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと
垂直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａ
と、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ
１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設け
られ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テ
ラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂
直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に
延在する差動線路７Ｃとをキャリア１が備えるようにし
たので、従来と比較して、モジュール化した際の高さを
抑制できるという効果が得られる。また、伝播損失を抑
制できるという効果が得られる。
【００３９】さらに、この実施の形態１によれば、底面
から受光素子２の光軸までの高さと、底面からＢ面まで
の高さとを略同一に形成するようにしたので、従来と比
較して、モジュール化した際の高さを抑制できるという
効果が得られる。また、伝播損失を抑制できるという効
果が得られる。
から受光素子２の光軸までの高さと、底面からＢ面まで
の高さとを略同一に形成するようにしたので、従来と比
較して、モジュール化した際の高さを抑制できるという
効果が得られる。また、伝播損失を抑制できるという効
果が得られる。
【００４０】さらに、この実施の形態１によれば、受光
素子キャリアと、受光素子キャリアを内包するパッケー
ジ１０と、パッケージ１０に設置され、受光素子キャリ
アの受光素子２へ光信号を入力する光ファイバ１２とを
備えるようにしたので、高さを抑制した光受信装置を提
供できるという効果が得られる。
素子キャリアと、受光素子キャリアを内包するパッケー
ジ１０と、パッケージ１０に設置され、受光素子キャリ
アの受光素子２へ光信号を入力する光ファイバ１２とを
備えるようにしたので、高さを抑制した光受信装置を提
供できるという効果が得られる。
【００４１】実施の形態２．実施の形態１における図２
（ａ）の上面図を見ると、キャリア１から出力されてい
る差動線路７の取り出し位置が光ファイバ１２に対して
ｘ軸方向へ偏っている。このため、光ファイバ１２の中
心と高周波リード端子１３の中心とを揃えたい場合など
では、パッケージ１０内で差動線路を引き回す必要が出
てくる。この場合、差動線路なので線路を２本引き回す
必要があり、光受信装置の上面面積が増大してしまうこ
とになる。この実施の形態２では、この問題を解決する
手法について説明する。
（ａ）の上面図を見ると、キャリア１から出力されてい
る差動線路７の取り出し位置が光ファイバ１２に対して
ｘ軸方向へ偏っている。このため、光ファイバ１２の中
心と高周波リード端子１３の中心とを揃えたい場合など
では、パッケージ１０内で差動線路を引き回す必要が出
てくる。この場合、差動線路なので線路を２本引き回す
必要があり、光受信装置の上面面積が増大してしまうこ
とになる。この実施の形態２では、この問題を解決する
手法について説明する。
【００４２】図５，図６はこの発明の実施の形態２によ
る受光素子キャリアの構成・特徴を説明するための図で
ある。図５，図６の各図には、互いに直交するｘ軸、ｙ
軸、ｚ軸を仮想的に図示している。
る受光素子キャリアの構成・特徴を説明するための図で
ある。図５，図６の各図には、互いに直交するｘ軸、ｙ
軸、ｚ軸を仮想的に図示している。
【００４３】図５は受光素子キャリアの高周波線路の構
成を示す透視斜視図、図６（ａ）〜図６（ｄ）は図５の
Ａ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ
面透視上面図をそれぞれ表している。
成を示す透視斜視図、図６（ａ）〜図６（ｄ）は図５の
Ａ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ
面透視上面図をそれぞれ表している。
【００４４】この実施の形態２の構成は、実施の形態１
の構成と基本的にほとんど同一である。唯一異なってい
る点が２本の垂直差動線路（第１媒介線路、第２媒介線
路）１８Ａ，１８Ｃである。この垂直差動線路１８Ａ，
１８Ｃの一部は、図６（ａ）のＡ面上面図、図６（ｃ）
のＣ面上面図に示す通り、高周波端子６Ａ，６Ｃの位置
よりもキャリア１の中心へ向ってｘ軸方向に折り曲げら
れ、キャリア１の中心からはテラス９側の方向へ向って
ｙ軸方向に再度折り曲げられている。このようにして、
垂直差動線路１８Ａ，１８Ｃは、垂直給電ＶＩＡ１７
Ａ，１７Ｃを介して高周波端子６Ａ，６Ｃを差動線路７
Ａ，７Ｃまで接続している。
の構成と基本的にほとんど同一である。唯一異なってい
る点が２本の垂直差動線路（第１媒介線路、第２媒介線
路）１８Ａ，１８Ｃである。この垂直差動線路１８Ａ，
１８Ｃの一部は、図６（ａ）のＡ面上面図、図６（ｃ）
のＣ面上面図に示す通り、高周波端子６Ａ，６Ｃの位置
よりもキャリア１の中心へ向ってｘ軸方向に折り曲げら
れ、キャリア１の中心からはテラス９側の方向へ向って
ｙ軸方向に再度折り曲げられている。このようにして、
垂直差動線路１８Ａ，１８Ｃは、垂直給電ＶＩＡ１７
Ａ，１７Ｃを介して高周波端子６Ａ，６Ｃを差動線路７
Ａ，７Ｃまで接続している。
【００４５】垂直差動線路１８Ａ，１８Ｃは上下方向
（ｚ軸方向）に重なって配置されているため、キャリア
１底面の法線方向に沿って垂直差動線路１８Ａ，１８Ｃ
を底面へ投影して見ると、ｘ−ｙ平面に対する垂直差動
線路１８Ａ，１８Ｃの投影面積は線路１本分のみに重複
している。キャリア１内部ではなくパッケージ１０内で
差動線路を引き回すと線路２本分の投影面積が必要にな
ることと比べると、図５，図６の構成にすることで、任
意の位置（例えば上面から見たキャリア１の中央）へ差
動線路７Ａ，７Ｃを移動しても、垂直作動線路１８Ａ，
１８Ｃは線路１本分の面積でこの任意の位置まで引き回
すことが可能であり、パッケージ１０内での差動線路の
引き回しを少なくすることができる。
（ｚ軸方向）に重なって配置されているため、キャリア
１底面の法線方向に沿って垂直差動線路１８Ａ，１８Ｃ
を底面へ投影して見ると、ｘ−ｙ平面に対する垂直差動
線路１８Ａ，１８Ｃの投影面積は線路１本分のみに重複
している。キャリア１内部ではなくパッケージ１０内で
差動線路を引き回すと線路２本分の投影面積が必要にな
ることと比べると、図５，図６の構成にすることで、任
意の位置（例えば上面から見たキャリア１の中央）へ差
動線路７Ａ，７Ｃを移動しても、垂直作動線路１８Ａ，
１８Ｃは線路１本分の面積でこの任意の位置まで引き回
すことが可能であり、パッケージ１０内での差動線路の
引き回しを少なくすることができる。
【００４６】垂直差動線路１８Ａ，１８Ｃの配線材は高
い電気抵抗のタングステンである場合が多く、実施の形
態１で示した垂直差動線路１６Ａ，１６Ｃの線路長に比
べて線路長の増加によって通過損失が増加する点はある
ものの、図５，図６のように構成することで、光受信装
置としてはパッケージ１０内での引き回しを不要とする
ことができ、光受信装置の上面面積をさらに抑制するこ
とが可能となる。
い電気抵抗のタングステンである場合が多く、実施の形
態１で示した垂直差動線路１６Ａ，１６Ｃの線路長に比
べて線路長の増加によって通過損失が増加する点はある
ものの、図５，図６のように構成することで、光受信装
置としてはパッケージ１０内での引き回しを不要とする
ことができ、光受信装置の上面面積をさらに抑制するこ
とが可能となる。
【００４７】以上のように、この実施の形態２によれ
ば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、
キャリア１の底面の法線方向からこの底面に対する各投
影面積が重複するように配置したので、パッケージ１０
内での差動線路の引き回しを少なくでき、光受信装置の
上面面積を抑制できるという効果が得られる。
ば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、
キャリア１の底面の法線方向からこの底面に対する各投
影面積が重複するように配置したので、パッケージ１０
内での差動線路の引き回しを少なくでき、光受信装置の
上面面積を抑制できるという効果が得られる。
【００４８】また、この実施の形態２によれば、垂直差
動線路１８Ａおよび垂直差動線路１８Ｃは、チップ実装
面１Ａと略平行な方向へ所定の位置まで折り曲げられる
とともに、所定の位置からチップ実装面１Ａと略直交す
る方向へ折り曲げられるようにしたので、パッケージ１
０内での差動線路の引き回しを不要とすることができ、
光受信装置の上面面積をさらに抑制できるという効果が
得られる。
動線路１８Ａおよび垂直差動線路１８Ｃは、チップ実装
面１Ａと略平行な方向へ所定の位置まで折り曲げられる
とともに、所定の位置からチップ実装面１Ａと略直交す
る方向へ折り曲げられるようにしたので、パッケージ１
０内での差動線路の引き回しを不要とすることができ、
光受信装置の上面面積をさらに抑制できるという効果が
得られる。
【００４９】実施の形態３．図７はこの発明の実施の形
態３による受光素子キャリアの構成・特徴を示す斜視図
である。図７において、１９は熱伝導率の良い銅タング
ステンやコパールなどのプリアンプ３排熱用の金属プレ
ート（排熱板）である。
態３による受光素子キャリアの構成・特徴を示す斜視図
である。図７において、１９は熱伝導率の良い銅タング
ステンやコパールなどのプリアンプ３排熱用の金属プレ
ート（排熱板）である。
【００５０】この実施の形態３では、キャリア１に設け
られたプリアンプ３の下面部分に金属プレート１９を設
けるようにしている。つまり、キャリア１のチップ実装
面１Ａとプリアンプ３との間に設けられた金属プレート
１９によって、キャリア１のチップ実装面１Ａにプリア
ンプ３が設置されている。金属プレート１９を設けるこ
とにより、プリアンプ３で発生した熱は金属プレート１
９を伝達してキャリア１が実装されたパッケージ１０へ
と排熱される。
られたプリアンプ３の下面部分に金属プレート１９を設
けるようにしている。つまり、キャリア１のチップ実装
面１Ａとプリアンプ３との間に設けられた金属プレート
１９によって、キャリア１のチップ実装面１Ａにプリア
ンプ３が設置されている。金属プレート１９を設けるこ
とにより、プリアンプ３で発生した熱は金属プレート１
９を伝達してキャリア１が実装されたパッケージ１０へ
と排熱される。
【００５１】このように、プリアンプ３の発熱が大きい
場合でも金属プレート１９で排熱できるようになるた
め、キャリア１の材料として熱伝導率が良い反面、高価
な窒化アルミ材よりも安価なアルミナ材を用いることが
可能となり、受光素子キャリアのコストを軽減できる。
なお、この実施の形態３は実施の形態１，実施の形態２
に適用可能である。
場合でも金属プレート１９で排熱できるようになるた
め、キャリア１の材料として熱伝導率が良い反面、高価
な窒化アルミ材よりも安価なアルミナ材を用いることが
可能となり、受光素子キャリアのコストを軽減できる。
なお、この実施の形態３は実施の形態１，実施の形態２
に適用可能である。
【００５２】以上のように、この実施の形態３によれ
ば、キャリア１のチップ実装面１Ａとプリアンプ３との
間に設けられ、プリアンプ３をキャリア１に設置するプ
リアンプ３排熱用の金属プレート１９を備えるようにし
たので、キャリア１の材料として安価なアルミナ材を用
いることが可能となり、受光素子キャリアのコストを軽
減できるという効果が得られる。
ば、キャリア１のチップ実装面１Ａとプリアンプ３との
間に設けられ、プリアンプ３をキャリア１に設置するプ
リアンプ３排熱用の金属プレート１９を備えるようにし
たので、キャリア１の材料として安価なアルミナ材を用
いることが可能となり、受光素子キャリアのコストを軽
減できるという効果が得られる。
【００５３】実施の形態４．図８はこの発明の実施の形
態４による受光素子キャリアの構成・特徴を示す斜視図
である。図８において、２０は切欠付キャリア、２１は
切欠付キャリア２０のチップ実装面２０Ａに形成された
切欠部である。
態４による受光素子キャリアの構成・特徴を示す斜視図
である。図８において、２０は切欠付キャリア、２１は
切欠付キャリア２０のチップ実装面２０Ａに形成された
切欠部である。
【００５４】切欠付キャリア２０は、実施の形態１，２
のキャリア１からチップ実装面２０Ａを凹形状にしたも
のであり、高周波端子６，垂直差動線路１６，垂直給電
ＶＩＡ１７，差動線路７は実施の形態１，２と同様に配
置されている。切欠付キャリア２０に設けられた切欠部
２１は、ｙ−ｚ平面と平行な境界面によって、チップ実
装面２０Ａの受光素子２，プリアンプ３，キャパシタ５
側をＰ層からＳ層まで段差を生じさせるようにしたもの
であり、このときの段差の深さ（ｙ軸方向）は、受光素
子２およびプリアンプ３を実装したときに各々のチップ
実装面２０Ａの高さと高周波端子６の高さとが同一とな
るようにしている。
のキャリア１からチップ実装面２０Ａを凹形状にしたも
のであり、高周波端子６，垂直差動線路１６，垂直給電
ＶＩＡ１７，差動線路７は実施の形態１，２と同様に配
置されている。切欠付キャリア２０に設けられた切欠部
２１は、ｙ−ｚ平面と平行な境界面によって、チップ実
装面２０Ａの受光素子２，プリアンプ３，キャパシタ５
側をＰ層からＳ層まで段差を生じさせるようにしたもの
であり、このときの段差の深さ（ｙ軸方向）は、受光素
子２およびプリアンプ３を実装したときに各々のチップ
実装面２０Ａの高さと高周波端子６の高さとが同一とな
るようにしている。
【００５５】このようにすることで、受光素子２および
プリアンプ３の高さと、プリアンプ３および高周波端子
６の高さとをそれぞれ略同一にできるため、これらを接
続するワイア２２をほとんど最短の長さで配線すること
が可能となる。したがって、高周波特性を向上できるよ
うになる。なお、この実施の形態４は実施の形態１〜実
施の形態３に適用可能である。
プリアンプ３の高さと、プリアンプ３および高周波端子
６の高さとをそれぞれ略同一にできるため、これらを接
続するワイア２２をほとんど最短の長さで配線すること
が可能となる。したがって、高周波特性を向上できるよ
うになる。なお、この実施の形態４は実施の形態１〜実
施の形態３に適用可能である。
【００５６】以上のように、この実施の形態４によれ
ば、チップ実装面２０Ａおよび底面と略直交する境界面
によって、Ｐ層、Ｑ層、Ｒ層およびＳ層のチップ実装面
２０Ａ側の一部に段差を与える切欠部２１が形成された
切欠付キャリア２０を備えるようにしたので、受光素子
２，プリアンプ３，高周波端子６を接続するワイア２２
を短くして配線できるようになり、高周波特性を向上で
きるという効果が得られる。
ば、チップ実装面２０Ａおよび底面と略直交する境界面
によって、Ｐ層、Ｑ層、Ｒ層およびＳ層のチップ実装面
２０Ａ側の一部に段差を与える切欠部２１が形成された
切欠付キャリア２０を備えるようにしたので、受光素子
２，プリアンプ３，高周波端子６を接続するワイア２２
を短くして配線できるようになり、高周波特性を向上で
きるという効果が得られる。
【００５７】また、この実施の形態４によれば、受光素
子２およびプリアンプ３がキャリア２０の切欠部２１に
実装されるとともに、チップ実装面２０Ａの法線方向に
おける高周波端子６Ａおよび高周波端子６Ｃの高さと、
チップ実装面２０Ａの法線方向における受光素子２の高
さと、チップ実装面２０Ａの法線方向におけるプリアン
プ３の高さとが略同一になるように、切欠付キャリア２
０の切欠部２１を形成するようにしたので、受光素子
２，プリアンプ３，高周波端子６を接続するワイア２２
をほとんど最短の長さで配線できるようになり、高周波
特性を一層向上できるという効果が得られる。
子２およびプリアンプ３がキャリア２０の切欠部２１に
実装されるとともに、チップ実装面２０Ａの法線方向に
おける高周波端子６Ａおよび高周波端子６Ｃの高さと、
チップ実装面２０Ａの法線方向における受光素子２の高
さと、チップ実装面２０Ａの法線方向におけるプリアン
プ３の高さとが略同一になるように、切欠付キャリア２
０の切欠部２１を形成するようにしたので、受光素子
２，プリアンプ３，高周波端子６を接続するワイア２２
をほとんど最短の長さで配線できるようになり、高周波
特性を一層向上できるという効果が得られる。
【００５８】
【発明の効果】以上のように、この発明によれば、光フ
ァイバの設置高さと高周波リード端子の設置高さとを略
一致できるようになり、従来と比較してモジュール化し
た際の高さを抑制できるという効果が得られる。
ァイバの設置高さと高周波リード端子の設置高さとを略
一致できるようになり、従来と比較してモジュール化し
た際の高さを抑制できるという効果が得られる。
【００５９】この発明によれば、安価なアルミナ材をキ
ャリアの材料として使用可能になり、従来と比較してコ
ストを軽減できるという効果が得られる。
ャリアの材料として使用可能になり、従来と比較してコ
ストを軽減できるという効果が得られる。
【００６０】この発明によれば、受光素子の高さおよび
プリアンプの高さと、プリアンプの高さおよび高周波端
子の高さとをいずれも略同一にできるようになり、これ
らを接続するワイア長を短くすることができ、反射特性
の劣化を改善できるという効果が得られる。
プリアンプの高さと、プリアンプの高さおよび高周波端
子の高さとをいずれも略同一にできるようになり、これ
らを接続するワイア長を短くすることができ、反射特性
の劣化を改善できるという効果が得られる。
【図１】 この発明の実施の形態１による受光素子キャ
リア・光受信装置の構成・特徴を説明するための図であ
る。
リア・光受信装置の構成・特徴を説明するための図であ
る。
【図２】 この発明の実施の形態１による受光素子キャ
リア・光受信装置の構成・特徴を説明するための図であ
る。
リア・光受信装置の構成・特徴を説明するための図であ
る。
【図３】 この発明の実施の形態１による受光素子キャ
リア・光受信装置の構成・特徴を説明するための図であ
る。
リア・光受信装置の構成・特徴を説明するための図であ
る。
【図４】 この発明の実施の形態１による受光素子キャ
リア・光受信装置の構成・特徴を説明するための図であ
る。
リア・光受信装置の構成・特徴を説明するための図であ
る。
【図５】 この発明の実施の形態２による受光素子キャ
リアの構成・特徴を説明するための図である。
リアの構成・特徴を説明するための図である。
【図６】 この発明の実施の形態２による受光素子キャ
リアの構成・特徴を説明するための図である。
リアの構成・特徴を説明するための図である。
【図７】 この発明の実施の形態３による受光素子キャ
リアの構成・特徴を示す斜視図である。
リアの構成・特徴を示す斜視図である。
【図８】 この発明の実施の形態４による受光素子キャ
リアの構成・特徴を示す斜視図である。
リアの構成・特徴を示す斜視図である。
【図９】 従来の受光素子キャリアの構成を示す斜視図
である。
である。
１ キャリア、１Ａ チップ実装面、２ 受光素子、３
プリアンプ、４ 電源端子、５ キャパシタ、６，６
Ａ，６Ｃ 高周波端子（第１入力端子、第２入力端
子）、７，７Ａ，７Ｃ 差動線路（第１出力線路、第２
出力線路）、８ 電源線路、９ テラス（テラス部）、
１０ パッケージ、１１ カバー、１２ 光ファイバ、
１３ 高周波リード端子、１４ 電源リード端子、１５
金ワイア、１６，１６Ａ，１６Ｃ 垂直差動線路（第
１媒介線路、第２媒介線路）、１７，１７Ａ，１７Ｃ
垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ），１８Ａ，
１８Ｃ垂直差動線路（第１媒介線路、第２媒介線路）、
１９ 金属プレート（排熱板）、２０ 切欠付キャリ
ア、２１ 切欠部、２２ ワイア。
プリアンプ、４ 電源端子、５ キャパシタ、６，６
Ａ，６Ｃ 高周波端子（第１入力端子、第２入力端
子）、７，７Ａ，７Ｃ 差動線路（第１出力線路、第２
出力線路）、８ 電源線路、９ テラス（テラス部）、
１０ パッケージ、１１ カバー、１２ 光ファイバ、
１３ 高周波リード端子、１４ 電源リード端子、１５
金ワイア、１６，１６Ａ，１６Ｃ 垂直差動線路（第
１媒介線路、第２媒介線路）、１７，１７Ａ，１７Ｃ
垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ），１８Ａ，
１８Ｃ垂直差動線路（第１媒介線路、第２媒介線路）、
１９ 金属プレート（排熱板）、２０ 切欠付キャリ
ア、２１ 切欠部、２２ ワイア。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１月１５日（２００２．１．１
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】この発明に係る受光素子キャリアは、チッ
プ実装面を有した受光素子キャリアであって、このチッ
プ実装面に沿って積層された複数の層と、少なくとも、
第１の境界面と、第３の境界面と、この第１の境界面お
よび第３の境界面の間に位置する第２の境界面とを含む
複数の層における複数の境界面と、第１の境界面とチッ
プ実装面との交線上において、チップ実装面に設けられ
た第１の入力端子と、第３の境界面とチップ実装面との
交線上において、チップ実装面に設けられた第２の入力
端子と、第２の境界面に設けられた第１の出力線路およ
び第２の出力線路と、第１の境界面および第２の境界面
の間に設けられた第１のＶＩＡと、第２の境界面および
第３の境界面の間に設けられた第２のＶＩＡとを有し、
第１の入力端子および第２の入力端子は、それぞれ第１
のＶＩＡおよび第２のＶＩＡを介して、第１の出力線路
および第２の出力線路に接続されたようにしたものであ
る。
プ実装面を有した受光素子キャリアであって、このチッ
プ実装面に沿って積層された複数の層と、少なくとも、
第１の境界面と、第３の境界面と、この第１の境界面お
よび第３の境界面の間に位置する第２の境界面とを含む
複数の層における複数の境界面と、第１の境界面とチッ
プ実装面との交線上において、チップ実装面に設けられ
た第１の入力端子と、第３の境界面とチップ実装面との
交線上において、チップ実装面に設けられた第２の入力
端子と、第２の境界面に設けられた第１の出力線路およ
び第２の出力線路と、第１の境界面および第２の境界面
の間に設けられた第１のＶＩＡと、第２の境界面および
第３の境界面の間に設けられた第２のＶＩＡとを有し、
第１の入力端子および第２の入力端子は、それぞれ第１
のＶＩＡおよび第２のＶＩＡを介して、第１の出力線路
および第２の出力線路に接続されたようにしたものであ
る。
Claims (11)
- 【請求項１】 底面と略直交するチップ実装面を有した
四角柱部分と、上記底面と略直交する方向へ上記チップ
実装面上に実装された２つの入力端子とを備え、上記四
角柱部分は、上記２つの入力端子が実装された各々の位
置と、上記２つの入力端子の間の位置とに上記底面と略
平行な３つの境界面を介して積層された４つの層を有す
るとともに、上記境界面を延在する複数の線路と、上記
層を貫通する複数のＶＩＡとを用いて、上記チップ実装
面の裏面まで上記２つの入力端子をそれぞれ接続して、
上記３つの境界面のうちの真中の上記境界面と上記裏面
とが交わる位置に上記２つの入力端子を電気的に露出さ
せることを特徴とする受光素子キャリア。 - 【請求項２】 チップ実装面を有した受光素子キャリア
であって、 このチップ実装面に沿って積層された複数の層と、 少なくとも、第１の境界面と、第３の境界面と、この第
１の境界面および第３の境界面の間に位置する第２の境
界面とを含む上記複数の層における複数の境界面と、 上記第１の境界面と上記チップ実装面との交線上におい
て、上記チップ実装面に設けられた第２の入力端子と、 上記第２の境界面に設けられた第１の出力線路および第
２の出力線路と、 上記第１の境界面および上記第２の境界面の間に設けら
れた第１のＶＩＡと、 上記第１の入力端子および上記第２の入力端子は、それ
ぞれ上記第１のＶＩＡおよび上記第２のＶＩＡを介し
て、上記第１の出力線路および上記第２の出力線路に接
続されたことを特徴とする受光素子キャリア。 - 【請求項３】 チップ実装面を有するキャリアと、 上記チップ実装面に実装された受光素子と、 上記受光素子に接続され、上記チップ実装面に実装され
たプリアンプと、 上記プリアンプに接続され、上記チップ実装面に実装さ
れた第１入力端子と、 上記プリアンプに接続され、上記第１入力端子の下方に
おいて上記チップ実装面に実装された第２入力端子と、 上記第１入力端子にその一端が接続されるとともに、上
記キャリア内部を水平方向へ延在する第１媒介線路と、 上記第２入力端子にその一端が接続されるとともに、上
記キャリア内部を水平方向へ延在する第２媒介線路と、 上記第１媒介線路の他端にその一端が接続され、上記キ
ャリア内部を下方へ延在するとともに、上記第１媒介線
路と上記第２媒介線路との間に想定される中間平面へそ
の他端が至る第１ＶＩＡと、 上記第２媒介線路の他端にその一端が接続され、上記キ
ャリア内部を上方へ延在するとともに、上記中間平面へ
その他端が至る第２ＶＩＡと、 上記第１ＶＩＡの他端にその一端が接続され、上記中間
平面を水平方向へ延在するとともに、上記チップ実装面
の裏面にその他端が露出する第１出力線路と、 上記第２ＶＩＡの他端にその一端が接続され、上記中間
平面を水平方向へ延在するとともに、上記チップ実装面
の裏面にその他端が露出する第２出力線路とを備えるこ
とを特徴とする受光素子キャリア。 - 【請求項４】 底面と略直交するチップ実装面を有した
四角柱のキャリアと、光信号を電気信号に変換する受光
素子と、上記電気信号を増幅するプリアンプと、上記プ
リアンプで増幅された上記電気信号が入力される第１入
力端子および第２入力端子とを上記チップ実装面にそれ
ぞれ実装した受光素子キャリアにおいて、 上記キャリアは、 上記底面と略平行な境界面を介して隣接する第４層、第
３層、第２層および第１層が上記底面から順に積層され
るとともに、 上記第３層が上記第２層より長く、上記第３層の表面が
一部テラス状に露出するテラス部と、 上記第１層と上記第２層との間の第１境界面から上記第
２層と上記第３層との間の第２境界面まで上記第２層を
貫通する第１ＶＩＡと、 上記第３層と上記第４層との間の第３境界面から上記第
２境界面まで上記第３層を貫通する第２ＶＩＡと、 上記第１境界面に設けられ、上記第１入力端子と上記第
１ＶＩＡとを接続する第１媒介線路と、 上記第３境界面に設けられ、上記第２入力端子と上記第
２ＶＩＡとを接続する第２媒介線路と、 上記第２境界面に設けられ、上記第１ＶＩＡに接続され
るとともに、上記テラス部に延在する第１出力線路と、 上記第２境界面に設けられ、上記第２ＶＩＡに接続され
るとともに、上記テラス部に延在する第２出力線路とを
備えることを特徴とする受光素子キャリア。 - 【請求項５】 底面から受光素子の光軸までの高さと、
上記底面から第２境界面までの高さとを略同一に形成す
ることを特徴とする請求項４記載の受光素子キャリア。 - 【請求項６】 第１媒介線路および第２媒介線路は、 底面の法線方向から上記底面に対する各投影面積が重複
するように配置されることを特徴とする請求項４記載の
受光素子キャリア。 - 【請求項７】 第１媒介線路および第２媒介線路は、 チップ実装面と略平行な方向へ所定の位置まで折り曲げ
られるとともに、上記所定の位置から上記チップ実装面
と略直交する方向へ折り曲げられることを特徴とする請
求項４記載の受光素子キャリア。 - 【請求項８】 キャリアは、 チップ実装面とプリアンプとの間に設けられ、上記プリ
アンプを上記キャリアに実装する排熱板を備えることを
特徴とする請求項４記載の受光素子キャリア。 - 【請求項９】 キャリアは、 チップ実装面側の一部に段差を与える切欠部が形成され
ることを特徴とする請求項４記載の受光素子キャリア。 - 【請求項１０】 キャリアは、 受光素子およびプリアンプが切欠部に実装されるととも
に、チップ実装面の法線方向における第１入力端子およ
び第２入力端子の高さと、上記チップ実装面の法線方向
における上記受光素子の高さと、上記チップ実装面の法
線方向における上記プリアンプの高さとを略同一になる
ように切欠部を形成することを特徴とする請求項９記載
の受光素子キャリア。 - 【請求項１１】 請求項１から請求項１０のうちのいず
れか１項記載の受光素子キャリアと、 上記受光素子キャリアを内包するパッケージと、 上記パッケージに設置され、上記受光素子キャリアの受
光素子へ光信号を入力する光ファイバとを備えることを
特徴とする光受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397895A JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
| US10/120,605 US7046936B2 (en) | 2001-12-27 | 2002-04-12 | Light receiving element carrier and optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397895A JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197929A true JP2003197929A (ja) | 2003-07-11 |
| JP4001744B2 JP4001744B2 (ja) | 2007-10-31 |
Family
ID=27603532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397895A Expired - Lifetime JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7046936B2 (ja) |
| JP (1) | JP4001744B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
| KR20140108437A (ko) * | 2013-02-27 | 2014-09-11 | 한국전자통신연구원 | 초고속 광 수신 모듈 및 그것의 제작 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977315B2 (ja) * | 2003-10-31 | 2007-09-19 | ファイベスト株式会社 | 光通信器、光通信システムおよび光送受信器 |
| JP2012129351A (ja) * | 2010-12-15 | 2012-07-05 | Mitsubishi Electric Corp | 素子キャリアおよび受光モジュール |
| JP5971843B2 (ja) * | 2011-05-18 | 2016-08-17 | 日本オクラロ株式会社 | アレイ型受光装置、光受信モジュール、及び光トランシーバ |
| KR101864460B1 (ko) * | 2013-11-19 | 2018-06-05 | 한국전자통신연구원 | 다파장 광 수신장치 및 그 방법 |
| JP5861724B2 (ja) * | 2014-01-31 | 2016-02-16 | 住友大阪セメント株式会社 | 光デバイス |
| JP2019015798A (ja) * | 2017-07-04 | 2019-01-31 | 住友電気工業株式会社 | 光通信モジュール |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198380A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | チツプキヤリア型光半導体装置 |
| JPH04141606A (ja) * | 1990-10-02 | 1992-05-15 | Hitachi Ltd | 光電子装置 |
| JPH0951053A (ja) * | 1995-08-10 | 1997-02-18 | Nec Corp | チップキャリアとその製造方法および素子のマウント方法 |
| JP2000058881A (ja) * | 1998-08-04 | 2000-02-25 | Nec Corp | 受光回路 |
| JP2000174374A (ja) * | 1998-12-08 | 2000-06-23 | Rohm Co Ltd | レーザユニットおよび絶縁ブロック |
| JP2001085706A (ja) * | 1999-09-10 | 2001-03-30 | Kyocera Corp | 光半導体素子モジュール |
| JP2001284606A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2001345456A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 広帯域光受信装置 |
| JP2002231974A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 光受信装置及びその実装構造及びその製造方法 |
| JP2002299649A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 光半導体素子キャリア及びそれを用いた光デバイス |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3487283B2 (ja) | 2000-10-31 | 2004-01-13 | 三菱電機株式会社 | 差動ストリップ線路垂直変換器および光モジュール |
-
2001
- 2001-12-27 JP JP2001397895A patent/JP4001744B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-12 US US10/120,605 patent/US7046936B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198380A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | チツプキヤリア型光半導体装置 |
| JPH04141606A (ja) * | 1990-10-02 | 1992-05-15 | Hitachi Ltd | 光電子装置 |
| JPH0951053A (ja) * | 1995-08-10 | 1997-02-18 | Nec Corp | チップキャリアとその製造方法および素子のマウント方法 |
| JP2000058881A (ja) * | 1998-08-04 | 2000-02-25 | Nec Corp | 受光回路 |
| JP2000174374A (ja) * | 1998-12-08 | 2000-06-23 | Rohm Co Ltd | レーザユニットおよび絶縁ブロック |
| JP2001085706A (ja) * | 1999-09-10 | 2001-03-30 | Kyocera Corp | 光半導体素子モジュール |
| JP2001284606A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2001345456A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 広帯域光受信装置 |
| JP2002231974A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 光受信装置及びその実装構造及びその製造方法 |
| JP2002299649A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 光半導体素子キャリア及びそれを用いた光デバイス |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008186918A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
| KR20140108437A (ko) * | 2013-02-27 | 2014-09-11 | 한국전자통신연구원 | 초고속 광 수신 모듈 및 그것의 제작 방법 |
| KR102091474B1 (ko) * | 2013-02-27 | 2020-03-23 | 한국전자통신연구원 | 초고속 광 수신 모듈 및 그것의 제작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7046936B2 (en) | 2006-05-16 |
| US20040208653A1 (en) | 2004-10-21 |
| JP4001744B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5206986A (en) | Method of producing an electronic circuit package | |
| JP6502797B2 (ja) | 光モジュール | |
| JPH10335570A (ja) | 多面体ｉｃパッケージ | |
| JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2021097140A (ja) | 光モジュール | |
| US5150280A (en) | Electronic circuit package | |
| JP5426730B2 (ja) | 光モジュール用パッケージ | |
| JP7437278B2 (ja) | 光モジュール | |
| JP2003197929A (ja) | 受光素子キャリアおよび光受信装置 | |
| WO2013077199A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP7545349B2 (ja) | 光モジュール | |
| JP5956465B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP6314591B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6491042B2 (ja) | 光学装置用基体、光学装置用パッケージ、光学装置およびプロジェクター | |
| JP2022088061A (ja) | 光モジュール | |
| JP2002158258A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP2003031859A (ja) | ペルチェモジュールおよびその製造方法 | |
| JP6092614B2 (ja) | 電子部品収納用パッケージおよびそれを用いた電子装置 | |
| JP4214470B2 (ja) | Ｓａｗ発振器 | |
| JP2001028407A (ja) | 光半導体素子収納用パッケージ | |
| CN219670142U (zh) | 微机电系统器件 | |
| JP4383253B2 (ja) | 配線基板 | |
| JP3729167B2 (ja) | レーザモジュール | |
| JP2010283265A (ja) | 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4001744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |