JP2003179929A - 画像復号化装置 - Google Patents

Abstract

(57)【要約】 【課題】 マクロブロックの原点座標を（０，０）に変
換してＭＰＥＧ復号化を行う装置を提供する。 【解決手段】 ＣＰＵユニット１１０は、圧縮符号化さ
れた画像情報からスライス・レイヤ以下の情報を抽出す
る際に、スライス・スタート・コードを‘１’だけ小さ
い値に書き替える。可変長符号復号化回路１２０は、Ｃ
ＰＵユニット１１０によって書き替えられたスライス・
スタート・コードを用いて、垂直位置座標VPを生成す
る。可変長符号復号化回路１２０は、マクロブロックア
ドレスを復号化する際に、圧縮符号化前の値よりも
‘１’小さい値に復号化し、復号化後のマクロブロック
アドレスを用いて水平位置座標HPを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＰＥＧ(Movin
g Picture Experts Group)等の圧縮技術を用いて符号化
された画像情報を復号化する技術に関する。より詳細に
は、この発明は、画像情報に含まれるマクロブロック位
置座標を変換する技術に関する。

【０００２】

【従来の技術】画像情報を圧縮する技術としては、例え
ばＭＰＥＧが知られている。ＭＰＥＧは、動き補償予測
符号化、離散コサイン変換(DCT:Discrete Cosine Trans
form)、量子化および可変長符号化などの処理によっ
て、動画像情報を圧縮する技術である。ＭＰＥＧとして
は、ＭＰＥＧ１、ＭＰＥＧ２などが規定されている。

【０００３】図１３は、ＭＰＥＧ画像の構造を示す概念
図である。動画像は、多数の静止画像から構成される。
各静止画像は、水平方向および垂直方向に配列された多
数の画素から構成される。静止画像は、１６×１６個の
画素からなるマクロブロックに分割される。図１３に示
した例では、静止画像が１２×７個のブロックに分割さ
れている。各マクロブロックには、二次元の座標（ｍ，
ｎ）が付されている。ｍは水平方向の座標であり、ｎは
垂直方向の座標である。静止画面の左上端のマクロブロ
ックの座標は（１，１）であり、これが原点座標であ
る。

【０００４】ＭＰＥＧでは、１つの静止画面に対応する
画像情報全体を、ピクチャと称する。一つのピクチャ
は、１個以上のスライスを含む。図１３の例では、ピク
チャは、５個のスライス（すなわちスライス１〜スライ
ス５）を含んでいる。一つのスライスは、１個以上のマ
クロブロックを含む。スライスは、マクロブロックの集
合である。すなわち、画像情報は、ピクチャ、スライス
およびマクロブロックからなる、レイヤ構造を有する。

【０００５】動き補償予測符号化、量子化および可変長
符号化は、マクロブロック単位で行われる。離散コサイ
ン変換は、マクロブロックを８×８個の画素からなるブ
ロックに分けて、行われる。これら一連の圧縮処理は、
原点のマクロブロックから水平方向に、順次実行され
る。そして右端のマクロブロックが圧縮されると、次の
水平列が、左端のマクロブロックから順次圧縮される。
図１３の例では、最初にマクロブロック（１，１）が圧
縮され、次にマクロブロック（２，１）が圧縮される。
そして、マクロブロック（１２，１）が圧縮されると、
続いて、マクロブロック（１，２）が圧縮される。した
がって、同じスライスに含まれるマクロブロックは、水
平方向に連続している。ＭＰＥＧ１では、同じスライス
に含まれるマクロブロックが、２以上の水平列に分かれ
る場合がある（図１３参照）。これに対して、ＭＰＥＧ
２では、同じスライスに含まれるマクロブロックは常に
同じ水平列に含まれる。

【０００６】ＭＰＥＧでは、圧縮符号化された画像情報
から、シリアルデータを生成する。ＭＰＥＧのシリアル
データは、画像のレイヤ構造に対応した、レイヤ構造を
有する。図１４は、ＭＰＥＧ１のデータ構造を示す概念
図である。動画像情報全体の符号化信号は、シーケンス
と称される。シーケンスは、１個のシーケンスヘッダ
と、１個以上のＧＯＰ(Group Of Picture)と、１個のシ
ーケンスエンドとを含む。各ＧＯＰは、１個のＧＯＰヘ
ッダと、１個以上のピクチャとを含む。各ピクチャは、
１個のピクチャヘッダと、１個以上のスライスとを含
む。各スライスは、１個のスライス情報と、１個以上の
マクロブロックとを含む。そして、各マクロブロック
は、１個のマクロブロック情報と、１個以上のブロック
とを含む。ブロックには、ＤＣＴ符号化データが格納さ
れる。

【０００７】ＭＰＥＧ画像情報の復号化は、符号化とは
逆の順序で行われる。すなわち、可変長符号の復号化、
逆量子化、逆離散コサイン変換および動き補償処理が、
順次実行される。各処理において、マクロブロックの処
理順序は、符号化処理の場合と同様である。すなわち、
一連の復号化処理は、原点のマクロブロック（１，１）
から水平方向に、順次実行される。

【０００８】

【発明が解決しようとする課題】上述のように、マクロ
ブロックの位置管理の原点座標は（１，１）であり、
（０，０）ではない。しかし、原点座標を（１，１）と
定めた場合、動き補償処理の回路および可変長符号復号
化処理の回路が複雑になるという欠点がある。

【０００９】動き補償処理では、あるピクチャの動き補
償を、他のピクチャを参照して行う場合がある。このた
め、参照されるピクチャは、復号化された後で、フレー
ムメモリに一時的に格納される。通常のメモリでは、ア
ドレスは、‘０’から始まる。したがって、参照用のピ
クチャをフレームメモリに格納する際には、マクロブロ
ックの水平方向および垂直方向の位置座標から、それぞ
れ、‘１’を減算しなければならない。このため、動き
補償回路に、２個の減算器を設ける必要がある。

【００１０】可変長符号復号化処理では、スキップド・
マクロブロックの処理を行う際に、マクロブロックの位
置座標を管理する必要がある。そのため、右端のマクロ
ブロックの処理が終わった後で、水平方向の座標を
‘１’にリセットしなければならない。しかし、‘１’
にリセットされるカウンタ回路は、通常のカウンタ回路
すなわち‘０’にリセットされるカウンタ回路と比べ
て、構成が複雑である。

【００１１】また、可変長符号復号化処理では、ビット
ストリームのエラー・コンシールメント処理が行われ
る。このエラー・コンシールメント処理では、マクロブ
ロックの座標が実際に存在する座標であるか否かの管理
が行われる。図１３の例では、水平座標が‘１２’より
大きい場合や垂直座標が‘７’よりも大きい場合は、エ
ラーになる。加えて、原点座標が（１，１）であるため
に、水平座標または垂直座標が‘０’の場合もエラーに
なる。したがって、原点座標が（１，１）であるため
に、水平座標または垂直座標が‘０’であるか否かのチ
ェックが必要となり、このために回路が複雑になる。

【００１２】このような理由から、簡単な処理で、マク
ロブロックの原点座標を（０，０）に変換する技術が、
嘱望されていた。

【００１３】

【課題を解決するための手段】この発明に係る画像復号
化装置は、圧縮符号化された画像情報のスライス・スタ
ート・コードから‘１’を減算する第１の減算手段と、
前記画像情報のマクロブロックアドレスから‘１’を減
算する第２の減算手段と、減算後の前記スライス・スタ
ート・コードおよび前記マクロブロックアドレスを用い
て、原点座標を（０，０）とした前記画像情報の復号化
処理を行う復号化手段とを備える。

【００１４】この発明によれば、スライス・スタート・
コードおよびマクロブロックアドレスからそれぞれ
‘１’を減算することとしたので、すべてのマクロブロ
ックの座標を、簡単な処理で、原点座標（０，０）に対
応した座標にすることができる。

【００１５】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、本発明が理解できる
程度に概略的に示してあるにすぎず、また、以下に説明
する数値的条件は単なる例示にすぎない。

【００１６】第１の実施の形態 以下、この発明の第１の実施の形態に係る画像復号化装
置について、図１〜図９を用いて説明する。

【００１７】図１は、この実施の形態に係る画像復号化
装置の構成を概略的に示すブロック図である。図１に示
したように、この画像復号化装置は、ＣＰＵユニット１
１０、可変長符号復号化回路１２０、逆量子化回路１３
０、逆離散コサイン変換回路１４０、動き補償回路１５
０およびフレームメモリ１６０を備えている。

【００１８】ＣＰＵユニット１１０は、ＭＰＥＧ符号化
された動画像情報（図１４参照）を、ビットストリーム
として、外部から入力する。そして、ＣＰＵユニット１
１０は、このビットストリームをレイヤに分離して、Ｍ
ＰＥＧで規定された所定の処理を施す。加えて、この実
施の形態では、ＣＰＵユニット１１０は、この発明の第
１の減算手段として機能する。すなわち、ＣＰＵユニッ
ト１１０は、スライス情報（図１４参照）内のスライス
・スタート・コードを、垂直方向の原点座標が‘０’に
なるように、書き替える。スライス・スタート・コード
とは、スライスの先頭マクロブロックの垂直位置座標を
示す符号である。この書き替え処理の詳細は、後述され
る。

【００１９】可変長符号復号化回路１２０は、ＣＰＵユ
ニット１１０から入力された情報を用いて、可変長符号
の復号化を行う。この復号化により、ＤＣＴ符号化デー
タ（図１４参照）が、量子化されたＤＣＴ係数に変換さ
れる。さらに、可変長符号復号化回路１２０は、ＣＰＵ
ユニット１１０から入力された情報から、マクロブロッ
ク位置情報、動きベクトル、ピクチャ情報等を生成し
て、出力する。マクロブロック位置情報は、垂直位置座
標VPおよび水平位置座標HPによって構成される。後述す
るように、この実施の形態では、原点座標を（０，０）
としたときの位置座標（VP，HP）が、可変長符号復号化
回路１２０によって生成される。

【００２０】逆量子化回路１３０は、量子化されたＤＣ
Ｔ係数を、可変長符号復号化回路１２０から入力して、
逆量子化する。これにより、ＤＣＴ係数が得られる。

【００２１】逆離散コサイン変換回路１４０は、ＤＣＴ
係数を、逆量子化回路１３０から入力して、逆離散コサ
イン変換する。

【００２２】動き補償回路１５０は、逆離散コサイン変
換回路１４０から、画像データを、順次入力する。さら
に、動き補償回路１５０は、可変長符号復号化回路１２
０から、マクロブロック位置情報VP，HP等の情報を入力
する。周知のように、ピクチャとしては、動き補償予測
処理がされていないピクチャ（Ｉピクチャ）と、時間的
に前の画像のみを参照して動き補償予測処理されたピク
チャ（Ｐピクチャ）と、時間的に前後の画像を参照して
動き補償予測処理されたピクチャ（Ｂピクチャ）とがあ
る。ＩピクチャやＰピクチャは、他のＰピクチャやＢピ
クチャの参照画像となりうる。動き補償回路１５０は、
参照画像、マクロブロック位置情報、動きベクトル等の
情報を用いて、動き補償処理を行う。これにより、動画
像情報が再生される。この動き補償処理は、原点座標を
（０，０）として、実行される。すなわち、動き補償回
路１５０は、この発明の復号化手段に相当する。

【００２３】フレームメモリ１６０は、参照画像を一時
的に格納するために使用される。参照画像は、動き補償
回路１５０によって、必要に応じてフレームメモリ１６
０に格納され、必要に応じてフレームメモリ１６０から
読み出される。

【００２４】図２は、可変長符号復号化回路１２０の要
部構成を概略的に示すブロック図である。図２に示した
ように、可変長符号復号化回路１２０は、符号抽出回路
２１０と、ＤＣＴ係数復号化回路２２０と、垂直位置生
成回路２３０と、水平位置生成回路２４０と、動きベク
トル復号化回路２５０と、ピクチャ情報保存回路２６０
と、復号化制御回路２７０とを備えている。

【００２５】符号抽出回路２１０は、図示しない符号長
テーブルおよびシフト回路を備えている。この符号抽出
回路２１０は、ＣＰＵユニット１１０から出力されたデ
ータのうち、スライスレイヤ以下のデータ（スライス情
報と、このスライスに属するマクロブロックレイヤのデ
ータ）と、ピクチャヘッダに格納された情報の一部と
を、パラレルに入力する（図１４参照）。符号抽出回路
２１０は、符号長テーブルに格納された情報を用いて、
入力データから最初の可変長符号データまたは固定長符
号データを抽出する。抽出されたデータは、最初の符号
データVLC として、符号抽出回路２１０から出力され
る。次に、符号抽出回路２１０は、シフト回路を用いて
残りの入力データの頭出しを行い、さらに、符号長テー
ブルの情報を用いて次の可変長符号データまたは固定長
符号データを抽出する。抽出されたデータは、二番目の
符号データVLC として、符号抽出回路２１０から出力さ
れる。以下、同様にして、符号抽出回路２１０は、入力
データを可変長符号データまたは固定長符号データ毎に
分離して、符号データVLC として出力する。

【００２６】ＤＣＴ係数復号化回路２２０は、符号デー
タVLC 内の、ＤＣＴ符号化データを復号化する。上述し
たように、この復号化によって、量子化されたＤＣＴ係
数が得られる。量子化されたＤＣＴ係数は、逆量子化回
路１３０に送られる。

【００２７】垂直位置生成回路２３０は、符号データVL
C としての、スライス・スタート・コードを読み出す。
上述したように、このスライス・スタート・コードは、
ＣＰＵユニット１１０によって、原点座標‘０’に対応
する値に書き替えられている。垂直位置生成回路２３０
は、書き替え後のスライス・スタート・コードを用い
て、垂直位置座標VPを順次生成する。したがって、垂直
位置座標VPは、原点座標‘０’に対応する値になる。こ
れらの垂直位置座標VPは、動き補償回路１５０（図１参
照）に送られる。垂直位置生成回路２３０の内部構成
は、図３を用いて後述される。

【００２８】水平位置生成回路２４０は、符号データVL
C としての、マクロブロックアドレスＭＢＡを読み出
す。マクロブロックアドレスＭＢＡは、マクロブロック
の水平位置座標を示している。このマクロブロックアド
レスＭＢＡは、マクロブロック情報（図１４参照）内
に、符号化された状態で格納されている。水平位置生成
回路２４０は、マクロブロックアドレスＭＢＡを、水平
原点座標‘０’に対応するアドレス値になるように、復
号化する。すなわち、水平位置生成回路２４０は、この
発明の第２の減算手段としての機能を有する。そして、
水平位置生成回路２４０は、このマクロブロックアドレ
スＭＢＡを用いて、水平位置座標HPを生成する。水平位
置生成回路２４０の内部構成は、図４を用いて後述され
る。

【００２９】動きベクトル復号化回路２５０は、符号デ
ータVLC から動きベクトルを読み出して、動き補償回路
１５０に送る。

【００３０】ピクチャ情報保存回路２６０は、符号デー
タVLC からピクチャ情報の一部を受け取って、保存す
る。この保存データは、動き補償回路１５０に送られ
る。保存回路２６０に保存される情報は、画像の大き
さ、画像符号化の形式などである。

【００３１】復号化制御回路２７０は、可変長符号復号
化回路１２０内の他の回路２１０〜２６０の状態管理や
制御を行う。後述するように、復号化制御回路２７０
は、垂直生成回路２３０に信号YVINC を送り、且つ、水
平位置生成回路２４０に信号TFIRSTMB，HMBNO を送る。

【００３２】図３は、垂直位置生成回路２３０の内部構
成を示す回路図である。図３に示したように、垂直位置
生成回路２３０は、セレクタ３０１と、レジスタ３０２
と、加算器３０３とを備える。

【００３３】セレクタ３０１は、符号データVLC と加算
器３０３の出力データVP1 とを入力する。そして、セレ
クタ３０１は、復号化制御回路２７０から入力された選
択信号TVINC の値が‘０’のとき符号データVLC を出力
し、選択信号TVINC の値が‘１’のときデータVP1 を出
力する。

【００３４】レジスタ３０２は、セレクタ３０１の出力
データを、マクロブロック垂直位置情報として格納す
る。

【００３５】加算器３０３は、レジスタ３０２から入力
されたデータに‘＋１’を加算した値を、データVP1 と
して出力する。

【００３６】図４は、水平位置生成回路２４０の内部構
成を示す回路図である。図４に示したように、水平位置
生成回路２４０は、アドレス復号化回路４１０と、水平
位置制御回路４２０とを備えている。さらに、水平位置
制御回路４２０は、セレクタ４２１と、レジスタ４２２
と、加算器４２３と、比較器４２４と、セレクタ４２５
とを備えている。

【００３７】アドレス復号化回路４１０は、符号データ
VLC からマクロブロックアドレスMBA を抽出し、このマ
クロブロックアドレスMBA を復号化する。この実施の形
態では、アドレス復号化回路４１０は、マクロブロック
アドレスMBA を、本来の値すなわち画像圧縮装置によっ
て符号化される前の値よりも、‘１’少ない値に復号化
する。復号化されたマクロブロックアドレスは、アドレ
ス復号化回路４１０内に格納される。

【００３８】セレクタ４２１は、アドレス復号化回路４
１０からマクロブロックアドレスMBA を入力し、且つ、
セレクタ４２５からデータHPISを入力する。そして、セ
レクタ４２１は、復号化制御回路２７０から入力された
選択信号TFIRSTMBが‘１’のときマクロブロックアドレ
スMBA を出力し、且つ、選択信号TFIRSTMBが‘０’のと
きデータHPISを出力する。

【００３９】レジスタ４２２は、セレクタ４２１の出力
データを、マクロブロック水平位置情報として格納す
る。

【００４０】加算器４２３は、レジスタ４２２から入力
されたデータに‘＋１’を加算した値を、データHP1 と
して出力する。

【００４１】比較器４２４は、データHP1 と水平方向マ
クロブロック数HMBNO とを入力する。そして、比較器４
２４は、これらの値HP1 ，HMBNO が一致するときは選択
信号CMP＿MATCH として‘１’を出力する。一方、値HP1
，HMBNO が一致しないとき、比較器４２４は、選択信
号CMP＿MATCH として‘０’を出力する。

【００４２】セレクタ４２５は、データ‘０’およびデ
ータHP1 を入力する。そして、セレクタ４２５は、選択
信号CMP＿MATCH が‘１’のときデータ‘０’を出力
し、且つ、選択信号CMP＿MATCH が‘０’のときデータH
P1 を出力する。

【００４３】次に、この実施の形態に係る画像復号化装
置の動作を説明する。

【００４４】以下、スキップド・マクロブロック処理が
無い場合を例に採って説明する。

【００４５】動画像情報を構成するビットストリーム
は、ＣＰＵユニット１１０（図１参照）に入力される。
ＣＰＵユニット１１０は、図５のフローチャートに示し
たような処理を実行する。

【００４６】まず、ＣＰＵユニット１１０は、ビットス
トリームから各レイヤの先端をサーチする（ステップＳ
５０１）。各レイヤの先端には、スタート・コード・プ
リフィクス(start code plifix) が格納されている。ス
タート・コード・プリフィクスとは、ビット列‘0000 0
000 0000 0000 0000 0001’である。スタート・コード
・プリフィクスをサーチすることにより、各レイヤの先
端を検出することができる。

【００４７】スタート・コード・プリフィクスの次に
は、スタート・コード番号が格納されている。図６は、
１６進数で表されたスタート・コード番号の一覧であ
る。ＣＰＵユニット１１０は、スタート・コード番号か
ら、コード名を判断する（ステップＳ５０２）。

【００４８】図６に示されたように、スタート・コード
番号が０１〜ＡＦ（１６進数）の場合、このコードはス
ライス・スタート・コードである。コードがスライス・
スタート・コードであった場合、ＣＰＵユニット１１０
は、このスライス・スタート・コードから‘１’を減算
する（ステップＳ５０３）。そして、ＣＰＵユニット１
１０は、スライス・スタート・コードを、減算結果に書
き替える。図７は、スライスの一構成例を示す概念図で
ある。スライスが図７に示されたような３個のマクロブ
ロックＭＢ０（３，２）、ＭＢ１（４，２）およびＭＢ
２（１，３）を含む場合、先頭のマクロブロックＭＢ０
の垂直位置座標は‘２’であり、したがって、減算後の
スライス・スタート・コードは‘１’に書き替えられ
る。上述したように、スライス・スタート・コードは、
そのスライスの先頭にあるマクロブロックの垂直位置座
標を示している。したがって、ステップＳ５０３の処理
により、この垂直方向座標は、原点座標が‘０’である
ときの座標に変換される。

【００４９】続いて、ＣＰＵユニット１１０は、このス
ライスレイヤ以下のデータ（スライス情報と、このスラ
イスに属するマクロブロックの情報）を、可変長符号復
号化回路１２０にパラレル送信する。

【００５０】一方、ステップＳ５０２でスタート・コー
ド番号がスライス・スタート・コードでなかった場合、
そのレイヤはスライスではない。この場合、ＣＰＵユニ
ット１１０は、そのスタート・コード番号に対応する処
理を実行する（Ｓ５０４）。処理の内容は、ＭＰＥＧに
規定されている。

【００５１】その後、ＣＰＵユニット１１０は、次のス
タート・コード・プリフィクスのサーチを開始する（ス
テップＳ５０１）。

【００５２】可変長符号復号化回路１２０（図１参照）
は、ＣＰＵユニット１１０の出力データを入力する。図
８は、可変長符号復号化回路１２０の動作を説明するた
めのタイムチャートである。

【００５３】タイミングＴ０では、符号抽出回路２１０
（図２参照）が、スライス・スタート・コードの頭出し
をする。このスライス・スタート・コードは、垂直位置
生成回路２３０のセレクタ３０１（図３参照）に入力さ
れる。また、タイミングＴ０では、選択信号TVINC は
‘０’である。したがって、セレクタ３０１は、符号デ
ータVLC すなわちスライス・スタート・コードを選択す
る。上述したように、このスライス・スタート・コード
は、圧縮処理時のスライス・スタート・コードよりも
‘１’小さい値（図７の例では‘１’）に、書き替えら
れている。セレクタ３０１から出力されたスライス・ス
タート・コードは、レジスタ３０２に一時的に保持され
る。上述のように、スライス・スタート・コードは、圧
縮符号化されずに、画像情報に格納される。したがっ
て、この保持値は、そのまま、マクロブロックＭＢ０の
垂直位置座標VPとなる。加算器３０３は、レジスタ３０
２に保持された値に‘１’を加算する。この加算の結果
は、データVP1 として、セレクタ３０１に入力される。

【００５４】タイミングＴ１では、符号抽出回路２１０
が、先頭マクロブロックＭＢ０のマクロブロックアドレ
スＭＢＡを頭出しする。復号化制御回路２７０は、先頭
マクロブロックのアドレスＭＢＡが頭出しされたとき
に、信号TFIRSTMBを‘１’にする。このマクロブロック
アドレスＭＢＡは、水平位置生成回路２４０のアドレス
復号化回路４１０に入力される。上述のように、マクロ
ブロックアドレスＭＢＡは、圧縮符号化された状態で、
マクロブロックレイヤに格納されている。アドレス復号
化回路４１０は、このマクロブロックアドレスＭＢＡ
を、復号化する。ここで、アドレス復号化回路４１０
は、マクロブロックアドレスＭＢＡを、本来の値すなわ
ち画像圧縮装置によって符号化される前の値よりも、
‘１’少ない値に復号化する。図９は、符号化前のアド
レスＭＢＡと、符号化後のアドレスＭＢＡと、復号化後
のアドレスＭＢＡとの関係を示す表である。このよう
に、本実施の形態では、マクロブロックアドレスＭＢＡ
を、符号化前の値よりも‘１’少ない値に復号化するこ
とにより、先頭マクロブロックのアドレスＭＢＡを、水
平原点座標‘０’に対応する値にする。図７の例では、
先頭マクロブロックＭＢ０のアドレスＭＢＡは、‘２’
になる。

【００５５】タイミングＴ２では、復号化されたマクロ
ブロックアドレスＭＢＡが、セレクタ４２１（図４参
照）に入力される。このとき、選択信号TFIRSTMBは、
‘１’である。したがって、セレクタ４２１は、マクロ
ブロックアドレスＭＢＡを選択する。セレクタ４２１か
ら出力されたマクロブロックアドレスＭＢＡ（図７の例
では‘２’）は、レジスタ４２２に一時的に保持され
る。その後、復号化制御回路２７０は、選択信号TFIRST
MBを‘０’にする。

【００５６】レジスタ４２２に格納された値は、加算器
４２３に入力される。加算器４２３は、この入力値に
‘１’を加算し、データHP1 として出力する。

【００５７】比較器４２４は、復号化制御回路２７０
（図２参照）から、水平方向マクロブロック数HMBNO を
入力する。さらに、比較器４２４は、この値HMBNO と、
レジスタ４２２の出力データHP1 とを比較する。ここで
は、データHP1 の値は‘２’である。また、図７の例で
は、水平方向のマクロブロックの数は、‘４’である。
したがって、比較器４２４は、出力信号CMP＿MATCH
を、不一致を示す値‘０’に設定している。セレクタ４
２５は、信号CMP＿MATCH が‘０’のときは、信号HPIS
としてデータHP1 を出力する。したがって、信号HPISの
値は‘３’である。

【００５８】その後、符号抽出回路２１０（図２参照）
は、マクロブロックＭＢ０のブロックデータすなわちＤ
ＣＴ符号化データを順次出力する。ＤＣＴ符号化データ
は、ＤＣＴ係数復号化回路２２０によって復号化され
る。これにより、量子化されたＤＣＴ係数が、得られ
る。この復号化はタイミングＴ３までに終了する。ＤＣ
Ｔ符号化データの復号化が終了すると、量子化されたＤ
ＣＴ係数は逆量子化回路１３０に送られ、また、レジス
タ３０２，４２２に保持された値は位置座標VP,HPとし
て動き補償回路１５０に出力される。

【００５９】タイミングＴ３では、符号抽出回路２１０
が、次のマクロブロックＭＢ１のマクロブロックアドレ
スＭＢＡを頭出しする。このマクロブロックアドレスＭ
ＢＡは、アドレス復号化回路４１０により、図９のルー
ルに従って復号化される。図７の例では、マクロブロッ
クＭＢ１のアドレスＭＢＡは、‘３’になる。

【００６０】タイミングＴ４で、復号化されたマクロブ
ロックアドレスＭＢＡが、セレクタ４２１に入力され
る。しかし、タイミングＴ４では、このマクロブロック
アドレスＭＢＡが先頭マクロブロックのアドレスではな
いので、選択信号TFIRSTMBは‘０’である。したがっ
て、セレクタ４２１は、アドレスＭＢＡではなく、デー
タHPISを選択する。セレクタ４２１から出力されたデー
タHPISは、レジスタ４２２に保持される。レジスタ４２
２に格納される値は、‘３’である。

【００６１】加算器４２３は、レジスタ４２２の格納値
に‘１’を加算し、データHP1 として出力する。したが
って、データHP1 の値は‘４’になる。

【００６２】比較器４２４は、信号HMBNO とデータHP1
とが一致するので、出力信号CMP＿MATCH を、‘１’に
変更する。このため、セレクタ４２５は、信号HPISとし
て、値‘０’を出力する。

【００６３】その後、符号抽出回路２１０は、ブロック
データすなわちＤＣＴ符号化データを順次出力する。Ｄ
ＣＴ符号化データは、ＤＣＴ係数復号化回路２２０によ
って復号化される。これにより、量子化されたＤＣＴ係
数が、得られる。ＤＣＴ符号化データの復号化が終了す
ると、量子化されたＤＣＴ係数は逆量子化回路１３０に
送られ、また、レジスタ３０２，４２２に保持された値
は位置座標VP,HPとして動き補償回路１５０に出力され
る。

【００６４】タイミングＴ５では、符号抽出回路２１０
が、マクロブロックＭＢ２のマクロブロックアドレスＭ
ＢＡを頭出しする。このマクロブロックアドレスＭＢＡ
は、アドレス復号化回路４１０により、図９のルールに
従って復号化される。図７の例では、マクロブロックＭ
Ｂ２のアドレスＭＢＡは、‘０’になる。

【００６５】タイミングＴ６では、復号化されたマクロ
ブロックアドレスＭＢＡが、セレクタ４２１に入力され
る。しかし、タイミングＴ６では、選択信号TFIRSTMBは
‘０’である。したがって、セレクタ４２１は、アドレ
スＭＢＡではなく、データHPISを選択する。セレクタ４
２１から出力されたデータHPISは、レジスタ４２２に保
持される。レジスタ４２２に格納される値は、‘０’で
ある。

【００６６】加算器４２３は、レジスタ４２２の格納値
に‘１’を加算し、データHP1 として出力する。したが
って、データHP1 の値は‘１’になる。

【００６７】比較器４２４は、信号HMBNO とデータHP1
とが一致しないので、出力信号CMP＿MATCH を、‘０’
に変更する。このため、セレクタ４２５は、信号HPISと
して、値‘１’を出力する。

【００６８】また、タイミングＴ５からＴ６にかけて、
選択信号TVINCの値は‘１’になる。したがって、セレ
クタ３０１（図３参照）は信号VP1 を選択する。このた
め、レジスタ３０２の保持値は、‘２’になる。

【００６９】その後、符号抽出回路２１０は、ブロック
データすなわちＤＣＴ符号化データを順次出力する。Ｄ
ＣＴ符号化データは、ＤＣＴ係数復号化回路２２０によ
って復号化される。これにより、量子化されたＤＣＴ係
数が得られる。ＤＣＴ符号化データの復号化が終了する
と、量子化されたＤＣＴ係数は逆量子化回路１３０に送
られ、また、レジスタ３０２，４２２に保持された値は
位置座標VP,HPとして動き補償回路１５０に出力され
る。

【００７０】これにより、マクロブロックＭＢ０，ＭＢ
１，ＭＢ２からなるスライスの可変長符号復号化処理が
終了する。その後、後段の回路１３０，１４０，１５０
が、ＭＰＥＧで規定された各処理を実行する。

【００７１】以上説明したように、この実施の形態に係
る画像復号化装置では、ＣＰＵユニット１１０において
スライス・スタート・コードの値を‘１’小さい値の書
き替えることと（図５参照）、可変長符号復号化回路１
２０内の水平位置生成回路２４０に設けられたアドレス
復号化回路４１０でマクロブロックアドレスＭＢＡを符
号化前よりも‘１’小さい値に復号化することにより
（図９参照）、マクロブロックの原点座標を（１，１）
から（０，０）に変更することができる。したがって、
可変長符号復号化回路１２０や動き補償処理回路１５０
の規模が小さくなり且つ設計が容易になる。

【００７２】第２の実施の形態 次に、この発明の第２の実施の形態に係る画像復号化装
置について、図１０〜図１２を用いて説明する。

【００７３】この実施の形態に係る画像復号化装置の全
体構成は、第１の実施の形態に係る装置（図１参照）と
同様である。但し、ＣＰＵユニット１１０で行う処理の
内容と、可変長符号復号化回路１２０の内部構成とが、
第１の実施の形態の装置と異なる。

【００７４】ＣＰＵユニット１１０は、スライス情報
（図１４参照）内のスライス・スタート・コードを書き
替える処理を行わない点で、第１の実施の形態と異な
る。すなわち、スライス・スタート・コードは、垂直方
向の原点座標が‘１’である状態のまま、可変長符号復
号化回路１２０に送られる。

【００７５】可変長符号復号化回路１２０は、第１の実
施の形態と同様、可変長符号の復号化、マクロブロック
位置情報の生成、動きベクトルの生成、ピクチャ情報の
生成等を行う。マクロブロック位置情報VP，HPとして
は、原点座標（０，０）に対応する座標VP，HPが生成さ
れる。この実施の形態の可変長符号復号化回路１２０
は、マクロブロック位置情報VP，HPを生成する回路の構
成が、第１の実施の形態に係る回路１２０（図２参照）
と異なる。

【００７６】図１０は、可変長符号復号化回路１２０の
内部構成を示すブロック図である。図１０において、図
２と同じ符号を付した構成要素は、それぞれ、図２と同
じものを示している。

【００７７】図１０に示したように、この実施の形態の
可変長符号復号化回路１２０は、図２の垂直位置生成回
路２３０および水平位置生成回路２４０に代えて、位置
生成回路１０１０を備えている。

【００７８】また、復号化制御回路１０２０は、選択信
号TSSCを出力する点で、第１の実施の形態の復号化制御
回路２７０（図２参照）と異なる。選択信号TSSCは、符
号抽出回路２１０からスライス・スタート・コードが出
力されている場合に‘１’に設定され、他の場合に
‘０’に設定される。

【００７９】図１１は、位置生成回路１０１０の内部構
成を示すブロック図である。

【００８０】図１１に示したように、この位置生成回路
１０１０は、アドレス復号化回路１１１０、セレクタ１
１２０、減算回路１１３０、垂直位置生成回路１１４０
および水平位置生成回路１１５０を備えている。

【００８１】アドレス復号化回路１１１０は、符号デー
タVLC からマクロブロックアドレスMBA を読み出し、こ
のマクロブロックアドレスMBA を復号化する。このアド
レス復号化回路１１１０は、マクロブロックアドレスMB
A を、本来の値すなわち画像圧縮装置によって符号化さ
れる前の値（図９参照）に復号化する点で、第１の実施
の形態に係るアドレス復号化回路４１０と異なる。すな
わち、アドレス復号化回路１１１０は、原点座標の変更
を行わない。復号化されたマクロブロックアドレスは、
アドレス復号化回路４１０内に格納される。

【００８２】セレクタ１１２０は、一方の入力端子から
符号データVLC を入力し、且つ、他方の入力端子からマ
クロブロックアドレスMBA を入力する。そして、選択信
号TSSCが‘１’のときは符号データVLC を出力し、且
つ、選択信号TSSCが‘０’のときはマクロブロックアド
レスＭＢＡを出力する。上述したように、選択信号TSSC
が‘１’のとき、符号データVLC はスライス・スタート
・コードである。

【００８３】減算回路１１３０は、この発明の第１、第
２の減算手段に相当し、セレクタ１１２０から入力され
たデータから‘１’を減算し、減算結果を出力する。こ
の減算によって、スライス・スタート・コードおよびマ
クロブロックアドレスＭＢＡは、原点座標（０，０）に
対応する値に変更される。

【００８４】垂直位置生成回路１１４０は、スライス・
スタート・コードから、垂直位置座標VPを順次生成す
る。垂直位置生成回路１１４０の内部構成は、第１の実
施の形態に係る垂直位置生成回路２３０（図３参照）と
同じである。

【００８５】水平位置生成回路１１５０は、スライスの
先頭マクロブロックのマクロブロックアドレスＭＢＡか
ら、マクロブロックの水平位置座標HPを生成する。水平
位置生成回路１１５０の内部構成は、第１の実施の形態
に係る水平位置制御回路４２０（図４参照）と同じであ
る。

【００８６】次に、この実施の形態に係る画像復号化装
置の動作を説明する。図１２は、この実施の形態におけ
る、可変長符号復号化回路１２０の動作を説明するため
のタイムチャートである。以下、スライスが図７に示さ
れたような３個のマクロブロックＭＢ０（３，２）、Ｍ
Ｂ１（４，２）およびＭＢ２（１，３）を含む場合を例
に採って説明する。

【００８７】上述したように、ＣＰＵユニット１１０
は、スライス・スタート・コードの書き替え、すなわち
垂直原点座標の変更を、行わない。したがって、可変長
符号復号化回路１２０は、原点座標（１，１）に対応す
るスライス・スタート・コードおよびマクロブロックア
ドレスＭＢＡを含むデータを入力する。

【００８８】タイミングＴ０では、符号抽出回路２１０
（図２参照）が、スライス・スタート・コードの頭出し
する。このスライス・スタート・コードは、位置生成回
路１０１０のセレクタ１１２０（図１１参照）に入力さ
れる。また、タイミングＴ０では、選択信号TSSCは
‘１’である。したがって、セレクタ１１２０は、符号
データVLC すなわちスライス・スタート・コードを選択
する。図７の例では、スライス・スタート・コードの値
は、‘２’である。減算回路１１３０は、スライス・ス
タート・コードから、‘１’を減算する。これにより、
スライス・スタート・コードの値は、‘１’になる。こ
れにより、スライス・スタート・コードは、垂直原点座
標‘０’に対応する値に変更される。この減算結果は、
垂直位置生成回路１１４０に入力される。垂直位置生成
回路１１４０は、第１の実施の形態の垂直位置生成回路
２３０と同様の動作により、マクロブロックＭＢ０の垂
直位置座標VPすなわち‘１’を生成する。

【００８９】タイミングＴ１では、符号抽出回路２１０
（図１０参照）が、最初のマクロブロックＭＢ０のマク
ロブロックアドレスＭＢＡを頭出しする。このマクロブ
ロックアドレスＭＢＡは、位置生成回路１０１０のアド
レス復号化回路１１１０に入力される。アドレス復号化
回路１１１０は、マクロブロックアドレスＭＢＡを、本
来の値すなわち画像圧縮装置によって符号化される前の
値に、復号化する。図７の例では、先頭マクロブロック
ＭＢ０のアドレスＭＢＡは、‘３’になる。

【００９０】タイミングＴ２で、このアドレスＭＢＡ
は、位置生成回路１０１０のセレクタ１１２０に入力さ
れる。タイミングＴ２では、選択信号TSSCは‘０’であ
る。したがって、セレクタ１１２０は、マクロブロック
アドレスＭＢＡを選択する。減算回路１１３０は、この
マクロブロックアドレスＭＢＡから、‘１’を減算す
る。したがって、マクロブロックアドレスＭＢＡの値
は、‘２’になる。これにより、マクロブロックアドレ
スＭＢＡは、垂直原点座標‘０’に対応する値に変更さ
れる。この減算結果は、水平位置生成回路１１５０に入
力される。水平位置生成回路１１５０は、第１の実施の
形態の水平位置制御回路４２０と同様の動作により、マ
クロブロックＭＢ０の水平位置座標HPすなわち‘２’を
生成する。

【００９１】タイミングＴ３では、符号抽出回路２１０
が、次のマクロブロックＭＢ１のマクロブロックアドレ
スＭＢＡを頭出しする。このマクロブロックアドレスＭ
ＢＡは、アドレス復号化回路１１１０によって復号化さ
れる。図７の例では、マクロブロックＭＢ１のアドレス
ＭＢＡは、‘４’になる。

【００９２】タイミングＴ４では、選択信号TSSCは
‘０’である。したがって、セレクタ１１２０は、マク
ロブロックアドレスＭＢＡを選択する。減算回路１１３
０は、このマクロブロックアドレスＭＢＡから、‘１’
を減算する。したがって、マクロブロックアドレスＭＢ
Ａの値は、‘３’になる。これにより、マクロブロック
アドレスＭＢＡは、垂直原点座標‘０’に対応する値に
変更される。この減算結果は、水平位置生成回路１１５
０に入力される。水平位置生成回路１１５０は、第１の
実施の形態の水平位置制御回路４２０と同様の動作によ
り、マクロブロックＭＢ０の水平位置座標HPすなわち
‘３’を生成する。

【００９３】タイミングＴ５では、符号抽出回路２１０
が、次のマクロブロックＭＢ１のマクロブロックアドレ
スＭＢＡを頭出しする。このマクロブロックアドレスＭ
ＢＡは、アドレス復号化回路１１１０によって復号化さ
れる。図７の例では、マクロブロックＭＢ１のアドレス
ＭＢＡは、‘１’になる。

【００９４】タイミングＴ４では、選択信号TSSCは
‘０’である。したがって、セレクタ１１２０は、マク
ロブロックアドレスＭＢＡを選択する。減算回路１１３
０は、このマクロブロックアドレスＭＢＡから、‘１’
を減算する。したがって、マクロブロックアドレスＭＢ
Ａの値は、‘０’になる。これにより、マクロブロック
アドレスＭＢＡは、垂直原点座標‘０’に対応する値に
変更される。この減算結果は、水平位置生成回路１１５
０に入力される。水平位置生成回路１１５０は、第１の
実施の形態の水平位置制御回路４２０と同様の動作によ
り、マクロブロックＭＢ０の水平位置座標HPすなわち
‘０’を生成する。

【００９５】その他の動作は、第１の実施の形態と同様
である。

【００９６】以上説明したように、この実施の形態に係
る画像復号化装置では、１個のセレクタ１１２０と１個
の減算回路１１３０とを追加するだけで、マクロブロッ
クの原点座標を（１，１）から（０，０）に変更するこ
とができる。したがって、可変長符号復号化回路１２０
や動き補償処理回路１５０の規模が小さくなり且つ設計
が容易になる。

【００９７】

【発明の効果】以上詳細に説明したように、この発明に
よれば、スライス・スタート・コードとマクロブロック
アドレスとを書き替えることとしたので、簡単な処理
で、マクロブロックの原点座標を（０，０）に変換する
ことができる。また、原点座標を（０，０）に変換する
ことにより、可変長符号復号化回路や動き補償処理回路
の規模が小さくなり且つ設計が容易になる。したがっ
て、この発明によれば、回路規模が小さく且つ設計が容
易な画像復号化装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の実施の形態に係る画像復号化装置の
全体構成を概略的に示すブロック図である。

【図２】第１の実施の形態に係る可変長符号復号化回路
の内部構成を概略的に示すブロック図である。

【図３】図２の垂直位置生成回路の内部構成を概略的に
示すブロック図である。

【図４】図２の水平位置生成回路の内部構成を概略的に
示すブロック図である。

【図５】第１の実施の形態に係るＣＰＵユニットの動作
を説明するためのフローチャートである。

【図６】第１の実施の形態に係るＣＰＵユニットの動作
を説明するための表である。

【図７】第１の実施の形態に係る画像復号化装置の動作
を説明するための概念図である。

【図８】第１の実施の形態に係る可変長符号復号化回路
の動作を説明するためのタイムチャートである。

【図９】第１の実施の形態に係る可変長符号復号化回路
の動作を説明するための表である。

【図１０】第２の実施の形態に係る可変長符号復号化回
路の内部構成を概略的に示すブロック図である。

【図１１】図１０の位置生成回路の内部構成を概略的に
示すブロック図である。

【図１２】第２の実施の形態に係る可変長符号復号化回
路の動作を説明するためのタイムチャートである。

【図１３】画像圧縮技術を説明するための概念図であ
る。

【図１４】画像圧縮技術を説明するための概念図であ
る。

【符号の説明】

１１０ ＣＰＵユニット １２０ 可変長符号復号化回路 １３０ 逆量子化回路 １４０ 逆離散コサイン変換回路 １５０ 動き補償回路 １６０ フレームメモリ ２１０ 符号抽出回路 ２２０ ＤＣＴ係数復号化回路 ２３０ 垂直位置生成回路 ２４０ 水平位置制御回路 ２５０ 動きベクトル復号化回路 ２６０ ピクチャ情報保存回路 ２７０ 復号化制御回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 圧縮符号化された画像情報のスライス・
   スタート・コードから‘１’を減算する第１の減算手段
   と、 前記画像情報のマクロブロックアドレスから‘１’を減
   算する第２の減算手段と、 減算後の前記スライス・スタート・コードおよび前記マ
   クロブロックアドレスを用いて、原点座標を（０，０）
   とした前記画像情報の復号化処理を行う復号化手段と、 を備えることを特徴とする画像復号化装置。
2. 【請求項２】 前記第１の減算手段が、前記画像情報か
   らスライス・レイヤ以下の情報を抽出する際に、スライ
   ス・スタート・コードから‘１’を減算する手段である
   ことを特徴とする請求項１に記載の画像復号化装置。
3. 【請求項３】 前記第２の減算手段が、スライス・レイ
   ヤ以下のデータが可変長符号または固定長符号に分離さ
   れた後、この分離によって得られた前記マクロブロック
   アドレスを復号化する際に、圧縮符号化前のマクロブロ
   ックアドレスよりも‘１’小さい値に復号化する手段で
   あることを特徴とする請求項１または２に記載の画像復
   号化装置。
4. 【請求項４】 前記第１の減算手段が、スライス・レイ
   ヤ以下のデータが可変長符号または固定長符号に分離さ
   れた後で、この分離によって得られた前記スライス・ス
   タート・コードから‘１’を減算して、垂直位置生成手
   段に供給する手段であることを特徴とする請求項１に記
   載の画像復号化装置。
5. 【請求項５】 前記第２の減算手段が、スライス・レイ
   ヤ以下のデータが可変長符号または固定長符号に分離さ
   れ、この分離によって得られた前記マクロブロックアド
   レスが復号化された後で、前記マクロブロックアドレス
   から‘１’を減算して、水平位置生成手段に供給する手
   段であることを特徴とする請求項１または４に記載の画
   像復号化装置。